KR102521163B1 - 액티브 매트릭스 디스플레이를 위한 전력 공급 라인 전압 강하 보상 - Google Patents
액티브 매트릭스 디스플레이를 위한 전력 공급 라인 전압 강하 보상 Download PDFInfo
- Publication number
- KR102521163B1 KR102521163B1 KR1020197013472A KR20197013472A KR102521163B1 KR 102521163 B1 KR102521163 B1 KR 102521163B1 KR 1020197013472 A KR1020197013472 A KR 1020197013472A KR 20197013472 A KR20197013472 A KR 20197013472A KR 102521163 B1 KR102521163 B1 KR 102521163B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- voltage
- power supply
- pixels
- active matrix
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0693—Calibration of display systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
액티브 매트릭스 디스플레이를 위한 구동 시스템 회로는, 액티브 매트릭스 디스플레이의 픽셀에 의해 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림을 수신하기 위한 데이터 드라이버 모듈, 적어도 하나의 발광 소자를 각각 포함하는 복수의 픽셀에 전력을 공급하기 위한 하나 이상의 전력 공급 라인, 상기 하나 이상의 전력 공급 라인에 연결된 전압 소스, 및 상기 하나 이상의 공급 라인에 대한 전력 강하를 보상하기 위한 교정 수단을 포함한다. 상기 교정 수단은, 개별 픽셀을 통해 전류를 흐르게 하는 수단, 픽셀에 걸친 전압 강하를 결정하고, 이를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 수단, 상기 비교를 통해, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려한 해당 픽셀에 대한 교정 값을 결정하는 수단, 및 보정된 이미지의 표현을 위해, 상기 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 수신된 디지털 데이터 비트 스트림에 상기 교정 값을 적용하는 수단을 포함한다.
Description
본 발명은 액티브 매트릭스 LED 패널(active-matrix LED panels)의 분야에 관한 것이다. 보다 구체적으로는, 디지털 방식의(digitally) 구동 AMLED 또는 AMOLED 디스플레이의 불균일성(non-uniformities)을 보상 및 구동하기 위한 방법에 관한 것이다.
액티브 매트릭스 발광 다이오드(AMLED: Active Matrix Light-Emitting Diode) 디스플레이 패널 및 유기 발광 다이오드(AMOLED: organic Light-Emitting Diode)를 포함하는 버전은 일반적으로 3개의 주요 부분으로 포함한다: LED 또는 OLED를 포함하는 프론트플레인(frontplane), 전자 드라이버 및 액티브 매트릭스 픽셀 어레이(TFT를 포함함)를 갖는 백플레인(backplane) 및 일반적으로 디스플레이의 가장자리에서, 전자 드라이버(electronic drivers).
디스플레이 작동 동안 프론트플레인과 백플레인 모두 크게 열화(degradation)되고, 평면 패널 디스플레이의 생산 절차는 동일하지 않다. 균일 또는 균질한 제조 조건의 부재는 현재 불가피한 것으로 보이며, 디스플레이에서의 이러한 불균일성은 다양한 제어할 수 없는 원인에서 기인한다: 생산 공정의 불균일성(예를 들어, 패널 전반의 유전체 두께 변화 및 반도체의 계면 품질(interface quality), 증착 변경(deposition changes) 및 (O)LED를 형성하는 재료의 변화 등), 매트릭스의 재료의 불균일성(예를 들어, LTPS의 결정립계(grain boundaries)) 및 기타 원인. 디스플레이의 열화는 다양한 방식으로 나타날 수 있다: 예를 들어, OLED 특성의 시프트(shift)(사용으로 인한 열화, 경과된 시간에 따른 열화), 일반적으로 바이어스 응력(bias stress)(전압 또는 조명)에 의해 지배(dominated)되는 TFT 특성의 시프트 등. 열화 및 불균일성에 기여하는 다른 효과는 모든 픽셀에 걸친 전류 분배(current distribution)상의 접지 라인 저항 및 공급의 변화로부터 상승할 수 있다.
열화에 의해 생성된 시프트 및 변화를 보상하기 위해, 모든 픽셀에서의 전류는 디스플레이 될 픽셀의 원하는 디지털 값과 매칭되어야 한다. 픽셀 전류를 정확하게 설정하기 위한 몇 가지 전략이 개발되었다. 전통적이고 가장 많이 사용되는 기술은 구동 트랜지스터(drive transistor)를 포화 상태에서 전류 소스로서 구동함으로써, 즉 VGS-VT보다 실질적으로 더 큰 소스-드레인 전압(source-drain voltage)(VDS)을 적용함으로써 모든 픽셀에서 전류의 미세 튜닝(fine tuning)을 사용한다. 전류 소스(current source)로서 역할을 하는 구동 트랜지스터를 통해 백플레인에서 전력의 상당 부분이 손실되기 때문에, 이 높은 소스-드레인 전압은 더 높은 전력 소비를 초래한다. 또한, 기생 효과(parasitic effects)는 대개 픽셀의 세트(예를 들어, 디스플레이의 열(columns))와 전력 소스(power source) 사이의 접촉 리드(contact leads)에 의해 도입(introduced)된다. 이러한 기생 효과(전압 강하(voltage drops)와 같은)는 각 열에 디지털 투 아날로그 변환기(DAC: Digital to Analog converter)를 추가하여 보상될 수 있다. 그러나, 이것은 회로의 복잡성을 증가시키고 기생 효과 및 전압 강하를 추가로 도입한다. 디지털 (PWM) 구동 액티브 매트릭스 디스플레이(digital (PWM) driven active matrix display)의 모든 상황에서 모든 픽셀의 전류가 동일해야 하므로, 이미지 품질이 저하될 수 있다.
모든 픽셀에서 특정 밝기 레벨을 설정하기 위해 PWM 방식을 사용하는 다른 기술이 개발되었다. 그러나, 이것은 픽셀 전류가 0 또는 고정된 값(픽셀 크기 및 필요한 디스플레이 광도에 기초하여)으로 매우 정확하게 설정될 수 있어야 한다. WO2014/080014는 모든 라인에 대해 전류 소스를 사용하여 균일한 전류가 달성될 수 있는 방법을 설명한다. 그러나, 그 솔루션에서 데이터 라인과 전력 공급기(power supply)는 행 단위로 실리콘 드라이버에 의해 제공되어야 하기 때문에, 아날로그 구동 방식에 비해 디스플레이를 구동하기 위해(따라서, 추가 기생 효과를 유도함) 접촉 패드(contact pads)의 수의 2 배가 필요하다. 또한, 드라이버에 많은 전류 소스의 호스트가 필요하며, 이는 웨이퍼의 상당 부분을 차지하게 될 것이다. 단위 면적당 픽셀 수가 적기 때문에 최적의 디스플레이 해상도를 얻을 수 없으므로 최적의 결과를 얻지 못한다. 따라서, 디스플레이를 구동하기 위한 비용 효율적인 방법은 아니다.
디스플레이 작동 동안 프론트플레인과 백플레인 모두 크게 열화(degradation)되고, 평면 패널 디스플레이의 생산 절차는 동일하지 않다. 균일 또는 균질한 제조 조건의 부재는 현재 불가피한 것으로 보이며, 디스플레이에서의 이러한 불균일성은 다양한 제어할 수 없는 원인에서 기인한다: 생산 공정의 불균일성(예를 들어, 패널 전반의 유전체 두께 변화 및 반도체의 계면 품질(interface quality), 증착 변경(deposition changes) 및 (O)LED를 형성하는 재료의 변화 등), 매트릭스의 재료의 불균일성(예를 들어, LTPS의 결정립계(grain boundaries)) 및 기타 원인. 디스플레이의 열화는 다양한 방식으로 나타날 수 있다: 예를 들어, OLED 특성의 시프트(shift)(사용으로 인한 열화, 경과된 시간에 따른 열화), 일반적으로 바이어스 응력(bias stress)(전압 또는 조명)에 의해 지배(dominated)되는 TFT 특성의 시프트 등. 열화 및 불균일성에 기여하는 다른 효과는 모든 픽셀에 걸친 전류 분배(current distribution)상의 접지 라인 저항 및 공급의 변화로부터 상승할 수 있다.
열화에 의해 생성된 시프트 및 변화를 보상하기 위해, 모든 픽셀에서의 전류는 디스플레이 될 픽셀의 원하는 디지털 값과 매칭되어야 한다. 픽셀 전류를 정확하게 설정하기 위한 몇 가지 전략이 개발되었다. 전통적이고 가장 많이 사용되는 기술은 구동 트랜지스터(drive transistor)를 포화 상태에서 전류 소스로서 구동함으로써, 즉 VGS-VT보다 실질적으로 더 큰 소스-드레인 전압(source-drain voltage)(VDS)을 적용함으로써 모든 픽셀에서 전류의 미세 튜닝(fine tuning)을 사용한다. 전류 소스(current source)로서 역할을 하는 구동 트랜지스터를 통해 백플레인에서 전력의 상당 부분이 손실되기 때문에, 이 높은 소스-드레인 전압은 더 높은 전력 소비를 초래한다. 또한, 기생 효과(parasitic effects)는 대개 픽셀의 세트(예를 들어, 디스플레이의 열(columns))와 전력 소스(power source) 사이의 접촉 리드(contact leads)에 의해 도입(introduced)된다. 이러한 기생 효과(전압 강하(voltage drops)와 같은)는 각 열에 디지털 투 아날로그 변환기(DAC: Digital to Analog converter)를 추가하여 보상될 수 있다. 그러나, 이것은 회로의 복잡성을 증가시키고 기생 효과 및 전압 강하를 추가로 도입한다. 디지털 (PWM) 구동 액티브 매트릭스 디스플레이(digital (PWM) driven active matrix display)의 모든 상황에서 모든 픽셀의 전류가 동일해야 하므로, 이미지 품질이 저하될 수 있다.
모든 픽셀에서 특정 밝기 레벨을 설정하기 위해 PWM 방식을 사용하는 다른 기술이 개발되었다. 그러나, 이것은 픽셀 전류가 0 또는 고정된 값(픽셀 크기 및 필요한 디스플레이 광도에 기초하여)으로 매우 정확하게 설정될 수 있어야 한다. WO2014/080014는 모든 라인에 대해 전류 소스를 사용하여 균일한 전류가 달성될 수 있는 방법을 설명한다. 그러나, 그 솔루션에서 데이터 라인과 전력 공급기(power supply)는 행 단위로 실리콘 드라이버에 의해 제공되어야 하기 때문에, 아날로그 구동 방식에 비해 디스플레이를 구동하기 위해(따라서, 추가 기생 효과를 유도함) 접촉 패드(contact pads)의 수의 2 배가 필요하다. 또한, 드라이버에 많은 전류 소스의 호스트가 필요하며, 이는 웨이퍼의 상당 부분을 차지하게 될 것이다. 단위 면적당 픽셀 수가 적기 때문에 최적의 디스플레이 해상도를 얻을 수 없으므로 최적의 결과를 얻지 못한다. 따라서, 디스플레이를 구동하기 위한 비용 효율적인 방법은 아니다.
본 발명의 실시예의 목적은 AMOLED(액티브 매트릭스 OLED) 디스플레이 또는 AMLED(액티브 매트릭스 LED) 디스플레이를 구동하기 위한 양호한 방법 및 장치를 제공하는 것이다. 본 발명의 실시예의 이점은 양호한 이미지 품질을 얻기 위해 디스플레이가 균일한 방식으로 구동된다는 것이다.
제1 측면에서, 본 발명은 액티브 매트릭스 디스플레이(active matrix display)를 위한 구동 시스템 회로(Driving system circuitry)를 제공한다. 상기 구동 시스템 회로는,
- 상기 액티브 매트릭스 디스플레이의 픽셀에 의해 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림(digital data bit stream)을 수신하기 위한 데이터 드라이버 모듈(data driver module),
- 적어도 하나의 발광 소자(light emitting element)를 각각 포함하는 복수의 픽셀에 전력을 공급하기 위한 하나 이상의 전력 공급 라인(power supply lines),
- 상기 하나 이상의 전력 공급 라인에 연결된 전압 소스(voltage source), 및
- 상기 하나 이상의 공급 라인에 대한 전력 강하(power drop)를 보상하기 위한 교정 수단(calibration means)을 포함한다.
상기 교정 수단은,
- 개별 픽셀을 통해 전류를 흐르게 하는 수단,
- 픽셀에 걸친 전압 강하(voltage drop)를 결정하고, 이를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 수단,
- 상기 비교를 통해, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려한 해당 픽셀에 대한 교정 값(calibration values)을 결정하는 수단, 및
- 보정된 이미지의 표현을 위해, 상기 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 수신된 디지털 데이터 비트 스트림에 상기 교정 값을 적용하는 수단을 포함한다.
본 발명의 실시예의 이점은, 여러 행(rows)의 접지 라인 및 전력 공급 라인에서의 전압을 함께 고려하여, 트랜지스터 특성의 차이, 발광 소자 특성의 차이, 온도 변경, 시간의 열화에 기인한 출력의 차이를 보정하면서, 동적으로 보정이 수행될 수 있다는 것이다.
본 발명의 실시에서, 상기 구동 시스템은 픽셀 활성화(pixel activation)시에 모든 픽셀을 통해 동일한 전류가 흐르도록 구성되고, 각 픽셀의 LED 또는 OLED와 직렬로 연결된, 예를 들어, 튜닝 가능한 저항(tunable resistor)과 같은 가변 임피던스(variable impedance)를 더 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 결정된 교정 값을 저장하기 위한 메모리를 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 피드백 루프(feedback loop)에 연결되고, "교정 모드(calibration mode)" 스위칭 수단을 통해, 상기 적어도 하나의 전력 공급 라인에 더 연결되는 기준 전류 소스(reference current source)를 포함할 수 있다.
본 발명의 이러한 실시예들의 이점은 전류 소스가 매우 정확해질 수 있고 집적 회로(integrated circuit)에 구현될 수 있다는 것이며, 이는 액티브 매트릭스 패널의 몇몇 데이터 드라이버 칩에 쉽게 분배될 수 있다. 내부적으로 생성된 전압이 기준으로 사용될 수 있는 추가적인 이점이 있으므로, 임피던스 매칭(impedance matching)은 실리콘 칩(silicon chip)과 독립적이다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 합산 유닛(sum unit)을 통해, 상기 액티브 매트릭스 패널(active matrix panel)의 상기 데이터 드라이버 모듈에 전압 조정(voltage regulation)을 제공하도록 적용된 보간 유닛(interpolation unit) 및 접지 전압 강하 곱셈 유닛(ground voltage drop multiplication unit)을 포함할 수 있다. 따라서, 여분의 전류 소스, DAC 등을 필요로하지 않으면서, 이미 존재하는 데이터 드라이버를 통해 액티브 매트릭스 디스플레이에 전압 조정 및 보상이 제공될 수 있으며, 이는 웨이퍼 영역을 절약하고 고해상도의 디스플레이를 획득하도록 허용한다. 접지로 인한 임피던스의 변화를 고려할 수 있는 추가적인 이점이 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 전압 소스 및 교정 수단은 상기 적어도 하나의 전력 공급 라인의 제1 측에 연결 가능할 수 있다. 상기 적어도 하나의 전력 공급 라인은 제2 "구동 모드(driving-mode)" 스위칭 수단을 통해 상기 전압 소스에 연결 가능한 제2 측을 더 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 전압 소스는 DC/DC 변환기(DC/DC converter)를 포함할 수 있다. 이러한 방식으로, 고효율 전자 소스는 ADC 또는 DAC 및 그 추가 전압 강하의 필요 없이, 획득될 수 있다.
제2 측면에서, 본 발명은 행 및 열로 논리적으로 구성된 픽셀의 어레이(array of pixels)를 포함하는 액티브 매트릭스 디스플레이를 제공하며, 각 픽셀은 본 발명의 제1 측면의 실시예 중 어느 하나에 따른 구동 시스템 회로, 및 적어도 하나의 발광 소자를 포함한다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이에서, 상기 픽셀은 2T1C 구조(2T1C structure)를 포함할 수 있다. 이러한 구현은 간단한 레이아웃(simple layout)을 가지며 구성 요소가 거의 없어 손쉽게 제어될 수 있으며, 손실이 감소된다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이에서, 상기 어레이는 픽셀의 2개의 세트(two sets of pixels)로 분할될 수 있고, 각 세트는 제1 측면의 실시예 중 어느 하나에 따른 구동 시스템 회로를 포함한다. 본 발명의 실시예의 이점은, 기준 전류 Iref 소스, 모드 선택 스위치(mode select switches) 및 비교기(comparators)의 수를 복제(duplicating)함으로써, 상이한 행 상의 다수의 픽셀의 교정이 병렬로 수행될 수 있다는 것이다.
제3 측면에서, 본 발명은 논리적으로 행 및 열로 구성된 픽셀의 어레이를 포함하는 액티브 매트릭스 디스플레이를 교정하는 방법을 제공한다. 상기 방법은,
상기 어레이의 픽셀의 행의 개별 픽셀을 통해 전류를 흘리는(flowing) 단계,
픽셀에 걸친 전압 강하를 결정하고, 이를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 단계,
상기 비교로부터, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려한 해당 픽셀에 대한 교정 값을 결정하는 단계, 및
상기 교정 값을 저장하는 단계를 포함한다.
제4 측면에서, 본 발명은 액티브 매트릭스 디스플레이를 구동하는 방법을 제공한다. 상기 방법은,
상기 액티브 매트릭스 디스플레이에 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림을 수신하는 단계,
적어도 공급 라인상의 전력 강하에 대해 보정된 이미지의 표현을 위해, 상기 액티브 매트릭스 디스플레이의 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 상기 수신된 데이터 비트 스트림에 미리 결정된 교정 값을 적용하는 단계를 포함한다.
이러한 방법에서, 상기 구동 트랜지스터는 가변 임피던스, 보다 상세하게는 가변 (튜닝 가능한) 저항으로 사용된다.
이러한 방법에서, 상기 교정 값은 제3 측면의 방법에 따라 결정될 수 있다.
본 발명의 특정 및 바람직한 측면은 첨부된 독립항 및 종속항에 기재되어 있다. 종속항의 특징은 독립항의 특징 및 다른 종속항의 특징과 적절하게 결합될 수 있으며, 청구항에서 명시적으로 기재된 것만이 아니다.
본 발명의 이들 및 다른 측면은 이후에 설명될 실시예(들)을 참조로 명백하게 될 것이다.
제1 측면에서, 본 발명은 액티브 매트릭스 디스플레이(active matrix display)를 위한 구동 시스템 회로(Driving system circuitry)를 제공한다. 상기 구동 시스템 회로는,
- 상기 액티브 매트릭스 디스플레이의 픽셀에 의해 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림(digital data bit stream)을 수신하기 위한 데이터 드라이버 모듈(data driver module),
- 적어도 하나의 발광 소자(light emitting element)를 각각 포함하는 복수의 픽셀에 전력을 공급하기 위한 하나 이상의 전력 공급 라인(power supply lines),
- 상기 하나 이상의 전력 공급 라인에 연결된 전압 소스(voltage source), 및
- 상기 하나 이상의 공급 라인에 대한 전력 강하(power drop)를 보상하기 위한 교정 수단(calibration means)을 포함한다.
상기 교정 수단은,
- 개별 픽셀을 통해 전류를 흐르게 하는 수단,
- 픽셀에 걸친 전압 강하(voltage drop)를 결정하고, 이를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 수단,
- 상기 비교를 통해, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려한 해당 픽셀에 대한 교정 값(calibration values)을 결정하는 수단, 및
- 보정된 이미지의 표현을 위해, 상기 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 수신된 디지털 데이터 비트 스트림에 상기 교정 값을 적용하는 수단을 포함한다.
본 발명의 실시예의 이점은, 여러 행(rows)의 접지 라인 및 전력 공급 라인에서의 전압을 함께 고려하여, 트랜지스터 특성의 차이, 발광 소자 특성의 차이, 온도 변경, 시간의 열화에 기인한 출력의 차이를 보정하면서, 동적으로 보정이 수행될 수 있다는 것이다.
본 발명의 실시에서, 상기 구동 시스템은 픽셀 활성화(pixel activation)시에 모든 픽셀을 통해 동일한 전류가 흐르도록 구성되고, 각 픽셀의 LED 또는 OLED와 직렬로 연결된, 예를 들어, 튜닝 가능한 저항(tunable resistor)과 같은 가변 임피던스(variable impedance)를 더 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 결정된 교정 값을 저장하기 위한 메모리를 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 피드백 루프(feedback loop)에 연결되고, "교정 모드(calibration mode)" 스위칭 수단을 통해, 상기 적어도 하나의 전력 공급 라인에 더 연결되는 기준 전류 소스(reference current source)를 포함할 수 있다.
본 발명의 이러한 실시예들의 이점은 전류 소스가 매우 정확해질 수 있고 집적 회로(integrated circuit)에 구현될 수 있다는 것이며, 이는 액티브 매트릭스 패널의 몇몇 데이터 드라이버 칩에 쉽게 분배될 수 있다. 내부적으로 생성된 전압이 기준으로 사용될 수 있는 추가적인 이점이 있으므로, 임피던스 매칭(impedance matching)은 실리콘 칩(silicon chip)과 독립적이다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 교정 수단은 합산 유닛(sum unit)을 통해, 상기 액티브 매트릭스 패널(active matrix panel)의 상기 데이터 드라이버 모듈에 전압 조정(voltage regulation)을 제공하도록 적용된 보간 유닛(interpolation unit) 및 접지 전압 강하 곱셈 유닛(ground voltage drop multiplication unit)을 포함할 수 있다. 따라서, 여분의 전류 소스, DAC 등을 필요로하지 않으면서, 이미 존재하는 데이터 드라이버를 통해 액티브 매트릭스 디스플레이에 전압 조정 및 보상이 제공될 수 있으며, 이는 웨이퍼 영역을 절약하고 고해상도의 디스플레이를 획득하도록 허용한다. 접지로 인한 임피던스의 변화를 고려할 수 있는 추가적인 이점이 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 전압 소스 및 교정 수단은 상기 적어도 하나의 전력 공급 라인의 제1 측에 연결 가능할 수 있다. 상기 적어도 하나의 전력 공급 라인은 제2 "구동 모드(driving-mode)" 스위칭 수단을 통해 상기 전압 소스에 연결 가능한 제2 측을 더 포함할 수 있다.
본 발명의 실시예에 따른 구동 시스템에서, 상기 전압 소스는 DC/DC 변환기(DC/DC converter)를 포함할 수 있다. 이러한 방식으로, 고효율 전자 소스는 ADC 또는 DAC 및 그 추가 전압 강하의 필요 없이, 획득될 수 있다.
제2 측면에서, 본 발명은 행 및 열로 논리적으로 구성된 픽셀의 어레이(array of pixels)를 포함하는 액티브 매트릭스 디스플레이를 제공하며, 각 픽셀은 본 발명의 제1 측면의 실시예 중 어느 하나에 따른 구동 시스템 회로, 및 적어도 하나의 발광 소자를 포함한다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이에서, 상기 픽셀은 2T1C 구조(2T1C structure)를 포함할 수 있다. 이러한 구현은 간단한 레이아웃(simple layout)을 가지며 구성 요소가 거의 없어 손쉽게 제어될 수 있으며, 손실이 감소된다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이에서, 상기 어레이는 픽셀의 2개의 세트(two sets of pixels)로 분할될 수 있고, 각 세트는 제1 측면의 실시예 중 어느 하나에 따른 구동 시스템 회로를 포함한다. 본 발명의 실시예의 이점은, 기준 전류 Iref 소스, 모드 선택 스위치(mode select switches) 및 비교기(comparators)의 수를 복제(duplicating)함으로써, 상이한 행 상의 다수의 픽셀의 교정이 병렬로 수행될 수 있다는 것이다.
제3 측면에서, 본 발명은 논리적으로 행 및 열로 구성된 픽셀의 어레이를 포함하는 액티브 매트릭스 디스플레이를 교정하는 방법을 제공한다. 상기 방법은,
상기 어레이의 픽셀의 행의 개별 픽셀을 통해 전류를 흘리는(flowing) 단계,
픽셀에 걸친 전압 강하를 결정하고, 이를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 단계,
상기 비교로부터, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려한 해당 픽셀에 대한 교정 값을 결정하는 단계, 및
상기 교정 값을 저장하는 단계를 포함한다.
제4 측면에서, 본 발명은 액티브 매트릭스 디스플레이를 구동하는 방법을 제공한다. 상기 방법은,
상기 액티브 매트릭스 디스플레이에 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림을 수신하는 단계,
적어도 공급 라인상의 전력 강하에 대해 보정된 이미지의 표현을 위해, 상기 액티브 매트릭스 디스플레이의 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 상기 수신된 데이터 비트 스트림에 미리 결정된 교정 값을 적용하는 단계를 포함한다.
이러한 방법에서, 상기 구동 트랜지스터는 가변 임피던스, 보다 상세하게는 가변 (튜닝 가능한) 저항으로 사용된다.
이러한 방법에서, 상기 교정 값은 제3 측면의 방법에 따라 결정될 수 있다.
본 발명의 특정 및 바람직한 측면은 첨부된 독립항 및 종속항에 기재되어 있다. 종속항의 특징은 독립항의 특징 및 다른 종속항의 특징과 적절하게 결합될 수 있으며, 청구항에서 명시적으로 기재된 것만이 아니다.
본 발명의 이들 및 다른 측면은 이후에 설명될 실시예(들)을 참조로 명백하게 될 것이다.
도 1은 픽셀의 2개의 서브세트로 각각 분할된 패널 및 단일 패널을 구비한 AM(0)LED 디스플레이의 2개의 유형에 대한 전력 분배 및 교정 회로의 2가지 예시적인 실시예를 도시한다.
도 2는 전력 공급 라인의 연결의 3가지 구현에 대한 전압 강하 프로파일을 도시한다: 픽셀의 2개의 서브세트로 분할 패널을 구비한 패널의 양 측, 단일 측 및 패널의 양 측으로의 연결.
도 3은 개략적인 방식으로, 가변 전압 소스 및 전류 센서를 포함하는 일 예시적인 실시예를 도시한다.
도 4는 본 발명의 실시예에 따른 디지털 방식의 구동 디스플레이에 대한 일 예시적인 개요를 도시한다.
도 5는 데이터 드라이버 배선의 구성을 위한 예시적인 옵션을 도시한다.
도 6은 본 발명의 실시예에 적용 가능한 픽셀 구성의 2가지 구현을 도시한다.
도 7은 본 발명의 실시예에 따른 디스플레이의 2가지 저항 모델을 도시한다.
도 8은 본 발명의 실시예에 따라, 교정 동안 계산되고 사용될 수 있는 전압 강하의 예시적인 기준 레벨을 도시한다.
도 9는 데이터 드라이버를 어드레싱하기 위한 전력 공급 라인 전압 강하의 교정을 도시하는 개략적인 블록도를 도시한다.
도 10은 단일 픽셀에 대한 본 발명의 실시예에 따른 교정 방법을 도시한다.
도 11은 디지털 방식의 구동 OLED 디스플레이의 실제 실시예를 도시한다.
도 12 내지 도 15는 시뮬레이션 결과를 나타낸다.
도면은 단지 개략적이며 비 제한적이다. 도면들에서, 일부 요소의 크기는 과장될 수 있으며, 설명의 목적으로 일정 규모로 도시되지 않을 수 있다.
청구항 내의 임의의 참조 부호는 범위를 제한하는 것으로 해석되어서는 안된다.
상이한 도면에서, 동일한 참조 부호는 동일하거나 유사한 요소를 나타낸다.
도 2는 전력 공급 라인의 연결의 3가지 구현에 대한 전압 강하 프로파일을 도시한다: 픽셀의 2개의 서브세트로 분할 패널을 구비한 패널의 양 측, 단일 측 및 패널의 양 측으로의 연결.
도 3은 개략적인 방식으로, 가변 전압 소스 및 전류 센서를 포함하는 일 예시적인 실시예를 도시한다.
도 4는 본 발명의 실시예에 따른 디지털 방식의 구동 디스플레이에 대한 일 예시적인 개요를 도시한다.
도 5는 데이터 드라이버 배선의 구성을 위한 예시적인 옵션을 도시한다.
도 6은 본 발명의 실시예에 적용 가능한 픽셀 구성의 2가지 구현을 도시한다.
도 7은 본 발명의 실시예에 따른 디스플레이의 2가지 저항 모델을 도시한다.
도 8은 본 발명의 실시예에 따라, 교정 동안 계산되고 사용될 수 있는 전압 강하의 예시적인 기준 레벨을 도시한다.
도 9는 데이터 드라이버를 어드레싱하기 위한 전력 공급 라인 전압 강하의 교정을 도시하는 개략적인 블록도를 도시한다.
도 10은 단일 픽셀에 대한 본 발명의 실시예에 따른 교정 방법을 도시한다.
도 11은 디지털 방식의 구동 OLED 디스플레이의 실제 실시예를 도시한다.
도 12 내지 도 15는 시뮬레이션 결과를 나타낸다.
도면은 단지 개략적이며 비 제한적이다. 도면들에서, 일부 요소의 크기는 과장될 수 있으며, 설명의 목적으로 일정 규모로 도시되지 않을 수 있다.
청구항 내의 임의의 참조 부호는 범위를 제한하는 것으로 해석되어서는 안된다.
상이한 도면에서, 동일한 참조 부호는 동일하거나 유사한 요소를 나타낸다.
본 발명은 특정 실시예 및 특정 도면을 참조하여 설명될 것이나, 본 발명은 이에 제한되지 않고 청구항에 의해서만 제한된다. 설명된 도면은 단지 개략적이며 비 제한적이다. 도면에서, 일부 요소의 크기는 과장될 수 있으며, 설명의 목적으로 일정 규모로 도시되지 않을 수 있다. 치수 및 상대 치수는 본 발명의 실제 수행에 대응하지 않는다.
설명 및 청구항에서의 제1, 제2 등의 용어는 유사한 요소를 구별하기 위해 사용되며, 시간적, 공간적, 서열적 또는 임의의 다른 방식으로 시퀀스를 설명하기 위한 것은 아니다. 그렇게 사용되는 용어는 적절한 환경 하에서 교환 가능하고, 본 명세서에 설명된 본 발명의 실시예는 본 명세서에 설명되거나 예시된 것 이외의 다른 시퀀스로 동작 할 수 있음을 이해해야 한다.
또한, 상세한 설명 및 청구항에서의 상부, 하부 등의 용어는 설명의 목적으로 사용되며, 반드시 상대 위치를 설명하는 데 사용되는 것은 아니다. 그렇게 사용된 용어는 적절한 환경 하에서 교환 가능하고, 본 명세서에 설명된 본 발명의 실시예는 본 명세서에 설명되거나 도시된 것 이외의 다른 방향으로 동작 할 수 있음을 이해해야 한다.
청구항에서 사용된 용어 "포함하는"은 그 이후 열거된 수단으로 제한되는 것으로 해석되어서는 안된다는 점에 유의해야 한다; 다른 요소 또는 단계를 제외하지는 않는다. 따라서, 언급된 특징, 정수, 단계 또는 구성 요소의 존재를 명시하는 것으로서 해석되지만, 하나 이상의 다른 특징, 정수, 단계 또는 구성 요소 또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 따라서, "수단 A 및 B를 포함하는 장치"라는 표현의 범위는 성분 A 및 B만을 포함하는 장치로 제한되어서는 안된다. 이는 본 발명과 관련하여 장치의 유일한 관련 구성 요소는 A 및 B라는 것을 의미한다.
본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"는 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전체의 다양한 곳에서 "일 실시예에서"또는 "실시예에서"라는 문구의 출현은 모두 반드시 동일한 실시예를 지칭하는 것이 아니지만, 동일한 실시예를 지칭할 수 있다. 또한, 특정 특징, 구조 또는 특성은 하나 이상의 실시예에서 본 개시로부터 당업자에게 자명한 바와 같이 임의의 적합한 방식으로 결합될 수 있다.
유사하게, 본 발명의 예시적인 실시예의 설명에서, 본 발명의 다양한 특징은 본 개시를 합리화하고 하나 또는 그 이상의 다양한 발명적 측면에 대한 이해를 돕기 위해 단일의 실시예, 도면 또는 그 설명으로 함께 그룹화된다는 것을 이해해야 한다. 그러나, 이 개시의 방법은 청구된 발명이 각 청구항에 명시적으로 언급된 것보다 많은 특징을 필요로 한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구항이 반영하는 바와 같이, 발명적 측면은 단일한 개시된 실시예의 모든 특징보다 적다. 따라서, 상세한 설명에 이어지는 청구항은 이 상세한 설명에 명확하게 포함되며, 각 청구항은 본 발명의 개별적인 실시예로서 독자적으로 기재된다.
또한, 본 명세서에 설명된 일부 실시예는 다른 실시예에 포함된 일부 특징을 포함하나 다른 특징을 포함하지는 않지만, 다른 실시예의 특징의 조합은 본 발명의 범위 내에 있고, 당업자가 이해할 수 있는 다른 실시예를 형성하는 것을 의미한다. 예를 들어, 다음의 청구항에서, 청구된 실시예 중 어느 하나가 임의의 조합으로 사용될 수 있다.
본 명세서에 제공된 설명에서, 다수의 특정한 세부 사항이 설명된다. 그러나, 본 발명의 실시예는 이들 특정 세부 사항 없이도 실시될 수 있음이 이해된다. 다른 예시에서, 공지된 방법, 구조 및 기술은 이 설명의 이해를 모호하게 하지 않기 위해 상세하게 도시되지 않았다.
OLED 디스플레이는 방사성 전자발광식 층(emissive electroluminescent layer)이 전류에 반응하여 광을 방출하는 유기 화합물의 막(film)인 발광 다이오드(light-emitting diodes)의 어레이(array)를 포함하는 디스플레이이다. OLED 디스플레이는 패시브 매트릭스(passive-matrix)(PMOLED) 또는 액티브 매트릭스(active-matrix)(AMOLED) 어드레싱 스킴(addressing schemes)을 사용할 수 있다. OLED 디스플레이의 경우, 본 발명은 AMOLED 디스플레이에 관한 것이다. 대응하는 어드레싱 스킴은 박막 트랜지스터 백플레인(thin-film transistor backplane)을 사용하여 각 OLED 픽셀을 온 또는 오프로 스위칭하게 한다. AMOLED 디스플레이는 PMOLED 디스플레이보다 더 높은 해상도와 더 큰 디스플레이 크기를 허용한다.
그러나, 본 발명은 AMOLED 디스플레이에 제한되지 않고, 더 넓은 개념에서의 액티브 매트릭스 디스플레이에 관한 것이다. 임의 유형의 액티브 매트릭스 디스플레이는 본 발명의 실시예의 개념을 사용할 수 있지만, AMOLED 디스플레이는 특히 그들의 픽셀 요소의 현재 스위칭 속도의 관점에서 유리하다. 액티브 매트릭스 디스플레이의 픽셀 요소가 더 빨리 스위칭 할 수 있다면, 더 높은 프레임 속도(frame rates)를 획득할 수 있으므로 이미지 깜박거림(flickering images)이 적어지는데 유리하다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이, 예를 들어 AMLED 또는 AMOLED 디스플레이는, 발광 소자(light emitting element), 예를 들어 발광 다이오드(LED) 또는 유기 LED(OLED) 소자를 각각 포함하는 복수의 픽셀을 포함한다. 발광 소자는 어레이로 배열되고, 논리적으로 행과 열로 구성된다. 본 발명의 설명 전반에 걸쳐, 용어 "수평(horizontal)" 및 "수직(vertical)"(용어 "행(row)" 및 "열(column)"과 각각 관련된)는 좌표 시스템을 제공하고 단지 설명의 용이함을 위해 사용된다. 장치의 실제 물리적 방향을 참조할 필요는 없지만, 참조할 수 있다. 또한, 용어 "열" 및 "행"은 함께 링크(linked)된 어레이 요소(array elements)의 세트를 설명하는 데 사용된다. 링크하는 것은 행과 열의 데카르트 어레이(Cartesian array)의 형식일 수 있다; 그러나, 본 발명은 이에 제한되지 않는다. 당업자가 이해할 수 있는 바와 같이, 열과 행은 쉽게 교환될 수 있으며, 본 명세서에서 이들 용어는 상호 교환 가능하다. 또한, 비-데카르트 어레이(non-Cartesian arrays)가 구성될 수 있고, 본 발명의 범위 내에 포함된다. 따라서, 용어 "행"과 "열"은 널리 해석되어야 한다. 이 넓은 해석을 용이하게 하기 위해, 설명 및 청구항은 논리적으로 구성된 행 및 열을 참조한다. 이는 픽셀 요소의 세트가 토폴로지 선형 교차 방식(topological linear intersecting manner)으로 함께 링크됨을 의미한다; 그러나 물리적 또는 지형적인(topographical) 배열은 그러할 필요는 없다. 예를 들어, 행은 원(circles)일 수 있고, 이들 원의 열 반지름(columns radii) 및 원 및 반지름(circles and radii)은 본 발명에서 "논리적으로 구성된" 행 및 열로 설명된다. 또한, 다양한 라인의 특정 이름, 예를 들어. 선택 라인(select line) 및 데이터 라인(data line)은 설명 및 이해를 용이하게 하고, 특정 기능을 나타내기 위해 사용되는 일반적인 이름을 의미한다. 이 단어의 특정 선택은 어떤 식으로든 본 발명을 제한하려는 것이 아니다.
본 발명의 실시예에서, 본 발명은 균일한 픽셀 전력 공급을 허용하여 디스플레이 열화 및 비 균일성을 감소시키는 액티브 매트릭스 LED (AMLED) 또는 OLED (AMOLED) 디스플레이 패널용 구동 회로에 관한 것이다. 또한, 본 발명의 실시예에 따른 구동 회로를 포함하는 AMLED 및 AMOLED 디스플레이 패널에 관한 것이다. 또한, 전력 공급 라인 전압 강하 보상을 포함하는 AM(O)LED 디스플레이의 디지털 구동을 위한 방법에 관한 것이다.
본 발명의 실시예에서, 전압 모드 디지털 구동은 디스플레이 패널을 구동하기 위해 사용된다. 블록 레벨(block level)에서의 임피던스 매칭(impedance matching)에 기초하여, 프론트플레인 및 백플레인 모두의 비 균일성 및 열화를 실질적으로 감소시키거나 제거하기 위한 보상 스킴(Compensation schemes)이 제공된다.
픽셀의 어레이는 전압 모드 디지털 구동을 사용할 때 다양한 방법으로 교정될 수 있다. 본질적으로, 어떻게든 개별 픽셀에 흐르는 전류를 검사하거나 프로그래밍하는 피드백이 있다. 본 발명은 이 개념에 기초한 여러 메커니즘을 포함한다. 핵심 원리로서, 픽셀의 전류는 WO 2014/080014에 설명된 바와 같이, 픽셀 임피던스(pixel impedance)를 변경시킴으로써 결정되며, 이는 본 명세서에 참고로 포함된다. 이 문서에서 설명하는 기술은 현재 개념에도 사용할 수 있다. 임피던스 매칭은 TFT 및 OLED의 변화를 제거하고 라인을 통한 전압 강하를 보상하기 위해 수행된다.
교정 값을 획득하기 위해, 제1 스킴은 교정 사이클(calibration cycle) 동안 전류를 모니터링하고, 전류 센서가 단일 픽셀에 의해 소비되는 전류를 모니터링하는 단계를 포함한다. 이는 각 교정 사이클에서 채널 당 하나의 픽셀(전압 강하를 정의하는, 전력 라인의 방향에 의해 결정되는, 행 또는 열)을 활성화하는 단계 및 픽셀 전류가 미리 결정된 기준 값에 도달할 때까지, 구동 트랜지스터를 튜닝하는 단계를 요구할 것이다. 이것은 교정 사이클 동안 전류 센서 당 하나의 픽셀을 튜닝하게 된다. 이것은 측정 데이터가 많은 전류에 대해 획득되기 때문에 바람직한 스킴이 아니며, 디지털 구동 방법에서는 단일 전류(single current)만 필요하다.
제2의 바람직한 스킴은 교정 사이클 동안 전류를 전송하는 단계, 및 시스템이 설계되는 유효 공급 전압(effective supply voltage) VDD가 도달할 때까지 튜닝 가능한 저항(tunable resistor)을 조정하여 행 당 픽셀의 수와 그 저항 모델을 고려하는 단계를 포함한다. 이 실시예의 이점은 전류 소스가 예를 들어 실리콘에서 매우 정확하게 만들어 질 수 있고, 여러 칩에 쉽게 분배(distributed)될 수 있다는 것이다. 내부적으로 생성된 전압은 기준(reference)으로서 사용되므로, 임피던스 매칭은 (실리콘) 칩과 독립적이다.
이 2가지 옵션은 여러 행의 접지에 함께 연결된 배선(wiring) 및 전력 소스에 연결된 배선의 저항을 고려하여, 예를 들어 실리콘, 접촉부(contacts)와 같은 반도체의 수 뿐만 아니라 (실리콘) 칩의 교정 회로의 수를 감소시키는 이점을 갖는다. 그러나, 이것은, 교정을 실행하는 하드웨어가 적기 때문에, 교정의 업데이트 속도(update speed)를 감소시킨다. 교정 리프레시 시간(calibration refresh time)은 교정 채널 당 픽셀의 수(즉, 하나의 행 또는 복수의 행을 함께 취함) 및 픽셀 교정 사이의 시간에 의존(depends)한다. 서로 다른 픽셀의 교정 사이의 시간은 시작(startup) 또는 디스플레이 런타임(display runtime) 중에 교정이 수행되는지 여부에 의존한다. 디지털 방식의 구동 디스플레이(digitally driven displays)의 런타임 교정의 경우(그리고 전력 공급 라인이 데이터 라인에 수직인 경우), 디지털 구동 스킴 내의 임의의 사용되지 않은 시간 슬롯(any unused time slots)은 교정을 위해 사용될 수 있다. 이것은 완벽하게 숨겨진 교정을 갖는 것의 이점을 제공한다. 예를 들어, WO 2014 068017의 페이지 15 라인 10 내지 페이지 16 라인 15에 설명된 듀티 사이클(duty cycle)은 제1 서브 프레임(sub-frame)의 제1 시간 슬롯은 0이고, 시간 슬롯의 나머지는 1(최상위 비트가 1인 경우) 또는 0(최상위 비트가 0인 경우)임을 보여준다. 8 비트 수의 경우, 디지털 신호가 11111111 임에도 불구하고, 동일한 문서의 페이지 16 라인 23 내지 28에서 보여주는 바와 같이, 이러한 유형의 듀티 사이클에서 제1 시간 슬롯은 0이 될 것이다. 이러한 미사용된 시간 슬롯은 본 발명의 실시예에 따른 교정을 위해 사용될 수 있다.
일 측면에서, AM(O)LED 디스플레이의 디지털 구동 및 교정을 위한 방법이 제공된다. 본 방법의 실시예는 (0)LED 특성(시간에 따른 열화, 사용으로 인한 열화) 및 TFT 특성의 시프트의 보상을 제공할 수 있으며, 이는 일반적으로 바이어스 응력(전압 또는 조명 바이어스)에 의해 지배되며, 따라서 AM(O)LED 디스플레이의 좋은 화질을 획득할 수 있다. 일반적으로 (O)LED의 경우, 모든 픽셀의 전류는 디스플레이 할 픽셀의 디지털 값과 매칭될 필요가 있다.
픽셀 전류를 정확하게 설정하고 전력 공급 라인을 따라 전압 강하를 보상하기 위한 전략은 본 방법에서 설명될 것이다. 일부 실시예에서, 예를 들어 기준 전류(reference current) Iref를 사용하고 픽셀에 걸친의 전압 강하를 측정 및 조정하거나, 또는 전류 센서에 의해 픽셀을 통과하는 전류를 직접 측정함으로써 교정 값이 각 픽셀에 대해 획득된다. 교정된 픽셀을 획득하는데 필요한 교정 값의 각각은 교정 메모리에 저장된다. AM(O)LED 디스플레이가 실제로 사용될 때, 디스플레이 될 이미지를 나타내는 데이터 스트림은 획득되고, 보상된 방식으로 액티브 매트릭스를 구동하기 위한 데이터 드라이버에 도입된다. 각 픽셀에 대해 이전에 결정된 교정 값을 고려하여 AM(O)LED 디스플레이가 구동된다. 교정 데이터를 획득하고 교정 및 전압 보정을 수행하는 것은 동일한 하드웨어 블록을 사용하여 이루어질 수 있다.
도 4는 본 발명의 실시예에 따른 디지털 방식의 구동 액티브 매트릭스 디스플레이에 대한 일 예시적인 시스템 개요를 도시한다. 그것은 이미지 인터페이스 하드웨어(image interface hardware)(107), 제1 데이터 드라이버 하드웨어(data driver hardware)(401) 및 선택적으로 제2 데이터 드라이버 하드웨어(402)(예를 들어, 데이터 드라이버들은 전부 또는 그 일부가 칩에 구현될 수 있음), 전용 라인 드라이버(dedicated line drivers)의 제1 세트(403) 및 선택적으로 어레이 내의 픽셀을 선택하기 위한 "선택" 라인을 포함하는 전용 라인 드라이버의 제2 세트(404)(예를 들어, 임베디드 라인 드라이버(embedded line drivers)), 제1 "전압 분배 및 전압 강하 교정(voltage distribution and voltage drop calibration)" 블록 또는 "전력 분배(power distribution)" 블록(109) 및 본 발명의 제2 측면의 실시예에 따른 선택적인 제2 전압 분배 유닛 또는 블록(optional second voltage distribution unit or block)(108), 및 픽셀 백플레인(pixel backplane)(405)를 포함한다. 전압 분배 유닛(예를 들어, 전력 분배를 위한 전압 소스(101) 및 스위치(103, 104)를 포함함)은 단일 유닛(108)(도 1)을 형성할 수 있다. 또한, 전압 보상 유닛(voltage compensation unit)(예를 들어, 전류 소스(106) 및 이미지 인터페이스 하드웨어(107))과 함께인 전압 분배 유닛은 소형 유닛(compact unit)(109), 예를 들어 통합 유닛(integrated unit)을 형성할 수 있다. 대안적인 실시예에서, 유닛(109)만이 존재한다. LED 또는 OLED를 포함하는 픽셀을 포함하는 실제 프론트플레인은 도 4에 도시되지 않는다.
액티브 매트릭스 디스플레이의 정상적인 사용(normal use) 동안, 즉 이미지의 디스플레이 동안, 디스플레이 될 이미지를 나타내는 디지털 데이터의 형태의 이미지 입력은 입력(406), 예를 들어, 전선(wires) 또는 버스(bus)를 통해 이미지 인터페이스 하드웨어(107)에 도달한다. 이미지 인터페이스 하드웨어(107)로부터, 제어 및 데이터 신호는 데이터 드라이버 하드웨어(401) 및 선택적으로 (402)로 전송되고, 제어 신호는 전용 라인 드라이버의 제1 및 선택적으로 제2 세트(403, 404)로 전송된다. 또한, 신호는 피드백으로서 전압 강하 교정 블록(109)으로부터 이미지 인터페이스 하드웨어(107)를 향해 되돌아올 수 있다.
도 5는 데이터 드라이버 배선의 2 가지 가능한 실시예를 도시한다. 왼쪽 실시예(500)에서, 제1 데이터 드라이버(401) 및 제2 데이터 드라이버(402)는 픽셀의 서브 세트를 각각 제어하기 위해 디스플레이의 양측에 각각 존재한다. 예를 들어, 각 데이터 드라이버는 디스플레이의 중간까지 이어질(run) 수 있는 데이터 라인의 세트(501, 502)를 제어할 수 있다. 오른쪽 실시예(510)에서, 데이터 드라이버(401)만이 디스플레이의 일측에 존재하고, 그 대응하는 데이터 라인(511)은 그 다른 측까지 디스플레이 전체에 걸쳐 이어진다. 두 실시예에서, 드라이버가 충분히 빠르면, 데이터 드라이버의 멀티플렉싱(multiplexing)이 또한 사용될 수 있다. 이 경우에, 데이터 드라이버 블록(예를 들어, 멀티플렉서(multiplexer))의 일부는 디스플레이 백플레인 기술로 구현될 수 있다.
선택 배선은 데이터 전선(데이터 라인)과 유사한 옵션이 존재할 수 있다. 이들은 예를 들어 도 5의 데이터 전선에 수직으로 이어질 수 있다(이 예시는 본 발명을 제한하지 않는다). 예를 들어, 선택 전선(선택 라인)은 디스플레이의 양측의 전용 라인 드라이버(403, 404)로부터 디스플레이의 중간까지 이어질 수 있거나, 디스플레이의 한 측의 라인 드라이버(403)로부터 다른 측까지 이어질 수 있으며, 이는 전용 라인 드라이버(403)의 단지 한 세트가 필요할 것이다.
액티브 매트릭스 디스플레이는 한편으로는 설계에 따라, 또는 임의의 다른 적합한 방식으로, 본 발명의 일부 실시예에서 선택 라인에 평행하게 이어질 수 있는 전압 라인에 전력을 공급하는 세트(102)를 포함하고, 다른 한편으로는 전압 분배 전압 강하 교정 유닛(109) 및 선택적으로 제2 전압 분배 유닛(108)을 포함하는 구동 회로를 더 포함한다. 본 발명의 실시예에서, 전력 공급 라인은 어레이의 각 픽셀에 대한 VDD 및 GND 연결 모두를 포함한다.
도 1은 구동 회로에 대한 2가지 예시를 도시한다. 상부 회로(upper circuit)(100)는 디스플레이의 LED에 전력을 공급하기 위해 전력 공급 라인의 세트(102)의 양측에 연결된 전압 소스(101)를 제공한다. 그러나, 일부 실시예에서, 전력 소스는 패널의 일측에만 연결된다. 임의의 경우에서, 이 연결은 스위치, 예를 들어 "구동 모드" 스위치 또는 스위치들(103, 104), 예를 들어 패널의 (인에이블(enabling) 또는 디스에이블(disabling)) 구동을 선택하기 위한 트랜지스터에 의해 제공될 수 있다. 따라서, 디스플레이 패널은 전압 소스와 함께 구동될 수 있고, 이는 각 행에 DAC의 도입하는 것을 불필요하게 만들고, 디스플레이의 공간을 절약하고 구성 요소의 수를 감소시켜, 설계 스케일을 개선할 수 있다. 또한, 디스플레이는 DAC 비트 해상도(이는 일반적으로 조정되는 픽셀의 수보다 더 클 필요가 있음)에 의해 제한되지 않는다. 드라이버는 간단하게 만들어질 수 있어, 비용을 낮출 수 있다. 전압 소스를 사용하고 DAC 사용을 피하면, 연결로 인한 추가 전압 강하가 감소되거나 제거되는 추가적인 이점이 있다. DAC를 사용할 때, DAC가 동작하기 위해서는 전압 강하의 특정 양이 필요하며, 이는 손실된 전력이다. 반면에, 전압 소스(101)는 고효율(예를 들어, DC/DC 변환기)로 이루어질 수 있다. 따라서, 전압 소스를 포함하는 구동 회로는 에너지 절약에 유리하다.
디스플레이의 구동 모드 동안, "구동 모드(driving mode)" 스위치 또는 스위치들(103, 104)는 턴온되고, 전력 소스(VDD)은 전력 공급 라인(102)의 양측에 연결되고, 활성화되지 않을 때 턴 오프된다. 교정 동안, "구동 모드"가 오프되고, "교정 모드(calibration mode)" 스위치(105)가 활성화(active)되고, 단일 전류(unity current) Iref는 전력 공급 라인을 통해, 예를 들어 전류 소스(106)을 구비하여 구동된다.
도 1의 하부 도면(110)은 "구동 모드" 스위치(103, 113) 및 "교정 모드" 스위치(105, 115)의 2개의 세트 및 2개의 기준 전류 소스(106, 116)가 있는 이중 구동 회로 구성(double driving circuit configuration)을 도시한다. 패널의 각 측에 연결된 2개의 통합 유닛(109, 119)을 형성할 수 있다. 이 구성은 행을 분할할 수 있고, 각 세트는 패널(112) 내의 픽셀의 서브세트, 예를 들어 픽셀의 각각의 절반을 구동할 수 있다. 이 구성에서, 교정 및 전력 공급은 병렬 처리될 수 있다.
일 측면에서, 본 발명은 AMLED 또는 AMOLED 디스플레이 패널과 같은 액티브 매트릭스 디스플레이를 위한 구동 회로에 관한 것이다. 구동 회로는 픽셀 그룹에 전력을 공급하는 전력 공급 라인의 세트(102)(예를 들어, 전선, 버스, 다른 전자 경로)를 포함하며, 이는 행으로 배열될 수 있고, 픽셀의 각 그룹은 세트(102)의 별도 전력 공급 라인에 연결된다. 픽셀이 행 및 열로 배열되는, 본 발명의 특정 실시예에서, 행의 모든 픽셀은 동일한 전력 공급 라인에 연결되고, 상이한 행의 픽셀은 상이한 전력 공급 라인에 연결된다. 본 발명의 실시예에서, 예를 들어 도 1에 도시된 바와 같이, 공급 라인의 세트(102)는 어레이 내의 픽셀들의 각 행에 대해 하나의 전력 공급 라인이 존재하도록 제공된다. 본 발명의 실시예에서, 전력 공급 라인은 소스 VDD에 연결된 라인과 접지 GND에 연결된 라인 모두를 포함한다. 본 발명의 실시예에서, 전압 소스 VDD은 패널에 공급하기 위해 사용된다. 전압 소스 VDD은 스위치(103, 104, 113)를 통해 전력 공급 라인의 세트(102)의 양측에 연결되거나 연결 해제(disconnected)될 수 있다.
디스플레이의 "정상 구동(normal driving)" 모드 동안, "구동 모드 선택"으로 표시된 신호가 활성화되어 스위치(103, 104)를 폐쇄하고, 전력 소스 VDD는 전력 공급 라인의 세트(102)의 양측에 연결된다. "구동 모드 선택(driving mode select)"이 활성화되지 않으면, 전력 소스 VDD은 전력 라인의 세트(102)의 양측으로부터 연결 해제된다. 디스플레이가 전압 소스로 전력이 공급될 수 있기 때문에, 전류 소스가 필요함에도 불구하고, 모든 행에 전류 모드 디지털 투 아날로그 변환기(DAC)를 포함할 필요는 없다. 대형 디스플레이의 경우, 이 DAC에서 더 많은 수의 픽셀을 공급해야 하며 DAC의 정확도는 조정되는 픽셀의 수보다 커야하기 때문에, 설계의 스케일링이 향상된다. 또한, 전압 공급기(voltage supply)를 사용하는 것의 또 다른 이점은 전류 DAC 내의 전압 강하의 제거이다. 전압 소스는 고효율(예를 들어, DCDC 변환기와 함께)로 이루어질 수 있다. 현재의 DAC에서, DAC가 동작하기 위해서는 미리 정해진 양의 전압 강하가 필요하며, 이는 전력 손실이다. 따라서, 본 발명의 실시예에 따른 전압 소스의 사용은 전력 관점에서 더 나은 해결책이다.
"교정 모드 선택"이 활성화되면, 다른 스위치(105)가 폐쇄되고, 전력 공급 라인을 통해 단일 전류(unity current) Iref가 구동된다. 여기서, 기준 전류 소스(reference current source)는 전력 공급 라인의 세트(102)의 일측에 제공된다. 이것은 아래에 자세하게 설명되어 있는 것처럼, 교정에 사용된다. 전압은 전류가 주입되는 전력 공급 라인의 동일한 측에서 측정되고, 이 측정된 전압은, 1로부터 p로 진행(going)하는 i를 갖고 p는 교정을 위해 미리 정의된 기준 전압의 수인, 기준 전압의 세트 Vref(i)와 비교되는 비교기 유닛(comparator unit)으로 전송된다. 이 비교의 결과는 이미지 인터페이스 하드웨어(107)의 디지털 로직에 제공된다.
예를 들어 본 발명의 LED 또는 OLED 패널과 같은 액티브 매트릭스 디스플레이에서의 조명의 감소된 열화로 인해, 픽셀은 도 6에 도시된 바와 같이 2T1C(2 트랜지스터 및 1 커패시터(capacitor)를 갖는 회로)와 같은 비교적 단순한 구성을 포함할 수 있다.
그러나, 본 발명은 2T1C 구성에 한정되지 않고, TFT 전압 임계 시프트를 매우 낮게 유지하여 픽셀 휘도(pixel luminance)의 변화를 감소시키기 위해 다른 구성(예를 들어, 4T2C, 5T2C, 6T2C)이 또한 적용될 수 있다.
본 발명은 p 형 트랜지스터뿐만 아니라 n 형 트랜지스터 및 예를 들어, 수소화 비정질 Si(hydrogenated amorphous Si)(a-Si :H), 다결정 실리콘(polycrystalline silicon), 유기 반도체(organic-semiconductors), (비정질) 인듐-갈륨 아연 산화물((amorphous) indium-gallium zinc oxide)(a-IGZO, IGZO) TFT 등을 포함하는 임의의 유형의 백플레인을 포함하는 구동 회로에 적용될 수 있다.
도 6은 본 발명의 실시예에 따른 AM(O)LED 디스플레이의 픽셀 구조에 대한 2개의 기본 구성을 도시한다. 도시된 실시예는 2T1C(2 트랜지스터, 1 커패시터) 구성이지만, 임의의 다른 적합한 구성이 적용될 수 있다. 픽셀 구조는 구동 트랜지스터 M1과 직렬로 연결된 LED 또는 OLED(601)를 포함한다. (O)LED(601)은 도 6의 좌측 부분에 도시된 바와 같이, 트랜지스터 M1 및 접지 GND에 연결된 접지 라인(603) 사이, 또는 도 6의 우측 부분에서와 같이, 트랜지스터 M1 및 전력 공급기 VDD에 연결된 전력 공급 라인(604) 사이에 연결될 수 있다. (O)LED 및 트랜지스터 M1에 걸리는 전압의 합은 픽셀에 걸리는 전압을 초래한다. 트랜지스터 M1는 전력 공급 라인(604)으로부터의 전력으로 (0)LED(601)에 전력을 공급하기 위한 스위치로서 동작한다. 선택 트랜지스터(select transistor) M2는 데이터 라인(606)을 구동 트랜지스터 M1의 게이트와 연결시킨다. 선택 트랜지스터 M2의 게이트는 선택 라인(select line)(607)에 연결되고, 이는 전력 공급 라인(604) 및 접지 라인(603)에 평행하게 이어지는(running) 것으로 도시된다. 선택 라인(607)은 데이터 라인(606)에 수직으로 이어진다. 커패시터 C1은 구동 트랜지스터 M1의 게이트와 소스 사이에 연결된다.
AM(O)LED 디스플레이에서, 도 6에 나타낸 바와 같은 복수의 그러한 픽셀이 행 및 열로 논리적으로 배열될 수 있다. 동일한 열에 배열된 픽셀은 동일한 데이터 라인(606)에 연결될 수 있고, 동일한 행에 배열된 픽셀은 동일한 선택 라인(607)에 연결될 수 있다.
각 픽셀의 교정에 사용되는 전압, 전류, 임피던스 및 관련 파라미터는 행의 각 픽셀의 위치에 따라 상이한 값을 가질 것이며, 전력 소스와 각 픽셀 사이의 저항은 접촉 리드, 픽셀 사이의 접촉부, 등으로 인한 행의 위치에 따라 다르기 때문이다.
본 발명의 실시예는 디스플레이의 정상적인 사용 동안, 즉 이미지의 디스플레이 동안 픽셀 당 임피던스 매칭을 제공한다. 여기서, 우선, 아래에 설명되는 바와 같이, 미리 결정된 교정 스킴에 따라 그 픽셀에 기준 전류가 도입되는 동안 각 픽셀에 걸리는 전압은 측정되고, 전류는 임피던스 매칭을 통해 각 픽셀에서 제어되어, 액티브 매트릭스 및 (O)LED에서의 변화를 제거하고, 행에 대한 전압 강하를 보상한다. 임피던스 매칭은 픽셀의 LED 또는 OLED와 직렬로 연결된 가변 임피던스를 튜닝함으로써 각 픽셀에 대해 실현된다. 본 발명의 실시예에서, 각 픽셀의 구동 트랜지스터는 가변 저항으로 사용된다. 도 7은 한 행의 각 픽셀이 N 픽셀의 행에서 픽셀의 위치 (n)에 의존하는 전압 강하를 겪는 것을 도시하며, 이는 픽셀과 전력 소스에 대한 연결 사이의 직렬 저항이 증가하기 때문에 전력 소스에 대한 거리가 증가한다.
전력 공급 라인(604)에 연결된 픽셀 행의 2 가지 가능한 구성이 저항성 모델(resistive model)에서 픽셀 사이의 저항과 함께 도 7에 도시된다. 도 7의 상부 구현은 양측으로부터 구동되는 픽셀의 행에 대한 저항 모델을 도시하고, 하부 구현은 단일 측으로부터 구동되는 픽셀의 행의 저항 모델을 도시한다. N 개의 픽셀을 갖는 행에서 (O)LED(601, 611)(각 픽셀의 LED 및 구동 트랜지스터 M1만이 도시됨)를 각각 포함하는 2개의 이웃하는 픽셀들 사이에서, (이웃하는 픽셀 사이의) 전력 라인 저항 R1 및 (이웃하는 픽셀 사이의) 접지 라인 저항 R2은 존재한다. 이들 저항 R1, R2은 금속 배선에 기인하고, 그것들은 공지되어 있을 수 있다(예를 들어, 모델링된, 측정된 등). 그것들은 레이아웃으로부터 계산될 수 있다.
전력 공급 라인 및 접지 라인에서의 2개의 픽셀 사이의 저항의 합은 기준 저항, R1+R2 = Rref이다. 통상적으로, 외부 전력 소스 VDD 및 접지 GND 로의 배선은 각각, 픽셀 간 배선 저항(inter-pixel wire resistances) R1 및 R2보다 더 큰 저항 RS1, RS2을 가질 것이다. 비율 M은 내부 픽셀 저항에 대한 저항 비율(resistance ratio)로 정의된다. RS1 및 RS2는 통상적으로 다음과 같이 정의된다:
도 7의 상부 구현(700)은 양측으로부터 접촉(contacted)된 전력 공급 라인을 포함하고, 따라서 행의 말단(extremities)에 있는 픽셀은 전력 소스 VDD에 연결된다. 이 경우(양 말단에서 전력 소스 VDD에 접촉되는 전력 공급 라인) 저항성 전압 강하는 도 8에 도시된다. 도 8은 3 가지 경우를 도시한다: 그래프(201) - (O)LED가 온되지 않음, 그래프(202) - 행을 따른 (O)LED의 전형적인 분포가 온됨, 및 그래프(203) - 행을 따른 모든 (O)LED는 온 됨. 이들 그래프로부터, 전력 공급 라인에 대한 전력 강하는 전력 소스에 대한 전력 공급 라인의 연결 지점과 고려중인 위치 n에서의 픽셀 사이에서 스위칭 온되는 픽셀의 수가 증가함에 따라 증가한다는 것을 알 수 있다.
전력 라인이 양측에서 접촉되는 경우의 저항성 전압 강하는 본 명세서에서 아래에서와 같이 계산될 수 있다.
교정 동안, 전류 소스, 예를 들어 도 1의 전류 소스(106)는 스위치(103, 104)의 개방, 스위치(105)의 폐쇄 및 전력 분포 블록(power distribution blocks)(109, 108)에 의한 전류의 라우팅(routing)에 의해, 전력 공급 라인을 통해 전류가 도입된다. 따라서, 전류 소스 당 하나의 픽셀 만 한번에 온되고(픽셀이 보정 됨), 행에서의 픽셀의 나머지는 턴 온된다. 2개 이상의 기준 전류 소스(106, 116)이 사용되었다면, 동시에 2 개 이상의 픽셀을 교정하는 것이 가능할 것이다. N 픽셀의 행에서의 위치 n에서 픽셀에 대한 저항성 전압 강하(픽셀 수 n은 1과 행에서의 픽셀의 총 수 N 사이의 수임)는 주입된 기준 전류 Iref로부터 획득된다.
행에 흐르는 전류는 접촉부(contact)에서의 전류 I0 및 픽셀이 ON 일 때(따라서 전류 Iref를 끌어 냄(draws))를 정의하는 이진 코드 bi(b 아래첨자 i)의 함수로서, 위치 n의 픽셀에서 먼저 계산된다. 따라서, 알고리즘은 이미지 데이터의 행으로부터 N 비트의 스트림을 사용한다. N 비트의 이 스트림은 bN … bi+1 bi … b1이다.
2개의 픽셀 Rref 사이의 배선의 저항은 2개의 픽셀 사이의 전압 강하
를 정의한다.
이러한 모든 전압 강하가 픽셀 n까지 합산되고 저항 Rs=Rs1+Rs2를 갖는 접촉 리드에서의 전압 강하가 추가될 때, 픽셀 n까지 전압 강하에 대한 방정식이 획득된다:
이 식에서 인자(factor) M은 Rs 와 Rref 사이의 비율로 도입된다:
. 그러나, I0는 마지막 위치 N에서의 전압이 다른 전력 접촉 전선(power contact wire)을 통한 저항성 강하에 대응한다는 사실로부터 결정되어야 한다:
이것은 다음과 같이 설명된다:
의 방정식에 I0를 대입하면 다음과 같이 된다:
따라서, 전압 강하는 RrefIref의 단위로 표현된다. 계산에 필요한 유일한 상기 정의된 수 M이다(
). 이 수 M은 디스플레이에 대한 외부 배선의 레이아웃의 기하학에 달려 있다. 한 행에 1000 픽셀 이상이 있을 때, 전압 강하가 계산되는 정밀도(precision)는 마이크로볼트(microvolt)보다 작다. 이 높은 정밀도로 인해, 최하위 비트(least significant bits) 중 일부는 최종 결과에서 무시될 수 있다.
전압 강하의 계산은 예를 들어 두 단계로 수행될 수 있다. 제1 단계에서, 수 AN이 계산된다:
이 수 AN는 동작 동안 실제 구동보다 하나의 행을 앞선 것으로 계산될 수 있다. 따라서, 행 x+1에 대한 수 AN은 행 x의 구동 동안 계산된다. AN을 사용하면, 각 픽셀에서 전력 라인의 전압 강하를 나타내는 이진수 Bn을 획득될 수 있다. 데이터를 제1 및/또는 제2 데이터 드라이버 하드웨어(401, 402)에 로딩(loading)하는 동안, AN에 대한 이전에 계산된 값을 고려하여, 이 수는 행 x+1의 모든 픽셀에 대해 실시간으로 계산될 수 있다.
전압 강하에 대한 식은 두 항 AN 및 Bn으로 분리될 수 있으며, 각각은 반복적으로 계산될 수 있다.
값
은 하드웨어 블록에서 계산될 수 있다. 이 하드웨어 블록은 이미지 인터페이스 하드웨어(107)에 존재할 수 있다. 그것은 하나의 카운터(counter) 및 2개의 가산기(adders)를 포함할 수 있다. 이 방식으로 구현된 알고리즘은 다음과 같을 수 있다.
반복(Iteration):
s0=0
p0= 0
루프(Loop) (i,1,N)
si= si-1+ bi
pi= pi-1+ si
만일 (bi =1): pi= pi+ M
루프 종료(End loop)
AN=C*pi 여기서 C=1/(2M+N)
반복(iteration)의 결과는 끝에 상수 C=1/(2M+N)를 곱할 수 있지만, 이 상수 C는 미리(upfront) 계산될 수 있으며, 이는 컴팩트 곱셈(compact multiplication)이 가능하다. 총체적으로, 이것은 매우 컴팩트한 하드웨어 블록이다. 결과는 행의 끝에서만 제공된다.
값 AN이 획득되면, 행의 각 픽셀에서 전력 라인 전압 강하를 나타내는 항
은 (이미지 인터페이스 하드웨어(107)에도 존재할 수 있는) 하드웨어 블록에서도 실시간으로 계산될 수 있다. 그것은 하나의 카운터 및 2개의 가산기 및 곱셈기를 포함할 수 있다. 전체적으로, 이것은 매우 컴팩트한 하드웨어 블록이다. 이 방식으로 구현된 알고리즘은 다음과 같을 수 있다:
반복(Iteration):
s0=0
p0= M*AN
루프(Loop) (i,1,N)
si= si-1+ bi
pi= pi-1- si
pi= pi+ AN
Bi=pi
루프 종료(End loop)
이 루프는 Bn의 상이한 값을 정의한다.
도 8은 본 발명의 실시예에 따라, 전력 라인 전압 강하 기준 레벨 Vref(1..N)이 어떻게 정의되는지를 도시한다. 전력 라인 전압 강하의 최대(그래프 203) 및 최소(그래프 201)는 공지되어 있고(이것들은 저항의 값과 부과된 기준 전류 Iref로부터 정확히 계산된다), 동작 중에 발생할 수 있는 동일하게 이격된 전압 강하 기준 레벨(801)의 세트는 정의된다(레벨의 수는 시스템의 필수 정확도 또는 최대 비용에 의해 정의된다). 편의를 위해, 계산된 Bn 수의 최상위 비트(MSBs: most significant bits)에 대응하는 레벨은 정의된다. (801)에 정의된 각 전압 강하 레벨 및 각 픽셀에 대해, 디스플레이의 교정 단계 동안 교정이 수행될 것이다. 교정 동안, (데이터 드라이버에 제공되는 경우) 픽셀에 대해 이전 결정된 기준 전압이 획득되도록, 구동 트랜지스터의 게이트 상에 전압을 생성하는 이진 값이 획득된다. Bn의 각 MSB에 대해, 기준 전압이 제공된다. LSB는 보간(interpolation)에 의해 획득된다.
특정 예시로서, Bn은 픽셀 n 내의 비트 스트링(bit string)에 대한 전압 강하를 나타내는 2진수이고, 예를 들어 3 개의 MSB가 선정(chosen)된다고 고려된다. 이 선정(choice)은 3개의 MSB에 대해, 8 개의 전압 강하 기준 레벨(801)에 대응하는 전압 강하 기준 레벨의 수를 결정한다. 교정 동안, 단지 하나의 픽셀(전류 소스(106, 116) 당)만이 행에서 ON되고, 가능한 8개의 전압 강하만이 측정된다. 값 "000"은 저항성 강하가 없는 경우(최소 강하(201)의 경우)에 대응하며, 값 "111"은 최대 강하 다이어그램(maximum drop diagram)(203)의 중간에서만 획득된 최대 저항성 강하에 대응한다. 인터페이스 하드웨어(107)의 메모리에서, 각 픽셀 및 8개의 레벨의 각각에 대한 교정 전압 값은 저장된다. 실제 Bn 수는 3개의 MSB보다 긴 스트링을 포함한다. 따라서, 교정에 사용된 실제 값은 관련 픽셀 n과 다음 픽셀 n+1 사이의 선형 보간(linear interpolation)이다. 스트링의 나머지(최하위 비트)가 사용되어 보간을 향상시킬 수 있다.
이론적으로는 전력 소스에 가까운 픽셀, 예를 들면, 도 8에서의 디스플레이의 측에서 모든 가능한 기준 레벨에 도달하지 않더라도, 하드웨어 속도에 영향을 미치지 않기 위해, 각 픽셀에 대해, 모든 교정 레벨이 획득되는 것에 유의해야 한다.
도 10은 WO2014/080014의 페이지 13 라인 23 내지 페이지 14 라인 10에 개시된 방법과 유사한, 하나의 픽셀에 대한 교정 방법을 도시한다. 교정 동안, 디스플레이는 행마다 구동된다(라인 드라이버(403, 402)에 의한 선택 트랜지스터 M2의 활성화, 및 전력 공급 라인을 통해 기준 전류 Iref를 흐르게 함). 기준 전류 Iref는 단지 하나의 활성 픽셀을 통해 픽셀 행에 적용되어, 행의 픽셀의 나머지를 비활성으로 유지한다. Iref는 (O)LED와 트랜지스터 M1을 통해 주입되기 때문에, 총 전압은 (O)LED의 전압 V*와, V*와 그 Iref에서의 픽셀 VL에 대한 전압 사이의 트랜지스터의 전압의 합이다. 액티브 픽셀의 구동 트랜지스터 M1의 게이트에서 전압은 구동 트랜지스터 M1에 의해 형성된 스위치가 ON에 가장 낮은 관련 값으로 설정되고, 결과적으로 픽셀에 대한 전압 VL은 공급 전압 VDD보다 더 높다. 트랜지스터의 게이트에서 전압이 증가하면 VL은 더 낮아진다. 게이트 전압은 픽셀에 대한 전압이 공급 전압과 같아질 때까지 증가된다. 따라서, 전력 전압 VL*(= 공급 전압 VDD)이 픽셀에 대한 전압으로서 획득될 때까지, 구동 트랜지스터 M1의 게이트에서의 전압은 단계적으로 증가된다. 이 값은, 일반적으로 전력 공급 라인의 시작에서, 즉 전력 소스에 직접 연결되어 발생하는, 전력 공급 라인의 최소 전압 강하에 대응한다, 예를 들어 VDD. 이 값은 픽셀의 교정 메모리에 최소 전력 라인 전압 강하로 저장된다. 이 프로세스는 도 10의 화살표(1001)로 도시된 교정 동안 게이트 전압 스윕(gate voltage sweep)으로서 설명될 수 있다. 이것은 모든 전력 공급 라인 전압 강하 기준 레벨이 획득되고 교정 메모리에 저장될 때까지 각 픽셀에 대해 수행된다. 따라서, 각 픽셀에 대해, n 전압 강하 교정 레벨에 대한 델타(delta)는 픽셀의 교정 메모리에 저장된다. WO2014/080014의 방법과의 차이점 중 하나는 픽셀이 이제 전압 소스에 의해 구동되고, 교정 값이 데이터 라인상에서 전압 조정을 위해 직접 사용될 수 있다는 것이다.
평행한 상이한 행에서의 다수의 픽셀의 교정은 도 1에 도시된 바와 같이 기준 전류 Iref 소스, 모드 선택 스위치 및 비교기의 수를 복제함으로써 수행될 수 있다.
도 9는 실제 데이터 드라이버가 어떻게 어드레싱(addressed) 될 수 있는지를 도시한다. 이 하드웨어 블록은 이미지 인터페이스 하드웨어(107) 내부에 존재할 수 있다. 2개의 입력 데이터 스트림이 있다: 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림(902)(bN .... bi+1 bi .... b1) 및 전력 공급 라인 전압 강하(901)(BN .... Bi+1Bi .... B1). 출력으로서, 데이터 구동기 전압 값의 스트림(903)(DN .... Di+1 Di .... D1)이 획득되고, 액티브 매트릭스 패널 디스플레이의 데이터 드라이버 모듈(904)에 도입될 수 있다. 각 픽셀에 대해, 전력 공급 라인 전압 강하 값의 최상위 비트(MSB: most significant bit)는 교정 메모리(905)로 전송된다. 픽셀 n의 전압 강하에 대한 교정 값 및 다음 픽셀 n+1의 전압 강하에 대한 교정 값은 보간 유닛(906)으로 제공된다. 픽셀 n의 동일한 전압 강하의 최하위 비트(LSB)는 또한 보간 유닛(906)에 제공되고, 두 교정들 사이의 정확한 보간을 가능하게 한다.
두 경우 모두, 예를 들어, LED의 전력 공급을 제어하는 트랜지스터 M1(도 6 참조)의 게이트를 구동하기 위해, 전압 강하의 계산에 접지 라인 전압 강하의 영향이 유리하게 고려될 수 있다. 전형적으로, 접지 라인 전압 강하와 전체 전력 공급 라인 전압 강하 사이의 비율은 공지되고(보통 절반이다), 따라서 접지 라인 전압 강하는 공지된 비율과의 곱셈에 의해 곱셈 유닛(multiplication unit)(907)에서 획득된다. 이 전압은 합계 유닛(908)에서 M1의 게이트로 구동되는 전압에 가산될 필요가 있다. 마지막으로, 디지털 데이터 비트 스트림(bN .... bi+1 bi .... b1)에 기초하여, 출력 멀티플렉서(output multiplexer)(909)는 출력을 선택하며, 이는 비트가 '1'일 때 계산된 게이트 전압이고, 비트가 '0'일 때는 0이다.
동일한 모듈은 교정 절차 중에 사용될 수 있다. 교정 프로세스를 조정하고 및/또는 교정 메모리에 값을 저장하기 위해 카운터(counter)(910)가 포함될 수 있다. 카운터(910)는 가능한 가장 낮은 게이트 전압에 대응하는 값으로 설정된 교정 절차의 시작에 있고, 획득된 픽셀 전압이 제1 기준 전압보다 높을 때, 대응하는 카운터 값은 제1 교정 값 어드레스에 저장된다. 또한, 교정 값이 교정 룩업 테이블(calibration lookup table)(905)의 MSB 입력에 적용될 때, 그 값은 또한 출력에서 획득된다. 교정 동안, LSB 비트는 0으로 설정되고(따라서, 보간을 디스에이블 함), 디지털 데이터 스트림(902)은 '1'로 설정되어, 각 픽셀을 턴온하여 요구된 데이터 드라이버 전압을 출력에서 제공한다. 이것은 요구된 기준 전압이 획득될 때까지 증가한다. 이어서, 이것은 모든 기준 전압에 대해 수행된다.
도 10에 도시된 픽셀 당 교정은 도 9의 계산 유닛의 메모리(905)(예를 들어, 룩업 테이블)에 값을 저장하는 것을 포함하여, 회귀적 방식(recursive manner)으로 각 픽셀에 대해 수행될 수 있다.
전력 공급 라인 전압 강하와 요구된 게이트 전압(M1의 게이트를 제어하기 위해 데이터 라인을 통해 도입된 전압) 사이의 관계는 1/(a-x) 작용(behavior)을 가지며, "a"는 도 8에 도시된 바와 같이 최대 전력 공급 라인 저항성 강하(maximal power supply line resistive drop)보다 더 큰 갖는다. 이는 정확하게 교정을 수행하기 위해 다수의 교정 기준 레벨을 요구할 것이다. 그러나, 데이터 드라이버는 1/(a-x) 작용으로 유리하게 구현될 수 있으므로, 교정 레벨의 요구된 수를 줄이고 정확도를 증가시킬 수 있다. 이러한 보정은 일부 기존의 디스플레이 데이터 드라이버에서 구현될 수 있는 감마 응답 곡선을 변경(tweaking)함으로써 가끔(occasionally)(예를 들어, 주기적으로) 구현될 수 있다. 감마 곡선의 조정은 당업계에 공지되어 있으며, 예를 들어, 소프트웨어에 의해 업로드 될 수 있는 값의 보간으로서 구현될 수 있으며, 이는 본 발명의 실시예 내에서 쉽게 통합될 수 있다.
온 및 오프되는 구동 픽셀의 일 예시적인 시퀀스에 대한, N 픽셀의 행을 따른 전력 라인 전압 강하가 도 8의 그래프(202) 및 픽셀의 행이 양측에서 구동되는 경우, 도 2의 가장 왼쪽 상부 도면(200)에 도시된다. 픽셀 수 n은 1과 그 행에서의 픽셀의 총 수 N 사이의 수이다. 알고리즘은 선행 기술, 예를 들어 문서 WO2014068017A1에서 정의된 바와 같은 이미지 데이터의 행으로부터의 N 비트의 스트림을 사용할 수 있다. 이 N 비트의 스트림은 bN .... bi+1bi .... b1이다. 이들 비트는 이미지를 나타내는 픽셀 강도 데이터를 나타낼 수 있다.
픽셀들 사이, 픽셀과 전력 소스 사이 및 픽셀과 접지 GND 사이의 연결은 일반적으로 금속 연결 및 리드인 전도성 연결이며, 이는 전기 저항을 제공하고 행을 따라 전압 강하를 생성시키고, 이는 전압 강하는 픽셀의 위치에 의존한다. 디스플레이의 중앙에 가까운 픽셀(예를 들어, 전력 소스와의 연결로부터 멀리 떨어진 픽셀)은 평균적으로 소스에 가까운 픽셀보다 높은 전압 강하를 나타낸다. 도 2는 3가지 경우에 대한 최소 강하(201)(모든 (O)LED가 오프됨), 전형적인 강하(202)(소수 (O)LED가 온되고, 나머지는 오프됨) 및 최대 강하(203)(모든 (O)LED가 온됨)에 대한 전압 강하 프로파일을 도시한다:
- 전력 공급 라인이 양측으로부터 전압 소스(101)로 연결되는 실시예에 대한 왼쪽 상부 도면(200)(예를 들어, 양측의 전력 소스로의 연결인 도 1의 실시예(100)에 대한)에서, 프로파일의 양측은 전압 레벨 VDD로 끝난다.
- 상부 오른쪽 도면(210)에서, 전력 공급 라인은 양측으로부터 연결되지 않고 하나의 측에서만 연결된다. 디스플레이의 양측에서 전력이 연결될 수 없는 경우, 단일 측 대안(single side alternative)은 실제 구현에서 유리하다. 그러나, 전압 강하는 일반적으로 높다.
- 하부 도면(220)에서, 이중 구동 회로가 사용된다. 이 대안에서, 전력 VDD 및 접지 GND 라인은 패널의 양측에 연결되지 않고, 패널이 분할되며, 각 분할은 전압 소스 및 GND에 대한 단 하나의 연결을 포함한다. 이 실시예는 전력 공급 라인을 2 부분으로 분할한다. 전압 강하 프로파일은 도 1의 하부 도면(110)에 대응한다. 2 배의 교정 유닛의 양이 필요하고 높은 전압 강하가 존재하지만, 계산이 덜 필요하다. 특정 상황에서, 전력 및 접지 전압은 전력 공급 라인의 중간에서 동일하지 않을 수 있다(심지어 최대 전압 강하도 아님; 특히, 도 7을 참조하여 설명된 바와 같이, 각 서브세트가 동일한 수의 픽셀을 포함하지 않고, 따라서 저항을 포함하지 않으면, 최대 전압 강하는 매우 다를 수 있음). 이 실시예는 계산의 양이 약간 더 적지만, (몇몇 조건에서는) 더 높은 전압 강하를 가질 수 있는 이점을 갖는다. 그것은 또한 교정 유닛의 양을 두 배로 만든다.
전력 공급 라인이 하나의 측(도 2의 오른쪽 상부 도면(210)의 그래프에 대응)으로부터만 접촉되는 경우에, 대응하는 저항 모델은 도 7의 하단에 있는 하부 구현(710)에 도시된다. 저항성 전압 드롭은 이전과 유사한 프로세스로 계산될 수 있다. 행에 흐르는 전류는 픽셀이 온 일 때를 정의하는 이진 코드 bi 및 접촉부에서의 전류 I0의 함수로서 픽셀 n의 위치에서, 먼저 이전과 같이 계산되고, 따라서 전류 Iref를 끌어 낸다:
두 픽셀 사이의 전압 강하
은 두 픽셀 사이의 배선의 저항 Rref로 정의된다.
픽셀 n이 합산되고 접촉 리드의 전압 강하가 추가될 때까지 이러한 모든 전압 강하가 발생하면, 픽셀 n이 획득될 때까지 전압 강하에 대한 수학식은 다음과 같다:
이 경우, 이전에 획득된 인자 M은 RS 와 Rref 사이의 비율로 도입된다(RS = M Rref). 전류 I0은 여전히 결정될 필요가 있지만, 전력 공급 라인의 끝에 있는 전류:
을 고려하면, 이것은 다음과 같이 설명된다:
따라서:
이전과 같이, 디스플레이의 한 행에 있는 각 픽셀에 대해 AN 및 Bi의 순차적 계산에 두 개의 유닛이 사용될 수 있다. 이러한 실시예에 대한 AN을 계산하는 유닛은 하나의 카운터만을(또는 도 1의 하부 도면(110)에 도시된 바와 같이, 패널이 2개의 전압 소스 및 2개의 교정 유닛에 의해 구동되는 경우, 계산의 병렬화(parallelization)를 위한 2개의 카운터) 포함할 수 있다.
반복(Iteration):
s0=0
루프(Loop) (i,1,N)
si= si-1+ bi
루프 종료(End loop)
AN=si
이러한 실시예에 대한 Bn을 계산하는 유닛은 하나의 카운터 및 2개의 가산기(도 1의 하부 도면(110)에 도시된 바와 같이, 이중 구성에서 병렬화를 위해 복제될 수 있음)만을 포함한다. 이와 같이 이것들은 매우 컴팩트한 하드웨어 구현이다.
반복은 Bn에 대한 반복의 이전 예시와 동일하다.
따라서, 요약하면, N 픽셀의 행에서 픽셀 당 비트 b를 포함하는 데이터의 비트 스트림은 파라미터 AN을 계산하는데 사용된다. 그런 다음 비트 스트림과 파라미터 AN 모두 사용되어 데이터의 해당 비트에 대한 픽셀 당 전압 강하(따라서, N 전압 강하)를 계산한다.
본 발명의 다른 실시예에서, 교정 동안, 전압은 스위핑(swept) 될 수 있고 전류는 전류 소스 및 ADC의 구성을 사용하여 전류 센서에 의해 직접 측정될 수 있다(도 3에 도시된 바와 같이). 전류 센서는 교정 사이클 동안 단일 픽셀을 통해 전류를 모니터링하고, 튜닝 가능한 저항으로 작용하는 구동 트랜지스터는 픽셀 전류가 기준 픽셀 전류와 동일해질 때까지 전류를 튜닝하는 데 사용될 수 있다. 도 3은 교정 동안 전압이 스위핑 될 수 있는 가변 전압 소스(variable voltage source)(301), 및 전류를 측정하기 위한 전류 센서(current sensors)(302, 303)를 포함하는 실시예를 도시한다. 이 구현은 전압 소스(도 1의 상부 도면(100)) 또는 이중 구동 회로(도 1의 하부 도면(110))에 대한 이중 연결을 갖는 구동 회로와 호환 가능하다. 도 3의 구현은 복잡하고 정확한 아날로그 투 디지털 변환기(ADC)(304, 305)뿐만 아니라 M1의 게이트 전압과 VDD가 픽셀을 통과하는 정확한 전류를 얻기 위해 변할 필요가 있기 때문에 교정 동안 이중 스위핑을 필요로 한다. 대안적인 실시예에서, 전력은 디스플레이의 하나의 측에만 연결되고, 구동 회로는 단일 전류 센서(302) 및 단일 ADC(304)를 포함한다.
시뮬레이션 결과
동작 및 타이밍뿐만 아니라 디지털 방식의 구동 디스플레이에 대한 본 발명의 실시예의 교정 방법의 유효성을 평가하기 위해, 교정은 아날로그 전자 회로 시뮬레이터 프로그램 SPICE("집적 회로 중요 시뮬레이션 프로그램(Simulation Program with Integrated Circuit Emphasis)")를 사용한 하나의 라인에 대해 시뮬레이션되었다. 도 11은 디지털 방식의 구동 OLED 디스플레이의 실제 구현을 도시한다. 전력 및 접지는 하나의 측으로부터 연결되며, 이는 교정 방법에 대한 최악의 시나리오(worst-case scenario)이다. 전력과 접지가 양측으로부터 연결될 때, 교정이 훨씬 더 잘 될 것으로 예상된다. 또한, 시뮬레이션은 최악의 경우를 갖기 위해 청색 OLED를 사용하여 수행되었다. 낮은 전류가 필요한 다른 OLED(적색, 녹색)의 경우 교정이 더 잘 될 것으로 예상된다.
전력 공급 라인의 저항률(resistivity)은 교정 품질에서 중요한 요소이다. 전력 공급 라인은 4Ω/픽셀(4 옴/픽셀) (3840 픽셀의 전체 전력 공급 라인의 경우 15.4 ㏀)에서 시뮬레이션된다. 전력 라인 저항률이 낮을수록, 더 잘 된 교정이 예상된다. VT 및 VOLED에 대해 선택한 값이 크게 분산된다. 따라서, VT가 +0.4 인 트랜지스터와 VT가 -0.4V인 트랜지스터에 유효할 수 있다. OLED 스프레드(OLED spread)도 마찬가지다. 이러한 스프레드가 더 낮아지면, 편차가 더 낮아지므로, 실제 응용에서 교정이 더 잘 될 것으로 예상된다.
도 11의 디스플레이 및 도 6의 픽셀이 시뮬레이션에 사용되었다. 마크된 디스플레이 라인(marked display line)(1101)의 교정은 모든 라인을 대표하는 것으로 시뮬레이션되었는데, 디스플레이가 완전히 온으로 되어 다음과 같은 특성을 갖는다:
디스플레이: 4K 해상도: 3840x2160; 픽셀 크기: 3가지 색상에 대해 60μm = 423ppi; 픽셀: 공통 캐소드 OLED(common cathode OLED)를 갖는 표준 IGZO(n 형).
출력 밝기: 500nit
청색 OLED 서브 픽셀에 대한 전류: 0.15μA (계산에 대해 지배적임(dominant for calculation))
공급 라인의 픽셀 당 저항률: 4Ω/픽셀
TFT: IGZO의 이동성(mobility)은 현재 시뮬레이션에서 변화가 없다고 가정된다. VT 변화만: 평균 VT= 1V,
= 0.1V
OLED:
= 0.15μA (마이크로암페어), 평균 VOLED= 3.5V , 
= 0.1V
픽셀 전류 대 픽셀 위치에 대한 결과는 교정되지 않은 디스플레이(uncalibrated display)(도 12)에서, 교정 방법(도 13)에서 전력 공급 라인 보정의 저항력이 없는 교정(레벨 1) 및 교정 방법(도 14)에서 전력 공급 라인 보정의 저항력을 포함하는, 전체 교정(레벨 2)이 비교된다. 그래프는 도 11에 따른 디스플레이의 행을 따른 픽셀 위치, 0 위치(전력 커넥터(power connector)에 가장 가까운)에서의 행(1101)의 제1 픽셀(1102) 및 전력 커넥터로부터 최대 거리인 위치(1920)에서 행(디스플레이의 중간에 있음)의 마지막 픽셀(1103)의 함수로서 픽셀 전류를 도시한다. 절대 픽셀 전류(Absolute pixel current)는 실선으로 도시되고, 기준 전류에 대한 상대 오차(relative error)(0.15㎂로서 미리 결정됨)는 도 12 내지 도 14에서 점선으로 도시된다.
도 12는 교정되지 않은 경우에, 하나의 라인에 걸친 표준 전역 편차(standard global deviation) 및 이웃하는 픽셀들의 상대적인 차이가 각각 다음과 같다는 것을 도시한다:
전역(Global):
; 이웃하는 픽셀들(Neighboring pixels): 
따라서, 교정 없이, 2개의 이웃하는 픽셀 사이의 광 출력의 최대 차이는 50 %만큼 클 수 있다. 이것은 너무 높아, 교정이 엄격히 필요함을 나타낸다. 또한, 전력 공급 라인을 따라 전압 강하의 영향이 눈에 보이지만, 전류는 국부적인 스프레드(local spread)에 의해 지배된다.
도 13은 교정된 경우(레벨 1)에, 표준 전역 편차 및 이웃하는 픽셀들의 상대적인 차이가 각각 다음과 같다는 것을 도시한다:
전역:
; 이웃하는 픽셀들: 
이러한 결과는 전력 공급 라인의 저항성 강하를 보완하는 단계를 포함하지 않는다. 결과적으로, 다음과 같은 특징을 관찰할 수 있다:
a) 저항성 강하로 인해, 디스플레이의 중간에 있는 전류는 행의 모든 픽셀이 온될 때(가장 높은 디스플레이 출력의 경우, 500nit), 에지(edge)보다 더 낮다.
b) 또한, 교정이 더 나 빠지게 된다: 디스플레이의 에지에서의 픽셀과 비교할 때, 디스플레이의 중간에 있는 픽셀은 더 나쁜 교정(worse calibration)을 갖는다.
전력 공급 라인의 높은 저항성 및/또는 높은 광 출력의 조건 하에서, 교정 절차에서의 저항 강하의 효과가 유리하게 도입될 수 있다.
도 14는 교정된 경우(레벨 2)에, 표준 전역 편차 및 이웃하는 픽셀의 상대적인 차이가 각각 다음과 같다는 것을 도시한다.
전역:
; 이웃하는 픽셀들: 
SPICE 시뮬레이션은 전력 공급 라인의 저항성 강하를 고려한 후 디스플레이의 높은 균일성을 보여준다. 트랜지스터와 OLED의 스프레드는 이전 시뮬레이션에서의 스프레드와 동일하다. 획득된 픽셀 출력은 매우 균일하고, 디스플레이상의 위치에 의존하지 않는다. 디스플레이의 중간에 있는 픽셀(1920에 가까운 위치)은 디스플레이의 에지에서의 픽셀과 거의 동일한 강도를 갖는다. 또한, 컬러 코딩 당 8 비트를 사용할 때 픽셀 전류의 전역 스프레드가 최하위 비트(LSB)보다 작다. 두 픽셀 간의 가장 큰 차이는 LSB의 1.5 배에 대응한다.
이 교정은 최악의 시나리오에서 수행되었으므로, 다른 경우에는 교정이 더 잘 될 수 있다(예를 들어, 전력 공급 라인 저항률이 낮으면 교정 후 최종 획득된 스프레드가 더 감소한다).
도 15는 디스플레이의 동일한 행에 대한 세 가지 방법(교정되지 않은 결과에 대한 가는 선(1501), 레벨 1 교정에 대한 두꺼운 선(1502), 레벨 2 교정에 대한 점선(1503))의 비교를 도시한다. 상부 그래프는 절대 픽셀 전류를 도시하며, 하부 그래프에서는 기준 전류(0.15 μA)에 대한 상대 오차를 도시한다. 전력 연결에 가장 가까운 원으로 둘러싸인 영역(1510)은 초기 변화를 도시한다. 저항성 강하가 고려되지 않을 때(레벨 1 교정), 교정되지 않은 전류에 존재하는 초기 변화는 대부분 사라지고, 균일 한 전류가 획득된다. 그러나, 전류는 디스플레이의 중심(행의 끝)을 향해 선형적으로 강하한다. 그러나, 저항성 강하가 고려될 때(레벨 2), 시뮬레이션에서 변화가 사라지고 전류는 디스플레이의 에지와 중심 사이에서 동일하게 유지된다. 원으로 둘러싸인 영역(1511)은 행의 끝에서의 변화를 도시한다. 저항성 강하가 고려되지 않을 때(레벨 1), 교정되지 않은 전류의 초기 변화 모두는 여전히 교정 후 전류에 모두 존재한다. 그것들은 단지 더 작다. 또한, 평균 전류는 디스플레이의 중심(행의 끝)에서 약 20% 더 낮다. 교정에서 저항성 강하가 고려될 때(레벨 2), 시뮬레이션에서 변화가 사라지고 전류는 디스플레이의 에지와 중심 사이에서 거의 동일하게 유지된다.
요약하면, 본 발명의 방법의 실시예는 픽셀 변화 및 휘도 구배를 디스플레이의 중간행 또는 에지의 중간에서 끝까지 감소시키는 것을 관리한다. 이것은, 예를 들어, 디스플레이의 4Ω/픽셀 전력라인 상에 640 픽셀 이상이 있는 경우, 저항성 강하를 고려할 수 있기 때문에 유리하다.
저항성 강하에 대한 추가 보상을 통해, 3840x2160(초 고밀도) 디스플레이에서 (8 비트의) 1LSB 보다 나은 균일성을 획득하는 것이 가능하다.
설명 및 청구항에서의 제1, 제2 등의 용어는 유사한 요소를 구별하기 위해 사용되며, 시간적, 공간적, 서열적 또는 임의의 다른 방식으로 시퀀스를 설명하기 위한 것은 아니다. 그렇게 사용되는 용어는 적절한 환경 하에서 교환 가능하고, 본 명세서에 설명된 본 발명의 실시예는 본 명세서에 설명되거나 예시된 것 이외의 다른 시퀀스로 동작 할 수 있음을 이해해야 한다.
또한, 상세한 설명 및 청구항에서의 상부, 하부 등의 용어는 설명의 목적으로 사용되며, 반드시 상대 위치를 설명하는 데 사용되는 것은 아니다. 그렇게 사용된 용어는 적절한 환경 하에서 교환 가능하고, 본 명세서에 설명된 본 발명의 실시예는 본 명세서에 설명되거나 도시된 것 이외의 다른 방향으로 동작 할 수 있음을 이해해야 한다.
청구항에서 사용된 용어 "포함하는"은 그 이후 열거된 수단으로 제한되는 것으로 해석되어서는 안된다는 점에 유의해야 한다; 다른 요소 또는 단계를 제외하지는 않는다. 따라서, 언급된 특징, 정수, 단계 또는 구성 요소의 존재를 명시하는 것으로서 해석되지만, 하나 이상의 다른 특징, 정수, 단계 또는 구성 요소 또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 따라서, "수단 A 및 B를 포함하는 장치"라는 표현의 범위는 성분 A 및 B만을 포함하는 장치로 제한되어서는 안된다. 이는 본 발명과 관련하여 장치의 유일한 관련 구성 요소는 A 및 B라는 것을 의미한다.
본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"는 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전체의 다양한 곳에서 "일 실시예에서"또는 "실시예에서"라는 문구의 출현은 모두 반드시 동일한 실시예를 지칭하는 것이 아니지만, 동일한 실시예를 지칭할 수 있다. 또한, 특정 특징, 구조 또는 특성은 하나 이상의 실시예에서 본 개시로부터 당업자에게 자명한 바와 같이 임의의 적합한 방식으로 결합될 수 있다.
유사하게, 본 발명의 예시적인 실시예의 설명에서, 본 발명의 다양한 특징은 본 개시를 합리화하고 하나 또는 그 이상의 다양한 발명적 측면에 대한 이해를 돕기 위해 단일의 실시예, 도면 또는 그 설명으로 함께 그룹화된다는 것을 이해해야 한다. 그러나, 이 개시의 방법은 청구된 발명이 각 청구항에 명시적으로 언급된 것보다 많은 특징을 필요로 한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구항이 반영하는 바와 같이, 발명적 측면은 단일한 개시된 실시예의 모든 특징보다 적다. 따라서, 상세한 설명에 이어지는 청구항은 이 상세한 설명에 명확하게 포함되며, 각 청구항은 본 발명의 개별적인 실시예로서 독자적으로 기재된다.
또한, 본 명세서에 설명된 일부 실시예는 다른 실시예에 포함된 일부 특징을 포함하나 다른 특징을 포함하지는 않지만, 다른 실시예의 특징의 조합은 본 발명의 범위 내에 있고, 당업자가 이해할 수 있는 다른 실시예를 형성하는 것을 의미한다. 예를 들어, 다음의 청구항에서, 청구된 실시예 중 어느 하나가 임의의 조합으로 사용될 수 있다.
본 명세서에 제공된 설명에서, 다수의 특정한 세부 사항이 설명된다. 그러나, 본 발명의 실시예는 이들 특정 세부 사항 없이도 실시될 수 있음이 이해된다. 다른 예시에서, 공지된 방법, 구조 및 기술은 이 설명의 이해를 모호하게 하지 않기 위해 상세하게 도시되지 않았다.
OLED 디스플레이는 방사성 전자발광식 층(emissive electroluminescent layer)이 전류에 반응하여 광을 방출하는 유기 화합물의 막(film)인 발광 다이오드(light-emitting diodes)의 어레이(array)를 포함하는 디스플레이이다. OLED 디스플레이는 패시브 매트릭스(passive-matrix)(PMOLED) 또는 액티브 매트릭스(active-matrix)(AMOLED) 어드레싱 스킴(addressing schemes)을 사용할 수 있다. OLED 디스플레이의 경우, 본 발명은 AMOLED 디스플레이에 관한 것이다. 대응하는 어드레싱 스킴은 박막 트랜지스터 백플레인(thin-film transistor backplane)을 사용하여 각 OLED 픽셀을 온 또는 오프로 스위칭하게 한다. AMOLED 디스플레이는 PMOLED 디스플레이보다 더 높은 해상도와 더 큰 디스플레이 크기를 허용한다.
그러나, 본 발명은 AMOLED 디스플레이에 제한되지 않고, 더 넓은 개념에서의 액티브 매트릭스 디스플레이에 관한 것이다. 임의 유형의 액티브 매트릭스 디스플레이는 본 발명의 실시예의 개념을 사용할 수 있지만, AMOLED 디스플레이는 특히 그들의 픽셀 요소의 현재 스위칭 속도의 관점에서 유리하다. 액티브 매트릭스 디스플레이의 픽셀 요소가 더 빨리 스위칭 할 수 있다면, 더 높은 프레임 속도(frame rates)를 획득할 수 있으므로 이미지 깜박거림(flickering images)이 적어지는데 유리하다.
본 발명의 실시예에 따른 액티브 매트릭스 디스플레이, 예를 들어 AMLED 또는 AMOLED 디스플레이는, 발광 소자(light emitting element), 예를 들어 발광 다이오드(LED) 또는 유기 LED(OLED) 소자를 각각 포함하는 복수의 픽셀을 포함한다. 발광 소자는 어레이로 배열되고, 논리적으로 행과 열로 구성된다. 본 발명의 설명 전반에 걸쳐, 용어 "수평(horizontal)" 및 "수직(vertical)"(용어 "행(row)" 및 "열(column)"과 각각 관련된)는 좌표 시스템을 제공하고 단지 설명의 용이함을 위해 사용된다. 장치의 실제 물리적 방향을 참조할 필요는 없지만, 참조할 수 있다. 또한, 용어 "열" 및 "행"은 함께 링크(linked)된 어레이 요소(array elements)의 세트를 설명하는 데 사용된다. 링크하는 것은 행과 열의 데카르트 어레이(Cartesian array)의 형식일 수 있다; 그러나, 본 발명은 이에 제한되지 않는다. 당업자가 이해할 수 있는 바와 같이, 열과 행은 쉽게 교환될 수 있으며, 본 명세서에서 이들 용어는 상호 교환 가능하다. 또한, 비-데카르트 어레이(non-Cartesian arrays)가 구성될 수 있고, 본 발명의 범위 내에 포함된다. 따라서, 용어 "행"과 "열"은 널리 해석되어야 한다. 이 넓은 해석을 용이하게 하기 위해, 설명 및 청구항은 논리적으로 구성된 행 및 열을 참조한다. 이는 픽셀 요소의 세트가 토폴로지 선형 교차 방식(topological linear intersecting manner)으로 함께 링크됨을 의미한다; 그러나 물리적 또는 지형적인(topographical) 배열은 그러할 필요는 없다. 예를 들어, 행은 원(circles)일 수 있고, 이들 원의 열 반지름(columns radii) 및 원 및 반지름(circles and radii)은 본 발명에서 "논리적으로 구성된" 행 및 열로 설명된다. 또한, 다양한 라인의 특정 이름, 예를 들어. 선택 라인(select line) 및 데이터 라인(data line)은 설명 및 이해를 용이하게 하고, 특정 기능을 나타내기 위해 사용되는 일반적인 이름을 의미한다. 이 단어의 특정 선택은 어떤 식으로든 본 발명을 제한하려는 것이 아니다.
본 발명의 실시예에서, 본 발명은 균일한 픽셀 전력 공급을 허용하여 디스플레이 열화 및 비 균일성을 감소시키는 액티브 매트릭스 LED (AMLED) 또는 OLED (AMOLED) 디스플레이 패널용 구동 회로에 관한 것이다. 또한, 본 발명의 실시예에 따른 구동 회로를 포함하는 AMLED 및 AMOLED 디스플레이 패널에 관한 것이다. 또한, 전력 공급 라인 전압 강하 보상을 포함하는 AM(O)LED 디스플레이의 디지털 구동을 위한 방법에 관한 것이다.
본 발명의 실시예에서, 전압 모드 디지털 구동은 디스플레이 패널을 구동하기 위해 사용된다. 블록 레벨(block level)에서의 임피던스 매칭(impedance matching)에 기초하여, 프론트플레인 및 백플레인 모두의 비 균일성 및 열화를 실질적으로 감소시키거나 제거하기 위한 보상 스킴(Compensation schemes)이 제공된다.
픽셀의 어레이는 전압 모드 디지털 구동을 사용할 때 다양한 방법으로 교정될 수 있다. 본질적으로, 어떻게든 개별 픽셀에 흐르는 전류를 검사하거나 프로그래밍하는 피드백이 있다. 본 발명은 이 개념에 기초한 여러 메커니즘을 포함한다. 핵심 원리로서, 픽셀의 전류는 WO 2014/080014에 설명된 바와 같이, 픽셀 임피던스(pixel impedance)를 변경시킴으로써 결정되며, 이는 본 명세서에 참고로 포함된다. 이 문서에서 설명하는 기술은 현재 개념에도 사용할 수 있다. 임피던스 매칭은 TFT 및 OLED의 변화를 제거하고 라인을 통한 전압 강하를 보상하기 위해 수행된다.
교정 값을 획득하기 위해, 제1 스킴은 교정 사이클(calibration cycle) 동안 전류를 모니터링하고, 전류 센서가 단일 픽셀에 의해 소비되는 전류를 모니터링하는 단계를 포함한다. 이는 각 교정 사이클에서 채널 당 하나의 픽셀(전압 강하를 정의하는, 전력 라인의 방향에 의해 결정되는, 행 또는 열)을 활성화하는 단계 및 픽셀 전류가 미리 결정된 기준 값에 도달할 때까지, 구동 트랜지스터를 튜닝하는 단계를 요구할 것이다. 이것은 교정 사이클 동안 전류 센서 당 하나의 픽셀을 튜닝하게 된다. 이것은 측정 데이터가 많은 전류에 대해 획득되기 때문에 바람직한 스킴이 아니며, 디지털 구동 방법에서는 단일 전류(single current)만 필요하다.
제2의 바람직한 스킴은 교정 사이클 동안 전류를 전송하는 단계, 및 시스템이 설계되는 유효 공급 전압(effective supply voltage) VDD가 도달할 때까지 튜닝 가능한 저항(tunable resistor)을 조정하여 행 당 픽셀의 수와 그 저항 모델을 고려하는 단계를 포함한다. 이 실시예의 이점은 전류 소스가 예를 들어 실리콘에서 매우 정확하게 만들어 질 수 있고, 여러 칩에 쉽게 분배(distributed)될 수 있다는 것이다. 내부적으로 생성된 전압은 기준(reference)으로서 사용되므로, 임피던스 매칭은 (실리콘) 칩과 독립적이다.
이 2가지 옵션은 여러 행의 접지에 함께 연결된 배선(wiring) 및 전력 소스에 연결된 배선의 저항을 고려하여, 예를 들어 실리콘, 접촉부(contacts)와 같은 반도체의 수 뿐만 아니라 (실리콘) 칩의 교정 회로의 수를 감소시키는 이점을 갖는다. 그러나, 이것은, 교정을 실행하는 하드웨어가 적기 때문에, 교정의 업데이트 속도(update speed)를 감소시킨다. 교정 리프레시 시간(calibration refresh time)은 교정 채널 당 픽셀의 수(즉, 하나의 행 또는 복수의 행을 함께 취함) 및 픽셀 교정 사이의 시간에 의존(depends)한다. 서로 다른 픽셀의 교정 사이의 시간은 시작(startup) 또는 디스플레이 런타임(display runtime) 중에 교정이 수행되는지 여부에 의존한다. 디지털 방식의 구동 디스플레이(digitally driven displays)의 런타임 교정의 경우(그리고 전력 공급 라인이 데이터 라인에 수직인 경우), 디지털 구동 스킴 내의 임의의 사용되지 않은 시간 슬롯(any unused time slots)은 교정을 위해 사용될 수 있다. 이것은 완벽하게 숨겨진 교정을 갖는 것의 이점을 제공한다. 예를 들어, WO 2014 068017의 페이지 15 라인 10 내지 페이지 16 라인 15에 설명된 듀티 사이클(duty cycle)은 제1 서브 프레임(sub-frame)의 제1 시간 슬롯은 0이고, 시간 슬롯의 나머지는 1(최상위 비트가 1인 경우) 또는 0(최상위 비트가 0인 경우)임을 보여준다. 8 비트 수의 경우, 디지털 신호가 11111111 임에도 불구하고, 동일한 문서의 페이지 16 라인 23 내지 28에서 보여주는 바와 같이, 이러한 유형의 듀티 사이클에서 제1 시간 슬롯은 0이 될 것이다. 이러한 미사용된 시간 슬롯은 본 발명의 실시예에 따른 교정을 위해 사용될 수 있다.
일 측면에서, AM(O)LED 디스플레이의 디지털 구동 및 교정을 위한 방법이 제공된다. 본 방법의 실시예는 (0)LED 특성(시간에 따른 열화, 사용으로 인한 열화) 및 TFT 특성의 시프트의 보상을 제공할 수 있으며, 이는 일반적으로 바이어스 응력(전압 또는 조명 바이어스)에 의해 지배되며, 따라서 AM(O)LED 디스플레이의 좋은 화질을 획득할 수 있다. 일반적으로 (O)LED의 경우, 모든 픽셀의 전류는 디스플레이 할 픽셀의 디지털 값과 매칭될 필요가 있다.
픽셀 전류를 정확하게 설정하고 전력 공급 라인을 따라 전압 강하를 보상하기 위한 전략은 본 방법에서 설명될 것이다. 일부 실시예에서, 예를 들어 기준 전류(reference current) Iref를 사용하고 픽셀에 걸친의 전압 강하를 측정 및 조정하거나, 또는 전류 센서에 의해 픽셀을 통과하는 전류를 직접 측정함으로써 교정 값이 각 픽셀에 대해 획득된다. 교정된 픽셀을 획득하는데 필요한 교정 값의 각각은 교정 메모리에 저장된다. AM(O)LED 디스플레이가 실제로 사용될 때, 디스플레이 될 이미지를 나타내는 데이터 스트림은 획득되고, 보상된 방식으로 액티브 매트릭스를 구동하기 위한 데이터 드라이버에 도입된다. 각 픽셀에 대해 이전에 결정된 교정 값을 고려하여 AM(O)LED 디스플레이가 구동된다. 교정 데이터를 획득하고 교정 및 전압 보정을 수행하는 것은 동일한 하드웨어 블록을 사용하여 이루어질 수 있다.
도 4는 본 발명의 실시예에 따른 디지털 방식의 구동 액티브 매트릭스 디스플레이에 대한 일 예시적인 시스템 개요를 도시한다. 그것은 이미지 인터페이스 하드웨어(image interface hardware)(107), 제1 데이터 드라이버 하드웨어(data driver hardware)(401) 및 선택적으로 제2 데이터 드라이버 하드웨어(402)(예를 들어, 데이터 드라이버들은 전부 또는 그 일부가 칩에 구현될 수 있음), 전용 라인 드라이버(dedicated line drivers)의 제1 세트(403) 및 선택적으로 어레이 내의 픽셀을 선택하기 위한 "선택" 라인을 포함하는 전용 라인 드라이버의 제2 세트(404)(예를 들어, 임베디드 라인 드라이버(embedded line drivers)), 제1 "전압 분배 및 전압 강하 교정(voltage distribution and voltage drop calibration)" 블록 또는 "전력 분배(power distribution)" 블록(109) 및 본 발명의 제2 측면의 실시예에 따른 선택적인 제2 전압 분배 유닛 또는 블록(optional second voltage distribution unit or block)(108), 및 픽셀 백플레인(pixel backplane)(405)를 포함한다. 전압 분배 유닛(예를 들어, 전력 분배를 위한 전압 소스(101) 및 스위치(103, 104)를 포함함)은 단일 유닛(108)(도 1)을 형성할 수 있다. 또한, 전압 보상 유닛(voltage compensation unit)(예를 들어, 전류 소스(106) 및 이미지 인터페이스 하드웨어(107))과 함께인 전압 분배 유닛은 소형 유닛(compact unit)(109), 예를 들어 통합 유닛(integrated unit)을 형성할 수 있다. 대안적인 실시예에서, 유닛(109)만이 존재한다. LED 또는 OLED를 포함하는 픽셀을 포함하는 실제 프론트플레인은 도 4에 도시되지 않는다.
액티브 매트릭스 디스플레이의 정상적인 사용(normal use) 동안, 즉 이미지의 디스플레이 동안, 디스플레이 될 이미지를 나타내는 디지털 데이터의 형태의 이미지 입력은 입력(406), 예를 들어, 전선(wires) 또는 버스(bus)를 통해 이미지 인터페이스 하드웨어(107)에 도달한다. 이미지 인터페이스 하드웨어(107)로부터, 제어 및 데이터 신호는 데이터 드라이버 하드웨어(401) 및 선택적으로 (402)로 전송되고, 제어 신호는 전용 라인 드라이버의 제1 및 선택적으로 제2 세트(403, 404)로 전송된다. 또한, 신호는 피드백으로서 전압 강하 교정 블록(109)으로부터 이미지 인터페이스 하드웨어(107)를 향해 되돌아올 수 있다.
도 5는 데이터 드라이버 배선의 2 가지 가능한 실시예를 도시한다. 왼쪽 실시예(500)에서, 제1 데이터 드라이버(401) 및 제2 데이터 드라이버(402)는 픽셀의 서브 세트를 각각 제어하기 위해 디스플레이의 양측에 각각 존재한다. 예를 들어, 각 데이터 드라이버는 디스플레이의 중간까지 이어질(run) 수 있는 데이터 라인의 세트(501, 502)를 제어할 수 있다. 오른쪽 실시예(510)에서, 데이터 드라이버(401)만이 디스플레이의 일측에 존재하고, 그 대응하는 데이터 라인(511)은 그 다른 측까지 디스플레이 전체에 걸쳐 이어진다. 두 실시예에서, 드라이버가 충분히 빠르면, 데이터 드라이버의 멀티플렉싱(multiplexing)이 또한 사용될 수 있다. 이 경우에, 데이터 드라이버 블록(예를 들어, 멀티플렉서(multiplexer))의 일부는 디스플레이 백플레인 기술로 구현될 수 있다.
선택 배선은 데이터 전선(데이터 라인)과 유사한 옵션이 존재할 수 있다. 이들은 예를 들어 도 5의 데이터 전선에 수직으로 이어질 수 있다(이 예시는 본 발명을 제한하지 않는다). 예를 들어, 선택 전선(선택 라인)은 디스플레이의 양측의 전용 라인 드라이버(403, 404)로부터 디스플레이의 중간까지 이어질 수 있거나, 디스플레이의 한 측의 라인 드라이버(403)로부터 다른 측까지 이어질 수 있으며, 이는 전용 라인 드라이버(403)의 단지 한 세트가 필요할 것이다.
액티브 매트릭스 디스플레이는 한편으로는 설계에 따라, 또는 임의의 다른 적합한 방식으로, 본 발명의 일부 실시예에서 선택 라인에 평행하게 이어질 수 있는 전압 라인에 전력을 공급하는 세트(102)를 포함하고, 다른 한편으로는 전압 분배 전압 강하 교정 유닛(109) 및 선택적으로 제2 전압 분배 유닛(108)을 포함하는 구동 회로를 더 포함한다. 본 발명의 실시예에서, 전력 공급 라인은 어레이의 각 픽셀에 대한 VDD 및 GND 연결 모두를 포함한다.
도 1은 구동 회로에 대한 2가지 예시를 도시한다. 상부 회로(upper circuit)(100)는 디스플레이의 LED에 전력을 공급하기 위해 전력 공급 라인의 세트(102)의 양측에 연결된 전압 소스(101)를 제공한다. 그러나, 일부 실시예에서, 전력 소스는 패널의 일측에만 연결된다. 임의의 경우에서, 이 연결은 스위치, 예를 들어 "구동 모드" 스위치 또는 스위치들(103, 104), 예를 들어 패널의 (인에이블(enabling) 또는 디스에이블(disabling)) 구동을 선택하기 위한 트랜지스터에 의해 제공될 수 있다. 따라서, 디스플레이 패널은 전압 소스와 함께 구동될 수 있고, 이는 각 행에 DAC의 도입하는 것을 불필요하게 만들고, 디스플레이의 공간을 절약하고 구성 요소의 수를 감소시켜, 설계 스케일을 개선할 수 있다. 또한, 디스플레이는 DAC 비트 해상도(이는 일반적으로 조정되는 픽셀의 수보다 더 클 필요가 있음)에 의해 제한되지 않는다. 드라이버는 간단하게 만들어질 수 있어, 비용을 낮출 수 있다. 전압 소스를 사용하고 DAC 사용을 피하면, 연결로 인한 추가 전압 강하가 감소되거나 제거되는 추가적인 이점이 있다. DAC를 사용할 때, DAC가 동작하기 위해서는 전압 강하의 특정 양이 필요하며, 이는 손실된 전력이다. 반면에, 전압 소스(101)는 고효율(예를 들어, DC/DC 변환기)로 이루어질 수 있다. 따라서, 전압 소스를 포함하는 구동 회로는 에너지 절약에 유리하다.
디스플레이의 구동 모드 동안, "구동 모드(driving mode)" 스위치 또는 스위치들(103, 104)는 턴온되고, 전력 소스(VDD)은 전력 공급 라인(102)의 양측에 연결되고, 활성화되지 않을 때 턴 오프된다. 교정 동안, "구동 모드"가 오프되고, "교정 모드(calibration mode)" 스위치(105)가 활성화(active)되고, 단일 전류(unity current) Iref는 전력 공급 라인을 통해, 예를 들어 전류 소스(106)을 구비하여 구동된다.
도 1의 하부 도면(110)은 "구동 모드" 스위치(103, 113) 및 "교정 모드" 스위치(105, 115)의 2개의 세트 및 2개의 기준 전류 소스(106, 116)가 있는 이중 구동 회로 구성(double driving circuit configuration)을 도시한다. 패널의 각 측에 연결된 2개의 통합 유닛(109, 119)을 형성할 수 있다. 이 구성은 행을 분할할 수 있고, 각 세트는 패널(112) 내의 픽셀의 서브세트, 예를 들어 픽셀의 각각의 절반을 구동할 수 있다. 이 구성에서, 교정 및 전력 공급은 병렬 처리될 수 있다.
일 측면에서, 본 발명은 AMLED 또는 AMOLED 디스플레이 패널과 같은 액티브 매트릭스 디스플레이를 위한 구동 회로에 관한 것이다. 구동 회로는 픽셀 그룹에 전력을 공급하는 전력 공급 라인의 세트(102)(예를 들어, 전선, 버스, 다른 전자 경로)를 포함하며, 이는 행으로 배열될 수 있고, 픽셀의 각 그룹은 세트(102)의 별도 전력 공급 라인에 연결된다. 픽셀이 행 및 열로 배열되는, 본 발명의 특정 실시예에서, 행의 모든 픽셀은 동일한 전력 공급 라인에 연결되고, 상이한 행의 픽셀은 상이한 전력 공급 라인에 연결된다. 본 발명의 실시예에서, 예를 들어 도 1에 도시된 바와 같이, 공급 라인의 세트(102)는 어레이 내의 픽셀들의 각 행에 대해 하나의 전력 공급 라인이 존재하도록 제공된다. 본 발명의 실시예에서, 전력 공급 라인은 소스 VDD에 연결된 라인과 접지 GND에 연결된 라인 모두를 포함한다. 본 발명의 실시예에서, 전압 소스 VDD은 패널에 공급하기 위해 사용된다. 전압 소스 VDD은 스위치(103, 104, 113)를 통해 전력 공급 라인의 세트(102)의 양측에 연결되거나 연결 해제(disconnected)될 수 있다.
디스플레이의 "정상 구동(normal driving)" 모드 동안, "구동 모드 선택"으로 표시된 신호가 활성화되어 스위치(103, 104)를 폐쇄하고, 전력 소스 VDD는 전력 공급 라인의 세트(102)의 양측에 연결된다. "구동 모드 선택(driving mode select)"이 활성화되지 않으면, 전력 소스 VDD은 전력 라인의 세트(102)의 양측으로부터 연결 해제된다. 디스플레이가 전압 소스로 전력이 공급될 수 있기 때문에, 전류 소스가 필요함에도 불구하고, 모든 행에 전류 모드 디지털 투 아날로그 변환기(DAC)를 포함할 필요는 없다. 대형 디스플레이의 경우, 이 DAC에서 더 많은 수의 픽셀을 공급해야 하며 DAC의 정확도는 조정되는 픽셀의 수보다 커야하기 때문에, 설계의 스케일링이 향상된다. 또한, 전압 공급기(voltage supply)를 사용하는 것의 또 다른 이점은 전류 DAC 내의 전압 강하의 제거이다. 전압 소스는 고효율(예를 들어, DCDC 변환기와 함께)로 이루어질 수 있다. 현재의 DAC에서, DAC가 동작하기 위해서는 미리 정해진 양의 전압 강하가 필요하며, 이는 전력 손실이다. 따라서, 본 발명의 실시예에 따른 전압 소스의 사용은 전력 관점에서 더 나은 해결책이다.
"교정 모드 선택"이 활성화되면, 다른 스위치(105)가 폐쇄되고, 전력 공급 라인을 통해 단일 전류(unity current) Iref가 구동된다. 여기서, 기준 전류 소스(reference current source)는 전력 공급 라인의 세트(102)의 일측에 제공된다. 이것은 아래에 자세하게 설명되어 있는 것처럼, 교정에 사용된다. 전압은 전류가 주입되는 전력 공급 라인의 동일한 측에서 측정되고, 이 측정된 전압은, 1로부터 p로 진행(going)하는 i를 갖고 p는 교정을 위해 미리 정의된 기준 전압의 수인, 기준 전압의 세트 Vref(i)와 비교되는 비교기 유닛(comparator unit)으로 전송된다. 이 비교의 결과는 이미지 인터페이스 하드웨어(107)의 디지털 로직에 제공된다.
예를 들어 본 발명의 LED 또는 OLED 패널과 같은 액티브 매트릭스 디스플레이에서의 조명의 감소된 열화로 인해, 픽셀은 도 6에 도시된 바와 같이 2T1C(2 트랜지스터 및 1 커패시터(capacitor)를 갖는 회로)와 같은 비교적 단순한 구성을 포함할 수 있다.
그러나, 본 발명은 2T1C 구성에 한정되지 않고, TFT 전압 임계 시프트를 매우 낮게 유지하여 픽셀 휘도(pixel luminance)의 변화를 감소시키기 위해 다른 구성(예를 들어, 4T2C, 5T2C, 6T2C)이 또한 적용될 수 있다.
본 발명은 p 형 트랜지스터뿐만 아니라 n 형 트랜지스터 및 예를 들어, 수소화 비정질 Si(hydrogenated amorphous Si)(a-Si :H), 다결정 실리콘(polycrystalline silicon), 유기 반도체(organic-semiconductors), (비정질) 인듐-갈륨 아연 산화물((amorphous) indium-gallium zinc oxide)(a-IGZO, IGZO) TFT 등을 포함하는 임의의 유형의 백플레인을 포함하는 구동 회로에 적용될 수 있다.
도 6은 본 발명의 실시예에 따른 AM(O)LED 디스플레이의 픽셀 구조에 대한 2개의 기본 구성을 도시한다. 도시된 실시예는 2T1C(2 트랜지스터, 1 커패시터) 구성이지만, 임의의 다른 적합한 구성이 적용될 수 있다. 픽셀 구조는 구동 트랜지스터 M1과 직렬로 연결된 LED 또는 OLED(601)를 포함한다. (O)LED(601)은 도 6의 좌측 부분에 도시된 바와 같이, 트랜지스터 M1 및 접지 GND에 연결된 접지 라인(603) 사이, 또는 도 6의 우측 부분에서와 같이, 트랜지스터 M1 및 전력 공급기 VDD에 연결된 전력 공급 라인(604) 사이에 연결될 수 있다. (O)LED 및 트랜지스터 M1에 걸리는 전압의 합은 픽셀에 걸리는 전압을 초래한다. 트랜지스터 M1는 전력 공급 라인(604)으로부터의 전력으로 (0)LED(601)에 전력을 공급하기 위한 스위치로서 동작한다. 선택 트랜지스터(select transistor) M2는 데이터 라인(606)을 구동 트랜지스터 M1의 게이트와 연결시킨다. 선택 트랜지스터 M2의 게이트는 선택 라인(select line)(607)에 연결되고, 이는 전력 공급 라인(604) 및 접지 라인(603)에 평행하게 이어지는(running) 것으로 도시된다. 선택 라인(607)은 데이터 라인(606)에 수직으로 이어진다. 커패시터 C1은 구동 트랜지스터 M1의 게이트와 소스 사이에 연결된다.
AM(O)LED 디스플레이에서, 도 6에 나타낸 바와 같은 복수의 그러한 픽셀이 행 및 열로 논리적으로 배열될 수 있다. 동일한 열에 배열된 픽셀은 동일한 데이터 라인(606)에 연결될 수 있고, 동일한 행에 배열된 픽셀은 동일한 선택 라인(607)에 연결될 수 있다.
각 픽셀의 교정에 사용되는 전압, 전류, 임피던스 및 관련 파라미터는 행의 각 픽셀의 위치에 따라 상이한 값을 가질 것이며, 전력 소스와 각 픽셀 사이의 저항은 접촉 리드, 픽셀 사이의 접촉부, 등으로 인한 행의 위치에 따라 다르기 때문이다.
본 발명의 실시예는 디스플레이의 정상적인 사용 동안, 즉 이미지의 디스플레이 동안 픽셀 당 임피던스 매칭을 제공한다. 여기서, 우선, 아래에 설명되는 바와 같이, 미리 결정된 교정 스킴에 따라 그 픽셀에 기준 전류가 도입되는 동안 각 픽셀에 걸리는 전압은 측정되고, 전류는 임피던스 매칭을 통해 각 픽셀에서 제어되어, 액티브 매트릭스 및 (O)LED에서의 변화를 제거하고, 행에 대한 전압 강하를 보상한다. 임피던스 매칭은 픽셀의 LED 또는 OLED와 직렬로 연결된 가변 임피던스를 튜닝함으로써 각 픽셀에 대해 실현된다. 본 발명의 실시예에서, 각 픽셀의 구동 트랜지스터는 가변 저항으로 사용된다. 도 7은 한 행의 각 픽셀이 N 픽셀의 행에서 픽셀의 위치 (n)에 의존하는 전압 강하를 겪는 것을 도시하며, 이는 픽셀과 전력 소스에 대한 연결 사이의 직렬 저항이 증가하기 때문에 전력 소스에 대한 거리가 증가한다.
전력 공급 라인(604)에 연결된 픽셀 행의 2 가지 가능한 구성이 저항성 모델(resistive model)에서 픽셀 사이의 저항과 함께 도 7에 도시된다. 도 7의 상부 구현은 양측으로부터 구동되는 픽셀의 행에 대한 저항 모델을 도시하고, 하부 구현은 단일 측으로부터 구동되는 픽셀의 행의 저항 모델을 도시한다. N 개의 픽셀을 갖는 행에서 (O)LED(601, 611)(각 픽셀의 LED 및 구동 트랜지스터 M1만이 도시됨)를 각각 포함하는 2개의 이웃하는 픽셀들 사이에서, (이웃하는 픽셀 사이의) 전력 라인 저항 R1 및 (이웃하는 픽셀 사이의) 접지 라인 저항 R2은 존재한다. 이들 저항 R1, R2은 금속 배선에 기인하고, 그것들은 공지되어 있을 수 있다(예를 들어, 모델링된, 측정된 등). 그것들은 레이아웃으로부터 계산될 수 있다.
전력 공급 라인 및 접지 라인에서의 2개의 픽셀 사이의 저항의 합은 기준 저항, R1+R2 = Rref이다. 통상적으로, 외부 전력 소스 VDD 및 접지 GND 로의 배선은 각각, 픽셀 간 배선 저항(inter-pixel wire resistances) R1 및 R2보다 더 큰 저항 RS1, RS2을 가질 것이다. 비율 M은 내부 픽셀 저항에 대한 저항 비율(resistance ratio)로 정의된다. RS1 및 RS2는 통상적으로 다음과 같이 정의된다:
도 7의 상부 구현(700)은 양측으로부터 접촉(contacted)된 전력 공급 라인을 포함하고, 따라서 행의 말단(extremities)에 있는 픽셀은 전력 소스 VDD에 연결된다. 이 경우(양 말단에서 전력 소스 VDD에 접촉되는 전력 공급 라인) 저항성 전압 강하는 도 8에 도시된다. 도 8은 3 가지 경우를 도시한다: 그래프(201) - (O)LED가 온되지 않음, 그래프(202) - 행을 따른 (O)LED의 전형적인 분포가 온됨, 및 그래프(203) - 행을 따른 모든 (O)LED는 온 됨. 이들 그래프로부터, 전력 공급 라인에 대한 전력 강하는 전력 소스에 대한 전력 공급 라인의 연결 지점과 고려중인 위치 n에서의 픽셀 사이에서 스위칭 온되는 픽셀의 수가 증가함에 따라 증가한다는 것을 알 수 있다.
전력 라인이 양측에서 접촉되는 경우의 저항성 전압 강하는 본 명세서에서 아래에서와 같이 계산될 수 있다.
교정 동안, 전류 소스, 예를 들어 도 1의 전류 소스(106)는 스위치(103, 104)의 개방, 스위치(105)의 폐쇄 및 전력 분포 블록(power distribution blocks)(109, 108)에 의한 전류의 라우팅(routing)에 의해, 전력 공급 라인을 통해 전류가 도입된다. 따라서, 전류 소스 당 하나의 픽셀 만 한번에 온되고(픽셀이 보정 됨), 행에서의 픽셀의 나머지는 턴 온된다. 2개 이상의 기준 전류 소스(106, 116)이 사용되었다면, 동시에 2 개 이상의 픽셀을 교정하는 것이 가능할 것이다. N 픽셀의 행에서의 위치 n에서 픽셀에 대한 저항성 전압 강하(픽셀 수 n은 1과 행에서의 픽셀의 총 수 N 사이의 수임)는 주입된 기준 전류 Iref로부터 획득된다.
행에 흐르는 전류는 접촉부(contact)에서의 전류 I0 및 픽셀이 ON 일 때(따라서 전류 Iref를 끌어 냄(draws))를 정의하는 이진 코드 bi(b 아래첨자 i)의 함수로서, 위치 n의 픽셀에서 먼저 계산된다. 따라서, 알고리즘은 이미지 데이터의 행으로부터 N 비트의 스트림을 사용한다. N 비트의 이 스트림은 bN … bi+1 bi … b1이다.
2개의 픽셀 Rref 사이의 배선의 저항은 2개의 픽셀 사이의 전압 강하
이러한 모든 전압 강하가 픽셀 n까지 합산되고 저항 Rs=Rs1+Rs2를 갖는 접촉 리드에서의 전압 강하가 추가될 때, 픽셀 n까지 전압 강하에 대한 방정식이 획득된다:
이 식에서 인자(factor) M은 Rs 와 Rref 사이의 비율로 도입된다:
이것은 다음과 같이 설명된다:
따라서, 전압 강하는 RrefIref의 단위로 표현된다. 계산에 필요한 유일한 상기 정의된 수 M이다(
전압 강하의 계산은 예를 들어 두 단계로 수행될 수 있다. 제1 단계에서, 수 AN이 계산된다:
이 수 AN는 동작 동안 실제 구동보다 하나의 행을 앞선 것으로 계산될 수 있다. 따라서, 행 x+1에 대한 수 AN은 행 x의 구동 동안 계산된다. AN을 사용하면, 각 픽셀에서 전력 라인의 전압 강하를 나타내는 이진수 Bn을 획득될 수 있다. 데이터를 제1 및/또는 제2 데이터 드라이버 하드웨어(401, 402)에 로딩(loading)하는 동안, AN에 대한 이전에 계산된 값을 고려하여, 이 수는 행 x+1의 모든 픽셀에 대해 실시간으로 계산될 수 있다.
전압 강하에 대한 식은 두 항 AN 및 Bn으로 분리될 수 있으며, 각각은 반복적으로 계산될 수 있다.
값
반복(Iteration):
s0=0
p0= 0
루프(Loop) (i,1,N)
si= si-1+ bi
pi= pi-1+ si
만일 (bi =1): pi= pi+ M
루프 종료(End loop)
AN=C*pi 여기서 C=1/(2M+N)
반복(iteration)의 결과는 끝에 상수 C=1/(2M+N)를 곱할 수 있지만, 이 상수 C는 미리(upfront) 계산될 수 있으며, 이는 컴팩트 곱셈(compact multiplication)이 가능하다. 총체적으로, 이것은 매우 컴팩트한 하드웨어 블록이다. 결과는 행의 끝에서만 제공된다.
값 AN이 획득되면, 행의 각 픽셀에서 전력 라인 전압 강하를 나타내는 항
반복(Iteration):
s0=0
p0= M*AN
루프(Loop) (i,1,N)
si= si-1+ bi
pi= pi-1- si
pi= pi+ AN
Bi=pi
루프 종료(End loop)
이 루프는 Bn의 상이한 값을 정의한다.
도 8은 본 발명의 실시예에 따라, 전력 라인 전압 강하 기준 레벨 Vref(1..N)이 어떻게 정의되는지를 도시한다. 전력 라인 전압 강하의 최대(그래프 203) 및 최소(그래프 201)는 공지되어 있고(이것들은 저항의 값과 부과된 기준 전류 Iref로부터 정확히 계산된다), 동작 중에 발생할 수 있는 동일하게 이격된 전압 강하 기준 레벨(801)의 세트는 정의된다(레벨의 수는 시스템의 필수 정확도 또는 최대 비용에 의해 정의된다). 편의를 위해, 계산된 Bn 수의 최상위 비트(MSBs: most significant bits)에 대응하는 레벨은 정의된다. (801)에 정의된 각 전압 강하 레벨 및 각 픽셀에 대해, 디스플레이의 교정 단계 동안 교정이 수행될 것이다. 교정 동안, (데이터 드라이버에 제공되는 경우) 픽셀에 대해 이전 결정된 기준 전압이 획득되도록, 구동 트랜지스터의 게이트 상에 전압을 생성하는 이진 값이 획득된다. Bn의 각 MSB에 대해, 기준 전압이 제공된다. LSB는 보간(interpolation)에 의해 획득된다.
특정 예시로서, Bn은 픽셀 n 내의 비트 스트링(bit string)에 대한 전압 강하를 나타내는 2진수이고, 예를 들어 3 개의 MSB가 선정(chosen)된다고 고려된다. 이 선정(choice)은 3개의 MSB에 대해, 8 개의 전압 강하 기준 레벨(801)에 대응하는 전압 강하 기준 레벨의 수를 결정한다. 교정 동안, 단지 하나의 픽셀(전류 소스(106, 116) 당)만이 행에서 ON되고, 가능한 8개의 전압 강하만이 측정된다. 값 "000"은 저항성 강하가 없는 경우(최소 강하(201)의 경우)에 대응하며, 값 "111"은 최대 강하 다이어그램(maximum drop diagram)(203)의 중간에서만 획득된 최대 저항성 강하에 대응한다. 인터페이스 하드웨어(107)의 메모리에서, 각 픽셀 및 8개의 레벨의 각각에 대한 교정 전압 값은 저장된다. 실제 Bn 수는 3개의 MSB보다 긴 스트링을 포함한다. 따라서, 교정에 사용된 실제 값은 관련 픽셀 n과 다음 픽셀 n+1 사이의 선형 보간(linear interpolation)이다. 스트링의 나머지(최하위 비트)가 사용되어 보간을 향상시킬 수 있다.
이론적으로는 전력 소스에 가까운 픽셀, 예를 들면, 도 8에서의 디스플레이의 측에서 모든 가능한 기준 레벨에 도달하지 않더라도, 하드웨어 속도에 영향을 미치지 않기 위해, 각 픽셀에 대해, 모든 교정 레벨이 획득되는 것에 유의해야 한다.
도 10은 WO2014/080014의 페이지 13 라인 23 내지 페이지 14 라인 10에 개시된 방법과 유사한, 하나의 픽셀에 대한 교정 방법을 도시한다. 교정 동안, 디스플레이는 행마다 구동된다(라인 드라이버(403, 402)에 의한 선택 트랜지스터 M2의 활성화, 및 전력 공급 라인을 통해 기준 전류 Iref를 흐르게 함). 기준 전류 Iref는 단지 하나의 활성 픽셀을 통해 픽셀 행에 적용되어, 행의 픽셀의 나머지를 비활성으로 유지한다. Iref는 (O)LED와 트랜지스터 M1을 통해 주입되기 때문에, 총 전압은 (O)LED의 전압 V*와, V*와 그 Iref에서의 픽셀 VL에 대한 전압 사이의 트랜지스터의 전압의 합이다. 액티브 픽셀의 구동 트랜지스터 M1의 게이트에서 전압은 구동 트랜지스터 M1에 의해 형성된 스위치가 ON에 가장 낮은 관련 값으로 설정되고, 결과적으로 픽셀에 대한 전압 VL은 공급 전압 VDD보다 더 높다. 트랜지스터의 게이트에서 전압이 증가하면 VL은 더 낮아진다. 게이트 전압은 픽셀에 대한 전압이 공급 전압과 같아질 때까지 증가된다. 따라서, 전력 전압 VL*(= 공급 전압 VDD)이 픽셀에 대한 전압으로서 획득될 때까지, 구동 트랜지스터 M1의 게이트에서의 전압은 단계적으로 증가된다. 이 값은, 일반적으로 전력 공급 라인의 시작에서, 즉 전력 소스에 직접 연결되어 발생하는, 전력 공급 라인의 최소 전압 강하에 대응한다, 예를 들어 VDD. 이 값은 픽셀의 교정 메모리에 최소 전력 라인 전압 강하로 저장된다. 이 프로세스는 도 10의 화살표(1001)로 도시된 교정 동안 게이트 전압 스윕(gate voltage sweep)으로서 설명될 수 있다. 이것은 모든 전력 공급 라인 전압 강하 기준 레벨이 획득되고 교정 메모리에 저장될 때까지 각 픽셀에 대해 수행된다. 따라서, 각 픽셀에 대해, n 전압 강하 교정 레벨에 대한 델타(delta)는 픽셀의 교정 메모리에 저장된다. WO2014/080014의 방법과의 차이점 중 하나는 픽셀이 이제 전압 소스에 의해 구동되고, 교정 값이 데이터 라인상에서 전압 조정을 위해 직접 사용될 수 있다는 것이다.
평행한 상이한 행에서의 다수의 픽셀의 교정은 도 1에 도시된 바와 같이 기준 전류 Iref 소스, 모드 선택 스위치 및 비교기의 수를 복제함으로써 수행될 수 있다.
도 9는 실제 데이터 드라이버가 어떻게 어드레싱(addressed) 될 수 있는지를 도시한다. 이 하드웨어 블록은 이미지 인터페이스 하드웨어(107) 내부에 존재할 수 있다. 2개의 입력 데이터 스트림이 있다: 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림(902)(bN .... bi+1 bi .... b1) 및 전력 공급 라인 전압 강하(901)(BN .... Bi+1Bi .... B1). 출력으로서, 데이터 구동기 전압 값의 스트림(903)(DN .... Di+1 Di .... D1)이 획득되고, 액티브 매트릭스 패널 디스플레이의 데이터 드라이버 모듈(904)에 도입될 수 있다. 각 픽셀에 대해, 전력 공급 라인 전압 강하 값의 최상위 비트(MSB: most significant bit)는 교정 메모리(905)로 전송된다. 픽셀 n의 전압 강하에 대한 교정 값 및 다음 픽셀 n+1의 전압 강하에 대한 교정 값은 보간 유닛(906)으로 제공된다. 픽셀 n의 동일한 전압 강하의 최하위 비트(LSB)는 또한 보간 유닛(906)에 제공되고, 두 교정들 사이의 정확한 보간을 가능하게 한다.
두 경우 모두, 예를 들어, LED의 전력 공급을 제어하는 트랜지스터 M1(도 6 참조)의 게이트를 구동하기 위해, 전압 강하의 계산에 접지 라인 전압 강하의 영향이 유리하게 고려될 수 있다. 전형적으로, 접지 라인 전압 강하와 전체 전력 공급 라인 전압 강하 사이의 비율은 공지되고(보통 절반이다), 따라서 접지 라인 전압 강하는 공지된 비율과의 곱셈에 의해 곱셈 유닛(multiplication unit)(907)에서 획득된다. 이 전압은 합계 유닛(908)에서 M1의 게이트로 구동되는 전압에 가산될 필요가 있다. 마지막으로, 디지털 데이터 비트 스트림(bN .... bi+1 bi .... b1)에 기초하여, 출력 멀티플렉서(output multiplexer)(909)는 출력을 선택하며, 이는 비트가 '1'일 때 계산된 게이트 전압이고, 비트가 '0'일 때는 0이다.
동일한 모듈은 교정 절차 중에 사용될 수 있다. 교정 프로세스를 조정하고 및/또는 교정 메모리에 값을 저장하기 위해 카운터(counter)(910)가 포함될 수 있다. 카운터(910)는 가능한 가장 낮은 게이트 전압에 대응하는 값으로 설정된 교정 절차의 시작에 있고, 획득된 픽셀 전압이 제1 기준 전압보다 높을 때, 대응하는 카운터 값은 제1 교정 값 어드레스에 저장된다. 또한, 교정 값이 교정 룩업 테이블(calibration lookup table)(905)의 MSB 입력에 적용될 때, 그 값은 또한 출력에서 획득된다. 교정 동안, LSB 비트는 0으로 설정되고(따라서, 보간을 디스에이블 함), 디지털 데이터 스트림(902)은 '1'로 설정되어, 각 픽셀을 턴온하여 요구된 데이터 드라이버 전압을 출력에서 제공한다. 이것은 요구된 기준 전압이 획득될 때까지 증가한다. 이어서, 이것은 모든 기준 전압에 대해 수행된다.
도 10에 도시된 픽셀 당 교정은 도 9의 계산 유닛의 메모리(905)(예를 들어, 룩업 테이블)에 값을 저장하는 것을 포함하여, 회귀적 방식(recursive manner)으로 각 픽셀에 대해 수행될 수 있다.
전력 공급 라인 전압 강하와 요구된 게이트 전압(M1의 게이트를 제어하기 위해 데이터 라인을 통해 도입된 전압) 사이의 관계는 1/(a-x) 작용(behavior)을 가지며, "a"는 도 8에 도시된 바와 같이 최대 전력 공급 라인 저항성 강하(maximal power supply line resistive drop)보다 더 큰 갖는다. 이는 정확하게 교정을 수행하기 위해 다수의 교정 기준 레벨을 요구할 것이다. 그러나, 데이터 드라이버는 1/(a-x) 작용으로 유리하게 구현될 수 있으므로, 교정 레벨의 요구된 수를 줄이고 정확도를 증가시킬 수 있다. 이러한 보정은 일부 기존의 디스플레이 데이터 드라이버에서 구현될 수 있는 감마 응답 곡선을 변경(tweaking)함으로써 가끔(occasionally)(예를 들어, 주기적으로) 구현될 수 있다. 감마 곡선의 조정은 당업계에 공지되어 있으며, 예를 들어, 소프트웨어에 의해 업로드 될 수 있는 값의 보간으로서 구현될 수 있으며, 이는 본 발명의 실시예 내에서 쉽게 통합될 수 있다.
온 및 오프되는 구동 픽셀의 일 예시적인 시퀀스에 대한, N 픽셀의 행을 따른 전력 라인 전압 강하가 도 8의 그래프(202) 및 픽셀의 행이 양측에서 구동되는 경우, 도 2의 가장 왼쪽 상부 도면(200)에 도시된다. 픽셀 수 n은 1과 그 행에서의 픽셀의 총 수 N 사이의 수이다. 알고리즘은 선행 기술, 예를 들어 문서 WO2014068017A1에서 정의된 바와 같은 이미지 데이터의 행으로부터의 N 비트의 스트림을 사용할 수 있다. 이 N 비트의 스트림은 bN .... bi+1bi .... b1이다. 이들 비트는 이미지를 나타내는 픽셀 강도 데이터를 나타낼 수 있다.
픽셀들 사이, 픽셀과 전력 소스 사이 및 픽셀과 접지 GND 사이의 연결은 일반적으로 금속 연결 및 리드인 전도성 연결이며, 이는 전기 저항을 제공하고 행을 따라 전압 강하를 생성시키고, 이는 전압 강하는 픽셀의 위치에 의존한다. 디스플레이의 중앙에 가까운 픽셀(예를 들어, 전력 소스와의 연결로부터 멀리 떨어진 픽셀)은 평균적으로 소스에 가까운 픽셀보다 높은 전압 강하를 나타낸다. 도 2는 3가지 경우에 대한 최소 강하(201)(모든 (O)LED가 오프됨), 전형적인 강하(202)(소수 (O)LED가 온되고, 나머지는 오프됨) 및 최대 강하(203)(모든 (O)LED가 온됨)에 대한 전압 강하 프로파일을 도시한다:
- 전력 공급 라인이 양측으로부터 전압 소스(101)로 연결되는 실시예에 대한 왼쪽 상부 도면(200)(예를 들어, 양측의 전력 소스로의 연결인 도 1의 실시예(100)에 대한)에서, 프로파일의 양측은 전압 레벨 VDD로 끝난다.
- 상부 오른쪽 도면(210)에서, 전력 공급 라인은 양측으로부터 연결되지 않고 하나의 측에서만 연결된다. 디스플레이의 양측에서 전력이 연결될 수 없는 경우, 단일 측 대안(single side alternative)은 실제 구현에서 유리하다. 그러나, 전압 강하는 일반적으로 높다.
- 하부 도면(220)에서, 이중 구동 회로가 사용된다. 이 대안에서, 전력 VDD 및 접지 GND 라인은 패널의 양측에 연결되지 않고, 패널이 분할되며, 각 분할은 전압 소스 및 GND에 대한 단 하나의 연결을 포함한다. 이 실시예는 전력 공급 라인을 2 부분으로 분할한다. 전압 강하 프로파일은 도 1의 하부 도면(110)에 대응한다. 2 배의 교정 유닛의 양이 필요하고 높은 전압 강하가 존재하지만, 계산이 덜 필요하다. 특정 상황에서, 전력 및 접지 전압은 전력 공급 라인의 중간에서 동일하지 않을 수 있다(심지어 최대 전압 강하도 아님; 특히, 도 7을 참조하여 설명된 바와 같이, 각 서브세트가 동일한 수의 픽셀을 포함하지 않고, 따라서 저항을 포함하지 않으면, 최대 전압 강하는 매우 다를 수 있음). 이 실시예는 계산의 양이 약간 더 적지만, (몇몇 조건에서는) 더 높은 전압 강하를 가질 수 있는 이점을 갖는다. 그것은 또한 교정 유닛의 양을 두 배로 만든다.
전력 공급 라인이 하나의 측(도 2의 오른쪽 상부 도면(210)의 그래프에 대응)으로부터만 접촉되는 경우에, 대응하는 저항 모델은 도 7의 하단에 있는 하부 구현(710)에 도시된다. 저항성 전압 드롭은 이전과 유사한 프로세스로 계산될 수 있다. 행에 흐르는 전류는 픽셀이 온 일 때를 정의하는 이진 코드 bi 및 접촉부에서의 전류 I0의 함수로서 픽셀 n의 위치에서, 먼저 이전과 같이 계산되고, 따라서 전류 Iref를 끌어 낸다:
두 픽셀 사이의 전압 강하
픽셀 n이 합산되고 접촉 리드의 전압 강하가 추가될 때까지 이러한 모든 전압 강하가 발생하면, 픽셀 n이 획득될 때까지 전압 강하에 대한 수학식은 다음과 같다:
이 경우, 이전에 획득된 인자 M은 RS 와 Rref 사이의 비율로 도입된다(RS = M Rref). 전류 I0은 여전히 결정될 필요가 있지만, 전력 공급 라인의 끝에 있는 전류:
따라서:
이전과 같이, 디스플레이의 한 행에 있는 각 픽셀에 대해 AN 및 Bi의 순차적 계산에 두 개의 유닛이 사용될 수 있다. 이러한 실시예에 대한 AN을 계산하는 유닛은 하나의 카운터만을(또는 도 1의 하부 도면(110)에 도시된 바와 같이, 패널이 2개의 전압 소스 및 2개의 교정 유닛에 의해 구동되는 경우, 계산의 병렬화(parallelization)를 위한 2개의 카운터) 포함할 수 있다.
반복(Iteration):
s0=0
루프(Loop) (i,1,N)
si= si-1+ bi
루프 종료(End loop)
AN=si
이러한 실시예에 대한 Bn을 계산하는 유닛은 하나의 카운터 및 2개의 가산기(도 1의 하부 도면(110)에 도시된 바와 같이, 이중 구성에서 병렬화를 위해 복제될 수 있음)만을 포함한다. 이와 같이 이것들은 매우 컴팩트한 하드웨어 구현이다.
반복은 Bn에 대한 반복의 이전 예시와 동일하다.
따라서, 요약하면, N 픽셀의 행에서 픽셀 당 비트 b를 포함하는 데이터의 비트 스트림은 파라미터 AN을 계산하는데 사용된다. 그런 다음 비트 스트림과 파라미터 AN 모두 사용되어 데이터의 해당 비트에 대한 픽셀 당 전압 강하(따라서, N 전압 강하)를 계산한다.
본 발명의 다른 실시예에서, 교정 동안, 전압은 스위핑(swept) 될 수 있고 전류는 전류 소스 및 ADC의 구성을 사용하여 전류 센서에 의해 직접 측정될 수 있다(도 3에 도시된 바와 같이). 전류 센서는 교정 사이클 동안 단일 픽셀을 통해 전류를 모니터링하고, 튜닝 가능한 저항으로 작용하는 구동 트랜지스터는 픽셀 전류가 기준 픽셀 전류와 동일해질 때까지 전류를 튜닝하는 데 사용될 수 있다. 도 3은 교정 동안 전압이 스위핑 될 수 있는 가변 전압 소스(variable voltage source)(301), 및 전류를 측정하기 위한 전류 센서(current sensors)(302, 303)를 포함하는 실시예를 도시한다. 이 구현은 전압 소스(도 1의 상부 도면(100)) 또는 이중 구동 회로(도 1의 하부 도면(110))에 대한 이중 연결을 갖는 구동 회로와 호환 가능하다. 도 3의 구현은 복잡하고 정확한 아날로그 투 디지털 변환기(ADC)(304, 305)뿐만 아니라 M1의 게이트 전압과 VDD가 픽셀을 통과하는 정확한 전류를 얻기 위해 변할 필요가 있기 때문에 교정 동안 이중 스위핑을 필요로 한다. 대안적인 실시예에서, 전력은 디스플레이의 하나의 측에만 연결되고, 구동 회로는 단일 전류 센서(302) 및 단일 ADC(304)를 포함한다.
시뮬레이션 결과
동작 및 타이밍뿐만 아니라 디지털 방식의 구동 디스플레이에 대한 본 발명의 실시예의 교정 방법의 유효성을 평가하기 위해, 교정은 아날로그 전자 회로 시뮬레이터 프로그램 SPICE("집적 회로 중요 시뮬레이션 프로그램(Simulation Program with Integrated Circuit Emphasis)")를 사용한 하나의 라인에 대해 시뮬레이션되었다. 도 11은 디지털 방식의 구동 OLED 디스플레이의 실제 구현을 도시한다. 전력 및 접지는 하나의 측으로부터 연결되며, 이는 교정 방법에 대한 최악의 시나리오(worst-case scenario)이다. 전력과 접지가 양측으로부터 연결될 때, 교정이 훨씬 더 잘 될 것으로 예상된다. 또한, 시뮬레이션은 최악의 경우를 갖기 위해 청색 OLED를 사용하여 수행되었다. 낮은 전류가 필요한 다른 OLED(적색, 녹색)의 경우 교정이 더 잘 될 것으로 예상된다.
전력 공급 라인의 저항률(resistivity)은 교정 품질에서 중요한 요소이다. 전력 공급 라인은 4Ω/픽셀(4 옴/픽셀) (3840 픽셀의 전체 전력 공급 라인의 경우 15.4 ㏀)에서 시뮬레이션된다. 전력 라인 저항률이 낮을수록, 더 잘 된 교정이 예상된다. VT 및 VOLED에 대해 선택한 값이 크게 분산된다. 따라서, VT가 +0.4 인 트랜지스터와 VT가 -0.4V인 트랜지스터에 유효할 수 있다. OLED 스프레드(OLED spread)도 마찬가지다. 이러한 스프레드가 더 낮아지면, 편차가 더 낮아지므로, 실제 응용에서 교정이 더 잘 될 것으로 예상된다.
도 11의 디스플레이 및 도 6의 픽셀이 시뮬레이션에 사용되었다. 마크된 디스플레이 라인(marked display line)(1101)의 교정은 모든 라인을 대표하는 것으로 시뮬레이션되었는데, 디스플레이가 완전히 온으로 되어 다음과 같은 특성을 갖는다:
디스플레이: 4K 해상도: 3840x2160; 픽셀 크기: 3가지 색상에 대해 60μm = 423ppi; 픽셀: 공통 캐소드 OLED(common cathode OLED)를 갖는 표준 IGZO(n 형).
출력 밝기: 500nit
청색 OLED 서브 픽셀에 대한 전류: 0.15μA (계산에 대해 지배적임(dominant for calculation))
공급 라인의 픽셀 당 저항률: 4Ω/픽셀
TFT: IGZO의 이동성(mobility)은 현재 시뮬레이션에서 변화가 없다고 가정된다. VT 변화만: 평균 VT= 1V,
OLED:
픽셀 전류 대 픽셀 위치에 대한 결과는 교정되지 않은 디스플레이(uncalibrated display)(도 12)에서, 교정 방법(도 13)에서 전력 공급 라인 보정의 저항력이 없는 교정(레벨 1) 및 교정 방법(도 14)에서 전력 공급 라인 보정의 저항력을 포함하는, 전체 교정(레벨 2)이 비교된다. 그래프는 도 11에 따른 디스플레이의 행을 따른 픽셀 위치, 0 위치(전력 커넥터(power connector)에 가장 가까운)에서의 행(1101)의 제1 픽셀(1102) 및 전력 커넥터로부터 최대 거리인 위치(1920)에서 행(디스플레이의 중간에 있음)의 마지막 픽셀(1103)의 함수로서 픽셀 전류를 도시한다. 절대 픽셀 전류(Absolute pixel current)는 실선으로 도시되고, 기준 전류에 대한 상대 오차(relative error)(0.15㎂로서 미리 결정됨)는 도 12 내지 도 14에서 점선으로 도시된다.
도 12는 교정되지 않은 경우에, 하나의 라인에 걸친 표준 전역 편차(standard global deviation) 및 이웃하는 픽셀들의 상대적인 차이가 각각 다음과 같다는 것을 도시한다:
전역(Global):
따라서, 교정 없이, 2개의 이웃하는 픽셀 사이의 광 출력의 최대 차이는 50 %만큼 클 수 있다. 이것은 너무 높아, 교정이 엄격히 필요함을 나타낸다. 또한, 전력 공급 라인을 따라 전압 강하의 영향이 눈에 보이지만, 전류는 국부적인 스프레드(local spread)에 의해 지배된다.
도 13은 교정된 경우(레벨 1)에, 표준 전역 편차 및 이웃하는 픽셀들의 상대적인 차이가 각각 다음과 같다는 것을 도시한다:
전역:
이러한 결과는 전력 공급 라인의 저항성 강하를 보완하는 단계를 포함하지 않는다. 결과적으로, 다음과 같은 특징을 관찰할 수 있다:
a) 저항성 강하로 인해, 디스플레이의 중간에 있는 전류는 행의 모든 픽셀이 온될 때(가장 높은 디스플레이 출력의 경우, 500nit), 에지(edge)보다 더 낮다.
b) 또한, 교정이 더 나 빠지게 된다: 디스플레이의 에지에서의 픽셀과 비교할 때, 디스플레이의 중간에 있는 픽셀은 더 나쁜 교정(worse calibration)을 갖는다.
전력 공급 라인의 높은 저항성 및/또는 높은 광 출력의 조건 하에서, 교정 절차에서의 저항 강하의 효과가 유리하게 도입될 수 있다.
도 14는 교정된 경우(레벨 2)에, 표준 전역 편차 및 이웃하는 픽셀의 상대적인 차이가 각각 다음과 같다는 것을 도시한다.
전역:
SPICE 시뮬레이션은 전력 공급 라인의 저항성 강하를 고려한 후 디스플레이의 높은 균일성을 보여준다. 트랜지스터와 OLED의 스프레드는 이전 시뮬레이션에서의 스프레드와 동일하다. 획득된 픽셀 출력은 매우 균일하고, 디스플레이상의 위치에 의존하지 않는다. 디스플레이의 중간에 있는 픽셀(1920에 가까운 위치)은 디스플레이의 에지에서의 픽셀과 거의 동일한 강도를 갖는다. 또한, 컬러 코딩 당 8 비트를 사용할 때 픽셀 전류의 전역 스프레드가 최하위 비트(LSB)보다 작다. 두 픽셀 간의 가장 큰 차이는 LSB의 1.5 배에 대응한다.
이 교정은 최악의 시나리오에서 수행되었으므로, 다른 경우에는 교정이 더 잘 될 수 있다(예를 들어, 전력 공급 라인 저항률이 낮으면 교정 후 최종 획득된 스프레드가 더 감소한다).
도 15는 디스플레이의 동일한 행에 대한 세 가지 방법(교정되지 않은 결과에 대한 가는 선(1501), 레벨 1 교정에 대한 두꺼운 선(1502), 레벨 2 교정에 대한 점선(1503))의 비교를 도시한다. 상부 그래프는 절대 픽셀 전류를 도시하며, 하부 그래프에서는 기준 전류(0.15 μA)에 대한 상대 오차를 도시한다. 전력 연결에 가장 가까운 원으로 둘러싸인 영역(1510)은 초기 변화를 도시한다. 저항성 강하가 고려되지 않을 때(레벨 1 교정), 교정되지 않은 전류에 존재하는 초기 변화는 대부분 사라지고, 균일 한 전류가 획득된다. 그러나, 전류는 디스플레이의 중심(행의 끝)을 향해 선형적으로 강하한다. 그러나, 저항성 강하가 고려될 때(레벨 2), 시뮬레이션에서 변화가 사라지고 전류는 디스플레이의 에지와 중심 사이에서 동일하게 유지된다. 원으로 둘러싸인 영역(1511)은 행의 끝에서의 변화를 도시한다. 저항성 강하가 고려되지 않을 때(레벨 1), 교정되지 않은 전류의 초기 변화 모두는 여전히 교정 후 전류에 모두 존재한다. 그것들은 단지 더 작다. 또한, 평균 전류는 디스플레이의 중심(행의 끝)에서 약 20% 더 낮다. 교정에서 저항성 강하가 고려될 때(레벨 2), 시뮬레이션에서 변화가 사라지고 전류는 디스플레이의 에지와 중심 사이에서 거의 동일하게 유지된다.
요약하면, 본 발명의 방법의 실시예는 픽셀 변화 및 휘도 구배를 디스플레이의 중간행 또는 에지의 중간에서 끝까지 감소시키는 것을 관리한다. 이것은, 예를 들어, 디스플레이의 4Ω/픽셀 전력라인 상에 640 픽셀 이상이 있는 경우, 저항성 강하를 고려할 수 있기 때문에 유리하다.
저항성 강하에 대한 추가 보상을 통해, 3840x2160(초 고밀도) 디스플레이에서 (8 비트의) 1LSB 보다 나은 균일성을 획득하는 것이 가능하다.
Claims (12)
- 액티브 매트릭스 디스플레이를 위한 구동 시스템 회로에 있어서,
상기 액티브 매트릭스 디스플레이는,
복수의 픽셀들을 포함하고,
상기 복수의 픽셀들의 각각은,
발광 소자, 및
각 픽셀에서 상기 발광 소자와 직렬로 연결된 가변 임피던스
를 포함하고,
상기 구동 시스템 회로는,
상기 액티브 매트릭스 디스플레이의 픽셀에 의해 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림을 수신하기 위한 데이터 드라이버 모듈;
상기 복수의 픽셀에 전력을 공급하기 위한 하나 이상의 전력 공급 라인;
구동 모드 스위치를 통해 상기 하나 이상의 전력 공급 라인에 연결가능한 전압 소스; 및
상기 하나 이상의 공급 라인에 대한 전력 강하를 보상하기 위한 교정 수단
을 포함하고,
상기 교정 수단은,
상기 하나 이상의 전력 공급 라인을 통하고 개별 픽셀을 통해 기준 전류를 흐르게 하는 제1 수단;
픽셀에 걸친 전압 강하를 결정하고, 상기 전압 강하를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 제2 수단;
상기 비교로부터, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려하고 상기 하나 이상의 전력 공급 라인 상의 상기 전압 강하를 고려한 해당 픽셀에 대한 교정 값을 결정하는 제3 수단; 및
보정된 이미지의 표현을 위해, 상기 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 수신된 디지털 데이터 비트 스트림에 상기 교정 값을 적용하는 제4 수단
을 포함하고,
상기 제1 수단은,
기준 전류 소스, 및
교정 모드 스위치
를 포함하고,
상기 기준 전류 소스는,
상기 교정 모드 스위치를 통하여 상기 하나 이상의 전력 공급 라인에 연결되고,
상기 제2 수단은,
비교기를 포함하고,
상기 비교기는,
상기 기준 전류 소스 및 상기 교정 모드 스위치 사이의 노드에 연결된 제1 입력,
상기 미리 결정된 기준 전압에 연결된 제2 입력, 및
상기 제3 수단에 연결된 출력
을 포함하는 구동 시스템 회로. - 제1항에 있어서,
상기 발광 소자는,
LED 또는 OLED를 포함하고,
상기 가변 임피던스는,
구동 트랜지스터
를 포함하는 구동 시스템 회로. - 제1항에 있어서,
상기 교정 수단은,
결정된 교정 값을 저장하기 위한 메모리
를 포함하는 구동 시스템 회로. - 삭제
- 제1항에 있어서,
상기 교정 수단은,
합산 유닛을 통해, 상기 액티브 매트릭스 디스플레이의 상기 데이터 드라이버 모듈에 전압 조정을 제공하도록 적용된 보간 유닛 및 접지 전압 강하 곱셈 유닛
을 포함하는 구동 시스템 회로. - 제1항에 있어서,
상기 전압 소스 및 상기 교정 수단은,
상기 하나 이상의 전력 공급 라인의 제1 측에 연결 가능하고,
상기 하나 이상의 전력 공급 라인은,
제2 구동 모드 스위치를 통해 상기 전압 소스에 연결 가능한 제2 측을 더 포함하는
구동 시스템 회로. - 논리적으로 행 및 열로 구성된 픽셀의 어레이를 포함하는 액티브 매트릭스 디스플레이에 있어서,
각각의 픽셀은,
적어도 하나의 발광 소자
를 포함하고,
상기 액티브 매트릭스 디스플레이는,
제1항 내지 제3항 또는 제5항 내지 제6항 중 어느 한 항에 따른 구동 시스템 회로
를 더 포함하는 액티브 매트릭스 디스플레이. - 제7항에 있어서,
상기 픽셀은,
2T1C 구조를 포함하는
액티브 매트릭스 디스플레이. - 논리적으로 행 및 열로 구성된 픽셀의 어레이를 포함하는 액티브 매트릭스 디스플레이에 있어서,
각각의 픽셀은,
적어도 하나의 발광 소자
를 포함하고,
상기 어레이는,
픽셀의 2개의 세트로 분할되고,
각 세트는,
제1항 내지 제3항 또는 제5항 내지 제6항 중 어느 한 항에 따른 구동 시스템 회로를 포함하는
액티브 매트릭스 디스플레이. - 제7항의 액티브 매트릭스 디스플레이를 교정하는 방법에 있어서,
상기 하나 이상의 전력 공급 라인을 통하고 상기 어레이의 픽셀의 행의 개별 픽셀을 통해 기준 전류를 흐르게 하는 단계;
픽셀에 걸친 전압 강하를 결정하고, 상기 전압 강하를 해당 픽셀에 대한 미리 결정된 기준 전압과 비교하는 단계;
상기 비교로부터, 상기 전압 소스 및 접지에 연결된 배선의 저항을 고려하고 상기 하나 이상의 전력 공급 라인 상의 상기 전압 강하를 고려한 해당 픽셀에 대한 교정 값을 결정하는 단계; 및
상기 교정 값을 저장하는 단계
를 포함하고,
상기 전력 공급 라인을 통하고 상기 개별 픽셀을 통해 상기 기준 전류를 흐르게 하는 상기 단계는,
교정 모드 스위치를 활성화(activate)하여, 상기 기준 전류 소스를 상기 하나 이상의 전력 공급 라인에 연결하는 단계
를 포함하는 액티브 매트릭스 디스플레이를 교정하는 방법. - 제7항의 액티브 매트릭스 디스플레이를 구동하는 방법에 있어서,
상기 액티브 매트릭스 디스플레이에 디스플레이 될 이미지를 나타내는 디지털 데이터 비트 스트림을 수신하는 단계; 및
적어도 상기 전력 공급 라인 상의 전력 강하에 대해 보정된 이미지의 표현을 위해, 상기 액티브 매트릭스 디스플레이의 데이터 드라이버 모듈에 적용될 데이터 드라이버 전압을 생성하기 위해, 상기 수신된 데이터 비트 스트림에 미리 결정된 교정 값을 적용하는 단계
를 포함하는 액티브 매트릭스 디스플레이를 구동하는 방법.
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP16197152.8 | 2016-11-03 | ||
| EP16197152.8A EP3319075B1 (en) | 2016-11-03 | 2016-11-03 | Power supply line voltage drop compensation for active matrix displays |
| PCT/EP2017/077988 WO2018083135A1 (en) | 2016-11-03 | 2017-11-01 | Power supply line voltage drop compensation for active matrix displays |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190076984A KR20190076984A (ko) | 2019-07-02 |
| KR102521163B1 true KR102521163B1 (ko) | 2023-04-13 |
Family
ID=57226859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197013472A KR102521163B1 (ko) | 2016-11-03 | 2017-11-01 | 액티브 매트릭스 디스플레이를 위한 전력 공급 라인 전압 강하 보상 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3319075B1 (ko) |
| KR (1) | KR102521163B1 (ko) |
| CN (1) | CN109906477B (ko) |
| TW (1) | TWI734842B (ko) |
| WO (1) | WO2018083135A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3588479B1 (en) * | 2018-06-27 | 2021-08-04 | IMEC vzw | Digital driving implementation at multiple reference light intensities |
| CN110796993B (zh) * | 2019-11-15 | 2022-03-08 | 福州京东方光电科技有限公司 | 电压补偿电路和显示装置 |
| KR102648992B1 (ko) * | 2019-12-10 | 2024-03-19 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102379027B1 (ko) * | 2019-12-26 | 2022-03-25 | 아주대학교산학협력단 | 전자 장치 및 이의 디스플레이 패널의 소모 전력을 분석하는 방법 |
| KR20210086441A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시패널과 그 리페어 방법 |
| US11551605B2 (en) | 2020-01-03 | 2023-01-10 | Samsung Electronics Co., Ltd. | Display module |
| CN113223444B (zh) * | 2020-01-17 | 2022-03-11 | 厦门凌阳华芯科技有限公司 | 一种单像素led驱动芯片及led显示屏 |
| US11199866B2 (en) * | 2020-01-29 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Limited | Voltage regulator with power rail tracking |
| CN112596300A (zh) | 2020-12-16 | 2021-04-02 | Tcl华星光电技术有限公司 | 一种背光模组及显示装置 |
| CN114360456A (zh) * | 2022-01-20 | 2022-04-15 | 集璞(上海)科技有限公司 | 驱动电路、发光二极管驱动芯片、显示面板及电子设备 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943761B2 (en) * | 2001-05-09 | 2005-09-13 | Clare Micronix Integrated Systems, Inc. | System for providing pulse amplitude modulation for OLED display drivers |
| KR100477986B1 (ko) * | 2002-04-12 | 2005-03-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 이의 구동방법 |
| GB0315929D0 (en) * | 2003-07-08 | 2003-08-13 | Koninkl Philips Electronics Nv | Display device |
| KR20070101275A (ko) * | 2004-12-15 | 2007-10-16 | 이그니스 이노베이션 인크. | 발광 소자를 프로그래밍하고, 교정하고, 구동시키기 위한방법 및 시스템 |
| KR20070006331A (ko) * | 2005-07-08 | 2007-01-11 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| US8358256B2 (en) * | 2008-11-17 | 2013-01-22 | Global Oled Technology Llc | Compensated drive signal for electroluminescent display |
| US9311859B2 (en) * | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2688870A1 (en) * | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| JP5443188B2 (ja) * | 2010-02-04 | 2014-03-19 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
| CN101976546B (zh) * | 2010-10-19 | 2012-08-22 | 友达光电股份有限公司 | 具电源电压降补偿功能的像素电路与发光面板 |
| US8922544B2 (en) * | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| CN104781870B (zh) | 2012-11-01 | 2018-04-03 | Imec 非营利协会 | 有源矩阵显示器的数字驱动 |
| US9870757B2 (en) | 2012-11-26 | 2018-01-16 | Imec Vzw | Low power digital driving of active matrix displays |
| US9786223B2 (en) * | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| KR102025120B1 (ko) * | 2013-05-24 | 2019-09-26 | 삼성디스플레이 주식회사 | 보상부 및 이를 포함한 유기 전계 발광 표시 장치 |
| WO2015059593A1 (en) * | 2013-10-21 | 2015-04-30 | Ignis Innovation Inc. | System and methods for power conservation for amoled pixel drivers |
-
2016
- 2016-11-03 EP EP16197152.8A patent/EP3319075B1/en active Active
-
2017
- 2017-10-03 TW TW106134225A patent/TWI734842B/zh active
- 2017-11-01 CN CN201780067935.3A patent/CN109906477B/zh active Active
- 2017-11-01 KR KR1020197013472A patent/KR102521163B1/ko active IP Right Grant
- 2017-11-01 WO PCT/EP2017/077988 patent/WO2018083135A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190076984A (ko) | 2019-07-02 |
| TW201818392A (zh) | 2018-05-16 |
| TWI734842B (zh) | 2021-08-01 |
| EP3319075B1 (en) | 2023-03-22 |
| CN109906477A (zh) | 2019-06-18 |
| EP3319075A1 (en) | 2018-05-09 |
| CN109906477B (zh) | 2022-06-14 |
| WO2018083135A1 (en) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102521163B1 (ko) | 액티브 매트릭스 디스플레이를 위한 전력 공급 라인 전압 강하 보상 | |
| TWI449017B (zh) | 具有初始非均勻性補償的場致發光顯示 | |
| JP5535627B2 (ja) | ピクセルの輝度劣化を補償する方法及びディスプレイ | |
| JP5347033B2 (ja) | Ｅｌサブピクセルにおけるｅｌエミッターの特徴の変動を補償する方法 | |
| JP5416229B2 (ja) | エレクトロルミネッセントディスプレイ補償済み駆動信号 | |
| TWI459353B (zh) | 用於電致發光顯示之補償驅動信號 | |
| EP1756884B1 (en) | Uniformity and brightness correction in oled display | |
| EP2351013B1 (en) | Electroluminescent display initial non-uniformity-compensated drive signal | |
| US8139006B2 (en) | Power source, display including the same, and associated method | |
| US20070290958A1 (en) | Method and apparatus for averaged luminance and uniformity correction in an amoled display | |
| US20080042943A1 (en) | Method and apparatus for averaged luminance and uniformity correction in an am-el display | |
| US20090195483A1 (en) | Using standard current curves to correct non-uniformity in active matrix emissive displays | |
| KR20110074999A (ko) | 효율 변화를 보상하는 전계발광 디스플레이 | |
| US20070290947A1 (en) | Method and apparatus for compensating aging of an electroluminescent display | |
| TW202001859A (zh) | 在多種參考光強度下以數位方式驅動顯示器的系統和方法 | |
| KR20150064481A (ko) | 표시장치의 휘도 편차 보상장치 및 보상방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |