KR102513769B1 - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR102513769B1
KR102513769B1 KR1020180151383A KR20180151383A KR102513769B1 KR 102513769 B1 KR102513769 B1 KR 102513769B1 KR 1020180151383 A KR1020180151383 A KR 1020180151383A KR 20180151383 A KR20180151383 A KR 20180151383A KR 102513769 B1 KR102513769 B1 KR 102513769B1
Authority
KR
South Korea
Prior art keywords
pixel
sub
layer
thickness
light emitting
Prior art date
Application number
KR1020180151383A
Other languages
English (en)
Other versions
KR20200064820A (ko
Inventor
김대희
박지영
최혜주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180151383A priority Critical patent/KR102513769B1/ko
Priority to US16/660,772 priority patent/US11024678B2/en
Priority to CN201911201960.3A priority patent/CN111244138B/zh
Publication of KR20200064820A publication Critical patent/KR20200064820A/ko
Priority to US17/239,259 priority patent/US11538867B2/en
Application granted granted Critical
Publication of KR102513769B1 publication Critical patent/KR102513769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/10—Triplet emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판; 상기 기판 상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각에 구비된 제1 전극; 상기 제1 전극의 가장자리를 가리면서 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계에 구비된 뱅크; 상기 제1 전극 및 상기 뱅크 상에 구비된 보호층; 상기 보호층 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어진 전계 발광 표시 장치를 제공한다.

Description

전계 발광 표시 장치{Electroluminescent Display Device}
본 발명은 전계 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 서브 화소 별로 상이한 색상의 광을 발광하는 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시 장치는 애노드 전극과 캐소드 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
상기 발광층은 서브 화소 별로 상이한 색상, 예로서, 적색, 녹색, 및 청색의 광을 발광하도록 이루어질 수도 있고, 서브 화소 별로 동일한 색상, 예로서, 백색의 광을 발광하도록 이루어질 수도 있다.
상기 발광층이 서브 화소 별로 동일한 색상, 예로서, 백색의 광이 발광하는 경우에는 서로 인접하는 서브 화소 사이에서 발광층을 통해 전하가 이동하여 누설전류가 발생하고 그로 인해서 화상 품질이 저하되는 문제가 있다.
그에 반하여, 상기 발광층이 서브 화소 별로 상이한 색상, 예로서, 서브 화소 별로 적색의 광, 녹색의 광, 및 청색의 광이 발광하는 경우에는 상기의 누설전류의 문제는 발생하지 않는다. 그러나, 이 경우에는 조밀하게 배열된 서브 화소 별로 서로 상이한 발광층을 정밀하게 증착하는데 한계가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 서브 화소 별로 상이한 발광층을 형성함으로써 누설전류의 문제를 방지함과 더불어 조밀하게 배열된 서브 화소 별로 상이한 발광층을 정밀하게 형성할 수 있는 전계 발광 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판; 상기 기판 상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각에 구비된 제1 전극; 상기 제1 전극의 가장자리를 가리면서 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계에 구비된 뱅크; 상기 제1 전극 및 상기 뱅크 상에 구비된 보호층; 상기 보호층 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어진 전계 발광 표시 장치를 제공한다.
본 발명은 또한, 기판 상에 구비되며, 제1 색상의 광을 발광하는 제1 서브 화소, 제2 색상의 광을 발광하는 제2 서브 화소, 및 제3 색상의 광을 발광하는 제3 서브 화소를 포함하는 제1 화소; 상기 기판 상에 구비되며, 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소를 포함하는 제2 화소; 상기 제1 화소 및 상기 제2 화소 각각에서 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소에 각각 구비된 제1 전극; 상기 제1 전극 상에 구비된 보호층; 상기 보호층 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고, 상기 보호층은 상기 제1 서브 화소와 중첩되는 제1 부분, 상기 제2 서브 화소와 중첩되는 제2 부분, 상기 제3 서브 화소와 중첩되는 제3 부분, 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계와 중첩되는 제4 부분, 및 상기 제1 화소 및 제2 화소 사이의 경계와 중첩되는 제5 부분을 포함하여 이루어진 전계 발광 표시 장치를 제공한다.
본 발명의 일 실시예에 따르면, 쉴드층과 포토 레지스트층을 이용하여 서브 화소 별로 상이한 광을 발광하는 발광층을 패턴 형성할 수 있기 때문에, 조밀하게 배열되는 서브 화소에 상기 발광층을 정밀하게 패턴 형성할 수 있다.
특히, 본 발명의 일 실시예에 따르면, 제1 전극과 뱅크 위에 보호층을 형성하고 상기 보호층 위에 발광층을 패턴 형성하기 때문에, 상기 쉴드층과 포토 레지스트층을 리프트 오프로 제거하고 애싱처리를 통해 잔존하는 쉴드층을 추가로 제거할 때 상기 제1 전극과 뱅크를 보호할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 AB라인의 일 실시예에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광층의 구조를 도시한 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 CD라인의 일 실시예에 따른 단면도이다.
도 5a 내지 도 5k는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 제조 공정도이다.
도 6은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 AB라인의 다른 실시예에 따른 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 발광층의 구조를 도시한 개략적인 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 8의 AB라인의 일 실시예에 따른 단면도이다.
도 10a 내지 도 10c는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 10a는 도 8의 CD라인의 일 실시예에 따른 단면도이고, 도 10b는 도 8의 EF라인의 일 실시예에 따른 단면도이고, 도 10c는 도 8의 GH라인의 일 실시예에 따른 단면도이다.
도 11a 내지 도 11c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100) 상에 구비된 복수의 화소(P1, P2)를 포함하여 이루어진다.
상기 복수의 화소(P1, P2)는 서로 인접하는 제1 화소(P1) 및 제2 화소(P2)를 포함한다. 도면에는, 세로 방향으로 인접하는 2개의 화소(P1, P2) 만을 도시하였지만, 가로 방향 및 세로 방향으로 복수의 화소(P1, P2)가 배열된다.
각각의 화소(P1, P2)는 복수의 서브 화소(SP1, SP2, SP3)를 포함하여 이루어진다. 복수의 서브 화소(SP1, SP2, SP3)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함하여 이루어질 수 있다.
상기 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)가 가로 방향으로 순서대로 배열됨으로써, 상기 제1 서브 화소(SP1)와 상기 제2 서브 화소(SP2)는 서로 인접하게 배치되고, 상기 제2 서브 화소(SP2)와 제3 서브 화소(SP3)도 서로 인접하게 배치될 수 있다.
상기 제1 서브 화소(SP1)는 적색(R) 광을 방출하도록 구비되고, 상기 제2 서브 화소(SP2)는 녹색(G) 광을 방출하도록 구비되고, 상기 제3 서브 화소(SP3)는 청색(B) 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니고, 각각의 서브 화소(SP1, SP2, SP3)에서 방출되는 광의 색상은 다양하게 변경될 수 있다. 도면에는, 세로 방향으로 동일한 색상의 광을 방출하는 서브 화소(SP1, SP2, SP3)가 배열되는 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 각각의 화소(P1, P2) 별로 복수의 서브 화소(SP1, SP2, SP3)의 배열 구조는 당업계에 공지된 다양한 구조로 변경될 수 있다.
상기 제1 서브 화소(SP1)는 적색(R) 광을 방출하는 적색 발광층(EML(R))을 포함하고, 상기 제2 서브 화소(SP2)는 녹색(G) 광을 방출하는 녹색 발광층(EML(G))을 포함하고, 상기 제3 서브 화소(SP3)는 청색(B) 광을 방출하는 청색 발광층(EML(B))을 포함할 수 있다.
이때, 상기 적색 발광층(EML(R))은 상기 제1 화소(P1)의 제1 서브 화소(SP1) 및 상기 제2 화소(P2)의 제1 서브 화소(SP1) 각각에 패턴 형성된다. 즉, 상기 제1 화소(P1)의 제1 서브 화소(SP1)에 형성된 적색 발광층(EML(R))은 상기 제2 화소(P2)의 제1 서브 화소(SP1)에 형성된 적색 발광층(EML(R))과 이격되어 있다.
유사하게, 상기 녹색 발광층(EML(G))은 상기 제1 화소(P1)의 제2 서브 화소(SP2) 및 상기 제2 화소(P2)의 제2 서브 화소(SP2) 각각에 패턴 형성된다. 즉, 상기 제1 화소(P1)의 제2 서브 화소(SP2)에 형성된 녹색 발광층(EML(G))은 상기 제2 화소(P2)의 제2 서브 화소(SP2)에 형성된 녹색 발광층(EML(G))과 이격되어 있다. 또한, 상기 청색 발광층(EML(B))은 상기 제1 화소(P1)의 제3 서브 화소(SP3) 및 상기 제2 화소(P2)의 제3 서브 화소(SP3) 각각에 패턴 형성된다. 즉, 상기 제1 화소(P1)의 제3 서브 화소(SP3)에 형성된 청색 발광층(EML(B))은 상기 제2 화소(P2)의 제3 서브 화소(SP3)에 형성된 청색 발광층(EML(B))과 이격되어 있다.
이하에서는 단면구조를 통해서 본 발명의 일 실시예에 따른 전계 발광 표시 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 AB라인의 일 실시예에 따른 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 제1 전극(300), 뱅크(400), 보호층(500), 발광층(600), 제2 전극(700), 및 봉지층(800)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. 상기 기판(100)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다. 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어질 수 있고, 따라서, 상기 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다.
상기 회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 서브 화소(SP1, SP2, SP3) 별로 구비되어 있다.
상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.
상기 구동 박막 트랜지스터는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 제1 전극(300)에 공급하는 역할을 한다.
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다.
상기 커패시터는 상기 구동 박막 트랜지스터에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 상기 구동 박막 트랜지스터의 게이트 단자 및 소스 단자에 각각 연결된다.
상기 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터 각각은, 보텀 게이트(Bottom Gate) 구조 또는 탑 게이트(Top Gate) 구조 등 당업계에 공지된 다양한 구조로 변경될 수 있다. 또한, 상기 회로 소자층(200)은 상기 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터를 보호하기 위한 패시베이션층 및 상기 패시베이셔층 상에 구비된 평탄화층을 추가로 포함할 수 있다.
상기 제1 전극(300)은 상기 회로 소자층(200) 상에서 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 즉, 제1 서브 화소(SP1)에 하나의 제1 전극(300)이 형성되어 있고, 제2 서브 화소(SP2)에 다른 하나의 제1 전극(300)이 형성되어 있고, 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(300)이 형성되어 있다. 상기 제1 전극(300)은 전계 발광 표시 장치의 양극으로 기능할 수 있다.
상기 제1 전극(300)은 상기 회로 소자층(200)에 구비된 구동 박막 트랜지스터와 연결되어 있다. 구체적으로, 상기 제1 전극(300)은 상기 패시베이셔층과 상기 평탄화층에 구비된 콘택홀을 통해서 상기 구동 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결되어 있다.
상기 뱅크(400)는 상기 제1 전극(300)의 가장자리를 가리면서 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 형성된다. 상기 뱅크(400)는 상하 좌우로 인접하는 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 형성됨으로써 전체적으로 매트릭스 구조로 형성될 수 있다. 상기 뱅크(400)에 의해서 복수의 서브 화소(SP1, SP2, SP3)에 발광 영역이 정의된다. 즉, 상기 뱅크(400)에 의해 가려지지 않고 노출된 상기 제1 전극(300)의 노출 영역이 발광 영역을 구성하게 된다.
상기 보호층(500)은 상기 뱅크(400)에 의해 가려지지 않고 노출된 상기 제1 전극(300)의 상면 및 상기 뱅크(400)의 상면 상에 형성되어 상기 제1 전극(300) 및 상기 뱅크(400)를 보호한다.
상기 보호층(500)은 서로 두께가 상이한 제1 부분(510), 제2 부분(520), 제3 부분(530), 및 제4 부분(540)을 포함하여 이루어진다.
상기 제1 부분(510)은 제1 서브 화소(SP1)와 중첩되도록 형성된다. 구체적으로, 상기 제1 부분(510)은 상기 제1 서브 화소(SP1)의 제1 전극(300)의 상면에 형성되며, 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장될 수 있다.
상기 제2 부분(520)은 제2 서브 화소(SP2)와 중첩되도록 형성된다. 구체적으로, 상기 제2 부분(520)은 상기 제2 서브 화소(SP2)의 제1 전극(300)의 상면에 형성되며, 상기 제2 서브 화소(SP2)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장될 수 있다.
상기 제3 부분(530)은 제3 서브 화소(SP3)와 중첩되도록 형성된다. 구체적으로, 상기 제3 부분(530)은 상기 제3 서브 화소(SP3)의 제1 전극(300)의 상면에 형성되며, 상기 제3 서브 화소(SP3)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장될 수 있다.
상기 제4 부분(540)은 서브 화소(SP1, SP2, SP3) 사이의 경계 영역과 중첩되도록 형성되며, 구체적으로, 상기 뱅크(400)의 상면에 형성된다. 즉, 상기 제4 부분(540)은 상기 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 뱅크(400)의 상면, 상기 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이의 뱅크(400)의 상면, 및 제3 서브 화소(SP3)와 제1 서브 화소(SP1) 사이의 뱅크(400)의 상면에 각각 형성된다.
상기 제4 부분(540)은 상기 제1 부분(510)과 제2 부분(520) 사이에서 상기 제1 부분(510)과 제2 부분(520) 각각과 연결되고, 상기 제2 부분(520)과 제3 부분(530) 사이에서 상기 제2 부분(520)과 제2 부분(520) 각각과 연결되고, 상기 제3 부분(530)과 제1 부분(510) 사이에서 상기 제3 부분(530)과 제1 부분(510) 각각과 연결된다. 따라서, 상기 제1 부분(510), 제2 부분(520), 제3 부분(530), 및 제4 부분(540)은 전체적으로 연결된 일체의 구조로 이루어진다. 또한, 상기 제1 부분(510), 제2 부분(520), 제3 부분(530), 및 제4 부분(540)은 서로 동일한 물질로 이루어진다.
상기 제1 부분(510)은 제1 두께(t1)로 이루어지고, 상기 제2 부분(520)은 제2 두께(t2)로 이루어지고, 상기 제3 부분(530)은 제3 두께(t3)로 이루어지고, 상기 제4 부분(540)은 제4 두께(t4)로 이루어진다. 이때, 상기 두께(t1, t2, t3, t4) 사이에는 상기 제1 두께(t1)가 가장 두껍고, 상기 제2 두께(t2)가 두 번째로 두껍고, 상기 제3 두께(t3)가 세 번째로 두껍고, 상기 제4 두께(t4)가 가장 얇다. 즉, 상기 두께(t1, t2, t3, t4) 사이에는 t1 〉t2 〉t3 〉t4의 관계를 가진다.
이와 같이, 본 발명의 일 실시예에 따르면, 상기 제1 전극(300)의 상면 상에 보호층(500)이 형성되어 있기 때문에, 제조 공정 중에 상기 제1 전극(300)의 상면에 잔존할 수 있는 이물질을 상기 보호층(500)이 덮을 수 있어서 상기 이물질로 인한 쇼트 문제를 방지할 수 있다. 구체적으로 설명하면, 상기 제1 전극(300)과 상기 뱅크(400)을 형성한 이후에는 기판 이송 공정, 세정 공정 및 베이킹 공정 등을 이어서 수행하게 되는데 이 과정에서 상기 제1 전극(300)의 상면 상에 이물질이 잔존할 수 있다. 상기 제1 전극(300)의 상면에 이물질이 잔존한 상태에서 그 위에 상기 발광층(600)과 상기 제2 전극(700)을 형성하게 되면 상기 이물질이 형성된 부분에서 상기 발광층(600)이 원활히 적층되지 않아서 상기 제1 전극(300)과 상기 제2 전극(700) 사이에 쇼트가 발생할 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 상기 제1 전극(300)의 상면 상에 보호층(500)을 형성함으로써, 비록 상기 제1 전극(300)의 상면에 이물질이 잔존한다 하여도 그 이물질을 상기 보호층(500)이 덮게 되므로 상기 제1 전극(300)과 상기 제2 전극(700) 사이에 쇼트 문제가 방지될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 뱅크(400)의 상면 상에 보호층(500)이 형성되어 있기 때문에, 상기 뱅크(400)에서 발생될 수 있는 가스를 상기 보호층(500)이 차단할 수 있다. 구체적으로 설명하면, 상기 뱅크(400)는 주로 유기물로 이루어지는데, 이와 같은 유기물은 고온에서 가스를 방출할 수 있다. 따라서, 상기 뱅크(400)의 형성 이후에 고온에서 유기물을 증착하거나 또는 봉지층(800) 합착을 위해서 고온의 경화 또는 베이킹 공정을 수행하는 과정에서 상기 뱅크(400)로부터 가스가 방출될 수 있는데, 본 발명의 일 실시예에서는 상기 보호층(500)이 상기 뱅크(400)에서 방출되는 가스를 차단할 수 있기 때문에, 상기 가스로 인해서 발광층(600)이 손상되는 문제가 방지될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 보호층(500)을 구성하는 상기 제1 부분(510), 제2 부분(520), 및 제3 부분(530)의 두께가 서로 상이하기 때문에, 서브 화소(SP1, SP2, SP3) 별로 용이하게 마이크로 캐버티 효과를 구현할 수 있다. 구체적으로 설명하면, 상기 제1 전극(300)이 반사 전극을 포함하고 상기 제2 전극(700)이 반투명 전극을 포함할 경우 상기 반사 전극과 상기 반투명 전극 사이에서 광의 반사와 재반사가 반복될 수 있는데, 이때 상기 반사 전극과 상기 반투명 전극 사이의 거리가 특정 파장의 광의 반파장(λ/2)의 정수배가 되면 보강간섭이 일어나 광의 외부 추출 효율이 향상될 수 있다. 이와 같은 광의 특성을 마이크로 캐버티(microcavity) 특성이라 한다.
이와 같은 마이크로 캐버티 특성을 구현하기 위해서, 서브 화소(SP1, SP2, SP3) 별로 상기 제1 전극(300)과 상기 제2 전극(700) 사이의 거리를 특정 파장의 광의 반파장(λ/2)의 정수배가 되도록 상이하게 설정해야 하는데, 본 발명의 일 실시예에서는 제1 서브 화소(SP1)에 구비되는 제1 부분(510), 제2 서브 화소(SP2)에 구비되는 제2 부분(520), 및 제3 서브 화소(SP3)에 구비되는 제3 부분(530)의 두께가 서로 상이하기 때문에, 서브 화소(SP1, SP2, SP3) 별로 상기 제1 전극(300)과 상기 제2 전극(700) 사이의 거리를 상이하게 설정하는데 보다 유리하다. 예를 들어, 장파장의 광을 방출하여 상기 제1 전극(300)과 상기 제2 전극(700) 사이의 거리를 상대적으로 크게 설정되어야 하는 적색의 서브 화소를 상기 제1 서브 화소(SP1)로 구성할 수 있고, 단파장의 광을 방출하여 상기 제1 전극(300)과 상기 제2 전극(700) 사이의 거리를 상대적으로 작게 설정되어야 하는 청색의 서브 화소를 상기 제3 서브 화소(SP3)로 구성할 수 있다.
상기 보호층(500)이 상기 제1 전극(300)과 상기 발광층(600) 사이에 구비되기 때문에 상기 제1 전극(300)에서 생성된 정공이 상기 발광층(600)으로 공급되는 것이 상기 보호층(500)에 의해 방해 받을 수 있다. 따라서, 상기 보호층(500)은 상기 제1 전극(300)에서 생성된 정공이 상기 발광층(600)으로 공급되는 것을 용이하게 하는 물질로 이루어진 것이 바람직하다. 예를 들어, 상기 보호층(500)은 터널링 효과(tunneling effect)를 나타낼 수 있는 IZO 등의 무기물질로 이루어질 수 있다. 또한, 상기 보호층(500)의 두께를 적절히 조절함으로써 상기 터널링 효과를 증진시켜 상기 정공의 공급을 보다 용이하게 할 수 있으며, 이를 위해서 상기 보호층(500)의 두께, 특히, 가장 두꺼운 상기 제1 부분(510)의 두께를 0.3 ㎛이하로 설정할 수 있다.
상기 발광층(600)은 상기 보호층(500) 상에 형성되어 있다. 상기 발광층(600)은 하부층(610) 및 상부층(620)을 포함하여 이루어질 수 있다.
상기 하부층(610)은 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 즉, 제1 서브 화소(SP1)에 하나의 하부층(610)이 패턴 형성되고, 제2 서브 화소(SP2)에 다른 하나의 하부층(610)이 패턴 형성되고, 제3 서브 화소(SP3)에 또 다른 하나의 하부층(610)이 패턴 형성된다.
상기 제1 서브 화소(SP1)에 형성된 하부층(610)은 제1 색상, 예로서 적색(R)의 광을 방출하는 발광층을 포함하여 이루어지고, 상기 제2 서브 화소(SP2)에 형성된 하부층(610)은 제2 색상, 예로서 녹색(G)의 광을 방출하는 발광층을 포함하여 이루어지고, 상기 제3 서브 화소(SP3)에 형성된 하부층(610)은 제3 색상, 예로서 청색(B)의 광을 방출하는 발광층을 포함하여 이루어질 수 있다. 이와 같이, 본 발명의 일 실시예에 따르면 각각의 서브 화소(SP1, SP2, SP3)에서 서로 상이한 색상의 광을 방출하기 때문에 컬러 필터가 반드시 필요한 것은 아니다.
상기 제1 서브 화소(SP1)의 하부층(610)은 상기 보호층(500)의 제1 부분(510)과 중첩되며 상기 제1 부분(510)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제1 서브 화소(SP1)의 하부층(610)의 일단과 타단은 상기 제1 부분(510)의 일단과 타단과 일치할 수 있다. 또한, 상기 제2 서브 화소(SP2)의 하부층(610)은 상기 보호층(500)의 제2 부분(520)과 중첩되며 상기 제2 부분(520)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제2 서브 화소(SP2)의 하부층(610)의 일단과 타단은 상기 제2 부분(520)의 일단과 타단과 일치할 수 있다. 또한, 상기 제3 서브 화소(SP3)의 하부층(610)은 상기 보호층(500)의 제3 부분(530)과 중첩되며 상기 제3 부분(530)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제3 서브 화소(SP3)의 하부층(610)의 일단과 타단은 상기 제3 부분(530)의 일단과 타단과 일치할 수 있다. 따라서, 상기 제1 서브 화소(SP1)의 하부층(610), 상기 제2 서브 화소(SP2)의 하부층(610), 및 상기 제3 서브 화소(SP3)의 하부층(610)은 상기 보호층(500)의 제4 부분(540)을 사이에 두고 서로 이격될 수 있다.
상기 상부층(620)은 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되지 않고 각각의 서브 화소(SP1, SP2, SP3) 및 그들 사이의 경계에 일체로 형성될 수 있다. 즉, 상기 상부층(620)은 제1 내지 제3 서브 화소(SP3)에 구비된 하부층(610)의 상면 및 상기 보호층(500)의 제4 부분(540)의 상면에 형성될 수 있다.
이와 같은 하부층(610)과 상부층(620)을 포함하는 발광층(600)의 구성에 대해서 도 3을 참조하여 설명하면 다음과 같다.
도 3은 본 발명의 일 실시예에 따른 발광층의 구조를 도시한 개략적인 단면도로서, 도 3에서 알 수 있듯이, 각각의 서브 화소(SP1, SP2, SP3) 별로 하부층(610)이 서로 이격되도록 패턴 형성되어 있고, 상기 하부층(610) 상에 상부층(620)이 일체로 형성되어 있다.
제1 서브 화소(SP1)의 하부층(610)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 적색 발광층(EML(R)) 및 정공 저지층(HBL)이 순서대로 적층된 구조로 이루어질 수 있다.
제2 서브 화소(SP2)의 하부층(610)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 녹색 발광층(EML(G)) 및 정공 저지층(HBL)이 순서대로 적층된 구조로 이루어질 수 있다.
제3 서브 화소(SP3)의 하부층(610)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 청색 발광층(EML(B)) 및 정공 저지층(HBL)이 순서대로 적층된 구조로 이루어질 수 있다.
각각의 하부층(610)을 구성하는 유기층들은 당업계에 공지된 다양한 물질로 이루어질 수 있고, 상기 복수의 유기층들의 구성도 다양하게 변경될 수 있다. 예를 들어, 상기 전자 저지층(EBL)과 상기 정공 저지층(HBL) 중 적어도 하나는 생략할 수 있다.
각각의 하부층(610)을 구성하는 동일한 유기층은 서로 동일한 물질로 이루어질 수 있지만 서로 상이한 물질로 이루어질 수 있다. 예를 들어, 제1 서브 화소(SP1)의 정공 수송층(HTL), 제2 서브 화소(SP2)의 정공 수송층(HTL), 및 제3 서브 화소(SP3)의 정공 수송층(HTL)은 서로 동일한 물질로 이루어질 수도 있고 서로 상이한 물질로 이루어질 수도 있다. 또한, 각각의 하부층(610)을 구성하는 동일한 유기층은 서로 동일한 두께로 이루어질 수도 있지만 각 서브 화소(SP1, SP2, SP3) 별로 마이크로 캐버티(Micro Cavity) 특성을 고려하여 서로 상이한 두께로 이루어질 수도 있다. 예를 들어, 제1 서브 화소(SP1)의 정공 수송층(HTL)의 두께를 가장 두껍게 형성하고, 제2 서브 화소(SP2)의 정공 수송층(HTL)의 두께를 두 번째로 두껍게 형성하고, 제3 서브 화소(SP3)의 정공 수송층(HTL)의 두께를 가장 얇게 형성할 수 있다.
상기 상부층(620)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로 상기 정공 저지층(HBL) 상에 형성된 전자 수송층(ETL) 및 상기 전자 수송층(ETL) 상에 형성된 전자 주입층(EIL)을 포함하여 이루어질 수 있다. 상기 전자 주입층(EIL)으로는 무기물을 이용할 수도 있으며, 이 경우 상기 상부층(620)은 유기층과 무기층의 조합으로 이루어질 수 있다.
다시 도 2를 참조하면, 상기 제2 전극(700)은 상기 발광층(600) 상에 형성되어 있다. 상기 제2 전극(700)은 전계 발광 표시 장치의 음극(Cathode)으로 기능할 수 있다. 상기 제2 전극(700)은 각각의 서브 화소(SP1, SP2, SP3) 및 그들 사이의 경계 영역에도 형성된다. 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 상부 발광 방식으로 이루어진 경우 상기 제2 전극(700)은 상기 발광층(600)에서 발광된 광을 상부쪽으로 투과시키기 위해서 투명한 도전물질을 포함하여 이루어질 수 있다. 또한, 상기 제2 전극(700)은 반투명 전극을 포함할 수 있으며 그에 따라 서브 화소(SP1, SP2, SP3) 별로 마이크로 캐버티(Micro Cavity) 효과를 얻을 수 있다. 즉, 반투명 전극을 포함하는 제2 전극(700)과 반사 전극을 포함하는 제1 전극(300) 사이에서 광의 반사와 재반사가 반복되면서 마이크로 캐버티 효과를 얻을 수 있어 광효율이 향상될 수 있다.
상기 봉지층(800)은 상기 제2 전극(700) 상에 형성되어 상기 발광층(600)으로 외부의 수분이 침투하는 것을 방지하는 역할을 한다. 이와 같은 봉지층(800)은 무기절연물로 이루어질 수도 있고 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.
한편, 상기 제2 전극(700)과 상기 봉지층(800) 사이에 당업계에 공지된 캡핑층(Capping layer)를 추가로 형성하여 광 추출 효과를 증진시킬 수도 있다.
도 4는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 CD라인의 일 실시예에 따른 단면도이다. 이하에서는 전술한 구성과 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 4에서 알 수 있듯이, 기판(100) 상에 회로 소자층(200)이 형성되어 있고, 상기 회로 소자층(200) 상에 제1 전극(300)이 형성되어 있다. 상기 제1 전극(300)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 각각에 패턴 형성되어 있다.
상기 회로 소자층(200) 상에는 상기 제1 전극(300)의 가장자리를 가리는 뱅크(400)가 형성되어 있고, 상기 뱅크(400)에 의해 가려지지 않은 상기 제1 전극(300)의 상면 및 상기 뱅크(400) 상에는 보호층(500)이 형성되어 있다.
상기 보호층(500)은 제1 부분(510) 및 제4 부분(540)을 포함하여 이루어진다. 상기 제1 부분(510)은 제1 화소(P1) 및 제2 화소(P2) 각각에서 제1 서브 화소(SP1)의 제1 전극(300)의 상면에 형성되며 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장된다. 상기 제4 부분(540)은 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 뱅크(400)의 상면에 형성된다. 상기 제1 부분(510)은 상대적으로 두꺼운 제1 두께(t1)를 가지고 상기 제4 부분(540)은 상대적으로 얇은 제4 두께(t4)를 가지며, 상기 제1 부분(510)과 상기 제4 부분(540)은 서로 연결되어 있다.
상기 보호층(500) 상에는 하부층(610)과 상부층(620)을 포함하는 발광층(600)이 형성되어 있다. 상기 하부층(610)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 각각에 패턴 형성되어 있다. 상기 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1)에 각각 형성된 하부층(610)은 제1 색상, 예로서 적색(R)의 광을 방출하는 발광층을 포함하여 이루어진다. 상기 하부층(610)은 상기 보호층(500)의 제1 부분(510)과 중첩되며 상기 제1 부분(510)과 동일한 패턴으로 이루어질 수 있다. 상기 상부층(620)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계에도 형성된다. 따라서, 상기 상부층(620)은 제1 서브 화소(SP1)에 구비된 하부층(610)의 상면 및 상기 보호층(500)의 제4 부분(540)의 상면에 형성될 수 있다.
상기 발광층(600) 상에는 제2 전극(700)이 형성되어 있고, 상기 제2 전극(700) 상에는 봉지층(800)이 형성되어 있다.
도 5a 내지 도 5k는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 제조 공정도로서, 이는 전술한 도 2에 따른 전계 발광 표시 장치의 제조 공정에 관한 것이다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 회로 소자층(200)을 형성하고, 상기 회로 소자층(200) 상에서 서브 화소(SP1, SP2, SP3) 별로 제1 전극(300)을 형성하고, 상기 제1 전극(300)의 가장 자리를 덮도록 뱅크(400)를 형성한다. 그 후, 상기 제1 전극(300) 및 상기 뱅크(400)의 상면에 보호층(500)을 형성한다. 상기 보호층(500)은 제1 두께(t1)를 가지도록 형성한다.
다음, 도 5b에서 알 수 있듯이, 상기 보호층(500) 상에 쉴드층(910) 및 포토 레지스트층(920)을 차례로 형성하고, 그 후, 제1 서브 화소(SP1) 영역을 마스크(950)로 가린 상태에서 상기 포토 레지스트층(920) 위에서 광을 조사한다.
상기 쉴드층(910)은 후술하는 도 5e 공정에서 리프트 오프(lift off)되는 것으로서, 상기 포토 레지스트층(920) 아래에 상기 쉴드층(910)을 추가로 형성함으로써 상기 리프트 오프 공정 시 상기 포토 레지스트(920)가 잔류하지 않도록 할 수 있다. 이와 같은 쉴드층(910)은 불소 중합체를 포함하여 이루어질 수 있지만 반드시 그에 한정되는 것은 아니다.
다음, 도 5c에서 알 수 있듯이, 상기 쉴드층(910) 및 포토 레지스트층(920)에 대한 현상 공정을 수행한다. 그리하면, 상기 마스크(950)에 의해 가려지지 않은 영역, 즉, 광이 조사된 영역의 쉴드층(910) 및 포토 레지스트층(920)은 잔존하고, 상기 마스크(950)에 의해 가려진 영역, 즉, 광이 조사되지 않은 영역의 쉴드층(910) 및 포토 레지스트층(920)은 제거된다. 이와 같은 현상 공정에 의해서, 제1 서브 화소(SP1)의 보호층(500)이 노출된다.
다음, 도 5d에서 알 수 있듯이, 상기 노출된 제1 서브 화소(SP1)의 보호층(500)의 상면 및 상기 잔존하는 포토 레지스트층(920)의 상면에 발광층(600)을 구성하는 하부층(610)을 형성한다. 상기 하부층(610)은 전술한 도 3에서 제1 서브 화소(SP1)의 하부층(610)과 동일하다. 즉, 상기 하부층(610)은 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 적색 발광층(EML(R)) 및 정공 저지층(HBL)을 순서대로 적층하여 형성할 수 있다.
다음, 도 5e에서 알 수 있듯이, 상기 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 영역에 구비된 상기 쉴드층(910), 포토 레지스트층(920), 및 하부층(610)을 리프트 오프 공정을 통해서 제거한다. 그리하면, 제1 서브 화소(SP1)에만 발광층(600)을 구성하는 하부층(610)이 잔존한다.
다음, 도 5f에서 알 수 있듯이, 기판(100)의 전면에 대한 애싱(Ashing) 처리를 수행한다. 상기 애싱 처리는 상기 리프트 오프 공정 이후에 잔존할 수 있는 상기 쉴드층(910)을 완전히 제거하기 위함이다.
이와 같이 애싱 처리를 수행하게 되면, 상기 보호층(500)의 두께가 줄어들 수 있다. 제1 서브 화소(SP1)에서는 상기 보호층(500)이 상기 하부층(610)에 의해 가려져 있지만 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)에서는 상기 보호층(500)이 노출되어 있다. 따라서, 상기 애싱 처리에 의해서 상기 제1 서브 화소(SP1)의 보호층(500)의 두께는 제1 두께(t1)로 그대로 유지되지만 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)의 보호층(500)의 두께는 상기 제1 두께(t1)보다 얇은 제2 두께(t2)를 가지게 된다.
보다 구체적으로, 상기 제1 서브 화소(SP1)의 제1 전극(300)의 상면 영역 및 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제1 두께(t1)를 가지고, 그 이외의 영역에서는 상기 보호층(500)의 두께가 제2 두께(t2)를 가지게 된다.
다음, 전술한 도 5b 내지 도 5e의 공정을 반복 수행하되, 도 5b의 마스크(950)를 제2 서브 화소(SP2)로 이동하고 도 5d의 하부층(610)의 적층 구조를 전술한 도 3에서 제2 서브 화소(SP2)의 하부층(610)과 동일하게 구성한다. 그리하면, 도 5g와 같이, 제2 서브 화소(SP2)에만 발광층(600)을 구성하는 하부층(610)이 잔존한다.
다음, 도 5h에서 알 수 있듯이, 기판(100)의 전면에 대한 애싱(Ashing) 처리를 수행한다. 이와 같이 애싱 처리를 수행하게 되면, 상기 보호층(500)의 두께가 줄어들 수 있다. 제1 서브 화소(SP1) 및 제2 서브 화소(SP2)에서는 상기 보호층(500)이 상기 하부층(610)에 의해 가려져 있지만 제3 서브 화소(SP3) 및 서브 화소(SP1, SP2, SP3) 사이의 경계에서는 상기 보호층(500)이 노출되어 있다. 따라서, 상기 애싱 처리에 의해서 상기 제1 서브 화소(SP1)의 보호층(500)의 두께는 제1 두께(t1)로 그대로 유지되고 상기 제2 서브 화소(SP2)의 보호층(500)의 두께는 제2 두께(t2)로 그대로 유지되지만 상기 제3 서브 화소(SP3) 및 서브 화소(SP1, SP2, SP3) 사이의 경계 영역의 보호층(500)의 두께는 상기 제2 두께(t2)보다 얇은 제3 두께(t3)를 가지게 된다.
보다 구체적으로, 상기 제1 서브 화소(SP1)의 제1 전극(300)의 상면 영역 및 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제1 두께(t1)를 가지고, 상기 제2 서브 화소(SP2)의 제1 전극(300)의 상면 영역 및 상기 제2 서브 화소(SP2)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제2 두께(t2)를 가지고, 그 이외의 영역에서는 상기 보호층(500)의 두께가 제3 두께(t3)를 가지게 된다.
다음, 전술한 도 5b 내지 도 5e의 공정을 반복 수행하되, 도 5b의 마스크(950)를 제3 서브 화소(SP3)로 이동하고 도 5d의 하부층(610)의 적층 구조를 전술한 도 3에서 제3 서브 화소(SP3)의 하부층(610)과 동일하게 구성한다. 그리하면, 도 5i와 같이, 제3 서브 화소(SP3)에만 발광층(600)을 구성하는 하부층(610)이 잔존한다.
다음, 도 5j에서 알 수 있듯이, 기판(100)의 전면에 대한 애싱(Ashing) 처리를 수행한다. 이와 같이 애싱 처리를 수행하게 되면, 상기 보호층(500)의 두께가 줄어들 수 있다. 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)에서는 상기 보호층(500)이 상기 하부층(610)에 의해 가려져 있지만 서브 화소(SP1, SP2, SP3) 사이의 경계에서는 상기 보호층(500)이 노출되어 있다. 따라서, 상기 애싱 처리에 의해서 상기 제1 서브 화소(SP1)의 보호층(500)의 두께는 제1 두께(t1)로 그대로 유지되고 상기 제2 서브 화소(SP2)의 보호층(500)의 두께는 제2 두께(t2)로 그대로 유지되고 상기 제3 서브 화소(SP3)의 보호층(500)의 두께는 제3 두께(t3)로 그대로 유지되지만 상기 서브 화소(SP1, SP2, SP3) 사이의 경계 영역의 보호층(500)의 두께는 상기 제3 두께(t3)보다 얇은 제4 두께(t4)를 가지게 된다.
보다 구체적으로, 상기 제1 서브 화소(SP1)의 제1 전극(300)의 상면 영역 및 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제1 두께(t1)를 가지고, 상기 제2 서브 화소(SP2)의 제1 전극(300)의 상면 영역 및 상기 제2 서브 화소(SP2)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제2 두께(t2)를 가지고, 상기 제3 서브 화소(SP3)의 제1 전극(300)의 상면 영역 및 상기 제3 서브 화소(SP3)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장되는 영역에서는 상기 보호층(500)의 두께가 제3 두께(t3)를 가지고, 그 이외의 영역, 즉, 상기 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에서는 상기 보호층(500)의 두께가 제4 두께(t4)를 가지게 된다.
따라서, 제1 두께(t1)를 가지는 제1 부분(510), 제2 두께(t2)를 가지는 제2 부분(520), 제3 두께(t3)를 가지는 제3 부분(530), 및 제4 두께(t4)를 가지는 제4 부분(540)을 포함하는 보호층(500)이 형성된다.
다음, 도 5k에서 알 수 있듯이, 상기 서브 화소(SP1, SP2, SP3) 각각에 구비된 하부층(610)의 상면 및 상기 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 구비된 보호층(500)의 제4 부분(540)의 상면에 상부층(620)을 형성하여, 하부층(610)과 상부층(620)으로 이루어진 발광층(600)을 형성한다.
그 후, 상기 발광층(600)의 상부층(620) 상에 제2 전극(700)을 형성하고, 상기 제2 전극(700) 상에 봉지층(800)을 형성한다.
이와 같이 본 발명의 일 실시예에 따르면, 상기 쉴드층(910) 및 포토 레지스트층(920)을 이용하여 서브 화소(SP1, SP2, SP3) 별로 상이한 광을 발광하는 발광층(600)의 하부층(610)을 패턴 형성할 수 있기 때문에, 조밀하게 배열되는 서브 화소(SP1, SP2, SP3)에 상기 발광층(600)의 하부층(610)을 정밀하게 패턴 형성할 수 있다.
특히, 본 발명의 일 실시예에 따르면, 상기 쉴드층(910)의 아래에 보호층(500)을 추가로 형성하기 때문에, 상기 쉴드층(910) 및 포토 레지스트층(920)을 리프트 오프로 제거하고 상기 애싱처리를 통해 잔존하는 쉴드층(910)을 추가로 제거할 때 상기 제1 전극(300)과 뱅크(400)를 보호할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 1의 AB라인의 다른 실시예에 따른 단면도이다. 도 6에 따른 전계 발광 표시 장치는 발광층(600)의 구성이 변경된 것을 제외하고 전술한 도 2에 따른 전계 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 2에 따르면, 발광층(600)이 서브 화소(SP1, SP2, SP3) 별로 패턴 형성된 하부층(610), 및 각각의 서브 화소(SP1, SP2, SP3)와 그들 사이의 경계에 일체로 형성된 상부층(620)으로 이루어진다.
그에 반하여, 도 6에 따르면, 발광층(600) 전체가 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 즉, 제1 서브 화소(SP1)에 제1 색상, 예로서 적색(R)의 광을 방출하는 발광층(600)이 패턴 형성되어 있고, 제2 서브 화소(SP2)에 제2 색상, 예로서 녹색(G)의 광을 방출하는 발광층(600)이 패턴 형성되어 있고, 제3 서브 화소(SP3)에 제3 색상, 예로서 청색(B)의 광을 방출하는 발광층(600)이 패턴 형성되어 있다.
상기 제1 서브 화소(SP1)의 발광층(600)은 상기 보호층(500)의 제1 부분(510)과 중첩되며 상기 제1 부분(510)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제1 서브 화소(SP1)의 발광층(600)의 일단과 타단은 상기 제1 부분(510)의 일단과 타단과 일치할 수 있다. 또한, 상기 제2 서브 화소(SP2)의 발광층(600)은 상기 보호층(500)의 제2 부분(520)과 중첩되며 상기 제2 부분(520)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제2 서브 화소(SP2)의 발광층(600)의 일단과 타단은 상기 제2 부분(520)의 일단과 타단과 일치할 수 있다. 또한, 상기 제3 서브 화소(SP3)의 발광층(600)은 상기 보호층(500)의 제3 부분(530)과 중첩되며 상기 제3 부분(530)과 동일한 패턴으로 이루어질 수 있다. 즉, 상기 제3 서브 화소(SP3)의 발광층(600)의 일단과 타단은 상기 제3 부분(530)의 일단과 타단과 일치할 수 있다. 따라서, 상기 제1 서브 화소(SP1)의 발광층(600), 상기 제2 서브 화소(SP2)의 발광층(600), 및 상기 제3 서브 화소(SP3)의 발광층(600)은 상기 보호층(500)의 제4 부분(540)을 사이에 두고 서로 이격될 수 있다.
이와 같은 발광층(600)의 구성에 대해서 도 7을 참조하여 설명하면 다음과 같다.
도 7은 본 발명의 다른 실시예에 따른 발광층의 구조를 도시한 개략적인 단면도로서, 도 7에서 알 수 있듯이, 각각의 서브 화소(SP1, SP2, SP3) 별로 발광층(600)이 서로 이격되도록 패턴 형성되어 있다.
제1 서브 화소(SP1)의 발광층(600)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 적색 발광층(EML(R)), 정공 저지층(HBL), 전자 수송층(ETL) 및 전자 주입층(EIL)이 순서대로 적층된 구조로 이루어질 수 있다.
제2 서브 화소(SP2)의 발광층(600)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 녹색 발광층(EML(G)), 정공 저지층(HBL), 전자 수송층(ETL) 및 전자 주입층(EIL)이 순서대로 적층된 구조로 이루어질 수 있다.
제3 서브 화소(SP3)의 발광층(600)은 복수의 유기층으로 이루어질 수 있으며, 구체적으로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 저지층(EBL), 청색 발광층(EML(B)), 정공 저지층(HBL), 전자 수송층(ETL) 및 전자 주입층(EIL)이 순서대로 적층된 구조로 이루어질 수 있다.
각각의 발광층(600)을 구성하는 유기층들의 구체적인 구성은 전술한 도 3과 동일하므로 반복 설명은 생략하기로 한다.
도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다. 도 8에 따른 전계 발광 표시 장치는 발광층의 구조가 변경된 것을 제외하고 전술한 도 1에 따른 전계 발광 표시 장치와 동일하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 1에 따르면, 제1 화소(P1)의 제1 서브 화소(SP1)에 구비된 적색 발광층(EML(R))은 제2 화소(P2)의 제1 서브 화소(SP1)에 구비된 적색 발광층(EML(R))과 이격되어 있고, 상기 제1 화소(P1)의 제2 서브 화소(SP2)에 구비된 녹색 발광층(EML(G))은 상기 제2 화소(P2)의 제2 서브 화소(SP2)에 구비된 녹색 발광층(EML(G))과 이격되어 있고, 상기 제1 화소(P1)의 제3 서브 화소(SP3)에 구비된 청색 발광층(EML(B))은 상기 제2 화소(P2)의 제3 서브 화소(SP3)에 구비된 청색 발광층(EML(B))과 이격되어 있다.
그에 반하여, 도 8에 따르면, 제1 화소(P1)의 제1 서브 화소(SP1)에 구비된 적색 발광층(EML(R))은 제2 화소(P2)의 제1 서브 화소(SP1)에 구비된 적색 발광층(EML(R))과 연결되어 있다. 즉, 적색 발광층(EML(R))은 제1 화소(P1)와 제2 화소(P2) 사이의 경계 영역에도 형성된다. 또한, 상기 제1 화소(P1)의 제2 서브 화소(SP2)에 구비된 녹색 발광층(EML(G))은 상기 제2 화소(P2)의 제2 서브 화소(SP2)에 구비된 녹색 발광층(EML(G))과 연결되어 있다. 즉, 녹색 발광층(EML(G))은 제1 화소(P1)와 제2 화소(P2) 사이의 경계 영역에도 형성된다. 또한, 상기 제1 화소(P1)의 제3 서브 화소(SP3)에 구비된 청색 발광층(EML(B))은 상기 제2 화소(P2)의 제3 서브 화소(SP3)에 구비된 청색 발광층(EML(B))과 연결되어 있다. 즉, 청색 발광층(EML(B))은 제1 화소(P1)와 제2 화소(P2) 사이의 경계 영역에도 형성된다.
이와 같이, 도 8에 따르면, 적색 발광층(EML(R)), 녹색 발광층(EML(G)), 및 청색 발광층(EML(B))이 제1 방향, 예로서, 상하 방향으로 교대로 연장됨으로써, 전체적으로 스트라이프 구조로 발광층(EML(R), EML(G), EML(B))이 형성된다.
도 9는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 8의 AB라인의 일 실시예에 따른 단면도이다.
도 8의 AB라인의 단면은 전술한 도 1의 AB라인의 단면과 동일하고, 그에 따라, 도 9는 전술한 도 2와 동일하다. 따라서, 도 9에 대한 반복 설명은 생략하기로 한다.
한편, 도시하지는 않았지만, 도 9의 발광층(600)의 구조는 전술한 도 6 및 도 7의 발광층(600)의 구조로 변경될 수 있다.
도 10a 내지 도 10c는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 도 10a는 도 8의 CD라인의 일 실시예에 따른 단면도이고, 도 10b는 도 8의 EF라인의 일 실시예에 따른 단면도이고, 도 10c는 도 8의 GH라인의 일 실시예에 따른 단면도이다.
우선, 도 10a를 참조하여 도 8의 CD라인에 대해서 설명하면, 기판(100) 상에 회로 소자층(200)이 형성되어 있고, 상기 회로 소자층(200) 상에 제1 전극(300)이 형성되어 있다. 상기 제1 전극(300)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 각각에 패턴 형성되어 있다.
상기 회로 소자층(200) 상에는 상기 제1 전극(300)의 가장자리를 가리는 뱅크(400)가 형성되어 있고, 상기 뱅크(400)에 의해 가려지지 않은 상기 제1 전극(300)의 상면 및 상기 뱅크(400) 상에는 보호층(500)이 형성되어 있다.
상기 보호층(500)은 제1 부분(510) 및 제5 부분(550)을 포함하여 이루어진다.
상기 제1 부분(510)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1)와 각각 중첩되는 부분이고, 상기 제5 부분(550)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역과 중첩되는 부분이다.
상기 제1 부분(510)은 상기 제1 서브 화소(SP1)의 제1 전극(300)의 상면에서 상기 제1 서브 화소(SP1)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장된다. 상기 제5 부분(550)은 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 뱅크(400)의 상면에 형성된다. 상기 제1 부분(510)과 상기 제5 부분(550)은 서로 연결되어 있다.
상기 제1 부분(510)과 상기 제5 부분(550)은 서로 동일한 두께, 구체적으로 제1 두께(t1)를 가지도록 형성되어 있다.
상기 보호층(500) 상에는 하부층(610)과 상부층(620)을 포함하는 발광층(600)이 형성되어 있다. 상기 하부층(610)은 상기 제1 부분(510)과 제5 부분(550) 전체의 상면에 형성되어 있다. 즉, 상기 하부층(610)은 제1 화소(P1)의 제1 서브 화소(SP1) 영역, 제2 화소(P2)의 제1 서브 화소(SP1) 영역, 및 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역에 일체로 형성된다. 상기 하부층(610)은 제1 색상, 예로서 적색(R)의 광을 방출하는 발광층을 포함하여 이루어진다. 또한, 상기 상부층(620)은 상기 하부층(610) 전체의 상면에 형성되어 있다.
상기 발광층(600) 상에는 제2 전극(700)이 형성되어 있고, 상기 제2 전극(700) 상에는 봉지층(800)이 형성되어 있다.
다음, 도 10b를 참조하여 도 8의 EF라인에 대해서 설명하면, 기판(100) 상에 회로 소자층(200)이 형성되어 있고, 상기 회로 소자층(200) 상에 제1 전극(300)이 형성되어 있다. 상기 제1 전극(300)은 제1 화소(P1)의 제2 서브 화소(SP2) 및 제2 화소(P2)의 제2 서브 화소(SP2) 각각에 패턴 형성되어 있다.
상기 회로 소자층(200) 상에는 상기 제1 전극(300)의 가장자리를 가리는 뱅크(400)가 형성되어 있고, 상기 뱅크(400)에 의해 가려지지 않은 상기 제1 전극(300)의 상면 및 상기 뱅크(400) 상에는 보호층(500)이 형성되어 있다.
상기 보호층(500)은 제2 부분(520) 및 제5 부분(550)을 포함하여 이루어진다.
상기 제2 부분(520)은 제1 화소(P1)의 제2 서브 화소(SP2) 및 제2 화소(P2)의 제2 서브 화소(SP2)와 각각 중첩되는 부분이고, 상기 제5 부분(550)은 제1 화소(P1)의 제2 서브 화소(SP2) 및 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 경계 영역과 중첩되는 부분이다.
상기 제2 부분(520)은 상기 제2 서브 화소(SP2)의 제1 전극(300)의 상면에서 상기 제2 서브 화소(SP2)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장된다. 상기 제5 부분(550)은 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP1) 사이의 뱅크(400)의 상면에 형성된다. 상기 제2 부분(520)과 상기 제5 부분(550)은 서로 연결되어 있다.
상기 제2 부분(520)과 상기 제5 부분(550)은 서로 동일한 두께, 구체적으로 제2 두께(t2)를 가지도록 형성되어 있다.
상기 보호층(500) 상에는 하부층(610)과 상부층(620)을 포함하는 발광층(600)이 형성되어 있다. 상기 하부층(610)은 상기 제2 부분(520)과 제5 부분(550) 전체의 상면에 형성되어 있다. 즉, 상기 하부층(610)은 제1 화소(P1)의 제2 서브 화소(SP2) 영역, 제2 화소(P2)의 제2 서브 화소(SP2) 영역, 및 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 경계 영역에 일체로 형성된다. 상기 하부층(610)은 제2 색상, 예로서 녹색(G)의 광을 방출하는 발광층을 포함하여 이루어진다. 또한, 상기 상부층(620)은 상기 하부층(610) 전체의 상면에 형성되어 있다.
상기 발광층(600) 상에는 제2 전극(700)이 형성되어 있고, 상기 제2 전극(700) 상에는 봉지층(800)이 형성되어 있다.
다음, 도 10c를 참조하여 도 8의 GH라인에 대해서 설명하면, 기판(100) 상에 회로 소자층(200)이 형성되어 있고, 상기 회로 소자층(200) 상에 제1 전극(300)이 형성되어 있다. 상기 제1 전극(300)은 제1 화소(P1)의 제2 서브 화소(SP2) 및 제2 화소(P2)의 제2 서브 화소(SP2) 각각에 패턴 형성되어 있다.
상기 회로 소자층(200) 상에는 상기 제1 전극(300)의 가장자리를 가리는 뱅크(400)가 형성되어 있고, 상기 뱅크(400)에 의해 가려지지 않은 상기 제1 전극(300)의 상면 및 상기 뱅크(400) 상에는 보호층(500)이 형성되어 있다.
상기 보호층(500)은 제3 부분(530) 및 제5 부분(550)을 포함하여 이루어진다.
상기 제3 부분(530)은 제1 화소(P1)의 제3 서브 화소(SP3) 및 제2 화소(P2)의 제3 서브 화소(SP3)와 각각 중첩되는 부분이고, 상기 제5 부분(550)은 제1 화소(P1)의 제3 서브 화소(SP3) 및 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 경계 영역과 중첩되는 부분이다.
상기 제3 부분(530)은 상기 제3 서브 화소(SP3)의 제1 전극(300)의 상면에서 상기 제3 서브 화소(SP3)와 인접하는 뱅크(400)의 측면을 따라 그 뱅크(400)의 상면 일부까지 연장된다. 상기 제5 부분(550)은 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 뱅크(400)의 상면에 형성된다. 상기 제3 부분(530)과 상기 제5 부분(550)은 서로 연결되어 있다.
상기 제3 부분(530)과 상기 제5 부분(550)은 서로 동일한 두께, 구체적으로 제3 두께(t3)를 가지도록 형성되어 있다.
상기 보호층(500) 상에는 하부층(610)과 상부층(620)을 포함하는 발광층(600)이 형성되어 있다. 상기 하부층(610)은 상기 제3 부분(530)과 제5 부분(550) 전체의 상면에 형성되어 있다. 즉, 상기 하부층(610)은 제1 화소(P1)의 제3 서브 화소(SP3) 영역, 제2 화소(P2)의 제3 서브 화소(SP3) 영역, 및 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 경계 영역에 일체로 형성된다. 상기 하부층(610)은 제3 색상, 예로서 청색(B)의 광을 방출하는 발광층을 포함하여 이루어진다. 또한, 상기 상부층(620)은 상기 하부층(610) 전체의 상면에 형성되어 있다.
상기 발광층(600) 상에는 제2 전극(700)이 형성되어 있고, 상기 제2 전극(700) 상에는 봉지층(800)이 형성되어 있다.
이상과 같이, 도 10a 내지 도 10c에 따르면, 상기 제1 화소(P1)의 제1 서브 화소(SP1) 및 상기 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역과 중첩되는 제5 부분(550)의 두께는 상기 제1 부분(510)의 두께와 동일하고, 상기 제1 화소(P1)의 제2 서브 화소(SP2) 및 상기 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 경계 영역과 중첩되는 제5 부분(550)의 두께는 상기 제2 부분(520)의 두께와 동일하고, 상기 제1 화소(P1)의 제3 서브 화소(SP3) 및 상기 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 경계 영역과 중첩되는 제5 부분(550)의 두께는 상기 제3 부분(530)의 두께와 동일하다.
그에 반하여, 전술한 도 1 및 도 4에 따른 전계 발광 표시 장치의 경우에는 상기 제1 화소(P1)의 제1 서브 화소(SP1) 및 상기 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역과 중첩되는 보호층(500)의 두께, 상기 제1 화소(P1)의 제2 서브 화소(SP2) 및 상기 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 경계 영역과 중첩되는 보호층(500)의 두께, 및 상기 제1 화소(P1)의 제3 서브 화소(SP3) 및 상기 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 경계 영역과 중첩되는 보호층(500)의 두께는 모두 상기 서브 화소(SP1, SP2, SP3) 사이의 경계 영역과 중첩되는 제4 부분(540)의 두께, 즉, 제4 두께(t4)와 동일하다.
도 11a내지 도 11c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 11a는 개략적인 사시도이고, 도 11b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 11c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 11a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다.
상기 수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.
상기 헤드 장착 밴드(30)는 상기 수납 케이스(10)에 고정된다. 상기 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 상기 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.
도 11b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11), 상기 렌즈 어레이(13), 및 상기 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 상기 좌안용 표시 장치(12)는 좌안 영상을 표시하고 상기 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 상기 좌안용 표시 장치(12)와 상기 우안용 표시 장치(11) 각각은 전술한 도 1 내지 도 10c에 따른 전계 발광 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 10c에서 화상이 표시되는 면, 예를 들어 봉지층(800)이 상기 렌즈 어레이(13)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 각각과 이격되면서 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)의 전방 및 상기 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 각각과 이격되면서 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)의 전방 및 상기 우안용 표시 장치(11)의 후방에 위치할 수 있다.
상기 렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 상기 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 상기 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 상기 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.
도 11c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 11c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
상기 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)는 상기 투과창(15)을 가리지 않으면서 상기 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 상기 좌안용 표시 장치(12)가 상기 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 상기 투과 반사부(14)에 영상을 제공할 수 있다.
상기 좌안용 표시 장치(12)는 전술한 도 1 내지 도 10c에 따른 전계 발광 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 10c에서 화상이 표시되는 면, 예를 들어 봉지층(800)이 상기 투과 반사부(14)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 투과반사부(14) 사이에 구비될 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
상기 투과 반사부(14)는 상기 렌즈 어레이(13)와 상기 투과창(15) 사이에 배치된다. 상기 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 상기 반사면(14a)은 상기 좌안용 표시 장치(12)에 표시된 영상이 상기 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 상기 투과층(15)을 통해서 외부의 배경과 상기 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
상기 투과층(15)은 상기 투과 반사부(14)의 전방에 배치되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 회로 소자층
300: 제1 전극 400: 뱅크
500: 보호층 510: 제1 부분
520: 제2 부분 530: 제3 부분
540: 제4 부분 600: 발광층
700: 제2 전극 800: 봉지층

Claims (22)

  1. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판;
    상기 기판 상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각에 구비된 제1 전극;
    상기 제1 전극의 가장자리를 가리면서 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계에 구비된 뱅크;
    상기 제1 전극 및 상기 뱅크 상에 구비된 보호층;
    상기 보호층 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고,
    상기 보호층은 상기 제1 서브 화소와 중첩되는 제1 부분, 상기 제2 서브 화소와 중첩되는 제2 부분, 상기 제3 서브 화소와 중첩되는 제3 부분, 및 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계와 중첩되는 제4 부분을 포함하고,
    상기 제1 부분의 두께는 상기 제2 부분의 두께보다 두껍고, 상기 제2 부분의 두께는 상기 제3 부분의 두께보다 두껍고, 상기 제3 부분의 두께는 상기 제4 부분의 두께보다 두꺼운 전계 발광 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 부분은 상기 제1 서브 화소의 제1 전극의 상면 및 상기 제1 서브 화소와 인접하는 뱅크의 측면을 따라 상면 일부까지 연장되고,
    상기 제2 부분은 상기 제2 서브 화소의 제1 전극의 상면 및 상기 제2 서브 화소와 인접하는 뱅크의 측면을 따라 상면 일부까지 연장되고,
    상기 제3 부분은 상기 제3 서브 화소의 제1 전극의 상면 및 상기 제3 서브 화소와 인접하는 뱅크의 측면을 따라 상면 일부까지 연장되고,
    상기 제4 부분은 상기 제1 서브 화소와 제2 서브 화소 사이의 뱅크의 상면 및 상기 제2 서브 화소와 제3 서브 화소 사이의 뱅크의 상면에 구비된 전계 발광 표시 장치.
  4. 제3항에 있어서,
    상기 제4 부분은 상기 제1 부분과 상기 제2 부분 사이에서 상기 제1 부분과 상기 제2 부분 각각과 연결되고, 상기 제2 부분과 상기 제3 부분 사이에서 상기 제2 부분과 상기 제3 부분 각각과 연결된 전계 발광 표시 장치.
  5. 제1항에 있어서,
    상기 발광층은 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소 각각에 서로 이격되도록 패턴된 하부층 및 상기 하부층 상에서 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각의 영역, 및 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 사이의 경계 영역에 구비된 상부층을 포함하여 이루어진 전계 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제1 서브 화소에 구비된 하부층은 상기 보호층의 제1 부분과 동일한 패턴으로 이루어지고, 상기 제2 서브 화소에 구비된 하부층은 상기 보호층의 제2 부분과 동일한 패턴으로 이루어지고, 상기 제3 서브 화소에 구비된 하부층은 상기 보호층의 제3 부분과 동일한 패턴으로 이루어진 전계 발광 표시 장치.
  7. 제6항에 있어서,
    상기 제1 서브 화소에 구비된 하부층은 적색 발광층을 포함한 복수의 유기층으로 이루어지고, 상기 제2 서브 화소에 구비된 하부층은 녹색 발광층을 포함한 복수의 유기층으로 이루어지고, 상기 제3 서브 화소에 구비된 하부층은 청색 발광층을 포함하는 복수의 유기층으로 이루어진 전계 발광 표시 장치.
  8. 제1항에 있어서,
    상기 발광층은 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소 각각에 서로 이격되도록 패턴되어 있는 전계 발광 표시 장치.
  9. 제8항에 있어서,
    상기 제1 서브 화소에 구비된 발광층은 상기 보호층의 제1 부분과 동일한 패턴으로 이루어지고, 상기 제2 서브 화소에 구비된 발광층은 상기 보호층의 제2 부분과 동일한 패턴으로 이루어지고, 상기 제3 서브 화소에 구비된 발광층은 상기 보호층의 제3 부분과 동일한 패턴으로 이루어진 전계 발광 표시 장치.
  10. 제1항에 있어서,
    상기 보호층의 최대 두께는 0.3 ㎛이하인 전계 발광 표시 장치.
  11. 기판 상에 구비되며, 제1 색상의 광을 발광하는 제1 서브 화소, 제2 색상의 광을 발광하는 제2 서브 화소, 및 제3 색상의 광을 발광하는 제3 서브 화소를 포함하는 제1 화소;
    상기 기판 상에 구비되며, 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소를 포함하는 제2 화소;
    상기 제1 화소 및 상기 제2 화소 각각에서 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소에 각각 구비된 제1 전극;
    상기 제1 전극 상에 구비된 보호층;
    상기 보호층 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고,
    상기 보호층은 상기 제1 서브 화소와 중첩되는 제1 부분, 상기 제2 서브 화소와 중첩되는 제2 부분, 상기 제3 서브 화소와 중첩되는 제3 부분, 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계와 중첩되는 제4 부분, 및 상기 제1 화소 및 제2 화소 사이의 경계와 중첩되는 제5 부분을 포함하여 이루어지고,
    상기 제1 부분의 두께는 상기 제2 부분의 두께보다 두껍고, 상기 제2 부분의 두께는 상기 제3 부분의 두께보다 두껍고, 상기 제3 부분의 두께는 상기 제4 부분의 두께보다 두꺼운 전계 발광 표시 장치.
  12. 삭제
  13. 제11항에 있어서,
    상기 제5 부분의 두께는 상기 제4 부분의 두께와 동일한 전계 발광 표시 장치.
  14. 제11항에 있어서,
    상기 제5 부분의 두께는 상기 제4 부분의 두께보다 두꺼운 전계 발광 표시 장치.
  15. 제14항에 있어서,
    상기 제1 화소의 제1 서브 화소 및 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 제5 부분의 두께는 상기 제1 부분의 두께와 동일한 전계 발광 표시 장치.
  16. 제14항에 있어서,
    상기 제1 화소의 제2 서브 화소 및 상기 제2 화소의 제2 서브 화소 사이의 경계 영역과 중첩되는 제5 부분의 두께는 상기 제2 부분의 두께와 동일하고,
    상기 제1 화소의 제3 서브 화소 및 상기 제2 화소의 제3 서브 화소 사이의 경계 영역과 중첩되는 제5 부분의 두께는 상기 제3 부분의 두께와 동일한 전계 발광 표시 장치.
  17. 제11항에 있어서,
    상기 발광층은 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소 각각에 서로 이격되도록 패턴된 하부층 및 상기 하부층 상에서 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각의 영역, 및 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 사이의 경계 영역에 구비된 상부층을 포함하여 이루어지고,
    상기 제1 서브 화소에 구비된 하부층은 상기 보호층의 제1 부분과 동일한 패턴으로 이루어지고, 상기 제2 서브 화소에 구비된 하부층은 상기 보호층의 제2 부분과 동일한 패턴으로 이루어지고, 상기 제3 서브 화소에 구비된 하부층은 상기 보호층의 제3 부분과 동일한 패턴으로 이루어진 전계 발광 표시 장치.
  18. 제11항에 있어서,
    상기 발광층은 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소 각각에 서로 이격되도록 패턴되어 있고,
    상기 제1 서브 화소에 구비된 발광층은 상기 보호층의 제1 부분과 동일한 패턴으로 이루어지고, 상기 제2 서브 화소에 구비된 발광층은 상기 보호층의 제2 부분과 동일한 패턴으로 이루어지고, 상기 제3 서브 화소에 구비된 발광층은 상기 보호층의 제3 부분과 동일한 패턴으로 이루어진 전계 발광 표시 장치.
  19. 제1항 또는 제11항에 있어서,
    상기 기판과 이격되는 렌즈 어레이, 및 상기 기판과 상기 렌즈 어레이를 수납하는 수납 케이스를 추가로 포함하여 이루어진 전계 발광 표시 장치.
  20. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판;
    상기 기판 상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각에 구비된 제1 전극;
    상기 제1 전극의 가장자리를 가리면서 상기 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 사이의 경계에 구비된 뱅크;
    상기 제1 전극 및 상기 뱅크 상에 구비된 보호층;
    상기 보호층 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고,
    상기 보호층은 상기 뱅크의 상면 전체를 덮도록 구비되어 있는 전계 발광 표시 장치.
  21. 제20항에 있어서,
    상기 뱅크의 상면 전체를 덮도록 구비된 보호층의 일 부분의 두께는 다른 부분의 두께보다 얇은 전계 발광 표시 장치.
  22. 제1항, 제11항, 및 제20항 중 어느 한 항에 있어서,
    상기 보호층은 터널링 효과를 나타내는 무기물질을 포함하여 이루어진 전계 발광 표시 장치.
KR1020180151383A 2018-11-29 2018-11-29 전계 발광 표시 장치 KR102513769B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180151383A KR102513769B1 (ko) 2018-11-29 2018-11-29 전계 발광 표시 장치
US16/660,772 US11024678B2 (en) 2018-11-29 2019-10-22 Organic electroluminescent display apparatus including continuous protection layer having different respective thicknesses formed among a plurality of sub-pixels
CN201911201960.3A CN111244138B (zh) 2018-11-29 2019-11-29 电致发光显示装置
US17/239,259 US11538867B2 (en) 2018-11-29 2021-04-23 Organic electroluminescent display apparatus including continuous protection layer having different respective thicknesses formed among a plurality of sub-pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180151383A KR102513769B1 (ko) 2018-11-29 2018-11-29 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200064820A KR20200064820A (ko) 2020-06-08
KR102513769B1 true KR102513769B1 (ko) 2023-03-23

Family

ID=70850614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151383A KR102513769B1 (ko) 2018-11-29 2018-11-29 전계 발광 표시 장치

Country Status (3)

Country Link
US (2) US11024678B2 (ko)
KR (1) KR102513769B1 (ko)
CN (1) CN111244138B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192973A (zh) * 2020-01-07 2020-05-22 武汉华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091238A1 (en) * 2007-10-05 2009-04-09 Cok Ronald S Led device having improved light output
WO2017191786A1 (ja) * 2016-05-02 2017-11-09 シャープ株式会社 表示装置およびその製造方法
US20180269266A1 (en) * 2017-03-16 2018-09-20 Intel Corporation Foveated displays for virtual and augmented reality

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834344B1 (ko) 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20100006465A (ko) 2008-07-09 2010-01-19 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
KR101407585B1 (ko) * 2011-01-10 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102142481B1 (ko) * 2013-12-30 2020-08-07 엘지디스플레이 주식회사 유기전계 발광소자
JP2017146463A (ja) * 2016-02-17 2017-08-24 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091238A1 (en) * 2007-10-05 2009-04-09 Cok Ronald S Led device having improved light output
WO2017191786A1 (ja) * 2016-05-02 2017-11-09 シャープ株式会社 表示装置およびその製造方法
US20180269266A1 (en) * 2017-03-16 2018-09-20 Intel Corporation Foveated displays for virtual and augmented reality

Also Published As

Publication number Publication date
US20200176523A1 (en) 2020-06-04
CN111244138A (zh) 2020-06-05
US20210242289A1 (en) 2021-08-05
US11538867B2 (en) 2022-12-27
CN111244138B (zh) 2023-09-19
KR20200064820A (ko) 2020-06-08
US11024678B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
KR102646218B1 (ko) 전계 발광 표시 장치
TWI749686B (zh) 電致發光顯示裝置及頭戴式顯示設備
KR102601880B1 (ko) 전계 발광 표시 장치
KR20210085248A (ko) 표시장치
US11903231B2 (en) Electroluminescent display device
KR102520022B1 (ko) 표시장치
KR102513769B1 (ko) 전계 발광 표시 장치
KR20200048264A (ko) 전계 발광 표시 장치
US20220208880A1 (en) Electroluminescent Display Apparatus
KR102652963B1 (ko) 전계 발광 표시 장치
KR102516722B1 (ko) 전계 발광 표시 장치
KR20220090025A (ko) 전계 발광 표시 장치
KR20210083715A (ko) 표시장치
KR20200048580A (ko) 전계 발광 표시 장치
KR20210001729A (ko) 표시장치
KR20210043927A (ko) 전계 발광 표시 장치
KR20200072964A (ko) 전계 발광 표시 장치
KR20200061282A (ko) 표시장치
KR20200137847A (ko) 표시장치 및 표시장치의 제조방법
KR102655936B1 (ko) 표시장치
KR102671914B1 (ko) 전계 발광 표시 장치
KR20220036556A (ko) 표시장치
KR20200061180A (ko) 표시장치
KR20210045639A (ko) 전계 발광 표시 장치
KR20210043233A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant