KR102486427B1 - 트랜스포머 및 이를 포함하는 회로기판 - Google Patents

Abstract

본 발명은 트랜스포머 및 이를 포함하는 회로기판에 관한 것이다. 본 발명에 의한 트랜스포머의 하나의 실시 예는, 코어 하부 및 상기 코어 하부 상에 배치된 코어 상부를 포함하는 코어부; 및 제1 코일 및 제2 코일을 포함하며, 적어도 일부가 상기 코어부 내에 배치된 코일부를 포함하고, 상기 코어 하부는, 상기 코어 하부로부터 상기 코어 상부를 향하는 제1 방향으로 상기 코어 상부와 중첩된 폐쇄 영역과 상기 폐쇄 영역으로부터 상기 제1 방향에 수직한 제2 방향으로 연장되며, 상기 폐쇄 영역 밖으로 노출된 오픈 영역을 갖는다.

Description

트랜스포머 및 이를 포함하는 회로기판{Transformer and Circuit Board Comprising the Same}

본 발명은 트랜스포머 및 이를 포함하는 회로기판에 관한 것이다.

트랜스포머는 예시적으로 디스플레이 장치의 전원공급장치에 이용되는데, 디스플레이 장치의 대형화 및 슬림화가 가속되어 감에 따라 전원공급장치의 슬림화와 함께 높은 전력밀도 및 고효율 특성이 요구된다.

그러한 고밀도 고효율 요구에 따라, 특히 넓은 전압 이득을 가져야 하는 LED 백라이트 구동용 전원공급장치로 고주파 전원장치(예, LLC 공진컨버터)가 제안되었으며, 일찍이 평면 트랜스포머가 개발되어 사용되고 있다.

평면 트랜스포머는, 예컨대 LLC 공진컨버터에 있어서 원하는 공진특성을 얻기 위해 1차 코일과 2차 코일 사이에 별도의 누설층(Leakage layer)이나 I형 코어를 삽입하지 않고도, 코어 형상의 설계를 통해 누설 자속을 증가시켜 원하는 누설 인덕턴스를 확보할 수 있다.

여기서, 넓은 전압 이득에도 안정적인 출력 전압을 얻기 위해서는 누설 인덕턴스를 줄이는 것이 필요하며, 따라서, 누설 인덕턴스가 작은 고주파 평면 트랜스포머가 필요한 실정이다.

특히, 160 ~ 300 kHz의 고주파 구동을 위해서는 누설 인덕턴스를 기존보다 더 낮추도록 조절할 필요가 있으며, 종래의 EE 코어의 형상으로는 누설 인덕턴스가 높기 때문에 고주파 구동에 적합하지 않은 문제가 있다.

종래보다 낮고 정교한 누설 인덕턴스를 구현하기 위해서는 종래 코어 구조에 대한 변경이 필요한 실정이다.

본 발명은 전술한 종래 기술의 문제점을 적어도 하나 해결하는 것을 목적으로 한다.

특히, 종래 EE 코어를 적용하는 경우에 비하여 누설 인덕턴스가 정교하게 구현 가능하며 종래보다 더 낮출 수 있는 트랜스포머를 제공하는 것을 목적으로 한다.

또한, 본 발명의 적용 구조에 방열부재를 배치시켜 코어부와 코일부에서 발생되는 열을 방출하여 트랜스포머의 온도 상승을 최소화시켜 트랜스포머의 열 평형을 이룰 수 있는 트랜스포머를 제공하는 것을 목적으로 한다.

본 발명에 의한 트랜스포머의 하나의 실시 예는, 코어 하부 및 상기 코어 하부 상에 배치된 코어 상부를 포함하는 코어부; 및 제1 코일 및 제2 코일을 포함하며, 적어도 일부가 상기 코어부 내에 배치된 코일부를 포함하고, 상기 코어 하부는, 상기 코어 하부로부터 상기 코어 상부를 향하는 제1 방향으로 상기 코어 상부와 중첩되어 폐쇄된 폐쇄 영역과 상기 폐쇄 영역으로부터 상기 제1 방향에 수직한 제2 방향으로 연장되며, 상기 폐쇄 영역 밖으로 노출된 오픈 영역을 갖는다.

본 발명의 적어도 하나의 실시 예에서, 상기 코어의 상기 폐쇄 영역에는 제1 중족 및 한 쌍의 제1 외족이 배치되고, 상기 오픈 영역에는 제2 중족과 한 쌍의 제2 외족이 배치되며, 상기 제1 코일은 상기 제1 중족 및 상기 제2 중족을 둘러싸도록 권선된다.

또한, 본 발명의 적어도 하나의 실시 예에서, 상기 제2 중족은 상기 제1 중족으로부터 설정 간격만큼 이격되어 배치되고, 상기 한 쌍의 제2 외족은 상기 한 쌍의 제1 외족으로부터 설정 간격만큼 이격되어 배치된다.

본 발명의 적어도 하나의 실시 예에서, 상기 코어 상부는 제1 중족 상부와 한 쌍의 제1 외족 상부를 포함하고, 상기 코어 하부는 제1 중족 하부와 한 쌍의 제1 외족 하부를 포함한다.

여기서, 상기 제1 중족 상/하부 사이 및/또는 상기 한 쌍의 제1 외족 상/하부 사이에는 갭이 있을 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제2 중족 및 상기 한 쌍의 제2 외족 각각을 바라보는 상기 제1 중족 상부 및 상기 한 쌍의 제1 외족 상부와 상기 제1 중족 하부 및 상기 한 쌍의 제1 외족 하부 각각은 단부 면들이 동일한 가상의 평면 상에 위치한다.

또한, 본 발명의 적어도 하나의 실시 예에서, 상기 제2 중족 측 단부는 라운드 형상을 포함한다.

본 발명의 적어도 하나의 실시 예에서, 상기 제1 코일은 상기 제1 중족 및 상기 제2 중족을 둘러싸도록 상기 폐쇄 영역 및 상기 오픈 영역에 배치되고, 상기 제2 코일은 상기 제1 중족을 둘러싸도록 상기 폐쇄 영역에 배치된다.

여기서, 상기 제2 코일의 일부는 상기 폐쇄 영역을 넘어서 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제1 코일의 두께는 상기 제2 코일의 두께보다 크다.

또한, 본 발명의 적어도 하나의 실시 예에서, 상기 제1 코일의 턴수는 상기 제2 코일의 턴수보다 크다.

본 발명의 적어도 하나의 실시 예에서, 상기 오픈 영역의 평면 상 면적은 상기 폐쇄 영역의 평면 상 면적보다 작다.

본 발명에 의한 회로기판의 하나의 실시 예는, 상술한 적어도 하나의 실시 예의 트랜스포머를 포함한다.

여기서, 상기 트랜스포머는 160 ~ 300 kHz의 주파수 하에서, 15 ~ 20 uH의 누설 인덕턴스를 갖는 트랜스포머일 수 있다.

또한, 상기 회로기판은 다른 전자부품이 함께 실장되어 있을 수 있으며, 표면에는 그러한 부품들의 전기적 회로 구성을 위해 소정의 패턴으로 도금선이 형성되어 있을 수 있다. 그리고, 그러한 회로기판은 예시적으로 LLC 공진컨버터를 구성하며 디스플레이용 전원공급장치에 포함될 수 있다.

본 발명에 의한 트랜스포머의 적어도 하나의 실시 예는, 제1 중족 하부와 상기 제1 중족 하부에서 제1 분리거리로 이격된 제2 중족 하부를 구비하는 코어 하부 및 상기 코어 하부 상에 배치되어 상기 제1 중족 하부에 중첩되는 중족 상부를 구비하는 코어 상부를 포함하는 코어부 및 상기 제1 중족 하부 및 상기 중족 상부을 감싸며 상기 제1 분리거리의 공간에 배치되는 제1 코일, 및 상기 제1 코일의 외부에 배치되어 상기 제1 중족 하부, 상기 중족 상부 및 상기 제2 중족 하부을 감싸는 제2 코일을 포함하며, 상기 제1 코일 및 상기 제2 코일은 적어도 일부가 상기 코어부 내에 배치된 코일부를 포함하고, 상기 코어 하부는, 상기 코어 하부로부터 상기 코어 상부를 향하는 제1 방향으로 상기 코어 상부와 중첩된 폐쇄 영역과, 상기 폐쇄 영역으로부터 상기 제1 방향에 수직한 제2 방향으로 연장되며, 상기 코어 상부로부터 노출된 오픈 영역을 포함하고, 상기 제2 중족 하부는 상기 제2 방향을 따라 제1 두께로 배치되고, 상기 제1 코일과 상기 제2 코일은 상기 제1 두께 이상의 제1 이격거리로 이격된다.

상기 코어 상부는 상기 폐쇄영역에 배치되며, 상기 중족 상부와 각각 소정 간격 이격된 제1 외족 상부와 제2 외족 상부를 포함하고, 상기 코어 하부는, 상기 폐쇄영역에 배치되며, 상기 제1 중족 하부에 각각 소정 간격 이격된 제1 외족 하부와 제2 외족 하부를 포함하고, 상기 오픈영역에 배치되며, 상기 제2 중족 하부와, 상기 제2 중족 하부에 각각 소정 간격 이격되어 배치되는 제3 외족 하부 및 제 4외족 하부를 포함할 수 있다.

또한, 본 발명의 적어도 하나의 실시 예에서, 상기 폐쇄영역에는, 상기 제2 방향을 따라 형성된 상기 중족 상부, 상기 제1 외족 상부 및 상기 제2 외족 상부가 각각 제1 길이로 배치되고, 상기 제2 방향을 따라 상기 제1 길이로 형성된 상기 제1 중족 하부, 상기 제1 외족 하부 및 상기 제2 외족 하부가 상기 중족 상부, 상기 제1 외족 상부 및 상기 제2 외족 상부에 각각 대응되어 중첩될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 오픈영역에는, 상기 제1 두께로 형성되는 상기 제2 중족 하부, 상기 제3 외족 하부 및 상기 제4 외족 하부가 배치되고, 상기 제2 중족 하부, 상기 제3 외족 하부 및 상기 제4 외족 하부 각각은, 상기 제1 중족 하부, 제1 외족 하부 및 제2 외족 하부와 상기 제1 분리거리(E1)로 분리되어 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 코어 상부는, 상기 중족 상부와 상기 제1 외족 상부 사이에 배치되며, 상기 중족 상부와 상기 제1 외족 상부에 의해 상대적으로 리세스된 제1 홈부, 상기 중족 상부와 상기 제2 외족 상부 사이에 배치되며, 상기 중족 상부와 상기 제2 외족 상부에 의해 상대적으로 리세스된 제2 홈부를 포함할 수 있다.

상기 코어 하부는, 상기 제1 중족 하부와 상기 제1 외족 하부 사이에 배치되며, 상기 제1 중족 하부와 상기 제1 외족 하부에 의해 상대적으로 리세스된 제4 홈부, 상기 제1 중족 하부와 상기 제2 외족 하부 사이에 배치되며, 상기 제1 중족 하부와 상기 제2 외족 하부에 의해 상대적으로 리세스된 제5 홈부를 포함하고, 상기 폐쇄 영역 상에 배치되는 상기 제4 홈부 및 상기 제5 홈부는 상기 제1 홈부 및 상기 제2 홈부 각각에 중첩 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 오픈영역에는, 상기 제1 분리거리로 이격된 상기 제2 중족 하부와 상기 제1 중족 하부 사이, 상기 제3 외족 하부와 상기 제1 외족 하부 사이 및 상기 제4 외족 하부와 상기 제2 외족 하부 사이에 배치되며, 상기 제2 중족 하부, 상기 제1 중족 하부, 상기 제3 외족 하부, 상기 제1 외족 하부, 상기 제4 외족 하부 및 상기 제2 외족 하부에 의해 상대적으로 리세스된 제 3홈부를 포함할 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제1 코일은 상기 제2 방향을 따라 진행되며, 적어도 일부가 상기 코어부 내부를 관통하는 제1 수직 코일부, 상기 제2 방향에 수직한 제3 방향을 따라 진행되며, 제2 중족 하부와 제1 중족 하부 사이에 배치되는 제1-1 수평코일부, 상기 제1-1 수평코일에 마주하는 반대 편에 배치되는 제1-2 수평코일부; 을 포함하고, 상기 제2 코일은, 상기 제2 방향을 따라 진행되며, 적어도 일부가 상기 코어부 내부를 관통하는 제2 수직 코일부, 상기 제2 방향에 수직한 제3 방향을 따라 진행되며, 제2 중족 하부에 인접하며, 상기 폐쇄영역 외부에 배치되는 제2-1 수평코일부, 상기 제2-1 수평코일에 마주하는 반대 편에 배치되는 제2-2 수평코일부를 포함할 수 있다.

여기서, 상기 제1-1 수평코일부와 상기 제2-1 수평코일부는 상기 제1 이격거리로 이격될 수 있다.

또한, 상기 제1 수직 코일부와 상기 제2 수직 코일부는 상기 제1 이격거리보다 작은 제2 이격거리로 이격될 수 있다.

상기 제1 코일의 두께는 상기 제2 코일의 두께보다 클 수 있다.

상기 제1 코일의 턴수는 상기 제2 코일의 턴수보다 클 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제1 이격거리는 2mm이상 내지 10mm미만으로 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 오픈영역의 평면 상 면적은 상기 폐쇄영역의 평면 상 면적보다 작을 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제 2방향에 수직한 제3 방향을 따라 형성된 상기 제1 중족 하부의 폭과 상기 제 2방향에 수직한 제3 방향을 따라 형성된 상기 제2 중족 하부의 폭은 동일한 폭으로 형성될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 제2 방향에 수직한 제 3방향을 따라 형성된 상기 제2 중족 하부의 폭은 상기 제2 방향에 수직한 제 3방향을 따라 형성된 상기 제1 중족 하부의 폭보다 클 수 있다.

여기서 상기 제 2방향에 수직한 제3 방향을 따라 형성된 상기 제1 중족 하부는 제1 폭으로 배치되고, 상기 제3 방향을 따라 형성된 상기 제2 중족 하부는 제2 폭으로 배치되며, 상기 제2 폭은 상기 제1 폭 대비 10% 내지 30% 증가한 폭으로 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 오픈영역에는, 상기 제1 코일 및 상기 제2 코일의 일부 영역과 상기 코어 하부의 일부 영역을 커버하는 방열부재가 더 배치될 수 있다.

여기서 상기 방열부재는 상기 코일부의 일부 영역, 상기 코어 상부의 일부 영역 및 상기 폐쇄 영역의 상기 코어 하부에 직접 접촉 배치될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 방열부재는 상기 코어 하부의 일 표면, 상기 제2 중족 하부의 두께면 및 상부면, 상기 제3 외족 하부의 두께면 및 상부면, 상기 제4 외족 하부의 두께면 및 상부에 직접 접촉하면서 배치되고, 상기 코어 상부의 제1 베이스의 두께면, 상기 중족 상부의 두께면, 상기 제1 외족 상부의 두께면 및 상기 제2 외족 상부의 두께면에 직접 접촉하면서 배치될 수 있다.

여기서 상기 방열부재는, 알루미나(Al₂O₃) 계열, 보론나이트라이드(BN) 계열, 실리콘(Si) 계열 및 이들을 혼합한 혼합물 중 어느 하나로 형성될 수 있다.

본 발명의 적어도 하나의 실시 예에서, 상기 방열부재는, 절연특성이 500v/mm 이상이고, 열전도율이 3.0W/mK 이상일 수 있다.

본 발명에 의하면, 고주파 구동에 적합한 자성부품을 얻을 수 있다.

특히, 기존 코어 구조의 자성부품에 비하여 누설 인덕턴스를 보다 정교하게 낮출 수 있다. 종래 EE 코어를 적용하는 경우의 25 ~ 30 uH 누설 인덕턴스를 그 이하, 바람직하게는 15 ~ 20 uH로 낮출 수 있다.

본 발명에 의하면, 중족 상부와 제1 중족 하부의 크기를 조절하지 않고도 제1 코일과 제2 코일의 이격거리를 조절함으로써 자체 인덕턴스(Lp)값을 일정하게 유지하면서 원하는 크기의 누설 인덕턴스를 유도할 수 있음으로 동일한 자체 인덕턴스(Lp)에서 트랜스포머의 DC-바이어스를 증가시킬 수 있다.

또한, 본 발명의 적용 구조에 방열부재를 배치시켜 코어부와 코일부에서 발생되는 열을 방출하여 트랜스포머의 온도 상승을 최소화시킴으로써 트랜스포머의 열 평형을 이룰 수 있다.

도 1은 본 발명에 의한 자성부품의 하나의 실시 예로서 트랜스포머를 도시한다. (도 1의 도면 상에는 1차 코일 및 1차 코일의 도시는 생략되었다.)
도 2는 도 1의 트랜스포머에 대한 분해 사시도이다. (도 2에서는 1차 코일 및 2차 코일을 함께 나타내었다.)
도 3은 도 2에 도시된 코어를 나타낸다.
도 4는 도 3 코어 중 코어 하부를 나타낸다. {(a)는 코어 하부의 평면 모습을 나타내고, (b)는 코어 하부의 정면 모습을 나타낸다.}
도 5는 도 3 코어 중 코어 상부를 나타낸다. {(a)는 도 3 코어의 코어 상부를 뒤집은 평면 모습을 나타내고, (b)는 그러한 코어 상부의 우측면 모습을 나타낸다.}
도 6 및 도 7은 도 2에 도시된 제1 보빈부를 나타낸다.
도 8은 도 6의 제1 보빈부에 대한 정면도 및 우측면도를 나타낸다.
도 9 및 도 10은 도 2에 도시된 제2 보빈부를 나타낸다.
도 11은 제1 보빈부(40)와 제2 보빈부(30)가 결합된 상태를 나타낸다.
도 12은 본 발명에 있어 2차 코일의 권선 방법에 대한 제1 실시 예를 나타낸다.
도 13는 본 발명에 있어 2차 코일의 권선 방법에 대한 제2 실시 예를 나타낸다.
도 14는 본 발명의 실시 예 코어에 대한 누설 인덕턴스와 갭 사이의 관계를 나타낸다.
도 15는 본 발명의 다른 실시 예에 따른 자성부품의 하나로서 트랜스포머의 사시도이다.
도 16은 본 발명의 다른 실시 예에 따른 트랜스포머의 평면도이다.
도 17은 본 발명의 다른 실시 예에 따른 트랜스포머의 측면도이다.
도 18은 본 발명의 다른 실시 예에 따른 코일부가 배제된 코어부의 사시도이다.
도 19는 본 발명의 다른 실시 예에 따른 트랜스포머의 코어상부와 코어하부의 평면도이다.
도 20의 (a)는 종래의 오픈영역이 존재하지 않는 트랜스포머의 누설 인덕턴스를 측정한 그래프이고, 도 20의 (b)는 본 발명의 다른 실시 예 따른 오픈영역이 배치된 트랜스포머의 누설 인덕턴스를 측정한 그래프이다.
도 21은 본 발명의 다른 실시 예 따른 트랜스포머와 종래의 트랜스포머의 인덕턴스 대비 전류 밀도를 비교한 그래프이다.
도 22는 본 발명의 또 다른 실시 예에 따른 트랜스포머를 도시한 평면도이다.
도 23은 본 발명의 또 다른 실시 예에 따른 트랜스포머의 평면도이다.
도 24는 본 발명의 또 다른 실시 예에 따른 트랜스포머의 측면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 명세서에서 사용되는 접미사 "모듈" 및 "부"는 단지 구성요소 간에 명칭적인 구분만을 위해 사용되는 것일 뿐으로, 물리화학적으로 구분 또는 분리되어 있다거나 그렇게 구분 또는 분리될 수 있음을 전제하는 것으로 해석되어서는 안된다.

“제1”, “제2” 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

“및/또는”이라는 용어는 그 대상이 되는 복수 항목들의 여하한 조합의 경우를 모두 포함하기 위해 사용된다. 예컨대, “A 및/또는 B”는 “A”, “B”, “A 및 B” 등 3 가지 경우를 모두 포함하는 의미이다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.

실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 또한, “상/위” 또는 “하/아래”에 대한 기준은, 구성요소들 각각 또는 그들간의 속성이나 명세서에서 달리 표현하지 않는한, 원칙적으로 편의상 도면에 도시된 모습을 기준으로 하며, 구성요소들 간의 상대적인 위치 관계를 편의상 나타내기 위해 사용될 뿐, 실제 구성요소들의 위치를 한정하는 것으로 이해되서는 안 된다. 예컨대, “위 B”는 달리 언급되지 않거나 또는 A나 B의 속성 상 A가 B 위에 위치되지 않으면 안되는 경우가 아니라면, 도면 상에서 A 위에 B가 도시되어 있음을 나타내는 것일 뿐이며, 실제 실시 제품 등에서는 B가 A 밑에 위치할 수도 있고, B와 A가 옆으로 좌우 배치될 수도 있는 것이다.

또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하에서는 본 발명의 실시 예에 대하여 첨부된 도면을 참조하여 상세히 설명한다.

먼저, 도 1은 본 발명에 의한 자성부품의 하나의 실시 예로서 트랜스포머를 도시한다. (도 1의 도면 상에는 1차 코일(50) 및 2차 코일(60)의 도시는 생략되었다.) 그리고, 도 2는 도 1의 트랜스포머에 대한 분해 사시도이며, 도 3은 도 2에 도시된 코어를 나타내고, 도 4는 도 3 코어 중 코어 하부(20)를 나타내며{(a)는 코어 하부(20)의 평면 모습을 나타내고, (b)는 코어 하부(20)의 정면 모습을 나타낸다.}, 도 5는 도 3 코어 중 코어 상부(10)를 나타내고{(a)는 도 3 코어의 코어 상부(10)를 뒤집은 평면 모습을 나타내고, (b)는 그러한 코어 상부(10)의 우측면 모습을 나타낸다.}, 도 6 및 도 7은 도 2에 도시된 제1 보빈부(40)를 나타내며, 도 8은 도 6의 제1 보빈부(40)에 대한 정면도 및 우측면도를 나타내고, 도 9 및 도 10은 도 2에 도시된 제2 보빈부(30)를 나타내며, 도 11은 제1 보빈부(40)와 제2 보빈부(30)가 결합된 상태를 나타낸다.

도 1 및 도 2에 도시된 코어를 도 3 내지 도 5를 통해 상세히 설명한다.

본 실시 예의 코어는 코어 상부(10) 및 코어 하부(20)를 포함하며, 코어 상부(10)는 코어 하부(20)에 대해 하부에서 상부로 향하는 제1 방향으로 중첩되어 코어 하부(20) 위로 배치되며 하나의 코어를 형성하는 구조이다.

코어 하부(20)는 오픈 영역(Ao)과 폐쇄 영역(Ac)을 포함하며, 폐쇄 영역(Ac)은 코어 하부(20)로부터 코어 상부(10)를 향하는 제1 방향으로 코어 상부(10)와 중첩되어 덮혀 폐쇄되는 영역으로 정의되고, 오픈 영역(Ao)은 그러한 폐쇄 영역(Ac)으로부터 상기 제1 방향에 대해 수직한 제2 방향으로 연장 형성된 영역으로서 코어 상부(10)에 의해 덮히지 않고 상기 폐쇄 영역(Ac) 밖으로 노출된 영역으로 정의된다.

본 실시 예에서, 오픈 영역(Ao)의 평면 상 면적은 폐쇄 영역(Ac)의 평면 상 면적보다 작다.

폐쇄 영역(Ac)에는 제1 중족 하부(21)와 제1 중족 하부(21)를 사이에 두고 배치되는 한 쌍의 제1 외족 하부(22a, 22b)가 형성되어 있다.

여기서, 제1 중족 하부(21)의 코너부는 라운드 형상을 포함하고, 제1 외족 하부(22a, 22b)들은 그 코너부에서 각진 형상(제1 중족의 상기 라운드 형상 보다 훨씬 작은 반경의 라운드 형상 포함)을 포함하고 있으나, 이에 한정되지 않는다.

제1 중족 하부(21)는 양측으로 홈부(r1, r2)가 형성되어 있어 각각의 제1 외족 하부(22a, 22b)와는 그만큼의 간격으로 이격되어 있다.

오픈 영역(Ao)에는 제2 중족(23)과 제2 중족(23)을 사이에 두고 배치되는 한 쌍의 제2 외족(24a, 24b)이 형성되어 있다.

여기서, 도 4에 보이는 바와 같이, 제2 중족(23)에 있어 외측 코너부는 라운드 형상을 포함하고, 제2 외족(24a, 24b)들은 그 코너부에서 모두 각진 형상(제2 중족 외측 코너부의 라운드 형상 보다 훨씬 작은 반경의 라운드 형상 포함)을 포함하고 있으나, 이에 한정되지 않는다.

제2 중족(23) 또한 양측으로 홈부(r1, r2)가 형성되어 있어 각각의 제2 외족(24a, 24b)과는 소정의 간격으로 이격되어 있다.

오픈 영역(Ao)에 있어서, 제1 중족 하부(21)와 제2 중족(23) 사이 및 제1 외족 하부(22a, 22b)와 제2 외족(24a, 24b) 사이에는 홈부(r3)가 형성되어 있으며, 그러한 홈부(r3)에 의해 제1 중족 하부(21)와 제2 중족(23)은 그만큼의 간격으로 이격되어 배치된다.

코어 상부(10)는 코어 하부(20) 중 폐쇄 영역(Ac) 위로 배치되며, 중앙에 제1 중족 상부(11)가 형성되고, 제1 중족 상부(11)를 사이에 두고 한 쌍의 제1 외족 상부(12a, 12b)가 배치된다.

제1 중족 상부(11) 또한 양측으로 홈부(r4, r5)가 형성되어 각각의 제1 외족 상부(12a, 12b)와는 그만큼의 간격으로 이격되어 배치된다. 본 실시 예에서 코어 상부(10)의 홈부들(r4, r5)과 코어 하부의 홈부들(r1, r2)는 모두 동일한 폭(w)을 갖는다.

또한, 제1 중족 상부(11)는 그 코너부에서 모두 라운드 형상을 포함하고, 제1 외족 상부(12a, 12b)는 그 코너부에서 모두 각진 형상(제1 중족의 상기 라운드 형상 보다 훨씬 작은 반경의 라운드 형상 포함)을 포함하고 있으나, 이에 한정되지 않는다.

이러한 코어 상부(10)와 코어 하부(20) 중 폐쇄 영역(Ac) 부분은 조립된 상태에서 서로 대칭적인 형상 구조이다.

도 5의 코어 상부(10)는 도 3에 보이는 코어 상부(10)를 뒤집어 놓은 모습{도 5의 (a)} 및 그 우측면의 모습{도 5의 (b)}이다. 도 3과 같은 조립 상태에서 코어 상부(10)의 제1 중족 상부(11)는 제1 중족 하부(21) 위로 배치되고, 도 5 중 위 측 제1 외족 상부(12b) 및 아래 측 제1 외족 상부(12a)는 각각 도 4의 아래 측 제1 외족 하부(22b) 및 위 측 제1 외족 하부(22a) 위로 배치된다.

바람직하게는, 코어 상부(10)는 코어 하부(20) 위로 소정의 갭을 가지도록 배치된다. 이를 위해, 제1 중족 상/하부(11, 21) 사이 및/또는 제1 외족 상/하부(12a, 12b, 22a, 22b) 사이에 갭이 형성될 수 있다.

코어 상부(10)가 코어 하부(20) 위로 배치되면서, 제1 중족 상부(11)와 제1 중족 하부(21)는 제1 중족을 형성하고, 제1 외족 상부(12a, 12b) 및 제1 외족 하부(22a, 22b)는 제1 외족을 형성하게 된다.

도 3 내지 도 5에 도시된 바와 같이, 코어 상부(10)가 코어 하부(20) 위로 배치된 상태에서, 제2 중족(23) 및 한 쌍의 제2 외족(24a, 24b) 각각을 바라보는 제1 중족 상부(11) 및 한 쌍의 제1 외족 상부(12a, 12b)와 제1 중족 하부(21) 및 한 쌍의 제1 외족 하부(22a, 22b) 각각은 단부 면들이 동일한 가상의 평면(P) 상에 위치할 수 있다.

이러한 코어 구조에 대하여 1차 코일(50) 및 2차 코일(60)은 코어 내부에 배치되는데, 1차 코일(50)은 제1 중족(11, 21) 및 제2 중족(23)을 둘러싸면서 권선된 구조로 코어의 폐쇄 영역(Ac)과 오픈 영역(Ao) 배치되고, 2차 코일(60)은 제1 중족(11, 21)만을 둘러싸면서 권선된 구조로 폐쇄 영역(Ac)에 배치된다. 이때, 2차 코일(60)의 일부는 폐쇄 영역(Ac)을 넘어 오픈 영역(Ao)에도 배치될 수 있다. 본 실시 예에서, 1차 코일(50)의 전체 두께는 2차 코일(60)의 전체 두께보다 클 수 있으나, 단일의 2차 코일(60)의 두께는 단일의 1차 코일(50)보다 크다.

그리고, 본 실시 예에서, 1차 코일(50)의 턴수는 2차 코일(60)의 턴수보다 크다.

폐쇄 영역(Ac)에서 1차 코일(50)과 2차 코일(60)은 쇄교하며, 오픈 영역(Ao)에서는 양 코일(50, 60)이 쇄교하지 않는다. 양 코일(50, 60)이 쇄교하는 폐쇄 영역(Ac)에서는 전압 변환을 달성하고, 비쇄교 영역인 오픈 영역(Ao)에서는 누설 자속을 통해 폐쇄 영역(Ac)에서 발생하는 누설 인덕턴스를 상쇄함으로써 원하는 크기의 누설 인덕턴스를 유도한다. 종래 EE코어와 같이 폐쇄 영역(Ac)에서 비교적 크게 발생하는 누설 인덕턴스를 오픈 영역(Ac)을 통해 상쇄시켜 전체 누설 인덕턴스를 낮게 조절함으로써 종래보다 낮은 크기의 누설 인덕턴스를 확보할 수 있다.

본 실시 예의 트랜스포머에 있어서, 누설 인덕턴스는 후술하는 바와 같이 제1 중족 하부(21)와 제2 중족(23) 사이 및/또는 제1 외족 하부(22a, 22b)와 제2 외족(24a, 24b) 사이의 간격 크기에 따라 조절 가능하다.

한편, 본 실시 예에서 보빈은 제1 보빈부(40)와 제2 보빈부(30)를 포함하며, 도 11에 보이는 바와 같이 제1 보빈부(40)가 제2 보빈부(30) 밑으로 삽입되어 조립된다.

본 실시 예에서, 제1 보빈부(40)는 1차 코일 수용부 및 2차 코일 수용부를 제공하고, 제2 보빈부(30)는 1차 코일(50) 및 2차 코일(60)에 대한 터미널부를 제공한다.

제1 보빈부(40)는 상판(41), 중판(42) 및 하판(43)을 포함하며, 상판(41)과 중판(42) 사이에 2차 코일 수용부가 형성되고, 중판(42)과 하판(43) 사이에 1차 코일 수용부가 형성된다.

이러한 제1 보빈부(40)는 상판(41)에서 하판(43)까지 관통하는 제1 중족 관통홀(44)을 가지며, 하판(43)에는 제1 중족 관통홀(44)에서 후술하는 1차 터미널부(32) 측으로 확장되어 제2 중족(23)을 수용하는 제2 중족 수용홈(47)이 형성되어 있다.

상판(41)과 중판(42) 사이에는 제1 중족 관통홀(44)의 상부 부분을 둘러싸도록 상부 림(45)이 형성되어 있으며, 중판(42)과 하판(43) 사이에는 제1 중족 관통홀(44)의 하부 부분과 제2 중족 수용홈(47)을 둘러싸도록 하부 림(46)이 형성되어 있다.

1차 코일 수용부는 하부 림(46)을 둘러싸며 형성된 공간을 포함하고, 2차 코일 수용부는 상부 림(45)을 둘러싸며 형성된 공간을 포함하며, 그러한 공간들 각각에 1차 코일(50) 및 2차 코일(60)이 배치된다.

제1 보빈부(40)의 상판(41) 상에는 위로 돌출 형성된 한 쌍의 코어 가이드(41a, 41b)가 포함된다. 제1 보빈부(40)가 제2 보빈부(30)에 삽입 결합된 상태에서 한 쌍의 코어 가이드(41a, 41b)는 제2 보빈부(30) 상면 위로 더 높게 돌출된 구조이며, 그 한 쌍의 코어 가이드(41a, 41b) 사이로 코어 상부(10)가 위치된다. 한 쌍의 코어 가이드(41a, 41b) 때문에 보빈(또는 코일)에 대한 코어의 위치 결정이 용이하게 달성된다.

제2 보빈부(30)는 양측으로 1차 터미널부(32)와 2차 터미널부(33)를 가지며, 터미널부들(32, 33) 사이에 바디부(31)를 갖는다.

1차 터미널부(32)에는 양측으로 1차 코일(50) 단자와 연결되는 터미널핀이 삽입 고정되는 제1 핀부(32c)에 제1 코일선 홈(32a)이 형성되어 있으며, 1차 코일(50) 단자로 이어지는 코일선(이하 단자선)의 배선을 위한 제1 배선 돌기(32b)들이 형성되어 있다.

2차 터미널부(33)에는 복수의 제2 코일선 홈(33a)이 교번하며 일렬로 배치되어 형성되어 있고, 상면에는 코일선들의 배선을 위한 제2 배선 돌기(33b)들이 형성되어 있다.

본 실시 예서 2차 코일(60)은 4개의 개별 코일선들을 포함하며, 개별 코일선들이 각각 2차 코일(60)에 대한 하나의 턴을 형성한다. 이로 인해 본 실시 예의 2차 터미널부(33)는 각각 총 8개의 제2 코일선 홈(33a)이 포함된다. 이때, 각각의 2차 코일(60)은 제2 코일선 홈(33a)를 통하여 인출되며, 별도의 터미널 핀(미도시)과 접촉될 수 있다.

또한, 제2 보빈부(30)는 하부에 제1 보빈부(40)의 중판(42){또는 하판(43)}이 수용되는 비관통홈의 중판 수용홈(36)이 형성된다. 그리고, 제2 보빈부(30)에는 제1 보빈부(40)의 상판(41)을 수용하는 관통홈의 상판 수용 관통홈(34)이 형성된다.

여기서, 중판 수용홈(36)의 둘레벽에는 제1 보빈부(40)의 중판(42){또는 하판(43)}이 수용된 상태에서 하방으로 이탈되는 것을 방지하기 위해 복수의 고정돌기(36a)가 형성된다.

그리고, 제1 보빈부(40)의 중판(42)에는 1차 코일 수용부에 수용된 1차 코일(50)의 단자선이 통과하는 제1 단자선 통로(42a)가 형성되며, 제2 보빈부(30)에는 1차 코일(50) 단자선이 1차 터미널부(32)로 통하도록 제1 단자선 통로(42a)에 대응하는 제2 단자선 통로(35)가 형성되어 있다. 제1 보빈부(40) 중판(42)의 제1 단자선 통로(42a) 양측으로는 1차 코일(50)의 코일선을 고정하기 위한 돌기(42b, 42c)가 형성된다.

본 실시 예에서, 상판 수용 관통홈(34)의 둘레벽(34a)은 2차 코일 수용부 공간을 둘러싸도록 배치된다. 2차 코일(60)은 제1 보빈부(40)의 상부 림(45)과 상판 수용 관통홈(34)의 둘레벽(34a) 사이 공간에 형성된 2차 코일 수용부 공간에 수용된다.

여기서, 상판 수용 관통홈(34)의 둘레벽(34a) 중 2차 터미널부(33) 측의 둘레벽은, 도 9에 보이는 바와 같이, 벽 높이가 낮거나 거의 없는 형태로 되어 2차 코일(60)의 각 코일선에 대해 2차 터미널부(33)로 향하는 통로를 제공하며, 2차 터미널부(33)를 향해 점차적으로 폭이 넓어지고 높이가 점점 높아지도록 경사면(37)이 형성되어 있어, 2차 코일(60)의 단자선 배치의 가이드 및 지지의 역할을 통해 단자선 배치의 자유도를 증가시킬 수 있으며, 배선 작업을 용이하게 할 수 있다.

본 실시 예에서, 제1 보빈부(40)의 폭은 제2 보빈부(30)의 바디부(31) 폭과 동일하거나 더 작으며, 따라서, 제1 보빈부(40)가 제2 보빈부(30)에 결합된 상태에서 제1 보빈부(40)는 제2 보빈부(30)의 바디부(31) 밖으로 돌출되지 않는다.

또한, 제2 보빈부(30)의 바디부(31) 폭은 제1 외족들(12a, 12b, 22a, 22b)의 내벽면들 사이의 거리와 같거나 작으며, 제1 보빈부(40)와 제2 보빈부(30)가 결합된 상태에서 코어 내부에 위치하는 보빈 부분의 높이는 제1 중족(11, 21)과 제1 외족(12a, 12b, 22a, 22b) 사이에 형성된 홈부 높이('r1 높이 + r4 높이' 또는 'r2 높이 + r5 높이')와 동일하거나 작기 때문에 보빈은 코어 내부에 정렬되어 배치된다. 즉, 제1 보빈부(40) 및 제2 보빈부(30) 내에 1차 코일(50) 및 2차 코일(60)이 배치된 상태에서 그 결합체는 코어(10, 20) 내부에 완벽히 수용된다.

한편, 도 12는 본 발명에 있어 2차 코일(60)의 권선 방법에 대한 실시 예를 나타내고, 도 13은 본 발명에 있어 2차 코일(60)의 권선 방법에 대한 비교예를 나타낸다.

도 12의 상부에 도시된 그림은 제1 실시 예에 의한 2차 코일(60) 배선을 제2 보빈부(30) 상에 도시한 것이며, 하부에 도시된 그림은 2차 코일(60)을 구성하는 각 코일선들이 제2 터미널핀들에 연결된 배선도를 나타낸다.

본 실시 예에서, 제2 터미널핀 ⑩ 및 ⑨는 각각 제2 터미널핀 ⑤ 및 ⑥과 연결되고, 제2 터미널핀 ⑧ 및 ⑦은 각각 제2 터미널핀 ③및 ④와 연결되도록 2차 코일(60)이 배선된다.

여기서, 제2 터미널핀 ③ 및 ④는 + 단자이고, 제2 터미널핀 ⑨및 ⑩는 - 단자이며, 제2 터미널핀 ⑤, ⑥, ⑦, ⑧은 그라운드이다.

한편, 도 13에 도시된 비교예에서는, 제2 터미널핀 ⑩ 및 ⑨는 각각 제2 터미널핀 ③ 및 ④와 연결되고, 제2 터미널핀 ⑧ 및 ⑦은 각각 제2 터미널핀 ⑤ 및 ⑥과 연결되도록 2차 코일(60)이 권선된다. 여기서, 제2 터미널핀 ③ 및 ⑥은 + 단자이고, 제2 터미널핀 ⑧ 및 ⑨는 - 단자이며, 제2 터미널핀 ④, ⑤, ⑦, ⑩은 그라운드이다.

위와 같은 실시 예의 2차 코일(60) 권선방법은 2차 출력 권선의 총 길이를 같게 하기 때문에, 비교예에 비하여, 2차 코일(60)의 코일선들 사이의 전류 언밸런스를 개선하는 효과가 있다. 또한, 이러한 2차 코일(60) 배선 및 구조는 인가하는 전류에 대한 저항을 낮추어 트랜스포머의 효율을 높일 수 있고, 저항에 의한 발열을 낮추어 트랜스포머에서 발생하는 열을 억제하는 효과가 있다.

한편, 도 14는 본 발명의 실시 예 코어{도 14 (b)에서 'open core'로 표기됨} 에 대한 누설 인덕턴스와 제1 중족 하부(21) 및 제2 중족(23) 간의 간격(r3 간격) 사이의 관계를 나타낸다. 도 14에 보이는 바와 같이, 본 발명의 실시 예 코어는 상기 간격 증가에 따라 누설 인덕턴스가 큰 변화율로 점점 작아져, 종래 EE 코어의 경우보다 더 낮은 누설 인덕턴스까지 도달할 수 있다.

따라서, 제1 중족과 제2 중족 간의 간격 조절을 통해 누설 인덕턴스의 조절이 더욱 정교하게 이루어질 수 있으며, 160 ~ 300 kHz의 고주파 구동에 대하여, 누설 인덕턴스를 15 ~ 20 uH까지 조절하는 것이 가능하다.

도 15는 본 발명의 다른 실시 예에 따른 자성부품의 하나로서 트랜스포머의 사시도이고, 도 16은 본 발명의 다른 실시 예에 따른 트랜스포머의 평면도이고, 도 17은 본 발명의 다른 실시 예에 따른 트랜스포머의 측면도이고, 도 18은 본 발명의 다른 실시 예에 따른 코일부가 배제된 코어부의 사시도이고, 도 19는 일 실시 예에 따른 트랜스포머의 코어상부와 코어하부의 평면도이다.

도 15 내지 도 19를 참조하면, 본 발명의 다른 실시 예에 따른 트랜스포머(1)는 코어부(100), 코일부(200)를 포함한다.

코어부(100)는 코어 상부(110) 및 코어 하부(120)를 포함하며, 코어 상부(110)는 코어 하부(120)에 대해 하부에서 상부로 향하는 제1 방향(z축 방향)으로 중첩되어 코어 하부(120) 위에 배치된다.

구체적으로 도 18 및 도 19의 (b)를 참조하면, 코어 상부(110)는 제1 베이스의 일 표면에서 돌출되며 상기 제1 베이스의 중앙 영역에 배치되는 중족 상부(111)와, 중족 상부(111)의 양측에 소정 간격 이격되어 배치된 제1, 2 외족 상부(112a, 112b)가 배치된다.

상기 제1 베이스는 제3 방향(X축 방향)을 따라 소정의 폭을 가지도록 형성될 수 있다. 상기 제1 베이스의 폭은 전체폭(W)으로 지칭하기로 한다. 이하에서 설명할 코어 하부(120)의 제2 베이스는 코어 상부(110)와 중첩되도록 배치되기 때문에 제2 베이스의 전체 폭 또한 동일한 전체폭(W)으로 형성될 수 있다. 상기 제1 베이스 상에는 중족 상부(111) 및 제1, 2 외족 상부(112a, 112b)이 돌출되어 배치되기 때문에 코어 상부(110)에는 중족 상부(111)와 제1, 2 외족 상부(112a, 112b)에 의해서 상대적으로 리세스되어 형성되는 제4, 5 홈부(r4, r5)가 배치될 수 있다.

제4 홈부(r4)는 중족 상부(111)와 제1 외족 상부(112a)의 사이에 배치될 수 있고, 제5 홈부(r5)는 중족 상부(111)와 제2 외족 상부(112b) 사이에 배치될 수 있다. 제4, 5 홈부(r4, r5)는 각각 제4 폭(W4) 및 제5 폭(W5)으로 배치될 수 있다. 제4 폭(W4) 및 제5 폭(W5)은 동일한 폭으로 형성될 수 있으나, 이에 한정하는 것은 아니고 서로 다른 폭을 가지도록 형성될 수도 있다.

한편, 코어 상부(110)의 상기 제1 베이스는 제2 방향(Y축방향)을 따라 제1 길이(K1)로 형성될 수 있다. 여기서 중족 상부(111), 제1 외족 상부(112a) 및 제2 외족 상부 (112b)의 길이는 제1 길이(K1)와 동일한 길이로 형성될 수 있으나, 이에 한정하지 않는다.

도 18 및 도 19의 (a)를 참조하면, 코어 하부(120)는 상기 제2 베이스의 일 표면에서 돌출되며 상기 제2 베이스의 중앙 영역에 배치되는 제1 중족 하부(121)와 제2 중족 하부(123)를 포함한다. 제1 중족 하부(121)와 제2 중족 하부(123)는 제2방향(Y축 방향)으로 소정 간격 이격되어 배치될 수 있다. 여기서 제1 중족 하부(121)와 제2 중족 하부(123)가 이격되는 거리는 제1 분리거리(E1)로 분리될 수 있다. 제1 중족 하부(121)와 제2 중족 하부(123) 사이는 추후에 설명할 제3 홈부(r3)가 형성될 수 있다.

그리고 코어 하부(120)는 제1 중족 하부(121)의 양측에 소정 간격 이격되어 배치되는 제1, 2 외족 하부(122a, 122b)가 배치되고, 제2 중족 하부(123)의 양측에 소정 간격 이격되어 배치된 제3, 4 외족 하부(124a, 124b)가 배치될 수 있다. 제1 중족 하부(121)와 제1 외족 하부(122a)의 이격거리는 제1 폭(W1)으로 형성될 수 있고, 제1 중족 하부(121)와 제2 외족 하부(122b)의 이격거리는 제2 폭(W2)으로 형성될 수 있다. 코어 하부(120)의 성형용이성을 고려하여 제2 중족 하부(123)와 제3 외족 하부(124a) 사이의 이격거리 또한 제1 폭(W1)으로 형성될 수 있다. 그리고 제2 중족 하부(123)와 제4 외족 하부(124b) 사이의 이격거리 또한 제2 폭(W2)으로 형성될 수 있다.

상기 제2 베이스는 상기 제1 베이스와 동일하게 제3 방향(X축 방향)을 따라 형성된 전체폭(W)을 가지도록 형성될 수 있다. 코어 하부(120)에는 제1 중족 하부(121)와 제1, 2 외족 하부(122a, 122b) 및 제2 중족 하부(123)와 제3, 4 외족 하부(124a, 124b)에 의해서 상대적으로 리세스되어 형성되는 제1, 2 홈부(r1, r2)가 배치될 수 있다.

제1 홈부(r1)는 제1 중족 하부(121)와 제1 외족 하부(122a)의 사이 및 제2 중족 하부(123)와 제3 외족 하부(124a)의 사이에 배치될 수 있다. 제2 홈부(r2)는 제1 중족 하부(121)와 제2 외족 상부(112b)의 사이 및 제2 중족 하부(123)와 제4 외족 하부(124b)의 사이에 배치될 수 있다.

제1, 2 홈부(r1, r2)는 각각 제1 폭(W1) 및 제2 폭(W2)으로 배치될 수 있다. 제1 폭(W1) 및 제2 폭(W2)은 동일한 폭으로 형성될 수 있으나, 이에 한정하는 것은 아니고 서로 다른 폭을 가지도록 형성될 수 있다.

또한, 제1, 2 홈부(r1, r2)의 폭은 제4, 5 홈부(r4, r5)의 폭 각각 대응되도록 동일한 폭으로 형성될 수 있으나, 이에 한정하지 않는다. 본 실시 예에서는 제1, 2 홈부(r1, r2)의 폭이 제4, 5 홈부(r4, r5)의 폭 각각에 대응되는 것을 도시하여 설명하기로 한다.

한편, 코어 하부(120)의 상기 제2 베이스는 제2 방향(Y축방향)을 따라 형성된 제3 길이(K3)으로 형성될 수 있다. 여기서 제3 길이(K3) 영역은 제1 길이(K1)에 더하여 제2 길이(K2)를 더한 길이일 수 있다. 코어 하부(120)는 코어 상부(110)와 결합시키는 경우, 제1 길이(K1) 영역은 코어 하부(120)와 코어 상부(110)가 중첩되고, 제2 길이(K2) 영역은 코어 상부(110)로부터 코어 하부(120)가 노출되는 영역일 수 있다.

제2 길이(K2) 영역에는 제2방향(Y축방향)을 따라 형성된 제2 중족 하부(123)의 제1 두께(G1)와, 제2방향(Y축방향)을 따라 형성된 제1 분리거리(E1)가 배치될 수 있다. 또한, 제2 길이(K2) 영역에는 제3, 4 외족 하부(124a, 124b)의 제2 두께(G2)와, 제1, 2 외족 하부(122a, 122b)와 제3, 4 외족 하부(124a, 124b)의 분리거리인 제2 분리거리(E2)가 배치될 수 있다.

여기서 본 실시 예에서는 성형용이성을 고려하여 형성시킨 코어 하부(120)를 도시하기 때문에 제1 두께(G1)와 제2 두께(G2) 및, 제1 분리거리(E1)와 제2 분리거리(E2)가 각각 동일하게 형성된 것을 도시하여 설명하기로 한다. 이에 제1 두께(G1)와 제2 두께(G2)가 동일한 것을 예를 들어 설명하나 이에 한정하는 것은 아니며, 제1 두께(G1)와 제2 두께(G2)가 서로 상이하게 배치시킬 수도 있다. 또한 제1 분리거리(E1)와 제2 분리거리(E2)도 동일한 것을 예를 들어 설명하나 이에 한정하는 것은 아니며, 제1 분리거리(E1)와 제2 분리거리(E2)를 서로 상이하게 배치시킬 수도 있다.

제1 중족 하부(121), 제1 외족 하부(122a) 및 제2 외족 하부(122b)는 중족 상부(111), 제1 외족 상부(112a) 및 제2 외족 상부 (112b)에 각각 대응되도록 제1 길이(K1)와 동일한 길이로 형성될 수 있으나, 이에 한정하지 않는다.

제2 길이(K2) 영역에는 제2 중족 하부(123), 제3 외족 하부(124a) 및 제4 외족 하부(124b)가 배치될 수 있다. 또한, 제2 길이(K2) 영역에는 제2 중족 하부(123)와 제1 중족 하부(121)가 이격되는 제1 분리거리(E1), 제3 외족 하부(124a)와 제1 외족 하부(122a)가 이격되는 제2 분리거리(E2), 제2 외족 상부(112b)와 제4 외족 하부(124b)가 이격되는 제2 분리거리(E2)가 형성될 수 있다. 제1 분리거리(E1) 및 제2 분리거리(E2)에는 제2 베이스와 상기 제2 베이스 상에서 돌출되어 형성된 상기 중족과 외족들로 인해 상대적으로 리세스된 제3 홈부(r3)이 배치될 수 있다.

이와 같이, 코어부(100)는 코어 상부(110)와 코어 하부(120)의 길이가 상이하게 배치되어 있기 때문에 코어 상부(110)와 코어 하부(120)가 서로 중첩되는 폐쇄영역(Ac)과, 코어 하부(120)가 코어 상부(110)에 의해 노출된 오픈영역(Ao)을 포함한다.

여기서 본 실시 예에서, 오픈영역(Ao)의 평면 상 면적은 폐쇄영역(Ac)의 평면 상 면적보다 작을 수 있다. 다시 말해, 제2 길이(K2) 영역은 제1 길이(K1) 영역보다 작도록 배치될 수 있다.

예를 들어, 폐쇄영역(Ac)은 코어 하부(120)로부터 코어 상부(110)를 향하는 제1 방향(z축 방향)으로 코어 상부(10)와 중첩되어 덮여 폐쇄되는 영역일 수 있고, 오픈영역(Ao)은 폐쇄영역(Ac)으로부터 상기 제1 방향(z축 방향)에 대해 수직한 제2 방향으로 연장 형성된 영역으로서 코어 상부(10)에 의해 덮이지 않고 상기 폐쇄영역(Ac) 밖으로 노출된 영역일 수 있다.

폐쇄영역(Ac)은 제1 길이(K1) 영역 상에 배치되며, 제1 중족 하부(121)와 중족 상부(111)이 중첩되고, 제1 외족 상부(112a)와 제1 외족 하부(122a)가 중첩되고, 제2 외족 상부(112b)와 제2 외족 하부(122b)가 중첩되도록 배치될 수 있다. 그리고, 상대적으로 리세스된 제1, 2 홈부(r1, r2)와 제4, 5 홈부(r4, r5)가 중첩되도록 배치될 수 있다.

오픈영역(Ao)은 제2 길이(K2) 영역 상에 배치되며, 제2 중족 하부(123), 제3 외족 하부(124a) 및 제4 외족 하부(124b)이 배치되고, 제2 중족 하부(123), 제3 외족 하부(124a) 및 제4 외족 하부(124b)과 폐쇄영역(Ac) 사이에 배치되는 제3 홈(r3)이 배치될 수 있다.

또한, 제1, 2 홈부(r1, r2)는 제4, 5 홈부(r4, r5)와 중첩되지 않는 영역이 오픈영역(Ao) 상에 배치될 수 있다. 이하에서는 제1, 2 홈부(r1, r2)와 제4, 5 홈부(r4, r5)가 중첩되는 영역을 제4, 5 홈부(r4, r5)로 지칭하고, 제1, 2 홈부(r1, r2)와 제4, 5 홈부(r4, r5)가 중첩되지 않는 영역을 제1, 2 홈부(r1, r2)로 지칭하기로 한다.

다시 도 15 내지 19를 참조하면, 코일부(200)는 코어부(100) 내부를 관통하는 제1 코일(210)과 제2 코일(220)을 포함한다. 여기서 제1 코일(210) 및 제2 코일(220)은 용이한 설명을 위해 사각의 루프 형상을 예를 들어 설명하기로 한다.

제1 코일(210)은 중족 상부(111)와 제1 중족 하부(121)가 중첩된 영역을 감싸는 형상으로 배치될 수 있다. 구체적으로, 제1 코일(210)은 Y축 방향을 따라 진행되며 제4, 5 홈부(r4, r5)에 배치되는 제1 수직 코일부(213)와, X축 방향으로 진행되며 제2 중족 하부(123)와 제1 중족 하부(121) 사이에 배치되는 제1-1 수평코일부(215)와, 제1-1 수평코일(215)에 마주하는 반대 편에 배치되는 제1-2 수평코일부(218)를 포함한다.

제1 코일(210)의 제1-1 수평코일부(215)는 오픈영역(Ao) 상에 형성되어 있는 제3 홈(r3) 상에 배치될 수 있다. 따라서 제1 코일(210)의 제1-1 수평코일부(215)는 코어 상부(110)에 중첩되지 않는 제2 길이(K2) 영역 상에 배치될 수 있다. 따라서 제3 홈(r3)은 제1 코일(210)의 제1-1 수평코일부(215)의 형성폭을 수용할 수 있는 폭으로 형성될 수 있다. 예를 들어, 제1 분리거리(E1)에 배치되는 제3 홈(r3)은 Y축 방향을 따라 3mm 내지 20mm 범위의 두께로 형성될 수 있다.

이때, 제 3홈 (r3)은 Y축 방향을 따라 2차측 코일 선경에 의해 결정이 되며, 이는 허용 전류에 적합한 2차 코일이 적용되기 위하여 최소 3mm 이상의 두께를 유지하여야 하며, 20mm를 초과할 경우 오히려 코어 손실이 증가하기 때문에 성능이 충분히 발휘되지 못한다.

제1 코일(210)의 제1 수직 코일부(213)는 코어 상부(110)와 코어 하부(120)가 중첩되어 배치된 제4, 5 홈부(r4, r5) 상에 배치될 수 있고, 일부 영역은 제1-1 수평코일부(215)에 연결되기 위해 제1, 2 홈부(r1, r2) 및 제3 홈부(r3)가 겹쳐지는 영역 상에 배치될 수 있다. 다시 말해, 제1 수직 코일부(213)는 일부는 폐쇄영역(Ac) 상에 배치되고, 또 다른 일부는 오픈영역(Ao) 상에 배치될 수 있다.

제1 코일(210)의 제1-2 수평코일부(218)는 폐쇄영역(Ac)의 외부 즉, 제1 길이(K1) 영역의 외부에 배치될 수 있다. 즉, 제1 수직 코일부(213)는 제1 길이 영역(K1), 제2 길이(K2) 영역 및 제1 길이(K1) 영역의 외부에 배치될 수 있다. 여기서, 제1 길이(K1) 영역의 외부는 제1 길이(K1) 영역에서 제2 길이(K2) 영역의 반대편에 배치된 외부 영역이다.

제2 코일(220)은 중족 상부(111)와 제1 중족 하부(121)가 중첩된 영역 및 제2 중족 하부(123)를 감싸는 형상으로 배치될 수 있다. 구체적으로, 제2 코일(220)은 Y축 방향을 따라 진행되며, 제4, 5 홈부(r4, r5)에 배치되는 제2 수직 코일부(223)와, X축 방향을 따라 진행되며 제2 중족 하부(123)에 인접하며 폐쇄영역(Ac) 외부에 배치되는 제2-1 수평코일부(225)와, 제2-1 수평코일(225)에 마주하는 반대 편에 배치되는 제2-2 수평코일부(228)를 포함한다.

제2 코일(220)의 제2-1 수평코일부(225)는 폐쇄영역(Ac)이 외부에 배치될 수 있다. 다시 말해, 제2-1 수평코일부(225)는 제2 중족 하부(123)에 인접한 제2 길이(K2) 영역의 외부에 배치될 수 있다. 따라서 제2-1 수평코일부(225)는 제1-1 수평코일부(215)에 제1 이격거리(D1)를 두고 배치될 수 있다.

제1 이격거리(D1)는 제2-1 수평코일부(225)와 제1-1 수평코일부(215)에 배치되는 제2 중족 하부(123)의 Y축 방향을 따라 형성된 두께 이상으로 배치될 수 있다. 예를 들어, 제1 이격거리(D1)는 2mm이상 내지 15mm미만으로 배치될 수 있다. 제1 이격거리(D1)가 2mm미만인 경우, Y축 방향을 따라 형성된 제2 중족 하부(123)의 제1 두께(G1)가 작아져 자기장 손실이 발생하여 제2 중족 하부(123)에 의한 성능이 저감되고, 15mm이상인 경우는 제1 코일과의 이격거리가 멀어지기 때문에 제2 코일에서의 손실이 발생할 수 있기 때문에 제1 이격거리(D1)는 2mm이상 내지 15mm미만으로 배치하는 것이 바람직하다.

제2 코일(220)의 제2 수직 코일부(223)는 코어 상부(110)와 코어 하부(120)가 중첩되어 배치된 제4, 5 홈부(r4, r5) 상에 배치될 수 있고, 일부 영역은 제2-1 수평코일부(225)에 연결되기 위해 제1, 2 홈부(r1, r2) 및 제1, 2 홈부(r1, r2)와 제3 홈부(r3)가 겹쳐지는 영역 상에 배치될 수 있다. 또한 또 다른 일부는 제2-1 수평코일부(225)에 연결시키기 위해 폐쇄영역(Ac)이 외부에 배치될 수 있다.

다시 말해, 제2 수직 코일부(223)는 일부는 폐쇄영역(Ac) 상에 배치되고, 다른 일부는 오픈영역(Ao) 상에 배치되고, 또 다른 일부는 오픈영역(Ao)의 외부 영역 상에 될 수 있다. 따라서 제2 코일(220)는 제1 길이(K1) 영역과 제2 길이(K2) 영역보다 길이가 긴 제2 수직 코일부(223)을 구비할 수 있다.

여기서 제1 수직 코일부(213)와 제2 수직 코일부(223)는 제4, 5 홈부(r4, r5) 상에서, 또는 제1, 2 홈부(r1, r2) 상에서, 전술한 제1 이격거리(D1)를 두고 배치될 수도 있다. 또는, 제1 이격거리(D1)와 상이한 제2 이격거리(D2)로 배치될 수 있다. 제1 수직 코일부(213)와 제2 수직 코일부(223)의 이격 거리가 상이한 이유는 경박단소한 트랜스포머를 구현하기 위해서 코어부(100)의 전체 폭(W)을 늘리는 것에 한계가 있기 때문이다. 따라서 전술한 제2 이격거리(D2)는 제1 이격거리(D1)보다 작을 수 있다.

제2 코일(220)의 제2-2 수평코일부(228)는 폐쇄영역(Ac)의 외부 즉, 제3 길이(K3) 영역의 외부에 배치될 수 있다.

한편, 제1 코일(210)과 제2 코일(220)은 서로 다른 두께로 형성될 수 있다. 예를 들어, 제1 코일(210)의 두께는 제2 코일(220)의 두께보다 클 수 있다. 그리고 제1 코일(210)의 두께를 제2 코일(220)의 두께보다 크게 형성하기 위해 제1 코일(210)의 턴수는 제2 코일(220)의 턴수보다 크도록 배치할 수 있다.

폐쇄영역(Ac)에서 제1 코일(210)과 제2 코일(220)은 쇄교할 수 있으며, 오픈영역(Ao)에서는 제1 코일(210)과 제2 코일(220)은 쇄교하지 않을 수 있다. 제1 코일(210)과 제2 코일(220)이 쇄교하는 폐쇄영역(Ac)에서는 전압 변환을 달성하고, 비쇄교 영역인 오픈영역(Ao)에서는 누설 자속을 통해 폐쇄영역(Ac)에서 발생하는 누설 인덕턴스를 상쇄함으로써 원하는 크기의 누설 인덕턴스를 유도할 수 있다.

이와 같이, 중족 상부(111), 제1 중족 하부(121)의 크기를 조절하지 않고도 제1 코일(210)과 제2 코일(220)의 이격거리인 제1 이격거리(D1)를 조절함으로써 자체 인덕턴스(Lp) 값을 일정하게 유지하면서 원하는 크기의 누설 인덕턴스를 유도할 수 있다.

따라서, 본 실시 예의 트랜스포머(1)는, 제1 중족 하부(121)와 제2 중족 하부(123) 사이 및/또는 제1 외족 하부(122a)와 제3 외족 하부(124a) 및/또는 제2 외족 상부(122b)와 제4 외족 하부(124b) 사이의 간격 크기를 조절하여 누설 인덕턴스를 조절할 수 있다.

도 20a는 종래의 오픈영역이 존재하지 않는 트랜스포머의 누설 인덕턴스를 측정한 그래프이고, 도 20b는 본 발명의 다른 실시 예 따른 오픈영역이 배치된 트랜스포머의 누설 인덕턴스를 측정한 그래프이고, 도 21은 일 실시 예 따른 트랜스포머와 종래의 트랜스포머의 인덕턴스 대비 전류 밀도를 비교한 그래프이다.

도 20a 및 도 21을 참조하면, 종래 EE형 코어와 같이 폐쇄영역(Ac)만이 배치된 트랜스포머는 폐쇄영역(Ac)으로 인해 누설 인덕턴스가 크게 발생함을 알 수 있다. 그래프에서 표시된 m1 영역에서 3.1A의 누설 인덕턴스가 발생함을 볼 수 있다.

반면, 도 20b 및 도 21을 참조하면, 오픈 영역(Ao)을 통해 상쇄시켜 누설 인덕턴스를 낮게 조절함으로써 종래보다 낮은 크기의 누설 인덕턴스를 확보할 수 있음을 알 수 있다. 그래프에서 표시된 m1 영역에서 3A의 누설 인덕턴스가 발생함을 볼 수 있다.

동일 전류가 종래의 트랜스포머 및 본 실시 예의 트랜스포머에 제공되었을 경우, 본 실시 예의 트랜스포머에서는 제1종족 하부(121)과 제2 중족 하부(123) 사이에서 상쇄되는 자속 흐름이 있어 더 높은 전류가 흘러도 코일부(200)에 다시 유도되는 자속과 전류밀도 값이 낮을 수 있다. 이는 오픈영역(Ao)을 통해 자속밀도를 추가적으로 수용함으로써 코어부(100)가 포화됨을 방지할 수 있기 때문이다.

따라서, 오픈영역(Ac)이 추가적으로 에너지를 저장하는 역할을 함으로써 대전력 수용 능력이 증가함을 볼 수 있다. 즉, 종래 코어 대비 본 실시 예에 따른 트랜스포머는 DC-Bias 성능이 상승한 것을 볼 수 있다.

따라서 일 실시 예에 따른 트랜스포머(1)는, 중족 상부(111), 제1 중족 하부(121)의 크기를 조절하지 않고도 제1 코일(210)과 제2 코일(220)의 이격거리인 제1 이격거리(D1)를 조절함으로써 자체 인덕턴스(Lp)값을 일정하게 유지하면서 원하는 크기의 누설 인덕턴스를 유도할 수 있다. 즉, 동일한 자체 인덕턴스(Lp)에서 트랜스포머의 DC-바이어스를 증가시킬 수 있다.

도 22는 본 발명의 또 다른 실시 예에 따른 트랜스포머를 도시한 평면도이다.

도 22는 중족 설명을 회피하고, 용이한 설명을 위해 도 15 내지 도 21을 인용하여 설명하기로 한다.

도 22를 참조하면, 본 발명의 다른 실시 예에 따른 트랜스포머(2)는 X축 방향을 따라 형성된 제1 폭(Q1)을 갖는 제1 중족 하부(121) 및 X축 방향을 따라 형성된 제2 폭(Q2)을 갖는 제2 중족 하부(123)를 포함할 수 있다.

제2 폭(Q2)은 제1 폭(Q1) 대비 10% 내지 150% 증가한 폭으로 형성될 수 있다.

앞의 실시 예와 용이한 비교를 위해 도 16을 참조하면, 제1 중족 하부(121)와 제2 중족 하부(123)가 동일한 제1 폭(Q1)을 갖도록 배치될 수 있다. 동일한 제1 폭(Q1)을 갖는 제1 중족 하부(121)와 제2 중족 하부(123)는 성형성이 용이해질 수 있다.

다른 실시 예에 따른 트랜스포머(2)는 제1 중족 하부(121)과 제2 중족 하부(123)가 서로 상이한 폭으로 형성됨에 따라 오픈 영역(Ao)이 추가적으로 에너지를 저장하는 역할을 함으로써 대전력 수용 능력을 증가시킴으로써 오픈 영역(Ac)을 통해 자속밀도를 추가적으로 수용하여 코어부(100)가 포화됨을 방지할 수 있다.

따라서, 다른 실시 예에 따른 트랜스포머(2)는 제1 중족 하부(121)과 제2 중족 하부(123)가 서로 상이한 폭으로 배치시킴으로써 자체 인덕턴스(Lp) 값을 일정하게 유지하면서 원하는 크기의 누설 인덕턴스를 유도할 수 있다. 즉, 동일한 자체 인덕턴스(Lp)에서 트랜스포머의 DC-바이어스를 증가시킬 수 있다.

도 23은 또 다른 실시 예에 따른 트랜스포머의 평면도이고, 도 24는 또 다른 실시 예에 따른 트랜스포머의 측면도이다.

도 23 및 도 24는 중족 설명을 회피하고, 용이한 설명을 위해 도 15 내지 도 22를 인용하여 설명하기로 한다.

도 23 및 도 24를 참조하면, 또 다른 실시 예에 따른 트랜스포머(3)는 오픈영역(Ao) 상에 배치되는 방열부재(800)를 포함할 수 있다. 방열부재(800)는 제1 코일(2100) 및 제2 코일(220)의 일부 영역과 코어 하부(120)의 일부 영역을 커버할 수 있다.

방열부재(800)는 오픈영역(Ao) 상에 배치되어 제2 길이(K2) 영역 상에 배치될 수 있다. 제2 길이(K2) 영역에는 제2 중족 하부(123), 제3 외족 하부(124a), 제4 외족 하부(124b) 및 제3 홈(r3)이 배치될 수 있다. 또한 제2 길이(K2) 영역 상에는 제1, 2 홈(r1, r2)과 제3 홈(r3)이 겹쳐지는 영역에 배치되는 제2 수직 코일부(223) 및 제1 수직 코일부(213)가 배치될 수 있다.

따라서 방열부재(800)는 제2 수직 코일부(223) 및 제1 수직 코일부(213)를 커버하고, 제2 중족 하부(123), 제3 외족 하부(124a), 제4 외족 하부(124b) 및 제3 홈(r3)을 커버하도록 배치될 수 있다.

여기서 방열부재(800)는 전술한 구성들을 커버할 뿐만 아니라 직접 접촉하도록 배치시켜 코어부(100)와 코일부(200)에서 발생되는 열에너지를 외부로 방사할 수 있다. 다시 말해, 방열부재(800)는, 코일부(200), 코어 상부(110) 및 코어 하부(120)에 직접 접촉하도록 배치될 수 있다.

구체적으로, 방열부재(800)는 제2 수직 코일부(223) 및 제1 수직 코일부(213)의 상부면과 측부면에 직접 접촉하도록 배치시킬 수 있다. 그리고 방열부재(800)는 오픈영역(Ao) 상에 배치된 코어 하부(120)의 일 표면에 직접 접촉되도록 배치될 수 있다.

구체적으로, 방열부재(800)는 코어 하부(120)의 상기 제2 베이스의 일 표면에 직접 접촉하게 배치되며, 상기 제2 베이스의 일 표면에 돌출되어 형성된 제2 중족 하부(123)의 두께면 및 상부면, 제3 외족 하부(124a)의 두께면 및 상부면, 제4 외족 하부(124b)의 두께면 및 상부에 직접 접촉하도록 배치될 수 있다.

또한, 제1 길이(K1) 영역과 제2 길이(K2) 영역의 경계면(P)에 배치된 코어 상부(110)의 측면에 직접 접촉하도록 배치시킬 수 있다.

더 구체적으로 설명하면, 경계면(P)에서 코어 상부(110)가 노출된 상기 제1 베이스의 두께면, 중족 상부(111)의 두께면, 제1 외족 상부(112a)의 두께면 및 제2 외족 상부(112b)의 두께면에 직접 접촉하도록 배치시킬 수 있다. 더욱이 경계면(P)에서는 중족 상부(111), 제1 외족 상부(112a) 및 제2 외족 상부(112b) 각각에 중첩되는 제1 중족 하부(121)의 두께면, 제1 외족 하부(122a) 및 제2 외족 상부(122b)의 두께면이 노출되기 때문에 방열부재(800)에 직접 접촉하도록 배치될 수 있다.

따라서 전술한 구성들과 직접 접촉하여 배치되는 방열부재(800)는 오픈영역(Ao)뿐만 아니라, 경계면(P)에서 코어 상부(110) 및 코어 하부(120)의 일부 영역에서 직접 접촉됨으로 폐쇄영역(Ac)에서 발생되는 열을 열에너지를 외부로 효율적으로 방사할 수 있다.

방열부재(800)는 오픈영역(Ao) 상에 배치되되, 제1 코일(210)의 상기 제1 베이스의 타측 표면에 평행한 두께로 배치될 수 있다. 여기서 상기 제1 베이스의 타측 표면은 상기 제1 베이스의 일 표면에 마주하는 면으로 상기 제1 베이스의 일 표면에는 제1 외족 상부(112a), 제2 외족 상부(112b) 및 중족 상부(111)이 형성된 표면이다.

다른 실시 예로써 방열부재(800)는 그 형성두께가 제3 외족 하부(124a)의 상면, 제4 외족 하부(124b)의 상면 및 제2 중족 하부(123)의 상면을 노출되도록 형성시킬 수 있다. 다시 말해, 방열부재(800)의 형성 두께를 얇은 두께로 형성하여 재료비를 절감하는 동시에 방열부재(800) 자체의 열전도 저항성을 최소화시켜 방열효과를 증가시킬 수도 있다.

또 다른 실시 예로써 방열부재(800)와 코일부(200)를 배치시킬 수 있는 보빈을 코어 상부(110)와 코어 하부(120) 사이에 배치시킬 수 있다.

방열부재(800)는 절연특성이 500v/mm 이상이고, 열전도율이 3.0W/mK 이상의 절연체로 형성될 수 있다. 예를 들어, 방열부재(800)는 알루미나(Al₂O₃) 계열, 보론나이트라이드(BN) 계열, 실리콘(Si) 계열 및 이들을 혼합한 혼합물 중 어느 하나로 형성될 수 있다.

방열부재(800)는 코어부(100)와 코일부(200)에서 발생되는 열을 방출하여 트랜스포머(3)의 열 평형을 이루도록 트랜스포머(3)의 온도 상승을 최소화시킬 수 있다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

10: 코어 상부 11: 제1 중족 상부
12: 제1 외족 상부
20: 코어 하부 21: 제1 중족 하부
22: 제1 외족 하부 23: 제2 중족
24: 제2 외족
30: 제2 보빈부 31: 바디부
32: 1차 터미널부 33: 2차 터미널부
34: 상판 수용 관통홈 35: 제2 단자선 통로
36: 중판 수용홈
40: 제1 보빈부 41: 상판
42: 중판 43: 하판
44: 제1 중족 관통홀 45 : 상부 림
46: 하부 림 47: 제2 중족 수용홈
50: 1차 코일 60: 2차 코일
r1 ~ r5: 홈부 P: 가상 평면
w: 폭
100: 코어부 110: 코어 상부
120: 코어 하부 111: 중족 상부
112a: 제1 외족 상부 112b: 제2 외족 상부
121: 제1 중족 하부 122a: 제1 외족 하부
122b: 제2 외족 하부 123: 제2 중족 하부
124a: 제3 외족 하부 124b: 제4 외족 하부
200: 코일부 210: 제1 코일
213: 제1 수직 코일부 215: 제1-1 수평코일부
218: 제1-2 수평코일부 220: 제2 코일
223: 제2 수직 코일부 225: 제2-1 수평코일부
228: 제2-2 수평코일부 800: 방열부재
Ao: 오픈영역 Ac: 폐쇄영역
E1: 제1 분리거리 D1: 제1 이격거리
G1: 제1 두께 G2: 제2 두께
Q1: 제1 폭

Claims (14)

1. 코어 하부 및 상기 코어 하부 상에 배치된 코어 상부를 포함하는 코어부; 및
   제1 코일 및 제2 코일을 포함하며, 적어도 일부가 상기 코어부 내에 배치된 코일부를 포함하고,
   상기 코어 하부는,
   상기 코어 하부로부터 상기 코어 상부를 향하는 제1 방향으로 상기 코어 상부와 중첩된 폐쇄 영역과 상기 폐쇄 영역으로부터 상기 제1 방향과 수직한 제2 방향으로 연장되며, 상기 폐쇄 영역 밖으로 노출된 오픈 영역을 갖고,
   상기 코어의 상기 폐쇄 영역에는 제1 중족 및 한 쌍의 제1 외족이 배치되고, 상기 오픈 영역에는 제2 중족과 한 쌍의 제2 외족이 배치되며,
   상기 제1 코일은 상기 제1 중족 및 상기 제2 중족을 둘러싸도록 권선된 트랜스포머.
2. 삭제
3. 제1항에 있어서,
   상기 제2 중족은 상기 제1 중족으로부터 설정된 간격만큼 이격되어 배치되고,
   상기 한 쌍의 제2 외족은 상기 한 쌍의 제1 외족으로부터 설정된 간격만큼 이격되어 배치되는 트랜스포머.
4. 제3항에 있어서,
   상기 코어 상부는 제1 중족 상부와 한 쌍의 제1 외족 상부를 포함하고,
   상기 코어 하부는 제1 중족 하부와 한 쌍의 제1 외족 하부를 포함하는 트랜스포머.
5. 제4항에 있어서,
   상기 제1 중족 상/하부 사이 또는 상기 한 쌍의 제1 외족 상/하부 사이에는 갭이 있는 트랜스포머.
6. 제4항에 있어서,
   상기 제2 중족 및 상기 한 쌍의 제2 외족 각각을 바라보는 상기 제1 중족 상부 및 상기 한 쌍의 제1 외족 상부와 상기 제1 중족 하부 및 상기 한 쌍의 제1 외족 하부 각각은 단부 면들이 동일한 가상의 평면 상에 위치하는 트랜스포머.
7. 제4항에 있어서,
   상기 제2 중족 측 단부는 라운드 형상을 포함하는 트랜스포머.
8. 제1항에 있어서,
   상기 제1 코일은 상기 제1 중족 및 상기 제2 중족을 둘러싸도록 상기 폐쇄 영역 및 상기 오픈 영역에 배치되고,
   상기 제2 코일은 상기 제1 중족을 둘러싸도록 상기 폐쇄 영역에 배치된 트랜스포머.
9. 제8항에 있어서,
   상기 제2 코일의 일부는 상기 폐쇄 영역을 넘어서 상기 오픈 영역에도 배치된 트랜스포머.
10. 제8항에 있어서,
    상기 제1 코일의 두께는 상기 제2 코일의 두께보다 큰 트랜스포머.
11. 제8항에 있어서,
    상기 제1 코일의 턴수는 상기 제2 코일의 턴수보다 큰 트랜스포머.
12. 제1항에 있어서,
    상기 오픈 영역의 평면 상 면적은 상기 폐쇄 영역의 평면 상 면적보다 작은 트랜스포머.
13. 제1항 및 제3항 내지 제12항 중 어느 하나의 항에 의한 트랜스포머를 포함하는 회로기판.
14. 제13항에 있어서,
    상기 트랜스포머는 160 ~ 300 kHz의 주파수 하에서, 15 ~ 20 μH의 누설 인덕턴스를 갖는 회로기판.
    
    
    
    
    

Images