KR102468724B1 - Module and method for changing driving voltage of display apparatus - Google Patents

Module and method for changing driving voltage of display apparatus Download PDF

Info

Publication number
KR102468724B1
KR102468724B1 KR1020160055415A KR20160055415A KR102468724B1 KR 102468724 B1 KR102468724 B1 KR 102468724B1 KR 1020160055415 A KR1020160055415 A KR 1020160055415A KR 20160055415 A KR20160055415 A KR 20160055415A KR 102468724 B1 KR102468724 B1 KR 102468724B1
Authority
KR
South Korea
Prior art keywords
input
voltage
driving voltage
change
pixel
Prior art date
Application number
KR1020160055415A
Other languages
Korean (ko)
Other versions
KR20170125549A (en
Inventor
권용철
박동원
박종민
이준희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160055415A priority Critical patent/KR102468724B1/en
Publication of KR20170125549A publication Critical patent/KR20170125549A/en
Application granted granted Critical
Publication of KR102468724B1 publication Critical patent/KR102468724B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 장치의 구동 전압 변경 모듈 및 방법에 관한 것으로, 보다 상세하게는 화소로 블랙 데이터가 입력되는 입력 구간 내에 화소의 고전위 구동 전압을 변경하는 변경 구간이 포함되도록 게이트 라인별로 입력 구간을 설정함으로써, 구동 전압의 변경 구간 동안 화소에 블랙 데이터를 입력하는 것을 특징으로 한다. 이로 인해, 본 발명은 화소의 실제 휘도와 입력된 데이터 전압에 따른 설계 휘도 간에 휘도차를 상쇄시킴으로써, 디스플레이 장치의 수평라인 간에 휘도차를 감소시킬 수 있는 장점이 있다. The present invention relates to a module and method for changing a driving voltage of a display device, and more particularly, an input section for each gate line such that a change section for changing a high-potential driving voltage of a pixel is included in an input section in which black data is input to a pixel. By setting, black data is input to the pixel during the changing period of the driving voltage. Due to this, the present invention has the advantage of reducing the luminance difference between horizontal lines of the display device by offsetting the luminance difference between the actual luminance of the pixel and the design luminance according to the input data voltage.

Description

디스플레이 장치의 구동 전압 변경 모듈 및 방법{Module and method for changing driving voltage of display apparatus}Module and method for changing driving voltage of display apparatus {Module and method for changing driving voltage of display apparatus}

본 발명은 디스플레이 장치의 구동 전압 변경 모듈 및 방법에 관한 것이다.The present invention relates to a module and method for changing a driving voltage of a display device.

기존의 음극선관(Cathode Ray Tube)표시장치를 대체하기 위한 평판표시장치(Flat Panel Display)로는 액정표시소자(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기발광 표시장치(Organic Light-Emitting Diode Display, OLED Display) 등이 있다.Flat Panel Displays to replace the existing Cathode Ray Tube display devices include Liquid Crystal Display, Field Emission Display, and Plasma Display Panel. ) and Organic Light-Emitting Diode Display (OLED Display).

이중, 유기발광 다이오드(OLED)는 높은 휘도와 낮은 동작 전압 특성을 가지며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(CONTRAST RATIO)가 크고, 초박형 디스플레이의 구현이 용이하다. 또한, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이라는 장점이 있다.Of these, organic light emitting diodes (OLEDs) have high luminance and low operating voltage characteristics, and because they are self-emitting types that emit light themselves, they have a high contrast ratio and are easy to implement ultra-thin displays. In addition, the response time is about several microseconds (μs), so it is easy to implement a moving image, there is no restriction on the viewing angle, and it is stable even at low temperatures.

도 1은 유기발광 다이오드(OLED)를 이용한 디스플레이 장치의 화소(P) 간에 구성을 도시한 도면이다.1 is a diagram illustrating a configuration between pixels P of a display device using an organic light emitting diode (OLED).

도 1을 참조하면, 화소(P)는 제1 내지 제g 게이트 라인(GL1 내지 GLg)과 제1 내지 제d 데이터 라인(DL1 내지 DLd)의 교차 지점에 매트릭스 형태로 위치한다.Referring to FIG. 1 , pixels P are positioned in a matrix form at intersections of first to g th gate lines GL1 to GLg and first to d th data lines DL1 to DLd.

화소(P)는 제1 내지 제g(단, g은 자연수) 게이트 라인(GL1 내지 GLg)을 통해 스캔 신호(SCAN)를 인가받고, 제1 내지 제d(단, d은 g보다 큰 자연수) 데이터 라인(DL1 내지 DLd)을 통해 데이터 전압(Vdata)를 인가받는다.The pixels P receive the scan signals SCAN through the first to gth (where g is a natural number) gate lines GL1 to GLg, and the first to dth (where d is a natural number greater than g). The data voltage Vdata is applied through the data lines DL1 to DLd.

화소(P)는 스캔 신호(SCAN)에 대응하여 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)의 게이트 단자에 인가하는 스캔 트랜지스터(Tsc)를 포함한다. The pixel P includes a scan transistor Tsc that applies the data voltage Vdata to the gate terminal of the driving transistor Tdr in response to the scan signal SCAN.

또한, 화소(P)는 게이트 단자에 인가되는 데이터 전압(Vdata)에 따라 유기발광 다이오드(OLED)의 구동전류(Ioled)를 발생시키는 구동 트랜지스터(Tdr)를 포함한다. 이때, 구동 트랜지스터(Tdr)의 게이트-소스 단자의 전압을 저장하는 스토리지 커패시터(Cst)가 구동 트랜지스터(Tdr)의 게이트 단자 및 소스 단자 사이에 연결된다.In addition, the pixel P includes a driving transistor Tdr that generates a driving current Ioled of the organic light emitting diode OLED according to the data voltage Vdata applied to the gate terminal. At this time, a storage capacitor Cst for storing a voltage of the gate-source terminal of the driving transistor Tdr is connected between the gate terminal and the source terminal of the driving transistor Tdr.

또한, 구동 트랜지스터(Tdr)의 소스 단자에는 유기발광 다이오드(OLED)의 애노드 단자가 연결된다. 구동 트랜지스터(Tdr)의 드레인 단자에는 고전위 구동 전압 라인(HPL)을 통해 고전위 구동 전압(EVDD)이 인가되고, 유기발광 다이오드(OLED)의 캐소드 단자에는 저전위 구동 라인(LPL)을 통해 저전위 구동 전압(EVSS)이 공급된다.In addition, the anode terminal of the organic light emitting diode OLED is connected to the source terminal of the driving transistor Tdr. The high potential driving voltage EVDD is applied to the drain terminal of the driving transistor Tdr through the high potential driving voltage line HPL, and the low potential driving voltage EVDD is applied to the cathode terminal of the organic light emitting diode OLED through the low potential driving line LPL. A potential driving voltage EVSS is supplied.

이를 통해, 구동 트랜지스터(Tdr)와 유기발광 다이오드(OLED)의 양 끝단에는 고전위 구동 전압(EVDD) 및 저전위 구동 전압(EVSS)가 인가되어 각각 구동 트랜지스터(Tdr)와 유기발광 다이오드(OLED)가 구동된다.Through this, the high-potential driving voltage EVDD and the low-potential driving voltage EVSS are applied to both ends of the driving transistor Tdr and the organic light emitting diode OLED, respectively. is driven

유기발광 다이오드(OLED)의 구동에 대해 구체적으로 설명하도록 한다. 하이 레벨의 스캔 신호(SCAN)가 제1 내지 제g 게이트 라인(GL1 내지 GLg)을 통해 순차적으로 인가되면 스캔 트랜지스터(Tsc)가 턴-온되고, 제1 내지 제d 데이터 라인(DL1 내지 DLd)을 통해 데이터 전압(Vdata)이 구동 트랜지스터(Tdr)의 게이트 단자에 인가된다.The driving of the organic light emitting diode (OLED) will be described in detail. When the high level scan signal SCAN is sequentially applied through the first to g th gate lines GL1 to GLg, the scan transistor Tsc is turned on, and the first to d th data lines DL1 to DLd are turned on. Through this, the data voltage Vdata is applied to the gate terminal of the driving transistor Tdr.

즉, 첫번째로 제1 게이트 라인(GL1)을 통해 하이 레벨의 스캔 신호(SCAN)가 인가되어 제1 게이트 라인(GL1)에 연결된 화소(P)의 스캔 트랜지스터(Tsc)가 턴-온되고, 데이터 전압(Vdata)이 구동 트랜지스터(Tdr)의 게이트 단자에 인가된다.That is, first, the high-level scan signal SCAN is applied through the first gate line GL1, and the scan transistor Tsc of the pixel P connected to the first gate line GL1 is turned on, and the data A voltage Vdata is applied to the gate terminal of the driving transistor Tdr.

이후, 순차적으로 제g 게이트 라인(GLg)까지 하이 레벨의 스캔 신호(SCAN)가 입력된다.Thereafter, the high-level scan signal SCAN is sequentially input to the g-th gate line GLg.

이에 따라, 구동 트랜지스터(Tdr)의 게이트-소스 단자에는 데이터 전압(Vdata)으로 인한 접압차가 인가되어 구동전류(Ioled)가 발생된다. 이때, 스토리지 커패시터(Cst)의 양단에는 데이터 전압(Vdata)으로 인한 전압차가 충전되어 구동 트랜지스터(Tdr)의 게이트-소스 단자에 인가되는 전압이 유지된다.Accordingly, a voltage difference due to the data voltage Vdata is applied to the gate-source terminal of the driving transistor Tdr, so that the driving current Ioled is generated. At this time, a voltage difference due to the data voltage Vdata is charged to both ends of the storage capacitor Cst, and the voltage applied to the gate-source terminal of the driving transistor Tdr is maintained.

한편, 종래에는 고전위 구동 전압(EVDD)을 변경하여 구동 트랜지스터(Tdr) 및 유기발광 다이오드(OLED)의 전기적 구동 환경을 변경시켜 왔다.Meanwhile, in the related art, the electric driving environment of the driving transistor Tdr and the organic light emitting diode OLED has been changed by changing the high potential driving voltage EVDD.

후술하여 종래의 고전위 구동 전압 제어 방법에 대해 설명하도록 한다.A conventional high-potential driving voltage control method will be described below.

도 2는 종래의 고전위 구동 전압 제어 방법에 따른 타이밍도를 도시한 도면이다.2 is a diagram showing a timing diagram according to a conventional high-potential driving voltage control method.

도 2를 참조하면, 고전위 구동 전압(EVDD)은 "t1" 시점부터 "t5" 시점까지 "V1" 유지하고, "t5" 시점부터 "V2"로 변경된다.Referring to FIG. 2 , the high potential driving voltage EVDD is maintained at “V1” from time “t1” to “t5” and changed to “V2” from time “t5”.

이때, 제1 내지 제g 게이트 라인(GL1 내지 GLg)에는 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)가 "t1" 내지 "t4" 시점 동안 순차적으로 하이 레벨로 입력된다.At this time, the first to g th scan signals SCAN_GL1 to SCAN_GLg are sequentially input at high levels to the first to g th gate lines GL1 to GLg during time points “t1” to “t4”.

이후, 제1 내지 제g 게이트 라인(GL1 내지 GLg)과 각각 연결된 화소(P)로 고전위 구동 전압(EVDD) "V1"에 대응하는 제1 내지 제g 데이터 전압(Vdata_GL1 내지 Vdata_GLg) "V1'"이 입력된다. 화소(P)에 포함된 구동 트랜지스터(Tdr)의 게이트-소스 단자에는 제1 내지 제g 데이터 전압(Vdata_GL1 내지 Vdata_GLg) "V1'"에 의한 전압차가 인가되어 각각의 유기발광 다이오드(OLED)가 구동된다.Then, the first to gth data voltages Vdata_GL1 to Vdata_GLg "V1' corresponding to the high potential driving voltage EVDD "V1" are applied to the pixel P connected to the first to gth gate lines GL1 to GLg, respectively. " is entered. A voltage difference by the first to g th data voltages Vdata_GL1 to Vdata_GLg "V1'" is applied to the gate-source terminal of the driving transistor Tdr included in the pixel P to drive each organic light emitting diode OLED. do.

보다 구체적으로, "t1" 시점에는 제1 게이트 라인(GL1)에 제1 스캔 신호(SCAN_GL1)가 하이 레벨로 입력된다. 이후, 제1 게이트 라인(GL1)에 연결된 화소(P)에는 "t1" 시점의 고전위 구동 전압(EVDD)인 "V1"에 대응하는 제1 데이터 전압(Vdata_GL1) "V1'"이 입력된다.More specifically, at the time “t1”, the first scan signal SCAN_GL1 is input at a high level to the first gate line GL1. Thereafter, the first data voltage Vdata_GL1 "V1'" corresponding to the high potential driving voltage EVDD "V1" at the time point "t1" is input to the pixel P connected to the first gate line GL1.

상술된 "t1" 시점에서의 과정은 "t2" 내지 "t4" 시점 동안 제2 내지 제g 게이트 라인(GL2 내지 GLg)에 각각 순차적으로 적용된다.The above-described process at time “t1” is sequentially applied to the second to g-th gate lines GL2 to GLg during time points “t2” to “t4”.

고전위 구동 전압(EVDD)이 "V1"에서 "V2"로 변경되는 "t5" 시점 이후를 살펴보면, 제1 게이트 라인(GL1)에는 "t5" 시점에 제1 스캔 신호(SCAN_GL1)가 하이 레벨로 입력된다. 따라서, 제1 게이트 라인(GL1)에 연결된 화소(P)에는 변경된 고전위 구동 전압(EVDD)인 "V2"에 대응하는 제1 데이터 전압(Vdata_GL1) "V2'"이 입력된다.Looking at the time point "t5" when the high potential driving voltage EVDD changes from "V1" to "V2", the first scan signal SCAN_GL1 is at a high level on the first gate line GL1 at the time point "t5". is entered Accordingly, the first data voltage Vdata_GL1 "V2'" corresponding to the changed high potential driving voltage "V2" is input to the pixel P connected to the first gate line GL1.

하지만, 제2 내지 제g 게이트 라인(GL2 내지GLg)에는 "t5" 시점 보다 늦게 제2 내지 제g 스캔 신호(SCAN_GL2 내지 SCAN_GLg)가 하이 레벨로 입력된다. 따라서, "t5" 시점부터 제2 내지 제g 스캔 신호(SCAN_GL2 내지 SCAN_GLg)가 하이 레벨로 입력되기 전까지는 제2 내지 제g 게이트 라인(GL2 내지 GLg)과 연결된 화소(P)에는 변경 전의 고전위 구동 전압(EVDD) "V1"에 대응하는 제2 내지 제g 데이터 전압(Vdata_GL1 내지 Vdata_GLg) "V1'"이 입력된다.However, the second to g-th scan signals SCAN_GL2 to SCAN_GLg are input at a high level to the second to g-th gate lines GL2 to GLg later than time "t5". Therefore, from the time point “t5” until the second to g th scan signals SCAN_GL2 to SCAN_GLg are input at a high level, the pixels P connected to the 2 th to g th gate lines GL2 to GLg have a high potential before the change. The second to g th data voltages Vdata_GL1 to Vdata_GLg "V1'" corresponding to the driving voltage EVDD "V1" are input.

즉, 고전위 구동 전압(EVDD)이 변경되면 모든 화소(P)에 대해 동시에 적용되지만 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)는 제1 게이트 라인(GL1)부터 제g 게이트 라인(GLg)까지 순차적으로 입력되므로 고전위 구동 전압(EVDD)의 변경 시점과 일부 게이트 라인에서 스캔 라인의 입력 시점 간에 시간차가 발생한다.That is, when the high potential driving voltage EVDD is changed, it is simultaneously applied to all pixels P, but the first to g th scan signals SCAN_GL1 to SCAN_GLg are transmitted from the first gate line GL1 to the g th gate line GLg. Since it is sequentially input up to , a time difference occurs between the change point of the high potential driving voltage (EVDD) and the input point of the scan line in some gate lines.

이에 따라, 제2 내지 제g 게이트 라인(GL2 내지 GLg)과 연결된 화소(P)에는 고전위 구동 전압(EVDD)에 대응하지 않는 제2 내지 제g 데이터 전압(Vdata_GL2 내지 Vdata_GLg)이 입력되어 화소(P)의 실제 휘도와 입력된 제2 내지 제g 데이터 전압(Vdata_GL2 내지 Vdata_GLg)에 따른 설계 휘도 간에 휘도차가 발생하는 문제점이 있다. 즉, 디스플레이 장치의 구동 중에 고전위 구동 전압(EVDD)이 변경되는 경우, 게이트 라인별로 화소(P) 간에 휘도차가 발생하여 디스플레이 장치의 화질 저하가 발생하는 문제점이 있다.Accordingly, the second to g th data voltages Vdata_GL2 to Vdata_GLg that do not correspond to the high potential driving voltage EVDD are input to the pixel P connected to the second to g th gate lines GL2 to GLg so that the pixel ( There is a problem in that a luminance difference occurs between the actual luminance of P) and the design luminance according to the input second to g th data voltages Vdata_GL2 to Vdata_GLg. That is, when the high potential driving voltage EVDD is changed while driving the display device, a luminance difference occurs between the pixels P for each gate line, resulting in a problem in that the image quality of the display device deteriorates.

본 발명은 화소로 블랙 데이터가 입력되는 입력 구간 내에 화소의 고전위 구동 전압을 변경하는 변경 구간이 포함되도록 게이트 라인별로 입력 구간을 설정함으로써, 구동 전압의 변경 구간 동안 화소에 블랙 데이터를 입력할 수 있는 디스플레이 장치의 구동 전압 변경 모듈 및 방법을 제공하는 것을 목적으로 한다. According to the present invention, black data can be input to a pixel during a driving voltage change period by setting an input period for each gate line such that a change period for changing a high potential driving voltage of a pixel is included in an input period in which black data is input to a pixel. It is an object of the present invention to provide a driving voltage change module and method of a display device having

본 발명은 게이트 라인별로 설정된 입력 구간 간에 길이차에 기초하여 디지털 데이터를 보정함으로써, 입력 구간 동안 화소에서 발생하는 휘도 저하량을 보상할 수 있는 디스플레이 장치의 구동 전압 변경 모듈 및 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a module and method for changing a driving voltage of a display device capable of compensating for a decrease in luminance occurring in a pixel during an input period by correcting digital data based on a length difference between input periods set for each gate line. to be

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned above can be understood by the following description and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by means of the instrumentalities and combinations indicated in the claims.

본 발명은 전술한 바와 같이 고전위 구동 전압의 변경하는 경우, 고전위 구동 전압의 변경 시점과 변경된 고전위 구동 전압에 대응하는 데이터 전압이 화소에 입력되는 시점 간에 시간차로 인해 화소의 실제 휘도와 입력된 데이터 전압에 따른 설계 휘도 간에 휘도차가 발생하는 문제를 개선하기 위한 기술이다.As described above, when the high-potential driving voltage is changed, the actual luminance and input of the pixel are caused by the time difference between the time when the high-potential driving voltage is changed and the time when the data voltage corresponding to the changed high-potential driving voltage is input to the pixel. This is a technology to improve the problem of a luminance difference between design luminances according to the input data voltage.

이에 따라, 본 발명에서는 화소의 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 구동 전압의 변경 구간을 감지하고, 화소로 블랙 데이터가 입력되는 입력 구간 내에 변경 구간이 포함되도록 화소와 연결된 게이트 라인별로 입력 구간을 설정한다. 이를 이용하여, 본 발명에서는 설정된 입력 구간의 시작 시점에 블랙 데이터를 화소로 입력하고, 설정된 입력 구간의 종료 시점에 영상 데이터를 화소로 입력하는 것을 특징으로 한다.Accordingly, in the present invention, the driving voltage change section is detected based on the driving voltage change signal that changes the driving voltage of the pixel, and the change section is included in the input section where black data is input to the pixel for each gate line connected to the pixel. Set the input section. Using this, the present invention is characterized in that black data is input as pixels at the start of the set input period, and image data is input as pixels at the end of the set input period.

이로 인해, 본 발명은 구동 전압의 변경 구간을 포함하는 입력 구간 동안 화소에 블랙 데이터를 입력하여 화소의 실제 휘도와 입력된 데이터 전압에 따른 설계 휘도 간에 휘도차를 상쇄시킴으로써, 디스플레이 장치의 수평라인 간에 휘도차를 감소시킬 수 있는 장점이 있다. For this reason, the present invention inputs black data to the pixel during the input period including the change period of the driving voltage to compensate for the luminance difference between the actual luminance of the pixel and the design luminance according to the input data voltage, so that the horizontal line of the display device There is an advantage of reducing the luminance difference.

이러한 목적을 달성하기 위한 본 발명에 따른 구동 전압 변경 모듈은 화소의 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 구동 전압의 변경 구간을 감지하는 감지부, 화소로 블랙 데이터가 입력되는 입력 구간 내에 변경 구간이 포함되도록 화소와 연결된 게이트 라인별로 입력 구간을 설정하는 설정부, 설정된 입력 구간의 시작 시점에 블랙 데이터를 화소로 입력하고, 설정된 입력 구간의 종료 시점에 영상 데이터를 화소로 입력하는 입력부를 포함한다. 또한, 본 발명에 따른 디스플레이 장치는 상술된 구동 전압 변경 모듈을 포함한다.In order to achieve this object, a driving voltage change module according to the present invention includes a sensing unit that detects a driving voltage change section based on a driving voltage change signal that changes the driving voltage of a pixel, and an input section in which black data is input to a pixel. A setting unit that sets the input range for each gate line connected to the pixel to include the change interval, and an input unit that inputs black data as pixels at the start of the set input interval and inputs image data as pixels at the end of the set input interval. include In addition, the display device according to the present invention includes the driving voltage change module described above.

또한, 본 발명에 따른 구동 전압 변경 방법은 화소의 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 구동 전압의 변경 전압 및 변경 구간을 감지하는 단계, 변경 전압과 미리 설정된 기준 전압값을 비교하고, 비교 결과에 따라 화소로 블랙 데이터가 입력되는 입력 구간의 설정 여부를 결정하는 단계, 입력 구간 내에 변경 구간이 포함되도록 화소와 연결된 게이트 라인별로 입력 구간을 설정하는 단계 및 설정된 입력 구간의 시작 시점에 블랙 데이터를 화소로 입력하고, 설정된 입력 구간의 종료 시점에 영상 데이터를 화소로 입력하는 단계를 포함한다.In addition, the driving voltage changing method according to the present invention includes the steps of detecting a change voltage and a change period of the driving voltage based on a driving voltage change signal for changing the driving voltage of a pixel, comparing the changed voltage with a preset reference voltage value, Determining whether to set an input section in which black data is input to the pixel according to the comparison result, setting an input section for each gate line connected to the pixel so that a change section is included in the input section, and black at the start of the set input section. and inputting data into pixels and inputting image data into pixels at the end of a set input period.

전술한 바와 같은 본 발명에 의하면 구동 전압의 변경 구간을 포함하는 입력 구간 동안 화소에 블랙 데이터를 입력하여 화소의 실제 휘도와 입력된 데이터 전압에 따른 설계 휘도 간에 휘도차를 상쇄시킴으로써, 디스플레이 장치의 수평라인 간에 휘도차를 감소시킬 수 있는 장점이 있다.According to the present invention as described above, black data is input to the pixel during the input period including the change period of the driving voltage, and the luminance difference between the actual luminance of the pixel and the design luminance according to the input data voltage is offset. There is an advantage of reducing a luminance difference between lines.

또한, 본 발명에 의하면 게이트 라인별로 설정된 입력 구간 간에 길이차에 기초하여 영상 데이터를 보정함으로써, 입력 구간 동안 화소에서 발생하는 휘도 저하량을 보상할 수 있는 장점이 있다.In addition, according to the present invention, by correcting image data based on a length difference between input sections set for each gate line, there is an advantage in compensating for a decrease in luminance occurring in a pixel during an input section.

도 1은 유기발광 다이오드를 이용한 디스플레이 장치의 화소 간에 구성을 도시한 도면.
도 2는 종래의 고전위 구동 전압 제어 방법에 따른 타이밍도를 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 화소의 구성을 구체적으로 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 구동 전압 변경 모듈의 구성을 개략적으로 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 센싱 신호의 타이밍도.
도 7은 본 발명의 다른 실시예에 따른 센싱 신호의 타이밍도.
도 8은 본 발명의 또 다른 실시예에 따른 센싱 신호의 타이밍도.
도 9는 본 발명의 일 실시예에 따른 구동 전압 변경 방법을 도시한 순서도.1 is a diagram showing a configuration between pixels of a display device using an organic light emitting diode;
2 is a diagram showing a timing diagram according to a conventional high-potential driving voltage control method;
3 schematically illustrates the configuration of a display device according to an embodiment of the present invention;
4 is a diagram specifically illustrating a configuration of a pixel according to an embodiment of the present invention;
5 schematically illustrates the configuration of a driving voltage change module according to an embodiment of the present invention.
6 is a timing diagram of a sensing signal according to an embodiment of the present invention.
7 is a timing diagram of a sensing signal according to another embodiment of the present invention.
8 is a timing diagram of a sensing signal according to another embodiment of the present invention.
9 is a flowchart illustrating a method of changing a driving voltage according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above objects, features and advantages will be described later in detail with reference to the accompanying drawings, and accordingly, those skilled in the art to which the present invention belongs will be able to easily implement the technical spirit of the present invention. In describing the present invention, if it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.

도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(1000)의 구성을 개략적으로 도시한 도면이다. 도 3dmf 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 제어부(400) 및 전원 공급부(500)를 포함하여 구성될 수 있다. 3 is a diagram schematically illustrating the configuration of a display device 1000 according to an embodiment of the present invention. Referring to FIG. 3dmf , a display device 1000 according to an embodiment of the present invention includes a panel 100, a gate driver 200, a data driver 300, a timing control unit 400, and a power supply unit 500. can be configured.

본 발명의 일 실시예에 따른 디스플레이 장치(1000)의 패널(100)은 유기발광 다이오드(OLED)로 구성되는 화소(110)들을 포함하며, 적어도 세 개의 화소(110)들로 형성되는 단위화소(120)들 각각에는 하나의 기준 전압 라인(RL)이 형성되어 데이터 드라이버(300)와 연결된다.The panel 100 of the display device 1000 according to an embodiment of the present invention includes pixels 110 composed of organic light emitting diodes (OLEDs), and unit pixels formed of at least three pixels 110 ( 120), one reference voltage line RL is formed and connected to the data driver 300.

또한, 패널(100)에는 화소(110)들이 형성되는 화소 영역을 정의하며 화소(110)의 구동을 제어하는 신호 라인들이 형성되어 있다.In addition, signal lines defining a pixel area in which the pixels 110 are formed and controlling driving of the pixels 110 are formed on the panel 100 .

이러한, 신호 라인들은 제1 내지 제g(단, g은 자연수) 게이트 라인(GL1 내지 GLg), 제1 내지 제g 센싱 라인(SL1 내지 SLg), 제1 내지 제d(단, d은 g보다 큰 자연수) 데이터 라인(DL1 내지 DLd), 제1 내지 제d/4 기준 전압 라인(RL1 내지 RL(d/4)), 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 및 적어도 하나의 저전위 구동 전압 라인(LPL1 내지 LPLd)을 포함하여 이루어질 수 있다.These signal lines include first to g-th (provided that g is a natural number) gate lines GL1 to GLg, first to g-th sensing lines SL1 to SLg, and first to d-th (provided that d is greater than g). a large natural number) data lines DL1 to DLd, first to d/4th reference voltage lines RL1 to RL(d/4), a plurality of high-potential driving voltage lines HPL1 to HPLd, and at least one low-potential The driving voltage lines LPL1 to LPLd may be included.

다음, 제1 내지 제g 게이트 라인(GL1 내지 GLg) 각각은 패널(100)의 제1 방향, 즉 가로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.Next, each of the first to g-th gate lines GL1 to GLg is formed parallel to each other at regular intervals along the first direction of the panel 100, that is, in the horizontal direction.

또한, 제1 내지 제g 센싱 라인(SL1 내지 SLg) 각각은 게이트 라인들(GL1 내지 GLg) 각각과 나란하도록 일정한 간격으로 형성될 수 있다.Also, each of the first to gth sensing lines SL1 to SLg may be formed at regular intervals parallel to each of the gate lines GL1 to GLg.

다음, 제1 내지 제d 데이터 라인(DL1 내지 DLd)은, 게이트 라인들(GL1 내지 GLg) 및 센싱 라인들(SL1 내지 SLg) 각각과 교차하도록 패널(100)의 제2 방향, 즉 세로 방향을 따라 일정한 간격을 가지도록 나란하게 형성될 수 있다.Next, the first to d th data lines DL1 to DLd cross the gate lines GL1 to GLg and the sensing lines SL1 to SLg in the second direction, that is, the vertical direction of the panel 100 , respectively. It can be formed side by side to have a regular interval along.

또한, 제1 내지 제d/4 기준 전압 라인(RL1 내지 RL(d/4)) 각각은 데이터 라인들(DL1 내지 DL(d/4)) 각각과 나란하도록 일정한 간격으로 형성될 수 있다. 적어도 세 개의 화소(110)들은 하나의 단위화소(120)를 형성하고 있다. In addition, each of the first to d/4th reference voltage lines RL1 to RL(d/4) may be formed parallel to each of the data lines DL1 to DL(d/4) at regular intervals. At least three pixels 110 form one unit pixel 120 .

보다 구체적으로, 네 개의 화소(110)들(적색 화소(R), 백색화소(W), 녹색화소(G) 및 청색화소(B))이 하나의 단위화소(120)를 형성하고, 단위화소(120)에는 하나의 기준 전압 라인(RL)이 형성되어 있다. 따라서, 패널(100)의 수평라인에 d개의 데이터 라인들(DL1 to DLd)이 형성되어 있는 경우, 기준 전압 라인(RL)들의 갯수는, d/4개가 된다.More specifically, four pixels 110 (a red pixel R, a white pixel W, a green pixel G, and a blue pixel B) form one unit pixel 120, One reference voltage line RL is formed at 120. Accordingly, when d data lines DL1 to DLd are formed on the horizontal line of the panel 100, the number of reference voltage lines RL is d/4.

한편, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 데이터 라인들(DL1 내지 DLd) 각각과 나란하도록 일정한 간격으로 형성될 수 있다. 여기서, 복수의 고전위 구동 전압 라인(HPL1 내지 PLdA) 각각은 기준 전압 라인들(RL1 내지 RLd) 각각과 나란하도록 일정한 간격으로 형성될 수도 있다.Meanwhile, each of the plurality of high potential driving voltage lines HPL1 to HPLd may be formed at regular intervals parallel to each of the data lines DL1 to DLd. Here, each of the plurality of high potential driving voltage lines HPL1 to PLdA may be formed at regular intervals parallel to each of the reference voltage lines RL1 to RLd.

또한, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 전압공급부(500)로부터 공급되는 고전위 구동 전압(EVDD)을 각 화소(110)에 제공한다.In addition, each of the plurality of high potential driving voltage lines HPL1 to HPLd provides the high potential driving voltage EVDD supplied from the voltage supply unit 500 to each pixel 110 .

이를 위하여, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 패널(100)의 상측 및/또는 하측에 형성된 고전위 구동 전압 공통 라인(CPL1)에 공통적으로 연결될 수 있으며, 이 경우, 고전위 구동 전압 공통 라인(CPL1)은 전압공급부(500)에 연결되어 전압공급부(500)로부터 공급되는 고전위 구동 전압(EVDD)을 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각에 전달한다.To this end, each of the plurality of high potential driving voltage lines HPL1 to HPLd may be commonly connected to a high potential driving voltage common line CPL1 formed on the upper and/or lower side of the panel 100. In this case, the high potential The driving voltage common line CPL1 is connected to the voltage supply unit 500 and transfers the high potential driving voltage EVDD supplied from the voltage supply unit 500 to each of the plurality of high potential driving voltage lines HPL1 to HPLd.

다음, 적어도 하나의 저전위 구동 전압 라인(LPL1 내지 LPLd)은 패널(100)의 전면(全面)에 통자로 형성되거나, 데이터 라인들(DL1 내지 DLd) 또는 기준 전압 라인들(RL1 내지 RL(d/4))과 각각과 나란하도록 일정한 간격으로 형성될 수도 있다. Next, at least one low potential driving voltage line (LPL1 to LPLd) is formed as a through hole on the entire surface of the panel 100, or the data lines (DL1 to DLd) or the reference voltage lines (RL1 to RL(d) /4)) and may be formed at regular intervals in parallel with each other.

적어도 하나의 저전위 구동 전압 라인은 전압공급부(500)로부터 공급되는 저전위 구동 전압(EVSS)을 각 화소(110)에 공급한다. 이를 위하여, 저전위 구동 전압 라인들(LPL1 내지 LPLd) 각각은 패널(100)의 상측 및/또는 하측에 형성된 저전위 구동 전압 공통 라인(CPL2)에 공통적으로 연결될 수 있다.At least one low potential driving voltage line supplies the low potential driving voltage EVSS supplied from the voltage supply unit 500 to each pixel 110 . To this end, each of the low potential driving voltage lines LPL1 to LPLd may be commonly connected to the low potential driving voltage common line CPL2 formed on the upper and/or lower sides of the panel 100 .

이때, 저전위 구동 전압 공통 라인(CPL2)은 전압공급부(500)에 연결되어 전압공급부(500)로부터 공급되는 저전위 구동 전압(EVSS)을 복수의 저전위 구동 전압 라인(LPL1 내지 LPLd) 각각에 전달한다.At this time, the low potential driving voltage common line CPL2 is connected to the voltage supply unit 500 to transmit the low potential driving voltage EVSS supplied from the voltage supply unit 500 to each of the plurality of low potential driving voltage lines LPL1 to LPLd. convey

도 4는 본 발명의 일 실시예에 따른 화소(110)의 구성을 구체적으로 도시한 도면이다. 4 is a diagram showing the configuration of a pixel 110 according to an embodiment of the present invention in detail.

도 4를 참조하면, 화소(110)는 화소 구동 회로(PDC) 및 유기발광 다이오드(OLED)를 포함하여 이루어질 수 있다.Referring to FIG. 4 , the pixel 110 may include a pixel driving circuit (PDC) and an organic light emitting diode (OLED).

화소 구동 회로(PDC)는 스캔 트랜지스터(Tsc), 센싱 트랜지스터(Tss), 구동 트랜지스터(Tdr) 및 스토리지 캐패시터(Cst)를 포함한다. 여기서, 트랜지스터들(Tsc, Tss, Tdr)은 박막 트랜지스터(TFT)로서, a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.The pixel driving circuit PDC includes a scan transistor Tsc, a sensing transistor Tss, a driving transistor Tdr, and a storage capacitor Cst. Here, the transistors Tsc, Tss, and Tdr are thin film transistors (TFTs), and may be a-Si TFTs, poly-Si TFTs, oxide TFTs, organic TFTs, and the like.

스캔 트랜지스터(Tsc)는 샘플링 시 스캔 신호(SCAN)에 의해 스위칭되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 출력한다. 이를 위해, 스캔 트랜지스터(Tsc)는 인접한 게이트 라인(GL)에 연결된 게이트 단자, 인접한 데이터 라인(DL)에 연결된 소스 단자 및 구동 트랜지스터(Tdr)의 게이트 단자인 제1 노드(d1)에 연결된 드레인 단자를 포함한다.The scan transistor Tsc is switched by the scan signal SCAN during sampling and outputs the data voltage Vdata supplied to the data line DL. To this end, the scan transistor Tsc has a gate terminal connected to an adjacent gate line GL, a source terminal connected to an adjacent data line DL, and a drain terminal connected to the first node d1 that is the gate terminal of the driving transistor Tdr. includes

센싱 트랜지스터(Tss)는 샘플링 시 센싱 신호(SENSING)에 의해 스위칭되어 기준 전압 라인(RL)에 공급되는 기준 전압(Vref)을 구동 트랜지스터(Tdr)의 소스 단자인 제2 노드(n2)에 공급한다.The sensing transistor Tss is switched by the sensing signal SENSING during sampling and supplies the reference voltage Vref supplied to the reference voltage line RL to the second node n2 which is the source terminal of the driving transistor Tdr. .

이를 위해, 센싱 트랜지스터(Tss)는 인접한 센싱 라인(SL)에 연결된 게이트 단자, 인접한 기준 전압 라인(RL)에 연결된 소스 단자 및 제2 노드(n1)에 연결된 드레인 단자를 포함한다.To this end, the sensing transistor Tss includes a gate terminal connected to an adjacent sensing line SL, a source terminal connected to an adjacent reference voltage line RL, and a drain terminal connected to the second node n1.

스토리지 캐패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 단자와 소스 단자, 즉, 제1 및 제2 노드(n1, n2) 간에 접속되는 제1 및 제2 단자를 포함한다.The storage capacitor Cst includes first and second terminals connected between the gate terminal and the source terminal of the driving transistor Tdr, ie, first and second nodes n1 and n2.

보다 구체적으로, 스토리지 캐패시터(Cst)의 제1 단자는 제1 노드(n1)에 연결되고, 스토리지 캐패시터(Cst)의 제2 단자는 제2 노드(n2)에 연결된다. 스토리지 캐패시터(Cst)는 샘플링 시 스캔 및 센싱 트랜지스터(Tsc, Tss) 각각의 스위칭에 따라 제1 및 제2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한다.More specifically, a first terminal of the storage capacitor Cst is connected to the first node n1, and a second terminal of the storage capacitor Cst is connected to the second node n2. The storage capacitor Cst charges a voltage difference between voltages supplied to each of the first and second nodes n1 and n2 according to switching of the scan and sensing transistors Tsc and Tss during sampling.

이후, 화소 구동 회로(PDC)의 홀딩 및 이미션이 시작되면 스토리지 캐패시터(Cst)에 충전된 전압에 따라 구동 트랜지스터(Tdr)가 스위칭 된다.Then, when the holding and emission of the pixel driving circuit PDC starts, the driving transistor Tdr is switched according to the voltage charged in the storage capacitor Cst.

또한, 화소 구동 회로(PDC)의 홀딩 및 이미션이 시작되면, 스캔 트랜지스터(Tsc) 및 센싱 트랜지스터(Tss)는 각각 스캔 신호(SCAN) 및 센싱 신호(SENSING)에 의해 턴-오프된다.Also, when the holding and emission of the pixel driving circuit PDC starts, the scan transistor Tsc and the sensing transistor Tss are turned off by the scan signal SCAN and the sensing signal SENSING, respectively.

구동 트랜지스터(Tdr)는 스토리지 캐패시터(Cst)의 전압에 의해 턴-온됨으로써 고전위 구동 전압 라인(HPL)으로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어한다. The driving transistor Tdr is turned on by the voltage of the storage capacitor Cst to control the amount of current flowing from the high potential driving voltage line HPL to the organic light emitting diode OLED.

이를 위해, 구동 트랜지스터(Tdr)는 제1 노드(n1)에 연결된 게이트 단자, 제2 노드(n2)에 연결된 소스 단자 및 고전위 구동 전압 라인(HPL)에 연결된 드레인 단자를 포함한다.To this end, the driving transistor Tdr includes a gate terminal connected to the first node n1, a source terminal connected to the second node n2, and a drain terminal connected to the high potential driving voltage line HPL.

유기발광 다이오드(OLED)는 구동 트랜지스터(Tdr)로부터 공급되는 구동 전류(Ioled)에 의해 발광하여 구동 전류(Ioled)에 대응되는 휘도를 가지는 단색 광을 방출한다. The organic light emitting diode OLED emits light according to the driving current Ioled supplied from the driving transistor Tdr and emits monochromatic light having luminance corresponding to the driving current Ioled.

이를 위해, 유기발광 다이오드(OLED)는 제2 노드(n2), 즉, 구동 트랜지스터(Tdr)의 소스 단자에 연결된 제1 단자(예를 들어, 애노드 단자), 제1 단자 상에 형성된 유기층(미도시) 및 유기층에 연결된 제2 단자(예를 들어, 캐소드 단자)을 포함한다. To this end, the organic light emitting diode OLED includes a second node n2, that is, a first terminal (eg, an anode terminal) connected to the source terminal of the driving transistor Tdr, and an organic layer formed on the first terminal (not shown). Si) and a second terminal (eg, a cathode terminal) connected to the organic layer.

이때, 유기층은 정공 수송층/유기 발광층/전자 수송층으로 형성되거나, 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층으로 형성될 수 있다. In this case, the organic layer may be formed of a hole transport layer/organic light emitting layer/electron transport layer, or a hole injection layer/hole transport layer/organic light emitting layer/electron transport layer/electron injection layer.

또한, 유기층은 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함할 수 있다. 그리고, 제2 단자는 유기층 상에 형성되는 저전위 구동 전압 라인(LPL)이거나, 저전위 구동 전압 라인(LPL)에 연결되도록 유기층 상에 추가로 형성될 수 있다.In addition, the organic layer may further include a functional layer for improving light emitting efficiency and/or lifetime of the organic light emitting layer. The second terminal may be a low potential driving voltage line (LPL) formed on the organic layer or may be additionally formed on the organic layer to be connected to the low potential driving voltage line (LPL).

게이트 드라이버(200)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 각각의 일측 및/또는 타측 각각에 연결된다. 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 순차적으로 쉬프트되는 스캔 신호(SCAN)를 생성하여 제1 내지 제g 게이트 라인(GL1 내지 GLg)에 순차적으로 공급한다.The gate driver 200 is connected to one side and/or the other side of each of the first to g th gate lines GL1 to GLg. The gate driver 200 generates scan signals SCAN sequentially shifted based on the gate control signal GCS and sequentially supplies them to the first to g th gate lines GL1 to GLg.

게이트 드라이버(200)는 제1 내지 제g 센싱 라인(SL1 내지 SLg) 각각의 일측 및/또는 타측 각각에 연결된다. 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 순차적으로 쉬프트되는 센싱 신호(SENSING)를 생성하여 제1 내지 제g 센싱 라인(SL1 내지 SLg)에 순차적으로 공급한다. The gate driver 200 is connected to one side and/or the other side of each of the first to gth sensing lines SL1 to SLg. The gate driver 200 generates sensing signals SENSING that are sequentially shifted based on the gate control signal GCS and sequentially supplies them to the first to g-th sensing lines SL1 to SLg.

이에 따라, 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 제1 및 제2 스캔 펄스(SP1, SP2)를 생성하여 스캔 및 센싱 트랜지스터(Tsc, Tss) 각각의 스위칭을 제어한다.Accordingly, the gate driver 200 controls switching of the scan and sensing transistors Tsc and Tss by generating first and second scan pulses SP1 and SP2 based on the gate control signal GCS.

이러한 게이트 드라이버(200)는 각 화소(110)의 박막 트랜지스터 형성 공정과 함께 패널(100) 상에 직접 형성되거나, 또는, 집적 회로(IC) 형태로 형성되어 게이트 라인(GL)과 센싱 라인(SL)의 일측 및/또는 타측에 연결될 수 있다.The gate driver 200 may be directly formed on the panel 100 together with the thin film transistor formation process of each pixel 110, or may be formed in the form of an integrated circuit (IC) to form a gate line GL and a sensing line SL. ) may be connected to one side and / or the other side.

한편, 데이터 드라이버(300)는 제1 내지 제d 데이터 라인(DL1 내지 DLd)과 제1 내지 제d 기준 전압 라인(RL1 내지 RLd) 각각에 연결된다.Meanwhile, the data driver 300 is connected to the first to d th data lines DL1 to DLd and the first to d th reference voltage lines RL1 to RLd, respectively.

데이터 드라이버(300)는 타이밍 제어부(400)로부터 공급되는 데이터 제어 신호(DCS)에 따라 입력받은 디지털 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(DL1 내지 DLd)에 공급한다. The data driver 300 converts the input digital data DATA into a data voltage Vdata according to the data control signal DCS supplied from the timing controller 400 and supplies it to the corresponding data lines DL1 to DLd.

이를 위하여, 데이터 드라이버(300)는 디지털-아날로그 컨버터를 이용하여 타이밍 제어부(400)로부터 입력받은 디지털 데이터(DATA)를 데이터 전압(Vdata)으로 변환할 수 있다.To this end, the data driver 300 may convert the digital data DATA received from the timing controller 400 into the data voltage Vdata using a digital-to-analog converter.

또한, 데이터 드라이버(300)는 기준 전압(Vref)을 제1 내지 제d/4 기준 전압 라인(RL1 내지 RL(d/4)) 각각에 공급한다. In addition, the data driver 300 supplies the reference voltage Vref to the first to d/4th reference voltage lines RL1 to RL(d/4), respectively.

타이밍 제어부(400)는 패널(100) 및 페널(100)에 포함된 화소(P)를 제어하기 위하여 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성하여 각각 게이트 드라이버(200) 및 데이터 드라이버(300)로 송신한다.The timing controller 400 generates a gate control signal GCS and a data control signal DCS to control the panel 100 and the pixels P included in the panel 100, and the gate driver 200 and the data control signal DCS, respectively. It is transmitted to the driver 300.

이때, 타이밍 제어부(400)는 타이밍 동기신호(TSS)를 입력받아 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성한다.At this time, the timing controller 400 receives the timing synchronization signal TSS and generates a gate control signal GCS and a data control signal DCS.

타이밍 제어부(400)는 영상 신호(Ri, Gi, Bi)를 디지털 데이터(DATA)로 변환하고, 변환된 디지털 데이터(DATA)를 각각의 화소(110)에 할당한다.The timing controller 400 converts the image signals Ri, Gi, and Bi into digital data DATA and allocates the converted digital data DATA to each pixel 110 .

타이밍 제어부(400)는 화소(110)들 간에 균일한 휘도를 유지하기 위하여 고전위 구동 전압(EVDD)을 변경시키기 위한 구동 전압 변경 신호를 생성한다. The timing controller 400 generates a driving voltage change signal for changing the high potential driving voltage EVDD to maintain uniform luminance among the pixels 110 .

전원 공급부(500)는 구동 전압 변경 신호에 따라 고전위 구동 전압(EVDD)을 변경시켜 화소(110)에 제공한다.The power supply 500 changes the high potential driving voltage EVDD according to the driving voltage change signal and provides it to the pixel 110 .

또한, 타이밍 제어부(400)는 상술된 디지털 데이터(DATA) 변환 시 화소(110)가 설계 휘도로 발광하도록 화소(110)에 제공되는 고전원 구동 전압(EVDD)에 대응하여 영상 신호(Ri, Gi, Bi)를 디지털 데이터(DATA)로 변환한다.In addition, the timing controller 400 controls the image signals Ri and Gi in response to the high power supply driving voltage EVDD provided to the pixel 110 so that the pixel 110 emits light at the design luminance during conversion of the above-described digital data DATA. , Bi) is converted into digital data (DATA).

이때, 타이밍 제어부(400)는 본 발명의 일 실시예에 따른 구동 전압 변경 모듈(10)일 수 있다.In this case, the timing controller 400 may be the driving voltage change module 10 according to an embodiment of the present invention.

타이밍 제어부(400)의 구성 및 역할에 대한 설명은 구동 전압 변경 모듈(10)을 대신하여 구체적으로 설명하도록 한다.The configuration and role of the timing controller 400 will be described in detail instead of the driving voltage change module 10 .

도 5는 본 발명의 일 실시예에 따른 구동 전압 변경 모듈(10)의 구성을 개략적으로 도시한 도면이다.5 is a diagram schematically showing the configuration of the driving voltage change module 10 according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 구동 전압 변경 모듈(10)은 감지부(11), 설정부(12), 입력부(13) 및 보정부(14)를 포함하여 구성될 수 있다.Referring to FIG. 5 , the driving voltage change module 10 according to an embodiment of the present invention may include a sensing unit 11, a setting unit 12, an input unit 13, and a correcting unit 14. have.

감지부(11)는 화소(110)의 고전위 구동 전압(EVDD)을 변경시키는 구동 전압 변경 신호에 기초하여 변경 전압을 감지한다.The sensing unit 11 senses a changed voltage based on a driving voltage change signal that changes the high potential driving voltage EVDD of the pixel 110 .

보다 구체적으로, 상술된 전압 공급부(500)는 구동 전압 변경 신호를 수신하여 화소(110)로 제공되는 고전위 구동 전압(EVDD)을 변경 전압으로 변경한다.More specifically, the above-described voltage supply unit 500 receives the driving voltage change signal and changes the high potential driving voltage EVDD provided to the pixel 110 into the changed voltage.

여기서, 변경 전압은 고전위 구동 전압(EVDD)이 구동 전압 변경 신호에 따라 변경되는 전압값일 수 있다.Here, the change voltage may be a voltage value at which the high potential driving voltage EVDD is changed according to the driving voltage change signal.

설정부(12)는 감지부(11)로부터 감지된 변경 전압에 기초하여 화소로 블랙 데이터가 입력되는 입력 구간의 설정 여부를 결정한다.The setting unit 12 determines whether to set an input period in which black data is input to a pixel based on the changed voltage sensed by the sensing unit 11 .

보다 구체적으로, 설정부(12)는 고전위 구동 전압(EVDD)의 현재 전압과 변경 전압 간에 전압차를 미리 설정된 기준 전압과 비교하고, 비교 결과에 따라 입력 구간의 설정 여부를 결정한다.More specifically, the setting unit 12 compares the voltage difference between the current voltage and the changed voltage of the high potential driving voltage EVDD with a preset reference voltage, and determines whether to set the input section according to the comparison result.

여기서, 기준 전압은 현재 전압과 변경 전압 간에 전압차가 화소(110)의 휘도 편차를 발생시키는 전압차인지를 판단하는데 기준이 되는 전압값일 수 있다.Here, the reference voltage may be a voltage value that is a reference for determining whether a voltage difference between the current voltage and the changed voltage is a voltage difference that causes a luminance deviation of the pixel 110 .

설정부(12)는 고전위 구동 전압(EVDD)의 현재 전압과 변경 전압 간에 전압차가 기준 전압을 초과하면 입력 구간의 설정하는 것으로 결정하고 반대로, 고전위 구동 전압(EVDD)의 현재 전압과 변경 전압 간에 전압차가 기준 전압 이하이면 입력 구간을 설정하지 않는 것으로 결정할 수 있다.The setting unit 12 determines that the input section is set when the voltage difference between the current voltage and the changed voltage of the high potential driving voltage EVDD exceeds the reference voltage, and conversely, the current voltage and the changed voltage of the high potential driving voltage EVDD If the voltage difference is less than or equal to the reference voltage, it may be determined that the input section is not set.

본 발명에 따른 설정부(12)는 변경 전압에 기초하여 입력 구간의 설정 여부를 결정함으로써, 고전위 구동 전압(EVDD)의 변경 전압이 휘도 편차를 발생시키는 경우에만 입력 구간을 설정하여 화소(110)의 휘도 편차를 감소시킬 수 있다.The setting unit 12 according to the present invention determines whether to set the input period based on the changed voltage, and sets the input period only when the changed voltage of the high potential driving voltage EVDD causes a luminance deviation, so that the pixel 110 ) can reduce the luminance deviation.

한편, 감지부(11)는 화소(110)의 고전위 구동 전압(EVDD)을 변경시키는 구동 전압 변경 신호에 기초하여 변경 구간을 감지한다.Meanwhile, the sensing unit 11 detects a change period based on a driving voltage change signal that changes the high potential driving voltage EVDD of the pixel 110 .

보다 구체적으로, 상술된 전압 공급부(500)가 구동 전압 변경 신호에 따라 고전위 구동 전압(EVDD)을 변경 시 고전위 구동 전압(EVDD)은 전압 공급부(500)의 제어에 따라 즉시 변경되지 않고 소정의 시간이 경과 후 변경 전압으로 변경된다.More specifically, when the above-described voltage supply unit 500 changes the high-potential driving voltage EVDD according to the driving voltage change signal, the high-potential driving voltage EVDD does not immediately change under the control of the voltage supply unit 500 and is predetermined. After the elapse of time, it is changed to the changed voltage.

여기서, 변경 구간은 고전위 구동 전압(EVDD)가 변경 전압으로 변경되는 소정의 시간일 수 있다.Here, the change period may be a predetermined time during which the high potential driving voltage EVDD is changed to the change voltage.

본 발명에 따른 감지부(11)는 상술된 변경 구간을 감지함으로써, 고전위 구동 전압(EVDD)의 변경으로 인한 화소(110)의 휘도 편차가 발생하는 구간을 정확하게 파악할 수 있다.The sensing unit 11 according to the present invention can accurately detect a section in which a luminance deviation of the pixel 110 occurs due to a change in the high potential driving voltage EVDD by detecting the above-described change section.

설정부(12)는 상술된 비교 결과에 따라 입력 구간을 설정하는 것으로 결정하면 입력 구간 내에 변경 구간이 포함되도록 화소(110)와 연결된 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 입력 구간을 설정한다.When the setting unit 12 determines to set the input range according to the comparison result described above, the input range is set for each of the first to g-th gate lines GL1 to GLg connected to the pixel 110 so that the change range is included in the input range. Set up.

여기서, 입력부(13)는 입력 구간의 시작 시점에 게이트 드라이버(200)를 제어하여 하이 레벨의 스캔 신호(SCAN) 및 센싱 신호(SENSING)를 각각 게이트 라인(GL) 및 센싱 라인(SL)에 입력한다.Here, the input unit 13 controls the gate driver 200 at the start of the input period to input the high level scan signal SCAN and sensing signal SENSING to the gate line GL and the sensing line SL, respectively. do.

또한, 입력부(13)는 입력 구간의 시작 시점에 화소(110)에서 블랙 영상을 출력하기 위한 블랙 데이터를 디지털 데이터(DATA)로 데이터 드라이버(300)에 입력한다.Also, the input unit 13 inputs black data for outputting a black image from the pixel 110 as digital data DATA to the data driver 300 at the start of the input period.

이후, 데이터 드라이버(300)는 디지털 데이터(DATA)로 입력된 블랙 데이터를 데이터 전압(Vdata)으로 변환하여 데이터 라인(DL)에 입력한다.Thereafter, the data driver 300 converts the black data input as digital data DATA into a data voltage Vdata and inputs it to the data line DL.

이에 따라, 입력 구간의 시작 시점에는 구동 트랜지스터(Tdr)의 게이트-소스 단자에 블랙 데이터로부터 변환된 데이터 전압(Vdata)과 기준 전압(Vref) 간에 전압차가 인가되어, 화소(110)에 블랙 영상이 출력된다.Accordingly, at the start of the input period, a voltage difference between the data voltage Vdata converted from black data and the reference voltage Vref is applied to the gate-source terminal of the driving transistor Tdr, so that a black image is displayed in the pixel 110. output

입력 구간의 시작 시점에 구동 트랜지스터(Tdr)의 게이트-소스 단자에 인가된 데이터 전압(Vdata)과 기준 전압(Vref) 간에 전압차는 입력 구간의 종료 시점까지 유지된다. 이에 따라, 화소(110)에는 입력 구간의 시작 시점부터 종료 시점까지 블랙 영상이 출력된다.A voltage difference between the data voltage Vdata and the reference voltage Vref applied to the gate-source terminal of the driving transistor Tdr at the start of the input period is maintained until the end of the input period. Accordingly, a black image is output to the pixel 110 from the start point to the end point of the input section.

한편, 입력부(13)는 입력 구간의 종료 시점에 게이트 드라이버(200)를 제어하여 하이 레벨의 스캔 신호(SCAN) 및 센싱 신호(SENSING)를 각각 게이트 라인(GL) 및 센싱 라인(SL)에 다시 입력한다.Meanwhile, the input unit 13 controls the gate driver 200 at the end of the input period to send the high-level scan signal SCAN and sensing signal SENSING back to the gate line GL and sensing line SL, respectively. Enter

입력부(13)는 입력 구간의 종료 시점에 시작 시점과 달리 화소(110)에서 컬러 영상를 출력하기 위한 영상 데이터를 디지털 데이터(DATA)로 데이터 드라이버(300)에 입력한다.The input unit 13 inputs image data for outputting a color image from the pixel 110 to the data driver 300 as digital data DATA at the end of the input section, unlike the start time.

이때, 영상 데이터는 외부로부터 입력되는 영상 신호(Ri, Gi, Bi)로부터 변환된 디지털 데이터(DATA)일 수 있다.At this time, the image data may be digital data (DATA) converted from image signals (Ri, Gi, Bi) input from the outside.

이후, 데이터 드라이버(300)는 디지털 데이터(DATA)로 입력된 영상 데이터를 데이터 전압(Vdata)으로 변환하여 데이터 라인(DL)에 입력한다.Thereafter, the data driver 300 converts the image data input as digital data DATA into a data voltage Vdata and inputs it to the data line DL.

이에 따라, 입력 구간의 종료 시점에는 구동 트랜지스터(Tdr)의 게이트-소스 단자에 영상 데이터로부터 변환된 데이터 전압(Vdata)과 기준 전압(Vref) 간에 전압차가 인가되어, 화소(110)에 컬러 영상이 출력된다.Accordingly, at the end of the input period, a voltage difference between the data voltage Vdata converted from image data and the reference voltage Vref is applied to the gate-source terminal of the driving transistor Tdr, so that the pixel 110 displays a color image. output

도 6은 본 발명의 일 실시예에 따른 센싱 신호의 타이밍도이다.6 is a timing diagram of sensing signals according to an embodiment of the present invention.

도 6을 참조하면, 감지부(11)는 구동 전압 변경 신호에 기초하여 고전위 구동 전압(EVDD)의 변경 구간(C)의 시작 시점과 종료 시점을 각각 "t8", "t9"으로 감지한다.Referring to FIG. 6 , the sensing unit 11 detects the start time and the end time of the change period C of the high potential drive voltage EVDD as “t8” and “t9” based on the drive voltage change signal, respectively. .

이후, 설정부(12)는 입력 구간(I1 내지 Ig) 내에 변경 구간(C)이 포함되도록 화소(110)와 연결된 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 입력 구간(I1 내지 Ig)을 설정한다.Thereafter, the setting unit 12 sets input sections I1 to Ig for each of the first to g th gate lines GL1 to GLg connected to the pixel 110 so that the change section C is included in the input section I1 to Ig. set

보다 구체적으로, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 설정된 입력 구간(I1 내지 Ig) 간에 시간 길이를 동일하게 설정한다.More specifically, the setting unit 12 sets the same length of time between the input sections I1 to Ig set for each of the first to g-th gate lines GL1 to GLg.

또한, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 입력 구간(I1 내지 Ig)의 시작 시점을 동일한 시간 간격으로 설정한다.In addition, the setting unit 12 sets the start time of the input section I1 to Ig at the same time interval for each of the first to g th gate lines GL1 to GLg.

도 6에 도시된 바와 같이, 제1 내지 제3 게이트 라인(GL1 내지 GL3)에 각각 설정된 입력 구간(I1 내지 I3)의 시작 시점은 동일한 시간 간격인 "t5", "t6" 및 "t7"로 설정된다.As shown in FIG. 6 , the start points of the input sections I1 to I3 respectively set for the first to third gate lines GL1 to GL3 are the same time intervals “t5”, “t6”, and “t7”. is set

이에 따라, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 입력 구간(I1 내지 Ig)의 종료 시점 또한 동일한 시간 간격으로 설정한다.Accordingly, the setting unit 12 also sets the end time of the input section I1 to Ig for each of the first to g-th gate lines GL1 to GLg at the same time interval.

또한, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점(t5 내지 t8) 중에서 가장 늦은 시작 시점을 변경 구간(C)의 시작 시점(t8)과 동일하게 설정할 수 있다.In addition, the setting unit 12 sets the latest start time among the start times (t5 to t8) of the input section (I1 to Ig) for each of the first to g-th gate lines (GL1 to GLg) to the start time of the change section (C). It can be set the same as (t8).

또한, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점(t9 내지 t12) 중에서 가장 빠른 종료 시점을 변경 구간(C)의 종료 시점(t9)과 동일하게 설정할 수 있다.In addition, the setting unit 12 sets the earliest end time among the end times (t9 to t12) of the input section (I1 to Ig) for each of the first to g-th gate lines (GL1 to GLg) as the end time of the change section (C). It can be set the same as (t9).

도 6에 도시된 바와 같이, 가장 늦은 시작 시점으로 설정된 제g 게이트 라인(GLg)의 입력 구간(Ig)의 시작 시점(t8)은 변경 구간(C)의 시작 시점(t8)과 동일하게 설정된다. 또한, 가장 빠른 시작 시점으로 설정된 제1 게이트 라인(GL1)의 입력 구간(I1)의 시작 시점(t9)은 변경 구간(C)의 종료 시점(t9)과 동일하게 설정된다.As shown in FIG. 6, the start time t8 of the input section Ig of the g-th gate line GLg set as the latest start time is set equal to the start time t8 of the change section C. . In addition, the start time t9 of the input section I1 of the first gate line GL1 set as the earliest start time is set to be the same as the end time t9 of the change section C.

입력부(12)는 설정부(12)가 설정한 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점(t5 내지 t8)에 게이트 드라이버(200)를 제어한다. 게이트 드라이버(200)는 입력부(12)의 제어에 따라 제1 내지 제2 게이트 라인(GL1 내지 GLg)을 통해 하이 레벨의 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)를 화소(110)로 입력한다.The input unit 12 controls the gate driver 200 at the start time point (t5 to t8) of the input section (I1 to Ig) for each of the first to g-th gate lines (GL1 to GLg) set by the setting unit 12. . The gate driver 200 inputs high level first to g th scan signals SCAN_GL1 to SCAN_GLg to the pixel 110 through the first to second gate lines GL1 to GLg under the control of the input unit 12. do.

이때, 입력부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점(t5 내지 t8)에 블랙 데이터를 디지털 데이터(DATA)로써 데이터 드라이버(300)에 입력한다.At this time, the input unit 12 converts the black data to the data driver 300 as digital data DATA at the start time point (t5 to t8) of the input period (I1 to Ig) for each of the first to g-th gate lines (GL1 to GLg). Enter in

이후, 데이터 드라이버(300)는 디지털 데이터(DATA)로 입력된 블랙 데이터(B)를 제1 내지 제g 데이터 전압(Vdata_GL1 내지 Vdata_GLg)으로 변환하여 화소(110)에 인가한다.Thereafter, the data driver 300 converts the black data (B) input as digital data (DATA) into first to g th data voltages (Vdata_GL1 to Vdata_GLg) and applies them to the pixel 110 .

즉, 고전위 구동 전압(EVDD)이 변경되는 변경 구간(C) 동안 패널(100)에 포함된 모든 화소(110)에는 블랙 데이터가 변환된 제1 내지 제g 데이터 전압(Vdata_GL1 내지 Vdata_GLg)이 입력된다.That is, during the change period C in which the high potential driving voltage EVDD is changed, the first to g th data voltages Vdata_GL1 to Vdata_GLg converted from black data are input to all pixels 110 included in the panel 100. do.

이를 통해, 고전위 구동 전압(EVDD)이 변경되는 변경 구간(C) 동안 발생하는 화소(110)의 실제 휘도와 화소(110)로 입력되는 데이터 전압에 따른 설계 휘도 간에 휘도 편차를 감소시킬 수 있다.Through this, the luminance deviation between the actual luminance of the pixel 110 generated during the change period C in which the high potential driving voltage EVDD is changed and the design luminance according to the data voltage input to the pixel 110 can be reduced. .

한편, "t5" 내지 "t8" 동안 제1 내지 제g-1 데이터 전압(Vdat_GL1 내지 Vdat_GLg-1)을 살펴보면, 변경 구간(C) 전에 블랙 데이터(B)가 변환되어 화소(110)에 인가됨에 따라 불필요하게 화소(110)에 블랙 영상이 출력된다.Meanwhile, looking at the first to g-1th data voltages Vdat_GL1 to Vdat_GLg-1 during "t5" to "t8", black data (B) is converted and applied to the pixel 110 before the change period (C). Accordingly, a black image is unnecessarily output to the pixel 110 .

도 7은 본 발명의 다른 실시예에 따른 센싱 신호의 타이밍도이다.7 is a timing diagram of sensing signals according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점을 모두 변경 구간(C)의 시작 시점과 동일하게 설정한다.The setting unit 12 according to another embodiment of the present invention sets the start times of the input sections I1 to Ig for each of the first to g gate lines GL1 to GLg the same as the start time of the change section C. Set up.

도 7에 도시된 바와 같이, 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점(t5)은 변경 구간(C)의 시작 시점(t5)과 동일하게 설정된다.As shown in FIG. 7, the start time t5 of the input section I1 to Ig for each of the first to g th gate lines GL1 to GLg is set to be the same as the start time t5 of the change section C. do.

본 발명의 다른 실시예에 따른 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 동일한 시간 간격으로 설정한다.The setting unit 12 according to another embodiment of the present invention sets the end time of the input section I1 to Ig for each of the first to g-th gate lines GL1 to GLg at the same time interval.

또한, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 입력 구간(I1 내지 Ig) 이전에 입력된 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)의 입력 시점에 대응하여 설정한다.In addition, the setting unit 12 sets the end time of the input period I1 to Ig for each of the first to g th gate lines GL1 to GLg to the first to gth scan signals input before the input period I1 to Ig. It is set corresponding to the input timing of (SCAN_GL1 to SCAN_GLg).

보다 구체적으로, 설정부(12)는 입력 구간(I1 내지 Ig) 이전에 입력된 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)의 입력 시점과 입력 구간(I1 내지 Ig)의 시작 시점 간에 시간차 순서대로 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 설정할 수 있다.More specifically, the setting unit 12 sets a time difference order between input times of the first to g-th scan signals (SCAN_GL1 to SCAN_GLg) input prior to the input period (I1 to Ig) and the start time of the input period (I1 to Ig). As such, the end time of the input section I1 to Ig for each of the first to g th gate lines GL1 to GLg may be set.

도 7에 도시된 바와 같이, 설정부(12)는 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 가장 큰 입력구간 "I1"의 종료 시점을 가장 빠르게 설정할 수 있다.As shown in FIG. 7 , the setting unit 12 can set the earliest end point of the input section “I1” having the largest time difference between the input time point of the scan signal input prior to the input section and the start time point of the input section. .

또한, 설정부(12)는 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 가장 작은 입력구간 "Ig"의 종료 시점을 가장 늦게 설정할 수 있다.In addition, the setting unit 12 may set the end time of the input section “Ig” at the latest when the time difference between the input time of the scan signal input before the input section and the start time of the input section is smallest.

이에 따라, 모든 화소(110)에는 동시에 블랙 데이터에 대응하는 데이터 전압(Vdata)이 입력되어 블랙 영상을 출력한다.Accordingly, a data voltage Vdata corresponding to black data is simultaneously input to all pixels 110 to output a black image.

한편, 보정부(14)는 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차에 대응하여 입력 구간의 종료 시점에 입력되는 영상 데이터를 보정한다.On the other hand, the correction unit 14 corrects the image data input at the end of the input section corresponding to the time difference between the input time of the scan signal input before the input section and the start time of the input section.

보다 구체적으로, 보정부(14)는 상술된 시간차에 반비례하여 영상 데이터를 증가시킨다. 이에 따라, 도 7에 도시된 바와 같이, 입력 구간 이후 보정된 영상 데이터가 변환된 데이터 전압의 크기는 제1 데이터 전압(Vdata_GL1)이 가장 작고 제g 데이터 전압(Vdata_GLg)이 가장 클 수 있다.More specifically, the correction unit 14 increases the image data in inverse proportion to the above-described time difference. Accordingly, as shown in FIG. 7 , the first data voltage Vdata_GL1 is the smallest and the gth data voltage Vdata_GLg is the largest in the magnitude of the data voltage converted to the corrected image data after the input period.

이를 통해, 보정부(14)는 입력 구간 이전에 스캔 신호의 입력 시점부터 입력 구간의 시작 시점까지의 시간 길이가 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 상이하여 발생하는 휘도차에 대응하여 영상 데이터를 보정할 수 있다.Through this, the correction unit 14 responds to the luminance difference caused by the difference in the length of time from the input time of the scan signal before the input period to the start of the input period for each of the first to g th gate lines GL1 to GLg. image data can be corrected.

도 8은 본 발명의 또 다른 실시예에 따른 센싱 신호의 타이밍도이다.8 is a timing diagram of a sensing signal according to another embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점을 모두 변경 구간(C)의 시작 시점과 동일하게 설정한다.The setting unit 12 according to another embodiment of the present invention sets the start times of input sections I1 to Ig for each of the first to g gate lines GL1 to GLg to be the same as the start time of the change section C. set to

도 8에 도시된 바와 같이, 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 시작 시점(t5)은 변경 구간(C)의 시작 시점(t5)과 동일하게 설정된다.As shown in FIG. 8 , the start time t5 of the input section I1 to Ig for each of the first to g th gate lines GL1 to GLg is set to be the same as the start time t5 of the change section C. do.

본 발명의 또 다른 실시예에 따른 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 동일한 시간 간격으로 설정한다.The setting unit 12 according to another embodiment of the present invention sets the end time of the input section I1 to Ig for each of the first to g-th gate lines GL1 to GLg at the same time interval.

또한, 설정부(12)는 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 입력 구간(I1 내지 Ig) 이전에 입력된 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)의 입력 시점에 대응하여 설정한다.In addition, the setting unit 12 sets the end time of the input period I1 to Ig for each of the first to g th gate lines GL1 to GLg to the first to gth scan signals input before the input period I1 to Ig. It is set corresponding to the input timing of (SCAN_GL1 to SCAN_GLg).

보다 구체적으로, 설정부(12)는 입력 구간(I1 내지 Ig) 이전에 입력된 제1 내지 제g 스캔 신호(SCAN_GL1 내지 SCAN_GLg)의 입력 시점과 입력 구간(I1 내지 Ig)의 시작 시점 간에 시간차 순서의 역순로 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별 입력 구간(I1 내지 Ig)의 종료 시점을 설정할 수 있다.More specifically, the setting unit 12 sets a time difference order between input times of the first to g-th scan signals (SCAN_GL1 to SCAN_GLg) input prior to the input period (I1 to Ig) and the start time of the input period (I1 to Ig). The end time of the input section I1 to Ig for each of the first to g th gate lines GL1 to GLg may be set in the reverse order of .

도 8에 도시된 바와 같이, 설정부(12)는 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 가장 큰 입력구간 "Ig"의 종료 시점을 가장 빠르게 설정할 수 있다.As shown in FIG. 8 , the setting unit 12 can set the earliest end point of the input section “Ig” having the largest time difference between the input time point of the scan signal input prior to the input section and the start time point of the input section. .

또한, 설정부(12)는 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 가장 작은 입력구간 "I1"의 종료 시점을 가장 늦게 설정할 수 있다.In addition, the setting unit 12 may set the end time of the input section “I1” at the latest, having the smallest time difference between the input time of the scan signal input before the input section and the start time of the input section.

이에 따라, 설정부(12)는 입력 구간 이전에 스캔 신호의 입력 시점부터 입력 구간의 시작 시점까지의 시간 길이가 제1 내지 제g 게이트 라인(GL1 내지 GLg) 별로 상이하여 발생하는 휘도차에 대응하여 입력 구간의 종료 시점을 설정할 수 있다.Accordingly, the setting unit 12 responds to the luminance difference generated when the length of time from the input time of the scan signal prior to the input section to the start time of the input section is different for each of the first to g-th gate lines GL1 to GLg. Thus, the end point of the input section can be set.

도 9는 본 발명의 일 실시예에 따른 구동 전압 변경 방법을 도시한 순서도이다.9 is a flowchart illustrating a method of changing a driving voltage according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 일 실시예에 따른 구동 전압 변경 방법은 우선, 의 고전위 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 변경 전압과 변경 구간을 감지한다(S901).Referring to FIG. 9 , in the driving voltage changing method according to an embodiment of the present invention, first, a changed voltage and a changed period are detected based on a driving voltage change signal that changes the high potential driving voltage of S901.

여기서, 변경 전압은 고전위 구동 전압이 구동 전압 변경 신호에 따라 변경되는 전압값일 수 있다. 또한, 변경 구간은 고전위 구동 전압(EVDD)가 변경 전압으로 변경되는 소정의 시간일 수 있다.Here, the change voltage may be a voltage value at which the high potential driving voltage is changed according to the driving voltage change signal. Also, the change period may be a predetermined time during which the high potential driving voltage EVDD is changed to the change voltage.

고전위 구동 전압의 현재 전압과 변경 전압 간에 전압차를 미리 설정된 기준 전압과 비교하고, 비교 결과에 따라 입력 구간의 설정 여부를 결정한다(S902).A voltage difference between the current voltage and the changed voltage of the high potential driving voltage is compared with a preset reference voltage, and whether to set an input section is determined according to the comparison result (S902).

여기서, 기준 전압은 현재 전압과 변경 전압 간에 전압차가 화소의 휘도 편차를 발생시키는 전압차인지를 판단하는데 기준이 되는 전압값일 수 있다.Here, the reference voltage may be a voltage value that is a reference for determining whether a voltage difference between the current voltage and the changed voltage is a voltage difference that causes a luminance deviation of a pixel.

S902 단계에서는 고전위 구동 전압의 현재 전압과 변경 전압 간에 전압차가 기준 전압을 초과하면 입력 구간의 설정하는 것으로 결정하고 반대로, 고전위 구동 전압의 현재 전압과 변경 전압 간에 전압차가 기준 전압 이하이면 입력 구간을 설정하지 않는 것으로 결정한다.In step S902, if the voltage difference between the current voltage and the change voltage of the high potential drive voltage exceeds the reference voltage, it is determined that the input section is set. Decide not to set

다음으로, 입력 구간 내에 변경 구간이 포함되도록 화소와 연결된 게이트 라인 별로 입력 구간을 설정한다(S903).Next, an input section is set for each gate line connected to a pixel so that the change section is included in the input section (S903).

본 발명의 일 실시예에 따른 구동 전압 변경 방법의 S903 단계에서는 입력 구간의 시간 길이를 동일하게 설정하고, 입력 구간의 시작 시점을 동일한 시간 간격에 따라 순차적으로 설정할 수 있다.In step S903 of the method for changing the driving voltage according to an embodiment of the present invention, the same time length of the input section may be set, and the start point of the input section may be sequentially set according to the same time interval.

또한, S903 단계에서는 입력 구간의 종료 시점 또한 동일한 시간 간격에 따라 순차적으로 설정할 수 있다.Also, in step S903, the end time of the input section may be sequentially set according to the same time interval.

이를 통해, 고전위 구동 전압이 변경되는 변경 구간 동안 화소에는 블랙 데이터가 출력된다.Through this, black data is output to the pixel during a change period in which the high potential driving voltage is changed.

본 발명의 다른 실시예에 따른 구동 전압 변경 방법의 S903 단계에서는 입력 구간의 시작 시점을 변경 구간의 시작 시점과 동일하게 설정할 수 있다.In step S903 of the driving voltage changing method according to another embodiment of the present invention, the start time of the input section may be set to be the same as the start time of the change section.

또한, S903 단계에서는 입력 구간의 종료 시점을 변경 구간 이전에 입력된 스캔 신호의 입력 시점에 대응하여 설정할 수 있다.In addition, in step S903, the end time of the input section may be set corresponding to the input time of the scan signal input before the change section.

보다 구체적으로, S903 단계에서는 게이트 라인별로 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차를 산출하고 시간차 순서대로 게이트 라인별 입력 구간의 종료 시점을 설정할 수 있다.More specifically, in step S903, the time difference between the input time of the scan signal input before the change section for each gate line and the start time of the input section may be calculated, and the end time of the input section for each gate line may be set in the order of the time difference.

본 발명의 다른 실시예에 따른 구동 전압 변경 방법은 S903 단계에서 상술된 시간차에 반비례하여 영상 데이터를 보정한다.In the driving voltage changing method according to another embodiment of the present invention, image data is corrected in inverse proportion to the above-mentioned time difference in step S903.

예를 들어, 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 클수록 해당 게이트 라인에 연결된 화소에 입력되는 영상 데이터의 증폭량을 감소시킨다.For example, as the time difference between the input time of the scan signal input before the change section and the start time of the input section increases, the amplification amount of image data input to the pixel connected to the corresponding gate line is reduced.

반대로 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 작을수록 해당 게이트 라인에 연결된 화소에 입력되는 영상 데이터의 증폭량을 증가시킨다.Conversely, as the time difference between the input time of the scan signal input before the change section and the start time of the input section becomes smaller, the amplification amount of image data input to the pixel connected to the corresponding gate line is increased.

본 발명의 또 다른 실시예에 따른 구동 전압 변경 방법의 S903 단계에서는 입력 구간의 시작 시점을 변경 구간의 시작 시점과 동일하게 설정할 수 있다.In step S903 of the driving voltage changing method according to another embodiment of the present invention, the start time of the input section may be set to be the same as the start time of the change section.

또한, S903 단계에서는 입력 구간의 종료 시점을 변경 구간 이전에 입력된 스캔 신호의 입력 시점에 대응하여 설정할 수 있다.In addition, in step S903, the end time of the input section may be set corresponding to the input time of the scan signal input before the change section.

보다 구체적으로, S903 단계에서는 게이트 라인별로 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차를 산출하고 시간차 순서의 역순으로 게이트 라인별 입력 구간의 종료 시점을 설정할 수 있다.More specifically, in step S903, the time difference between the input time of the scan signal input prior to the change section for each gate line and the start time of the input section may be calculated, and the end time of the input section for each gate line may be set in the reverse order of the time difference.

예를 들어, 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 클수록 해당 게이트 라인의 입력 구간의 종료 시점을 늦게 설정한다.For example, as the time difference between the input time of the scan signal input before the change section and the start time of the input section increases, the end time of the input section of the corresponding gate line is set later.

반대로 변경 구간 이전에 입력된 스캔 신호의 입력 시점과 입력 구간의 시작 시점 간에 시간차가 작을수록 해당 게이트 라인의 입력 구간의 종료 시점을 빠르게 설정한다.Conversely, the smaller the time difference between the input time of the scan signal input before the change section and the start time of the input section, the faster the end time of the input section of the corresponding gate line is set.

다음으로, 입력 구간의 시작 시점에 화소로 블랙 데이터를 입력하고, 입력 구간의 종료 시점에 화소로 영상 데이터를 입력한다(S904).Next, black data is input to the pixel at the start of the input section, and image data is input to the pixel at the end of the input section (S904).

이를 위하여 S904 단계에서는 입력 구간의 시작 시점에 게이트 드라이버를 제어하여 하이 레벨의 스캔 신호 및 센싱 신호를 각각 게이트 라인 및 센싱 라인에 입력하고, 블랙 데이터를 디지털 데이터로 데이터 드라이버에 입력한다.To this end, in step S904, at the start of the input period, the gate driver is controlled to input a high-level scan signal and a sensing signal to the gate line and the sensing line, respectively, and black data is input as digital data to the data driver.

이에 따라, 입력 구간의 시작 시점부터 종료 시점까지는 해당 화소에 블랙 영상이 출력된다. 이때, 화소에 블랙 영상이 출력되는 동안 고전위 구동 전압의 변경이 수행된다.Accordingly, a black image is output to the corresponding pixel from the start point to the end point of the input section. At this time, the high potential driving voltage is changed while a black image is output to the pixel.

또한, S904 단계에서는 입력 구간의 종료 시점에 게이트 드라이버를 제어하여 하이 레벨의 스캔 신호 및 센싱 신호를 각각 게이트 라인 및 센싱 라인에 입력하고, 영상 데이터를 디지털 데이터로 데이터 드라이버에 입력한다.In step S904, at the end of the input period, the gate driver is controlled to input a high-level scan signal and a sensing signal to the gate line and the sensing line, respectively, and image data is input as digital data to the data driver.

따라서, 입력 구간의 종료 시점 이후에는 화소에 컬러 영상이 출력된다.Accordingly, a color image is output to the pixels after the end of the input period.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The above-described present invention, since various substitutions, modifications, and changes are possible to those skilled in the art without departing from the technical spirit of the present invention, the above-described embodiments and accompanying drawings is not limited by

Claims (12)

화소의 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 상기 구동 전압의 변경 구간을 감지하는 감지부;
상기 화소로 블랙 데이터가 입력되는 입력 구간 내에 상기 변경 구간이 포함되도록 상기 화소와 연결된 게이트 라인별로 상기 입력 구간을 설정하는 설정부;
상기 설정된 입력 구간의 시작 시점에 상기 블랙 데이터를 상기 화소로 입력하고, 상기 설정된 입력 구간의 종료 시점에 영상 데이터를 상기 화소로 입력하는 입력부; 및
상기 게이트 라인별로 설정된 상기 입력 구간 간에 시간차에 대응하여 상기 영상 데이터를 보정하는 보정부를 포함하고,
상기 보정부는 상기 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 상기 입력 구간의 시작 시점 간에 상기 시간차에 대응하여 상기 입력 구간의 종료 시점에 상기 영상 데이터를 보정하는
구동 전압 변경 모듈.
a sensor configured to detect a change period of the driving voltage based on a driving voltage change signal that changes the driving voltage of a pixel;
a setting unit configured to set the input section for each gate line connected to the pixel so that the change section is included in an input section in which black data is input to the pixel;
an input unit inputting the black data to the pixels at the start of the set input period and inputting image data to the pixels at the end of the set input period; and
A correction unit correcting the image data in response to a time difference between the input sections set for each gate line;
The corrector corrects the image data at the end of the input section corresponding to the time difference between the input time of the scan signal input before the input section and the start time of the input section.
Driving voltage change module.
 삭제delete 제1항에 있어서,
상기 감지부는
상기 구동 전압 변경 신호에 기초하여 상기 구동 전압의 변경 전압을 감지하고,
상기 설정부는
현재 구동 전압과 상기 감지된 변경 전압 간에 전압차를 미리 설정된 기준 전압과 비교하고, 상기 비교 결과에 기초하여 상기 입력 구간의 설정 여부를 결정하는 구동 전압 변경 모듈.
According to claim 1,
the sensing unit
Sensing a change voltage of the driving voltage based on the driving voltage change signal;
The setting section
A driving voltage change module that compares a voltage difference between a current driving voltage and the sensed change voltage with a preset reference voltage, and determines whether to set the input section based on the comparison result.
 제3항에 있어서,
상기 설정부는
상기 전압차가 미리 설정된 기준 전압을 초과하면 상기 입력 구간을 설정하고, 상기 전압차가 상기 기준 전압 이하이면 상기 입력 구간을 설정하지 않는 구동 전압 변경 모듈.
According to claim 3,
The setting section
The driving voltage change module sets the input period when the voltage difference exceeds a preset reference voltage, and does not set the input period when the voltage difference is less than or equal to the reference voltage.
 화소의 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 상기 구동 전압의 변경 전압 및 변경 구간을 감지하는 단계;
현재 구동 전압과 상기 감지된 변경 전압 간에 전압차를 미리 설정된 기준 전압과 비교하고, 상기 비교 결과에 기초하여 상기 화소로 블랙 데이터를 입력하는 입력 구간의 설정 여부를 결정하는 단계;
상기 입력 구간 내에 상기 변경 구간이 포함되도록 상기 화소와 연결된 게이트 라인별로 상기 입력 구간을 설정하는 단계; 및
상기 입력 구간의 시작 시점에 상기 블랙 데이터를 상기 화소로 입력하고, 상기 입력 구간의 종료 시점에 영상 데이터를 상기 화소로 입력하는 단계를 포함하고,
상기 영상 데이터를 상기 화소로 입력하는 단계는, 상기 게이트 라인별로 설정된 입력 구간 간에 시간차에 대응하여 상기 영상 데이터를 보정하는 단계를 포함하고,
상기 영상 데이터를 보정하는 단계는, 상기 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 상기 입력 구간의 상기 시작 시점 간에 상기 시간차에 대응하여 상기 입력 구간의 종료 시점에 상기 영상 데이터를 보정하는 구동 전압 변경 방법.
sensing a change voltage and a change period of the driving voltage based on a driving voltage change signal that changes the driving voltage of the pixel;
comparing a voltage difference between a current driving voltage and the detected change voltage with a preset reference voltage, and determining whether to set an input period for inputting black data to the pixel based on the comparison result;
setting the input section for each gate line connected to the pixel so that the change section is included in the input section; and
inputting the black data to the pixel at the start of the input period, and inputting image data to the pixel at the end of the input period;
The step of inputting the image data to the pixel includes correcting the image data in response to a time difference between input sections set for each gate line;
The correcting of the image data may include a driving voltage for correcting the image data at the end of the input section corresponding to the time difference between the input time of the scan signal input prior to the input section and the start time of the input section. How to change.
 삭제delete 제5항에 있어서,
상기 결정하는 단계는
상기 전압차가 미리 설정된 기준 전압을 초과하면 상기 입력 구간을 설정하고, 상기 전압차가 상기 기준 전압 이하이면 상기 입력 구간을 설정하지 않는 단계를
포함하는 구동 전압 변경 방법.
According to claim 5,
The determining step is
Setting the input period when the voltage difference exceeds a preset reference voltage, and not setting the input period when the voltage difference is less than or equal to the reference voltage.
A driving voltage change method comprising:
 복수의 데이터 라인과 복수의 게이트 라인의 교차 지점에 배치되는 복수의 화소를 포함하는 패널;
상기 화소에 구동 전압을 공급하는 전원 공급부;
상기 구동 전압을 변경시키는 구동 전압 변경 신호에 기초하여 상기 구동 전압의 변경 구간을 감지하고, 상기 화소로 블랙 데이터가 입력되는 입력 구간 내에 상기 변경 구간이 포함되도록 상기 게이트 라인별로 상기 입력 구간을 설정하는 타이밍 제어부; 및
상기 설정된 입력 구간의 시작 시점에 상기 블랙 데이터를 데이터 전압으로 변환하여 상기 화소에 인가하고, 상기 설정된 입력 구간의 종료 시점에 영상 데이터를 상기 데이터 전압으로 변환하여 상기 화소에 인가하는 데이터 드라이버를 포함하고,
상기 타이밍 제어부는
상기 게이트 라인별로 설정된 상기 입력 구간 간에 시간차에 대응하여 상기 영상 데이터를 보정하고,
상기 입력 구간 이전에 입력된 스캔 신호의 입력 시점과 상기 입력 구간의 시작 시점 간에 상기 시간차에 대응하여 상기 입력 구간의 종료 시점에 상기 영상 데이터를 보정하는 디스플레이 장치.
a panel including a plurality of pixels disposed at intersections of a plurality of data lines and a plurality of gate lines;
a power supply supplying a driving voltage to the pixel;
Sensing a change period of the driving voltage based on a driving voltage change signal that changes the driving voltage, and setting the input period for each gate line so that the change period is included in an input period in which black data is input to the pixel. timing controller; and
A data driver for converting the black data into a data voltage and applying it to the pixel at the start of the set input period, and converting the image data into a data voltage and applying it to the pixel at the end of the set input period; ,
The timing controller
Correcting the image data in response to a time difference between the input sections set for each gate line;
A display device for correcting the image data at an end time of the input section corresponding to the time difference between an input time of a scan signal input before the input section and a start time of the input section.
 삭제delete 제8항에 있어서,
상기 타이밍 제어부는
상기 구동 전압 변경 신호에 기초하여 상기 구동 전압의 변경 전압을 감지하고, 현재 구동 전압과 상기 감지된 변경 전압 간에 전압차를 미리 설정된 기준 전압과 비교하고, 상기 비교 결과에 기초하여 상기 입력 구간의 설정 여부를 결정하는 디스플레이 장치.
According to claim 8,
The timing controller
A change in the driving voltage is detected based on the driving voltage change signal, a voltage difference between the current driving voltage and the sensed change voltage is compared with a preset reference voltage, and the input period is set based on the comparison result. Display device to determine whether or not.
 제10항에 있어서,
상기 타이밍 제어부는
상기 전압차가 미리 설정된 기준 전압을 초과하면 상기 입력 구간을 설정하고, 상기 전압차가 상기 기준 전압 이하이면 상기 입력 구간을 설정하지 않는 디스플레이 장치.
According to claim 10,
The timing controller
When the voltage difference exceeds a preset reference voltage, the input period is set, and when the voltage difference is less than or equal to the reference voltage, the input period is not set.
 제10항에 있어서,
상기 타이밍 제어부는
상기 구동 전압 변경 신호를 생성하고, 상기 생성된 구동 전압 변경 신호를 상기 전원 공급부로 전달하여 상기 구동 전압을 변경하는 디스플레이 장치.According to claim 10,
The timing controller
A display device configured to generate the driving voltage change signal and transmit the generated driving voltage change signal to the power supply unit to change the driving voltage.
KR1020160055415A 2016-05-04 2016-05-04 Module and method for changing driving voltage of display apparatus KR102468724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160055415A KR102468724B1 (en) 2016-05-04 2016-05-04 Module and method for changing driving voltage of display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055415A KR102468724B1 (en) 2016-05-04 2016-05-04 Module and method for changing driving voltage of display apparatus

Publications (2)

Publication Number Publication Date
KR20170125549A KR20170125549A (en) 2017-11-15
KR102468724B1 true KR102468724B1 (en) 2022-11-17

Family

ID=60387151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055415A KR102468724B1 (en) 2016-05-04 2016-05-04 Module and method for changing driving voltage of display apparatus

Country Status (1)

Country Link
KR (1) KR102468724B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121802A (en) * 2003-10-15 2005-05-12 Sharp Corp Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142637B1 (en) * 2010-05-10 2012-05-03 삼성모바일디스플레이주식회사 Organic Light Emitting Display and Driving Method Thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121802A (en) * 2003-10-15 2005-05-12 Sharp Corp Liquid crystal display

Also Published As

Publication number Publication date
KR20170125549A (en) 2017-11-15

Similar Documents

Publication Publication Date Title
KR102033374B1 (en) Organic light emitting display device and method for driving the same
JP6748407B2 (en) OLED display
KR101661016B1 (en) Organic Light Emitting Display and Image Quality Compensation Method Of The Same
KR101992898B1 (en) Organic light emitting diode display device
US20140176516A1 (en) Organic light emitting display device and method of driving the same
US8400380B2 (en) Organic light emitting display device and driving method thereof
KR20170132016A (en) Organic light emitting diode display device and driving method the same
KR102104254B1 (en) Organic light emitting display device and method of driving the same
KR100805596B1 (en) Organic light emitting display device
KR102141581B1 (en) Organic light emitting display device and method for driving thereof
KR20150064787A (en) Organic lighting emitting device and method for compensating degradation thereof
KR20140085739A (en) Organic light emitting display device and method for driving thereof
KR102120124B1 (en) Organic light emitting display device
KR102118926B1 (en) Organic light emitting display device
KR101560239B1 (en) Organic light emitting diode display device and method for driving the same
KR20170122432A (en) Organic light emitting diode display device and driving method the same
KR101965787B1 (en) Organic light emitting display device and method for driving the same
KR102444312B1 (en) Organic light emitting diode display device and method for driving the same
KR20150033903A (en) Organic light emitting diode display device and driving method the same
KR102468724B1 (en) Module and method for changing driving voltage of display apparatus
KR102219507B1 (en) Organic Light Emitting Display, Image Quality Compensation Device And Method Thereof
KR102282934B1 (en) Organic light emitting display device and methdo of driving the same
KR102122448B1 (en) Organic light emitting display device and method for driving thereof
KR102316564B1 (en) OLED display device and compensation data processing method thereof
KR101504938B1 (en) Organic electroluminescent display device and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant