KR102456582B1 - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR102456582B1
KR102456582B1 KR1020170175011A KR20170175011A KR102456582B1 KR 102456582 B1 KR102456582 B1 KR 102456582B1 KR 1020170175011 A KR1020170175011 A KR 1020170175011A KR 20170175011 A KR20170175011 A KR 20170175011A KR 102456582 B1 KR102456582 B1 KR 102456582B1
Authority
KR
South Korea
Prior art keywords
bits
mask map
read
read operation
error report
Prior art date
Application number
KR1020170175011A
Other languages
English (en)
Other versions
KR20190073825A (ko
Inventor
천동엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170175011A priority Critical patent/KR102456582B1/ko
Priority to US16/114,561 priority patent/US10777280B2/en
Priority to CN201811056772.1A priority patent/CN109933454B/zh
Publication of KR20190073825A publication Critical patent/KR20190073825A/ko
Application granted granted Critical
Publication of KR102456582B1 publication Critical patent/KR102456582B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따르면, 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 생성하는 단계; 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 생성하는 단계; 상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하는 단계; 및 상기 개별 페이지에 대해 제2 리드 동작을 수행하며 그 결과에 따라 상기 마스크 맵 비트들을 업데이트하는 단계를 포함하고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템의 동작 방법이 개시된다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 리드 리트라이 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 리드 리트라이 동작을 효율적으로 수행할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예에 따르면, 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 생성하는 단계; 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 생성하는 단계; 및 상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 상기 개별 페이지에 대해 제2 리드 동작을 수행하여, 그 결과에 따라 상기 마스크 맵 비트들을 업데이트하는 단계를 포함하고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템의 동작 방법이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은 싱글 리드 동작일 수 있다.
바람직하게는, 상기 제3 리드 동작은, 싱글 리드 동작일 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하는 단계; 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포터 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하는 단계; 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하는 단계; 상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 상기 개별 페이지에 대해 제2 리드 동작을 수행하여, 그 결과에 따라 상기 마스크 맵 비트들을 업데이트 하는 단계를 포함하고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템의 동작 방법이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은, 싱글 리드 동작일 수 있다.
바람직하게는, 상기 제3 리드 동작은, 싱글 리드 동작일 수 있다.
본 발명의 실시 예에 따르면, 복수의 페이지들을 포함하는 메모리 장치; 및 컨트롤러를 포함하되, 상기 컨트롤러는 상기 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하고, 상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하고, 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포터 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하고, 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하고, 상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 상기 개별 페이지에 대해 제2 리드 동작을 수행하여 그 결과에 따라 상기 마스크 맵 비트들을 업데이트하되, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 컨트롤러는, 상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행할 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은 싱글 리드 동작일 수 있다.
바람직하게는, 상기 제3 리드 동작은, 싱글 리드 동작일 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 생성하는 단계; 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 생성하는 단계; 및 상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하는 단계를 포함하고, 상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템의 동작 방법이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은 싱글 리드 동작일 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하는 단계; 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포터 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하는 단계; 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1 마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하는 단계; 및 상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하는 단계를 포함하고, 상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템의 동작 방법이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은 싱글 리드 동작일 수 있다.
본 발명의 실시 예에 따르면, 복수의 페이지들을 포함하는 메모리 장치; 및 컨트롤러를 포함하되, 상기 컨트롤러는 상기 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하고, 상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하고, 상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포터 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하고, 상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하고, 상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하되, 상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고, 상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인, 메모리 시스템이 제공될 수 있다.
바람직하게는, 상기 마스크 맵 비트들의 소정의 비트 값은, 상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값일 수 있다.
바람직하게는, 상기 제1 리드 동작은 멀티 리드 동작이고, 상기 제2 리드 동작은 싱글 리드 동작일 수 있다.
본 발명의 일 실시 예들에 따른 리드 리트라이 동작에 의하면, 상기 리드 리트라이 동작에 필요한 리드 디스크립터를 새롭게 생성하지 않고, 기존의 리드 디스크립터를 업데이트하여 사용함으로써, 새로운 리드 디스크립터를 생성하는데 필요하였던 용량 및 동작 시간을 줄일 수 있다.
또한, 리드 디스크립터를 리드하는 동작이 최초의 리드 디스크립터에 대해서만 수행되기 때문에, 리드 동작에 수행되는 시간이 단축될 수 있다. 그 결과로, 메모리 시스템의 전체적인 오버헤드를 크게 감소시켜, 메모리 시스템의 전체적인 동작 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5a 내지 도5b는 종래 기술에 따른 리드 리트라이 동작에 있어서, 리드 디스크립터의 구성 및 상기 리드 디스크립터를 이용한 동작 방법을 개략적으로 도시한 도면.
도 6a 내지 도6b는 본 발명의 실시 예에 따른 리드 리트라이 동작에 있어서, 새로운 리드 디스크립터의 구성 및 상기 새로운 리드 디스크립터를 이용한 동작 방법을 개략적으로 도시한 도면.
도 7 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
그러면 이하에서는, 도 5a 내지 도 6b를 참조하여 본 발명의 실시 예에 따른 리드 리트라이 동작에 대해서 보다 구체적으로 설명하기로 한다.
도 5a 및 도 5b는 종래 기술에 따른 리드 리트라이(Read Retry)를 수행하는 메모리 장치의 동작 원리에 관한 도면이다.
컨트롤러(130)는 메모리 장치(150)의 페이지 또는 복수의 페이지들을 포함하는 메모리 블록에 리드 동작을 수행한다. 상기 컨트롤러(130)가 상기 메모리 장치(150)에 리드 동작을 수행할 때, 상기 리드 동작이 수행된 메모리 장치(150)의 데이터 중에서 에러가 발생한 데이터가 존재할 수 있다.
상기 컨트롤러(130)는 상기 에러가 발생한 데이터를 포함하는 리드 단위에 대해서 리드 리트라이 동작을 수행한다.
본 명세서에서 정의되는 상기 리드 리트라이 동작이란, 컨트롤러(130)가 제1 리드 동작을 수행하고, 상기 제1 리드 동작의 대상이 된 데이터 중 에러가 존재하는 데이터를 정정한 후 다시 수행하는 '제2 리드 동작'을 의미한다.
상기 리드 단위는 하나의 페이지, 복수의 페이지들, 하나의 블록, 또는 복수의 블록일 수 있다. 예를 들어, 상기 컨트롤러(130)가 수행하는 리드 동작이 싱글 리드(Single Read) 동작인 경우, 상기 리드 단위는 하나의 페이지일 수 있다. 또는, 상기 컨트롤러(130)가 수행하는 리드 동작이 멀티 리드(Multi Read) 동작인 경우, 상기 리드 단위는 복수의 페이지들일 수 있다.
이하에서는, 컨트롤러(130)는 복수의 페이지들에 대해 수행되는 멀티 리드 동작을 수행하는 것을 기본으로 하여 리드 리트라이 동작에 대해 설명하며, 상기 리드 리트라이 동작은 이하에서 설명하는 멀티 리드 동작에 대해서만 적용되는 것은 아니고, 싱글 리드 동작에 대해서도 같은 원리로써 적용될 수 있다.
상기 컨트롤러(130)가 상기 멀티 리드 동작을 수행할 때, 상기 복수의 페이지들 중 일부 페이지의 데이터에 에러가 발생한 경우, 상기 컨트롤러(130)는 상기 멀티 리드 동작에 대한 제1 리드 디스크립터(Read Descriptor, 500)를 생성한다.
상기 제1 리드 디스크립터(500)는 페이지 정보(Page Information, 510) 및 버퍼 정보(530)를 포함한다.
상기 페이지 정보(510)는 상기 멀티 리드 동작이 수행된 페이지에 대한 정보를 포함하고, 특히 상기 페이지 정보(510)는 에러 리포트 맵(Error Report Map, 511)을 포함한다.
상기 버퍼 정보(530)는 상기 에러가 발생한 데이터에 대한 정정이 수행될 버퍼의 위치 정보를 포함한다.
상기 제1 리드 디스크립터(500)는 컨트롤러의 메모리(144) 또는 메모리 장치(150) 또는 버퍼(미도시) 등에 저장될 수 있으며, 이하에서 설명되는 모든 리드 디스크립터들에 대해서 모두 적용된다.
상기 에러 리포트 맵(511)은, 상기 컨트롤러(130)의 멀티 리드 동작 시 데이터에 에러가 발생했을 때, 상기 에러가 발생한 데이터를 포함하는 페이지에 대한 정보이다.
상기 에러 리포트 맵(511)은 복수의 에러 리포트 비트들(Error Report Bits, 511a 내지 511h)을 포함한다.
상기 복수의 에러 리포트 비트들(511a 내지 511h)은 상기 멀티 리드 동작이 수행된 각각의 페이지에 에러가 발생한 데이터의 에러 존재 여부를 나타낸다.
상기 에러 리포트 비트가 "1"값을 갖는 경우, 상기 에러 리포트 비트 값 "1"은, 상기 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 의미한다. 상기 에러 리포트 비트가 ?0"값을 갖는 경우, 상기 에러 리포트 비트 값 ?0"은, 상기 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 의미한다.
즉, 에러 리포트 비트들 511a 및 511e는, 상기 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 나타내고, 에러 리포트 비트들 511b 내지 511d 및 511f 내지 511h는, 상기 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 나타낸다.
상기 컨트롤러(130)는 상기 제1 리드 디스크립터(500)의 상기 에러 리포터 맵(511)을 확인하여, 에러가 발생한 페이지 각각에 대해 ECC 동작 및 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작에 상응하여 새로운 리드 디스크립터를 생성한다.
상기 컨트롤러(130)는 상기 에리 리포트 비트 511a의 비트 값 "1"을 확인하여, 제2 리드 디스크립터(500A)를 생성하고, 상기 에리 리포트 비트 511e의 비트 값 "1"을 확인하여, 제3 리드 디스크립터(500E)를 생성한다.
상기 제2 리드 디스크립터(500A)는 상기 에러 리포트 비트 511a에 상응하는 페이지 정보(510A) 및 버퍼 정보(530A)를 포함하고, 상기 제3 리드 디스크립터(500E)는 상기 에러 리포트 비트 511e에 상응하는 페이지 정보(510E) 및 버퍼 정보(530E)를 포함한다.
도 5b는 리드 리트라이 동작에 있어서 컨트롤러(130)가 복수의 리드 디스크립터들(500A 및 500E)을 생성하는 과정을 나타낸 순서도이다.
단계 S551에서, 상기 컨트롤러(130)는 복수의 페이지들에 대해 멀티 리드 동작을 수행한다.
단계 S553에서, 상기 컨트롤러(130)는 상기 멀티 리드 동작에 상응하는 제1 리드 디스크립터(500)를 생성한다.
단계 S555에서, 상기 컨트롤러(130)는 상기 제1 리드 디스크립터(500)를 확인하여, 에러의 존재 여부 및 상기 에러가 발생한 데이터를 포함하는 페이지의 위치 정보를 확인한다.
단계 S557에서, 상기 컨트롤러(130)는 상기 에러가 존재하는 페이지에 ECC 동작을 수행하여 상기 에러를 포함하는 데이터를 정정한다.
단계 S559에서, 상기 컨트롤러(130)는 상기 에러가 존재하였던 페이지들 각각에 리드 리트라이 동작을 수행한다.
단계 S561에서, 상기 컨트롤러(130)는 상기 에러가 존재하였던 페이지들 각각에 상응하는 새로운 리드 디스크립터들(500A 및 500E)을 생성한다.
단계 S563에서, 상기 컨트롤러(130)는 상기 새로운 리드 디스크립터들(500A 및 500E)을 확인하여, 상기 리드 리트라이 동작이 완료되었는지 여부, 예를 들어 에러가 정정되지 않은 데이터가 존재하는지 여부를 확인한다. 상기 컨트롤러(130)는, 상기 리드 리트라이 동작이 완료되지 않은 경우, 예를 들어 에러가 정정되지 않은 데이터가 존재하는 경우, 상기 단계 S557으로부터 다시 ECC 동작을 수행하여 상술한 단계 S557 내지 S563을 반복한다.
이와 같이, 종래 기술의 리드 리트라이 동작에 따르면, 상기 컨트롤러(130)는 에러가 발생한 데이터를 포함하는 각각의 페이지에 대한 새로운 리드 디스크립터들(500A 및 500E)를 생성해야 하고, 상기 새로운 리드 디스크립터들(500A 및 500E)를 생성하기 위해서는 상기 새로운 리드 디스크립터들(500A 및 500E)를 구성하는 페이지 정보(510A 및 510E) 및 버퍼 정보(530A 및 530E)를 새롭게 생성하는 과정이 필수적이었다. 상기 컨트롤러(130)가 상술한 바와 같은 동작을 수행하기 위해서는, 새로운 리드 디스크립터들(500A 및 500E)을 저장하기 위한 용량이 추가적으로 요구되고, 새로운 페이지 정보(510A 및 510E) 및 버퍼 정보(530A 및 530E)를 생성하는데 많은 시간이 소요되었다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 리드 디스크립터(600) 및 상기 리드 디스크립터(600)를 이용한 컨트롤러(130)의 동작 방법에 관한 도면이다.
상기 리드 디스크립터(600)는 페이지 정보(Page Information, 610) 및 버퍼 정보(630)를 포함할 수 있다. 상기 페이지 정보(610)는 상기 멀티 리드 동작이 수행된 페이지에 대한 정보를 포함할 수 있다. 특히 상기 페이지 정보(610)는 에러 리포트 맵(Error Report Map, 611) 및 마스크 맵(Mask Map, 615)을 포함할 수 있다. 상기 버퍼 정보(630)는 상기 에러가 발생한 데이터에 대한 정정이 수행될 버퍼의 위치 정보를 포함할 수 있다.
상기 에러 리포트 맵(611)은 상기 컨트롤러(130)의 멀티 리드 동작 시 에러가 발생했을 때, 상기 에러가 발생한 데이터를 포함하는 페이지에 대한 정보이다. 상기 에러 리포트 맵(611)은 복수의 오리지널 에러 리포트 비트들(Error Report Bits, 611a 내지 611h)을 포함할 수 있다.
상기 복수의 오리지널 에러 리포트 비트들(611a 내지 611h)은 상기 멀티 리드 동작이 수행된 각각의 페이지에 에러가 발생한 데이터의 에러 존재 여부를 나타낼 수 있다.
상기 오리지널 에러 리포트 비트가 "1"값을 갖는 경우, 상기 오리지널 에러 리포트 비트 값 "1"은, 상기 오리지널 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 의미할 수 있다.
상기 오리지널 에러 리포트 비트가 ?0"값을 갖는 경우, 상기 오리지널 에러 리포트 비트 값 ?0"은, 상기 오리지널 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 의미할 수 있다.
즉, 오리지널 에러 리포트 비트들 611a 및 611e는, 상기 오리지널 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 나타낼 수 있고, 오리지널 에러 리포트 비트들 611b 내지 611d 및 611f 내지 611h는, 상기 오리지널 에러 리포트 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 나타낼 수 있다.
상기 마스크 맵(615)은, 상기 컨트롤러(130)의 리드 리트라이 동작 수행 여부를 결정하는 정보이다. 상기 마스크 맵(615)은 복수의 마스크 맵 비트들(Mask Map Bits, 615a 내지 615h)을 포함할 수 있다.
상기 복수의 마스크 맵 비트들(615a 내지 615h)은 상기 복수의 오리지널 에러 리포트 비트들(611a 내지 611h)의 반전 비트(Inversion Bit)일 수 있다.
예를 들어, 상기 오리지널 에러 리포트 비트가 "1"값을 갖는 경우, 이에 대응하는 마스크 맵 비트는 ?0"값을 가질 수 있고, 상기 오리지널 에러 리포트 비트가 ?0"값을 갖는 경우, 이에 대응하는 마스크 맵 비트는 "1"값을 가질 수 있다.
상기 마스크 맵 비트 값 ?0"은, 상기 마스크 맵 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 의미할 수 있다. 상기 마스크 맵 비트 값 "1"은, 상기 마스크 맵 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 의미할 수 있다.
즉, 마스크 맵 비트들 615a 및 615e는, 상기 마스크 맵 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재한다는 것을 나타낼 수 있고, 마스크 맵 비트들 615b 내지 615d 및 615f 내지 615h는, 상기 마스크 맵 비트에 상응하는 페이지에는 리드 동작 시 에러가 발생한 데이터가 존재하지 않는다는 것을 나타낼 수 있다.
상기 마스크 맵 비트들(615a 내지 615h)은, 최초의 리드 동작인 제1 리드 동작에 대한 정보를 나타내는 상기 오리지널 에러 리포트 비트들(611a 내지 611h)과는 달리, 상기 제1 리드 동작 및 리드 리트라이 동작에 상응하여 반복 수행되는 제2 리드 동작에 대한 정보 또한 나타낼 수 있다.
즉, 상기 마스크 맵 비트들(615a 내지 615h)은 컨트롤러(130)의 리드 리트라이 동작에 따라, 비트 값이 업데이트(update)될 수 있는 특징을 가질 수 있다.
상기 컨트롤러(130)는, 제1 리드 동작을 수행하고, 상기 제1 리드 동작의 결과에 따라 ECC 동작을 수행한 후, 리드 리트라이 동작에 따른 제2 리드 동작을 수행할 때, 상기 마스크 맵 비트들(615a 내지 615h)을 업데이트하여 사용할 수 있다.
즉, 종래 기술에 따르면 컨트롤러(130)는 리드 리트라이 동작에 따른 제2 리드 동작을 수행할 때 새로운 리드 디스크립터를 생성하여야 했지만, 본 발명의 실시 예에 따르면 컨트롤러(130)는 리드 리트라이 동작에 상응하여 새로운 리드 디스크립터를 생성하지 않고, 제1 리드 동작에 상응하는 리드 디스크립터(600)의 마스크 맵(615)을 업데이트하여 제2 리드 동작에 상응하는 리드 리트라이 동작을 수행할 수 있다.
상기 제2 리드 동작은, 상기 업데이트된 마스크 맵 비트들에 따라, 반복하여 수행될 수 있다. 예를 들어, 상기 마스크 맵(615)을 구성하는 마스크 맵 비트들 중, 상기 마스크 맵 비트 값 ?0"을 갖는 제1 마스크 맵 비트가, 상기 ECC 동작 및 상기 제2 리드 동작을 수행한 후에도 존재한다면, 이는 상기 ECC 동작으로도 정정되지 않은 데이터가 여전히 존재한다는 것을 의미할 수 있다. 따라서, 상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작 및 제3 리드 동작(또는 제2 리드 동작의 반복)이 수행될 수 있다. 상기 개별 페이지에 대한 제2 리드 동작 또는 제3 리드 동작은, 싱글 리드 동작일 수 있다.
참고로, 본 발명의 실시 예에 따른 상기 에러 리포트 맵(611) 및 상기 마스크 맵(615)의 단위 및 크기는 다양하게 정의될 수 있으며, 본 명세서에서 설명되는 상기 에러 리포트 맵(611) 및 상기 마스크 맵(615)는 각각, 다양한 단위 및 크기를 갖는 에러 리포트 맵(611) 및 마스크 맵(615)를 모두 포함할 수 있다.
도 6b는 본 발명의 일 실시 예에 따른 리드 리트라이 동작에 있어서 컨트롤러(130)가 리드 디스크립터(600)에 포함된 마스크 맵(615)을 업데이트하는 과정을 나타낸 순서도이다.
단계 S651에서, 상기 컨트롤러(130)는 복수의 페이지들에 대해 멀티 리드 동작을 수행할 수 있다.
단계 S653에서, 상기 컨트롤러(130)는 상기 멀티 리드 동작에 상응하는 리드 디스크립터(600)를 생성할 수 있다.
단계 S655에서, 상기 컨트롤러(130)는 상기 리드 디스크립터(600)를 확인하여, 에러의 존재 여부 및 상기 에러가 발생한 데이터를 포함하는 페이지의 위치 정보를 확인할 수 있다.
단계 S657에서, 상기 컨트롤러(130)는 상기 에러가 존재하는 페이지에 ECC 동작을 수행하여 상기 에러를 포함하는 데이터를 정정할 수 있다.
단계 S659에서, 상기 컨트롤러(130)는 상기 마스크 맵(615)을 확인하여, 상기 에러가 존재하였던 페이지들 각각에 리드 리트라이 동작을 수행할 수 있다.
단계 S661에서, 상기 컨트롤러(130)는 상기 에러가 존재하였던 페이지들 각각에 상응하는 마스크 맵 비트(615a 및 615e)를, 상기 단계 S657에 따른 에러 정정 결과를 반영하여 업데이트할 수 있다.
단계 S663에서, 상기 컨트롤러(130)는 상기 마스크 맵(615)을 확인하여, 상기 리드 리트라이 동작이 완료되었는지 여부, 예를 들어 에러가 정정되지 않은 데이터가 존재하는지 여부를 확인할 수 있다. 상기 컨트롤러(130)는, 상기 리드 리트라이 동작이 완료되지 않은 경우, 예를 들어 에러가 정정되지 않은 데이터가 존재하는 경우, 상기 단계 S657으로부터 다시 ECC 동작을 수행하여 상술한 단계 S657 내지 S663을 반복할 수 있다.
이와 같이, 상술한 본 발명의 일 실시 예에 따르면, 상기 컨트롤러(130)는 에러가 발생한 데이터를 포함하는 각각의 페이지에 대한 새로운 리드 디스크립터들을 생성할 필요 없이, 하나의 리드 디스크립터에 포함된 마스크 맵(615)의 마스크 맵 비트들(615a 내지 615h)를 업데이트할 수 있다.
이에 따라, 본 발명의 일 실시예에 따르면, 새로운 리드 디스크립터들을 생성하는데 필요하였던 용량을 줄일 수 있고, 새로운 리드 디스크립터들을 생성하는데 필요하였던 동작 시간 또한 줄일 수 있다.
구체적으로, 본 발명의 일 실시예에서는 최초의 리드 디스크립터만을 생성하기 때문에, 리드 디스크립터가 차지하는 용량이 크게 감소할 수 있다.
또한, 본 발명의 일 실시예에서는 최초의 리드 디스크립터만을 관리하기 때문에, 리드 디스크립터를 관리하기 위한 동작 시간이 감소할 수 있다. 그 결과로, 메모리 시스템의 전체적인 동작 성능이 향상될 수 있다.
또한, 리드 디스크립터를 리드하는 동작이 최초의 리드 디스크립터에 대해서만 수행되기 때문에, 리드 동작에 수행되는 시간이 단축될 수 있다. 그 결과로, 메모리 시스템의 전체적인 오버헤드를 크게 감소시켜, 메모리 시스템의 전체적인 동작 성능이 향상될 수 있다.
그러면 이하에서는, 도 7 내지 도 15를 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 6b에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 7을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 8을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 9를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, ... , CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 9에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 10을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 11 내지 도 14은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11 내지 도 14은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 11 내지 도 14을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 8 내지 도 10에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 11에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 12에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 13에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 14에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 15을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 9 내지 도 14에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
100: 데이터 처리 시스템
102: 호스트
110: 메모리 시스템
150: 메모리 장치

Claims (24)

  1. 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계;
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 생성하는 단계;
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 생성하는 단계; 및
    상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 상기 개별 페이지에 대해 제2 리드 동작을 수행하여, 그 결과에 따라 상기 마스크 맵 비트들을 업데이트하는 단계를 포함하고,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템의 동작 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템의 동작 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행하는 단계를 더 포함하는
    메모리 시스템의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제3 리드 동작은,
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  6. 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계;
    상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하는 단계;
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하는 단계;
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하는 단계;
    상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 상기 개별 페이지에 대해 제2 리드 동작을 수행하여, 그 결과에 따라 상기 마스크 맵 비트들을 업데이트 하는 단계를 포함하고,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행하는 단계를 더 포함하는
    메모리 시스템의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은,
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제3 리드 동작은,
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  11. 복수의 페이지들을 포함하는 메모리 장치; 및
    컨트롤러를 포함하되,
    상기 컨트롤러는
    상기 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하고,
    상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하고,
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하고,
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하고,
    상기 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고,
    상기 개별 페이지에 대해 제2 리드 동작을 수행하여 그 결과에 따라 상기 마스크 맵 비트들을 업데이트하되,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 컨트롤러는,
    상기 업데이트된 마스크 맵 비트들의 소정의 비트 값에 따라, 상기 마스크 맵 비트에 상응하는 개별 페이지에 대해 ECC 동작을 수행하고, 제3 리드 동작을 수행하는
    메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은
    싱글 리드 동작인
    메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제3 리드 동작은,
    싱글 리드 동작인
    메모리 시스템.
  16. 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계;
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 생성하는 단계;
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 생성하는 단계; 및
    상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하는 단계를 포함하고,
    상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  19. 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하는 단계;
    상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하는 단계;
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하는 단계;
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1 마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하는 단계; 및
    상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하는 단계를 포함하고,
    상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은
    싱글 리드 동작인
    메모리 시스템의 동작 방법.
  22. 복수의 페이지들을 포함하는 메모리 장치; 및
    컨트롤러를 포함하되,
    상기 컨트롤러는
    상기 메모리 장치의 복수 페이지들에 대해 제1 리드 동작을 수행하고,
    상기 제1 리드 동작이 수행된 리드 단위에 관한 리드 결과 정보를 포함하는 리드 디스크립터를 생성하고,
    상기 제1 리드 동작의 결과에 상응하는 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵을 상기 리드 디스크립터에 생성하고,
    상기 오리지널 에러 리포트 비트들을 포함하는 에러 리포트 맵으로부터, 제1마스크 맵 비트 및 제2 마스크 맵 비트로 구성된 마스크 맵 비트들을 포함하는 마스크 맵을 상기 리드 디스크립터에 생성하고,
    상기 제1 마스크 맵 비트에 상응하는 개별 페이지에 대한 ECC 동작과, 상기 개별 페이지에 대한 제2 리드 동작을, 반복하여 수행하며, 그 결과에 따라 상기 마스크 맵을 업데이트하되,
    상기 ECC 동작 및 상기 제2 리드 동작은, 상기 업데이트된 마스크 맵이, 제2 마스크 맵 비트들로만 구성되었을 때 종료되는 동작이고,
    상기 마스크 맵 비트들은 업데이트 가능한 에러 리포트 비트들인,
    메모리 시스템.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 마스크 맵 비트들의 소정의 비트 값은,
    상기 마스크 맵 비트들에 상응하는 상기 오리지널 에러 리포트 비트들의 비트 값을 인버젼한 값인
    메모리 시스템.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 제1 리드 동작은
    멀티 리드 동작이고,
    상기 제2 리드 동작은
    싱글 리드 동작인
    메모리 시스템.
KR1020170175011A 2017-12-19 2017-12-19 메모리 시스템 및 메모리 시스템의 동작 방법 KR102456582B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170175011A KR102456582B1 (ko) 2017-12-19 2017-12-19 메모리 시스템 및 메모리 시스템의 동작 방법
US16/114,561 US10777280B2 (en) 2017-12-19 2018-08-28 Memory system and operating method of the same
CN201811056772.1A CN109933454B (zh) 2017-12-19 2018-09-11 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170175011A KR102456582B1 (ko) 2017-12-19 2017-12-19 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190073825A KR20190073825A (ko) 2019-06-27
KR102456582B1 true KR102456582B1 (ko) 2022-10-20

Family

ID=66816267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175011A KR102456582B1 (ko) 2017-12-19 2017-12-19 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US10777280B2 (ko)
KR (1) KR102456582B1 (ko)
CN (1) CN109933454B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125090A1 (en) 2015-10-28 2017-05-04 Lite-On Electronics (Guangzhou) Limited Solid state storage device and reading control method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884271A (en) * 1987-12-28 1989-11-28 International Business Machines Corporation Error checking and correcting for read-modified-write operations
US5369651A (en) * 1992-06-30 1994-11-29 Intel Corporation Multiplexed byte enable bus for partial word writes to ECC protected memory
US5452429A (en) * 1993-11-17 1995-09-19 International Business Machines Corporation Error correction code on add-on cards for writing portions of data words
US5687353A (en) * 1995-03-03 1997-11-11 Hal Computer Systems, Inc. Merging data using a merge code from a look-up table and performing ECC generation on the merged data
US6009547A (en) * 1997-12-03 1999-12-28 International Business Machines Corporation ECC in memory arrays having subsequent insertion of content
US6957307B2 (en) * 2002-03-22 2005-10-18 Intel Corporation Mapping data masks in hardware by controller programming
KR100634456B1 (ko) * 2005-06-23 2006-10-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 독출 방법
US7945840B2 (en) * 2007-02-12 2011-05-17 Micron Technology, Inc. Memory array error correction apparatus, systems, and methods
KR101618311B1 (ko) * 2010-02-08 2016-05-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR101739878B1 (ko) * 2011-02-22 2017-05-26 삼성전자주식회사 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템
KR102048765B1 (ko) * 2013-01-15 2020-01-22 삼성전자주식회사 메모리 시스템의 동작 방법 및 메모리 시스템
WO2014144043A1 (en) * 2013-03-15 2014-09-18 Marvell World Trade Ltd. Apparatus and method for generating descriptors to reaccess a non-volatile semiconductor memory of a storage drive due to an error
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US9396056B2 (en) * 2014-03-15 2016-07-19 Intel Corporation Conditional memory fault assist suppression
KR102367982B1 (ko) 2015-06-22 2022-02-25 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20170111649A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125090A1 (en) 2015-10-28 2017-05-04 Lite-On Electronics (Guangzhou) Limited Solid state storage device and reading control method thereof

Also Published As

Publication number Publication date
CN109933454A (zh) 2019-06-25
CN109933454B (zh) 2022-12-06
KR20190073825A (ko) 2019-06-27
US10777280B2 (en) 2020-09-15
US20190189224A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
KR102685015B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102681659B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102420025B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102651425B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102664674B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102605609B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102611292B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102683257B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102617411B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102639696B1 (ko) 메모리 시스템, 컨트롤러 및 그 동작방법
KR20190031683A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR102583810B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102666489B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102612918B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
US11169721B2 (en) Memory system for flexible map block management and operating method thereof
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR102684994B1 (ko) 메모리 시스템 및 그의 동작 방법
KR20220086532A (ko) 메모리 시스템
KR102643467B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
US11106392B2 (en) Memory system and operating method thereof
KR102654297B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR102579824B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right