KR102683257B1 - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR102683257B1
KR102683257B1 KR1020170007976A KR20170007976A KR102683257B1 KR 102683257 B1 KR102683257 B1 KR 102683257B1 KR 1020170007976 A KR1020170007976 A KR 1020170007976A KR 20170007976 A KR20170007976 A KR 20170007976A KR 102683257 B1 KR102683257 B1 KR 102683257B1
Authority
KR
South Korea
Prior art keywords
memory
memory blocks
read
block
blocks
Prior art date
Application number
KR1020170007976A
Other languages
English (en)
Other versions
KR20180085107A (ko
Inventor
양찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170007976A priority Critical patent/KR102683257B1/ko
Priority to US15/703,133 priority patent/US10423485B2/en
Publication of KR20180085107A publication Critical patent/KR20180085107A/ko
Priority to US16/577,681 priority patent/US11016847B2/en
Application granted granted Critical
Publication of KR102683257B1 publication Critical patent/KR102683257B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 비휘발성 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인하고, 확인결과에 따라 메모리 블록들 각각의 동작등급을 구분하며, 동작등급에 따라 메모리 블록들 각각의 내구성 기준을 서로 다르게 설정하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 비휘발성 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 비휘발성 메모리 장치에 포함된 다수의 메모리 블록들을 각각의 내구성 기준을 서로 다르게 설정할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인하고, 확인결과에 따라 상기 메모리 블록들 각각의 동작등급을 구분하며, 상기 동작등급에 따라 상기 메모리 블록들 각각의 내구성 기준을 서로 다르게 설정하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록을 제1 메모리 블록들로 구분하고, 상기 설정된 횟수 초과인 메모리 블록을 제2 메모리 블록들로 구분할 수 있다.
또한, 상기 컨트롤러는, 예정된 레벨을 갖는 형태로 미리 결정된 N개의 리드 레벨 중 설정된 K개의 리드 레벨을 제1 등급 리드 레벨로 설정하며, 나머지 N-K개의 리드 레벨을 제2 등급 리드 레벨로 설정하고, 상기 제1 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 제1 등급 리드 레벨을 사용하여 리드 동작이 가능한 메모리 블록을 제1 등급 메모리 블록으로 구분하며, N은 2보다 큰 자연수이고, K는 1보다 큰 자연수이며, N은 K보다 큰 자연수일 수 있다.
또한, 상기 컨트롤러는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 예정된 횟수 이상 에러가 발생하지 않는 경우, 해당 메모리 블록에 대한 등급 선택을 보류하며, 상기 제2 메모리 블록들 중 등급 선택이 보류된 메모리 블록을 상기 제1 등급 메모리 블록으로 구분할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 예정된 횟수 이상 에러가 발생한 경우, 에러가 발생한 해당 메모리 블록을 제2 등급 메모리 블록 또는 제3 등급 메모리 블록 또는 사용 불가 등급 메모리 블록으로 구분할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작 과정에서 에러가 발생한 메모리 블록에 대해 경판정(hard decoding) 동작을 수행하여 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값을 증가시키며, 상기 경판정 동작을 통해 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제2 등급 메모리 블록으로 구분할 수 있다.
또한, 상기 컨트롤러는, 상기 경판정 동작을 통해 복구에 실패한 해당 메모리 블록에 대해 연판정(soft decoding) 동작을 수행하여 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록에 대한 연판정 복구성공 카운트 값을 증가시키며, 상기 연판정 동작을 통해 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값이 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제3 등급 메모리 블록으로 구분하고, 상기 연판정 동작을 통해 복구에 실패한 해당 메모리 블록을 상기 사용 불가 등급 메모리 블록으로 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 또는 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하고, 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정할 수 있다.
또한, 상기 메모리 블록들 각각에 포함된 다수의 메모리 셀들은, 적어도 2비트 이상의 데이터를 각각 저장하는 멀티 메모리 셀이며, 상기 컨트롤러는, 설정된 제1 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하고, 상기 제1 리드 레벨보다 상대적으로 높은 적어도 한 개 이상의 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정할 수 있다.
또한, 상기 제1 리드 레벨 또는 상기 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인하고, 확인결과에 따라 상기 메모리 블록들 각각의 동작등급을 구분하는 단계; 및 상기 구분하는 단계에서 구분된 상기 동작등급에 따라 상기 메모리 블록들 각각의 내구성 기준을 서로 다르게 설정하는 내구성 설정단계를 포함할 수 있다.
또한, 상기 구분하는 단계는, 상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록을 제1 메모리 블록들로 구분하고, 상기 설정된 횟수 초과인 메모리 블록을 제2 메모리 블록들로 구분할 수 있다.
또한, 상기 구분하는 단계는, 예정된 레벨을 갖는 형태로 미리 결정된 N개의 리드 레벨 중 설정된 K개의 리드 레벨을 제1 등급 리드 레벨로 설정하며, 나머지 N-K개의 리드 레벨을 제2 등급 리드 레벨로 설정하는 단계; 및 상기 제1 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 제1 등급 리드 레벨을 사용하여 리드 동작이 가능한 메모리 블록을 제1 등급 메모리 블록으로 구분하는 단계를 포함하며, N은 2보다 큰 자연수이고, K는 1보다 큰 자연수이며, N은 K보다 큰 자연수일 수 있다.
또한, 상기 구분하는 단계는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 예정된 횟수 이상 에러가 발생하지 않는 경우, 해당 메모리 블록에 대한 등급 선택을 보류하는 단계; 및 상기 제2 메모리 블록들 중 등급 선택이 보류된 메모리 블록을 상기 제1 등급 메모리 블록으로 구분하는 단계를 더 포함할 수 있다.
또한, 상기 구분하는 단계는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 예정된 횟수 이상 에러가 발생한 경우, 에러가 발생한 해당 메모리 블록을 제2 등급 메모리 블록 또는 제3 등급 메모리 블록 또는 사용 불가 등급 메모리 블록으로 구분하는 상세구분단계를 더 포함할 수 있다.
또한, 상기 상세구분단계는, 상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작 과정에서 에러가 발생한 메모리 블록에 대해 경판정(hard decoding) 동작을 수행하는 경판정 단계; 상기 경판정 단계에서 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값을 증가시키는 단계; 및 상기 경판정 단계에서 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제2 등급 메모리 블록으로 구분하는 단계를 포함할 수 있다.
또한, 상기 상세구분단계는, 상기 경판정 단계에서 복구에 실패한 해당 메모리 블록에 대해 연판정(soft decoding) 동작을 수행하는 연판정 단계; 상기 연판정 단계에서 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값을 증가시키는 단계; 상기 연판정 단계에서 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제3 등급 메모리 블록으로 구분하는 단계; 및 상기 연판정 단계에서 복구에 실패한 해당 메모리 블록을 상기 사용 불가 등급 메모리 블록으로 설정하는 단계를 더 포함할 수 있다.
또한, 상기 내구성 설정단계는, 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 또는 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 제1 내구성 설정단계; 및 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 제2 내구성 설정단계를 포함할 수 있다.
또한, 상기 메모리 블록들 각각에 포함된 다수의 메모리 셀들은, 적어도 2비트 이상의 데이터를 각각 저장하는 멀티 메모리 셀이며, 상기 제1 내구성 설정단계는, 설정된 제1 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 단계; 및 상기 제1 리드 레벨보다 상대적으로 높은 적어도 한 개 이상의 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 단계를 포함할 수 있다.
또한, 상기 제1 리드 레벨 또는 상기 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정할 수 있다.
본 기술은 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 있어서, 메모리 블록들 각각에 대한 리드 동작이 수행될 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인한 뒤, 확인결과에 따라 메모리 블록들 각각의 내구성 기준을 서로 다르게 설정할 수 있다. 이를 통해, 메모리 시스템의 동작 안정성을 크게 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템을 도시한 블록 다이어그램.
도 6은 도 5에 도시된 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 순서도.
도 7 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 6에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원, 다시 말해 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 커맨드를 수신하면, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 해당하는 리드 동작을, 메모리 장치(150)와 수행하며, 또한 호스트(102)의 요청에 따라 메모리 장치(150)에 저장된 데이터에 대한 관리 동작을 수행한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행하며, 또한 메모리 장치(150)에 저장된 데이터의 관리 동작을수행함에 대해서는, 이하 도 5 내지 도 8에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템을 도시한 블록 다이어그램이다.
도 5를 참조하면, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템(110)을 도시한 것을 알 수 있다. 여기서, 메모리 시스템(110)은, 컨트롤러(130)와 메모리 장치(150)를 포함한다. 또한, 메모리 장치(150)는, 다수의 메모리 블록들(BLOCK<0:39>)을 포함한다.
참고로, 도 5에서는 하나의 비휘발성 메모리 장치(150)가 메모리 시스템(110)에 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 비휘발성 메모리 장치가 메모리 시스템(110)에 포함되는 것도 얼마든지 가능하다. 또한, 메모리 장치(150)에 40개의 메모리 블록들(BLOCK<0:39>)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 블록들이 포함되는 것도 얼마든지 가능하다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(HOST I/F, 132)와, 프로세서(134)와, ECC 유닛(138), 파워 관리 유닛(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142), 및 메모리(144)이 도 5에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
구체적으로, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인한다. 확인결과에 따라 메모리 블록들(BLOCK<0:39>) 각각의 동작등급을 구분하고, 구분된 동작등급에 따라 메모리 블록들(BLOCK<0:39>) 각각의 내구성 기준을 서로 다르게 설정한다.
먼저, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록을 제1 메모리 블록들로 구분한다(1301). 반대로, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수를 초과한 메모리 블록을 제2 메모리 블록들로 구분한다.
이때, 메모리 블록들(BLOCK<0:39>) 각각에 대한 프로그램/소거 사이클 횟수가 설정된 횟수가 되는 경우는, 메모리 블록들(BLOCK<0:39>) 각각에 대해 스펙(SPEC.)을 통해 정의된 프로그램/소거 사이클 횟수의 10프로에 도달하는 경우로 정의될 수 있다. 예컨대, 비휘발성 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK<0:39>) 각각에 대해 스펙(SPEC.)을 통해 정의된 프로그램/소거 사이클 횟수가 3000번이라고 가정하면, 메모리 블록들(BLOCK<0:39>) 각각에 대한 프로그램/소거 사이클 횟수가 설정된 횟수가 되는 경우는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 프로그램/소거 사이클 횟수가 300번에 도달하는 경우가 될 수 있다. 즉, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수인 300회 이하인 메모리 블록을 제1 메모리 블록들로 구분할 수 있다(1301). 반대로, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수인 300회를 초과하는 메모리 블록을 제2 메모리 블록들로 구분할 수 있다.
한편, 도 5에는 명확하게 구분되어 있지 않지만, 이하의 설명에서는 비휘발성 메모리 장치(150)에 포함된 40개의 메모리 블록들(BLOCK<0:39>) 중 30개의 메모리 블록들(BLOCK<0:29>)을 제1 메모리 블록들(BLOCK<0:29>)이라고 가정하고, 나머지 10개의 메모리 블록들(BLOCK<30:39>)을 제2 메모리 블록들(BLOCK<30:39>)이라고 가정하도록 하겠다.
그리고, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 임의의 리드 레벨을 사용한다.
여기서, 임의의 리드 레벨은, 비휘발성 메모리 장치(150)를 설계 및 생산하는 과정에서 미리 결정된 리드 리트라이 테이블(read retry table, RRT)을 참조할 수 있다. 이때, 리드 리트라이 테이블은, 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작이 실패하는 경우, 임의의 리드 레벨을 변경하여 리드 동작을 리트라이(read retry)하기 위한 테이블이다. 참고로, 리드 리트라이 동작, 리드 리트라이 테이블은, 이미 공지된 동작이므로, 여기에서는 더 구체적으로 설명하지는 않도록 하겠다.
예컨대, 리드 리트라이 테이블에는, 예정된 레벨을 갖는 형태로 미리 결정된 N개의 리드 레벨이 결정되어 있을 수 있다. 이때, N은 2보다 큰 자연수일 수 있다. 즉, 컨트롤러(130)에서 메모리 블록들(BLOCK<0:39>) 각각에 대한 리드 동작을 수행할 때, 임의의 리드 레벨로서 N개의 리드 레벨 중 어느 하나의 리드 레벨을 사용할 수 있다.
또한, 컨트롤러(130)는, 리드 리트라이 테이블에 포함된 N개의 리드 레벨 중 메모리 블록들(BLOCK<0:39>)을 리드할 때, 가장 최적의 레벨을 갖는 K개의 리드 레벨을 설정할 수 있다. 즉, 비휘발성 메모리 장치(150)를 설계 및 생산하는 과정에서 메모리 블록들(BLOCK<0:39>)중 상대적으로 좋은 상태인 메모리 블록이 있을 수 있고, 상대적으로 안 좋은 상태인 메모리 블록이 있을 수 있는데, 이때, 상대적으로 좋은 상태인 메모리 블록과 상대적으로 안 좋은 메모리 블록을 구분하기 위한 구분으로 리드 리트라이 테이블에 포함된 N개의 리드 레벨 중 K개의 리드 레벨이 설정될 수 있다.
따라서, 컨트롤러(130)는, 리드 리트라이 테이블에 예정된 레벨을 갖는 형태로 포함된 N개의 리드 레벨 중 K개의 리드 레벨을 선택하여 제1 등급 리드 레벨로 설정할 수 있고, 나머지 N-K개의 리드 레벨을 제2 등급 리드 레벨로 설정할 수 있다. 이때, K는 1보다 큰 자연수이고, N은 K보다 큰 자연수일 수 있다.
또한, 컨트롤러(130)는, 제1 메모리 블록들(BLOCK<0:29>), 즉, 메모리 블록들(BLOCK<0:39>) 중 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록들에서 리드 동작을 수행할 때, 제1 등급 리드 레벨로 설정된 K개의 리드 레벨을 사용하여 리드 동작이 완료될 수 있는 메모리 블록들을 제1 등급 메모리 블록으로 구분한다(1302).
예컨대, 리드 리트라이 테이블에 예정된 레벨을 갖는 형태로 50개의 리드 레벨이 결정되어 있을 수 있다. 컨트롤러(130)는, 50개의 리드 레벨 중 10개의 리드 레벨을 제1 등급 리드 레벨로 설정할 수 있다. 또한, 컨트롤러(130)는, 제1 메모리 블록들(BLOCK<0:29>)중 제1 등급 리드 레벨이 포함된 10개의 리드 레벨을 사용하여 리드하는 것이 가능한 메모리 블록들을 제1 등급 메모리 블록으로 구분할 수 있다. 이때, 도면에서는 제1 메모리 블록들(BLOCK<0:29>)로 구분된 30개의 메모리 블록들 중 22개의 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)이 제1 등급 메모리 블록(BLOCK<0:7, 10:17, 20:22, 27:29>)으로 구분되는 것을 알 수 있다.
그리고, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)은 한 번 선택된 후에도 다시 제1 등급 메모리 블록들에 계속 포함될지 여부가 선택될 수 있다. 즉, 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분된 메모리 블록들의 프로그램/소거 사이클 횟수가 설정된 횟수를 넘어서게 되어서 제2 메모리 블록들(BLOCK<30:39>)로 구분되기 전에는 다시 제1 등급 메모리 블록들에 계속 포함될지 여부가 선택될 수 있다. 만약, 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분된 메모리 블록에 대해 리드 동작을 다시 수행할 때, 제1 등급 리드 레벨을 사용하여 리드 동작이 완료되지 못하면, 제1 등급 메모리 블록들로 구분되었던 등급 선택이 취소되고 다시 등급이 선택되지 않은 상태로 돌아갈 수 있다.
그리고, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)은, 제2 등급 리드 레벨을 사용하여 정상적으로 리드 동작이 완료될 수도 있고, 제2 등급 리드 레벨을 사용한 이후에도 정상적으로 리드 동작이 완료되지 못할 수 있다.
이때, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 정상적으로 리드 동작이 완료되고, 예정된 횟수 이상 에러가 발생하지 않는 경우, 해당 메모리 블록에 대한 등급 선택은 보류된다. 이렇게, 등급 선택이 보류된 상태로 제1 메모리 블록들(BLOCK<0:29>)에서 제2 메모리 블록들로 구분이 변경되는 메모리 블록이 존재할 수 있는데, 이와 같은 메모리 블록은 제2 메모리 블록들로 구분된 변경되는 시점에서 제1 등급 메모리 블록으로 구분한다. 즉, 제1 메모리 블록들(BLOCK<0:29>) 중 등급 선택이 보류된 상태로 프로그램/소거 사이클 횟수가 설정된 횟수를 넘어가게 되어 제2 메모리 블록들로 구분이 변경되는 메모리 블록이 존재할 수 있는데, 이와 같은 해당 메모리 블록은 제2 메모리 블록들로 구분이 변경되는 시점에서 제1 등급 메모리 블록으로 구분한다. 예컨대, 도면에서 10개의 메모리 블록들(BLOCK<30:39>)을 제2 메모리 블록들로 구분하는 것을 가정하였는데, 만약, 10개의 메모리 블록들(BLOCK<30:39>) 중 일부 메모리 블록이 제2 메모리 블록들로 구분되는 시점까지 등급 선택이 보류된 상태였다면, 제2 메모리 블록들로 구분되는 시점에서 1등급 메모리 블록으로 구분되었을 것이다. 물론, 10개의 메모리 블록들(BLOCK<30:39>) 중 일부 메모리 블록이 아닌 나머지 다른 메모리 블록은 제1 메모리 블록들로 구분된 상태에서 제1 등급 메모리 블록으로 구분되었을 것이다.
반대로, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 정상적으로 리드 동작이 완료되지 못하고, 예정된 횟수 이상의 에러가 발생하는 경우, 도 1에서 설명했던 ECC 유닛(138)을 사용하여 에러 정정 동작을 시도하고, 에러 정정 동작의 결과에 따라 해당 메모리 블록을 제2 등급 메모리 블록 또는 제3 등급 메모리 블록 또는 사용 불가 메모리 블록으로 구분하게 된다.
먼저, 본 발명의 실시예에서는 도 1에서 설명되었던 ECC 유닛(138)이 수행하는 에러 정정 동작을 크게 경판정(hard decoding) 동작과 연판정(soft decoding) 동작으로 구분한다.
여기서, 경판정 동작은 연판정 동작보다 상대적으로 덜 복잡한 에러 정정 동작을 의미하며, 일반적으로는 반복적인 리드 동작을 통해 리드 레벨을 간단하게 예측하고, 이를 통해 에러를 정정하는 동작을 의미한다. 또한, 연판정 동작은 경판정 동작보다 상대적으로 복잡한 에러 정정 동작을 의미하며, 일반적으로는 LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정하는 것을 의미한다. 따라서, 경판정 동작은 연판정 동작에 비해 에러를 정정하는데 필요한 시간이 더 짧고, 정정 가능한 에러 비트 수가 더 적다. 참고로, 경판정 동작과 연판정 동작은 이미 공지된 기술로서, 여기에서는 더 자세히 설명하지 않도록 하겠다.
구체적으로, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 정상적으로 리드 동작이 완료되지 못하고, 에러가 발생하는 경우, 본 발명의 실시예에 따른 컨트롤러(130)는, 에러가 발생한 해당 메모리 블록에 대해 경판정 동작을 수행한다. 경판정 동작 수행결과 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값을 증가시키며, 경판정 동작을 통해 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값이 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 제2 등급 메모리 블록으로 구분한다(1303).
이때, 컨트롤러(130)에서, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 에러가 발생한 해당 메모리 블록에 대해 경판정 동작을 통해 복구에 성공하는 동작이 예정된 횟수 이상 반복되어야만 해당 메모리 블록을 제2 등급 메모리 블록으로 구분하는 이유는, 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 할 때, 메모리 시스템(110)의 동작환경이나 알 수 없는 이유로 경판정 동작을 통해 복구가능한 일시적인 에러가 발생할 수 있기 때문이다.
예컨대, 도면에서는 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26) 중 4개의 메모리 블록(BLOCK<8, 18, 23, 26>)이 제2 등급 메모리 블록으로 구분된 상태인 것을 알 수 있다. 이는, 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)중 4개의 메모리 블록(BLOCK<8, 18, 23, 26>)에 대해 제2 등급 리드 레벨을 사용한 리드 동작을 적어도 예정된 횟수만큼 반복하였을 때, 예정된 횟수만큼 에러가 발생하였으며, 발생한 에러를 예정된 횟수만큼 경판정 동작을 통해 복구하는 것이 가능하였음을 의미한다.
그리고, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 정상적으로 리드 동작이 완료되지 못하고, 예정된 횟수 이상의 에러가 발생하였으며, 에러가 발생한 해당 메모리 블록에 대해 경판정 동작을 통해 복구를 시도하였으나 실패하는 경우, 본 발명의 실시예에 따른 컨트롤러(130)는, 경판정 동작에 실패한 해당 메모리 블록에 대해 연판정 동작을 수행한다. 연판정 동작의 수행결과 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값을 증가시키며, 연판정 동작을 통해 복구에 성공한 해당 메모리 블록의 연판정 복구 성공 카운트 값이 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 제3 등급 메모리 블록으로 구분한다(1304).
이때, 컨트롤러(130)에서, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 에러가 발생한 해당 메모리 블록에 대해 경판정 동작을 통해 복구에 실패한 이후 연판정 동작을 통해 복구에 성공하는 동작이 예정된 횟수 이상 반복되어야만 해당 메모리 블록을 제3 등급 메모리 블록으로 구분하는 이유는, 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 할 때, 메모리 시스템(110)의 동작환경이나 알 수 없는 이유로 경판정 동작을 통해 복구 불가능 하지만 연판정 동작을 통해서는 복구 가능한 일시적인 에러가 발생할 수 있기 때문이다.
예컨대, 도면에서는 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26) 중 3개의 메모리 블록(BLOCK<9, 19, 24>)이 제3 등급 메모리 블록으로 구분된 상태인 것을 알 수 있다. 이는, 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)중 3개의 메모리 블록(BLOCK<9, 19, 24>)에 대해 제2 등급 리드 레벨을 사용한 리드 동작을 적어도 예정된 횟수만큼 반복하였을 때, 예정된 횟수만큼 에러가 발생하였으며, 발생한 에러를 예정된 횟수만큼 경판정 동작을 수행하였지만 복구에 성공하지 못한 후, 예정된 횟수만큼 연판정 동작을 통해 복구하는 것이 가능하였음을 의미한다.
그리고, 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26)에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행한 결과 정상적으로 리드 동작이 완료되지 못하고, 예정된 횟수 이상의 에러가 발생하였으며, 에러가 발생한 해당 메모리 블록에 대해 경판정 동작 및 그에 이어지는 연판정 동작을 통해 연속으로 복구를 시도하였으나 실패하는 경우, 본 발명의 실시예에 따른 컨트롤러(130)는, 복구에 실패한 해당 메모리 블록을 사용불가 등급 메모리 블록으로 구분한다(1304).
이때, 컨트롤러(130)는, 메모리 블록들(BLOCK<0:39>) 중 사용불가 등급으로 구분된 메모리 블록을 완전한 배드 블록으로 구분하여 다시는 사용하지 않도록 설정할 수도 있고, 순간적인 배드 블록으로 구분하여 사용불가 등급으로 지정되는 시점에서 내부에 저장된 데이터를 더 이상 사용할 수는 없지만, 추후 다른 데이터를 저장하기 위한 용도로 사용되도록 설정할 수도 있다. 물론, 사용불가 등급으로 구분된 메모리 블록을 완전한 배드 블록으로 구분할지 아니면 순간적인 배드 블록으로 구분할지 여부는 사용자의 선택에 따라 얼마든지 달라질 수 있다.
예컨대, 도면에서는 제1 메모리 블록들(BLOCK<0:29>) 중 제1 등급 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)로 구분되지 못한 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26) 중 1개의 메모리 블록(BLOCK<25>)이 사용불가 등급으로 구분된 상태인 것을 알 수 있다. 이는, 나머지 메모리 블록들(BLOCK<8:9, 18:19, 23:26) 중 1개의 메모리 블록(BLOCK<25>)에 대해 제2 등급 리드 레벨을 사용한 리드 동작을 수행하였을 때, 에러가 발생하였으며, 발생한 에러를 경판정 동작을 수행하였지만 복구에 성공하지 못한 후, 다시 연판정 동작을 수행하였지만 복구에 성공하지 못하였음을 의미한다.
그리고, 컨트롤러(130)는, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0:39>) 중 제2 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<8, 18, 23, 26>)의 리드 리클래임 카운트 기준 횟수 또는 프로그램/소거 한계 횟수를 제1 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:39>)보다 작게 설정한다.
구체적으로, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0:39>) 각각에는 도 3에서 설명된 것과 같이 다수의 메모리 셀들이 포함된 상태인데, 이때, 다수의 메모리 셀들 각각은 적어도 2비트 이상의 데이터를 저장할 수 있는 멀티 메모리 셀이라고 가정할 수 있다.
이와 같은 가정에서, 컨트롤러(130)는, '설정된 제1 리드 레벨'을 사용한 리드 동작 과정에서 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수를 제1 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:39>)보다 작게 설정한다.
이와 같은 가정에서, 컨트롤러(130)는, '설정된 제1 리드 레벨'보다 상대적으로 높은 적어도 한 개 이상의 '설정된 제2 리드 레벨'을 사용한 리드 동작 과정에서 제2 등급 메모리 블록으로 구분된 메모리 블록들의 프로그램/소거 사이클 한계 횟수를 제1 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:39>)보다 작게 설정한다.
이때, '설정된 제1 리드 레벨'이 의미하는 것은, 적어도 2비트 이상의 데이터를 저장하는 멀티 메모리 셀에서 최상위 비트(Most Significant Bit)를 판단하기 위한 가장 낮은 리드 레벨을 의미한다. 따라서, '설정된 제2 리드 레벨'이 의미하는 것은, 적어도 2비트 이상의 데이터를 저장하는 멀티 메모리 셀에서 최상위 비트를 제외한 나머지 비트를 판단하기 위해 가장 낮은 리드 레벨보다는 높은 적어도 2개 이상의 리드 레벨을 의미한다.
이렇게, '설정된 제1 리드 레벨'을 사용한 리드 동작 과정에서 제2 등급 메모리 블록으로 구분된 메모리 블록들의 내구성 변경 방식과, '설정된 제2 리드 레벨'을 사용한 리드 동작 과정에서 제2 등급 메모리 블록으로 구분된 메모리 블록들의 내구성 변경 방식을 서로 다르게 한다. 이는, '설정된 제1 리드 레벨'을 사용한 리드 동작 과정에서 경판정을 통해 극복 가능한 에러가 발생하였다는 것은, 해당 메모리 블록에서 리드 동작이 너무 많이 반복되어 발생한 리드 디스터브(read disturb) 에러일 확률이 높기 때문이다. 반면, '설정된 제2 리드 레벨'을 사용한 리드 동작 과정에서 경판정을 통해 극복 가능한 에러가 발생하였다는 것은, 비휘발성 메모리 장치(150)가 생산될 때부터 해당 메모리 블록 자체가 상대적으로 낮은 내구성을 갖는 상태였을 확률이 높기 때문이다.
예컨대, 도면에서는 제2 등급 메모리 블록으로 구분된 4개의 메모리 블록들(BLOCK<8, 18, 23, 26>)이 각각 어떠한 내구성 기준을 갖는 상태인지 직접적으로 구별되는 형태가 아니다. 하지만, 컨트롤러(130)에서 2개의 메모리 블록(BLOCK<8, 18>)을 리드 리클래임 카운트 한계 값을 제1 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)보다 작게 설정할 수 있다. 마찬가지로, 컨트롤러(130)에서, 나머지 2개의 메모리 블록(BLOCK<23, 26>)을 프로그램/소거 사이클 한계 횟수를 제1 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<0:7, 10:17, 20:22, 27:29>)보다 작게 설정할 수 있다.
그리고, 컨트롤러(130)는, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0:39>) 중 제3 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<9, 19, 24>)의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 한계 횟수를 제2 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<8, 18, 23, 26>)보다 작게 설정한다.
구체적으로, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0:39>) 각각에는 도 3에서 설명된 것과 같이 다수의 메모리 셀들이 포함된 상태인데, 이때, 다수의 메모리 셀들 각각은 적어도 2비트 이상의 데이터를 저장할 수 있는 멀티 메모리 셀이라고 가정할 수 있다.
이와 같은 가정에서, 컨트롤러(130)는, '설정된 제1 리드 레벨'을 사용한 리드 동작 과정에서 제3 등급 메모리 블록으로 구분된 메모리 블록들 및 '설정된 제2 리드 레벨'을 사용한 리드 동작 과정에서 제3 등급 메모리 블록으로 구분된 메모리 블록들 모두의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 제2 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<8, 18, 23, 26>)보다 작게 설정한다.
즉, 컨트롤러(130)는, 제3 등급 메모리 블록의 경우, 제2 등급 메모리 블록에 대한 내구성 변경 방식과는 다르게 무조건 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 제2 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<8, 18, 23, 26>)보다 작게 설정한다.
이는, 제3 등급 메모리 블록으로 구분된 메모리 블록들(BLOCK<9, 19, 24>)의 경우, '설정된 제1 리드 레벨'을 사용한 리드 동작 과정에서 연판정을 통해 극복 가능한 에러가 발생하였든 '설정된 제2 리드 레벨'을 사용한 리드 동작 과정에서 연판정을 통해 극복 가능한 에러가 발생하였든 상관없이 비휘발성 메모리 장치(150)가 생산될 때부터 해당 메모리 블록 자체가 상대적으로 매우 낮은 내구성을 갖는 상태였을 확률이 높기 때문이다.
도 6은 도 5에 도시된 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 순서도이다.
도 6을 참조하면, 도 5에서 설명되었던 본 발명의 실시예에 따른 메모리 시스템(110)이 어떤 방식으로 동작하는지를 알 수 있다.
따라서, 도 5 및 도 6을 함께 참조하면, 비휘발성 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK<0:39>) 중 임의의 메모리 블록에 대한 리드 동작이 시작되면(S600), 해당 메모리 블록의 프로그램/소거 사이클 횟수가 설정된 횟수 이하인지 여부를 확인한다(S601).
S601 동작의 확인결과, 해당 메모리 블록의 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 경우 해당 메모리 블록을 제1 메모리 블록들로 구분한다(S601, YES).
해당 메모리 블록이 제1 메모리 블록들로 구분된 경우(S601, YES)를 살펴보면, 해당 메모리 블록에 대해 제1 등급 리드 레벨을 사용하여 리드 동작이 완료될 수 있는지 여부를 확인한다(S604).
S604 동작의 확인결과, 해당 메모리 블록에 대해 제1 등급 리드 레벨을 사용하여 리드 동작이 완료되는 경우(S604, YES), 해당 메모리 블록을 제1 등급 메모리 블록으로 구분한다(S605). 이때, 제1 등급 메모리 블록으로 구분된 해당 메모리 블록은, 제1 등급 메모리 블록으로 구분되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S604 동작의 확인결과, 해당 메모리 블록에 대해 제1 등급 리드 레벨을 사용하여 리드 동작이 완료되지 못하는 경우(S604, NO), 해당 메모리 블록에 대해 제2 등급 리드 레벨을 사용하여 리드 동작을 수행하고, 수행 도중에 에러가 발생하였는지 여부를 확인하게 된다(S606).
S606 동작의 확인결과, 해당 메모리 블록에 대해 제2 등급 리드 레벨을 사용하여 리드 동작이 완료되는 경우, 즉, 에러가 발생하지 않는 경우(S606, NO), 해당 메모리 블록에 대한 등급 선택을 보류한다. 이때, 제2 등급 리드 레벨을 사용하여 리드 동작이 완료되어 등급 선택이 보류된 해당 메모리 블록은, 등록 선택이 보류되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S606 동작의 확인결과, 해당 메모리 블록에 대해 제2 등급 리드 레벨을 사용하여 리드 동작이 완료되는지 못하는 경우, 즉, 에러가 발생하는 않는 경우(S606, YES), 해당 메모리 블록에 대해 경판정 동작을 수행하여 발생한 에러를 복구할 수 있는지 여부를 확인한다(S607).
S607 동작의 확인결과, 해당 메모리 블록에 대해 경판정 동작을 수행하여 발생한 에러를 복구할 수 있는 경우(S607, YES), 해당 메모리 블록에 대한 경판정 복구 동작 카운트 값을 증가(HCNT+1)시킨 후, 경판정 복구 동작 카운트 값(HCNT)이 예정된 횟수의 값을 초과하는지 여부를 확인한다(S608).
S608 동작의 확인결과, 해당 메모리 블록에 대한 경판정 복구 동작 카운트 값(HCNT)이 예정된 횟수 이하인 경우(S608, NO), 해당 메모리 블록에 대한 등급 선택을 보류한다. 이때, 경판정 동작을 통해 리드 동작이 완료되어 등급 선택이 보류된 해당 메모리 블록은, 등록 선택이 보류되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S608 동작의 확인결과, 해당 메모리 블록에 대한 경판정 복구 동작 카운트 값(HCNT)이 예정된 횟수를 초과한 경우(S608, YES), 해당 메모리 블록을 제2 등급 메모리 블록으로 구분한다(S609). 이때, 제2 등급 메모리 블록으로 구분된 해당 메모리 블록은, 제2 등급 메모리 블록으로 구분되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S607 동작의 확인결과, 해당 메모리 블록에 대해 경판정 동작을 수행하여 발생한 에러를 복구할 수 없는 경우(S607, NO), 해당 메모리 블록에 대해 연판정 동작을 수행하여 발생한 에러를 복구할 수 있는지 여부를 확인한다(S610).
S610 동작의 확인결과, 해당 메모리 블록에 대해 연판정 동작을 수행하여 발생한 에러를 복구할 수 있는 경우(S610, YES), 해당 메모리 블록에 대한 연판정 복구 동작 카운트 값을 증가(SCNT+1)시킨 후, 연판정 복구 동작 카운트 값(SCNT)이 예정된 횟수의 값을 초과하는지 여부를 확인한다(S611).
S611 동작의 확인결과, 해당 메모리 블록에 대한 연판정 복구 동작 카운트 값(SCNT)이 예정된 횟수 이하인 경우(S611, NO), 해당 메모리 블록에 대한 등급 선택을 보류한다. 이때, 연판정 동작을 통해 리드 동작이 완료되어 등급 선택이 보류된 해당 메모리 블록은, 등록 선택이 보류되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S611 동작의 확인결과, 해당 메모리 블록에 대한 연판정 복구 동작 카운트 값(SCNT)이 예정된 횟수를 초과한 경우(S611, YES), 해당 메모리 블록을 제3 등급 메모리 블록으로 구분한다(S613). 이때, 제3 등급 메모리 블록으로 구분된 해당 메모리 블록은, 제3 등급 메모리 블록으로 구분되는 것과 동시에 리드 동작이 완료된다(S614).
다시 S610 동작의 확인결과, 해당 메모리 블록에 대해 연판정 동작을 수행하여 발생한 에러를 복구할 수 없는 경우(S610, NO), 해당 메모리 블록을 사용불가 등급 메모리 블록으로 구분한다(S612). 이때, 사용불가 등급으로 구분된 해당 메모리 블록은, 사용불가 등급으로 구분되는 것과 동시에 리드 동작이 완료된 것으로 간주한다(S614). 즉, 사용불가 등급으로 구분된 해당 메모리 블록에 대한 리드 동작을 포기하며, 그 결과를 호스트(102)에 알려줄 것이다.
다시 S601 동작의 확인결과, 해당 메모리 블록의 프로그램/소거 사이클 횟수가 설정된 횟수를 초과하는 경우, 해당 메모리 블록을 제2 메모리 블록들로 구분한다(S601, NO).
이렇게, S601 동작을 통해 해당 메모리 블록이 제2 메모리 블록들로 구분되면, 해당 메모리 블록의 등급이 존재하는지 여부를 확인한다(S602).
S602 동작의 확인결과, 해당 메모리 블록의 등급이 존재하는 것으로 확인되면, 즉, 해당 메모리 블록이 제1 등급과 제2 등급 및 제3 등급 중 어느 하나의 등급인 것으로 확인되면(S602, YES), 해당 등급에 맞는 리드 레벨을 사용하여 리드 동작을 수행한다(S615). 이때, 해당 메모리 블록의 해당 등급에 맞는 리드 레벨을 컨트롤러(130)가 정확히 알고 있을 수 있는 것은, 해당 메모리 블록에 대한 해당 등급을 결정하기 전 동작에서 적합한 리드 레벨을 찾아낸 상태이기 때문이다. 만약, 적합한 리드 레벨을 찾지 못한 상태라면, 해당 메모리 블록은 사용불가 등급 메모리 블록으로 구분되어 있었을 것이다. 이렇게, 해당 등급에 맞는 리드 레벨을 사용하여 리드 동작을 수행(S615)되면, 리드 동작이 완료된다(S614).
다시 S602 동작의 확인결과, 해당 메모리 블록의 등급이 존재하지 않는 것으로 확인되면(S602, NO), 해당 메모리 블록을 제1 메모리 블록들로 구분한다(S601, YES). 이렇게, 해당 메모리 블록을 제1 메모리 블록들로 구분한 뒤, 해당 등급에 맞는 리드 레벨을 사용하여 리드 동작을 수행한다(S615). 이때, 해당 메모리 블록이 제1 메모리 블록으로 구분된 상태이긴 하지만, 그 리드 레벨이 반드시 제1 등급 리드 레벨이 아닐 수도 있다. 이는, 등급이 존재하지 않는 상태에서 제2 메모리 블록들로 구분되는 메모리 블록의 경우, 단지 조건이 부족하여 제2 등급 또는 제3 등급으로 구분되지 않았을 가능성도 있기 때문이다. 물론, 해당 메모리 블록에 대한 리드 레벨은 컨트롤러(130)가 정확히 알고 있을 것이며, 그것이 가능한 것은, 해당 메모리 블록에 대한 등급을 보류하는 과정에서 리드 동작을 성공할 수 있는 적합한 리드 레벨을 찾아낸 상태이기 때문이다. 이렇게, 해당 등급에 맞는 리드 레벨을 사용하여 리드 동작을 수행(S615)되면, 리드 동작이 완료된다(S614).
도 7는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 7를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 8을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 9을 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 9에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 10를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 11 내지 도 14은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11 내지 도 14은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 11 내지 도 14을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 8 내지 도 10에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 11에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 12에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 13에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 14에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 15을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 9 내지 도 14에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (20)

  1. L비트의 데이터를 각각 저장하는 다수의 메모리 셀들이 각각 포함된 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인하고, 확인결과에 따라 상기 메모리 블록들 각각을 다수의 동작등급 중 어느 하나의 동작등급으로 구분하며, 상기 메모리 블록들 각각이 어떤 동작등급으로 구분되었는지 여부에 따라 상기 메모리 블록들 각각의 내구성 한계 기준을 서로 다르게 설정하는 컨트롤러
    를 포함하며, L은 1이상의 자연수인 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록을 제1 메모리 블록들로 구분하고, 상기 설정된 횟수 초과인 메모리 블록을 제2 메모리 블록들로 구분하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    예정된 레벨을 갖는 형태로 미리 결정된 N개의 리드 레벨 중 설정된 K개의 리드 레벨을 제1 등급 리드 레벨로 설정하며, 나머지 N-K개의 리드 레벨을 제2 등급 리드 레벨로 설정하고,
    상기 제1 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 제1 등급 리드 레벨을 사용하여 리드 동작이 가능한 메모리 블록을 제1 등급 메모리 블록으로 구분하며,
    N은 2보다 큰 자연수이고, K는 1보다 큰 자연수이며, N은 K보다 큰 자연수인 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 예정된 횟수 이상 에러가 발생하지 않는 경우, 해당 메모리 블록에 대한 등급 선택을 보류하며,
    상기 제2 메모리 블록들 중 등급 선택이 보류된 메모리 블록을 상기 제1 등급 메모리 블록으로 구분하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 예정된 횟수 이상 에러가 발생한 경우, 에러가 발생한 해당 메모리 블록을 제2 등급 메모리 블록 또는 제3 등급 메모리 블록 또는 사용 불가 등급 메모리 블록으로 구분하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작 과정에서 에러가 발생한 메모리 블록에 대해 경판정(hard decoding) 동작을 수행하여 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값을 증가시키며,
    상기 경판정 동작을 통해 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제2 등급 메모리 블록으로 구분하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 경판정 동작을 통해 복구에 실패한 해당 메모리 블록에 대해 연판정(soft decoding) 동작을 수행하여 복구에 성공하는 경우, 복구에 성공한 해당 메모리 블록에 대한 연판정 복구성공 카운트 값을 증가시키며,
    상기 연판정 동작을 통해 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값이 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제3 등급 메모리 블록으로 구분하고,
    상기 연판정 동작을 통해 복구에 실패한 해당 메모리 블록을 상기 사용 불가 등급 메모리 블록으로 설정하는 메모리 시스템.
  8. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 또는 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하고,
    상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 블록들 각각에 포함된 다수의 메모리 셀들은, 적어도 2비트 이상의 데이터를 각각 저장하는 멀티 메모리 셀이며,
    상기 컨트롤러는,
    설정된 제1 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하고,
    상기 제1 리드 레벨보다 상대적으로 높은 적어도 한 개 이상의 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 제1 리드 레벨 또는 상기 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 메모리 시스템.
  11. L비트의 데이터를 각각 저장하는 다수의 메모리 셀들이 각각 포함된 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치, 및 상기 비휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작방법에 있어서,
    상기 컨트롤러에 의해, 상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 리드 동작 시점과 리드 레벨 등급과 에러 발생 여부 및 에러 발생 등급을 확인하고, 확인결과에 따라 상기 메모리 블록들 각각을 다수의 동작등급 중 어느 하나의 동작등급으로 구분하는 단계; 및
    상기 컨트롤러에 의해, 상기 구분하는 단계에서 상기 다수의 메모리 블록들 각각이 어떤 동작등급으로 구분되었는지 여부에 따라 상기 메모리 블록들 각각의 내구성 한계 기준을 서로 다르게 설정하는 내구성 설정단계를 포함하며, L은 1이상의 자연수인 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 구분하는 단계는,
    상기 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 프로그램/소거 사이클 횟수가 설정된 횟수 이하인 메모리 블록을 제1 메모리 블록들로 구분하고, 상기 설정된 횟수 초과인 메모리 블록을 제2 메모리 블록들로 구분하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 구분하는 단계는,
    예정된 레벨을 갖는 형태로 미리 결정된 N개의 리드 레벨 중 설정된 K개의 리드 레벨을 제1 등급 리드 레벨로 설정하며, 나머지 N-K개의 리드 레벨을 제2 등급 리드 레벨로 설정하는 단계; 및
    상기 제1 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 제1 등급 리드 레벨을 사용하여 리드 동작이 가능한 메모리 블록을 제1 등급 메모리 블록으로 구분하는 단계를 포함하며,
    N은 2보다 큰 자연수이고, K는 1보다 큰 자연수이며, N은 K보다 큰 자연수인 것을 특징으로 하는 메모리 시스템의 동작방법.
  14. 제13항에 있어서,
    상기 구분하는 단계는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 예정된 횟수 이상 에러가 발생하지 않는 경우, 해당 메모리 블록에 대한 등급 선택을 보류하는 단계; 및
    상기 제2 메모리 블록들 중 등급 선택이 보류된 메모리 블록을 상기 제1 등급 메모리 블록으로 구분하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 구분하는 단계는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작을 수행할 때, 상기 예정된 횟수 이상 에러가 발생한 경우, 에러가 발생한 해당 메모리 블록을 제2 등급 메모리 블록 또는 제3 등급 메모리 블록 또는 사용 불가 등급 메모리 블록으로 구분하는 상세구분단계를 더 포함하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 상세구분단계는,
    상기 제1 메모리 블록들 중 상기 제1 등급 메모리 블록이 아닌 나머지 메모리 블록들 각각에 대한 리드 동작 과정에서 에러가 발생한 메모리 블록에 대해 경판정(hard decoding) 동작을 수행하는 경판정 단계;
    상기 경판정 단계에서 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값을 증가시키는 단계; 및
    상기 경판정 단계에서 복구에 성공한 해당 메모리 블록의 경판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제2 등급 메모리 블록으로 구분하는 단계를 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 상세구분단계는,
    상기 경판정 단계에서 복구에 실패한 해당 메모리 블록에 대해 연판정(soft decoding) 동작을 수행하는 연판정 단계;
    상기 연판정 단계에서 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값을 증가시키는 단계;
    상기 연판정 단계에서 복구에 성공한 해당 메모리 블록의 연판정 복구성공 카운트 값이 상기 예정된 횟수의 값 이상이 될 때, 해당 메모리 블록을 상기 제3 등급 메모리 블록으로 구분하는 단계; 및
    상기 연판정 단계에서 복구에 실패한 해당 메모리 블록을 상기 사용 불가 등급 메모리 블록으로 설정하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. 제15항에 있어서,
    상기 내구성 설정단계는,
    상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 또는 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 제1 내구성 설정단계; 및
    상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 제2 내구성 설정단계를 포함하는 메모리 시스템의 동작방법.
  19. 제18항에 있어서,
    상기 메모리 블록들 각각에 포함된 다수의 메모리 셀들은, 적어도 2비트 이상의 데이터를 각각 저장하는 멀티 메모리 셀이며,
    상기 제1 내구성 설정단계는,
    설정된 제1 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 단계; 및
    상기 제1 리드 레벨보다 상대적으로 높은 적어도 한 개 이상의 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제2 등급 메모리 블록으로 구분된 메모리 블록들의 프로그램/소거 사이클 한계 횟수를 상기 제1 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  20. 제19항에 있어서,
    상기 제1 리드 레벨 또는 상기 제2 리드 레벨을 사용한 리드 동작 과정에서 상기 제3 등급 메모리 블록으로 구분된 메모리 블록들의 리드 리클래임 카운트 기준 횟수 및 프로그램/소거 사이클 한계 횟수를 상기 제2 등급 메모리 블록으로 구분된 메모리 블록보다 작게 설정하는 메모리 시스템의 동작방법.
KR1020170007976A 2017-01-17 2017-01-17 메모리 시스템 및 메모리 시스템의 동작방법 KR102683257B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170007976A KR102683257B1 (ko) 2017-01-17 2017-01-17 메모리 시스템 및 메모리 시스템의 동작방법
US15/703,133 US10423485B2 (en) 2017-01-17 2017-09-13 Memory system and operation method thereof
US16/577,681 US11016847B2 (en) 2017-01-17 2019-09-20 Memory system and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170007976A KR102683257B1 (ko) 2017-01-17 2017-01-17 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20180085107A KR20180085107A (ko) 2018-07-26
KR102683257B1 true KR102683257B1 (ko) 2024-07-11

Family

ID=62841382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007976A KR102683257B1 (ko) 2017-01-17 2017-01-17 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (2)

Country Link
US (2) US10423485B2 (ko)
KR (1) KR102683257B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10558522B2 (en) 2017-10-20 2020-02-11 Western Digital Technologies, Inc. Dynamic multi-stage decoding
US10637511B2 (en) 2017-12-18 2020-04-28 Western Digital Technologies, Inc Dynamic multi-stage decoding
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11327551B2 (en) * 2019-02-14 2022-05-10 Micron Technology, Inc. Methods and apparatus for characterizing memory devices
US11256778B2 (en) 2019-02-14 2022-02-22 Micron Technology, Inc. Methods and apparatus for checking the results of characterized memory searches
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
KR20220157793A (ko) 2021-05-21 2022-11-29 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198650A1 (en) 2006-05-12 2008-08-21 Anobit Technologies Ltd. Distortion Estimation And Cancellation In Memory Devices
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862263A (en) * 1995-04-13 1999-01-19 Samsung Electronics Co., Ltd. Fractal image compression device and method using perceptual distortion measurement
US6678192B2 (en) * 2001-11-02 2004-01-13 Sandisk Corporation Error management for writable tracking storage units
US20090282308A1 (en) * 2008-05-09 2009-11-12 Jan Gutsche Memory Cell Arrangement and Method for Reading State Information From a Memory Cell Bypassing an Error Detection Circuit
CN102004701B (zh) * 2009-08-28 2013-01-09 炬才微电子（深圳）有限公司 一种次级内存的分配方法和装置
KR101155249B1 (ko) * 2010-11-10 2012-06-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
KR101214285B1 (ko) * 2010-12-30 2012-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR101826137B1 (ko) * 2011-03-24 2018-03-22 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 장치들, 및 이의 동작 방법
US8689081B2 (en) * 2011-11-28 2014-04-01 Cisco Technology, Inc. Techniques for embedded memory self repair
US8953398B2 (en) 2012-06-19 2015-02-10 Sandisk Technologies Inc. Block level grading for reliability and yield improvement
US9317350B2 (en) * 2013-09-09 2016-04-19 International Business Machines Corporation Method and apparatus for faulty memory utilization
KR102157672B1 (ko) * 2013-11-15 2020-09-21 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9262268B2 (en) * 2013-12-20 2016-02-16 Seagate Technology Llc Method to distribute user data and error correction data over different page types by leveraging error rate variations
US9785499B2 (en) * 2014-02-12 2017-10-10 Seagate Technology Llc Hot-read data aggregation and code selection
KR102149668B1 (ko) * 2014-04-22 2020-08-31 삼성전자주식회사 비휘발성 메모리 장치의 데이터 디코딩 방법
US9563571B2 (en) * 2014-04-25 2017-02-07 Apple Inc. Intelligent GPU memory pre-fetching and GPU translation lookaside buffer management
US9507726B2 (en) * 2014-04-25 2016-11-29 Apple Inc. GPU shared virtual memory working set management
KR102148389B1 (ko) * 2014-06-11 2020-08-27 삼성전자주식회사 오버 라이트 동작을 갖는 메모리 시스템 및 그에 따른 동작 제어방법
KR20160005264A (ko) * 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
US9966146B2 (en) * 2014-08-13 2018-05-08 Toshiba Memory Corporation Memory system and method of controlling non-volatile memory
KR102295208B1 (ko) * 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
US9471509B2 (en) * 2015-03-19 2016-10-18 Cavium, Inc. Managing address-independent page attributes
KR102437591B1 (ko) * 2015-12-03 2022-08-30 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
US9847141B1 (en) * 2016-08-02 2017-12-19 Apple Inc. Classifying memory cells to multiple impairment profiles based on readout bit-flip counts
KR20180075218A (ko) * 2016-12-26 2018-07-04 에스케이하이닉스 주식회사 메모리 수리 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198650A1 (en) 2006-05-12 2008-08-21 Anobit Technologies Ltd. Distortion Estimation And Cancellation In Memory Devices
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells

Also Published As

Publication number Publication date
US20200012563A1 (en) 2020-01-09
US11016847B2 (en) 2021-05-25
US10423485B2 (en) 2019-09-24
KR20180085107A (ko) 2018-07-26
US20180203760A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
KR102685015B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102681659B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102420025B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102683257B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102682253B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102524432B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102684047B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102583726B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102711037B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102666489B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102583810B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190110243A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102671760B1 (ko) 컨트롤러 및 컨트롤러의 동작 방법
CN110045914B (zh) 存储器系统及其操作方法
KR102684994B1 (ko) 메모리 시스템 및 그의 동작 방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180111157A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180090422A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20180157415A1 (en) Apparatus and method for controlling memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right