KR20180075218A - 메모리 수리 방법 및 장치 - Google Patents
메모리 수리 방법 및 장치 Download PDFInfo
- Publication number
- KR20180075218A KR20180075218A KR1020160179308A KR20160179308A KR20180075218A KR 20180075218 A KR20180075218 A KR 20180075218A KR 1020160179308 A KR1020160179308 A KR 1020160179308A KR 20160179308 A KR20160179308 A KR 20160179308A KR 20180075218 A KR20180075218 A KR 20180075218A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- defective
- repair
- defect
- block memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000015654 memory Effects 0.000 claims abstract description 258
- 230000008439 repair process Effects 0.000 claims abstract description 127
- 230000002950 deficient Effects 0.000 claims abstract description 111
- 230000007547 defect Effects 0.000 claims abstract description 81
- 230000008859 change Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 메모리 수리 방법 및 장치를 개시한다. 상기 메모리 수리 방법은 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 수집하는 단계; 및 상기 불량 정보를 기반으로, 미리 설정된 광역 예비 메모리, 지역 예비 메모리 및 공유 예비 메모리 중 적어도 하나를 이용하여 상기 다중 블록 메모리의 불량 셀들을 수리하는 단계;를 포함한다.
Description
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 반도체 메모리의 수리 방법 및 장치에 관한 것이다.
최근, 반도체 공정 기술의 발달은 반도체 메모리의 집적도를 크게 향상시켰다. 그러나, 집적도 향상에 따라 메모리 셀의 불량 발생 확률도 크게 증가되었고, 메모리 셀의 불량 증가는 메모리 수율 감소의 원인이 될 수 있다.
메모리 수율 향상을 위해 메모리 셀의 불량 테스트 분야와 수리 솔루션 탐색 분야는 그 중요성이 점점 커지고 있다. 수리 솔루션 탐색 분야는 그 탐색 방법에 따라 수리 속도에 큰 차이가 있을 수 있으며, 이러한 수리 속도는 테스트 비용을 절감하는데 큰 영향을 미친다.
종래의 메모리 수리 방법은 대부분 단일 블록 메모리에서 수리 솔루션을 탐색하는 방법들이다. 단일 블록 메모리의 경우 예비 메모리 구조가 단순하여 빠른 속도로 수리 솔루션을 탐색할 수 있다.
그러나 다중 블록 메모리의 경우 다양한 예비 메모리가 적용되기 때문에, 수리 속도가 급격히 증가하여 테스트 비용이 증가하는 문제점이 있다. 따라서, 다중 블록 메모리에서 높은 수리 효율을 가지면서 빠른 속도로 수리 솔루션을 탐색할 수 있는 알고리즘이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 다양한 예비 메모리를 가지는 다중 블록 메모리에서 높은 수리 효율을 가지며 빠른 속도로 수리 솔루션을 탐색할 수 있는 메모리 수리 방법 및 장치를 제공하는데 있다.
본 발명의 실시예에 따른 메모리 수리 방법은, 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 수집하는 단계; 및 상기 불량 정보를 기반으로, 미리 설정된 광역 예비 메모리, 지역 예비 메모리 및 공유 예비 메모리 중 적어도 하나를 이용하여 상기 다중 블록 메모리의 불량 셀들을 수리하는 단계;를 포함하고, 상기 다중 블록 메모리의 불량 셀들을 수리하는 단계는, 특정 블록 메모리의 상기 제1 불량의 행 주소 및 열 주소 중 적어도 하나와 일치하는 다른 블록 메모리의 상기 제2 불량이 있는 경우 상기 광역 예비 메모리를 우선적으로 배치하는 단계; 상기 광역 예비 메모리의 배치에 따른 상기 제1 불량 및 상기 제2 불량에 대한 상기 불량 정보를 변경하는 단계; 및 변경된 상기 불량 정보를 기반으로, 상기 지역 예비 메모리 및 상기 공유 예비 메모리 중 적어도 하나를 배치하는 단계;를 포함한다.
그리고, 본 발명의 실시예에 따른 메모리 수리 장치는, 다중 블록 메모리의 불량 셀들을 수리하기 위한 광역 예비 메모리 정보, 지역 예비 메모리 정보 및 공유 예비 메모리 정보를 입력 받아 광역 수리 솔루션, 지역 수리 솔루션, 공유 수리 솔루션을 출력하는 광역 수리 모듈, 지역 수리 모듈, 및 공유 수리 모듈을 포함하는 수리 모듈; 상기 광역 수리 솔루션, 상기 지역 수리 솔루션, 및 상기 공유 수리 솔루션 중 적어도 하나를 조합하여 최종 수리 솔루션을 출력하는 최종 수리 모듈; 상기 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 변경하는 불량 변경 모듈; 및 상기 다중 블록 메모리의 불량 셀들의 상기 제1 불량 및 상기 제2 불량에 대한 상기 불량 정보를 수집하고, 상기 불량 정보를 기반으로 특정 블록 메모리의 상기 제1 불량과 다른 블록 메모리의 상기 제2 불량을 갖는 불량 셀들의 행 주소 및 열 주소 중 적어도 하나가 일치하는 경우 우선적으로 상기 광역 예비 메모리를 배치하도록 상기 광역 수리 모듈을 제어하고, 변경된 상기 불량 정보를 기반으로 상기 지역 예비 메모리 및 상기 공유 예비 메모리 중 적어도 하나를 배치하도록 상기 지역 수리 모듈, 상기 공유 수리 모듈 및 상기 최종 수리 모듈을 제어하는 제어부;를 포함한다.
본 발명에 따르면, 다양한 예비 메모리 구조를 가지는 다중 블록 메모리에 적용할 수 있으며, 반도체 메모리에 대한 수리 효율성을 향상시킬 수 있다.
본 발명은 수리 가능성이 높은 경우에 대해서만 수리 솔루션을 탐색하므로 탐색 경우의 수를 크게 줄일 수 있고 수리 시간의 단축으로 인한 메모리 수리 환경에서의 테스트 비용을 절감할 수 있다.
따라서 본 발명은 다중 블록 메모리의 수리에 적합한 방법으로 빠른 수리 속도를 가질 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 수리 장치를 도시한 블록도이다.
도 2는 본 발명의 실시예에 따른 메모리 수리 방법을 도시한 순서도이다.
도 3 내지 도 5는 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위한 다중 블록 메모리와 예비 메모리들을 도시한 블록도이다.
도 2는 본 발명의 실시예에 따른 메모리 수리 방법을 도시한 순서도이다.
도 3 내지 도 5는 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위한 다중 블록 메모리와 예비 메모리들을 도시한 블록도이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 실시예에 따른 메모리 수리 장치를 도시한 블록도이다.
도 1을 참고하면, 본 발명의 실시예에 따른 메모리 수리 장치(100)는 광역 수리 모듈(10), 지역 수리 모듈(20), 공유 수리 모듈(30), 불량 변경 모듈(40), 최종 수리 모듈(50), 솔루션 디텍터(60) 및 제어부(70)를 포함한다.
제어부(70)는 다중 블록 메모리의 불량 셀들의 제1 불량(Parent_info) 및 제2 불량(Child_info)에 대한 불량 정보와 예비 메모리들에 대한 정보(Num_spare)를 수신하고, 불량 정보를 기반으로 미리 설정된 예비 메모리들의 배치 우선 순위에 따라 광역 예비 메모리, 지역 예비 메모리 및 공유 예비 메모리 중 적어도 하나를 이용하여 다중 블록 메모리의 불량 셀들을 수리하도록 제어한다. 여기서, 광역 예비 메모리는 다중 블록 메모리의 같은 주소의 셀 라인에서 발생한 불량 셀들을 수리하기 위한 예비 메모리이고, 지역 예비 메모리는 대응하는 메모리 블록에서 발생한 불량 셀을 수리하기 위한 예비 메모리이며, 공유 예비 메모리는 인접한 메모리 블록들에서 발생한 불량 셀을 수리하기 위한 예비 메모리이다.불량 정보는 다중 블록 메모리의 각 블록 메모리 별 불량 셀의 개수를 포함할 수 있으며, 블록 메모리들 간의 불량 셀들의 행 주소 및 열 주소 중 적어도 하나의 일치 여부에 따라 제1 불량과 제2 불량으로 분류된 불량 정보를 포함할 수 있다. 여기서, 제1 불량(Parent_info)은 현재 입력된 불량 셀의 행 주소 또는 열 주소가 이전에 입력된 불량 셀의 행 주소 또는 열 주소와 일치하지 않는 경우이고, 제2 불량(Child_info)은 현재 입력된 불량 셀의 행 주소 및 열 주소 중 적어도 하나가 이전에 입력된 불량 셀의 행 주소 또는 열 주소와 일치하는 경우로 정의될 수 있다.
광역 수리 모듈(10)은 제어부(70)로부터 전달되는 광역 예비 메모리 정보(Global_info)를 입력 받아 광역 수리 솔루션(Global_repair)을 도출하고, 지역 수리 모듈(20)은 제어부(70)로부터 전달되는 지역 예비 메모리 정보(Local_info)를 분석하여 지역 수리 솔루션(Local_repair)을 도출하며, 공유 수리 모듈(30)는 제어부(70)로부터 전달되는 공유 예비 메모리 정보(Common_info)를 분석하여 공유 수리 솔루션(Common_repair)을 도출한다. 광역 수리 솔루션(Global_repair), 지역 수리 솔루션(Local_repair) 및 공유 수리 솔루션(Common_repair)은 제어부(70)에 제공된다.
제어부(70)는 특정 블록 메모리의 제1 불량과 다른 블록 메모리의 제2 불량을 갖는 불량 셀들의 주소가 일치하는 경우 우선적으로 광역 예비 메모리를 배치하도록 광역 수리 모듈(10)을 제어하고, 불량 변경 모듈(40)에 의해 변경된 불량 정보를 기반으로 지역 예비 메모리(20) 및 공유 예비 메모리(30) 중 적어도 하나를 배치하도록 지역 수리 모듈(20) 및 공유 수리 모듈(30)을 제어한다.
불량 변경 모듈(40)은 제어부(70)로부터 수리 정보(Repair_info)가 전달되면 각 블록 메모리 내의 제1 불량 및 제2 불량을 재 분류하는 기능을 수행한다. 일례로, 불량 변경 모듈(40)은 특정 블록 메모리의 제1 불량이 광역 예비 메모리가 배치되지 않은 다른 블록 메모리의 제2 불량을 가지고 있으면 해당하는 제2 불량을 제1 불량으로 변경한다.
최종 수리 모듈(50)은 광역 수리 솔루션, 지역 수리 솔루션 및 공유 수리 솔루션을 조합하고, 나머지 불량 셀들을 모두 수리할 수 있는 최종 솔루션(Final_repair)을 제어부(70)에 제공한다.
솔루션 디텍터(60)는 제어부(70)로부터 분석 결과를 수신하고 다중 블록 메모리의 수리 가능 여부에 따라 수리 가능 솔루션(Repair_solution)을 출력하거나 수리 불가능 판정을 한다.
이와 같이 본 발명의 메모리 수리 장치(100)는 다중 블록 메모리의 불량 셀들을 제1 불량 및 제2 불량으로 분류하고, 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 기반으로, 미리 설정된 예비 메모리들의 배치 우선 순위에 따라 광역 예비 메모리를 우선적으로 배치하고, 불량 셀들의 제1 불량 및 제2 불량을 재 분류하며, 지역 예비 메모리 및 공유 예비 메모리의 순서로 다중 블록 메모리의 불량 셀들을 수리하도록 제어한다.
일례로, 메모리 수리 장치(100)는 특정 블록 메모리의 제1 불량과 다른 블록메모리의 제2 불량을 갖는 불량 셀들의 주소가 일치하는 경우 우선적으로 광역 예비 메모리를 배치하도록 광역 수리 모듈(10)을 제어하고, 불량 변경 모듈(40)에 의해 변경된 불량 정보를 기반으로 지역 예비 메모리(20) 및 공유 예비 메모리(30) 중 적어도 하나를 배치하도록 지역 수리 모듈(20), 공유 수리 모듈(30)을 제어한다.
그리고, 제어부(70)는 광역 수리 솔루션, 지역 수리 솔루션 및 공유 수리 솔루션을 조합하여 다중 블록 메모리의 모든 불량 셀들을 수리할 수 있도록 최종 수리 모듈(50)을 제어한다.
도 2는 본 발명의 실시예에 따른 메모리 수리 방법을 도시한 순서도이다.
도 2를 참고하면, 본 발명의 실시예에 따른 메모리 수리 방법은, 제어부(70)가 다중 블록 메모리의 불량 셀들의 불량 정보를 수집한다(S10). 제어부(70)는 불량 정보 수집 시, 각 블록 메모리 별 불량 셀의 개수를 카운팅하여 수집하고, 블록 메모리들 간의 불량 셀들의 주소 일치 여부에 따라 불량 셀들의 불량을 제1 불량과 제2 불량으로 분류하여 수집한다.
일례로, 제어부(70)는 이전에 입력된 불량 셀의 주소와 현재 입력된 불량 셀의 주소를 비교하여, 일치하는 주소가 없으면 해당 불량 셀을 제1 불량으로 분류하고, 일치하는 주소가 있으면 해당 불량 셀을 제2 불량으로 분류한다. 여기서, 제1 불량은 현재 입력된 불량 셀의 행 주소 또는 열 주소가 이전에 입력된 불량 셀의 행 주소 또는 열 주소와 일치하지 않는 경우이고, 제2 불량은 현재 입력된 불량 셀의 행 주소 및 열 주소 중 적어도 하나가 이전에 입력된 불량 셀의 행 주소 또는열 주소와 일치하는 경우로 이해될 수 있다.
그리고, 제어부(70)는 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 기반으로, 특정 블록 메모리의 제1 불량과 다른 블록 메모리의 제2 불량을 갖는 불량 셀들의 주소가 일치하는지 여부를 확인한다(S20).
제어부(70)는 특정 블록 메모리의 제1 불량과 다른 블록 메모리의 제2 불량을 갖는 불량 셀들의 주소가 일치하는 경우 광역 수리 모듈(10)을 통해 우선적으로 광역 예비 메모리를 배치시킨다(S30).
여기서, 제어부(70)는 특정 블록 메모리의 제1 불량의 불량 셀의 주소와 일치하는 불량 셀이 다수의 블록 메모리들에 있는 경우 다수의 블록 메모리들 중 불량 셀의 개수가 더 많은 하나의 블록 메모리를 우선적으로 선택하도록 구성할 수 있다.
그리고, 제어부(70)는 특정 블록 메모리의 제1 불량이 광역 예비 메모리가 배치되지 않은 다른 블록 메모리의 제2 불량을 가지고 있는지 확인한다(S40). 제어부(70)는 특정 블록 메모리의 제1 불량이 다른 블록 메모리의 제2 불량을 가지고 있으면 불량 변경 모듈(40)을 통해서 해당 블록 메모리의 제2 불량을 제1 불량으로 변경하도록 제어한다(S50). 이미 광역 대체 예비 셀의 배치를 마친 상태이므로 서로 다른 블록 메모리 간의 제1 불량과 제2 불량을 전부 하나의 블록 메모리에 모아 재 분류를 수행한다. 이는 먼저 다른 블록 메모리에 제1 불량이 있는 제2 불량을 제1 불량으로 변경시키고 이미 해당 블록 메모리의 동일 라인에 제1 불량이 있다면 제2 불량을 그대로 유지시킨다.
그리고, 제어부(70)는 변경된 불량 정보를 기반으로, 지역 예비 메모리로 모든 불량 셀들이 수리되는지 확인하고(S60), 모든 불량 셀들이 수리가 가능하면 수리 가능 솔루션을 출력하도록 제어한다(S90). 여기서, 제어부(70)는 지역 예비 메모리를 배치 시 제2 불량을 가지는 불량 셀에 대해 우선적으로 지역 예비 메모리를 배치하는 것으로 구성할 수 있다.
그리고, 제어부(70)는 지역 예비 메모리로 모든 불량 셀들이 수리되지 않는 경우 공유 예비 메모리로 모든 불량 셀들이 수리되는지 확인하며(S70), 모든 불량 셀들이 수리가 가능하면 수리 가능 솔루션을 출력하도록 제어한다(S90). 여기서, 제어부(70)는 공유 예비 메모리 배치 시 불량 셀의 개수가 많은 블록 메모리에 대해 우선적으로 공유 예비 메모리를 배치하는 것으로 구성할 수 있다.
그리고, 제어부(70)는 공유 예비 메모리로 모든 불량 셀들이 수리되지 않는 경우 모든 제1 불량에 대해 알고리즘을 수행하였는지 확인하고(S80), 알고리즘을 수행하지 않은 제1 불량이 있는 경우 제1 불량이 광역 예비 메모리 배치 조건을 만족하는지 확인하는 단계로(S20) 리턴한다.
그리고, 제어부(70)는 모든 제1 불량에 대해 상기와 같은 알고리즘을 수행했음에도 모든 불량 셀들이 수리되지 않은 경우 수리 불가능 판정을 출력하도록 제어한다(S100).
한편, 제어부(70)는 불량 정보 수집 결과 다중 블록 메모리 중 불량 셀이 없는 블록 메모리가 있는 경우, 해당 블록 메모리의 공유 예비 메모리를 인접한 다른 블록 메모리의 지역 예비 메모리로 전환하도록 구성할 수 있다.
일례로, 각 블록 메모리들의 불량 셀의 개수를 확인하여 이미 불량이 없는 블록 메모리의 경우 공유 대체 예비 셀을 활용할 필요가 없으므로 해당 공유 대체 예비 셀을 인접한 다른 블록 메모리에 사용한다. 여기서, 가장 불량 셀이 많은 블록 메모리부터 공유 대체 예비 셀을 활용하여 수리를 진행하도록 구성할 수 있다.
그리고, 광역 예비 메모리가 남아 있는 경우 광역 예비 메모리는 다중 블록 메모리에 존재하는 모든 제1 불량을 수리하기 위해 사용하게 된다. 상기와 같은 알고리즘을 통해 불량 셀들의 라인에 모든 예비 메모리들을 배치하여 메모리의 불량을 수리할 수 있다.
이처럼 모든 과정을 진행 후 수리 가능 판정이 내려진 경우 수리 솔루션을 출력하고 그렇지 않은 경우 수리 불가능 판정을 내림으로써 알고리즘 수행을 종료한다.
이와 같이 본 발명에 따르면, 예비 메모리 구조의 순서에 따라 수리를 진행하므로 기존의 전수 조사 방식에 비해 빠르고 합리적인 메모리 수리 효율을 얻을 수 있다. 따라서 본 발명은 다중 블록 메모리에서의 빠른 수리 속도를 통한 테스트 비용을 절감할 수 있으며 기존에 존재하지 않았던 다중 블록 메모리를 효과적으로 수리할 수 있다.
도 3 내지 도 5는 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위한 다중 블록 메모리와 예비 메모리들을 도시한 블록도이다.
도 3의 경우, 다중 블록 메모리(B1,B2,B3,B4)에 2개의 광역 예비 메모리(GS1, GS2), 8개의 지역 예비 메모리(LS1 ~ LS8), 4개의 공유 예비 메모리(CS1 ~ CS4)가 있는 것을 예시하고 있다. 본 실시예에서는 다중 블록 메모리(B1,B2,B3,B4)가 4개 인것으로 예를 들어 설명 하고 있으나, 다중 블록 메모리 개수는 이에 한정 되지 않는다. 다중 블록 메모리(B1,B2,B3,B4) 각각은 복수개의 메모리 셀 로 구성 되어 있으며, 불량이 발생한 메모리 셀은 X 표기를 하였다. 제1블록 메모리(B1)에 제1 불량이 하나 있으며 제2블록 메모리(B2)에 제1블록 메모리(B1)의 제1 불량과 행 주소를 공유하는 제2 불량이 하나 있고, 제3블록 메모리(B3)에 제1블록 메모리(B1)의 제1 불량과 열 주소를 공유하는 제2 불량이 하나 있는 것을 예시한다.
도 3의 제1 블록 메모리(B1)의 제1 불량은 제2 블록 메모리(B2)의 제2 불량의 행 주소를 공유하고, 제3 블록 메모리(B3)의 제2 불량의 열 주소를 공유하므로, 광역 예비 메모리 배치 조건이 만족하는 경우이다. 여기서, 제2 블록 메모리(B2)와 제3 블록 메모리(B3)에 대해 모두 광역 예비 메모리를 배치하여 수리하는 것이 아니라 수리 효율성을 위해 하나의 블록 메모리에 대해 광역 예비 메모리를 배치하여 수리하게 된다. 일례로, 본 실시예는 특정 블록 메모리의 제1 불량의 불량 셀의 행 주소 또는 열 주소와 일치하는 불량 셀이 다수의 블록 메모리들에 있는 경우 다수의 블록 메모리들 중 불량 셀의 개수가 더 많은 하나의 블록 메모리를 우선적으로 선택하여 수리하도록 구성할 수 있다.
도 4에 도시한 바와 같이, 본 발명의 실시예는 제2 블록 메모리(B2)가 제3 블록 메모리(B3)의 불량의 개수보다 더 많기 때문에 제2 블록 메모리(B2)를 선택하여 행 광역 예비 메모리(GS1)를 배치한다. 열 광역 예비 메모리(GS2)는 마지막에 남은 불량의 수리를 위해 남겨지게 된다.
도 5의 경우, 공유 예비 메모리 전환 과정을 예시한다. 제4 블록 메모리(B4)에 불량이 하나도 존재하지 않으므로 제4 블록 메모리(B4)에 사용할 수 있는 2개의 공유 예비 메모리(CS3,CS4)를 각각 제2 블록 메모리(B2)와 제3 블록 메모리(B3)에서 사용할 수 있도록 지역 예비 메모리로 전환한다.
이와 같이 본 발명의 메모리 수리 방법 및 장치는 다양한 예비 메모리 구조를 가지는 다중 블록 메모리에 적용할 수 있으며, 반도체 메모리에 대한 수리 효율성을 향상시킬 수 있다.
본 발명은 수리 가능성이 높은 경우에 대해서만 탐색을 하므로 탐색 경우의 수가 크게 줄고 따라서 수리 시간의 단축으로 인한 메모리 수리 환경에서의 테스트 비용을 절감할 수 있다.
따라서 본 발명은 다중 블록 메모리의 수리에 적합한 방법으로 빠른 수리 속도를 가질 수 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 메모리 수리 장치
10: 광역 수리 모듈
20: 지역 수리 모듈 30: 공유 수리 모듈
40: 불량 변경 모듈 50: 최종 수리 모듈
60: 솔루션 디텍터 70: 제어부
20: 지역 수리 모듈 30: 공유 수리 모듈
40: 불량 변경 모듈 50: 최종 수리 모듈
60: 솔루션 디텍터 70: 제어부
Claims (15)
- 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 수집하는 단계; 및
상기 불량 정보를 기반으로, 미리 설정된 광역 예비 메모리, 지역 예비 메모리 및 공유 예비 메모리 중 적어도 하나를 이용하여 상기 다중 블록 메모리의 불량 셀들을 수리하는 단계;를 포함하고,
상기 다중 블록 메모리의 불량 셀들을 수리하는 단계는,
특정 블록 메모리의 상기 제1 불량의 행 주소 및 열 주소 중 적어도 하나와 일치하는 다른 블록 메모리의 상기 제2 불량이 있는 경우 상기 광역 예비 메모리를 우선적으로 배치하는 단계;
상기 광역 예비 메모리의 배치에 따른 상기 제1 불량 및 상기 제2 불량에 대한 상기 불량 정보를 변경하는 단계; 및
변경된 상기 불량 정보를 기반으로, 상기 지역 예비 메모리 및 상기 공유 예비 메모리 중 적어도 하나를 배치하는 단계;를 포함하는 메모리 수리 방법. - 제 1 항에 있어서, 상기 불량 정보를 수집하는 단계는,
상기 각 블록 메모리 별 불량 셀의 개수를 카운팅하여 수집하고, 상기 블록 메모리들 간의 불량 셀들의 행 주소 및 열 주소 중 적어도 하나의 일치 여부에 따라 상기 제1 불량과 상기 제2 불량으로 분류하여 수집하는 메모리 수리 방법. - 제 1 항에 있어서, 상기 광역 예비 메모리를 배치하는 단계는,
상기 특정 블록 메모리의 상기 제1 불량의 행 주소 및 열 주소 중 적어도 하나와 일치하는 불량 셀이 다수의 블록 메모리들에 있는 경우 상기 다수의 블록 메모리들 중 불량 셀의 개수가 더 많은 블록 메모리를 우선적으로 선택하는 메모리 수리 방법. - 제 1 항에 있어서, 상기 불량 정보를 변경하는 단계는,
상기 특정 블록 메모리의 상기 제1 불량의 행 주소 및 열 주소 중 적어도 하나와 일치하는 또 다른 블록 메모리의 상기 제2 불량이 있는 경우 상기 또 다른 블록 메모리의 상기 제2 불량을 상기 제1 불량으로 변경하는 메모리 수리 방법. - 제 1 항에 있어서,
상기 지역 예비 메모리의 배치는 동일 블록 메모리 내에서 상기 제2 불량을 가지는 상기 제1 불량에 대해 우선적으로 수행하는 메모리 수리 방법. - 제 1 항에 있어서,
상기 공유 예비 메모리의 배치는 불량 셀의 개수가 많은 블록 메모리에 대해 우선적으로 수행하는 메모리 수리 방법. - 제 1 항에 있어서,
상기 불량 정보 수집 결과 불량 셀이 없는 블록 메모리가 있는 경우, 해당 블록 메모리의 상기 공유 예비 메모리를 다른 블록 메모리의 상기 지역 예비 메모리로 전환시키는 단계;를 더 포함하는 메모리 수리 방법. - 제 1 항에 있어서, 상기 불량 정보를 수집하는 단계는,
이전에 입력된 불량 셀과 현재 입력된 불량 셀의 주소를 비교하여, 행 주소 및 열 주소 중 적어도 하나가 일치하지 않으면 해당 불량 셀을 상기 제1 불량으로, 행 주소 및 열 주소 중 적어도 하나가 일치하면 해당 불량 셀을 상기 제2 불량으로 분류하는 메모리 수리 방법. - 다중 블록 메모리의 불량 셀들을 수리하기 위한 광역 예비 메모리정보, 지역 예비 메모리정보 및 공유 예비 메모리정보를 입력 받아 광역 수리 솔루션, 지역 수리 솔루션, 공유 수리 솔루션을 출력하는 광역 수리 모듈, 지역 수리 모듈, 및 공유 수리 모듈을 포함하는 수리 모듈;
상기 광역 수리 솔루션, 상기 지역 수리 솔루션, 및 상기 공유 수리 솔루션 중 적어도 하나를 조합하여 최종 수리 솔루션을 출력하는 최종 수리 모듈;
상기 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 불량 정보를 변경하는 불량 변경 모듈; 및
상기 다중 블록 메모리의 불량 셀들의 제1 불량 및 제2 불량에 대한 상기 불량 정보를 수집하고, 상기 불량 정보를 기반으로 특정 블록 메모리의 상기 제1 불량과 다른 블록 메모리의 상기 제2 불량을 갖는 불량 셀들의 행 주소 및 열 주소 중 적어도 하나가 일치하는 경우 우선적으로 상기 광역 예비 메모리를 배치하도록 상기 광역 수리 모듈을 제어하고, 변경된 상기 불량 정보를 기반으로 상기 지역 예비 메모리 및 상기 공유 예비 메모리 중 적어도 하나를 배치하도록 상기 지역 수리 모듈, 상기 공유 수리 모듈 및 상기 최종 수리 모듈을 제어하는 제어부;를 포함하는 메모리 수리 장치. - 제 9 항에 있어서, 상기 제어부는
상기 특정 블록 메모리의 상기 제1 불량의 행 주소 및 열 주소 중 적어도 하나와 일치하는 불량 셀이 다수의 블록들에 있는 경우 상기 다수의 블록들 중 불량 셀의 개수가 더 많은 블록을 우선적으로 선택하도록 제어하는 메모리 수리 장치. - 제 9 항에 있어서, 상기 제어부는
상기 특정 블록 메모리의 상기 제1 불량이 상기 광역 예비 메모리가 배치되지 않은 또 다른 블록 메모리의 상기 제2 불량을 가지고 있는 경우 상기 또 다른 블록 메모리의 상기 제2 불량을 상기 제1 불량으로 변경하도록 상기 불량 변경 모듈을 제어하는 메모리 수리 장치. - 제 9 항에 있어서, 상기 제어부는
동일 블록 메모리 내에서 상기 제2 불량을 가지는 상기 제1 불량에 대해 우선적으로 상기 지역 예비 메모리를 배치하도록 상기 지역 수리 모듈을 제어하는 메모리 수리 장치. - 제 9 항에 있어서, 상기 제어부는
불량 셀의 개수가 많은 블록 메모리에 대해 우선적으로 상기 공유 예비 메모리를 배치하도록 상기 공유 수리 모듈을 제어하는 메모리 수리 장치. - 제 9 항에 있어서, 상기 제어부는
상기 불량 정보 수집 결과 불량 셀이 없는 블록 메모리가 있는 경우, 해당 블록 메모리의 상기 공유 예비 메모리를 다른 블록 메모리의 상기 지역 예비 메모리로 전환시키는 메모리 수리 장치. - 제 9 항에 있어서,
상기 제어부로부터 분석 결과를 수신하고 상기 다중 블록 메모리의 수리 가능 여부에 따라 수리 가능 솔루션(Repair_solution)을 출력하거나 수리 불가능으로 판정하는 솔루션 디텍터;를 더 포함하는 메모리 수리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160179308A KR20180075218A (ko) | 2016-12-26 | 2016-12-26 | 메모리 수리 방법 및 장치 |
| US15/699,854 US10395749B2 (en) | 2016-12-26 | 2017-09-08 | Method and apparatus for repairing memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160179308A KR20180075218A (ko) | 2016-12-26 | 2016-12-26 | 메모리 수리 방법 및 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180075218A true KR20180075218A (ko) | 2018-07-04 |
Family
ID=62625769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160179308A KR20180075218A (ko) | 2016-12-26 | 2016-12-26 | 메모리 수리 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10395749B2 (ko) |
| KR (1) | KR20180075218A (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180085107A (ko) * | 2017-01-17 | 2018-07-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| US10565341B2 (en) * | 2017-05-15 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Constrained cell placement |
| US10839935B2 (en) * | 2019-02-05 | 2020-11-17 | International Business Machines Corporation | Dynamic redundancy for memory |
| KR20210079650A (ko) * | 2019-12-20 | 2021-06-30 | 에스케이하이닉스 주식회사 | 리페어 분석 회로 및 이를 포함하는 메모리 |
| CN113821364A (zh) * | 2020-06-20 | 2021-12-21 | 华为技术有限公司 | 内存故障的处理方法、装置、设备及存储介质 |
| US11887685B2 (en) | 2020-08-18 | 2024-01-30 | Changxin Memory Technologies, Inc. | Fail Bit repair method and device |
| US11797371B2 (en) | 2020-08-18 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and device for determining fail bit repair scheme |
| EP3985675B1 (en) | 2020-08-18 | 2024-01-31 | Changxin Memory Technologies, Inc. | Method and device for repairing fail bits |
| US11791010B2 (en) | 2020-08-18 | 2023-10-17 | Changxin Memory Technologies, Inc. | Method and device for fail bit repairing |
| US11984179B2 (en) | 2021-03-26 | 2024-05-14 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, and medium |
| CN112885398B (zh) * | 2021-03-26 | 2022-05-24 | 长鑫存储技术有限公司 | 备用电路分派方法、装置、设备及介质 |
| US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
| US11791012B2 (en) | 2021-03-31 | 2023-10-17 | Changxin Memory Technologies, Inc. | Standby circuit dispatch method, apparatus, device and medium |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101269557B1 (ko) | 2011-05-20 | 2013-06-04 | 연세대학교 산학협력단 | 반도체 메모리 수리 장치 및 수리 방법 |
| KR101521258B1 (ko) | 2013-09-10 | 2015-05-21 | 연세대학교 산학협력단 | 메모리 수리 방법 및 메모리 수리 장치 |
| KR101600280B1 (ko) | 2014-05-28 | 2016-03-21 | 주식회사 피델릭스 | 사용중에 발생되는 결함을 효율적으로 리페어할 수 있는 플래시 메모리 장치 및 그의 리페어 방법 |
-
2016
- 2016-12-26 KR KR1020160179308A patent/KR20180075218A/ko not_active Application Discontinuation
-
2017
- 2017-09-08 US US15/699,854 patent/US10395749B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10395749B2 (en) | 2019-08-27 |
| US20180182467A1 (en) | 2018-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180075218A (ko) | 메모리 수리 방법 및 장치 | |
| CN106205730B (zh) | 智能自修复器件和方法 | |
| US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| US8086916B2 (en) | System and method for running test and redundancy analysis in parallel | |
| US20120257467A1 (en) | Memory repair analysis apparatus, memory repair analysis method, and test apparatus | |
| US11386973B2 (en) | Method and apparatus for built in redundancy analysis with dynamic fault reconfiguration | |
| US7443756B2 (en) | Memory device having redundancy fuse blocks arranged for testing | |
| US6119049A (en) | Memory module assembly using partially defective chips | |
| US6762965B2 (en) | Method for integrating imperfect semiconductor memory devices in data processing apparatus | |
| KR20150029839A (ko) | 메모리 수리 방법 및 메모리 수리 장치 | |
| Pourmeidani et al. | Hierarchical defect tolerance technique for NRAM repairing with range matching CAM | |
| CN114550791A (zh) | 备用电路修补位置确定方法及装置、集成电路修补方法 | |
| KR101269557B1 (ko) | 반도체 메모리 수리 장치 및 수리 방법 | |
| KR20020079901A (ko) | 반도체 결함의 효율적 분석 방법 | |
| KR102013185B1 (ko) | 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법 | |
| CN114078564B (zh) | 失效位元的修补方法及装置 | |
| US9557379B2 (en) | Semiconductor integrated circuit | |
| CN115346589A (zh) | 存储器芯片测试的失效比特图制作方法、装置及电子设备 | |
| CN113380314A (zh) | 存储器修复测试方法及系统 | |
| KR101836748B1 (ko) | 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법 | |
| US6906969B2 (en) | Hybrid fuses for redundancy | |
| US20230317198A1 (en) | Dynamic fault clustering method and apparatus | |
| US20230298686A1 (en) | Redundancy managing method and apparatus for semiconductor memories | |
| KR101074456B1 (ko) | 초기 종결 조건들에 따른 메모리 테스트 방법 및 시스템 | |
| Pourmeidani et al. | A Range Matching CAM for Hierarchical Defect Tolerance Technique in NRAM Structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |