KR102450478B1 - 전자소자 - Google Patents

전자소자 Download PDF

Info

Publication number
KR102450478B1
KR102450478B1 KR1020200115947A KR20200115947A KR102450478B1 KR 102450478 B1 KR102450478 B1 KR 102450478B1 KR 1020200115947 A KR1020200115947 A KR 1020200115947A KR 20200115947 A KR20200115947 A KR 20200115947A KR 102450478 B1 KR102450478 B1 KR 102450478B1
Authority
KR
South Korea
Prior art keywords
carrier control
control layer
layer
active layer
fin active
Prior art date
Application number
KR1020200115947A
Other languages
English (en)
Other versions
KR20220033727A (ko
Inventor
장지원
김정현
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200115947A priority Critical patent/KR102450478B1/ko
Publication of KR20220033727A publication Critical patent/KR20220033727A/ko
Application granted granted Critical
Publication of KR102450478B1 publication Critical patent/KR102450478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전기적 특성이 향상되면서도 소형화가 가능한 전자소자를 위하여, 기판과, 상기 기판 상에 위치하며 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층과, 상기 핀 활성층의 양 측면들과 상면을 덮는 절연층과, 상기 핀 활성층의 제1측면의 제1-1부분과 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분에 대응하도록 상기 절연층 상에 위치하며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는 게이트전극을 구비하는, 전자소자를 제공한다.

Description

전자소자{Electronic device}
본 발명의 실시예들은 전자소자에 관한 것으로서, 더 상세하게는 전기적 특성이 향상되면서도 소형화가 가능한 전자소자에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자제품에 대한 개발 시도가 활발해지고 있고, 또한 이러한 전자제품은 갈수록 소형화되고 있고 고성능화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다. 이와 같은 전자제품은 예컨대 컴퓨터나 스마트폰 뿐만 아니라, IoT를 위한 가정용 센서 또는 인체 공학용 바이오 전자제품 등 다양한 분야의 제품을 포함한다. 이러한 전자제품은 TFT 등과 같은 전자소자를 포함하는데, 전자제품의 소형화와 고성능화를 위해서는 이러한 전자소자의 소형화 및 고성능화가 요구된다.
그러나 이러한 종래의 전자소자의 경우 그 성능에 한계가 있거나, 성능을 높이기 위해서는 전자소자의 크기가 커진다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전기적 특성이 향상되면서도 소형화가 가능한 전자소자를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판과, 상기 기판 상에 위치하며 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층과, 상기 핀 활성층의 양 측면들과 상면을 덮는 절연층과, 상기 핀 활성층의 제1측면의 제1-1부분과 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분에 대응하도록 상기 절연층 상에 위치하며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는 게이트전극을 구비하는, 전자소자가 제공된다.
상기 핀 활성층의 양 측면들은, 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출될 수 있다.
상기 제1-1부분으로부터 이격된 상기 절연층의 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 절연층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.
본 발명의 다른 일 관점에 따르면, 기판과, 상기 기판 상에 위치하며 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층과, 상기 핀 활성층의 제1측면의 제1-1부분과 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분 상에 위치하며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 핀 활성층의 양 측면들과 상면을 덮는 절연층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는 게이트전극을 구비하는, 전자소자가 제공된다.
상기 절연층은 상기 제1캐리어 제어층과 컨택할 수 있다.
상기 핀 활성층의 양 측면들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출될 수 있다.
상기 제1-1부분으로부터 이격된 상기 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 핀 활성층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.
상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택할 수 있다.
본 발명의 또 다른 일 관점에 따르면, 일 방향으로 연장된 로드(rod) 형상의 활성층과, 상기 활성층을 감싸는 절연층과, 상기 활성층의 제1부분에 대응하도록 상기 절연층을 감싸며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극을 구비하는, 전자소자가 제공된다.
상기 활성층의 제1단부와 상기 제1단부의 반대쪽의 제2단부는 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출될 수 있다.
상기 활성층의 제1부분으로부터 이격된 제2부분에 대응하도록 상기 절연층을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.
본 발명의 또 다른 일 관점에 따르면, 일 방향으로 연장된 로드(rod) 형상의 활성층과, 상기 활성층의 제1부분을 감싸며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 활성층을 감싸는 절연층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극을 구비하는, 전자소자가 제공된다.
상기 활성층은 상기 제1캐리어 제어층과 컨택할 수 있다.
상기 활성층의 양 단부들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출될 수 있다.
상기 활성층의 제1부분으로부터 이격된 제2부분을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.
상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택할 수 있다.
상기 제1캐리어 제어층은 자발 분극성 물질을 포함할 수 있다.
상기 제1캐리어 제어층은 강유전체 물질을 포함할 수 있다.
상기 제1캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출될 수 있다.
상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 자발 분극성 물질을 포함할 수 있다.
상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 강유전체 물질을 포함할 수 있다.
상기 제1캐리어 제어층의 일부와 상기 제2캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전기적 특성이 향상되면서도 소형화가 가능한 전자소자를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 II-II 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 1의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 1의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5 및 6은 도 1의 전자소자의 동작을 설명하기 위한 개념도들이다.
도 7은 본 발명의 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 8는 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 9은 도 7의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 10은 도 7의 X-X 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 14는 도 13의 XIV-XIV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 17은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 전자소자의 제어방법을 설명하기 위한 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 2는 도 1의 II-II 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 3은 도 1의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 4는 도 1의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도면에 도시된 것과 같이, 본 실시예에 따른 전자소자는 기판(100), 핀(Fin) 활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)을 구비한다.
기판(100)은 다양한 형상을 가질 수 있는데, 예컨대 도시된 것과 같이 플레이트 형상을 가질 수 있다. 이러한 기판(100)은 다양한 재질로 형성될 수 있다. 예컨대 기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있다. 또한 기판(100)은 SOI(silicon on insulator) 기판일 수도 있다.
핀 활성층(110)은 기판(100) 상에 위치한다. 핀 활성층(110)은 yz 평면과 평행한 양 측면들을 갖는 담장(wall) 형상을 갖는다. 즉, 핀 활성층(110)은 기판(100)으로부터 +z 방향으로 돌출된 형상을 가질 수 있다. 이러한 핀 활성층(110)은 제1방향(+y 방향)으로 길게 연장된 형상을 가질 수 있다. 이에 따라 핀 활성층(110)은 제1방향(+y 방향)으로의 장변과 이에 수직인 제2방향(+x 방향)으로의 단변을 가질 수 있다. 그리고 핀 활성층(110)은 도 1에 도시된 것과 같이 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 예컨대 핀 활성층(110)은 Si 또는 SiGe 등을 포함할 수 있다. 물론 경우에 따라서는 핀 활성층(110)은 비정질 실리콘이나 다결정 실리콘, 유기 반도체 물질 또는 산화물 반도체 물질을 포함할 수도 있다.
물론 본 발명은 이에 한정되지 않는다. 핀 활성층(110)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
또는, 핀 활성층(110)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 포함할 수 있다. 그리고 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 포함할 수 있다. 예컨대 핀 활성층(110)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2 또는 ReSe2 등을 포함할 수 있다. 또는, 핀 활성층(110)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3 또는 InSnS2 등을 포함할 수 있다.
필요에 따라 핀 활성층(110)은 n형 또는 p형 도펀트로 도핑될 수 있는데, 예컨대 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 핀 활성층(110)이 도핑될 수 있다.
절연층(122)은 핀 활성층(110)의 양 측면들과 (+z 방향의) 상면을 덮는다. 이 절연층(122)은 실리콘 산화막, 실리콘 질화막 및/또는 실리콘 산질화막을 포함할 수 있다.
제1캐리어 제어층(131)은 절연층(122) 상에 위치한다. 구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 절연층(122) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.
이러한 제1캐리어 제어층(131)은 인가된 전기장에 의해 분극 방향이 변할 수 있다. 이를 위해, 제1캐리어 제어층(131)은 다양한 자발 분극성 재료를 포함할 수 있다. 예컨대 제1캐리어 제어층(131)은 강유전성 재료를 포함할 수 있다. 즉, 제1캐리어 제어층(131)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 제1캐리어 제어층(131)은 페로브스카이트 계열 물질을 포함할 수 있는데, 예컨대 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
다른 예로서 제1캐리어 제어층(131)은 ABX3의 화학식을 갖는 물질을 포함할 수 있는데, 여기서 A는 CnH2n+1의 알킬기이거나, 페로브스카이트 태양전지 구조 형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 제1캐리어 제어층(131)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
제1캐리어 제어층(131)은 기타 다양한 강유전성 재료를 포함할 수 있는데, 이에 대한 추가적인 예시의 설명은 생략한다. 또한 제1캐리어 제어층(131)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
이와 같은 제1캐리어 제어층(131)은 자발 분극성을 갖고, 인가된 전기장에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 제1캐리어 제어층(131)은 인가된 전기장이 제거되어도 분극 상태를 유지할 수 있다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮도록 절연층(122)의 양 측면들과 상면을 덮는다. 도 1 등에는 제1캐리어 제어층(131)의 일부가 게이트전극(140) 외측으로 노출되는 것으로 도시하고 있다. 게이트전극(140)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예컨대 게이트전극(140)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐, 구리, 이들의 합금 또는 질화물을 포함할 수 있다.
게이트전극(140)은 소정의 전압이 인가될 시 핀 활성층(110) 내에 채널이 형성되도록 하여 핀 활성층(110)을 통해 전기적 흐름이 형성되도록 할 수 있다. 즉, 게이트전극(140)에 소정의 전압이 인가됨에 따라 전자소자는 온(on) 또는 오프(off) 상태가 될 수 있다. 게이트전극(140)은 또한 사전설정된 전압이 인가될 시 제1캐리어 제어층(131)의 분극 방향을 변화시킬 수 있다.
한편, 도 1, 도 3 및 도 4에는 기판(100) 상에 추가절연층(121)이 위치하는 것으로 도시하고 있다. 이 추가절연층(121)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드를 포함할 수 있다. 추가절연층(121)은 예컨대 절연층(122)과 일체(一體)일 수도 있다. 하지만 본 실시예에 따른 전자소자가 이 추가절연층(121)을 반드시 구비해야만 하는 것은 아니다. 게이트전극(140)에 전압이 인가되어 핀 활성층(110)에 채널이 형성되더라도, 이 채널은 절연층(122)에 의해 게이트전극(140)으로부터 절연되기 때문이다.
이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 게이트전극(114)의 제어에 따라 분극 방향이 변할 수 있고, 제1캐리어 제어층(131)의 분극 방향의 변화에 따라 이와 인접한 핀 활성층(110)에서의 캐리어 특성이 변화될 수 있다. 즉, 핀 활성층(110)에서의 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다. 이를 통하여 본 실시예에 따른 전자소자가 n-type 전자소자로 기능하도록 하거나 p-type 전자소자로 기능하도록 선택할 수 있다.
도 5 및 6은 도 1의 전자소자의 동작을 설명하기 위한 개념도들이다.
도 5에서는 게이트전극(140)에 사전설정된 전압 V1을 인가하여 제1캐리어 제어층(131)이 제1분극방향(P1)을 갖도록 분극이 형성된 것으로 도시하고 있다. 제1캐리어 제어층(131)의 분극 방향에 따라 제1캐리어 제어층(131)의 전기적 특성에 의하여 이와 인접한 핀 활성층(110)의 캐리어 특성이 제어된다.
먼저, 제1캐리어 제어층(131)에 인가되는 전압 변화에 따른 제1캐리어 제어층(131)의 특성 변화에 대해 도 18을 참조하여 설명한다. 도 18에 도시된 것과 같이, 제1캐리어 제어층(131)은 Vc보다 큰 전압이 인가될 시 제1특정방향(+방향)으로의 분극이 내부에 생성된다. 그리고 이 상태에서는 -Vc와 Vc 사이의 전압이 인가되더라도 그 분극 상태가 변하지 않는다. 하지만 만일 제1캐리어 제어층(131)에 -Vc보다 낮은 전압이 인가되면, 제2특정방향(-방향)으로의 분극이 내부에 생성된다. 그리고 이 상태에서는 -Vc와 Vc 사이의 전압이 인가되더라도 그 분극 상태가 변하지 않는다. 즉, Vc 이상의 전압이나 -Vc 이하의 전압이 제1캐리어 제어층(131)에 인가되면 제1캐리어 제어층(131) 내부의 분극 상태가 변하지만, 일단 분극 상태가 발생하면 제1캐리어 제어층(131)에 -Vc와 Vc 사이의 전압이 인가될 시 그 분극 상태가 변하지 않는다.
도 5에 도시된 것과 같은 경우, 게이트전극(140)에 전압이 인가되어 제1캐리어 제어층(131)에 Vc보다 큰 전압이 인가됨에 따라, 게이트전극(140)에서 핀 활성층(110) 방향으로의 제1분극방향(P1)을 갖도록 제1캐리어 제어층(131) 내에 분극이 형성된 것으로 도시하고 있다. 이러한 분극은 게이트전극(140)에 전압이 인가되지 않더라도 사라지지 않고 유지된다. 이 경우, 핀 활성층(110)에 n-type 도펀트가 주입된 것과 같은 효과로서 전자 캐리어 특성이 우세한 특성을 가질 수 있다. 도 5에서는 이러한 경우의 핀 활성층(110)의 채널영역(112) 및 이와 인접한 드레인 영역(113) 간의 변화된 에너지 밴드 다이어그램을 보여주고 있다.
이와 같은 상태에서, 게이트전극(140)에 -Vc와 Vc 사이의 전압이 인가될 시, 제1캐리어 제어층(131) 내의 분극 상태는 변하지 않는다. 따라서 게이트전극(140)에 -Vc와 Vc 사이의 전압을 인가하여 전자소자를 온(on) 상태 또는 오프(off) 상태로 만들 수 있다. 즉, 전자소자는 n-type 스위칭 소자로 이용될 수 있다.
도 6에서는 도시된 것과 같은 경우, 게이트전극(140)에 전압이 인가되어 제1캐리어 제어층(131)에 -Vc보다 큰 전압이 인가됨에 따라, 핀 활성층(110)에서 게이트전극(140) 방향으로의 제2분극방향(P2)을 갖도록 제1캐리어 제어층(131) 내에 분극이 형성된 것으로 도시하고 있다. 즉, 제2분극방향(P2)은 제1분극방향(P1)의 반대 방향이다. 이러한 분극은 게이트전극(140)에 전압이 인가되지 않더라도 사라지지 않고 유지된다. 이 경우, 핀 활성층(110)에 p-type 도펀트가 주입된 것과 같은 효과로서 정공 캐리어 특성이 우세한 특성을 가질 수 있다. 도 6에서는 이러한 경우의 핀 활성층(110)의 채널영역(112) 및 이와 인접한 드레인 영역(113) 간의 변화된 에너지 밴드 다이어그램을 보여주고 있다.
이와 같은 상태에서, 게이트전극(140)에 -Vc와 Vc 사이의 전압이 인가될 시, 제1캐리어 제어층(131) 내의 분극 상태는 변하지 않는다. 따라서 게이트전극(140)에 -Vc와 Vc 사이의 전압을 인가하여 전자소자를 온(on) 상태 또는 오프(off) 상태로 만들 수 있다. 즉, 전자소자는 p-type 스위칭 소자로 이용될 수 있다.
이처럼, 본 실시예에 따른 전자소자는 제1캐리어 제어층(131)을 포함하고 이 제1캐리어 제어층(131)의 전기적 특성, 즉 내부의 전기적 쌍극자의 방향을 게이트전극(140)에 따라 조절할 수 있다. 제1캐리어 제어층(131) 내의 전기적 쌍극자 방향에 따라 이와 인접한 핀 활성층(110)은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 핀 활성층(110)의 캐리어 타입을 용이하게 선택적으로 변화시킬 수 있다. 즉, 전술한 것과 같이 핀 활성층(110)의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택할 수 있다. 물론 핀 활성층(110) 내의 캐리어 타입은 필요에 따라 게이트전극(140)에 인가되는 전압을 조절하언제든지 변경할 수 있다. 이를 통하여 n-type 동작 및 p-type 동작의 전환을 용이하게 선택할 수 있는 전자소자를 구현할 수 있다.
즉, 본 실시예에 따른 전자소자는 게이트전극(140)을 통하여 핀 활성층(110) 내에 형성된 채널을 통한 전기적 흐름을 제어할 수 있을 뿐만 아니라, 게이트전극(140)을 통해 제1캐리어 제어층(131) 내의 분극 방향을 제어하여 재구성이 가능한(Reconfigurable) 전자 소자, 예컨대 n 타입 또는 P 타입의 트랜지스터로서 용이하게 사용될 수 있다. 이처럼 추가적인 제어전극 없이 게이트전극(140)만으로 전자소자의 타입을 변경할 수도 있고 채널을 통한 전기적 흐름도 제어할 수 있으므로, 성능이 우수하면서도 소형화된 전자소자를 구현할 수 있다.
한편, 도 1 및 도 2에 도시된 것과 같이, 핀 활성층(110)의 (+x 방향의) 제1측면과 (-x 방향의) 제2측면은, 절연층(122)의 제1방향(+y 방향의)의 제1측과 제1측의 반대측인 제2방향(-y 방향)의 제2측 각각의 외측으로 노출되어 있다. 이에 따라 핀 활성층(110)의 제1영역(111)과 제3영역(113)은 채널형성영역인 제2영역(112) 양측의 소스영역과 드레인영역일 수 있다. 그리고 제1영역(111)과 제3영역(113) 각각에는 전기적 배선들이 연결될 수 있는데, 그 배선들은 소스전극과 드레인전극으로 간주될 수도 있다. 물론 제1영역(111)과 제3영역(113)이 소스영역과 드레인영역일 수도 있고, 반대로 드레인영역과 소스영역일 수도 있다.
도 7은 본 발명의 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 8는 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 9은 도 7의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 10은 도 7의 X-X 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 실시예에 따른 전자소자가 도 1 내지 도 4를 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)이 핀 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 핀 활성층(110) 상에 위치한다. 구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.
절연층(122)은 핀 활성층(110)의 (+x 방향의) 제1측면과 핀 활성층(110)의 (-x 방향의) 제2측면 및 핀 활성층(110)의 (+z 방향의) 상면을 덮는다. 이때 절연층(122)은 제1캐리어 제어층(131)을 덮지는 않고, 제1캐리어 제어층(131)과 컨택하기만 한다. 기판(100) 상에는 필요에 따라 추가절연층(121)이 위치할 수 있으며, 이 경우 추가절연층(121)은 절연층(122)과 일체일 수 있다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮으면서 절연층(122)의 양 측면들과 상면을 덮는다. 제1캐리어 제어층(131)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131)과 절연층(122)은 핀 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.
핀 활성층(110)의 양 측면들은, 절연층(122)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출되고, 또한 제1캐리어 제어층(131)의 절연층(122) 방향의 반대측의 외측으로 노출된다.
이러한 본 실시예에 따른 전자소자는, 도 1 내지 도 4를 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 핀 활성층(110)이 컨택하고 있기에, 제1캐리어 제어층(131)의 분극에 의한 핀 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 1 내지 도 4를 참조하여 전술한 전자소자와 상이한 점은, 제2캐리어 제어층(132)을 더 구비한다는 점이다.
제2캐리어 제어층(132)도 제1캐리어 제어층(131)과 마찬가지로 절연층(122) 상에 위치한다. 구체적으로 제2캐리어 제어층(132)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분으로서 제1-1부분으로부터 이격된 제2-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분으로서 제1-2부분으로부터 이격된 제2-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분으로서 제1-3부분으로부터 이격된 제2-3에 대응하도록, 절연층(122) 상에 위치한다. 핀 활성층(110)의 제2-2부분은 핀 활성층(110)의 제2-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제2-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 부분인 제2-2부분은 중첩한다. 이에 따라 제2캐리어 제어층(132)도 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다. 그리고 이러한 제2캐리어 제어층(132)은 제1캐리어 제어층(131)으로부터 이격된다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와, 제2캐리어 제어층(132)의 적어도 일부와, 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에서 절연층(122)을 덮는다. 제1캐리어 제어층(131)의 일부와 제2캐리어 제어층(132)의 일부는 도 7 등에 도시된 것과 같이 게이트전극(140) 외측으로 노출될 수 있다.
제2캐리어 제어층(132)은 제1캐리어 제어층(131)과 동일한 물질을 포함할 수 있다. 즉, 제1캐리어 제어층(131)에 대해 도 1 등을 참조하여 전술한 내용은, 제2캐리어 제어층(132)에도 그대로 적용될 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 자발 분극성 물질을 포함할 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 강유전체 물질을 포함할 수 있다.
이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 구비하기에, 핀 활성층(110)에서의 캐리어 타입 유도를 더욱 원활하게 할 수 있다.
도 12는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 11을 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 핀 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 핀 활성층(110) 상에 위치한다.
구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.
그리고 제2캐리어 제어층(132)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분으로서 제1-1부분으로부터 이격된 제2-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분으로서 제1-2부분으로부터 이격된 제2-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분으로서 제1-3부분으로부터 이격된 제2-3에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제2-2부분은 핀 활성층(110)의 제2-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분인 제2-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제2-2부분은 중첩한다. 이에 따라 제2캐리어 제어층(132)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다. 그리고 이러한 제2캐리어 제어층(132)은 제1캐리어 제어층(131)으로부터 이격된다.
절연층(122)은 핀 활성층(110)의 (+x 방향의) 제1측면과 핀 활성층(110)의 (-x 방향의) 제2측면 및 핀 활성층(110)의 (+z 방향의) 상면을 덮는다. 이때 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 덮지는 않고, 제1캐리어 제어층(131) 및 제2캐리어 제어층(132)과 컨택하기만 한다. 예컨대 도 12에 도시된 것과 같이 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에 위치할 수 있다. 기판(100) 상에는 필요에 따라 추가절연층(121)이 위치할 수 있으며, 이 경우 추가절연층(121)은 절연층(122)과 일체일 수 있다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와 제2캐리어 제어층(132)의 적어도 일부를 덮으면서 절연층(122)의 양 측면들과 상면을 덮는다. 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131), 제2캐리어 제어층(132) 및 절연층(122)은 핀 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.
핀 활성층(110)의 양 측면들은, 제1캐리어 제어층(131)의 제2캐리어 제어층(132) 방향의 반대측의 외측으로 노출되고, 또한 제2캐리어 제어층(132)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출된다.
이러한 본 실시예에 따른 전자소자는, 도 11을 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 핀 활성층(110)과 컨택하고 있기에, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)의 분극에 의한 핀 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.
도 13은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 14는 도 13의 XIV-XIV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 실시예에 따른 전자소자 역시 전술한 실시예들에 따른 전자소자와 마찬가지로, 활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)을 갖는다. 다만 본 실시예에 따른 전자소자가 갖는 활성층(110)은 일 방향(y축 방향)으로 연장된 로드(rod) 형상을 갖는다. 그리고 절연층(122)은 이러한 로드 형상의 활성층(110)을 활성층(110)의 중심축을 중심으로 일주(一周)하도록 감싼다. 제1캐리어 제어층(131)은 활성층(110)의 제1부분에 대응하도록, 활성층(110)의 중심축을 중심으로 일주(一周)하도록 절연층(122)을 감싼다. 게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮도록, 활성층(110)의 중심축을 중심으로 일주(一周)하도록 절연층(122)을 감싼다.
활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)은 전술한 실시예들에 따른 전자소자가 구비하는 대응하는 구성요소들과 동일한 특성을 가질 수 있다. 이에 대한 설명은 편의상 생략한다. 이러한 본 실시예에 따른 전자소자는 로드 형상의 활성층(110)의 중심축을 중심으로 대략 회전대칭인 구조를 가질 수 있다.
본 실시예에 따른 전자소자는 게이트전극(140)을 통하여 로드 형상의 활성층(110) 내에 형성된 채널을 통한 전기적 흐름을 제어할 수 있을 뿐만 아니라, 게이트전극(140)을 통해 제1캐리어 제어층(131) 내의 분극 방향을 제어하여 재구성이 가능한(Reconfigurable) 전자 소자, 예컨대 n 타입 또는 P 타입의 트랜지스터로서 용이하게 사용될 수 있다. 이처럼 추가적인 제어전극 없이 게이트전극(140)만으로 전자소자의 타입을 변경할 수도 있고 채널을 통한 전기적 흐름도 제어할 수 있으므로, 성능이 우수하면서도 소형화된 전자소자를 구현할 수 있다.
로드 형상의 활성층(110)의 (+y 방향과 -y 방향의) 양 단부들은, 절연층(122)의 (+y 방향의) 제1측과 절연층(122)의 (-y 방향의) 제2측 각각의 외측으로 노출될 수 있다. 이러한 활성층(110)의 절연층(122) 외측으로 노출된 부분들에는 배선들이 연결될 수 있는데, 이러한 배선들은 소스전극 또는 드레인전극으로 이해될 수도 있다.
도 15는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 13 및 도 14를 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)이 로드 형상의 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 로드 형상의 활성층(110)과 컨택하도록 활성층(110)을 일주하며 활성층(110) 상에 위치한다.
절연층(122)은 활성층(110)을 감싼다. 이때 절연층(122)은 제1캐리어 제어층(131)을 덮지는 않고, 제1캐리어 제어층(131)과 컨택하기만 한다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮으면서 절연층(122)을 일주하도록 감싼다. 제1캐리어 제어층(131)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131)과 절연층(122)은 로드 형상의 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.
로드 형상의 활성층(110)의 (+y 방향과 -y 방향의) 양 단부들은, 절연층(122)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출되고, 또한 제1캐리어 제어층(131)의 절연층(122) 방향의 반대측의 외측으로 노출된다. 이러한 활성층(110)의 노출된 부분들에는 배선들이 연결될 수 있는데, 이러한 배선들은 소스전극 또는 드레인전극으로 이해될 수도 있다.
이러한 본 실시예에 따른 전자소자는, 도 13 및 도 14를 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 로드 형상의 활성층(110)이 컨택하고 있기에, 제1캐리어 제어층(131)의 분극에 의한 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.
도 16은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 13 및 도 14를 참조하여 전술한 전자소자와 상이한 점은, 제2캐리어 제어층(132)을 더 구비한다는 점이다.
제2캐리어 제어층(132)도 제1캐리어 제어층(131)과 마찬가지로 절연층(122)을 감싸도록 일주한다. 구체적으로 제2캐리어 제어층(132)은, 활성층(110)의 제1부분으로부터 이격된 제2부분에 대응하도록 절연층(122)을 감싼다. 이에 따라 제2캐리어 제어층(132)은 제1캐리어 제어층(131)으로부터 이격된다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와, 제2캐리어 제어층(132)의 적어도 일부를 덮으며, 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에서 절연층(122)을 감싼다. 제1캐리어 제어층(131)의 일부와 제2캐리어 제어층(132)의 일부는 도 16 등에 도시된 것과 같이 게이트전극(140) 외측으로 노출될 수 있다.
제2캐리어 제어층(132)은 제1캐리어 제어층(131)과 동일한 물질을 포함할 수 있다. 즉, 제1캐리어 제어층(131)에 대해 전술한 내용은, 제2캐리어 제어층(132)에도 그대로 적용될 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 자발 분극성 물질을 포함할 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 강유전체 물질을 포함할 수 있다.
이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 구비하기에, 로드 형상의 활성층(110)에서의 캐리어 타입 유도를 더욱 원활하게 할 수 있다.
도 17은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 16을 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 로드 형상의 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 로드 형상의 활성층(110)과 컨택하면서 이를 감싸도록 일주한다. 이때 제2캐리어 제어층(132)은 제1캐리어 제어층(131)으로부터 이격된다.
절연층(122)은 로드 형상의 활성층(110)을 감싸도록 일주한다. 이때 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 덮지는 않고, 제1캐리어 제어층(131) 및 제2캐리어 제어층(132)과 컨택하기만 한다. 예컨대 도 17에 도시된 것과 같이 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에 위치할 수 있다.
게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와 제2캐리어 제어층(132)의 적어도 일부를 덮으면서 절연층(122)을 감싸도록 일주한다. 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131), 제2캐리어 제어층(132) 및 절연층(122)은 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.
로드 형상의 활성층(110)의 양 단부들은, 제1캐리어 제어층(131)의 제2캐리어 제어층(132) 방향의 반대측의 외측으로 노출되고, 또한 제2캐리어 제어층(132)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출된다.
이러한 본 실시예에 따른 전자소자는, 도 16을 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 활성층(110)과 컨택하고 있기에, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)의 분극에 의한 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 110: 활성층
111: 제1영역 112: 채널영역
113: 제3영역 114: 게이트전극
121: 추가절연층 122: 절연층
131: 제1캐리어 제어층 132: 제2캐리어 제어층
140: 게이트전극

Claims (22)

  1. 기판;
    상기 기판 상에 위치하며, 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층;
    상기 핀 활성층의 양 측면들과 상면을 덮는 절연층;
    상기 핀 활성층의 제1측면의 제1-1부분과, 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과, 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분에 대응하도록, 상기 절연층 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
    상기 제1-1부분으로부터 이격된 상기 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 핀 활성층의 상면의 제2-3부분에 대응하도록, 상기 제1캐리어 제어층으로부터 이격되어 상기 절연층 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층; 및
    상기 제1캐리어 제어층의 적어도 일부와 상기 제2캐리어 제어층의 적어도 일부를 덮고, 상기 제1캐리어 제어층과 상기 제2캐리어 제어층 사이에서 상기 절연층의 양 측면들과 상면을 덮는, 게이트전극;
    을 구비하는, 전자소자.
  2. 제1항에 있어서,
    상기 핀 활성층의 양 측면들은, 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출된, 전자소자.
  3. 삭제
  4. 기판;
    상기 기판 상에 위치하며, 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층;
    상기 핀 활성층의 제1측면의 제1-1부분과, 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과, 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
    상기 제1-1부분으로부터 이격된 상기 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 핀 활성층의 상면의 제2-3부분 상에 위치하여, 상기 제1캐리어 제어층으로부터 이격되고, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층;
    상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하여 상기 핀 활성층의 양 측면들과 상면을 덮고, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 절연층; 및
    상기 제1캐리어 제어층의 적어도 일부와, 상기 제2캐리어 제어층의 적어도 일부와, 상기 절연층의 양 측면들과 상면을 덮는, 게이트전극;
    을 구비하는, 전자소자.
  5. 제4항에 있어서,
    상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 전자소자.
  6. 제4항에 있어서,
    상기 핀 활성층의 양 측면들은, 상기 제2캐리어 제어층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 제2캐리어 제어층 방향의 반대측의 외측으로 노출된, 전자소자.
  7. 삭제
  8. 삭제
  9. 일 방향으로 연장된 로드(rod) 형상의 활성층;
    상기 활성층을 감싸는 절연층;
    상기 활성층의 제1부분에 대응하도록 상기 절연층을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
    상기 활성층의 제1부분으로부터 이격된 제2부분에 대응하도록 상기 제1캐리어 제어층으로부터 이격되어 상기 절연층을 감싸고, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층; 및
    상기 제1캐리어 제어층의 적어도 일부와 상기 제2캐리어 제어층의 적어도 일부를 덮도록, 상기 제1캐리어 제어층과 상기 제2캐리어 제어층 사이에서 상기 절연층을 감싸는, 게이트전극;
    을 구비하는, 전자소자.
  10. 제9항에 있어서,
    상기 활성층의 제1단부와 상기 제1단부의 반대쪽의 제2단부는 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출된, 전자소자.
  11. 삭제
  12. 일 방향으로 연장된 로드(rod) 형상의 활성층;
    상기 활성층의 제1부분을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
    상기 활성층의 제1부분으로부터 이격된 제2부분을 감싸 상기 제1캐리어 제어층으로부터 이격되고, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층;
    상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하여 상기 활성층을 감싸, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 절연층; 및
    상기 제1캐리어 제어층의 적어도 일부와 상기 제2캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극;
    을 구비하는, 전자소자.
  13. 제12항에 있어서,
    상기 활성층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 전자소자.
  14. 제12항에 있어서,
    상기 활성층의 양 단부들은, 상기 제2캐리어 제어층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 제2캐리어 제어층 방향의 반대측의 외측으로 노출된, 전자소자.
  15. 삭제
  16. 삭제
  17. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층은 자발 분극성 물질을 포함하는, 전자소자.
  18. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층은 강유전체 물질을 포함하는, 전자소자.
  19. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출된, 전자소자.
  20. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 자발 분극성 물질을 포함하는, 전자소자.
  21. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 강유전체 물질을 포함하는, 전자소자.
  22. 제1항, 제2항, 제4항 내지 제6항, 제9항, 제10항, 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1캐리어 제어층의 일부와 상기 제2캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출된, 전자소자.
KR1020200115947A 2020-09-10 2020-09-10 전자소자 KR102450478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200115947A KR102450478B1 (ko) 2020-09-10 2020-09-10 전자소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200115947A KR102450478B1 (ko) 2020-09-10 2020-09-10 전자소자

Publications (2)

Publication Number Publication Date
KR20220033727A KR20220033727A (ko) 2022-03-17
KR102450478B1 true KR102450478B1 (ko) 2022-10-05

Family

ID=80936428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200115947A KR102450478B1 (ko) 2020-09-10 2020-09-10 전자소자

Country Status (1)

Country Link
KR (1) KR102450478B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126036A (ko) * 2012-05-10 2013-11-20 삼성전자주식회사 트랜지스터를 구비한 반도체 소자
KR102336033B1 (ko) * 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치

Also Published As

Publication number Publication date
KR20220033727A (ko) 2022-03-17

Similar Documents

Publication Publication Date Title
US11342414B2 (en) Semiconductor device including metal-2 dimensional material-semiconductor contact
CN110785855B (zh) 横向鳍式静电感应晶体管
US9269775B2 (en) Tunneling devices and methods of manufacturing the same
US9831240B2 (en) Elevated source drain semiconductor device with L-shaped spacers and fabricating method thereof
JP5307993B2 (ja) 垂直ナノチューブを利用した不揮発性メモリ素子
US8405133B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
US9843007B2 (en) Field effect transistor structure with gate structure having a wall and floor portions
TWI686953B (zh) 半導體裝置
US10541272B2 (en) Steep-switch vertical field effect transistor
CN110224027A (zh) 半导体器件及其制造方法
EP3855507B1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
KR20210035553A (ko) 도메인 스위칭 소자 및 그 제조방법
EP3965164A1 (en) Field effect transistor and method of manufacturing the same
KR102450478B1 (ko) 전자소자
CN106537601A (zh) 晶体管
CN105845731A (zh) 半导体器件结构及其制造方法
KR20210151583A (ko) 전자 소자 및 전자 소자 제어 방법
KR20210033346A (ko) 전자 소자 및 그 제조방법
US9425297B2 (en) Semiconductor devices
US20230123274A1 (en) Semiconductor devices having stressed active regions therein that support enhanced carrier mobility
EP4261905A1 (en) Phase change material switch device and related methods
US20240128260A1 (en) Semiconductor device including mosfet region and diode region and manufacturing method thereof
CN115244710A (zh) 环绕栅晶体管及其制作方法、电子设备
CN117199114A (zh) 晶体管及其制作方法、存储器

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant