KR20210151583A - 전자 소자 및 전자 소자 제어 방법 - Google Patents

전자 소자 및 전자 소자 제어 방법 Download PDF

Info

Publication number
KR20210151583A
KR20210151583A KR1020200068607A KR20200068607A KR20210151583A KR 20210151583 A KR20210151583 A KR 20210151583A KR 1020200068607 A KR1020200068607 A KR 1020200068607A KR 20200068607 A KR20200068607 A KR 20200068607A KR 20210151583 A KR20210151583 A KR 20210151583A
Authority
KR
South Korea
Prior art keywords
active layer
layer
gate electrode
carrier control
control layer
Prior art date
Application number
KR1020200068607A
Other languages
English (en)
Other versions
KR102343346B1 (ko
Inventor
장지원
김정현
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200068607A priority Critical patent/KR102343346B1/ko
Publication of KR20210151583A publication Critical patent/KR20210151583A/ko
Application granted granted Critical
Publication of KR102343346B1 publication Critical patent/KR102343346B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예는 게이트 전극, 상기 게이트 전극과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성된 캐리어 제어층, 상기 게이트 전극과 이격되고 상기 게이트 전극 및 상기 캐리어 제어층과 중첩된 영역을 포함하고 상기 캐리어 제어층에 의하여 캐리어 특성이 변화되도록 형성된 활성층, 상기 게이트 전극과 이격되고 상기 활성층과 전기적으로 연결되는 소스 전극 및 상기 게이트 전극 및 소스 전극과 이격되고 상기 활성층과 전기적으로 연결되는 드레인 전극을 포함하는 전자 소자를 개시한다.

Description

전자 소자 및 전자 소자 제어 방법{Electronic device and method of controlling electronic device}
본 발명은 전자 소자 및 전자 소자 제어 방법에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있고, 또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.
이러한 전자 제품은 다양한 전자 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 소자를 포함할 수 있고, 구체적 예로서 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전자 소자가 사용된다.
한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전자 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증 가하고 있다.
한편, 이와 함께 전자 소자의 크기 감소가 요구되고 있고, 전기적 특성 및 구동 속도 향상이 요구되고 있는데, 전기적 특성을 확보하면서 전자 소자의 크기를 제어하여 구현하는데 한계가 있다.
본 발명은 전기적 특성이 향상되고 소형화를 구현할 수 있는 전자 소자 및 전자 소자 제어 방법을 제공할 수 있다.
본 발명의 일 실시예는 게이트 전극, 상기 게이트 전극과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성된 캐리어 제어층, 상기 게이트 전극과 이격되고 상기 게이트 전극 및 상기 캐리어 제어층과 중첩된 영역을 포함하고 상기 캐리어 제어층에 의하여 캐리어 특성이 변화되도록 형성된 활성층, 상기 게이트 전극과 이격되고 상기 활성층과 전기적으로 연결되는 소스 전극 및 상기 게이트 전극 및 소스 전극과 이격되고 상기 활성층과 전기적으로 연결되는 드레인 전극을 포함하는 전자 소자를 개시한다.
본 실시예에 있어서 상기 게이트 전극의 상기 활성층에 대한 전기적 제어를 통하여 상기 소스 전극 및 상기 드레인 전극 간의 전기적 흐름이 제어되는 것을 포함할 수 있다.
본 실시예에 있어서 상기 캐리어 제어층은 상기 게이트 전극의 일 영역과 상기 활성층의 일 영역의 사이에 배치된 것을 포함할 수 있다.
본 실시예에 있어서 상기 캐리어 제어층은 서로 이격되도록 배치된 제1 캐리어 제어층 및 제2 캐리어 제어층을 포함할 수 있다.
본 실시예에 있어서 상기 게이트 전극, 활성층 및 캐리어 제어층이 배치되도록 형성된 기판을 더 포함할 수 있다.
본 실시예에 있어서 상기 캐리어 제어층은 상기 기판과 활성층의 일 영역의 사이에 배치된 것을 포함할 수 있다.
본 실시예에 있어서 상기 캐리어 제어층은 자발 분극성 물질을 함유하는 것을 포함할 수 있다.
본 발명의 다른 실시예는 게이트 전극, 상기 게이트 전극과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성된 캐리어 제어층, 상기 게이트 전극과 이격되고 상기 게이트 전극 및 상기 캐리어 제어층과 중첩된 영역을 포함하는 활성층, 상기 게이트 전극과 이격되고 상기 활성층과 전기적으로 연결되는 소스 전극 및 상기 게이트 전극 및 소스 전극과 이격되고 상기 활성층과 전기적으로 연결되는 드레인 전극을 포함하는 전자 소자에 대하여, 상기 캐리어 제어층에 의하여 상기 활성층의 캐리어 특성이 변화시키는 것을 포함할 수 있다.
본 실시예에 있어서 상기 캐리어 제어층의 분극 방향이 변화함에 따라 상기 활성층의 캐리어 타입을 정공 또는 전자 중 하나의 타입으로 선택적으로 변화하는 것을 포함할 수 있다.
본 실시예에 있어서 상기 게이트 전극의 상기 활성층에 대한 전기적 제어를 통하여 상기 소스 전극 및 상기 드레인 전극 간의 전기적 흐름을 제어하는 것을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명에 관한 전자 소자는 전기적 특성이 향상되고 소형화가 용이하게 구현될 수 있고, 본 발명에 관한 전자 소자 제어 방법은 활성층의 캐리어 타입을 용이하게 변화하도록 하여 n-type 또는 p-type의 재구성이 용이하게 가능한 전자 소자 제어를 용이하게 구현할 수 있다.
도 1은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 2(a) 및 도 2(b)는 도 1의 전자 소자의 동작을 설명하기 위한 예시적인 도면이다.
도 3은 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 4는 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 5는 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 6은 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 7은 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 2(a) 및 도 2(b)는 도 1의 전자 소자의 동작을 설명하기 위한 예시적인 도면이다.
도 1을 참조하면 본 실시예의 전자 소자(100)는 게이트 전극(110), 캐리어 제어층(130), 활성층(120), 소스 전극(141) 및 드레인 전극(142)을 포함할 수 있다.
선택적 실시예로서 전자 소자(100)는 기판(101)을 포함할 수 있다.
기판(101)상에 게이트 전극(110), 캐리어 제어층(130), 활성층(120), 소스 전극(141) 및 드레인 전극(142)이 형성될 수 있다.
기판(101)은 다양한 형태로 형성될 수 있고, 예를들면 기판(101)은 플레이트 형상을 가질 수 있다.
기판(101)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(101)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(101)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(101)은 필요에 따라 유연성이 있는 형태로 형성할 수도 있다.
선택적 실시예로서 기판(101)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(110)은 기판(101) 상에 후술할 활성층(120)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(110)은 활성층(120)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(110)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(110)을 형성할 수 있다.
예를들면 게이트 전극(110)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(110)은 후술할 소스 전극(141) 및 드레인 전극(142) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(130)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(120)은 기판(101)상에 게이트 전극(110)과 이격되도록 배치될 수 있다.
활성층(120)은 게이트 전극(110)의 제어에 따라 소스 전극(141) 및 드레인 전극(142)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(141) 및 드레인 전극(142) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(120)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(120)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(120)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(120)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(120)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(120)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(120)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(120)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(120)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(120)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(120)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(120)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(120)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(120)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(120)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(120)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(120)에 도핑될 수 있다.
소스 전극(141) 및 드레인 전극(142)은 게이트 전극(110)과 이격되고 활성층(120)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(141) 및 드레인 전극(142)은 활성층(120)과 접하도록 배치될 수 있다.
선택적 실시예로서 소스 전극(141) 및 드레인 전극(142)은 활성층(120)의 측면과 접하도록 형성될 수 있다.
예를들면 활성층(120)의 면 중 게이트 전극(110)을 향하는 일면 및 기판(101)을 향하는 다른 일면의 사이에 형성된 제1 측면의 일 영역과 접하도록 소스 전극(141)이 형성될 수 있고, 상기 제1 측면과 다른 제2 측면의 일 영역과 접하도록 드레인 전극(142)이 형성될 수 있다.
소스 전극(141) 및 드레인 전극(142)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(141) 및 드레인 전극(142)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(141) 및 드레인 전극(142)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(141) 및 드레인 전극(142)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(130)은 상기 게이트 전극(110)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
예를들면 캐리어 제어층(130)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(130)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(130)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(130)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(130)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(130)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(130)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(130)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(130)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(130)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
캐리어 제어층(130)은 적어도 게이트 전극(110)과 중첩될 수 있다. 캐리어 제어층(130)은 게이트 전극(110)과 중첩되도록 배치되어 게이트 전극(110)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(130)은 활성층(120)과 중첩되도록 배치될 수 있다.
선택적 실시예로서 활성층(120)의 영역 중 소스 전극(141) 또는 드레인 전극(142)과 인접한 영역에 중첩되도록 캐리어 제어층(130)이 배치될 수 있다.
구체적 예로서 활성층(120)의 영역 중 드레인 전극(142)과 인접한 영역에 중첩되도록 캐리어 제어층(130)이 배치될 수 있다.
또한, 선택적 실시예로서 캐리어 제어층(130)은 활성층(120)의 영역 중 드레인 전극(142)과 인접한 영역에 중첩되고 활성층(120)의 상면 및 드레인 전극(142)의 상면과 접하도록 형성될 수 있다.
이를 통하여 캐리어 제어층(130)은 게이트 전극(110)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(130)의 분극 방향의 변화에 따라 이와 인접한 활성층(120)의 영역, 예를들면 드레인 전극(142)와 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(100)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
선택적 실시예로서 게이트 전극(110)과 활성층(120)의 사이에 게이트 절연막(150)이 배치될 수 있다. 게이트 절연막(150)은 게이트 전극(110)과 활성층(120)을 절연하도록 배치될 수 있다.
또한, 게이트 절연막(150)은 캐리어 제어층(130)과 인접하도록 배치될 수 있다. 예를들면 캐리어 제어층(130)의 측면과 접하도록 게이트 전극(110)과 활성층(120)의 사이에 배치될 수 있다.
게이트 절연막(150)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
도 2(a) 및 도 2(b)는 도 1의 전자 소자의 동작을 설명하기 위한 예시적인 도면이다.
우선 도 2(a)를 참조하면 게이트 전극(110)를 통한 전압 인가 제어를 통하여 캐리어 제어층(130)은 제1 분극 방향(P1)을 갖도록 분극이된 형태를 도시하고 있다.
캐리어 제어층(130)의 분극 방향에 따라 캐리어 제어층(130)의 전기적 특성에 의하여 이와 인접한 활성층(120)은 캐리어 특성이 제어되고 예를들면 n-type 도펀트가 주입된 것과 같은 효과로서 전자 캐리어 특성이 우세한 특성을 가질 수 있다. 이에 따라 활성층(120) 및 이와 인접한 드레인 전극(142)간의 변화된 에너지 밴드 다이어그램이 도 2(a)에 도시되어 있다.
이러한 상태에서 게이트 전극(110)의 제어를 통하여 소스 전극(141) 및 드레인 전극(142)의 사이의 전기적 흐름이 발생할 수 있고 구체적 예로서 온-오프(on-off)가 제어되어 전자 소자(100)는 n-type의 동작을 용이하게 수행할 수 있다.
한편 다른 예로서 도 2(b)를 참조하면 게이트 전극(110)를 통한 전압 인가 제어를 통하여, 예를들면 도 2(a)에서의 게이트 전극(110)를 통한 전압 인가와 상이한 형태, 구체적 예로서 도 2(a)에서의 게이트 전극(110)를 통하여 인가되는 전압과 반대 방향의 전압을 인가하여 캐리어 제어층(130)은 제1 분극 방향(P1)과 반대 방향인 제2 분극 방향(P2)을 갖도록 분극이 된 형태를 도시하고 있다.
캐리어 제어층(130)의 분극 방향에 따라 캐리어 제어층(130)의 전기적 특성에 의하여 이와 인접한 활성층(120)은 캐리어 특성이 제어되고 예를들면 p-type 도펀트가 주입된 것과 같은 효과로서 정공 캐리어 특성이 우세한 특성을 가질 수 있다. 이에 따라 활성층(120) 및 이와 인접한 드레인 전극(142)간의 변화된 에너지 밴드 다이어그램이 도 2(b)에 도시되어 있다.
이러한 상태에서 게이트 전극(110)의 제어를 통하여 소스 전극(141) 및 드레인 전극(142)의 사이의 전기적 흐름이 발생할 수 있고 구체적 예로서 온-오프(on-off)가 제어되어 전자 소자(100)는 p-type의 동작을 용이하게 수행할 수 있다.
본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 게이트 전극을 통하여 소스 전극 및 드레인 전극간의 전기적 흐름의 제어뿐만 아니라 캐리어 제어층에 대한 분극 방향을 제어하여 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 n 타입 또는 P 타입의 트랜지스터로서 용이하게 적용될 수 있다. 또한, 이러한 재구성이 가능한 전자 소자를 구현하여 전자 소자의 소형화 및 집적도를 향상할 수 있다.
도 3은 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 3을 참조하면 본 실시예의 전자 소자(200)는 게이트 전극(210), 캐리어 제어층(230), 활성층(220), 소스 전극(241) 및 드레인 전극(242)을 포함할 수 있다.
선택적 실시예로서 전자 소자(200)는 기판(201)을 포함할 수 있다.
기판(201)상에 게이트 전극(210), 캐리어 제어층(230), 활성층(220), 소스 전극(241) 및 드레인 전극(242)이 형성될 수 있다.
기판(201)은 다양한 형태로 형성될 수 있고, 예를들면 기판(201)은 플레이트 형상을 가질 수 있다.
기판(201)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(201)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(201)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(201)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다.
선택적 실시예로서 기판(201)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(210)은 기판(201) 상에 후술할 활성층(220)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(210)은 활성층(220)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(210)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(210)을 형성할 수 있다.
예를들면 게이트 전극(210)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(210)은 후술할 소스 전극(241) 및 드레인 전극(242) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(230)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(220)은 기판(201)상에 게이트 전극(210)과 이격되도록 배치될 수 있다.
활성층(220)은 게이트 전극(210)의 제어에 따라 소스 전극(241) 및 드레인 전극(242)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(241) 및 드레인 전극(242) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(220)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(220)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(220)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(220)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(220)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(220)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(220)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(220)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(220)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(220)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(220)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(220)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(220)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(220)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(220)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(220)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(220)에 도핑될 수 있다.
소스 전극(241) 및 드레인 전극(242)은 게이트 전극(210)과 이격되고 활성층(220)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(241) 및 드레인 전극(242)은 활성층(220)과 접하도록 배치될 수 있다.
선택적 실시예로서 소스 전극(241) 및 드레인 전극(242)은 활성층(220)의 측면과 접하도록 형성될 수 있다.
예를들면 활성층(220)의 면 중 게이트 전극(210)을 향하는 일면 및 기판(201)을 향하는 다른 일면의 사이에 형성된 제1 측면의 일 영역과 접하도록 소스 전극(241)이 형성될 수 있고, 상기 제1 측면과 다른 제2 측면의 일 영역과 접하도록 드레인 전극(242)이 형성될 수 있다.
소스 전극(241) 및 드레인 전극(242)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(241) 및 드레인 전극(242)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(241) 및 드레인 전극(242)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(241) 및 드레인 전극(242)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(230)은 상기 게이트 전극(210)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
선택적 실시예로서 캐리어 제어층(230)은 제1 캐리어 제어층(231) 및 제2 캐리어 제어층(232)을 포함할 수 있다.
제1 캐리어 제어층(231) 및 제2 캐리어 제어층(232)은 서로 이격되도록 배치될 수 있다.
캐리어 제어층(230)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(230)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(230)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(230)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(230)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(230)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(230)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(230)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(230)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(230)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
제1 캐리어 제어층(231) 및 제2 캐리어 제어층(232)은 서로 동일한 물질을 함유할 수 있고, 예를들면 동시에 형성될 수 있다.
다른 예로서 제1 캐리어 제어층(231) 및 제2 캐리어 제어층(232)은 서로 상이한 물질을 함유할 수 있다.
캐리어 제어층(230)은 적어도 게이트 전극(210)과 중첩될 수 있다. 캐리어 제어층(230)은 게이트 전극(210)과 중첩되도록 배치되어 게이트 전극(210)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(230)은 활성층(220)과 중첩되도록 배치될 수 있다.
선택적 실시예로서 활성층(220)의 영역 중 소스 전극(241) 또는 드레인 전극(242)과 인접한 영역에 중첩되도록 캐리어 제어층(230)이 배치될 수 있다.
제1 캐리어 제어층(231)은 활성층(220)의 영역 중 드레인 전극(242)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제1 캐리어 제어층(231)은 활성층(220)의 영역 중 드레인 전극(242)과 인접한 영역에 중첩되고 활성층(220)의 상면 및 드레인 전극(242)의 상면과 접하도록 형성될 수 있다.
제2 캐리어 제어층(232)은 활성층(220)의 영역 중 소스 전극(241)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제2 캐리어 제어층(232)은 활성층(220)의 영역 중 소스 전극(241)과 인접한 영역에 중첩되고 활성층(220)의 상면 및 소스 전극(241)의 상면과 접하도록 형성될 수 있다.
이를 통하여 캐리어 제어층(230)은 게이트 전극(210)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(230)의 분극 방향의 변화에 따라 이와 인접한 활성층(220)의 영역, 예를들면 소스 전극(241) 및 드레인 전극(242)과 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(200)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
선택적 실시예로서 게이트 전극(210)과 활성층(220)의 사이에 게이트 절연막(250)이 배치될 수 있다. 게이트 절연막(250)은 게이트 전극(210)과 활성층(220)을 절연하도록 배치될 수 있다.
또한, 게이트 절연막(250)은 캐리어 제어층(230)과 인접하도록 배치될 수 있다. 예를들면 캐리어 제어층(230)의 측면과 접하도록 게이트 전극(210)과 활성층(220)의 사이에 배치될 수 있다.
예를들면 게이트 절연막(250)은 제1 캐리어 제어층(231)과 제2 캐리어 제어층(232)의 사이에 배치될 수 있고, 제1 캐리어 제어층(231)과 제2 캐리어 제어층(232)의 서로 마주보는 측면에 인접하도록 배치될 수 있다.
게이트 절연막(250)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
도시하지 않았으나 본 실시예의 전자 소자(200)의 경우에도 도 2(a) 및 도 2(b)의 예시적인 설명은 적용될 수 있다.
본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 트랜지스터로서 용이하게 적용될 수 있다.
도 4는 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 4를 참조하면 본 실시예의 전자 소자(300)는 게이트 전극(310), 캐리어 제어층(330), 활성층(320), 소스 전극(341) 및 드레인 전극(342)을 포함할 수 있다.
선택적 실시예로서 전자 소자(300)는 기판(301)을 포함할 수 있다.
기판(301)상에 게이트 전극(310), 캐리어 제어층(330), 활성층(320), 소스 전극(341) 및 드레인 전극(342)이 형성될 수 있다.
기판(301)은 다양한 형태로 형성될 수 있고, 예를들면 기판(301)은 플레이트 형상을 가질 수 있다.
기판(301)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(301)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(301)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(301)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다.
선택적 실시예로서 기판(301)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(310)은 기판(301) 상에 후술할 활성층(320)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(310)은 활성층(320)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(310)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(310)을 형성할 수 있다.
예를들면 게이트 전극(310)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(310)은 후술할 소스 전극(341) 및 드레인 전극(342) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(330)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(320)은 기판(301)상에 게이트 전극(310)과 이격되도록 배치될 수 있다.
활성층(320)은 게이트 전극(310)의 제어에 따라 소스 전극(341) 및 드레인 전극(342)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(341) 및 드레인 전극(342) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(320)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(320)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(320)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(320)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(320)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(320)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(320)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(320)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(320)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(320)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(320)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(320)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(320)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(320)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(320)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(320)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(310)에 도핑될 수 있다.
소스 전극(341) 및 드레인 전극(342)은 게이트 전극(310)과 이격되고 활성층(320)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(341) 및 드레인 전극(342)은 활성층(320)과 접하도록 배치될 수 있다.
선택적 실시예로서 소스 전극(341) 및 드레인 전극(342)은 활성층(320)의 측면과 접하도록 형성될 수 있다.
예를들면 활성층(320)의 면 중 게이트 전극(310)을 향하는 일면 및 기판(301)을 향하는 다른 일면의 사이에 형성된 제1 측면의 일 영역과 접하도록 소스 전극(341)이 형성될 수 있고, 상기 제1 측면과 다른 제2 측면의 일 영역과 접하도록 드레인 전극(342)이 형성될 수 있다.
소스 전극(341) 및 드레인 전극(342)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(341) 및 드레인 전극(342)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(341) 및 드레인 전극(342)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(341) 및 드레인 전극(342)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(330)은 상기 게이트 전극(310)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
캐리어 제어층(330)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(330)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(330)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(330)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(330)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(330)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(330)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(330)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(330)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(330)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
캐리어 제어층(330)은 적어도 게이트 전극(310)과 중첩될 수 있다. 캐리어 제어층(330)은 게이트 전극(310)과 중첩되도록 배치되어 게이트 전극(310)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(330)은 활성층(320)과 중첩되도록 배치될 수 있다.
선택적 실시예로서 활성층(320)의 영역 중 소스 전극(341) 또는 드레인 전극(342)과 인접한 영역에 중첩되도록 캐리어 제어층(330)이 배치될 수 있다.
예를들면 캐리어 제어층(330)은 활성층(320)의 영역 중 드레인 전극(342)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 캐리어 제어층(330)은 활성층(320)의 영역 중 드레인 전극(342)과 인접한 영역에 중첩되고 활성층(320)의 하면 및 드레인 전극(342)의 하면과 접하도록 형성될 수 있다.
구체적 예로서 캐리어 제어층(330)은 기판(301)과 활성층(320)의 사이 또는 기판(301)과 드레인 전극(342)의 사이에 배치되고 게이트 전극(310)과 이격되도록 배치될 수 있다.
이를 통하여 캐리어 제어층(330)은 게이트 전극(310)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(330)의 분극 방향의 변화에 따라 이와 인접한 활성층(320)의 영역, 예를들면 드레인 전극(342)과 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(300)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
선택적 실시예로서, 절연층(350)이 캐리어 제어층(330)과 인접하도록 배치될 수 있다. 예를들면 절연층(350)이 캐리어 제어층(330)의 측면과 접하도록 기판(301)과 활성층(320)의 사이에 배치될 수 있다.
절연층(350)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
선택적 실시예로서 게이트 전극(310)과 활성층(320)의 사이에 게이트 절연막(360)이 배치될 수 있다. 게이트 절연막(360)은 게이트 전극(310)과 활성층(320)을 절연하도록 배치될 수 있다.
또한, 도시하지 않았으나 선택적 실시예로서 게이트 절연막(360)은 소스 전극(341) 및 드레인 전극(342)의 상부에까지 연장되도록 형성될 수 있고, 일 예로서 패터닝 없이 오픈 마스크를 이용하여 게이트 절연막(360)을 증착 공정 등을 이용하여 형성할 수도 있다.
게이트 절연막(360)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
도시하지 않았으나 본 실시예의 전자 소자(300)의 경우에도 도 2(a) 및 도 2(b)의 예시적인 설명은 적용될 수 있다.
본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 트랜지스터로서 용이하게 적용될 수 있다.
또한, 게이트 전극과 활성층의 거리가 게이트 전극과 캐리어 제어층의 사이의 거리보다 작도록 하여 게이트 전극의 제어를 통한 활성층의 채널 특성 제어를 효율적으로 진행하여 전자 소자의 전기적 효율을 향상할 수 있다.
도 5는 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 5를 참조하면 본 실시예의 전자 소자(400)는 게이트 전극(410), 캐리어 제어층(430), 활성층(420), 소스 전극(441) 및 드레인 전극(442)을 포함할 수 있다.
선택적 실시예로서 전자 소자(400)는 기판(401)을 포함할 수 있다.
기판(401)상에 게이트 전극(410), 캐리어 제어층(430), 활성층(420), 소스 전극(441) 및 드레인 전극(442)이 형성될 수 있다.
기판(401)은 다양한 형태로 형성될 수 있고, 예를들면 기판(401)은 플레이트 형상을 가질 수 있다.
기판(401)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(401)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(401)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(401)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다.
선택적 실시예로서 기판(401)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(410)은 기판(401) 상에 후술할 활성층(420)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(410)은 활성층(420)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(410)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(410)을 형성할 수 있다.
예를들면 게이트 전극(410)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(410)은 후술할 소스 전극(441) 및 드레인 전극(442) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(430)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(420)은 기판(401)상에 게이트 전극(410)과 이격되도록 배치될 수 있다.
활성층(420)은 게이트 전극(410)의 제어에 따라 소스 전극(441) 및 드레인 전극(442)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(441) 및 드레인 전극(442) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(420)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(420)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(420)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(420)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(420)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(420)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(420)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(420)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(420)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(420)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(420)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(420)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(420)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(420)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(420)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(420)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(420)에 도핑될 수 있다.
소스 전극(441) 및 드레인 전극(442)은 게이트 전극(410)과 이격되고 활성층(420)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(441) 및 드레인 전극(442)은 활성층(420)과 접하도록 배치될 수 있다.
선택적 실시예로서 소스 전극(441) 및 드레인 전극(442)은 활성층(420)의 측면과 접하도록 형성될 수 있다.
예를들면 활성층(420)의 면 중 게이트 전극(410)을 향하는 일면 및 기판(401)을 향하는 다른 일면의 사이에 형성된 제1 측면의 일 영역과 접하도록 소스 전극(441)이 형성될 수 있고, 상기 제1 측면과 다른 제2 측면의 일 영역과 접하도록 드레인 전극(442)이 형성될 수 있다.
소스 전극(441) 및 드레인 전극(442)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(441) 및 드레인 전극(442)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(441) 및 드레인 전극(442)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(441) 및 드레인 전극(442)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(430)은 상기 게이트 전극(410)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
선택적 실시예로서 캐리어 제어층(430)은 제1 캐리어 제어층(431) 및 제2 캐리어 제어층(432)을 포함할 수 있다.
제1 캐리어 제어층(431) 및 제2 캐리어 제어층(432)은 서로 이격되도록 배치될 수 있다.
캐리어 제어층(430)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(430)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(430)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(430)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(430)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(430)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(430)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(430)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(430)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(430)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
제1 캐리어 제어층(431) 및 제2 캐리어 제어층(432)은 서로 동일한 물질을 함유할 수 있고, 예를들면 동시에 형성될 수 있다.
다른 예로서 제1 캐리어 제어층(431) 및 제2 캐리어 제어층(432)은 서로 상이한 물질을 함유할 수 있다.
캐리어 제어층(430)은 적어도 게이트 전극(410)과 중첩될 수 있다. 캐리어 제어층(430)은 게이트 전극(410)과 중첩되도록 배치되어 게이트 전극(410)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(430)은 활성층(420)과 중첩되도록 배치될 수 있다.
선택적 실시예로서 활성층(420)의 영역 중 소스 전극(441) 또는 드레인 전극(442)과 인접한 영역에 중첩되도록 캐리어 제어층(430)이 배치될 수 있다.
예를들면 제1 캐리어 제어층(431)은 활성층(420)의 영역 중 드레인 전극(442)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제1 캐리어 제어층(431)은 활성층(420)의 영역 중 드레인 전극(442)과 인접한 영역에 중첩되고 활성층(420)의 하면 및 드레인 전극(442)의 하면과 접하도록 형성될 수 있다.
구체적 예로서 제1 캐리어 제어층(431)은 기판(401)과 활성층(420)의 사이 또는 기판(401)과 드레인 전극(442)의 사이에 배치되고 게이트 전극(410)과 이격되도록 배치될 수 있다.
예를들면 제2 캐리어 제어층(432)은 활성층(420)의 영역 중 소스 전극(441)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제2 캐리어 제어층(432)은 활성층(420)의 영역 중 소스 전극(441)과 인접한 영역에 중첩되고 활성층(420)의 하면 및 소스 전극(441)의 하면과 접하도록 형성될 수 있다.
구체적 예로서 제2 캐리어 제어층(432)은 기판(401)과 활성층(420)의 사이 또는 기판(401)과 소스 전극(441)의 사이에 배치되고 게이트 전극(410)과 이격되도록 배치될 수 있다.
이를 통하여 캐리어 제어층(430)은 게이트 전극(410)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(430)의 분극 방향의 변화에 따라 이와 인접한 활성층(420)의 영역, 예를들면 소스 전극(441) 및 드레인 전극(442)과 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(400)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
선택적 실시예로서, 절연층(450)이 캐리어 제어층(430)과 인접하도록 배치될 수 있다. 예를들면 절연층(450)이 캐리어 제어층(430)의 측면과 접하도록 기판(401)과 활성층(420)의 사이에 배치될 수 있다.
예를들면 절연층(450)은 제1 캐리어 제어층(431)과 제2 캐리어 제어층(432)의 사이에 배치될 수 있고, 제1 캐리어 제어층(431)과 제2 캐리어 제어층(432)의 서로 마주보는 측면에 인접하도록 배치될 수 있다.
절연층(450)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
선택적 실시예로서 게이트 전극(410)과 활성층(420)의 사이에 게이트 절연막(460)이 배치될 수 있다. 게이트 절연막(460)은 게이트 전극(410)과 활성층(420)을 절연하도록 배치될 수 있다.
또한, 도시하지 않았으나 선택적 실시예로서 게이트 절연막(460)은 소스 전극(441) 및 드레인 전극(442)의 상부에까지 연장되도록 형성될 수 있고, 일 예로서 패터닝 없이 오픈 마스크를 이용하여 게이트 절연막(460)을 증착 공정 등을 이용하여 형성할 수도 있다.
게이트 절연막(460)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
도시하지 않았으나 본 실시예의 전자 소자(400)의 경우에도 도 2(a) 및 도 2(b)의 예시적인 설명은 적용될 수 있다.본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 트랜지스터로서 용이하게 적용될 수 있다.
또한, 게이트 전극과 활성층의 거리가 게이트 전극과 캐리어 제어층의 사이의 거리보다 작도록 하여 게이트 전극의 제어를 통한 활성층의 채널 특성 제어를 효율적으로 진행하여 전자 소자의 전기적 효율을 향상할 수 있다.
도 6은 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 6을 참조하면 본 실시예의 전자 소자(500)는 게이트 전극(510), 캐리어 제어층(530), 활성층(520), 소스 전극(541) 및 드레인 전극(542)을 포함할 수 있다.
선택적 실시예로서 전자 소자(500)는 기판(501)을 포함할 수 있다.
기판(501)상에 게이트 전극(510), 캐리어 제어층(530), 활성층(520), 소스 전극(541) 및 드레인 전극(542)이 형성될 수 있다.
기판(501)은 다양한 형태로 형성될 수 있고, 예를들면 기판(501)은 플레이트 형상을 가질 수 있다.
기판(501)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(501)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(501)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(501)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다.
선택적 실시예로서 기판(501)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(510)은 기판(501) 상에 후술할 활성층(520)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(510)은 활성층(520)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(510)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(510)을 형성할 수 있다.
예를들면 게이트 전극(510)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(510)은 후술할 소스 전극(541) 및 드레인 전극(542) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(530)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(520)은 기판(501)상에 게이트 전극(510)과 이격되도록 배치될 수 있다.
활성층(520)은 게이트 전극(510)의 제어에 따라 소스 전극(541) 및 드레인 전극(542)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(541) 및 드레인 전극(542) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(520)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(520)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(520)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(520)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(520)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(520)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(520)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(520)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(520)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(520)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(520)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(520)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(520)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(520)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(520)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(520)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(520)에 도핑될 수 있다.
선택적 실시예로서 활성층(520)은 채널 영역(520C), 제1 영역(520S) 및 제2 영역(520D)을 포함할 수 있다.
채널 영역(520C)은 제1 영역(520S) 및 제2 영역(520D)의 사이에 배치될 수 있다.
제1 영역(520S)은 소스 전극(541)과 연결되는 영역을 포함하고, 제2 영역(520D)은 드레인 전극(542)과 연결되는 영역을 포함할 수 있다.
선택적 실시예로서 제1 영역(520S) 및 제2 영역(520D)은 채널 영역(520C)과 상이한 전기적 특성을 가질 수 있고, 예를들면 채널 영역(520C)보다 낮은 전기적 저항을 가질 수 있고, 구체적 예로서 불순물이 도핑될 수 있다.
소스 전극(541) 및 드레인 전극(542)은 게이트 전극(510)과 이격되고 활성층(520)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(541) 및 드레인 전극(542)은 활성층(520)과 접하도록 배치될 수 있고, 구체적으로 전술한 것과 같이 소스 전극(541)은 활성층(520)의 제1 영역(520S)의 상면과 접촉하여 연결되고 드레인 전극(542)은 활성층(520)의 제2 영역(520D)의 상면과 접촉하여 연결될 수 있다.
선택적 실시예로서 소스 전극(541)의 일 영역과 활성층(520)의 제1 영역(520S)의 사이에 절연층, 예를들면 게이트 절연막(550)의 일 영역이 배치될 수 있고, 게이트 절연막(550)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 소스 전극(541)의 일 영역과 활성층(520)의 제1 영역(520S)이 연결될 수 있다.
또한 드레인 전극(542)의 일 영역과 활성층(520)의 제2 영역(520D)의 사이에 절연층, 예를들면 게이트 절연막(550)의 일 영역이 배치될 수 있고, 게이트 절연막(550)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 드레인 전극(542)의 일 영역과 활성층(520)의 제2 영역(520D)이 연결될 수 있다.
소스 전극(541) 및 드레인 전극(542)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(541) 및 드레인 전극(542)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(541) 및 드레인 전극(542)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(541) 및 드레인 전극(542)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(530)은 상기 게이트 전극(510)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
선택적 실시예로서 캐리어 제어층(530)은 제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)을 포함할 수 있다.
제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)은 서로 이격되도록 배치될 수 있다.
캐리어 제어층(530)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(530)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(530)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(530)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(530)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(530)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(530)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(530)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(530)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(530)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)은 서로 동일한 물질을 함유할 수 있고, 예를들면 동시에 형성될 수 있다.
다른 예로서 제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)은 서로 상이한 물질을 함유할 수 있다.
캐리어 제어층(530)은 적어도 게이트 전극(510)과 중첩될 수 있다. 캐리어 제어층(530)은 게이트 전극(510)과 중첩되도록 배치되어 게이트 전극(510)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(530)은 활성층(520)과 중첩되도록 배치될 수 있다.
예를들면 제1 캐리어 제어층(531)은 활성층(520)의 영역 중 드레인 전극(542)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제1 캐리어 제어층(531)은 활성층(520)의 영역 중 채널 영역(520C) 및 제2 영역(520D)이 인접한 영역에 중첩되고 활성층(520)의 상면 과 접하도록 형성될 수 있다.
구체적 예로서 제1 캐리어 제어층(531)은 활성층(520)과 게이트 전극(510)의사이에 배치될 수 있다.
예를들면 제2 캐리어 제어층(532)은 활성층(520)의 영역 중 소스 전극(541)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제2 캐리어 제어층(532)은 활성층(520)의 영역 중 채널 영역(520C) 및 제1 영역(520S)이 인접한 영역에 중첩되고 활성층(520)의 상면 과 접하도록 형성될 수 있다.
구체적 예로서 제2 캐리어 제어층(532)은 활성층(520)과 게이트 전극(510)의사이에 배치될 수 있다.
이를 통하여 캐리어 제어층(530)은 게이트 전극(510)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(530)의 분극 방향의 변화에 따라 이와 인접한 활성층(520)의 영역, 예를들면 채널 영역(520C)의 영역 중 제1 영역(520S) 및 제2 영역(520D)에 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(500)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
게이트 전극(510)과 활성층(520)의 사이에 게이트 절연막(550)이 배치될 수 있다. 게이트 절연막(550)은 게이트 전극(510)과 활성층(520)을 절연하도록 배치될 수 있다.
또한, 게이트 절연막(550)은 캐리어 제어층(230)과 인접하도록 배치될 수 있다. 예를들면 캐리어 제어층(530)의 측면과 접하도록 게이트 전극(510)과 활성층(520)의 사이에 배치될 수 있다.
예를들면 게이트 절연막(550)은 제1 캐리어 제어층(531)과 제2 캐리어 제어층(532)의 사이에 배치될 수 있고, 제1 캐리어 제어층(531)과 제2 캐리어 제어층(532)의 서로 마주보는 측면에 인접하도록 배치될 수 있다.
또한, 게이트 절연막(550)은 제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)이 서로 멀어지는 방향의 측면에 인접하도록 형성되고 전술한 것과 같이 소스 전극(541)의 일 영역과 활성층(520)의 일 영역의 사이 및 드레인 전극(542)의 일 영역과 활성층(520)의 일 영역의 사이에 배치될 수 있다.
게이트 절연막(250)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
도시하지 않았으나 본 실시예의 전자 소자(500)의 경우에도 도 2(a) 및 도 2(b)의 예시적인 설명은 적용될 수 있다.
또한, 도시하지 않았으나 본 실시예의 전자 소자(500)의 경우에도 도 5의 일부 적층 구조를 선택적으로 적용할 수 있다.
선택적 실시예로서 캐리어 제어층(530)의 제1 캐리어 제어층(531) 및 제2 캐리어 제어층(532)은 활성층(520)의 상부가 아닌 하부에 배치될 수 있고, 예를들면 기판(501)과 활성층(520)의 사이에 배치될 수 있다.
또한, 구체적 예로서 제1 캐리어 제어층(531)은 활성층(520)의 영역 중 채널 영역(520C) 및 제2 영역(520D)이 인접한 영역에 중첩되고 활성층(520)의 하면과 접하도록 형성될 수 있다. 제2 캐리어 제어층(532)은 활성층(520)의 영역 중 채널 영역(520C) 및 제1 영역(520S)이 인접한 영역에 중첩되고 활성층(520)의 하면과 접하도록 형성될 수 있다.본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 트랜지스터로서 용이하게 적용될 수 있다.
또한, 캐리어 제어층과 인접하도록 절연층 형성하고, 이러한 절연층 상부에 소스 전극 및 드레인 전극을 형성하여 활성층, 소스 전극 및 드레인 전극의 각각의 형성 공정을 용이하게 제어하여 정밀한 패터닝을 용이하게 수행할 수 있다.
도 7은 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 7 참조하면 본 실시예의 전자 소자(600)는 게이트 전극(610), 캐리어 제어층(630), 활성층(620), 소스 전극(641) 및 드레인 전극(642)을 포함할 수 있다.
선택적 실시예로서 전자 소자(600)는 기판(601)을 포함할 수 있다.
기판(601)상에 게이트 전극(610), 캐리어 제어층(630), 활성층(620), 소스 전극(641) 및 드레인 전극(642)이 형성될 수 있다.
기판(601)은 다양한 형태로 형성될 수 있고, 예를들면 기판(601)은 플레이트 형상을 가질 수 있다.
기판(601)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(601)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.
또한, 다른 예로서 기판(601)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(601)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다.
선택적 실시예로서 기판(601)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다.
게이트 전극(610)은 기판(601) 상에 후술할 활성층(620)과 이격되도록 배치될 수 있다.
또한, 게이트 전극(610)은 활성층(620)의 적어도 일 영역과 중첩되도록 형성될 수 있다.
게이트 전극(610)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(610)을 형성할 수 있다.
예를들면 게이트 전극(610)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
게이트 전극(610)은 후술할 소스 전극(641) 및 드레인 전극(642) 간의 전기적 흐름을 위한 전압 인가를 수행할 수 있고, 나아가 후술할 캐리어 제어층(630)의 분극 방향을 제어하도록 전압 인가를 수행할 수 있다.
활성층(620)은 기판(601)상에 게이트 전극(610)과 이격되도록 배치될 수 있다.
활성층(620)은 게이트 전극(610)의 제어에 따라 소스 전극(641) 및 드레인 전극(642)간의 전기적 흐름이 발생할 수 있는 채널이 형성될 수 있고, 이를 통하여 소스 전극(641) 및 드레인 전극(642) 사이에 발생하는 전기적 흐름의 크기에 따라 온(on) 또는 오프(off)가 결정될 수 있다.
활성층(620)은 다양한 재료를 함유하도록 형성될 수 있다.
활성층(620)은 다양한 반도체 물질을 함유할 수 있다. 예를들면 활성층(620)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다.
또한, 활성층(620)은 다양한 물질을 함유할 수 있고, 선택적 실시예로서 활성층(620)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(620)은 산화물 반도체 물질을 함유할 수 있다.
선택적 실시예로서 활성층(620)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(620)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다.
또한, 활성층(620)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
또한, 활성층(620)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(620)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.
활성층(620)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.
일 예로서 활성층(620)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.
그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.
예를 들면 활성층(620)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다.
또한 다른 예로서 활성층(620)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
선택적 실시예로서 활성층(620)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(620)에 도핑될 수 있다.
선택적 실시예로서 활성층(620)은 채널 영역(620C), 제1 영역(620S) 및 제2 영역(620D)을 포함할 수 있다.
채널 영역(620C)은 제1 영역(620S) 및 제2 영역(620D)의 사이에 배치될 수 있다.
제1 영역(620S)은 소스 전극(641)과 연결되는 영역을 포함하고, 제2 영역(620D)은 드레인 전극(642)과 연결되는 영역을 포함할 수 있다.
선택적 실시예로서 제1 영역(620S) 및 제2 영역(620D)은 채널 영역(620C)과 상이한 전기적 특성을 가질 수 있고, 예를들면 채널 영역(620C)보다 낮은 전기적 저항을 가질 수 있고, 구체적 예로서 불순물이 도핑될 수 있다.
소스 전극(641) 및 드레인 전극(642)은 게이트 전극(610)과 이격되고 활성층(620)과 전기적으로 연결될 수 있다.
예를들면 소스 전극(641) 및 드레인 전극(642)은 활성층(620)과 접하도록 배치될 수 있고, 구체적으로 전술한 것과 같이 소스 전극(641)은 활성층(620)의 제1 영역(620S)의 상면과 접촉하여 연결되고 드레인 전극(642)은 활성층(620)의 제2 영역(620D)의 상면과 접촉하여 연결될 수 있다.
선택적 실시예로서 소스 전극(641)의 일 영역과 활성층(620)의 제1 영역(620S)의 사이에 절연층, 예를들면 게이트 절연막(650)의 일 영역이 배치될 수 있고, 게이트 절연막(650)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 소스 전극(641)의 일 영역과 활성층(620)의 제1 영역(620S)이 연결될 수 있다.
또한 드레인 전극(642)의 일 영역과 활성층(620)의 제2 영역(620D)의 사이에 절연층, 예를들면 게이트 절연막(650)의 일 영역이 배치될 수 있고, 게이트 절연막(650)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 드레인 전극(642)의 일 영역과 활성층(620)의 제2 영역(620D)이 연결될 수 있다.
선택적 실시예로서 게이트 전극(610)을 덮도록 보호층(690)이 게이트 절연막(650)상에 형성될 수 있고, 소스 전극(641)의 일 영역과 활성층(620)의 제1 영역(620S)의 사이에 절연층, 예를들면 게이트 절연막(650)의 일 영역 및 보호층(690)의 일 영역이 배치될 수 있고, 게이트 절연막(650)의 일 영역 및 보호층(690)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 소스 전극(641)의 일 영역과 활성층(620)의 제1 영역(620S)이 연결될 수 있다.
또한 드레인 전극(642)의 일 영역과 활성층(620)의 제2 영역(620D)의 사이에 절연층, 예를들면 게이트 절연막(650)의 일 영역 및 보호층(690)의 일 영역이 배치될 수 있고, 게이트 절연막(650)의 일 영역 및 보호층(690)의 일 영역에 쓰루홀이 형성되고 이러한 쓰루홀을 통하여 드레인 전극(642)의 일 영역과 활성층(620)의 제2 영역(620D)이 연결될 수 있다.
소스 전극(641) 및 드레인 전극(642)은 다양한 도전성 물질을 이용하여 형성할 수 있다.
예를들면 소스 전극(641) 및 드레인 전극(642)은 다양한 종류의 금속을 함유할 수 있다.
일 예로서 소스 전극(641) 및 드레인 전극(642)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.
또한 다른 예로서 소스 전극(641) 및 드레인 전극(642)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.
캐리어 제어층(630)은 상기 게이트 전극(610)과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성될 수 있다.
선택적 실시예로서 캐리어 제어층(630)은 제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)을 포함할 수 있다.
제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)은 서로 이격되도록 배치될 수 있다.
캐리어 제어층(630)은 다양한 자발 분극성 재료를 포함할 수 있다. 구체적 예로서 캐리어 제어층(630)은 강유전성 재료를 포함할 수 있다. 즉, 캐리어 제어층(630)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 캐리어 제어층(630)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 캐리어 제어층(630)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 캐리어 제어층(630)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 캐리어 제어층(630)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 캐리어 제어층(630)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
캐리어 제어층(630)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 캐리어 제어층(630)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)은 서로 동일한 물질을 함유할 수 있고, 예를들면 동시에 형성될 수 있다.
다른 예로서 제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)은 서로 상이한 물질을 함유할 수 있다.
캐리어 제어층(630)은 적어도 게이트 전극(610)과 중첩될 수 있다. 캐리어 제어층(630)은 게이트 전극(610)과 중첩되도록 배치되어 게이트 전극(610)의 제어를 통하여 분극 방향이 제어될 수 있다.
캐리어 제어층(630)은 활성층(620)과 중첩되도록 배치될 수 있다.
예를들면 제1 캐리어 제어층(631)은 활성층(620)의 영역 중 드레인 전극(642)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제1 캐리어 제어층(631)은 활성층(620)의 영역 중 채널 영역(620C) 및 제2 영역(620D)이 인접한 영역에 중첩되고 활성층(620)의 상면 과 접하도록 형성될 수 있다.
구체적 예로서 제1 캐리어 제어층(631)은 활성층(620)과 게이트 전극(610)의사이에 배치될 수 있다.
예를들면 제2 캐리어 제어층(632)은 활성층(620)의 영역 중 소스 전극(641)과 인접한 영역에 중첩되도록 배치될 수 있다.
또한, 선택적 실시예로서 제2 캐리어 제어층(632)은 활성층(620)의 영역 중 채널 영역(620C) 및 제1 영역(620S)이 인접한 영역에 중첩되고 활성층(620)의 상면 과 접하도록 형성될 수 있다.
구체적 예로서 제2 캐리어 제어층(632)은 활성층(620)과 게이트 전극(610)의사이에 배치될 수 있다.
이를 통하여 캐리어 제어층(630)은 게이트 전극(610)의 제어에 따라 분극 방향이 변할 수 있고, 캐리어 제어층(630)의 분극 방향의 변화에 따라 이와 인접한 활성층(620)의 영역, 예를들면 채널 영역(620C)의 영역 중 제1 영역(620S) 및 제2 영역(620D)에 인접한 영역의 캐리어 특성이 변화될 수 있고, 구체적으로 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자(600)가 n-type 또는 p-type 소자의 동작을 선택적으로 수행할 수 있다.
게이트 전극(610)과 활성층(620)의 사이에 게이트 절연막(650)이 배치될 수 있다. 게이트 절연막(650)은 게이트 전극(610)과 활성층(620)을 절연하도록 배치될 수 있다.
또한, 게이트 절연막(650)은 캐리어 제어층(230)과 인접하도록 배치될 수 있다. 예를들면 캐리어 제어층(630)의 측면과 접하도록 게이트 전극(610)과 활성층(620)의 사이에 배치될 수 있다.
예를들면 게이트 절연막(650)은 제1 캐리어 제어층(631)과 제2 캐리어 제어층(632)의 사이에 배치될 수 있고, 제1 캐리어 제어층(631)과 제2 캐리어 제어층(632)의 서로 마주보는 측면에 인접하도록 배치될 수 있다.
또한, 게이트 절연막(650)은 제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)이 서로 멀어지는 방향의 측면에 인접하도록 형성되고 전술한 것과 같이 소스 전극(641)의 일 영역과 활성층(620)의 일 영역의 사이 및 드레인 전극(642)의 일 영역과 활성층(620)의 일 영역의 사이에 배치될 수 있다.
게이트 절연막(250)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
게이트 전극(610)을 덮도록 보호층(690)이 형성될 수 있고, 선택적 실시예로서 보호층(690)은 게이트 전극(610)의 상면 및 측면과 접할 수 있다. 이를 통하여 게이트 전극(610)을 효과적으로 보호할 수 있다.
또한, 보호층(690)의 일 영역은 소스 전극(641)의 일 영역과 게이트 절연막(650)의 일 영역의 사이 및 드레인 전극(642)의 일 영역과 게이트 절연막(650)의 일 영역의 사이에 배치될 수 있다.
보호층(690)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.
또한, 선택적 실시예로서 보호층(690)은 다양한 유기물을 이용하여 형성할 수 있고, 유기 물질 함유 단층 또는 다층으로 형성될 수 있다. 일 예로서 보호층(690)에 함유되는 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
또한, 보호층(690)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
도시하지 않았으나 본 실시예의 전자 소자(600)의 경우에도 도 2(a) 및 도 2(b)의 예시적인 설명은 적용될 수 있다.
또한, 도시하지 않았으나 본 실시예의 전자 소자(600)의 경우에도 도 5의 일부 적층 구조를 선택적으로 적용할 수 있다.
선택적 실시예로서 캐리어 제어층(630)의 제1 캐리어 제어층(631) 및 제2 캐리어 제어층(632)은 활성층(620)의 상부가 아닌 하부에 배치될 수 있고, 예를들면 기판(601)과 활성층(620)의 사이에 배치될 수 있다.
또한, 구체적 예로서 제1 캐리어 제어층(631)은 활성층(620)의 영역 중 채널 영역(620C) 및 제2 영역(620D)이 인접한 영역에 중첩되고 활성층(620)의 하면과 접하도록 형성될 수 있다. 제2 캐리어 제어층(632)은 활성층(620)의 영역 중 채널 영역(620C) 및 제1 영역(620S)이 인접한 영역에 중첩되고 활성층(620)의 하면과 접하도록 형성될 수 있다.
본 실시예의 전자 소자는 게이트 전극의 제어에 따라 활성층에 형성된 채널층을 통하여 소스 전극 및 드레인 전극의 사이의 전기적 흐름을 제어할 수 있다.
또한, 본 실시예는 캐리어 제어층을 포함할 수 있고, 캐리어 제어층은 게이트 전극의 제어에 따라 다른 전기적 방향 특성을 가질 수 있고, 예를들면 분극 방향이 제어되어 전기적 쌍극자의 방향이 바뀔 수 있다.
이러한 캐리어 제어층의 전기적 쌍극자 방향에 따라 이와 인접한 활성층은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 활성층의 캐리어 타입을 용이하게 선택적으로 변화할 수 있다.
예를들면 활성층의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택하여 변화할 수 있다. 또한, 캐리어 제어층의 분극 방향은 게이트 전극의 제어에 따라 용이하게 변화될 수 있으므로 이에 대응한 활성층의 캐리어 타입도 용이하게 선택적으로 제어할 수 있다.
이를 통하여 본 실시예의 전자 소자는 캐리어 타입을 자유롭게 선택하여 n-type 동작 및 p-type 동작의 전환이 용이하게 수행될 수 있다.
결과적으로 본 실시예의 전자 소자는 재구성이 가능한(Reconfigurable) 전자 소자, 예를들면 트랜지스터로서 용이하게 적용될 수 있다.
또한, 캐리어 제어층과 인접하도록 절연층 형성하고, 이러한 절연층 상부에 소스 전극 및 드레인 전극을 형성하여 활성층, 소스 전극 및 드레인 전극의 각각의 형성 공정을 용이하게 제어하여 정밀한 패터닝을 용이하게 수행할 수 있다.
한편, 게이트 전극 상에 게이트 전극을 덮도록 보호층을 형성하여 전압 인가를 복수 회 수행하는 게이트 전극을 효과적으로 보호할 수 있다. 또한, 선택적 실시예로서 보호층의 상부에 소스 전극 및 드레인 전극을 형성하여 게이트 전극과의 간섭을 감소하거나 방지한 채 소스 전극 및 드레인 전극의 패터닝을 용이하게 진행할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
100, 200, 300, 400, 500: 전자 소자
110, 210, 310, 410, 510: 게이트 전극
120, 220, 320, 420, 520: 활성층
130, 230, 330, 430, 530: 캐리어 제어층
141, 241, 341, 441, 541: 소스 전극
142, 242, 342, 442, 542: 드레인 전극

Claims (10)

  1. 게이트 전극;
    상기 게이트 전극과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성된 캐리어 제어층;
    상기 게이트 전극과 이격되고 상기 게이트 전극 및 상기 캐리어 제어층과 중첩된 영역을 포함하고 상기 캐리어 제어층에 의하여 캐리어 특성이 변화되도록 형성된 활성층;
    상기 게이트 전극과 이격되고 상기 활성층과 전기적으로 연결되는 소스 전극; 및
    상기 게이트 전극 및 소스 전극과 이격되고 상기 활성층과 전기적으로 연결되는 드레인 전극을 포함하는 전자 소자.
  2. 제1 항에 있어서,
    상기 게이트 전극의 상기 활성층에 대한 전기적 제어를 통하여 상기 소스 전극 및 상기 드레인 전극 간의 전기적 흐름이 제어되는 것을 포함하는 전자 소자.
  3. 제1 항에 있어서,
    상기 캐리어 제어층은 상기 게이트 전극의 일 영역과 상기 활성층의 일 영역의 사이에 배치된 것을 포함하는 전자 소자.
  4. 제1 항에 있어서,
    상기 캐리어 제어층은 서로 이격되도록 배치된 제1 캐리어 제어층 및 제2 캐리어 제어층을 포함하는 전자 소자.
  5. 제1 항에 있어서,
    상기 게이트 전극, 활성층 및 캐리어 제어층이 배치되도록 형성된 기판을 더 포함하는 전자 소자.
  6. 제5 항에 있어서,
    상기 캐리어 제어층은 상기 기판과 활성층의 일 영역의 사이에 배치된 것을 포함하는 전자 소자.
  7. 제1항에 있어서,
    상기 캐리어 제어층은 자발 분극성 물질을 함유하는 것을 포함하는 전자 소자.
  8. 게이트 전극, 상기 게이트 전극과 중첩되도록 형성되고 상기 게이트 전극의 제어에 따라 분극 방향이 변하도록 형성된 캐리어 제어층, 상기 게이트 전극과 이격되고 상기 게이트 전극 및 상기 캐리어 제어층과 중첩된 영역을 포함하는 활성층, 상기 게이트 전극과 이격되고 상기 활성층과 전기적으로 연결되는 소스 전극 및 상기 게이트 전극 및 소스 전극과 이격되고 상기 활성층과 전기적으로 연결되는 드레인 전극을 포함하는 전자 소자에 대하여,
    상기 캐리어 제어층에 의하여 상기 활성층의 캐리어 특성이 변화시키는 것을 포함하는 전자 소자 제어 방법.
  9. 제8 항에 있어서,
    상기 캐리어 제어층의 분극 방향이 변화함에 따라 상기 활성층의 캐리어 타입을 정공 또는 전자 중 하나의 타입으로 선택적으로 변화하는 것을 포함하는 전자 소자 제어 방법.
  10. 제8 항에 있어서,
    상기 게이트 전극의 상기 활성층에 대한 전기적 제어를 통하여 상기 소스 전극 및 상기 드레인 전극 간의 전기적 흐름을 제어하는 것을 포함하는 전자 소자 제어 방법.
KR1020200068607A 2020-06-05 2020-06-05 전자 소자 및 전자 소자 제어 방법 KR102343346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200068607A KR102343346B1 (ko) 2020-06-05 2020-06-05 전자 소자 및 전자 소자 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200068607A KR102343346B1 (ko) 2020-06-05 2020-06-05 전자 소자 및 전자 소자 제어 방법

Publications (2)

Publication Number Publication Date
KR20210151583A true KR20210151583A (ko) 2021-12-14
KR102343346B1 KR102343346B1 (ko) 2021-12-24

Family

ID=78902751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200068607A KR102343346B1 (ko) 2020-06-05 2020-06-05 전자 소자 및 전자 소자 제어 방법

Country Status (1)

Country Link
KR (1) KR102343346B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577815B1 (ko) * 2022-04-15 2023-09-11 연세대학교 산학협력단 재구성 가능한 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005095A (ja) * 2004-06-16 2006-01-05 Ngk Insulators Ltd 基板加熱装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005095A (ja) * 2004-06-16 2006-01-05 Ngk Insulators Ltd 基板加熱装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577815B1 (ko) * 2022-04-15 2023-09-11 연세대학교 산학협력단 재구성 가능한 트랜지스터

Also Published As

Publication number Publication date
KR102343346B1 (ko) 2021-12-24

Similar Documents

Publication Publication Date Title
US9349802B2 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
US8513636B2 (en) Vertical diodes for non-volatile memory device
US8546785B2 (en) Memristive device
US8373237B2 (en) Transistor and method of manufacturing the same
US11532709B2 (en) Field effect transistor including channel formed of 2D material
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
US10522664B2 (en) Electronic device including a tunnel layer
US11362180B2 (en) Semiconductor device and manufacturing method thereof
WO2012087660A2 (en) Semiconductor device contacts
EP3855507B1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
JP2017055082A (ja) 不揮発性記憶装置の製造方法
WO2013019228A1 (en) Nitride-based memristors
CN113224144A (zh) 包括二维半导体材料的半导体器件
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
US8658999B2 (en) Semiconductor device
KR102343346B1 (ko) 전자 소자 및 전자 소자 제어 방법
KR102311676B1 (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
EP3965164A1 (en) Field effect transistor and method of manufacturing the same
KR20220148640A (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR20210075727A (ko) 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
KR102343347B1 (ko) 전자 소자 및 전자 소자 제조 방법
KR20230173461A (ko) 선택 소자 및 이를 포함하는 반도체 장치
CN118084044A (zh) 结晶InZnO氧化物半导体、其形成方法、和包括结晶InZnO氧化物半导体的半导体器件

Legal Events

Date Code Title Description
GRNT Written decision to grant