KR102444272B1 - 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법 - Google Patents

원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR102444272B1
KR102444272B1 KR1020200059006A KR20200059006A KR102444272B1 KR 102444272 B1 KR102444272 B1 KR 102444272B1 KR 1020200059006 A KR1020200059006 A KR 1020200059006A KR 20200059006 A KR20200059006 A KR 20200059006A KR 102444272 B1 KR102444272 B1 KR 102444272B1
Authority
KR
South Korea
Prior art keywords
thin film
chalcogenide
forming
precursor
based thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200059006A
Other languages
English (en)
Other versions
KR20210142321A (ko
Inventor
황철성
하만익
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020200059006A priority Critical patent/KR102444272B1/ko
Priority to US17/322,548 priority patent/US12356873B2/en
Publication of KR20210142321A publication Critical patent/KR20210142321A/ko
Priority to KR1020220114961A priority patent/KR102529144B1/ko
Application granted granted Critical
Publication of KR102444272B1 publication Critical patent/KR102444272B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 적용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법에 관해 개시되어 있다. 개시된 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법은 기판이 구비된 반응 챔버 내에 Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체를 포함하는 제 1 소오스 가스를 공급하는 제 1 단계, 상기 반응 챔버 내에 제 1 퍼지 가스를 공급하는 제 2 단계, 상기 반응 챔버 내에 Se 전구체를 포함하는 제 2 소오스 가스 및 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진시키는 반응촉진 가스를 공급하는 제 3 단계 및 상기 반응 챔버 내에 제 2 퍼지 가스를 공급하는 제 4 단계를 포함할 수 있다.

Description

원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법{Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming switching device using the same and method of manufacturing memory device}
본 발명은 박막 형성 방법 및 이를 적용한 소자 제조 방법에 관한 것으로서, 더욱 상세하게는 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법과 이를 적용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법에 관한 것이다.
칼코게나이드(chalcogenide)는 적어도 하나의 16족(칼코겐) 원소와 하나 이상의 양전성(electropositive) 원소로 구성된 화합물이다. 16족 원소는 모두 칼코겐 원소이지만, 산소 이외에 다른 16족 원소를 포함하지 않는 산화물의 경우, 보통 칼코게나이드라 하지 않는다.
칼코게나이드계 박막을 형성함에 있어서 원자층 증착(atomic layer deposition)(ALD) 공정이 이용될 수 있다. ALD 공정을 이용하면, 자기-제한적 성장 특성(self-limited growth nature)에 기인하여, 복잡한 표면 구조를 갖는 기판 상에 컨포멀하게(conformally) 원자 스케일(atomic scale)을 갖는 기능성 박막을 형성할 수 있다. 특히, 고집적 소자 및 수직 구조를 갖는 메모리 소자 등의 제조시 우수한 단차 피복(step coverage) 특성을 갖는 ALD 공정이 스퍼터(sputter) 공정 보다 유용하게 적용될 수 있다.
그런데 칼코게나이드계 박막을 ALD 공정으로 형성함에 있어서, 전구체(precursor) 물질 및 증착 온도(공정 온도)와 관련해서 여러 가지 문제가 발생할 수 있다. 일반적으로, Ge의 산화 상태(oxidation state)가 +4가인 Ge 전구체, 즉, Ge(Ⅳ) 전구체가 사용되는데, 이러한 전구체는 약 100℃ 이하의 저온 증착 공정에 적합할 수 있다. 증착 온도를 약 100℃ 이상으로 높이면 박막이 잘 응착되지 않는 문제가 발생하기 때문에, 증착 온도는 대략 저온 구간인 70 ∼ 80℃ 범위에서 정해질 수 있다. 그러나, 이러한 낮은 온도 범위에서 증착된 박막은 밀도 및 강도가 낮을 뿐만 아니라 양호한 특성을 얻을 수 없는 경우가 일반적이어서 실제 소자의 제조시 적합하지 않을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 우수한 물성을 갖는 칼코게나이드계 박막을 형성할 수 있는 원자층 증착 공정을 이용한 박막 형성 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 우수한 막질, 우수한 스위칭 특성 및 우수한 내구성을 갖는 칼코게나이드계 박막을 형성할 수 있는 원자층 증착 공정을 이용한 박막 형성 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 박막 형성 방법을 적용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 원자층 증착(atomic layer deposition)(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법으로, 기판이 구비된 반응 챔버 내에, Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체를 포함하는 제 1 소오스 가스를 공급하는 제 1 단계; 상기 반응 챔버 내에 제 1 퍼지 가스를 공급하는 제 2 단계; 상기 반응 챔버 내에 Se 전구체를 포함하는 제 2 소오스 가스 및 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진시키는 반응촉진 가스를 공급하는 제 3 단계; 및 상기 반응 챔버 내에 제 2 퍼지 가스를 공급하는 제 4 단계를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법이 제공된다.
상기 Ge 전구체는 Ge(Ⅱ)-guanidinate를 포함할 수 있다.
상기 Ge 전구체는 GeⅡN(CH3)2[(NiPr)2CN(CH3)2]를 포함할 수 있다.
상기 제 2 소오스 가스와 상기 반응촉진 가스는 상기 반응 챔버 내에 동시에 공급될 수 있다.
상기 반응촉진 가스는 NH3를 포함할 수 있다.
상기 반응촉진 가스는 상기 기판 상에서 상기 Ge 전구체와 반응하여 Ge(NH2)를 형성하도록 구성될 수 있다.
상기 Se 전구체는 산화 상태(oxidation state)가 -2가인 Se를 포함할 수 있다.
상기 Se 전구체는 [(CH3)3Si]2Se를 포함할 수 있다.
상기 칼코게나이드계 박막의 형성 방법은 Ge와 Se의 비율이 1:1인 화학양론적인(stoichiometric) GeSe를 형성하도록 구성될 수 있다.
상기 칼코게나이드계 박막의 형성 방법에서 증착 온도는 약 70∼200℃ 범위일 수 있다.
상기 제 1 내지 4 단계를 복수 회 반복 수행할 수 있다.
상기 칼코게나이드계 박막을 어닐링(annealing)하는 단계를 더 수행할 수 있다.
상기 칼코게나이드계 박막을 어닐링(annealing)하는 단계는 약 200∼500℃의 온도로 수행할 수 있다.
본 발명의 다른 실시예에 따르면, 스위칭 소자의 형성 방법에 있어서, 전술한 원자층 증착(ALD) 공정을 이용해서 칼코게나이드계 박막을 형성하는 단계를 포함하는 스위칭 소자의 형성 방법이 제공된다. 여기서, 상기 스위칭 소자는 OTS(Ovonic threshold switch) 소자를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 메모리 요소 및 상기 메모리 요소에 전기적으로 연결된 스위칭 소자를 포함하는 메모리 소자의 제조 방법에 있어서, 상기한 방법을 이용해서 스위칭 소자를 형성하는 단계를 포함하는 메모리 소자의 제조 방법이 제공된다.
본 발명의 실시예들에 따르면, 원자층 증착 공정을 이용해서 우수한 물성을 갖는 칼코게나이드계 박막을 형성할 수 있다. 특히, 본 발명의 실시예들에 따르면, 원자층 증착 공정을 이용해서 우수한 막질, 우수한 스위칭 특성 및 우수한 내구성을 갖는 칼코게나이드계 박막을 용이하게 형성할 수 있다.
이러한 실시예들에 따른 박막 형성 방법을 적용하면, 우수한 성능을 갖는 스위칭 소자 및 이를 포함하는 메모리 소자를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 Ge 전구체를 예시적으로 보여주는 화학 구조식이다.
도 3은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 Se 전구체를 예시적으로 보여주는 화학 구조식이다.
도 4는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 반응촉진 가스의 분자 구조를 예시적으로 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 반응 메커니즘을 예시적으로 설명하기 위한 도면이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 칼코게나이드계 박막의 형성 방법에서 Ge 전구체의 주입/퍼지 시간 및 Se 전구체와 반응촉진 가스의 주입/퍼지 시간에 따른 ALD 포화 거동(saturation behavior)을 평가한 결과를 보여주는 그래프이다.
도 7은 본 발명의 일 실시예에 따른 칼코게나이드 박막의 형성 방법에서 ALD 사이클 횟수에 따른 박막 밀도 및 조성비의 변화를 보여주는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 칼코게나이드 박막의 형성 방법에서 박막의 성장 속도(growth rate)에 미치는 기판 온도의 영향을 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XRR(X-ray reflectivity) 스펙트라를 보여주는 그래프이다.
도 10은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 AES(Auger electron spectroscopy) 깊이 프로파일(depth profile) 분석 결과를 보여주는 그래프이다.
도 11은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XPS(X-ray photoelectron spectroscopy) 분석 결과를 보여주는 그래프이다.
도 12는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XPS 분석 결과를 보여주는 그래프이다.
도 13은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)의 AFM(atomic force microscope) 이미지를 보여주는 도면이다.
도 14는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)의 SEM(scanning electron microscope) 이미지를 보여주는 도면이다.
도 15는 본 발명의 일 실시예에 따른 것으로, 홀(hole) 구조를 갖는 기판에 형성된 칼코게나이드계 박막(GeSe)의 TEM(transmission electron microscopy) 단면 이미지를 보여주는 도면이다.
도 16은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XRD(X-ray diffraction) 분석 결과를 보여주는 그래프이다.
도 17은 본 발명의 일 실시예에 따라 제조된 칼코게나이드계 박막의 전기적 테스트를 위한 테스트용 OTS(Ovonic threshold switch) 소자의 구조를 보여주는 단면도이다.
도 18은 도 17의 테스트용 OTS 소자에 대한 펄스 테스트 결과를 보여주는 그래프이다.
도 19는 도 17의 테스트용 OTS 소자에 대한 내구성 테스트 결과를 보여주는 그래프이다.
도 20은 도 17의 테스트용 OTS 소자에 대한 전압-전류 특성 평가 결과를 보여주는 그래프이다.
도 21은 본 발명의 일 실시예에 따라 제조될 수 있는 메모리 소자의 기본 구조(셀 구조)를 개략적으로 보여주는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명학하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다.
아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 1을 참조하면, 본 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법은 Ge-Se계 박막을 형성하는 방법일 수 있다. 상기 칼코게나이드계 박막의 형성 방법은 기판(피증착 기판)(미도시)이 구비된 반응 챔버(미도시) 내에, Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체를 포함하는 제 1 소오스 가스를 공급하는 제 1 단계(S1), 상기 반응 챔버 내에 제 1 퍼지 가스를 공급하는 제 2 단계(S2), 상기 반응 챔버 내에 Se 전구체를 포함하는 제 2 소오스 가스 및 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진시키는 반응촉진 가스를 공급하는 제 3 단계(S3) 및 상기 반응 챔버 내에 제 2 퍼지 가스를 공급하는 제 4 단계(S4)를 포함할 수 있다.
상기 Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체는, 예컨대, Ge(Ⅱ)-guanidinate를 포함할 수 있다. 구체적인 예로, 상기 Ge 전구체는 Ge(Ⅱ)-amido guanidinate 일 수 있다. Ge(Ⅱ)-amido guanidinate는 Ge(guan)NMe2로 표현될 수 있고, 여기서, guan은 (iPrN)2CNMe2 일 수 있고, Me는 CH3 일 수 있다. 다시 말해, Ge(Ⅱ)-amido guanidinate는 GeⅡN(CH3)2[(NiPr)2CN(CH3)2]로 표현될 수 있다. 여기서, iPr은 isopropyl group을 나타낸다. Ge(Ⅱ)-amido guanidinate는 기존의 Ge(Ⅳ) 전구체 보다 상대적으로 고온의 증착 공정에 적합한 전구체일 수 있다. Ge(Ⅱ)-amido guanidinate에서는 Ge와 N 사이의 이좌 결합(bidentate bonding)으로 인해 비교적 높은 열분해 저항성을 가질 수 있다. 이와 관련해서, Ge(Ⅱ)-amido guanidinate와 같은 Ge(Ⅱ) 전구체를 사용하면, ALD 공정시 증착 온도를 100℃ 이상으로 올려줄 수 있고, 형성되는 칼코게나이드 박막의 밀도, 강도 및 막질을 향상하는데 유리할 수 있다. 여기서는, 상기 Ge 전구체, 즉, Ge(Ⅱ) 전구체의 구체적인 물질로 Ge(Ⅱ)-guanidinate를 예시하였지만, 실시예에 사용가능한 Ge(Ⅱ) 전구체는 Ge(Ⅱ)-guanidinate로 한정되지 않고 달라질 수 있다.
상기 Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체, 즉, Ge(Ⅱ) 전구체를 사용하면, Ge와 Se가 실질적으로 1:1 비율로(즉, 화학양론적인) 화합물을 형성한 GeSe를 용이하게 형성할 수 있다. Ge와 Se의 비율이 실질적으로 1:1인 화학양론적인(stoichiometric) GeSe 물질은 우수한 스위칭 특성, 예컨대, 우수한 OTS(Ovonic threshold switch) 특성을 나타낼 수 있다.
상기 Se 전구체는 산화 상태(oxidation state)가 -2가인 Se를 포함할 수 있다. 예컨대, 상기 Se 전구체는 (Me3Si)2Se를 포함할 수 있고, 여기서, Me는 CH3 일 수 있다. 상기 Se 전구체는 [(CH3)3Si]2Se를 포함할 수 있다. 그러나 상기 Se 전구체의 구체적인 물질은 예시적인 것에 불과하고, 이는 다양하게 변화될 수 있다. 상기 Se 전구체를 포함하는 상기 제 2 소오스 가스는 '반응 가스'라고 칭할 수도 있다.
상기 반응촉진 가스는 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진하는 역할, 예컨대, 촉매제와 같은 역할을 할 수 있다. 즉, 상기 반응촉진 가스는 일종의 촉매일 수 있다. 상기 Ge 전구체, 즉, Ge(Ⅱ) 전구체는 Ge(Ⅳ) 전구체 보다 안정성이 강하기 때문에, 상기 반응촉진 가스를 사용하지 않으면, 상기 Se 전구체와 ALD 반응을 잘 일으키지 않을 수 있다. 본 실시예에서는 Ge(Ⅱ) 전구체를 사용하면서, ALD 반응을 촉진시킬 수 있는 상기 반응촉진 가스를 사용함으로써, 용이하게 칼코게나이드계 박막을 형성할 수 있다. 상기 반응촉진 가스는, 예컨대, NH3를 포함할 수 있다. 상기 반응촉진 가스는 NH3 가스일 수 있다. 상기 반응촉진 가스는 상기 기판 상에서 상기 Ge 전구체와 반응하여 Ge(NH2)를 형성할 수 있고, 상기 기판 상에서 Ge(NH2)가 Se 전구체와 반응하여 Ge-Se 결합이 형성될 수 있다. 상기 반응촉진 가스가 NH3를 포함하는 경우, NH3는 상기 Se 전구체와 반응하여 SeH2를 형성하기 보다는, 앞서 설명한 바와 같이, 기판 상에서 Ge 전구체와 반응하여 Ge(NH2)를 형성하거나 Ge 전구체와 결합할 수 있다. 또한, 후술하는 것과 같이, 상기 반응촉진 가스는 통상의 ALD가 저온 공정임에 반해 100 ℃ 내지 200 ℃의 고온 공정의 가능하도록 하여 고온 공정인 화학기상증착(CVD)을 ALD 공정을 통해 얻을 수 있는 이점이 제공된다.
상기 Se 전구체를 포함하는 상기 제 2 소오스 가스와 상기 반응촉진 가스는 상기 반응 챔버 내에 동시에 공급될 수 있다. 상기 제 2 소오스 가스와 상기 반응촉진 가스를 동시에 반응 챔버에 공급함으로써, 상기 반응촉진 가스로 Ge 전구체를 활성화[예컨대, Ge(NH2) 형성]하고, Ge 전구체와 Se 전구체 사이의 자발적인 반응을 용이하게 유도할 수 있다. 만약 상기 반응촉진 가스를 사용하지 않을 경우, 상기 Ge 전구체와 상기 Se 전구체 사이에 낮은 반응성으로 인해 박막 성장이 이루어지지 않을 수 있다. 또한, 만일 상기 반응촉진 가스를 상기 제 2 소오스 가스와 동시에 주입하지 않고, 상기 제 2 소오스 가스의 공급 및 상기 제 2 퍼지 가스의 공급 후에 상기 반응촉진 가스를 별도로 반응 챔버 내에 공급하는 경우에도, 목적하는 박막의 성장이 제대로 이루어지지 않을 수 있다. 또한, 만일 상기 제 1 소오스 가스의 공급 및 상기 제 1 퍼지 가스의 공급 후에 상기 반응촉진 가스를 별도로 주입하고, 상기 제 2 소오스 가스 및 상기 제 2 퍼지 가스를 공급하는 경우에도, 목적하는 박막의 성장이 제대로 이루어지지 않을 수 있다. 또한, 만일 상기 제 1 소오스 가스의 공급과 함께(동시에) 상기 반응촉진 가스를 주입하고, 후속하여 상기 제 1 퍼지 가스와 상기 제 2 소오스 가스 및 상기 제 2 퍼지 가스를 차례로 공급하는 경우에도, 목적하는 박막의 성장이 제대로 이루어지지 않을 수 있다. 본 실시예에서와 같이, 상기 반응촉진 가스를 상기 제 2 소오스 가스와 동시에 주입할 경우(즉, coinjecting), 화학양론적인(stoichiometric) GeSe 필름이 용이하게 잘 형성될 수 있다.
상기 제 1 퍼지 가스와 제 2 퍼지 가스는 Ar 또는 N2와 같은 비활성 가스일 수 있다. 여기서는, Ar 가스를 상기 제 1 및 제 2 퍼지 가스로 사용한 경우를 도시하였지만, 퍼지 가스의 종류는 달라질 수 있다.
제 1 내지 4 단계(S1∼S4)는 복수 회 반복 수행될 수 있다. 다시 말해, 제 1 내지 4 단계(S1∼S4)는 ALD 공정의 기본적인 사이클(cycle)을 구성할 수 있고, 이러한 사이클이 여러 번 반복해서 수행될 수 있다.
한편, 상기 칼코게나이드 박막이 증착되는 기판(즉, 피증착 기판)(미도시)은 다양한 기판 중에서 선택될 수 있다. 상기 기판의 표면부에는 절연성 물질층이 구비되거나, 도전성 물질층(금속성 물질층)이 구비되거나, 절연성 물질층과 도전성 물질층이 혼재하여 구비될 수 있다. 상기 절연성 물질층은, 예컨대, SiO2와 Si3N4 등을 포함할 수 있고, 상기 도전성 물질층은, 예컨대, TiN과 같은 금속 화합물이나 금속을 포함할 수 있다. 기판의 종류/물질/구성은 다양하게 변화될 수 있다.
도 1을 참조하여 설명한 실시예에 따른 칼코게나이드계(Ge-Se계) 박막을 형성하는 단계에서 '증착 온도'는 약 70∼200℃ 정도의 범위에서 결정될 수 있다. 여기서, 상기 증착 온도는 박막 형성 시에 피증착 기판의 온도에 대응될 수 있다. 즉, 반응 챔버 내에 구비된 기판을 상기한 온도 범위로 가열한 상태에서 해당 ALD 박막 증착 공정을 수행할 수 있다. 본 실시예에 따른 ALD 공정에서의 증착 온도는 약 70∼180℃ 정도 또는 약 100∼200℃ 정도일 수 있다. 이러한 본원의 증착 온도는 종래 ALD 공정에서의 증착 온도(대략 70∼80℃) 보다 높을 수 있다. 이와 관련해서, 실시예에 따른 ALD 공정에 의해 형성되는 박막은 밀도, 강도, 막질, 물성 등의 측면에서 우수한 특성을 가질 수 있다. 또한, 실시예에 따른 ALD 공정에 의해 형성되는 박막은 우수한 스위칭 특성 및 우수한 내구성 등을 가질 수 있다.
본 실시예에 따라 형성된 칼코게나이드계 박막, 예컨대, Ge-Se계 박막은 증착된 상태(as-deposited state)에서 비정질(amorphous)이거나 비정질 상을 포함할 수 있다. 증착 온도에 따라, Ge-Se계 박막의 막질이 달라질 수 있다. 또한, 실시예에 따라 형성된 칼코게나이드계 박막에 대한 후속 어닐링 공정을 더 수행할 수 있다. 상기 어닐링 온도는 약 200∼500℃ 정도의 범위 또는 약 200∼400℃ 정도의 범위에서 결정될 수 있다. 어닐링 온도에 따라 막질이 변화될 수 있고, 어닐링 온도가 높을 경우, 칼코게나이드계 박막의 적어도 일부가 결정화될 수 있다. 그러나 상기 칼코게나이드계 박막(Ge-Se계 박막)이 반드시 비정질 상태만으로 증착되는 것은 아닐 수 있다. 경우에 따라, 상기 칼코게나이드계 박막(Ge-Se계 박막)은 비정질과 결정질이 혼합된 상태로 증착될 수도 있다.
일 실험예에 따른 박막 형성 방법은 다음과 같을 수 있다.
GeSe 필름들은 12 인치 지름의 샤워헤드 및 8 인치 웨이퍼 스케일에 적합한 기판 히터를 갖는 ALD 반응기(reactor)에서 증착되었다. Ge 전구체 및 Se 전구체는 각각 65℃ 및 30℃ 온도로 히팅되었다. 상기 필름들은 Si/SiO2 또는 Si/TiN 기판(여기서, SiO2 및 TiN이 상면부) 상에 성장되었고, 증착 온도(기판 온도) 범위는 대략 70∼200℃ (70∼180℃) 정도였다. 상기 전구체들은 Ar 캐리어 가스에 의해 50 sccm의 유량(flow rate)으로 ALD 챔버로 주입되었고, 퍼지 공정을 위해서는 Ar 가스가 200 sccm으로 주입되었으며, 반응촉진 가스(NH3 가스)는 50 sccm으로 주입되었다. 전구체 주입 펄스 시간 및 퍼지 펄스 시간은 다양하게 조절되었다. Ge 전구체의 주입/퍼지 시간은, 예컨대, 3s/15s 또는 3s/20s 정도일 수 있고, Se 전구체의 주입/퍼지 시간은, 예컨대, 5s/15s 또는 5s/20s 정도일 수 있다. 그러나 이러한 전구체 주입/퍼지 시간은 예시적인 것에 불과하고 다양하게 변화될 수 있다. 또한, 앞서 설명한 실험예의 다양한 조건들은 예시적인 것에 불과하고, 본원은 이에 한정되지 아니하며 다양하게 변화될 수 있다.
도 2는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 Ge 전구체를 예시적으로 보여주는 화학 구조식이다. 왼쪽 도면은 화학 구조식이고, 오른쪽 도면은 화학 구조식에 대응하는 분자 구조를 보여준다.
도 2를 참조하면, Ge 전구체는 Ge의 산화 상태(oxidation state)가 +2가인 전구체로서, 예컨대, Ge(Ⅱ)-amido guanidinate 일 수 있다. Ge(Ⅱ)-amido guanidinate는 Ge(guan)NMe2로 표현될 수 있고, 여기서, guan은 (iPrN)2CNMe2 일 수 있으며, Me는 CH3 일 수 있다. Ge(Ⅱ)-amido guanidinate는 두 개의 음이온성 리간드(anionic ligands), 즉, dimethylamino (NMe2) 및 bidentate guanidinate [guan = (iPrN)2CNMe2] 리간드를 포함할 수 있다. 또한, Ge(Ⅱ)-amido guanidinate는 p 전자들이 세 개의 C-N 결합(bonds)에 대해 비편재화된(delocalized) 세 개의 전자 공명 구조(electronic resonance structures)를 가질 수 있다. DFT(density functional theory) 계산에 따르면, Ge-guan 사이의 BDE(bond dissociation energy)는 3.82 eV 정도로 Ge-NMe2 사이의 BDE (약 2.77 eV) 보다 큰 것으로 나타났다.
도 3은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 Se 전구체를 예시적으로 보여주는 화학 구조식이다. 왼쪽 도면은 화학 구조식이고, 오른쪽 도면은 화학 구조식에 대응하는 분자 구조를 보여준다.
도 3을 참조하면, Se 전구체는 Se의 산화 상태(oxidation state)가 -2가인 전구체로서, 예컨대, (Me3Si)2Se 일 수 있고, 여기서, Me는 CH3 일 수 있다. 다시 말해, Se 전구체는 [(CH3)3Si]2Se 일 수 있다. Se 전구체의 물질은 (Me3Si)2Se로 한정되지 않고 다양하게 변화될 수 있다.
도 4는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 반응촉진 가스의 분자 구조를 예시적으로 보여주는 도면이다.
도 4를 참조하면, 반응촉진 가스는, 예컨대, NH3(암모니아) 가스일 수 있다. 그러나 상기 반응촉진 가스는 NH3와 함께 다른 물질을 더 포함하거나, NH3 이외에 다른 물질을 포함할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법에 적용될 수 있는 반응 메커니즘을 예시적으로 설명하기 위한 도면이다. 즉, 도 5는 Ge 전구체와 NH3 반응촉진 가스 및 Se 전구체 사이의 반응 메커니즘을 보여주는 도면이다.
도 5를 참조하면, (A)단계는 guanidinate 리간드(ligand)를 갖는 초기의 Ge-terminated 표면을 보여준다. Ge-guan 사이의 본딩 에너지(3.82 eV)가 Ge-NMe2 사이의 본딩 에너지(2.77 eV) 보다 크기 때문에, 기판(피증착 기판)은 -Ge(NMe2)가 아닌 -Ge(guan)으로 종결된(terminated) 표면 상태를 가질 수 있다. 다시 말해, Ge 전구체가 반응 챔버 내에 공급되면, 기판의 표면에 -Ge-guan 상태로 결합될 수 있다.
Se 전구체인 (Me3Si)2Se와 함께 동시 주입된 NH3 분자는, (B)단계에 도시된 바와 같이, 표면 반응을 통해서 기판 표면의 -Ge(guan)을 -Ge(NH2)로 변환시킬 수 있다. 기판 표면에서 -Ge(guan)과 NH3의 고립 전자쌍(lone pair electron)이 반응하여 -Ge(NH2)가 형성될 수 있다. 즉, NH3 분자는 기판 상에서 Ge 전구체 물질과 반응하여 Ge(NH2)를 형성할 수 있다.
(C)단계에 도시된 바와 같이, 기판 표면에 형성된 -Ge(NH2)는 (Me3Si)2Se와 반응하여 Ge-Se 결합을 형성할 수 있다. 즉, -Ge(NH2)와 (Me3Si)2Se 사이의 리간드 교환(ligand exchange) 반응에 의해 기판 상에 Ge-Se 결합 물질이 잔류될 수 있다. 결과적으로, 기판 상에 GeSe 물질이 형성될 수 있다.
상기한 (B)단계에서 일어나는 반응은 아래의 화학식 1과 같이 정리할 수 있다. 이러한 반응은 DFT(density functional theory) 계산에 의해 에너지적으로 유리한 것으로 입증된다(ΔG = -129.3 kJ/mol).
Figure 112020049778089-pat00001
(C)단계에서 일어나는 반응은 아래의 화학식 2와 같이 정리할 수 있다. 이러한 반응은 DFT 계산에 의해 에너지적으로 유리한 것으로 입증된다(ΔG = -70.9 kJ/mol).
Figure 112020049778089-pat00002
도 5 및 상기 화학식 1, 2를 참조하여 실시예에 따른 박막 형성 방법에서의 반응 메커니즘을 구체적으로 설명하였지만, 이는 예시적인 것에 불과하고 다양하게 변화될 수 있다. 여기서 개시하지 않은 다른 반응들이 발생할 수도 있고, 사용하는 물질의 종류에 따라 반응식은 달라질 수 있다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 칼코게나이드계 박막의 형성 방법에서 Ge 전구체의 주입/퍼지 시간 및 Se 전구체와 반응촉진 가스의 주입/퍼지 시간에 따른 ALD 포화 거동(saturation behavior)을 평가한 결과를 보여주는 그래프이다.
도 6a는 Ge 전구체의 펄스(주입) 시간 변화에 따른 박막 성장 속도(growth rate)의 변화 및 GeSe 박막의 조성(조성비) 변화를 보여준다.
도 6b는 Ge 퍼지(즉, 제 1 퍼지) 시간 변화에 따른 박막 성장 속도(growth rate)의 변화 및 GeSe 박막의 조성(조성비) 변화를 보여준다.
도 6c는 Se 전구체와 NH3 가스(반응촉진 가스)의 펄스(주입) 시간 변화에 따른 박막 성장 속도(growth rate)의 변화 및 GeSe 박막의 조성(조성비) 변화를 보여준다.
도 6d는 Se/NH3 퍼지(즉, 제 2 퍼지) 시간 변화에 따른 박막 성장 속도(growth rate)의 변화 및 GeSe 박막의 조성(조성비) 변화를 보여준다.
도 6a 내지 도 6d 각각은 기판이 Si/SiO2 기판인 경우의 결과(SiO2로 표시)와 Si/TiN 기판인 경우의 결과(TiN로 표시)를 포함한다. 도 6a 내지 도 6d의 결과는 모두 기판 온도(증착 온도)가 70℃인 경우이다.
도 6a 내지 도 6d를 참조하면, 각 경우에서의 ALD 포화 거동(saturation behavior)을 확인할 수 있다. 또한, 형성되는 GeSe 박막은 Ge와 Se의 비율이 약 1:1인 화학양론적 조성을 갖는 것을 알 수 있다. 이러한 결과를 기초해서, 실시예에 따른 박막 형성 방법에서 Ge 전구체의 주입/퍼지 시간 및 Se 전구체와 반응촉진 가스의 주입/퍼지 시간이 적절히 선택될 수 있다.
부가적으로, Se의 전기음성도(electronegativity)(약 2.6)는 Te의 전기음성도(약 2.1)보다 높기 때문에, GeSe의 성장 속도는 GeTe의 성장 속도보다 다소 낮을 수 있다. 70℃에서의 GeSe의 성장 속도는 약 47 ngㆍcm-2ㆍcy-1 정도일 수 있다.
도 7은 본 발명의 일 실시예에 따른 칼코게나이드 박막의 형성 방법에서 ALD 사이클 횟수에 따른 박막(층) 밀도 및 조성비의 변화를 보여주는 그래프이다. 이때, 박막의 증착 온도는 70℃ 였다.
도 7을 참조하면, 박막 성장을 위한 ALD 사이클 횟수가 증가할수록 박막 밀도가 증가하는 것을 알 수 있다. 박막 밀도는 선형적으로 비교적 일정하게 증가하였다. 조성비의 경우, ALD 사이클 횟수가 증가해도 1:1의 화학양론적 조성이 잘 유지되었다.
도 8은 본 발명의 일 실시예에 따른 칼코게나이드 박막의 형성 방법에서 박막의 성장 속도(growth rate)에 미치는 기판 온도의 영향을 보여주는 그래프이다.
도 8을 참조하면, SiO2 및 TiN 기판 상에서 약 70∼180℃ 정도의 온도(기판 온도)에서 약 45∼50 ngㆍcm-2ㆍcy-1 정도의 안정적인 성장 속도가 얻어지는 것을 확인할 수 있다. 전구체들은 비교적 높은 열적 안정성을 갖기 때문에, 비교적 높은 증착 온도(기판 온도)에서도 안정적인 성장 특성을 나타낼 수 있다. Ge 전구체의 경우, 약 187℃ 정도까지 안정적일 수 있다.
도 8은 증착되는 GexSe(1-x) 박막에서의 x의 변화(즉, 조성비 변화)를 함께 보여준다. 그 결과를 참조하면, 본 실험에서의 최고 온도인 180℃ 까지 약 1:1의 화학양론적 조성이 잘 유지되는 것을 알 수 있다.
도 9는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XRR(X-ray reflectivity) 스펙트라를 보여주는 그래프이다. 도 9의 (a)는 증착 온도가 70℃인 경우이고, (b)는 증착 온도가 130℃인 경우이고, (c)는 증착 온도가 180℃인 경우이다. 도 9의 그래프들에서 X축은 X-ray의 입사각(incident angle)을 나타낸다.
도 9의 결과로부터 박막(GeSe)의 밀도를 측정할 수 있다. (a)의 GeSe 박막은 약 2.519 g/cm3 정도의 밀도를, (b)의 GeSe 박막은 약 3.227 g/cm3 정도의 밀도, (c)의 GeSe 박막은 약 4.513 g/cm3 정도의 밀도를 가질 수 있다. 증착 온도가 높을수록 박막의 밀도가 증가할 수 있다. 본 실험에서 형성된 GeSe 박막들은 모두 비정질(amorphous) 박막일 수 있다. (c)의 GeSe 박막, 즉, 180℃의 증착 온도에서 형성된 GeSe 박막의 밀도(4.513 g/cm3)는 결정질(crystalline) 구조를 갖는 일반적인 GeSe의 밀도(5.56 g/cm3)의 약 81.1% 정도에 해당된다. 실시예에 따른 방법을 이용하면, 낮은 결함 레벨을 갖는 고밀도의 칼코게나이드계 박막을 형성할 수 있다.
도 10은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 AES(Auger electron spectroscopy) 깊이 프로파일(depth profile) 분석 결과를 보여주는 그래프이다. 도 10의 (a)는 90℃에서 증착된 GeSe 박막에 대한 결과이고, (b)는 130℃에서 증착된 GeSe 박막에 대한 결과이며, (c)는 소정의 기준 온도에서 증착된 GeSe 박막에 대한 결과이다. 상기 기준 온도는 130℃ 보다 높은 온도일 수 있다. 도 10은 절대적인 농도 분석은 반영되지 않은 결과이고, 다만 각 구성 물질이나 불순물의 상대적인 변화를 확인하기 위한 것이다.
도 10을 참조하면, 각각의 증착 온도에서 GeSe 박막에 포함된 C, N, O 등의 불순물 함유량을 대략적으로 평가할 수 있다.
도 11은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XPS(X-ray photoelectron spectroscopy) 분석 결과를 보여주는 그래프이다. 도 11의 (a)는 70℃에서 증착된 GeSe 박막에 대한 결과이고, (b)는 180℃에서 증착된 GeSe 박막에 대한 결과이다. 도 11의 (a), (b)는 Ge 3d 피크(peak)의 XPS 스펙트라(spectra)를 보여준다.
도 12는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XPS 분석 결과를 보여주는 그래프이다. 도 12의 (a)는 70℃에서 증착된 GeSe 박막에 대한 결과이고, (b)는 180℃에서 증착된 GeSe 박막에 대한 결과이다. 도 12의 (a), (b)는 Se 3d 피크(peak)의 XPS 스펙트라(spectra)를 보여준다.
도 13은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)의 AFM(atomic force microscope) 이미지를 보여주는 도면이다. 도 13의 (a)는 70℃에서 증착된 GeSe 박막이고, (b)는 180℃에서 증착된 GeSe 박막이다.
도 13을 참조하면, (a)에서 GeSe 박막의 RMS(root mean square) 거칠기는 0.886 nm 정도였고, (b)에서 GeSe 박막의 RMS 거칠기는 0.447 nm 정도였다. 실시예에 따른 방법으로 형성된 칼코게나이드 박막은 우수한 표면 모폴로지(surface morphology) 및 높은 평탄도(high smoothness)를 가질 수 있다. 70℃에서 증착된 GeSe 박막 보다 180℃에서 증착된 GeSe 박막이 우수한 거칠기 특성, 즉, 우수한 평탄도 특성을 가질 수 있다.
도 14는 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)의 SEM(scanning electron microscope) 이미지를 보여주는 도면이다. 도 14의 GeSe 박막은 180℃에서 증착된 것이다.
도 15는 본 발명의 일 실시예에 따른 것으로, 홀(hole) 구조를 갖는 기판에 형성된 칼코게나이드계 박막(GeSe)의 TEM(transmission electron microscopy) 단면 이미지를 보여주는 도면이다. 이때, GeSe 박막은 5:1 정도의 종횡비를 갖는 홀 구조 상에 증착되었다.
도 15를 참조하면, 홀 구조를 갖는 기판에 실시예에 따른 ALD 공정에 의해 컨포멀하게(conformally) 박막이 증착된 것을 확인할 수 있다. 이때, 홀의 개구부의 지름은 약 50 nm 정도였고, 깊이는 약 250 nm 정도였다. 홀 구조의 전체 표면에서 대체로 균일하게 박막 증착이 이루어진 것을 알 수 있다.
도 16은 본 발명의 일 실시예에 따라 형성된 칼코게나이드계 박막(GeSe)에 대한 XRD(X-ray diffraction) 분석 결과를 보여주는 그래프이다. 도 16은 180℃에서 증착된 GeSe 박막에 대한 결과(As-dep으로 표시) 및 상기한 GeSe 박막을 서로 다른 온도로 450℃ 까지 어닐링한 박막들에 대한 결과들을 포함한다. 상기 어닐링은 퍼니스 어닐링(furnace annealing)이고, 약 15분 동안 수행하였다.
도 16을 참조하면, 어닐링 온도가 약 400℃ 이상일 때, 그래프에 피크(peak)가 발생하는 것을 확인할 수 있다. 이는 400℃ 이상의 온도에서의 어닐링에 따른 박막의 결정성 변화에 기인한 것일 수 있다. 400℃ 이상의 어닐링에 의해 GeSe 박막의 결정화가 시작된 것으로 추정할 수 있다.
이상에서 설명한 실시예에 따른 칼코게나이드계 박막은 스위칭 소자에 적용될 수 있고, 상기 스위칭 소자는 OTS(Ovonic threshold switch) 소자일 수 있다. 또한, 상기 스위칭 소자는 메모리 소자에 적용될 수 있다. 본 실시예에 따라 형성된 칼코게나이드계 박막은 우수한 스위칭 특성(ex, OTS 특성) 및 우수한 내구성을 가질 수 있다.
본 발명의 실시예에 따른 스위칭 소자의 형성 방법은 전술한 ALD 공정을 이용한 칼코게나이드계 박막의 형성 단계를 포함할 수 있다. 또한, 상기 스위칭 소자의 형성 방법은 상기 칼코게나이드계 박막에 전기적 신호를 인가하기 위한 전극 구조를 형성하는 단계를 더 포함할 수 있다. 예를 들어, 상기 스위칭 소자는 제 1 전극과 제 2 전극 사이에 스위칭 요소층을 포함할 수 있고, 상기 스위칭 요소층은 상기 칼코게나이드계 박막을 포함할 수 있다.
본 발명의 실시예에 따른 메모리 소자의 제조 방법은 메모리 요소 및 상기 메모리 요소에 전기적으로 연결된 스위칭 소자를 포함하는 메모리 소자의 제조 방법으로, 상기 스위칭 소자를 형성하는 단계는 전술한 ALD 공정을 이용한 칼코게나이드계 박막을 형성하는 단계를 포함할 수 있다. 즉, 실시예에 따른 스위칭 소자의 형성 방법을 적용하여 메모리 소자를 제조할 수 있다. 상기 메모리 소자는 고집적 소자이거나 수직 구조를 갖는 메모리 어레이 소자일 수 있다. 고집적 소자 및 수직 구조를 갖는 메모리 소자 등의 제조시 우수한 단차 피복(step coverage) 특성을 갖는 ALD 공정이 유용하게 적용될 수 있다.
도 17은 본 발명의 일 실시예에 따라 제조된 칼코게나이드계 박막의 전기적 테스트를 위한 테스트용 OTS(Ovonic threshold switch) 소자의 구조를 보여주는 단면도이다.
도 17을 참조하면, 기판(10) 상에 하부 전극(20)이 구비될 수 있고, 하부 전극(20) 상에 칼코게나이드계 박막(60)이 구비될 수 있으며, 칼코게나이드계 박막(60) 상에 상부 전극(70)이 구비될 수 있다. 하부 전극(20)과 칼코게나이드계 박막(60) 사이에는 이들을 연결하는 하부 전극 플러그(25)가 구비될 수 있다. 하부 전극 플러그(25)는, 예컨대, 약 80 nm 정도의 지름을 가질 수 있다. 하부 전극(20) 상에 식각 정지층(30) 및 층간 절연층(40)이 차례로 구비될 수 있고, 층간 절연층(40)과 식각 정지층(30)에 콘택홀이 형성될 수 있으며, 상기 콘택홀의 내측벽에 측벽 절연층(50)이 구비될 수 있다. 하부 전극 플러그(25)는 측벽 절연층(50)이 구비된 상기 콘택홀 내에 구비될 수 있다. 기판(10)은 실리콘 기판일 수 있고, 하부 전극(20) 및 하부 전극 플러그(25)는 TiN을 포함할 수 있고, 식각 정지층(30)은 질화물로 형성될 수 있고, 층간 절연층(40)은 산화물로 형성될 수 있다. 칼코게나이드계 박막(60)은 앞서 설명한 실시예에 따른 ALD 방법으로 형성될 수 있다. 즉, 칼코게나이드계 박막(60)은 실시예의 ALD 공정에 따라 형성된 GeSe 박막일 수 있다. 도 17에 도시한 테스트용 OTS 소자의 구조는 예시적인 것에 불과하고, 다양하게 변화될 수 있다.
도 18은 도 17의 테스트용 OTS 소자에 대한 펄스 테스트 결과를 보여주는 그래프이다. 이때, 칼코게나이드계 박막(도 17의 60)은 180℃의 기판 온도(증착 온도)에서 증착된 GeSe 박막이었고, 그 두께는 약 20 nm 였다.
도 18을 참조하면, 테스트용 OTS 소자의 문턱 전압(VTH)은 약 1.4 V 였고, 온-전류(ON-current)(ION)는 약 1.2×10-2 A 였다.
도 19는 도 17의 테스트용 OTS 소자에 대한 내구성 테스트 결과를 보여주는 그래프이다. 이때, 칼코게나이드계 박막(도 17의 60)은 도 18에서 설명한 바와 동일하였다.
도 19를 참조하면, 테스트용 OTS 소자는 약 ∼1×103 정도의 온/오프(ON/OFF) 저항비(즉, moderate selectivity)를 나타냈고, 약 ∼4×108 이상의 온/오프 사이클 횟수까지 우수한 내구성/안정성을 나타냈다.
도 20은 도 17의 테스트용 OTS 소자에 대한 전압-전류 특성 평가 결과를 보여주는 그래프이다. 이때, 칼코게나이드계 박막(도 17의 60)은 도 18에서 설명한 바와 동일하였다.
도 20을 참조하면, 테스트용 OTS 소자는 서브-문턱(sub-threshold) 영역에서 일반적인 OTS 소자의 전압-전류 특성과 유사한 특성을 나타내는 것을 알 수 있다. 또한, 도 20의 결과로부터 계산한 결과, 토탈 트랩 밀도(total trap density)(NT)는 약 4.2×1019 cm-3 정도였고, 평균 트랩 거리(average trap distance)(Δz)는 약 2.51 nm 였다.
아래의 표 1은 비교예에 따라 형성된 ALD GeSe 박막과 실시예에 따라 형성된 ALD GeSe 박막의 특성을 비교한 것이다.
Figure 112020049778089-pat00003
Ge 전구체로 HGeCl3를 사용한 경우가 비교예에 해당되고, Ge 전구체로 Ge(Ⅱ)-guanidinate를 사용한 경우가 실시예에 해당된다. Ge(Ⅱ)-guanidinate는 표 1에서 Ge-[guan]으로 표시하였다.
아래의 표 2는 표 1의 비교예 및 실시예의 ALD 공정에서 사용된 물질들을 정리한 것이다.
Figure 112020049778089-pat00004
표 1의 결과를 참조하면, 기판 온도(증착 온도), 필름 밀도, 결정화 온도, 문턱 전압, 내구성 등 다양한 측면에서 실시예에 따른 ALD GeSe 박막이 비교예에 따른 ALD GeSe 박막보다 우수한 특성을 갖는 것을 확인할 수 있다. 이러한 실시예에 따른 ALD GeSe 박막은 우수한 스위칭 성능(OTS 성능)을 가질 수 있고, 우수한 단차 피복 특성을 가질 수 있으며, 고집적 소자 및 다양한 메모리 소자(특히, 수직 구조를 갖는 메모리 어레이 소자)에 유용하게 적용될 수 있다.
도 21은 본 발명의 일 실시예에 따라 제조될 수 있는 메모리 소자의 기본 구조(셀 구조)를 개략적으로 보여주는 단면도이다.
도 21을 참조하면, 메모리 소자의 셀 구조는 제 1 전극 부재(E10)와 제 2 전극 부재(E20) 사이에 메모리 요소(M10)와 스위칭 소자(S10)를 포함할 수 있다. 메모리 요소(M10)와 스위칭 소자(S10)는 상호 전기적으로 연결될 수 있다. 스위칭 소자(S10)는 일종의 선택 소자(selector device)라고 할 수 있다. 스위칭 소자(S10)의 온/오프(ON/OFF) 상태에 따라 메모리 요소(M10)로의 엑세스(access) 특성이 결정될 수 있다. 스위칭 소자(S10)는 실시예들에 따른 ALD 방법으로 형성된 칼코게나이드계 박막을 포함할 수 있다.
도 21에 도시한 메모리 소자의 셀 구조는 예시적인 것이고, 이는 다양하게 변형될 수 있다. 상기 메모리 소자는 상변화 메모리 소자이거나 저항성 메모리 소자이거나 그 밖에 다른 메모리 소자일 수도 있다. 다양한 메모리 소자 및 수직 구조를 갖는 메모리 어레이 소자가 제조될 수 있다.
이상에서 설명한 발명의 실시예들에 따르면, 원자층 증착 공정을 이용해서 우수한 물성을 갖는 칼코게나이드계 박막을 형성할 수 있다. 특히, 실시예들에 따르면, 원자층 증착 공정을 이용해서 우수한 막질, 우수한 스위칭 특성 및 우수한 내구성을 갖는 칼코게나이드계 박막을 용이하게 형성할 수 있다. 이러한 실시예들에 따른 박막 형성 방법을 적용하면, 우수한 성능을 갖는 스위칭 소자 및 이를 포함하는 메모리 소자를 구현할 수 있다.
본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 21을 참조하여 설명한 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 적용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
10 : 기판 20 : 하부 전극
25 : 하부 전극 플러그 30 : 식각 정지층
40 : 층간 절연층 50 : 측벽 절연층
60 : 칼코게나이드계 박막 70 : 상부 전극
E10 : 제 1 전극 부재 E20 : 제 2 전극 부재
M10 : 메모리 요소 S10 : 스위칭 소자
S1 : 제 1 단계 S2 : 제 2 단계
S3 : 제 3 단계 S4 : 제 4 단계

Claims (16)

  1. 원자층 증착(atomic layer deposition)(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법으로,
    기판이 구비된 반응 챔버 내에, Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체를 포함하는 제 1 소오스 가스를 공급하는 제 1 단계;
    상기 반응 챔버 내에 제 1 퍼지 가스를 공급하는 제 2 단계;
    상기 반응 챔버 내에 Se 전구체를 포함하는 제 2 소오스 가스 및 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진시키는 촉매제의 역할을 하는 반응촉진 가스를 공급하는 제 3 단계; 및
    상기 반응 챔버 내에 제 2 퍼지 가스를 공급하는 제 4 단계를 포함하고,
    상기 Se 전구체를 포함하는 상기 제 2 소오스 가스와 상기 반응촉진 가스는 상기 반응 챔버 내에 동시에 공급되는,
    원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 Ge 전구체는 Ge(Ⅱ)-guanidinate를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  3. 원자층 증착(atomic layer deposition)(ALD) 공정에 의한 칼코게나이드계 박막의 형성 방법으로,
    기판이 구비된 반응 챔버 내에, Ge의 산화 상태(oxidation state)가 +2가인 Ge 전구체를 포함하는 제 1 소오스 가스를 공급하되, 상기 Ge 전구체는 GeⅡN(CH3)2[(NiPr)2CN(CH3)2]를 포함하는 상기 제 1 소오스 가스를 공급하는 제 1 단계;
    상기 반응 챔버 내에 제 1 퍼지 가스를 공급하는 제 2 단계;
    상기 반응 챔버 내에 Se 전구체를 포함하는 제 2 소오스 가스 및 상기 Ge 전구체와 상기 Se 전구체 사이의 반응을 촉진시키는 반응촉진 가스를 공급하는 제 3 단계; 및
    상기 반응 챔버 내에 제 2 퍼지 가스를 공급하는 제 4 단계를 포함하는,
    원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 반응촉진 가스는 NH3를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 반응촉진 가스는 상기 기판 상에서 상기 Ge 전구체와 반응하여 Ge(NH2)를 형성하도록 구성된 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 Se 전구체는 산화 상태(oxidation state)가 -2가인 Se를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 Se 전구체는 [(CH3)3Si]2Se를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 칼코게나이드계 박막의 형성 방법은 Ge와 Se의 비율이 1:1인 화학양론적인(stoichiometric) GeSe를 형성하도록 구성된 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  10. 제 1 항에 있어서,
    상기 칼코게나이드계 박막의 형성 방법에서 증착 온도는 70∼200℃ 범위인 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  11. 제 1 항에 있어서,
    상기 제 1 내지 4 단계를 복수 회 반복 수행하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 칼코게나이드계 박막을 어닐링(annealing)하는 단계를 더 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  13. 제 12 항에 있어서,
    상기 칼코게나이드계 박막을 어닐링(annealing)하는 단계는 200∼500℃의 온도로 수행하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 박막의 형성 방법.
  14. 스위칭 소자의 형성 방법에 있어서,
    청구항 1 내지 3 및 5 내지 13 중 어느 한 항에 기재된 방법을 이용해서 칼코게나이드계 박막을 형성하는 단계를 포함하는 스위칭 소자의 형성 방법.
  15. 제 14 항에 있어서,
    상기 스위칭 소자는 OTS(Ovonic threshold switch) 소자를 포함하는 스위칭 소자의 형성 방법.
  16. 메모리 요소 및 상기 메모리 요소에 전기적으로 연결된 스위칭 소자를 포함하는 메모리 소자의 제조 방법에 있어서,
    청구항 14에 기재된 방법을 이용해서 상기 스위칭 소자를 형성하는 단계를 포함하는 메모리 소자의 제조 방법.
KR1020200059006A 2020-05-18 2020-05-18 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법 Active KR102444272B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059006A KR102444272B1 (ko) 2020-05-18 2020-05-18 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법
US17/322,548 US12356873B2 (en) 2020-05-18 2021-05-17 Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming phase change material layer and switching device, and method of fabricating memory device using the same
KR1020220114961A KR102529144B1 (ko) 2020-05-18 2022-09-13 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059006A KR102444272B1 (ko) 2020-05-18 2020-05-18 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220114961A Division KR102529144B1 (ko) 2020-05-18 2022-09-13 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210142321A KR20210142321A (ko) 2021-11-25
KR102444272B1 true KR102444272B1 (ko) 2022-09-16

Family

ID=78745890

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200059006A Active KR102444272B1 (ko) 2020-05-18 2020-05-18 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법
KR1020220114961A Active KR102529144B1 (ko) 2020-05-18 2022-09-13 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220114961A Active KR102529144B1 (ko) 2020-05-18 2022-09-13 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (2) KR102444272B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102758951B1 (ko) * 2022-10-07 2025-01-31 솔브레인 주식회사 유전막 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
KR102777559B1 (ko) 2024-01-08 2025-03-06 전남대학교산학협력단 광흡수 특성을 갖는 이성분계 칼코지나이드 화합물 박막 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
JP2017061743A (ja) * 2015-09-15 2017-03-30 ウルトラテック インク ２ｄ金属カルコゲニド薄膜のレーザ利用原子層堆積

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102046838A (zh) * 2008-05-29 2011-05-04 乔治洛德方法研究和开发液化空气有限公司 用于膜沉积的碲前体
KR101952729B1 (ko) * 2016-04-29 2019-02-27 세종대학교산학협력단 원자층 증착을 이용한 칼코겐-함유 막의 제조 방법
KR102625430B1 (ko) * 2017-06-29 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 셀렉터 소자용 칼코지나이드 막

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
JP2017061743A (ja) * 2015-09-15 2017-03-30 ウルトラテック インク ２ｄ金属カルコゲニド薄膜のレーザ利用原子層堆積

Also Published As

Publication number Publication date
KR20210142321A (ko) 2021-11-25
KR20220130638A (ko) 2022-09-27
KR102529144B1 (ko) 2023-05-03

Similar Documents

Publication Publication Date Title
US9112137B2 (en) Semiconductor device and method of fabricating the same
US6800567B2 (en) Method for forming polyatomic layers
KR101706809B1 (ko) 게르마늄 안티몬 텔루라이드 물질 및 이를 포함하는 장치
KR100618879B1 (ko) 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR101602007B1 (ko) 유전체-충전된 중공 ｇｓｔ 구조
KR102529144B1 (ko) 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 이용한 스위칭 소자의 형성 방법 및 메모리 소자의 제조 방법
Lee et al. Influences of metal, non-metal precursors, and substrates on atomic layer deposition processes for the growth of selected functional electronic materials
EP1806427A2 (en) Method of forming phase change material thin film, and method of manufacturing phase change memory device using the same
US20070054475A1 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
US20090275198A1 (en) Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
CN112889132A (zh) 用于在衬底上形成钼薄膜的方法
KR20000026002A (ko) 박막 제조방법
KR19990051335A (ko) 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
WO2009152108A2 (en) GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
US8623734B2 (en) Method to selectively grow phase change material inside a via hole
KR101489327B1 (ko) 물질막의 형성 방법 및 메모리 장치의 제조 방법
US12356873B2 (en) Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming phase change material layer and switching device, and method of fabricating memory device using the same
KR102444266B1 (ko) 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 적용한 상변화 물질층의 형성 방법 및 상변화 메모리 소자의 제조 방법
US20210359205A1 (en) Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming phase change material layer and switching device, and method of fabricating memory device using the same
Bowen Magnesium Oxide and Beryllium Oxide Thin Films Grown by Atomic Layer Deposition: Wide Bandgap Thin Films Applications on Dynamic Random-Access Memory Devices
KR100760962B1 (ko) 금속-알킬아마이드과 금속-알콕사이드 전구체 조합을사용한 원자층 화학 증착법을 이용한 하프늄 실리케이트박막 제조
KR102072909B1 (ko) 증착 장치 및 박막 증착 방법
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
TW201820669A (zh) Cem轉換裝置
KR100627633B1 (ko) 원자층 침착법을 이용한 비휘발성 ｒｒａｍ 소자용 니켈산화물 박막의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200518

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211101

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220629

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20220913

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220913

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220913

End annual number: 3

Start annual number: 1

PG1601 Publication of registration