KR102436561B1 - 디스플레이 장치 및 그 구동 방법 - Google Patents

디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102436561B1
KR102436561B1 KR1020170179479A KR20170179479A KR102436561B1 KR 102436561 B1 KR102436561 B1 KR 102436561B1 KR 1020170179479 A KR1020170179479 A KR 1020170179479A KR 20170179479 A KR20170179479 A KR 20170179479A KR 102436561 B1 KR102436561 B1 KR 102436561B1
Authority
KR
South Korea
Prior art keywords
scrambled
scramble
data
seed
timing controller
Prior art date
Application number
KR1020170179479A
Other languages
English (en)
Other versions
KR20190077909A (ko
Inventor
정해인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170179479A priority Critical patent/KR102436561B1/ko
Publication of KR20190077909A publication Critical patent/KR20190077909A/ko
Application granted granted Critical
Publication of KR102436561B1 publication Critical patent/KR102436561B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부; 및 상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버를 포함하여 이루어지는 디스플레이 장치로서, 프레임 메모리를 사용하지 않고, 타이밍 제어부와 데이터 드라이버의 스크램블/디스크램블 시퀀스가 상이할 때, 스크램블 시드를 재설정하여 비정상 디스플레이 구간을 줄일 수 있는 디스플레이 장치 및 그 구동방법이다.

Description

디스플레이 장치 및 그 구동 방법{Display device and operation method for the same}
본 발명은 디스플레이 장치 및 그 구동방법에 관한 것으로서, 더욱 상세하게는 프레임 메모리를 사용하지 않고, 타이밍 제어부와 데이터 드라이버의 스크램블/디스크램블 시퀀스가 상이할 때, 스크램블 시드를 재설정하여 비정상 디스플레이 구간을 줄일 수 있는 디스플레이 장치 및 그 구동방법에 관한 것이다.
도 1에 도시한 바와 같이, 이미지를 디스플레이하기 위해서는 호스트 시스템의 그래픽 카드(10)와, 디스플레이부의 타이밍 제어부(20), 데이터 드라이버(30) 및 표시 패널(40)을 필요로 한다. 호스트 시스템의 그래픽 카드(10)와 디스플레이부의 타이밍 제어부(20) 사이의 타이밍 제어 인터페이스로는 LVDS, HS-LVDS, iDP, 및 V-by-one HS 등의 내부 인터페이스 방식이 사용된다. 타이밍 제어부(20)와 데이터 드라이버(30) 사이의 패널 인터페이스로는 Mini-LVDS, EPI, MIPI 및 MDDI 방식 등이 사용되고 있다.
고속 EPI(Embedded Panel Interface) 방식에서 EMI(Electro Magnetic Interface) 저감을 위하여 타이밍 제어부(20)에서 데이터 드라이버(30)로 데이터를 전달할 때, EPI 데이터를 스크램블(scramble)하여 전송한다.
데이터 드라이버(30)는 타이밍 제어부(20)로부터 제공된 스크램블 데이터를 디스크램블(descramble)하여 표시패널(40)로 출력한다.
상기 타이밍 제어부(20)와 데이터 드라이버(30)는 스크램블 시퀀스를 맞추기 위하여 서로 동일한 스크램블 시드를 사용한다. 스크램블 결과가 서로 맞지 않으면 스크램블 시드를 재설정하기 이전까지 타이밍 제어부와 데이터 드라이버 사이의 스크램블/디스크램블 미스 매칭 상태가 유지된다. 이로 인하여 도 2에 도시한 바와 같이, 스크램블 시퀀스가 맞지 않은 시점(A) 이후의 화면이 디스플레이되지 않게 된다.
이를 방지하기 위한 방법으로 주기적으로 스크램블 시드를 리셋하는 방법이 있다. 다른 방법으로는 프레임 메모리를 구비하여 스크램블/디스크램블의 이상 여부에 따라 프레임 메모리에 저장된 메모리를 표시패널로 출력하거나, 스크램블/디스크램블 동작을 다시 수행하는 방법이 있다.
이러한 종래 기술에 따른 디스플레이 데이터의 인터페이스 방법은 고속 디스플레이에 적합하지 않다. 따라서, 주기적으로 스크램블 시드를 리셋하거나, 프레임 메모리를 사용하지 않으면서, 스크램블/디스크램블 동작에 오류가 발생할 때 비정상적으로 디스플레이되는 구간을 최소화할 수 있는 기술이 요구된다.
본 발명은 비정상으로 디스플레이되는 구간을 최소화할 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 주기적으로 스크램블 시드를 재설정하지 않는 디스플레이 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 프레임 메모리를 추가하지 않고 비정상 디스플레이 구간을 줄일 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것이다.
본 발명의 또 다른 목적은 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결할 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것이다.
이러한 목적들을 달성하기 위한 본 발명에 따른 디스플레이 장치는 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부; 및 상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버를 포함하여 이루어지는 것을 구성의 특징으로 한다.
본 발명에 따른 디스플레이 장치의 세부적 구성의 특징으로는 상기 타이밍 제어부가 호스트 시스템으로부터 영상 데이터를 수신하는 수신부; 상기 데이터 드라이버로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부; 스크램블 시드를 스크램블링하고, 상기 수신부를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부로부터 에러 검출 신호 수신 정보를 수신하여 상기 스크램블 시드를 리셋하는 스크램블러; 및 상기 스크램블러에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부를 포함하여 이루어진다.
본 발명에 따른 디스플레이 장치의 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 갖는다.
본 발명에 따른 디스플레이 장치의 상기 스크램블 체크 비트는 컨트롤 패킷의 하위 4비트로 설정된다.
본 발명의 바람직한 실시 예에 따른 디스플레이 장치에서 상기 데이터 드라이버는 상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부; 상기 타이밍 제어부와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러; 상기 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러; 상기 디스크램블러에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부; 및 상기 디스크램블러에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부를 포함하여 이루어질 수 있다.
본 발명의 바람직한 실시 예에 따른 디스플레이 장치에서는 상기 타이밍 제어부와 상기 데이터 드라이버가 EPI 방식으로 데이터 통신을 수행한다.
본 발명에 따른 디스플레이 구동방법은 타이밍 제어부에서 스크램블된 시드와 영상 데이터를 혼합하여 스크램블 영상 데이터를 생성하고, 스크램블 체크 비트가 포함된 컨트롤 패킷과 함께 전송하는 단계; 데이터 드라이버에서 수신한 스크램블 영상 데이터를 디스크램블하여 디스크램블된 영상 데이터를 표시 패널로 출력하기 이전에 스크램블 체크 비트의 에러 여부를 판단하는 단계; 데이터 드라이버에서 에러를 검출하면 상기 타이밍 제어부에 에러 검출 신호를 전송하는 단계; 및 타이밍 제어부에서 상기 데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋하는 단계를 포함하여 이루어진다.
본 발명에 따른 디스플레이 장치의 구동방법은 상기 타이밍 제어부와 데이터 드라이버는 동일한 시퀀스를 이용하여 동일한 타이밍에 스크램블 시드를 스크램블하는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치 및 그 구동방법은 다음과 같은 효과를 갖는다.
첫째, 프레임 메모리를 추가하지 않고 비정상 디스플레이 구간을 줄일 수 있다.
둘째, 주기적으로 스크램블 시드를 재설정하지 않고 비정상 디스플레이 구간을 줄일 수 있다.
셋째, 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결할 수 있다.
도 1은 디스플레이 장치의 주요 구성 요소들을 개략적으로 나타낸 블록도이다.
도 2는 종래 기술에 따른 디스플레이 장치에서 스크램블/디스크램블 미스 매칭이 발생한 경우의 디스플레이 상태를 나타낸 예시도이다.
도 3은 본 발명에 따른 디스플레이 장치의 개략적으로 나타낸 블록도이다.
도 4는 본 발명에 따른 디스플레이 구동방법에서 타이밍 제어부의 동작을 나타낸 흐름도이다.
도 5는 본 발명에 따른 타이밍 제어부에서 데이터 드라이버로 전송하는 컨트롤 패킷의 일부분을 나타낸 예시도이다.
도 6은 본 발명에 따른 디스플레이 구동방법에서 데이터 드라이버의 동작을 나타낸 흐름도이다.
도 7은 본 발명에 따른 디스플레이 장치에서 스크램블/디스크램블 미스 매칭이 발생한 경우의 디스플레이 상태를 나타낸 예시도이다.
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 없는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가진다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 나타내는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 도 3은 본 발명에 따른 디스플레이 장치의 개략적으로 나타낸 블록도이다. 도시한 바와 같이, 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부(100)와, 상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버(200)를 포함하여 이루어진다.
상기 타이밍 제어부(100)는 호스트 시스템으로부터 영상 데이터를 수신하는 수신부(110)와, 상기 데이터 드라이버(200)로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부(140)와, 스크램블 시드를 스크램블링하고, 상기 수신부(110)를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부(140)로부터 에러 검출 신호 수신 정보를 수신하여 상기 스크램블 시드를 리셋하는 스크램블러(120) 및 상기 스크램블러(120)에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부(130)를 포함하여 이루어진다.
한편, 상기 데이터 드라이버(200)는 상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부(210)와, 상기 타이밍 제어부(100)와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러(220)와, 상기 스크램블러(220)에 의해 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러(230)와, 상기 디스크램블러(230)에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부(100)로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부(240) 및 상기 디스크램블러(230)에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부(250)를 포함하여 이루어진다.
도 4는 본 발명에 따른 디스플레이 구동방법에서 타이밍 제어부의 동작을 나타낸 흐름도이다.
타이밍 제어부(100)의 스크램블러(120)는 미리 정해진 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 일반적으로 스크램블 시드는 16진수 "FFFF"가 사용된다 (S401 단계).
수신부(110)는 호스트 시스템으로부터 표시 패널을 통해 출력될 이미지의 R,G,B 영상 데이터를 수신한다 (S402 단계).
스크램블러(120)는 스크램블된 시드와 상기 수신부(110)를 통해 수신한 R,G, B 영상 데이터를 논리 연산 방식으로 혼합하여 스크램블 데이터를 생성한다. 논리 연산 방법으로는 AND 연산 또는 XOR 연산이 가능하다 (S403 단계).
전송부(130)는 생성된 스크램블 데이터와 함께 컨트롤 패킷을 EPI(Embedded Panel Interface) 방식에 따라 데이터 드라이버(200)로 전송한다. 상기 컨트롤 패킷은 체크 비트를 포함한다. 상기 체크 비트는 도 5에 도시한 바와 같이, 컨트롤 패킷(131)의 컨트롤 스타트(CTR_START) 영역(131a)에 포함된다. 컨트롤 스타트 영역(131a)은 데이터를 포함하지 않는 더미 영역(131b)을 포함한다. 본 발명에서는 상기 더미 영역(131b) 중 일부분에 스크램블 체크 비트(131c)를 포함하여 컨트롤 패킷(131)을 생성한다. 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 컨트롤 패킷의 하위 2비트(bit) 이상 바람직하게는 첫 번째 EPI 컨트롤 패킷의 하위 4비트에 설정된다 (S404 단계).
스크램블 데이터를 전송한 후 데이터 드라이버(200)로부터 에러 검출 신호의 수신여부를 확인한다. 만일 에러 검출 신호가 수신되지 않으면 스크램블 시퀀스에 따라 스크램블하는 단계로 돌아간다 (S405 단계).
데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋한다. 따라서, 스크램블 시드는 "FFFF"로 초기화되고, 이 스크램블 시드를 시퀀스에 따라 스크램블하게 된다 (S406 단계).
도 6은 본 발명에 따른 디스플레이 구동방법에서 데이터 드라이버의 동작을 나타낸 흐름도이다. 데이터 드라이버(200)는 타이밍 제어부(100)와 동일한 시점에 동일한 시퀀스를 이용하여 스크램블 시드를 스크램블한다 (S601 단계).
타이밍 제어부(100)로부터 스크램블 데이터과 컨트롤 패킷을 수신하여 (S602 단계), 디스크램블을 수행한다 (S603 단계).
디스크램블된 컨트롤 패킷으로부터 스크램블 체크 비트를 지정된 값과 확인한다. 예를 들어, 타이밍 제어부에서 초기 스크램블 시드 "FFFF"를 스크램블하여 제1 영상 데이터(data1)을 혼합하여 제1 스크램블 데이터(Data_1)를 생성하여 체크 비트와 함께 데이터 드라이버로 전송한다. 이때, 데이터 드라이버에서도 동일한 초기 스크램블 시드 "FFFF"를 스크램블하고 이를 이용하여 타이밍 제어부로부터 수신한 제1 스크램블 데이터(Data_1)를 디스크램블하여 제1 영상 데이터(data1)를 추출한다. 이때, 디스크램블된 컨트롤 패킷에 포함된 체크 비트가 데이터 드라이버에 저장한 값과 일치하는지를 판단하여 에러 여부를 확인한다.
타이밍 제어부에서는 에러 검출 신호를 수신하지 않았으므로 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 타이밍 제어부에서는 스크램블된 시드 예를 들어, "FFFA"와 제2 영상데이터(data2)를 논리 연산하여 제2 스크램블 데이터(Data_2)를 생성한다. 데이터 드라이버에서도 타이밍 제어부와 동일한 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 이에 따라 스크램블된 시드 "FFFA"를 이용하여 타이밍 제어부로부터 수신한 제2 스크램블 데이터(Data_2)를 디스크램블하여 제2 영상 데이터(data2)를 추출한다.
만일, 스크램블 시퀀스에 에러가 있다면 데이터 드라이버에서 스크램블 시드의 스크램블 값이 "FFFA"가 아닌 다른 값, 예를 들어, "FFFD"와 같이 나타날 수 있다. 따라서, 타이밍 제어부로부터 수신하여 디스크램블한 체크 비트에 포함된 "FFFA"와 데이터 드라이버에서 잘못된 스크램블 시퀀스에 따라 스크램블한 결과 값인 "FFFD"와 다른 것을 확인하여 에러가 발생하였음을 확인할 수 있다 (S604 단계).
만일 에러가 검출되지 않으면 디스크램블된 영상 데이터(data1)에 대응하는 아날로그 신호를 생성하여 표시 패널에 제공한다 (S606 단계).
표시패널에서는 상기 데이터 드라이버로부터 제공된 데이터 전압에 따라 서브 픽셀을 구동하여 해당 프레임에 대응하는 영상 데이터를 표시한다 (S607 단계).
그러나, 디스크램블된 컨트롤 패킷에 포함된 체크 비트가 데이터 드라이버에 저장한 값과 일치하지 않으면, 타이밍 제어부로 에러 검출신호를 전송하여 스크램블 시드를 "FFFF" 값으로 리셋하도록 한다. 이때, 데이터 드라이버에서도 스크램블 시드를 초기 값인 "FFFF"로 재설정하게 된다 (S605 단계).
이상에서 설명한 바와 같이, 본 발명에 따른 디스플레이 장치는 주기적으로 스크램블 시드를 재설정하거나, 프레임 메모리를 추가하지 않고 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결함으로써 비정상 디스플레이 구간을 줄일 수 있다. 즉, 종래 기술과 달리 도 7에 도시한 바와 같이, 스크램블/디스크램블에 미스 매칭이 발생한 시점 "B"에서의 영상 데이터를 표시하지 못하고 블랙 라인의 형태로 표시하게 된다. 그러나, "B" 시점에 스크램블/디스크램블 미스 매칭이 발생한 것을 데이터 드라이버에서 실시간으로 타이밍 제어부에 에러 검출신호로 전송함으로써, "B" 시점 이후에서 타이밍 제어부와 데이터 드라이버에서 각각 초기화된 스크램블 시드 "FFFF"를 이용하여 스크램블 및 디스크램블을 수행함으로써, 정상적인 디스플레이 동작을 수행하게 된다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 그래픽 카드 20, 100: 타이밍 제어부
30, 200: 데이터 드라이버 40: 표시 패널
110, 220: 수신부 120, 210: 스크램블러
130: 전송부 140: 에러 모니터부
230: 디스크램블러 240: 에러 확인부
250: 영상 출력부

Claims (9)

  1. 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부; 및
    상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버를 포함하며,
    상기 타이밍 제어부는,
    호스트 시스템으로부터 영상 데이터를 수신하는 수신부;
    상기 데이터 드라이버로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부;
    스크램블 시드를 스크램블링하고, 상기 수신부를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부가 에러 검출 신호 수신 정보를 수신하면 상기 스크램블 시드를 리셋하는 스크램블러;
    상기 스크램블러에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부를 포함하여 이루어지는 것을 특징으로 하는 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 사용하는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서, 상기 스크램블 체크 비트는 첫 번째 컨트롤 패킷의 하위 4비트로 설정되는 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서, 상기 데이터 드라이버는,
    상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부;
    상기 타이밍 제어부와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러;
    상기 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러;
    상기 디스크램블러에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부;
    상기 디스크램블러에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부를 포함하여 이루어지는 것을 특징으로 하는 디스플레이 장치.
  6. 타이밍 제어부에서 스크램블된 시드와 영상 데이터를 혼합하여 스크램블 영상 데이터를 생성하고, 스크램블 체크 비트가 포함된 컨트롤 패킷과 함께 전송하는 단계;
    데이터 드라이버에서 수신한 스크램블 영상 데이터를 디스크램블하여 디스크램블된 영상 데이터를 표시 패널로 출력하기 이전에 스크램블 체크 비트의 에러 여부를 판단하는 단계;
    데이터 드라이버에서 에러를 검출하면 상기 타이밍 제어부에 에러 검출 신호를 전송하는 단계;
    타이밍 제어부에서 상기 데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋하는 단계를 포함하며,
    상기 타이밍 제어부와 데이터 드라이버는 동일한 시퀀스를 이용하여 동일한 타이밍에 스크램블 시드를 스크램블하는 것을 특징으로 하는 디스플레이 장치의 구동방법.
  7. 삭제
  8. 제6항에 있어서, 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 갖는 것을 특징으로 하는 디스플레이 장치의 구동방법.
  9. 제8항에 있어서, 상기 스크램블 체크 비트는 첫 번째 EPI(Embedded Panel Interface) 컨트롤 패킷의 하위 4비트로 설정되는 것을 특징으로 하는 디스플레이 장치의 구동방법.
KR1020170179479A 2017-12-26 2017-12-26 디스플레이 장치 및 그 구동 방법 KR102436561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170179479A KR102436561B1 (ko) 2017-12-26 2017-12-26 디스플레이 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170179479A KR102436561B1 (ko) 2017-12-26 2017-12-26 디스플레이 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20190077909A KR20190077909A (ko) 2019-07-04
KR102436561B1 true KR102436561B1 (ko) 2022-08-26

Family

ID=67259493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170179479A KR102436561B1 (ko) 2017-12-26 2017-12-26 디스플레이 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR102436561B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452621B1 (ko) * 2018-06-04 2022-10-07 삼성전자주식회사 선형 피드백 쉬프트 레지스터를 이용하여 데이터를 복구하는 장치 및 이를 포함하는 데이터 송수신 시스템
KR20210081867A (ko) 2019-12-24 2021-07-02 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR20210149314A (ko) 2020-06-02 2021-12-09 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230071309A (ko) 2021-11-16 2023-05-23 주식회사 엘엑스세미콘 타이밍 컨트롤러, 이를 포함하는 디스플레이 구동장치 및 타이밍 컨트롤러를 구동하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788860B1 (ko) 2010-08-27 2017-10-23 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR102154186B1 (ko) * 2013-12-03 2020-09-10 삼성전자 주식회사 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
WO2015147512A1 (ko) * 2014-03-24 2015-10-01 엘지전자(주) Hdmi를 사용한 데이터 송수신 기기 및 방법
KR102291255B1 (ko) * 2014-12-29 2021-08-19 엘지디스플레이 주식회사 표시장치
KR102244296B1 (ko) * 2015-01-28 2021-04-27 삼성디스플레이 주식회사 커맨드 입력 방법 및 표시 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788860B1 (ko) 2010-08-27 2017-10-23 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20190077909A (ko) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102436561B1 (ko) 디스플레이 장치 및 그 구동 방법
EP2472508B1 (en) Method and apparatus for transmitting data
KR101323055B1 (ko) 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치
US9331873B2 (en) Apparatus and method for controlling data interface
US9503253B2 (en) Serial data transmission circuit and reception circuit, transmission system using the same, electronic device, and serial data transmission method
TWI637602B (zh) 透過利用最小化傳輸差分訊號碼之一通信介面以用於傳輸編碼保護頻帶資料
US11164493B2 (en) Data processing device, data driving device, and system for driving display device
CN109872672B (zh) 数据驱动装置、数据处理装置以及显示驱动系统
WO2015017732A1 (en) Radio frequency interference reduction in multimedia interfaces
KR20160145901A (ko) 표시 장치 및 그 제어 방법
US11295650B2 (en) Display driving device and display device including the same
EP2901663B1 (en) Method and device for link-over training
US9124462B2 (en) Flexible PRBS architecture for a transceiver
US8243605B2 (en) Network device verifying apparatus
WO2016145558A1 (en) Maintaining synchronization of encryption process across devices by sending frame numbers
US11222569B2 (en) Display driving device and display device including the same
CN114257865A (zh) 一种hdmi2.0激励生成器和激励生成方法
CN115482761A (zh) 数据处理装置、数据驱动装置和显示面板驱动装置
WO2014066773A1 (en) Flexible scrambler/descrambler architecture for a transceiver
CN105306205B (zh) 解密引擎以及解密方法
CN118355430A (zh) 驱动显示面板的装置以及驱动方法
CN114446258A (zh) 显示面板及显示装置
CN116193059A (zh) 基于cmpi协议的数据传输装置
JP2002016663A (ja) データ送受信装置及びデータ検査方法
CA2309519A1 (en) Methods and systems for tmds encryption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant