KR102433958B1 - Electroluminescence display and driving method thereof - Google Patents

Electroluminescence display and driving method thereof Download PDF

Info

Publication number
KR102433958B1
KR102433958B1 KR1020170165713A KR20170165713A KR102433958B1 KR 102433958 B1 KR102433958 B1 KR 102433958B1 KR 1020170165713 A KR1020170165713 A KR 1020170165713A KR 20170165713 A KR20170165713 A KR 20170165713A KR 102433958 B1 KR102433958 B1 KR 102433958B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
data
pixels
pulse
Prior art date
Application number
KR1020170165713A
Other languages
Korean (ko)
Other versions
KR20190066204A (en
Inventor
하성철
김미소
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170165713A priority Critical patent/KR102433958B1/en
Publication of KR20190066204A publication Critical patent/KR20190066204A/en
Application granted granted Critical
Publication of KR102433958B1 publication Critical patent/KR102433958B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Abstract

본 발명은 전계 발광 표시장치와 그 구동 방법에 관한 것으로, 이 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널, 픽셀 데이터의 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부, 및 게이트 신호를 상기 게이트 라인에 공급하는 게이트 구동부를 구비한다. 블랙 계조의 데이터 전압과 상기 기준 전압 중 적어도 하나에 상기 게이트 신호의 펄스폭 보다 작은 펄스가 더해진다. The present invention relates to an electroluminescent display device and a driving method thereof, in which data lines and gate lines cross, a plurality of pixels are disposed, and a reference voltage is supplied to the pixels through a sensing line. , a data driver supplying a data voltage of pixel data to the data lines, and a gate driver supplying a gate signal to the gate lines. A pulse smaller than a pulse width of the gate signal is added to at least one of the black grayscale data voltage and the reference voltage.

Description

전계 발광 표시장치와 그 구동 방법{ELECTROLUMINESCENCE DISPLAY AND DRIVING METHOD THEREOF}ELECTROLUMINESCENCE DISPLAY AND DRIVING METHOD THEREOF

본 발명은 픽셀들을 구동하는 구동 소자를 구비하는 전계 발광 표시장치에 관한 것이다.The present invention relates to an electroluminescent display having a driving element for driving pixels.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The electroluminescent display is roughly divided into an inorganic light emitting display and an organic light emitting display according to the material of the light emitting layer. An active matrix type organic light emitting diode display includes an organic light emitting diode (hereinafter, referred to as "OLED") that emits light by itself, and has a fast response speed and high luminous efficiency, luminance, and viewing angle. There are advantages.

유기 발광 표시장치의 픽셀들은 OLED와, 게이트-소스간 전압에 따라 OLED에 전류를 공급하여 OLED를 구동하는 구동소자를 포함한다. 유기 발광 표시장치의 OLED는 애노드 및 캐소드와, 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. OLED에 전류가 흐를 때 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. Pixels of the organic light emitting diode display include an OLED and a driving element that drives the OLED by supplying a current to the OLED according to a gate-source voltage. An OLED of an organic light emitting display device includes an anode and a cathode, and an organic compound layer formed between the electrodes. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection layer, EIL). When a current flows in the OLED, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) move to the light emitting layer (EML) to form excitons, and as a result, the light emitting layer (EML) generates visible light. .

구동 소자는 MOSFET(metal oxide semiconductor field effect transistor) 구조의 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 전계 발광 표시장치에 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 게이트-소스 간 전압(Vgs)을 샘플링하고 그 게이트-소스간 전압 만큼 데이터 전압을 보상한다. 외부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.The driving device may be implemented as a transistor having a metal oxide semiconductor field effect transistor (MOSFET) structure. Although the driving device should have uniform electrical characteristics among all pixels, there may be differences between pixels due to process variations and device characteristics variations and may change with the lapse of display driving time. In order to compensate for the deviation in the electrical characteristics of the driving element, an internal compensation method and an external compensation method may be applied to the electroluminescent display device. The internal compensation method samples the gate-source voltage (Vgs) of the driving device that varies according to the electrical characteristics of the driving device, and compensates the data voltage by the gate-source voltage. The external compensation method compensates for variations in electrical characteristics of the driving device between pixels by sensing a voltage of a pixel that changes according to the electrical characteristics of the driving device, and modulating input image data in an external circuit based on the sensed voltage.

유기 발광 표시장치에서 픽셀에 블랙 계조의 데이터를 기입하여 픽셀을 장시간 블랙 계조로 구동하면 구동 소자의 게이트-소스간 전압(Vgs)이 직류(DC) 부극성(Negative) 전압의 직류 전압으로 인가된다. 이 경우, 구동 소자로 이용되는 트랜지스터에서 홀 트랩(Hole Trap)이 발생하여 화면 상에 잔상이 유발될 수 있다. In an organic light emitting diode display, when black gray data is written into a pixel and the pixel is driven in black gray for a long time, the gate-source voltage Vgs of the driving element is applied as a DC voltage having a DC voltage and a negative voltage. . In this case, a hole trap may be generated in a transistor used as a driving element, and an afterimage may be induced on the screen.

따라서, 본 발명은 구동 소자의 Vgs를 교류 구동하여 잔상을 방지할 수 있는 전계 발광 표시장치와 그 구동 방법을 제공한다.Accordingly, the present invention provides an electroluminescent display device capable of preventing an afterimage by AC driving Vgs of a driving element and a driving method thereof.

본 발명의 전계 발광 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널, 픽셀 데이터의 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부, 및 게이트 신호를 상기 게이트 라인에 공급하는 게이트 구동부를 구비한다. The electroluminescent display device of the present invention includes a display panel in which data lines and gate lines are crossed, a plurality of pixels are disposed, a reference voltage is supplied to the pixels through a sensing line, and a data voltage of pixel data is applied to the data lines. and a data driver for supplying a data to the , and a gate driver for supplying a gate signal to the gate line.

블랙 계조의 데이터 전압과 상기 기준 전압 중 적어도 하나에 상기 게이트 신호의 펄스폭 보다 작은 펄스가 더해진다. A pulse smaller than a pulse width of the gate signal is added to at least one of the black grayscale data voltage and the reference voltage.

상기 전계 발광 표시장치의 구동 방법은 픽셀 데이터의 데이터 전압을 상기 데이터 라인에 공급하여 픽셀의 구동 소자의 게이트에 상기 데이터 전압을 공급하는 단계, 상기 기준 전압을 상기 센싱 라인에 공급하여 상기 구동 소자의 소스에 상기 기준 전압을 공급하는 단계, 및 게이트 신호를 상기 게이트 라인에 공급하는 단계를 포함한다.The driving method of the electroluminescent display includes supplying a data voltage of pixel data to the data line to supply the data voltage to a gate of a driving element of a pixel, and supplying the reference voltage to the sensing line to control the driving element. supplying the reference voltage to a source, and supplying a gate signal to the gate line.

본 발명은 블랙 계조의 데이터 전압과 기준 전압 중 적어도 하나에 펄스를 더하여 픽셀들 각각의 구동 소자의 Vgs를 교류 전압으로 발생한다. 그 결과, 본 발명은 구동 소자의 부극성 게이트 바이어스(negative gate bias)를 보상하여 잔상을 방지하거나 완화 할 수 있다.According to the present invention, the Vgs of each driving element of the pixels is generated as an AC voltage by adding a pulse to at least one of the data voltage and the reference voltage of the black grayscale. As a result, according to the present invention, an afterimage can be prevented or alleviated by compensating for a negative gate bias of the driving device.

도 1은 본 발명의 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다.
도 2 및 도 3은 픽셀 회로와 센싱 경로를 보여 주는 회로도들이다.
도 4는 게이트 신호와 블랙 계조의 데이터 전압을 보여 주는 파형도이다.
도 5는 블랙 계조의 데이터 전압에 부가 펄스가 적용된 예를 보여 주는 도면이다.
도 6 내지 도 8은 기준 전압에 부가 펄스가 적용된 예를 보여 주는 파형도들이다.
도 9는 본 발명의 제1 실시예에 따른 부가 펄스 발생 장치를 보여 주는 도면이다.
도 10은 도 9에 도시된 펄스 발생부를 보여 주는 회로도이다.
도 11은 본 발명의 제2 실시예에 따른 부가 펄스 발생 장치를 보여 주는 도면이다.
도 12는 도 11에 도시된 드라이브 IC에서 스위칭 회로를 보여 주는 회로도이다.
1 is a block diagram showing an electroluminescent display device according to an embodiment of the present invention.
2 and 3 are circuit diagrams illustrating a pixel circuit and a sensing path.
4 is a waveform diagram showing a gate signal and a data voltage of a black grayscale.
5 is a diagram illustrating an example in which an additional pulse is applied to a data voltage of a black grayscale.
6 to 8 are waveform diagrams illustrating examples in which an additional pulse is applied to a reference voltage.
9 is a view showing an additional pulse generating apparatus according to the first embodiment of the present invention.
FIG. 10 is a circuit diagram showing the pulse generator shown in FIG. 9 .
11 is a view showing an additional pulse generating apparatus according to a second embodiment of the present invention.
12 is a circuit diagram illustrating a switching circuit in the drive IC shown in FIG. 11 .

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only the embodiments allow the disclosure of the present invention to be complete, and those of ordinary skill in the art to which the present invention pertains It is provided to fully understand the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. Since the shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiment of the present invention are exemplary, the present invention is not limited to the matters shown in the drawings. Like reference numerals refer to substantially like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다. When "includes", "includes", "having", "consisting of", etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, it may be interpreted as the plural unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. In the case of a description of the positional relationship, for example, when the positional relationship between the two components is described as 'on One or more other elements may be interposed between those elements in which 'directly' or 'directly' are not used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. The first, second, etc. may be used to distinguish the components, but the functions or structures of these components are not limited to the ordinal number or component name attached to the front of the component.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The following embodiments can be partially or wholly combined or combined with each other, and technically various interlocking and driving are possible. Each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship.

본 발명의 전계 발광 표시장치에서 픽셀 회로는 구동 소자와 스위치 소자를 포함한다. 구동 소자와 스위치 소자는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 표시패널 상에서 트랜지스터는 TFT(thin film transistor)로 구현될 수 있다. 트랜지스터는 산화물 반도체 패턴을 갖는 Oxide 트랜지스터 또는, 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 반도체 패턴을 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.In the electroluminescent display device of the present invention, the pixel circuit includes a driving element and a switch element. The driving device and the switch device may be implemented by at least one of an n-channel transistor (NMOS) and a p-channel transistor (PMOS). On the display panel, the transistor may be implemented as a thin film transistor (TFT). The transistor may be implemented as an oxide transistor having an oxide semiconductor pattern or an LTPS transistor having a low temperature poly-silicon (LTPS) semiconductor pattern. A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the transistor, carriers begin to flow from the source. The drain is an electrode through which carriers exit the transistor. In a transistor, the flow of carriers flows from source to drain. In the case of an n-channel transistor (NMOS), since carriers are electrons, the source voltage has a voltage lower than the drain voltage so that electrons can flow from the source to the drain. In an n-channel transistor (NMOS), the direction of current flows from the drain to the source. In the case of a p-channel transistor (PMOS), since carriers are holes, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-channel transistor (PMOS), current flows from the source to the drain because holes flow from the source to the drain. It should be noted that the source and drain of the transistor are not fixed. For example, the source and drain may be changed according to an applied voltage. Accordingly, the invention is not limited by the source and drain of the transistor. In the following description, the source and drain of the transistor will be referred to as first and second electrodes.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, Vgh)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, Vgl)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(Vgl)이고, 게이트 오프 전압은 게이트 하이 전압(Vgh)일 수 있다.A gate signal of a transistor used as a switch element swings between a gate on voltage and a gate off voltage. The gate-on voltage is set to a voltage higher than the threshold voltage of the transistor, and the gate-off voltage is set to a voltage lower than the threshold voltage of the transistor. The transistor is turned on in response to the gate-on voltage, while turned-off in response to the gate-off voltage. In the case of an n-channel transistor (NMOS), the gate-on voltage may be a gate high voltage (Vgh), and the gate-off voltage may be a gate low voltage (Vgl). In the case of the p-channel transistor PMOS, the gate-on voltage may be the gate low voltage Vgl, and the gate-off voltage may be the gate high voltage Vgh.

본 발명의 전계 방출 표시장치를 외부 보상 회로가 적용된 유기 발광 표시장치를 중심으로 설명하지만 이에 한정되지 않는다. Although the field emission display device of the present invention is mainly described with respect to an organic light emitting diode display to which an external compensation circuit is applied, the present invention is not limited thereto.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기 발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display will be mainly described with respect to the organic light emitting display including the organic light emitting material. The technical spirit of the present invention is not limited to an organic light emitting display device, and may be applied to an inorganic light emitting display device including an inorganic light emitting material.

도 1은 본 발명의 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다. 도 2 및 도 3은 픽셀 회로와 센싱 경로를 보여 주는 회로도들이다. 1 is a block diagram showing an electroluminescent display device according to an embodiment of the present invention. 2 and 3 are circuit diagrams illustrating a pixel circuit and a sensing path.

도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 전계 발광 표시장치는 표시패널(100)과, 표시패널 구동회로를 포함한다. 1 to 3 , an electroluminescent display device according to an embodiment of the present invention includes a display panel 100 and a display panel driving circuit.

표시패널(100)의 화면은 입력 영상을 표시하는 액티브 영역(AA)을 포함한다. 액티브 영역(AA)에 픽셀 어레이가 배치된다. 픽셀 어레이는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(104), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. The screen of the display panel 100 includes an active area AA for displaying an input image. A pixel array is disposed in the active area AA. The pixel array includes a plurality of data lines 102 , a plurality of gate lines 104 intersecting the data lines 102 , and pixels arranged in a matrix form.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 도 2 및 도 3과 같은 픽셀 회로를 포함한다. Each of the pixels may be divided into a red sub-pixel, a green sub-pixel, and a blue sub-pixel to implement color. Each of the pixels may further include a white sub-pixel. Each of the sub-pixels 101 includes a pixel circuit as shown in FIGS. 2 and 3 .

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널(100)의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다. Touch sensors may be disposed on the display panel 100 . The touch input may be sensed using separate touch sensors or may be sensed through pixels. The touch sensors are in-cell type touch sensors disposed on the screen of the display panel 100 or embedded in a pixel array as an on-cell type or an add-on type. can be implemented as

표시패널 구동회로(110, 112, 120)는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서(112)가 배치될 수 있다. The display panel driving circuits 110 , 112 , and 120 include a data driving unit 110 and a gate driving unit 120 . A demultiplexer 112 disposed between the data driver 110 and the data lines 102 may be disposed.

표시패널 구동회로(110, 112, 120)는 디스플레이 구동 기간 동안 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 데이터를 기입하여 화면 상에 입력 영상을 표시한다. 표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기나 웨어러블 기기에서 표시패널 구동회로, 타이밍 콘트롤러(130) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다. The display panel driving circuits 110 , 112 , and 120 write input image data into pixels of the display panel 100 under the control of a timing controller (TCON) 130 during the display driving period and input the data on the screen. display the image. The display panel driving circuit may further include a touch sensor driver for driving the touch sensors. The touch sensor driver is omitted from FIG. 1 . In a mobile device or a wearable device, the display panel driving circuit, the timing controller 130 , and the power circuit may be integrated into one integrated circuit.

데이터 구동부(110)는 도 2에 도시된 바와 같이 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 디지털 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 디멀티플렉서(112)와 데이터 라인(102)을 통해 픽셀들에 인가된다. 디멀티플렉서(112)는 다수의 스위치 소자들을 이용하여 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치되어 데이터 구동부(110)로부터 출력되는 데이터 전압을 데이터 라인들(102)로 분배한다. 디멀티플렉서(112)에 의해 데이터 구동부(110)의 한 채널이 다수의 데이터 라인들에 연결되기 때문에 데이터 라인들(102)의 개수가 감소될 수 있다. As shown in FIG. 2 , the data driving unit 110 gamma-maizes digital data of an input image received from the timing controller 130 in every frame period using a digital-to-analog converter (hereinafter, referred to as DAC). The data voltage Vdata is output by converting it into a compensation voltage. The data voltage Vdata is applied to the pixels through the demultiplexer 112 and the data line 102 . The demultiplexer 112 is disposed between the data driver 110 and the data lines 102 using a plurality of switch elements to distribute the data voltage output from the data driver 110 to the data lines 102 . Since one channel of the data driver 110 is connected to a plurality of data lines by the demultiplexer 112 , the number of data lines 102 may be reduced.

게이트 구동부(120)는 액티브 영역의 트랜지스터 어레이와 함께 표시패널(100) 상의 베젤(bezel) 영역 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(104)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트함으로써 그 신호들을 게이트 라인들(104)에 순차적으로 공급할 수 있다. 게이트 신호는 도 4 및 도 5에 도시된 바와 같이, 스캔 신호(SCAN)와 센싱 신호(SENSE)로 나뉘어질 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 스캔 신호(SCAN)를 제1 게이트 라인(1041)에 공급하고, 센싱 신호(SENSE)를 제2 게이트 라인(1042)에 공급한다. 게이트 구동부(120)는 도 4 및 도 5에 도시된 바와 같이 스캔 신호(SCAN)와 센싱 신호(SENSE)를 시프트하여 픽셀 라인들에 스캔 신호(SCAN)를 센싱 신호(SENSE)가 순차적으로 공급한다. 픽셀 라인은 게이트 라인 방향을 따라 배열되고 동일한 게이트 라인에 연결된 픽셀들을 포함한다. 1 픽셀 라인의 픽셀들은 스캔 신호가 인가되는 게이트 라인을 공유하여 이 게이트 라인으로부터의 스캔 신호에 따라 동시에 어드레싱되어 픽셀 데이터의 데이터 전압을 공급 받는다. The gate driver 120 may be implemented as a gate in panel (GIP) circuit that is directly formed on a bezel region of the display panel 100 together with a transistor array in the active region. The gate driver 120 outputs a gate signal to the gate lines 104 under the control of the timing controller 130 . The gate driver 120 may sequentially supply the gate signals to the gate lines 104 by shifting the gate signals using a shift register. The gate signal may be divided into a scan signal SCAN and a sensing signal SENSE, as shown in FIGS. 4 and 5 . The gate driver 120 supplies the scan signal SCAN to the first gate line 1041 and the sensing signal SENSE to the second gate line 1042 under the control of the timing controller 130 . The gate driver 120 sequentially supplies the scan signal SCAN to the pixel lines by shifting the scan signal SCAN and the sensing signal SENSE as shown in FIGS. 4 and 5 . . The pixel line includes pixels arranged along the gate line direction and connected to the same gate line. Pixels of one pixel line share a gate line to which a scan signal is applied, and are simultaneously addressed according to a scan signal from the gate line to receive a data voltage of pixel data.

스캔 신호(SCAN)와 센싱 신호(SENSE)는 게이트 하이 전압(Vgh)과 게이트 로우 전압(Vgl) 사이에서 스윙(swing)한다. 스캔 신호(SCAN)는 데이터 전압에 동기되어 데이터 전압이 인가되는 픽셀들을 선택한다. 센싱 신호(SENSE)는 스캔 신호(SCAN)에 동기된다. 센싱 신호(SECSE)는 외부 보상 방법에서 픽셀들에 형성된 구동 소자(DT)의 전기적 특성이 센싱되는 픽셀들을 선택한다. 구동 소자의 전기적 특성은 이동도(mobility, μ)와 문턱 전압(Vth)을 포함한다. The scan signal SCAN and the sensing signal SENSE swing between the gate high voltage Vgh and the gate low voltage Vgl. The scan signal SCAN selects pixels to which the data voltage is applied in synchronization with the data voltage. The sensing signal SENSE is synchronized with the scan signal SCAN. The sensing signal SECSE selects pixels in which electrical characteristics of the driving elements DT formed in the pixels are sensed in the external compensation method. Electrical characteristics of the driving device include mobility (μ) and a threshold voltage (Vth).

외부 보상 방법은 센싱 신호(SENSE)를 이용하여 픽셀 회로를 센싱 라인(103)에 연결하여 구동 소자의 문턱 전압(Vth) 또는 이동도(μ)를 센싱할 수 있다. 센싱 방법은 제품 출하전과 제품 출하 후로 나뉘어진다. 제품 출하전에 픽셀들에 연결된 센싱 경로를 통해 서브 픽셀들 각각에서 구동 소자(DT)의 문턱 전압이 센싱된 후에, 이 센싱 결과를 바탕으로 모든 서브 픽셀들에서 문턱 전압 편차가 보상된다. 그리고 서브 픽셀들 각각에서 구동 소자(DT)의 이동도가 센싱되어 이동도 편차가 보상된다. In the external compensation method, the threshold voltage Vth or mobility μ of the driving element may be sensed by connecting the pixel circuit to the sensing line 103 using the sensing signal SENSE. The sensing method is divided into before product shipment and after product shipment. After the threshold voltage of the driving element DT is sensed in each of the sub-pixels through a sensing path connected to the pixels before product shipment, the threshold voltage deviation in all sub-pixels is compensated based on the sensing result. In addition, the mobility of the driving element DT is sensed in each of the sub-pixels to compensate for the mobility deviation.

제품 출하 후 센싱 방법은 파워 온 시퀀스(Power ON sequence), 버티컬 블랭크 구간(Vertical blank, VB), 및 파워 오프 시퀀스(Power OFF sequence)에서 실행될 수 있다. 파워 오프 시퀀스에서 표시패널 구동회로와 센싱 경로는 파워 오프 신호 수신 후, 미리 설정된 지연 시간 동안 더 구동되어 서브 픽셀들 각각에서 구동 소자의 문턱 전압(Vth)을 센싱한다. After product shipment, the sensing method may be performed in a power ON sequence, a vertical blank period (VB), and a power OFF sequence. In the power-off sequence, the display panel driving circuit and the sensing path are further driven for a preset delay time after receiving the power-off signal to sense the threshold voltage Vth of the driving device in each of the sub-pixels.

타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 픽셀 데이터(디지털 데이터)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 콘트롤러(130)는 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송한다. 타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호를 바탕으로 표시패널 구동회로(110, 112, 120)의 동작 타이밍을 제어하기 위한 제어신호를 발생한다. The timing controller 130 receives pixel data (digital data) of an input image and a timing signal synchronized therewith from a host system (not shown). The timing controller 130 transmits the pixel data of the input image to the data driver 110 . The timing controller 130 generates a control signal for controlling the operation timing of the display panel driving circuits 110 , 112 , and 120 based on the timing signal received from the host system.

타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(level shifter)를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 게이트 타이밍 제어신호는 게이트 구동부(120)의 시프트 레지스터에 입력되는 스타트 펄스, 시프트 클럭 등을 포함한다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(Vgl)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(Vg)으로 변환한다. The voltage level of the gate timing control signal output from the timing controller 130 may be converted into a gate-on voltage and a gate-off voltage through a level shifter (not shown) and supplied to the gate driver 120 . The gate timing control signal includes a start pulse, a shift clock, etc. input to the shift register of the gate driver 120 . The level shifter converts a low level voltage of the gate timing control signal into a gate low voltage Vgl, and converts a high level voltage of the gate timing control signal into a gate high voltage Vg. .

타이밍 콘트롤러(130)는 입력 영상을 분석하여 블랙 계조(Black gray scale)의 픽셀 데이터에 동기되는 부가 펄스 데이터를 발생할 수 있다. The timing controller 130 may generate additional pulse data synchronized with pixel data of a black gray scale by analyzing the input image.

호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.The host system may be any one of a television (Television) system, a set-top box, a navigation system, a personal computer (PC), a home theater system, a mobile device, and a wearable device.

센싱 경로는 도 2에 도시된 바와 같이 센싱 라인(103), 아날로그-디지털 변환기(Analog to Digital Convertor, 이하 “ADC”라 함), 및 센싱 스위치 회로 등을 포함할 수 있다. 센싱 스위치 회로는 제1 및 제2 스위치 소자(M1, M2)를 포함할 수 있다. 센싱 경로는 구동 소자(DT)의 소스 전압(Vs)을 센싱하여 구동 소자의 전기적 특성을 센싱할 수 있다. 제1 스위치 소자(M1)는 소정의 기준 전압(Vref)을 센싱 라인(103)에 공급하여 구동 소자(DT)의 소스 전압을 기준 전압(Vref)으로 초기화한다. 제2 스위치 소자(M2)는 제1 스위치 소자(M1)가 턴-오프(turn-off)된 후에 턴-온되어 구동 소자(DT)의 소스 전압을 ADC에 공급한다. ADC는 아날로그 센싱 전압을 디지털 센싱 데이터로 변환하여 보상부(131)로 전송한다. 구동 소자(DT)의 소스 전압은 센싱 방법에 따라 구동 소자(DT)의 문턱 전압 또는 이동도를 나타낼 수 있다. 센싱 경로를 통해 구동 소자(DT)의 문턱 전압을 센싱하는 방법이나 센싱 경로를 통해 구동 소자(DT)의 이동도를 센싱하는 방법은 공지된 센싱 방법을 이용할 수 있다. ADC는 DAC와 함께 데이터 구동부(110)의 IC(integrated circuit)에 집적될 수 있다. The sensing path may include a sensing line 103, an analog-to-digital converter (hereinafter referred to as “ADC”), and a sensing switch circuit as shown in FIG. 2 . The sensing switch circuit may include first and second switch elements M1 and M2. The sensing path may sense an electrical characteristic of the driving device by sensing the source voltage Vs of the driving device DT. The first switch element M1 initializes the source voltage of the driving element DT to the reference voltage Vref by supplying a predetermined reference voltage Vref to the sensing line 103 . The second switch element M2 is turned on after the first switch element M1 is turned off to supply the source voltage of the driving element DT to the ADC. The ADC converts the analog sensing voltage into digital sensing data and transmits it to the compensator 131 . The source voltage of the driving element DT may represent a threshold voltage or mobility of the driving element DT according to a sensing method. A method of sensing the threshold voltage of the driving element DT through the sensing path or a method of sensing the mobility of the driving element DT through the sensing path may use a known sensing method. The ADC may be integrated in an integrated circuit (IC) of the data driver 110 together with the DAC.

보상부(131)에는 서브 픽셀들 각각에서 구동 소자의 문턱 전압(Vth)과 이동도(μ)를 보상하기 위한 보상값들이 저장되어 있다. 보상부(131)는 ADC를 통해 수신된 디지털 센싱 데이터에 따라 미리 설정된 보상값을 선택하고 이 보상값을 입력 영상의 픽셀 데이터(디지털 데이터)에 더하거나 곱하여 픽셀 데이터를 보상한다. 이렇게 보상된 픽셀 데이터는 데이터 구동부(110)로 전송되어 데이터 구동부(110)의 DAC에 의해 데이터 전압(Vdata)으로 변환되어 데이터 라인(102)으로 공급된다. 픽셀 회로의 구동 소자(DT)는 데이터 라인(102)을 통해 공급되는 데이터 전압(Vdata)으로 구동되어 전류를 발생된다. 구동 소자(DT)를 통해 발광 소자인 OLED로 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정된다. 보상부(131)는 타이밍 콘트롤러(130) 내의 연산 회로로 구현될 수 있다. The compensation unit 131 stores compensation values for compensating for the threshold voltage Vth and the mobility μ of the driving element in each of the sub-pixels. The compensator 131 selects a preset compensation value according to the digital sensing data received through the ADC and compensates the pixel data by adding or multiplying the compensation value to the pixel data (digital data) of the input image. The compensated pixel data is transmitted to the data driver 110 , converted into a data voltage Vdata by the DAC of the data driver 110 , and supplied to the data line 102 . The driving element DT of the pixel circuit is driven by the data voltage Vdata supplied through the data line 102 to generate a current. A current flowing through the driving element DT to the OLED, which is the light emitting element, is determined according to the gate-source voltage Vgs of the driving element DT. The compensator 131 may be implemented as an arithmetic circuit in the timing controller 130 .

도 2 및 도 3을 참조하면, 픽셀 회로는 OLED와, OLED에 연결된 구동 소자(DT), 다수의 스위치 소자(S1, S2), 및 다수의 커패시터들(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(S1, S2)은 도 3에서 n 채널 트랜지스터로 예시되었으나 이에 한정되지 않는다. 2 and 3 , the pixel circuit includes an OLED, a driving device DT connected to the OLED, a plurality of switch devices S1 and S2 , and a plurality of capacitors Cst. The driving element DT and the switch elements S1 and S2 are illustrated as n-channel transistors in FIG. 3 , but are not limited thereto.

OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한 발광 소자이다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제2 노드(n2)를 통해 구동 소자(DT)에 연결되고, OLED의 캐소드는 저전위 전원 전압(VSS)이 인가되는 VSS 전극에 연결된다.OLED is a light emitting device including an organic compound layer formed between an anode and a cathode. The organic compound layer may include, but is not limited to, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL). The anode of the OLED is connected to the driving element DT through the second node n2, and the cathode of the OLED is connected to the VSS electrode to which the low potential power voltage VSS is applied.

구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 OLED의 전류를 조절하여 OLED를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트, 픽셀 구동 전압(VDD)이 공급되는 VDD 라인(105)에 연결된 제1 전극(또는 드레인), 및 제2 노드(n2)를 통해 OLED의 애노드에 연결된 제2 전극(또는 소스)을 포함한다. 제1 커패시터(Cst)는 제1 및 제2 노드(n1, n2)를 통해 구동 소자(DT)의 게이트와 소스 사이에 연결된다.The driving device DT drives the OLED by controlling the current of the OLED according to the gate-source voltage Vgs. The driving element DT is an OLED through a gate connected to the first node n1 , a first electrode (or drain) connected to the VDD line 105 to which the pixel driving voltage VDD is supplied, and a second node n2 . a second electrode (or source) connected to the anode of The first capacitor Cst is connected between the gate and the source of the driving device DT through the first and second nodes n1 and n2 .

제1 스위치 소자(S1)는 스캔 신호(SCAN)의 게이트 온 전압(Vgh)에 따라 턴-온(turn-on)되어 데이터 라인(102)을 제1 노드(n1)에 연결하여 데이터 전압(Vdata)을 구동 소자(DT)의 게이트에 공급한다. 제1 스위치 소자(S1)는 스캔 신호(SCAN)가 인가되는 제1 게이트 라인(1041)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다. The first switch element S1 is turned on according to the gate-on voltage Vgh of the scan signal SCAN, and connects the data line 102 to the first node n1 to connect the data voltage Vdata. ) is supplied to the gate of the driving element DT. The first switch element S1 has a gate connected to the first gate line 1041 to which the scan signal SCAN is applied, a first electrode connected to the data line 102 , and a second electrode connected to the first node n1 . includes

제2 스위치 소자(S2)는 센싱 신호(SENSE)의 게이트 온 전압(Vgh)에 따라 턴-온(turn-on)되어 센싱 라인(103)을 제2 노드(n2)에 공급하여 기준 전압(Vref)을 제2 노드(n2)에 공급한다. 기준 전압(Vref)과 저전위 전원 전압(VSS)의 전압차는 OLED의 문턱 전압 보다 낮다. 따라서, OLED의 애노드에 기준 전압(Vref)이 인가될 때 OLED에 전류가 흐르지 않기 때문에 OLED가 발광되지 않는다. 제2 스위치 소자(S2)는 센싱 신호(SENSE)가 인가되는 제2 게이트 라인(1042)에 연결된 게이트, 기준 전압(Vref)이 인가되는 센싱 라인(103)에 연결된 제1 전극, 및 제2 노드(n2)에 연결된 제2 전극을 포함한다.The second switch element S2 is turned on according to the gate-on voltage Vgh of the sensing signal SENSE, and supplies the sensing line 103 to the second node n2 to supply the reference voltage Vref. ) is supplied to the second node n2. The voltage difference between the reference voltage Vref and the low-potential power supply voltage VSS is lower than the threshold voltage of the OLED. Therefore, when the reference voltage Vref is applied to the anode of the OLED, the OLED does not emit light because no current flows through the OLED. The second switch element S2 includes a gate connected to the second gate line 1042 to which the sensing signal SENSE is applied, a first electrode connected to the sensing line 103 to which the reference voltage Vref is applied, and a second node. and a second electrode connected to (n2).

픽셀에 인가되는 전압은 VDD = 24V , VSS = 0V, Vref = 2V , Vdata = 1V , Vgh = 25V, Vgl = -7V 일 수 있으나 이에 한정되지 않는다. The voltage applied to the pixel may be VDD = 24V, VSS = 0V, Vref = 2V, Vdata = 1V, Vgh = 25V, and Vgl = -7V, but is not limited thereto.

도 4 및 도 5에 도시된 바와 같이 픽셀에 블랙 계조의 데이터 전압(Data(Black))이 구동 소자(DT)의 게이트에 장시간 인가되면, DC 게이트 바이어스 스트레스로 인하여 구동 소자(DT)가 열화되어 화면 상에서 잔상이 발생될 수 있다. 이러한 잔상 문제를 개선하기 위하여, 본 발명은 구동 소자(DT)의 Vgs를 교류(AC)로 구동한다. 이를 위하여, 본 발명은 도 5에 도시된 바와 같이 블랙 계조의 데이터 전압(Data(Black))에 부가 펄스(51)를 부가하거나 도 6 내지 도 8에 도시된 바와 같이 기준 전압(Vref)에 부가 펄스(61)를 부가할 수 있다. 본 발명은 블랙 계조의 데이터 전압(Data(Black))에 부가 펄스(51)를 더하고, 기준 전압(Vref)에 부가 펄스(61)를 더할 수 있다. As shown in FIGS. 4 and 5 , when the black data voltage Data(Black) is applied to the gate of the driving element DT for a long time to the pixel, the driving element DT is deteriorated due to DC gate bias stress. An afterimage may be generated on the screen. In order to improve the afterimage problem, in the present invention, Vgs of the driving element DT is driven by alternating current (AC). To this end, according to the present invention, an additional pulse 51 is added to the data voltage Data(Black) of the black grayscale as shown in FIG. 5 or added to the reference voltage Vref as shown in FIGS. 6 to 8 . A pulse 61 may be added. In the present invention, the additional pulse 51 may be added to the data voltage Data(Black) of the black grayscale, and the additional pulse 61 may be added to the reference voltage Vref.

따라서, 본 발명은 구동 소자의 Vgs를 교류 전압으로 발생시켜 부극성 게이트 바이어스(negative gate bias)를 보상하여 잔상을 방지할 수 있다. Therefore, according to the present invention, an afterimage can be prevented by compensating for a negative gate bias by generating Vgs of the driving device as an AC voltage.

블랙 계조의 데이터 전압(Data(Black))에 더해진 부가 펄스(51)는 데이터 라인(102)을 통해 구동 소자(DT)의 게이트에 인가되어 구동 소자(DT)의 Vgs를 교류 전압으로 발생되게 한다. 기준 전압(Vref)에 더해진 부가 펄스(61)는 센싱 라인(103)에 공급되어 구동 소자(DT)의 소스에 인가되어 구동 소자(DT)의 Vgs를 교류 전압으로 발생되게 한다. 블랙 계조의 휘도가 상승되지 않게 하기 위하여, 구동 소자(DT)가 센싱될 때 상승하는 OLED의 애노드 전압이 OLED의 턴-온 전압을 넘지 않도록 부가 펄스(51, 61)의 전압이 설정될 수 있다. OLED의 애노드 전압은 구동 소자(DT)의 소스 전압(Vs)과 같다. 구동 소자의 Vgs 교류 구동은 게이트 신호(SCAN, SENSE)가 게이트 오프 전압(VGL)으로 반전되기 전에 완료 하는 것이 바람직하다. 이는 게이트 신호(SCAN, SENSE)이 게이트 오프 전압(VGL)으로 반전되기 전에 픽셀 데이터의 데이터 전압이 픽셀에 충전되어야 하기 때문이다. The additional pulse 51 added to the data voltage Data(Black) of the black gray scale is applied to the gate of the driving device DT through the data line 102 to generate the Vgs of the driving device DT as an AC voltage. . The additional pulse 61 added to the reference voltage Vref is supplied to the sensing line 103 and applied to the source of the driving element DT to generate Vgs of the driving element DT as an AC voltage. In order not to increase the luminance of the black grayscale, the voltage of the additional pulses 51 and 61 may be set so that the anode voltage of the OLED, which rises when the driving element DT is sensed, does not exceed the turn-on voltage of the OLED. . The anode voltage of the OLED is equal to the source voltage Vs of the driving element DT. It is preferable that the Vgs AC driving of the driving device be completed before the gate signals SCAN and SENSE are inverted to the gate-off voltage VGL. This is because the data voltage of the pixel data must be charged in the pixel before the gate signals SCAN and SENSE are inverted to the gate-off voltage VGL.

도 4는 게이트 신호(SCAN, SENSE)와 블랙 계조의 데이터 전압(Data(Black))을 보여 주는 파형도이다. 도 5는 구동 소자(DT)의 Vgs를 교류 구동하기 위하여 블랙 계조의 데이터 전압(Data(Black))에 보상 데이터 전압이 추가된 예를 보여 주는 도면이다. 도 4 및 도 5에서 “SCAN(N-1)”과 “SCAN(N-1)”는 제N-1(N은 자연수) 픽셀 라인의 픽셀들에 인가되는 게이트 신호이다. “SCAN(N)”과 “SCAN(N)”는 제N-1 픽셀 라인에 이어서 어드레싱(addressing)되는 제N 픽셀 라인의 픽셀들에 인가되는 게이트 신호이다. 도 4 및 도 5에서, 블랙 계조의 데이터 전압(Data(Black))은 OLED가 발광되지 않는 최하위 계조의 데이터 전압이다. 8 bit 데이터에서 블랙 계조의 데이터는 000000002 이다. 4 is a waveform diagram showing the gate signals SCAN and SENSE and the data voltage Data(Black) of the black grayscale. FIG. 5 is a diagram illustrating an example in which a compensation data voltage is added to a data voltage Data(Black) of a black gray scale in order to AC drive Vgs of the driving element DT. 4 and 5, “SCAN(N-1)” and “SCAN(N-1)” are gate signals applied to pixels of an N-1th pixel line (N is a natural number). “SCAN(N)” and “SCAN(N)” are gate signals applied to pixels of the N-th pixel line addressed following the N-1th pixel line. 4 and 5 , the data voltage Data(Black) of the black grayscale is the data voltage of the lowest grayscale in which the OLED does not emit light. In 8-bit data, the data of the black gradation is 00000000 2 .

구동 소자(DT)의 Vgs를 교류 전압으로 발생시키기 위하여, 도 5에 도시된 바와 같이 블랙 계조의 데이터 전압(Data(Black))에 부가된 부가 펄스(51)는 게이트 신호(SCAN, SENSE)의 펄스 보다 작은 펄스폭으로 발생될 수 있다. 부가 펄스(51)는 게이트 신호(SCAN, SENSE)가 게이트 온 전압(Vgh)으로 유지될 때 블랙 계조의 데이터 전압(Data(Black))에 부가될 수 있다. 부가 펄스(51)의 폴링 에지 이후 소정의 홀딩 기간(holding)이 경과된 후, 게이트 신호(SCAN, SENSE)의 폴링 에지가 발생된다. 블랙 계조의 데이터 전압(Data(Black))에 부가 펄스(51)가 적용되고, 기준 전압(Vref)에 부가 펄스(61)가 적용될 수 있다. In order to generate Vgs of the driving element DT as an AC voltage, as shown in FIG. 5 , the additional pulse 51 added to the data voltage Data(Black) of the black gray scale is applied to the gate signals SCAN and SENSE. It can be generated with a pulse width smaller than a pulse. The additional pulse 51 may be added to the data voltage Data(Black) of the black grayscale when the gate signals SCAN and SENSE are maintained at the gate-on voltage Vgh. After a predetermined holding period elapses after the falling edge of the additional pulse 51 , the falling edges of the gate signals SCAN and SENSE are generated. The additional pulse 51 may be applied to the black grayscale data voltage Data(Black), and the additional pulse 61 may be applied to the reference voltage Vref.

도 6 내지 도 8은 기준 전압에 부가 펄스가 적용된 예를 보여 주는 파형도들이다. 6 to 8 are waveform diagrams illustrating examples in which an additional pulse is applied to a reference voltage.

도 6을 참조하면, 기준 전압(Vref) 보다 낮은 전압의 부가 펄스(61)가 센싱 라인(103)에 공급된다. 부가 펄스(61)는 게이트 신호(SCAN, SENSE)가 게이트 온 전압(Vgh)으로 유지될 때 구동 소자(DT)의 소스에 인가될 수 있다. 기준 전압(Vref)에 더해진 부가 펄스(61)는 구동 소자(DT)의 소스 전압(Vs)의 변동을 초래하여 구동 소자(DT)의 Vgs를 교류 전압으로 발생되게 한다. Referring to FIG. 6 , an additional pulse 61 of a voltage lower than a reference voltage Vref is supplied to the sensing line 103 . The additional pulse 61 may be applied to the source of the driving element DT when the gate signals SCAN and SENSE are maintained at the gate-on voltage Vgh. The additional pulse 61 added to the reference voltage Vref causes a change in the source voltage Vs of the driving element DT so that Vgs of the driving element DT is generated as an AC voltage.

도 7을 참조하면, 부가 펄스(61)는 입력 영상의 패턴과 무관하게 기준 전압(Vref)에 부가될 수 있다. 부가 펄스(61)는 픽셀 데이터의 계조에 상관 없이 매 수평 기간마다 소스 출력 인에이블 신호(Source Output enable signal, SOE)의 펄스 구간에 구동 소자(DT)의 소스에 인가될 수 있다. 소스 출력 인에이블 신호(Source Output enable signal, SOE)의 펄스는 하이 로직 전압(High=H)으로 발생될 수 있다. 도 7에서 “Black”은 블랙 계조 전압이고, “White”는 화이트 계조 전압이다. 화이트 계조의 데이터 전압은 OLED가 최고 휘도로 발광하는 최상위 계조의 데이터 전압이다. 8 bit 데이터에서 하이트 계조의 데이터는 111111112 이다. Referring to FIG. 7 , the additional pulse 61 may be added to the reference voltage Vref regardless of the pattern of the input image. The additional pulse 61 may be applied to the source of the driving element DT in the pulse period of the source output enable signal (SOE) in every horizontal period regardless of the gray level of the pixel data. A pulse of a source output enable signal (SOE) may be generated as a high logic voltage (High=H). In FIG. 7 , “Black” is a black gradation voltage, and “White” is a white gradation voltage. The data voltage of the white gradation is the data voltage of the highest gradation at which the OLED emits light with the highest luminance. In 8-bit data, the data of the height gray scale is 11111111 2 .

소스 출력 인에이블 신호(SOE)의 펄스 구간은 제N-1 픽셀 데이터와 제N 픽셀 데이터 사이의 기간이다. 소스 출력 인에이블 신호(SOE)의 펄스 구간은 보통은 수평 블랭크 기간(horizontal blank interval)에 해당한다. 데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 수신된 데이터 패킷에서 소스 출력 인에이블 신호(SOE)의 정보를 디코딩하여 소스 출력 인에이블 신호(SOE)를 복원할 수 있다. 데이터 구동부(110)는 보원된 소스 출력 인에이블 신호(SOE)의 로우 로직 구간(low=L)에 픽셀 데이터의 데이터 전압(Vdata)을 출력한다. 1 수평 기간은 1 픽셀 라인의 픽셀들에 데이터가 기입되는 시간이다. A pulse period of the source output enable signal SOE is a period between the N-1 th pixel data and the N th pixel data. A pulse period of the source output enable signal SOE usually corresponds to a horizontal blank interval. The data driver 110 may restore the source output enable signal SOE by decoding information of the source output enable signal SOE in the data packet received from the timing controller 130 . The data driver 110 outputs the data voltage Vdata of the pixel data in the low logic period (low=L) of the supported source output enable signal SOE. One horizontal period is the time at which data is written to the pixels of one pixel line.

기준 전압(Vref)의 부가 펄스 전압은 픽셀의 전압에 영향을 끼쳐 픽셀에 충전된 데이터 전압을 변화시킬 수 있다. 이를 방지하기 위하여, 게이트 신호(SCAN, SENSE)의 펄스 타이밍이 부가 펄스(61) 타이밍과 어긋나게 설정될 필요가 있다. 도 7에서 “Gate off”는 게이트 신호의 오프 타이밍 즉, 폴링 에지(falling edge)를 나타낸다. 게이트 신호(SCAN, SENSE)의 게이트 오프 전압 구간 즉, 게이트 신호(SCAN, SENSE)의 전압이 Vgl일 때 부가 펄스(61)가 발생된다. 픽셀 회로의 스위치 소자(T1, T2)는 게이트 신호(SCAN, SENSE)의 게이트 온 전압(Vgh)에 따라 턴-온(turn-on)되는 반면, 게이트 신호(SCAN, SENSE)의 게이트 오프 전압(Vgl)에 따라 턴-오프(turn-off)된다. The additional pulse voltage of the reference voltage Vref may affect the voltage of the pixel to change the data voltage charged in the pixel. To prevent this, the pulse timing of the gate signals SCAN and SENSE needs to be set to be different from the timing of the additional pulse 61 . In FIG. 7 , “Gate off” indicates the off timing of the gate signal, that is, a falling edge. The additional pulse 61 is generated when the gate-off voltage period of the gate signals SCAN and SENSE, that is, the voltage of the gate signals SCAN and SENSE is Vgl. The switch elements T1 and T2 of the pixel circuit are turned on according to the gate-on voltage Vgh of the gate signals SCAN and SENSE, while the gate-off voltage of the gate signals SCAN and SENSE is turned on. It is turned off according to Vgl).

도 8을 참조하면, 부가 펄스(61)는 입력 영상의 계조 분석 결과를 바탕으로 블랙 계조의 픽셀 데이터가 기입되는 픽셀에 공급될 수 있다. 반면에, 부가 펄스(61)는 화이트 계조의 픽셀 데이터가 기입되는 픽셀에 공급되지 않는다. 부가 펄스(61)는 블랙 계조의 데이터 전압에 이어서 수평 블랭크 기간에 구동 소자(DT)의 소스에 인가될 수 있다. Referring to FIG. 8 , the additional pulse 61 may be supplied to a pixel in which black grayscale pixel data is written based on the grayscale analysis result of the input image. On the other hand, the additional pulse 61 is not supplied to the pixel in which the pixel data of the white gradation is written. The additional pulse 61 may be applied to the source of the driving element DT in the horizontal blank period following the data voltage of the black grayscale.

도 9는 본 발명의 제1 실시예에 따른 부가 펄스 발생 장치를 보여 주는 도면이다. 도 10은 도 9에 도시된 펄스 발생부를 보여 주는 회로도이다. 9 is a view showing an additional pulse generating apparatus according to the first embodiment of the present invention. FIG. 10 is a circuit diagram showing the pulse generator shown in FIG. 9 .

도 9 및 도 10을 참조하면, 부가 펄스 발생 장치는 타이밍 콘트롤러(130)와 펄스 발생부(132)를 구비한다. 9 and 10 , the additional pulse generator includes a timing controller 130 and a pulse generator 132 .

타이밍 콘트롤러(130)는 부가 펄스 타이밍에 맞추어 펄스를 발생한다. 펄스 발생부(132)는 타이밍 콘트롤러(130)로부터의 펄스에 따라 고전위 전압(VH)과 저전위 전압(VL)을 스위칭하여 부가 펄스가 더해진 교류 전압의 기준 전압(Vref)을 출력한다. 고전위 전압(VH)은 기준 전압(Vref)의 전압 레벨로 발생되는 직류 전압이다. 저전위 전압(VL)은 부가 펄스(61)의 전압 레벨로 발생되는 직류 전압이다. The timing controller 130 generates a pulse according to the additional pulse timing. The pulse generator 132 switches the high potential voltage VH and the low potential voltage VL according to a pulse from the timing controller 130 to output a reference voltage Vref of an AC voltage to which an additional pulse is added. The high potential voltage VH is a DC voltage generated at a voltage level of the reference voltage Vref. The low potential voltage VL is a DC voltage generated at the voltage level of the additional pulse 61 .

펄스 발생부(132)는 도 10과 같이 n 채널 트랜지스터(T1)와 p 채널 트랜지스터(T2)가 조합된 인버터(Inverter) 회로로 구현될 수 있다. 타이밍 콘트롤러(130)로부터 출력되는 펄스(Vin)는 n 채널 트랜지스터(T2)와 p 채널 트랜지스터(T1)의 게이트에 인가된다. p 채널 트랜지스터(T1)는 펄스(Vin)의 로우 로직 구간(L)의 전압에 따라 턴-온되어 고전위 전압(VH)을 출력한다. n 채널 트랜지스터(T2)는 펄스(Vin)의 하이 로직 전압에 따라 턴-온되어 저전위 전압(VH)을 출력한다. 도 10에서 “Vout”은 인버터 회로로부터 출력되는 교류 전압의 기준 전압을 나타낸다. 교류 전압의 기준 전압은 센싱 라인(103)을 통해 구동 소자(DT)의 소스에 인가된다.The pulse generator 132 may be implemented as an inverter circuit in which an n-channel transistor T1 and a p-channel transistor T2 are combined as shown in FIG. 10 . The pulse Vin output from the timing controller 130 is applied to the gates of the n-channel transistor T2 and the p-channel transistor T1 . The p-channel transistor T1 is turned on according to the voltage of the low logic section L of the pulse Vin to output the high potential voltage VH. The n-channel transistor T2 is turned on according to the high logic voltage of the pulse Vin to output the low potential voltage VH. In FIG. 10, “Vout” denotes a reference voltage of an AC voltage output from the inverter circuit. The reference voltage of the AC voltage is applied to the source of the driving element DT through the sensing line 103 .

도 11은 본 발명의 제2 실시예에 따른 부가 펄스 발생 장치를 보여 주는 도면이다. 도 12는 도 11에 도시된 드라이브 IC(140)에서 스위칭 회로를 보여 주는 회로도이다. 드라이브 IC(Integrated circuit)(140)는 데이터 구동부(110)와 센싱 스위치 회로(M1, M2)를 포함한다. 11 is a view showing an additional pulse generating apparatus according to a second embodiment of the present invention. 12 is a circuit diagram illustrating a switching circuit in the drive IC 140 shown in FIG. 11 . The drive integrated circuit (IC) 140 includes a data driver 110 and sensing switch circuits M1 and M2.

도 11 및 도 12를 참조하면, 부가 펄스 발생 장치는 타이밍 콘트롤러(130)와 드라이브 IC(140)를 구비한다. 11 and 12 , the additional pulse generator includes a timing controller 130 and a drive IC 140 .

타이밍 콘트롤러(130)는 부가 펄스 타이밍에 맞추어 펄스를 발생한다. 드라이브 IC(140)는 기준 전압(Vref)과 저전위 전압(VL)을 공급 받는다. 드라이브 IC(140)는 타이밍 콘트롤러(130)로부터의 펄스에 따라 기준 전압(Vref)과 저전위 전압(VL)을 스위칭하여 부가 펄스가 더해진 교류 전압의 기준 전압(Vref)을 출력한다. The timing controller 130 generates a pulse according to the additional pulse timing. The drive IC 140 is supplied with the reference voltage Vref and the low potential voltage VL. The drive IC 140 switches the reference voltage Vref and the low potential voltage VL according to the pulse from the timing controller 130 to output the reference voltage Vref of the AC voltage to which the additional pulse is added.

도 12에 도시된 바와 같이, 드라이브 IC(140)의 스위치 회로는 타이밍 콘트롤러(130)로부터의 선택 신호(SEL)에 따라 기준 전압(Vref)과 저전위 전압(VL)을 스위칭하여 교류 전압의 기준 전압을 출력할 수 있다. 교류 전압의 기준 전압은 센싱 라인(103)을 통해 구동 소자(DT)의 소스에 인가된다. 도 12에서, SAM은 도 2에 도시된 스위치 소자(M2)를 제어하는 샘플링 신호이다. As shown in FIG. 12 , the switch circuit of the drive IC 140 switches the reference voltage Vref and the low potential voltage VL according to the selection signal SEL from the timing controller 130 to obtain the reference voltage of the AC voltage. voltage can be output. The reference voltage of the AC voltage is applied to the source of the driving element DT through the sensing line 103 . In FIG. 12 , SAM is a sampling signal that controls the switch element M2 shown in FIG. 2 .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications can be made without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 110 : 데이터 구동부
120 : 게이트 구동부 130 : 타이밍 콘트롤러
131 : 보상부 132 : 펄스 발생부
140 : 드라이브 IC DT : 픽셀 회로의 구동 소자
S1, S2 : 픽셀 회로의 스위치 소자 SCAN, SENSE : 게이트 신호
Cst : 픽셀 회로의 커패시터
100: display panel 110: data driver
120: gate driver 130: timing controller
131: compensation unit 132: pulse generator
140: drive IC DT: driving element of the pixel circuit
S1, S2: switch element of pixel circuit SCAN, SENSE: gate signal
Cst: the capacitor in the pixel circuit

Claims (13)

데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널;
픽셀 데이터의 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부; 및
게이트 신호를 상기 게이트 라인에 공급하는 게이트 구동부를 구비하고,
블랙 계조의 데이터 전압과 상기 기준 전압 중 적어도 하나에 상기 게이트 신호의 펄스폭 보다 작은 펄스가 더해지고,
상기 픽셀들은
발광 소자; 및
상기 발광 소자를 구동하는 구동 소자를 포함하고,
상기 구동 소자의 게이트-소스 간 전압이 상기 펄스에 의해 교류 전압으로 발생되는 전계 발광 표시장치.
a display panel in which data lines and gate lines cross, a plurality of pixels are disposed, and a reference voltage is supplied to the pixels through a sensing line;
a data driver supplying a data voltage of pixel data to the data lines; and
and a gate driver supplying a gate signal to the gate line;
a pulse smaller than the pulse width of the gate signal is added to at least one of the black grayscale data voltage and the reference voltage,
the pixels are
light emitting element; and
A driving device for driving the light emitting device,
An electroluminescent display device in which a gate-source voltage of the driving element is generated as an AC voltage by the pulse.
제 1 항에 있어서,
상기 픽셀들은,
상기 게이트 신호의 게이트 오프 전압에 따라 턴-오프되는 복수의 스위치 소자들을 더 포함하고,
상기 게이트 신호의 연속되는 펄스들 사이의 게이트 오프 전압 구간에 상기 기준 전압에 더해지는 상기 펄스가 발생되는 전계 발광 표시장치.
The method of claim 1,
The pixels are
Further comprising a plurality of switch elements turned off according to the gate-off voltage of the gate signal,
An electroluminescent display device in which the pulse added to the reference voltage is generated in a gate-off voltage section between successive pulses of the gate signal.
제 1 항에 있어서,
상기 기준 전압에 부가되는 펄스는 상기 픽셀 데이터의 계조와 무관하게 매 수평 기간마다 상기 센싱 라인에 공급되는 전계 발광 표시장치.
The method of claim 1,
The pulse applied to the reference voltage is supplied to the sensing line in every horizontal period irrespective of the gray level of the pixel data.
제 3 항에 있어서,
상기 기준 전압에 부가되는 펄스는 상기 센싱 라인을 통해 블랙 계조의 픽셀 데이터가 기입되는 픽셀에 공급되는 전계 발광 표시장치.
4. The method of claim 3,
The pulse applied to the reference voltage is supplied to a pixel in which black grayscale pixel data is written through the sensing line.
제 3 항 또는 제 4 항에 있어서,
상기 기준 전압에 부가되는 펄스는 상기 게이트 신호의 연속되는 펄스들 사이의 게이트 오프 전압 구간에 상기 센싱 라인에 공급되는 전계 발광 표시장치.
5. The method according to claim 3 or 4,
The pulse applied to the reference voltage is supplied to the sensing line in a gate-off voltage period between successive pulses of the gate signal.
제 1 항에 있어서,
상기 픽셀들 각각은 컬러가 다른 다수의 서브 픽셀들을 포함하고,
상기 서브 픽셀들 각각은
상기 발광 소자;
상기 구동 소자;
제1 게이트 신호에 따라 턴-온되어 상기 데이터 전압을 상기 구동 소자의 게이트에 공급하는 제1 스위치 소자;
상기 구동 소자의 게이트-소스간 전압을 충전하는 커패시터; 및
제2 게이트 신호에 따라 턴-온되어 상기 센싱 라인을 상기 구동 소자의 소스에 연결하는 제2 스위치 소자를 포함하고,
상기 블랙 계조의 데이터 전압에 더해지는 펄스는 상기 구동 소자의 게이트에 인가되는 전계 발광 표시장치.
The method of claim 1,
Each of the pixels includes a plurality of sub-pixels having different colors,
Each of the sub-pixels is
the light emitting device;
the driving element;
a first switch element turned on according to a first gate signal to supply the data voltage to a gate of the driving element;
a capacitor for charging a gate-source voltage of the driving element; and
a second switch element turned on according to a second gate signal to connect the sensing line to the source of the driving element;
The pulse added to the black grayscale data voltage is applied to a gate of the driving element.
제 1 항에 있어서,
상기 픽셀들 각각은 컬러가 다른 다수의 서브 픽셀들을 포함하고,
상기 서브 픽셀들 각각은
상기 발광 소자;
상기 구동 소자;
제1 게이트 신호에 따라 턴-온되어 상기 데이터 전압을 상기 구동 소자의 게이트에 공급하는 제1 스위치 소자;
상기 구동 소자의 게이트-소스간 전압을 충전하는 커패시터; 및
제2 게이트 신호에 따라 턴-온되어 상기 센싱 라인을 상기 구동 소자의 소스에 연결하는 제2 스위치 소자를 포함하고,
상기 기준 전압에 더해지는 펄스가 상기 구동 소자의 소스에 인가되는 전계 발광 표시장치.
The method of claim 1,
Each of the pixels includes a plurality of sub-pixels having different colors,
Each of the sub-pixels is
the light emitting device;
the driving element;
a first switch element turned on according to a first gate signal to supply the data voltage to a gate of the driving element;
a capacitor for charging a gate-source voltage of the driving element; and
a second switch element turned on according to a second gate signal to connect the sensing line to the source of the driving element;
An electroluminescent display device in which a pulse added to the reference voltage is applied to a source of the driving element.
제 1 항에 있어서,
상기 픽셀들 각각은 컬러가 다른 다수의 서브 픽셀들을 포함하고,
상기 서브 픽셀들 각각은
상기 발광 소자;
상기 구동 소자;
제1 게이트 신호에 따라 턴-온되어 상기 데이터 전압을 상기 구동 소자의 게이트에 공급하는 제1 스위치 소자;
상기 구동 소자의 게이트-소스간 전압을 충전하는 커패시터; 및
제2 게이트 신호에 따라 턴-온되어 상기 센싱 라인을 상기 구동 소자의 소스에 연결하는 제2 스위치 소자를 포함하고,
상기 블랙 계조의 데이터 전압에 더해지는 펄스는 상기 구동 소자의 게이트에 인가되고,
상기 기준 전압에 더해지는 펄스가 상기 구동 소자의 소스에 인가되는 전계 발광 표시장치.
The method of claim 1,
Each of the pixels includes a plurality of sub-pixels having different colors,
Each of the sub-pixels is
the light emitting device;
the driving element;
a first switch element turned on according to a first gate signal to supply the data voltage to a gate of the driving element;
a capacitor for charging a gate-source voltage of the driving element; and
a second switch element turned on according to a second gate signal to connect the sensing line to the source of the driving element;
A pulse added to the data voltage of the black gray is applied to the gate of the driving device,
An electroluminescent display device in which a pulse added to the reference voltage is applied to a source of the driving element.
데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널을 포함하는 전계 발광 표시장치의 구동 방법에 있어서,
픽셀 데이터의 데이터 전압을 상기 데이터 라인에 공급하여 픽셀의 구동 소자의 게이트에 상기 데이터 전압을 공급하는 단계;
상기 기준 전압을 상기 센싱 라인에 공급하여 상기 구동 소자의 소스에 상기 기준 전압을 공급하는 단계; 및
게이트 신호를 상기 게이트 라인에 공급하는 단계를 포함하고,
블랙 계조의 데이터 전압과 상기 기준 전압 중 적어도 하나는 상기 게이트 신호의 펄스폭 보다 작은 펄스를 포함하고,
상기 구동 소자의 게이트-소스 간 전압이 상기 펄스에 의해 교류 전압으로 발생되는 전계 발광 표시장치의 구동 방법.
In the driving method of an electroluminescent display including a display panel in which data lines and gate lines are crossed, a plurality of pixels are disposed, and a reference voltage is supplied to the pixels through a sensing line, the method comprising:
supplying a data voltage of pixel data to the data line to supply the data voltage to a gate of a driving element of a pixel;
supplying the reference voltage to a source of the driving element by supplying the reference voltage to the sensing line; and
supplying a gate signal to the gate line;
At least one of the black grayscale data voltage and the reference voltage includes a pulse smaller than a pulse width of the gate signal,
A method of driving an electroluminescence display in which a gate-source voltage of the driving element is generated as an AC voltage by the pulse.
제 9 항에 있어서,
상기 블랙 계조의 데이터 전압에 더해지는 펄스는 상기 구동 소자의 게이트에 인가되고,
상기 기준 전압 중 적어도 하나에 더해지는 펄스가 상기 구동 소자의 소스에 인가되는 전계 발광 표시장치의 구동 방법.
10. The method of claim 9,
A pulse added to the data voltage of the black gray is applied to the gate of the driving device,
A method of driving an electroluminescent display device in which a pulse added to at least one of the reference voltages is applied to a source of the driving element.
제 1 항에 있어서,
상기 픽셀들은,
상기 게이트 신호의 게이트 온 전압에 응답하여 턴-온되는 복수의 스위치 소자들을 더 포함하고,
상기 블랙 계조의 데이터 전압과 상기 기준 전압 중 적어도 하나에 더해지는 펄스가 상기 게이트 신호의 게이트 온 전압 구간 내에서 발생되는 전계 발광 표시장치.
The method of claim 1,
The pixels are
Further comprising a plurality of switch elements turned on in response to the gate-on voltage of the gate signal,
An electroluminescent display device in which a pulse added to at least one of the black grayscale data voltage and the reference voltage is generated within a gate-on voltage section of the gate signal.
데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널;
픽셀 데이터의 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부; 및
게이트 신호를 상기 게이트 라인에 공급하는 게이트 구동부를 구비하고,
상기 기준 전압에 상기 게이트 신호의 펄스폭 보다 작은 펄스가 더해지고,
상기 픽셀들은
발광 소자;
상기 발광 소자를 구동하는 구동 소자; 및
상기 게이트 신호의 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 신호의 오프 전압에 따라 턴-오프되는 복수의 스위치 소자들를 포함하고,
상기 기준 전압에 더해지는 상기 펄스가 상기 게이트 신호의 연속되는 펄스들 사이의 게이트 오프 전압 구간에 발생되는 전계 발광 표시장치.
a display panel in which data lines and gate lines cross, a plurality of pixels are disposed, and a reference voltage is supplied to the pixels through a sensing line;
a data driver supplying a data voltage of pixel data to the data lines; and
and a gate driver supplying a gate signal to the gate line;
A pulse smaller than the pulse width of the gate signal is added to the reference voltage,
the pixels are
light emitting element;
a driving element for driving the light emitting element; and
a plurality of switch elements turned on in response to the gate-on voltage of the gate signal and turned off according to the off voltage of the gate signal;
The electroluminescent display device in which the pulse added to the reference voltage is generated in a gate-off voltage period between successive pulses of the gate signal.
데이터 라인들과 게이트 라인들이 교차되고 다수의 픽셀들이 배치되고, 센싱 라인을 통해 상기 픽셀들에 기준 전압이 공급되는 표시패널;
픽셀 데이터의 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부; 및
게이트 신호를 상기 게이트 라인에 공급하는 게이트 구동부를 구비하고,
상기 기준 전압에 상기 게이트 신호의 펄스폭 보다 작은 펄스가 더해지고,
상기 픽셀들은
발광 소자;
상기 발광 소자를 구동하는 구동 소자; 및
상기 게이트 신호의 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 신호의 오프 전압에 따라 턴-오프되는 복수의 스위치 소자들를 포함하고,
상기 기준 전압에 더해지는 펄스가 상기 게이트 신호의 게이트 온 전압 구간 내에서 발생되는 전계 발광 표시장치.
a display panel in which data lines and gate lines cross, a plurality of pixels are disposed, and a reference voltage is supplied to the pixels through a sensing line;
a data driver supplying a data voltage of pixel data to the data lines; and
and a gate driver supplying a gate signal to the gate line;
A pulse smaller than the pulse width of the gate signal is added to the reference voltage,
the pixels are
light emitting element;
a driving element for driving the light emitting element; and
a plurality of switch elements turned on in response to the gate-on voltage of the gate signal and turned off according to the off voltage of the gate signal;
An electroluminescent display device in which a pulse added to the reference voltage is generated within a gate-on voltage section of the gate signal.
KR1020170165713A 2017-12-05 2017-12-05 Electroluminescence display and driving method thereof KR102433958B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170165713A KR102433958B1 (en) 2017-12-05 2017-12-05 Electroluminescence display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170165713A KR102433958B1 (en) 2017-12-05 2017-12-05 Electroluminescence display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20190066204A KR20190066204A (en) 2019-06-13
KR102433958B1 true KR102433958B1 (en) 2022-08-19

Family

ID=66847786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165713A KR102433958B1 (en) 2017-12-05 2017-12-05 Electroluminescence display and driving method thereof

Country Status (1)

Country Link
KR (1) KR102433958B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864980B1 (en) * 2002-06-11 2008-10-23 엘지디스플레이 주식회사 Apparatus for preventing afterimage in liquid crystal display
KR101374507B1 (en) * 2006-10-31 2014-03-26 엘지디스플레이 주식회사 Organic light emitting diode display and driving method thereof
KR101411757B1 (en) * 2012-11-09 2014-06-25 엘지디스플레이 주식회사 Organic light-emitting display device
KR102138593B1 (en) * 2013-12-26 2020-07-28 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
KR102484869B1 (en) * 2015-12-02 2023-01-06 엘지디스플레이 주식회사 Organic light emitting display device and method for driving organic light emitting display device

Also Published As

Publication number Publication date
KR20190066204A (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR102369624B1 (en) Display panel and electroluminescence display using the same
TWI654590B (en) Display panel and electroluminescent display using the same
KR102458078B1 (en) Gate driving circuit and display device using the same
US10679562B2 (en) Electroluminescence display
KR102393141B1 (en) Gate driving circuit, display device and method of driving the display device using the gate driving circuit
KR102563968B1 (en) Display Device
KR102337527B1 (en) Electroluminescence display
US11653538B2 (en) Pixel array substrate and display device including AC EVEDD driver and display device including the same
KR102401355B1 (en) Electroluminescence display and driving method thereof
KR20210084097A (en) Display device
KR20210058233A (en) Display device
KR20240010736A (en) Pixel circuit and electroluminescent display using the same
KR102383564B1 (en) Display panel and electroluminescence display using the same
KR102389198B1 (en) electroluminescent display device and sensing method thereof
KR102603538B1 (en) Display device and driving method thereof
KR102577468B1 (en) Pixel circuit and display using the same
KR102493592B1 (en) Pixel circuit and display device using the same
KR20210085077A (en) Gate driving circuit and electroluminescence display device using the same
KR102544502B1 (en) Pixel sensing device and electroluminescence display using the same
US11798497B2 (en) Gate driving circuit and display device using the same
KR20210058232A (en) Display device
KR102361370B1 (en) Electroluminescence display and driving method thereof
KR102390673B1 (en) Electroluminescence display
KR102433958B1 (en) Electroluminescence display and driving method thereof
KR20210082602A (en) Pixel circuit, electroluminescent display using the same, and method for sensing chracteristic of light emission control transistor using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant