KR102389198B1 - electroluminescent display device and sensing method thereof - Google Patents

electroluminescent display device and sensing method thereof Download PDF

Info

Publication number
KR102389198B1
KR102389198B1 KR1020170117309A KR20170117309A KR102389198B1 KR 102389198 B1 KR102389198 B1 KR 102389198B1 KR 1020170117309 A KR1020170117309 A KR 1020170117309A KR 20170117309 A KR20170117309 A KR 20170117309A KR 102389198 B1 KR102389198 B1 KR 102389198B1
Authority
KR
South Korea
Prior art keywords
sub
sensing
pixels
data
pixel
Prior art date
Application number
KR1020170117309A
Other languages
Korean (ko)
Other versions
KR20190030060A (en
Inventor
김현욱
이상훈
김상윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170117309A priority Critical patent/KR102389198B1/en
Publication of KR20190030060A publication Critical patent/KR20190030060A/en
Application granted granted Critical
Publication of KR102389198B1 publication Critical patent/KR102389198B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전계 발광 표시 장치와 그 센싱 방법에 관한 것으로, 이 전계 발광 표시장치는 동일 컬러의 제1 및 제2 서브 픽셀들, 상기 제1 서브 픽셀에 연결된 제1 데이터 라인, 상기 제2 서브 픽셀에 연결된 제2 데이터 라인, 상기 제1 및 제2 서브 픽셀들에 공유된 게이트 라인, 및 상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비한다. 상기 제1 및 제2 서브 픽셀들은 동시에 초기화된 후, 제1 센싱 기간에 동시에 센싱된다. 제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나가 센싱된다. The present invention relates to an electroluminescent display and a sensing method thereof, wherein the electroluminescent display includes first and second subpixels of the same color, a first data line connected to the first subpixel, and the second subpixel a second data line connected to the , a gate line shared with the first and second sub-pixels, and a sensing line shared with the first and second sub-pixels. The first and second sub-pixels are simultaneously initialized and then sensed simultaneously in a first sensing period. Any one of the first and second sub-pixels is sensed in a second sensing period following the first sensing period.

Description

전계 발광 표시 장치와 그 센싱 방법{electroluminescent display device and sensing method thereof}Electroluminescent display device and sensing method thereof

본 발명은 픽셀들의 전기적 특성을 센싱한 결과를 바탕으로 픽셀들의 열화를 보상하기 위하여 픽셀들에 기입될 데이터를 변조하는 전계 발광 표시 장치와 그 센싱 방법에 관한 것이다.The present invention relates to an electroluminescent display device for modulating data to be written in pixels in order to compensate for deterioration of the pixels based on a result of sensing electrical characteristics of the pixels, and a sensing method thereof.

전계 발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 이 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는, 대표적인 전계 발광 다이오드인, 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The electroluminescent display device is roughly classified into an inorganic light emitting display device and an organic light emitting display device according to the material of the light emitting layer. Among them, the active matrix type organic light emitting display device includes an organic light emitting diode (hereinafter referred to as "OLED"), which is a representative electroluminescent diode that emits light by itself, and has a response speed It has the advantages of fast speed, luminous efficiency, luminance and viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. OLED, which is a self-luminous device, includes an anode electrode and a cathode electrode, and an organic compound layer formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection layer, EIL). When a power voltage is applied to the anode and cathode electrodes, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) are moved to the light emitting layer (EML) to form excitons, and as a result, the light emitting layer (EML) is produces visible light.

유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량과 휘도가 결정된다.The organic light emitting display device arranges pixels each including an OLED and a driving TFT (Thin Film Transistor) in a matrix form, and adjusts the luminance of an image implemented in the pixels according to the grayscale of the image data. The driving TFT controls the driving current flowing through the OLED according to the voltage applied between its gate electrode and the source electrode (hereinafter, referred to as “gate-source voltage”). The amount of light emitted and the luminance of the OLED are determined according to the driving current.

일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래와 같이 표현된다.In general, when the driving TFT operates in the saturation region, the driving current Ids flowing between the drain-source of the driving TFT is expressed as follows.

Ids = 1/2*(μ*C*W/L)*(Vgs-Vth)2 Ids = 1/2*(μ*C*W/L)*(Vgs-Vth) 2

여기서, μ는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 픽셀 구조에 따라서, 구동 TFT의 게이트-소스 간 전압(Vgs)이 데이터전압과 기준전압 간의 차 전압이 될 수 있다. 데이터전압은 영상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트-소스 간 전압(Vgs)이 프로그래밍(또는 설정)된다. 프로그래밍된 게이트-소스 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.Here, μ denotes electron mobility, C denotes the capacitance of the gate insulating film, W denotes the channel width of the driving TFT, and L denotes the channel length of the driving TFT, respectively. And, Vgs represents the gate-source voltage of the driving TFT, and Vth represents the threshold voltage (or threshold voltage) of the driving TFT. Depending on the pixel structure, the gate-source voltage (Vgs) of the driving TFT may be the difference voltage between the data voltage and the reference voltage. Since the data voltage is an analog voltage corresponding to the gray level of the image data and the reference voltage is a fixed voltage, the gate-source voltage (Vgs) of the driving TFT is programmed (or set) according to the data voltage. The driving current Ids is determined according to the programmed gate-source voltage Vgs.

구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(μ), 및 OLED의 문턱 전압 등과 같은 픽셀의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 편차, 경시 변화 등 다양한 원인에 의해 픽셀들 간에 전기적 특성이 달라질 수 있다. 이러한 픽셀의 전기적 특성 편차는 OLED를 구동하는 전류량의 차이를 초래하기 때문에 픽셀들 간의 화질 저하와 수명 단축을 초래한다. Electrical characteristics of the pixel, such as the threshold voltage (Vth) of the driving TFT, the electron mobility (μ) of the driving TFT, and the threshold voltage of the OLED, are factors that determine the driving current (Ids), so they are the same in all pixels. Should be. However, electrical characteristics may vary between pixels due to various causes, such as process variations and changes over time. This deviation in the electrical characteristics of the pixels causes a difference in the amount of current that drives the OLED, which leads to deterioration of image quality and shortened lifespan between pixels.

구동 TFT의 전기적 특성 편차를 보상하기 위해 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 구동 TFT의 전기적 특성에 따라 변하는 구동 TFT의 게이트-소스 간 전압을 이용하여 픽셀들 간 구동 TFT의 전기적 특성 편차를 실시간 자동으로 보상한다. 외부 보상 방법은 구동 TFT들의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들간 구동 TFT의 전기적 특성 편차를 보상한다.An internal compensation method and an external compensation method may be applied to compensate for the deviation in electrical characteristics of the driving TFT. The internal compensation method uses a gate-source voltage of the driving TFT that changes according to the electrical characteristics of the driving TFT to automatically compensate for a deviation in the electrical characteristics of the driving TFT between pixels in real time. The external compensation method compensates for variations in electrical characteristics of the driving TFTs between pixels by sensing a voltage of a pixel that changes according to electrical characteristics of the driving TFTs, and modulating input image data in an external circuit based on the sensed voltage.

외부 보상 방법이 픽셀들의 전기적 특성 편차를 정밀하게 보상히기 위해서는 픽셀들을 정확하게 센싱하여야 한다. 그런데, 표시장치의 구동 주파수가 높아지고 해상도가 높아지면 픽셀들을 센싱하는데 필요한 시간이 부족하게 되어 센싱 시간이 부족하게 될 수 있다. In order for the external compensation method to precisely compensate for the deviation of the electrical characteristics of the pixels, it is necessary to accurately sense the pixels. However, when the driving frequency of the display device is increased and the resolution is increased, the time required to sense the pixels becomes insufficient, and the sensing time may become insufficient.

본 발명은 픽셀의 센싱 시간을 충분히 확보하여 픽셀의 전기적 특성 변화를 정확하게 센싱할 수 있는 전계 발광 표시장치와 그 센싱 방법을 제공한다.The present invention provides an electroluminescent display device capable of accurately sensing a change in electrical characteristics of a pixel by sufficiently securing a sensing time of a pixel, and a sensing method thereof.

본 발명의 전계 발광 표시장치는 동일 컬러의 제1 및 제2 서브 픽셀들, 상기 제1 서브 픽셀에 연결된 제1 데이터 라인, 상기 제2 서브 픽셀에 연결된 제2 데이터 라인, 상기 제1 및 제2 서브 픽셀들에 공유된 게이트 라인, 및 상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비한다. 상기 제1 및 제2 서브 픽셀들은 동시에 초기화된 후, 제1 센싱 기간에 동시에 센싱된다. 제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나가 센싱된다. The electroluminescent display device of the present invention includes first and second sub-pixels of the same color, a first data line connected to the first sub-pixel, a second data line connected to the second sub-pixel, and the first and second sub-pixels and a gate line shared by the sub-pixels, and a sensing line shared by the first and second sub-pixels. The first and second sub-pixels are simultaneously initialized and then sensed simultaneously in a first sensing period. Any one of the first and second sub-pixels is sensed in a second sensing period following the first sensing period.

상기 전계 발광 표시장치는 상기 제2 센싱 기간에 센싱되지 않은 서브 픽셀에 블랙 계조의 전압을 공급한다. The electroluminescent display supplies a voltage of a black gray scale to sub-pixels that are not sensed during the second sensing period.

상기 센싱 라인에 연결된 적분기의 출력 전압이 상기 제1 센싱 기간 동안 ΔV1에 도달하고 상기 적분기의 출력 전압이 상기 제2 센싱 기간 동안 ΔV2에 도달하고, 상기 제2 센싱 기간 동안 센싱되는 서브 픽셀이 제2 서브 픽셀이고, 상기 제2 센싱 기간 동안 제1 서브 픽셀에 상기 블랙 계조의 전압이 인가될 때. 상기 제2 서브 픽셀의 센싱 데이터(R2 Sensing Data)와, 제1 적색 서브 픽셀(R1)의 센싱 데이터(R1 Sensing Data)는 아래와 같다. The output voltage of the integrator connected to the sensing line reaches ΔV1 during the first sensing period, the output voltage of the integrator reaches ΔV2 during the second sensing period, and the sub-pixel sensed during the second sensing period is a second sub-pixel, when the voltage of the black gray scale is applied to the first sub-pixel during the second sensing period. The sensing data R2 Sensing Data of the second sub-pixel and the sensing data R1 Sensing Data of the first red sub-pixel R1 are as follows.

R2 Sensing Data = ΔV2R2 Sensing Data = ΔV2

R1 Sensing Data = ΔV1 - ΔV2R1 Sensing Data = ΔV1 - ΔV2

상기 전계 발광 표시장치의 센싱 방법은 상기 제1 및 제2 서브 픽셀들을 동시에 초기화한 후, 초기화된 상기 제1 및 제2 서브 픽셀들을 제1 센싱 기간에 동시에 센싱하는 단계, 및 제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나를 센싱하는 단계를 포함한다. In the sensing method of the electroluminescent display, the first and second sub-pixels are simultaneously initialized, and then the initialized first and second sub-pixels are simultaneously sensed in a first sensing period, and in a first sensing period. and then sensing any one of the first and second sub-pixels in a second sensing period.

본 발명은 동일 컬러의 서브 픽셀들을 동시에 초기화한 후 제1 센싱 기간에 이 서브 픽셀들을 동시에 센싱한 다음, 제2 센싱 기간에 두 서브 픽셀들 중 어느 하나만 센싱한다. 따라서, 본 발명에 의하면, 동일 컬러의 서브 픽셀들이 초기화 기간을 공유한다. According to the present invention, after the sub-pixels of the same color are simultaneously initialized, the sub-pixels are simultaneously sensed in the first sensing period, and then only one of the two sub-pixels is sensed in the second sensing period. Accordingly, according to the present invention, sub-pixels of the same color share an initialization period.

본 발명의 표시장치는 동일 컬러의 서브 픽셀들의 센싱 시간을 충분히 확보할 수 있고, 이로 인하여, 표시장치의 구동 주파수가 높아지거나 표시패널의 해상도가 높아지더라도 픽셀들의 센싱 시간을 충분히 확보할 수 있다.The display device of the present invention can sufficiently secure the sensing time of sub-pixels of the same color, and therefore, can sufficiently secure the sensing time of the pixels even when the driving frequency of the display device increases or the resolution of the display panel increases.

본 발명의 표시장치는 컬러가 다른 서브 픽셀들이 데이터 라인을 공유함으써 데이터 라인의 개수를 줄일 수 있다. In the display device of the present invention, the number of data lines can be reduced because sub-pixels having different colors share data lines.

본 발명의 표시장치는 이웃한 서브 픽셀들이 하나의 센싱 라인을 공유하기 때문에 센싱 라인의 개수를 대폭 줄일 수 있다.In the display device of the present invention, since neighboring sub-pixels share one sensing line, the number of sensing lines can be greatly reduced.

도 1은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 나타내는 블록도이다.
도 2는 센싱 회로를 개략적으로 보여 주는 회로도이다.
도 3은 픽셀 회로에 연결된 센싱부를 상세히 보여 주는 회로도이다.
도 4는 DRD(Double Rate Driving) 구조의 픽셀 어레이 일부를 보여 주는 도면이다.
도 5는 표시패널의 정상 구동 모드에서 표시패널의 구동 방법을 보여 주는 파형도이다.
도 6은 센싱 모드에서 도 4에 도시된 표시패널의 구동 방법을 보여 주는 파형도이다.
도 7은 스트라이프 구조의 픽셀 어레이 일부를 보여 주는 도면이다.
도 8은 센싱 모드에서 도 7에 도시된 표시패널의 구동 방법을 보여 주는 파형도이다.
도 9는 본 발명의 실시예에 따른 센싱 방법을 보여 주는 파형도이다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 센싱 방법에서 동일 컬러의 서브 픽셀들이 연속으로 충전되는 예를 보여 주는 도면들이다.
1 is a block diagram illustrating an electroluminescent display device according to an embodiment of the present invention.
2 is a circuit diagram schematically showing a sensing circuit.
3 is a circuit diagram illustrating in detail a sensing unit connected to a pixel circuit.
4 is a diagram illustrating a portion of a pixel array having a double rate driving (DRD) structure.
5 is a waveform diagram illustrating a method of driving a display panel in a normal driving mode of the display panel.
6 is a waveform diagram illustrating a method of driving the display panel shown in FIG. 4 in a sensing mode.
7 is a diagram illustrating a portion of a pixel array having a stripe structure.
8 is a waveform diagram illustrating a method of driving the display panel shown in FIG. 7 in a sensing mode.
9 is a waveform diagram illustrating a sensing method according to an embodiment of the present invention.
10A and 10B are diagrams illustrating examples in which sub-pixels of the same color are continuously charged in a sensing method according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be embodied in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the art to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'next to', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. may be used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수 있다.Features of various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each embodiment may be implemented independently of each other or may be implemented together in a related relationship. there is.

본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 구동부는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 표시패널의 기판 상에서 TFT(Thin Film Transistor)로 형성될 수 있다. 이하의 실시예에서 n 타입 트랜지스터(NMOS)를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 트랜지스터의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. In the present invention, the pixel circuit and the gate driver formed on the substrate of the display panel may be implemented as transistors of an n-type or p-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure. The transistor may be formed as a thin film transistor (TFT) on a substrate of the display panel. It should be noted that although an n-type transistor (NMOS) is exemplified in the following embodiments, the present invention is not limited thereto. A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the transistor, carriers begin to flow from the source. The drain is an electrode through which carriers exit the transistor. That is, the flow of carriers in the MOSFET flows from the source to the drain. In the case of an n-type transistor (NMOS), since carriers are electrons, the source voltage has a voltage lower than the drain voltage so that electrons can flow from the source to the drain. In an n-type transistor, since electrons flow from the source to the drain, the current flows from the drain to the source. In the case of a p-type transistor (PMOS), since carriers are holes, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-type TFT, since holes flow from the source to the drain, the current flows from the source to the drain. It should be noted that the source and drain of the transistor are not fixed. For example, the source and drain of the transistor may be changed according to an applied voltage.

트랜지스터는 비정질 실리콘(A-Si) 트랜지스터, 산화물 반도체 채널을 포함한 산화물 트랜지스터, 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS) 채널을 포함한 LTPS 트랜지스터로 구현될 수 있다. The transistor may be implemented as an amorphous silicon (A-Si) transistor, an oxide transistor including an oxide semiconductor channel, and an LTPS transistor including a low temperature polysilicon (LTPS) channel.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다. 무기발광 표시장치는 양자점(quantum dot) 표시장치를 예로 들 수 있으나, 이에 한정되는 것은 아니다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display will be mainly described with respect to the organic light emitting display including the organic light emitting material. However, it should be noted that the technical spirit of the present invention is not limited to an organic light emitting display device, and may be applied to an inorganic light emitting display device including an inorganic light emitting material. The inorganic light emitting display device may include, but is not limited to, a quantum dot display device.

도 1 및 도 2를 참조하면, 본 발명의 전계 발광 표시장치는 표시패널(10), 드라이브 IC(Integrated Circuit)(20), 호스트 시스템(100), 메모리(30) 등을 구비한다. 1 and 2 , the electroluminescent display device of the present invention includes a display panel 10 , a drive integrated circuit (IC) 20 , a host system 100 , a memory 30 , and the like.

표시패널(10)에서 입력 영상을 재현하는 화면은 신호 라인들에 연결된 복수의 픽셀들(pixel)(P)을 포함한다. 픽셀들(P) 각각은 컬러 구현을 위하여, 적색(R), 녹색(G), 및 청색(B) 서브 픽셀(sub-pixel)(SP)을 포함할 수 있다. 픽셀들 각각은 RGB 서브 픽셀들 이외에 백색(White, W) 서브 픽셀(SP)을 더 포함할 수 있다. 서브 픽셀들(SP) 각각은 도 3과 같은 픽셀 회로로 구현될 수 있으나 이에 한정되지 않는다. A screen that reproduces an input image on the display panel 10 includes a plurality of pixels P connected to signal lines. Each of the pixels P may include red (R), green (G), and blue (B) sub-pixels SP for color implementation. Each of the pixels may further include a white (W) sub-pixel SP in addition to the RGB sub-pixels. Each of the sub-pixels SP may be implemented as a pixel circuit as shown in FIG. 3 , but is not limited thereto.

신호 라인들은 서브 픽셀들(SP) 각각에 데이터 신호(Vdata)를 공급하는 데이터라인들(11) 및 표시패널(10)에서 같은 라인에 배치된 서브 픽셀들(SP)에 게이트 신호를 동시에 공급하는 게이트라인들(12), 및 서브 픽셀들(SP)에 연결된 센싱 라인들(13)을 포함할 수 있다. 게이트 신호는 픽셀 회로에 따라 두 개 이상의 스캔 신호를 포함할 수 있다. 센싱 라인들(13)은 서브 픽셀들(SP)의 전기적 특성을 센싱하는 데 이용된다.The signal lines are the data lines 11 that supply the data signal Vdata to each of the sub-pixels SP and the data lines 11 that simultaneously supply the gate signal to the sub-pixels SP disposed on the same line in the display panel 10 . It may include gate lines 12 and sensing lines 13 connected to the sub-pixels SP. The gate signal may include two or more scan signals depending on the pixel circuit. The sensing lines 13 are used to sense electrical characteristics of the sub-pixels SP.

도 4에 도시된 픽셀 어레이와 같이 컬러가 다른 서브 픽셀들(SP)이 하나의 데이터 라인(11)에 연결되어 연결될 수 있다. 컬러가 다른 서브 픽셀들(SP)이 하나의 데이터 라인(11)에 연결되어 시분할 구동되기 때문에 데이터 라인(11)의 개수가 도 8에 도시된 픽셀 어레이에 비하여 1/2 개로 감소될 수 있다. As in the pixel array shown in FIG. 4 , sub-pixels SP having different colors may be connected to each other by being connected to one data line 11 . Since sub-pixels SP having different colors are connected to one data line 11 and are time-division driven, the number of data lines 11 may be reduced to half compared to the pixel array shown in FIG. 8 .

본 발명의 픽셀 어레이에서 표시패널에서 다수의 라인들에 배치된 서브 픽셀들(SP)이 도 4에 도시된 바와 같이 하나의 데이터 라인에 연결될 수 있다. 상하로 이웃한 서브 픽셀들(SP)과 좌우로 이웃한 서브 픽셀들이 하나의 센싱 라인(13)에 연결되어 센싱 모드에서 초기화 다수의 서브 픽셀들(SP)이 센싱 모드에서 이 서브 픽셀들(SP)에서 공유되는 센싱 라인(13)을 통해 서브 픽셀들(SP)이 순차적으로 센싱된다. 따라서, 본 발명은 센싱 라인들(13)의 개수를 대폭 줄일 수 있다. In the pixel array of the present invention, sub-pixels SP disposed on a plurality of lines in the display panel may be connected to one data line as shown in FIG. 4 . The vertical neighboring sub-pixels SP and the left and right neighboring sub-pixels are connected to one sensing line 13 and are initialized in the sensing mode. ), the sub-pixels SP are sequentially sensed through the shared sensing line 13 . Accordingly, the present invention can significantly reduce the number of sensing lines 13 .

표시패널(10)의 픽셀들(P)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 서브 픽셀들(SP) 각각은 데이터라인들(11) 중 어느 하나에, 센싱 라인들(13) 중 어느 하나에, 그리고 게이트라인들(12) 중 적어도 어느 하나에 연결될 수 있다. 서브 픽셀들(SP)은 도시하지 않은 전원 발생부로부터 고전위 전원 전압(VDD)과 저전위 전원 전압(VSS)을 공급받도록 구성된다. 이를 위해, 전원 발생부는 VDD 라인을 통해 고전위 전원 전압(VDD)을 서브 픽셀들(SP)에 공급할 수 있다. 전원 발생부는 VSS 라인을 통해 저전위 전원 전압(VSS)을 서브 픽셀들(SP)에 공급할 수 있다.The pixels P of the display panel 10 are arranged in a matrix form to constitute a pixel array. Each of the sub-pixels SP may be connected to any one of the data lines 11 , any one of the sensing lines 13 , and at least one of the gate lines 12 . The sub-pixels SP are configured to receive the high-potential power supply voltage VDD and the low-potential power supply voltage VSS from a power generator (not shown). To this end, the power generator may supply the high potential power voltage VDD to the sub-pixels SP through the VDD line. The power generator may supply the low potential power voltage VSS to the sub-pixels SP through the VSS line.

드라이브 IC(20)는 입력 영상의 데이터를 서브 픽셀들(SP) 각각의 센싱 결과를 바탕으로 선택된 보상값으로 변조하고 데이터 전압을 발생하는 데이터 구동 회로(22, 23, 26, 27)와, 데이터 구동 회로(22, 23, 26, 27)와 게이트 구동부(15)의 동작 타이밍을 제어하는 타이밍 제어부(21)를 구비한다. 드라이브 IC(20)의 데이터 구동 회로(25, 26, 27)는 입력 영상의 데이터에 미리 설정된 보상값을 더하여 보상 데이터를 발생하고 그 보상 데이터를 데이터 전압으로 변환하여 데이터 라인들(11)에 공급한다. 데이터 구동 회로(25, 26, 27)는 데이터 구동부(25), 보상부(26) 및 보상 메모리(27) 등을 포함한다. 보상 메모리(27)와 메모리(30)는 하나의 메모리로 구현될 수 있다. 데이터 구동부(25)는 센싱부(22), 및 데이터전압 생성부(23)를 포함할 수 있으나, 이에 한정되지 않는다.The drive IC 20 includes a data driving circuit 22 , 23 , 26 , 27 that modulates the input image data with a compensation value selected based on the sensing result of each of the sub-pixels SP and generates a data voltage; The driving circuits 22 , 23 , 26 , and 27 and a timing control unit 21 for controlling the operation timing of the gate driving unit 15 are provided. The data driving circuits 25 , 26 , and 27 of the drive IC 20 add a preset compensation value to the input image data to generate compensation data, convert the compensation data into a data voltage, and supply the compensation data to the data lines 11 . do. The data driving circuits 25 , 26 , and 27 include a data driving unit 25 , a compensating unit 26 , a compensation memory 27 , and the like. The compensation memory 27 and the memory 30 may be implemented as one memory. The data driving unit 25 may include a sensing unit 22 and a data voltage generating unit 23 , but is not limited thereto.

게이트 구동부(15)는 게이트 신호를 생성하여 게이트라인들(12)에 순차적으로 공급한다. 게이트 구동부(15)는 픽셀 어레이의 신호 라인들 및 TFT 등과 함께 표시패널(10)의 기판 상에 직접 형성될 수 있다. 이 게이트 구동부(15)는 레벨 시프터(level shifter)를 통해 입력된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트 신호를 순차적으로 출력하는 시프트 레지스터(shift register)를 포함한다. 게이트 타이밍 제어 신호는 게이트 스타트 펄스(Gate Start Pulse), N상(N은 2이상의 정수) 게이트 시프트 클럭(Gate Shift Clock) 등을 포함한다. 레벨 시프터는 타이밍 제어부(21)로부터 수신된 게이트 타이밍 제어 신호(GDC)의 TTL(Transistor-Transistor- Logic) 전압 레벨을 TFT의 온/오프 스위칭이 가능한 전압 즉, 게이트 하이 전압과 게이트 로우 전압으로 변환한다. The gate driver 15 generates a gate signal and sequentially supplies it to the gate lines 12 . The gate driver 15 may be directly formed on the substrate of the display panel 10 together with signal lines and TFTs of the pixel array. The gate driver 15 includes a shift register that sequentially outputs a gate signal in response to a gate timing control signal GDC input through a level shifter. The gate timing control signal includes a gate start pulse, an N-phase (N is an integer greater than or equal to 2) gate shift clock. The level shifter converts a transistor-transistor-logic (TTL) voltage level of the gate timing control signal GDC received from the timing controller 21 into a voltage capable of on/off switching of the TFT, that is, a gate high voltage and a gate low voltage. do.

타이밍 제어부(21)는 호스트 시스템(100)으로부터 입력되는 영상 신호에서 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 바탕으로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.The timing controller 21 may include timing signals from the image signal input from the host system 100 , for example, a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a dot clock signal DCLK, and a data enable signal DE). The gate timing control signal GDC for controlling the operation timing of the gate driver 15 and the data timing control signal DDC for controlling the operation timing of the data driver 25 may be generated based on the above information.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터전압 생성부(23)의 출력 타이밍을 제어한다. The data timing control signal DDC may include, but is not limited to, a source start pulse, a source sampling clock, and a source output enable signal. The source start pulse controls the data sampling start timing of the data voltage generator 23 . The source sampling clock is a clock signal that controls the sampling timing of data based on a rising or falling edge. The source output enable signal controls the output timing of the data voltage generator 23 .

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 시프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 시프트 클럭은 스테이지들에 공통으로 입력되는 클신호로써 게이트 스타트 펄스를 시프트시키기 위한 클럭신호이다. The gate timing control signal GDC may include a gate start pulse, a gate shift clock, and the like, but is not limited thereto. A gate start pulse is applied to the stage that produces the first output to activate the operation of that stage. The gate shift clock is a clock signal for shifting the gate start pulse as a clock signal commonly input to the stages.

데이터전압 생성부(23)는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)(23)를 이용하여 입력 영상의 데이터 신호(Vdata)를 발생하여 데이터 라인들(11)을 통해 픽셀들(P)에 공급한다. The data voltage generator 23 generates a data signal Vdata of an input image using a digital-to-analog converter (hereinafter referred to as a DAC) 23 and transmits the pixels through the data lines 11 . (P) is supplied.

제품 출하 전 또는 제품 구동 중 픽셀의 전기적 특성 편차를 측정하기 위한 센싱 모드에서, 데이터전압 생성부(23)는 미리 설정된 센싱용 데이터전압을 발생하고, 그 센싱용 데이터 전압을 데이터라인들(11)을 통해 표시패널(10)의 센싱 대상 픽셀들(P)에 공급한다. 센싱용 데이터 전압은 도시하지 않은 계조-휘도 측정 시스템에 의해 결정될 수 있다. 계조-휘도 측정 시스템은 서브 픽셀들(SP) 각각의 전기적 특성을 센싱하고 그 센싱 결과를 바탕으로 서브 픽셀들(SP) 간의 전기적 특성 편차 특히, 구동 TFT의 문턱 전압 편차를 보상하는 픽셀의 보상값(옵셋)을 도출하여 픽셀의 보상값을 메모리(30)에 저장하거나 또는 기 저장된 값을 갱신(update)한다. 메모리(30)는 플래시 메모리(flash memory)일 수 있으나 이에 한정되지 않는다. 센싱 모드에 사용되는 계조-휘도 측정 시스템은 센싱 모드 동작시에 메모리(30)와 전기적으로 연결될 수 있다. 적색 OLED, 녹색 OLED 및 청색 OLED의 발광 효율이 다르기 때문에 서브 픽셀(SP)의 컬러별로 센싱용 데이터 전압이 다르게 설정될 수 있다. 본 발명은 초기화 시간을 공유하는 센싱 타임 동안 동일 컬러의 제1 및 제2 서브 픽셀들(SP)을 동시에 센싱하여 표시장치의 구동 주파수가 높아지거나 해상도가 높아지더라도 픽셀들의 센싱 시간을 충분히 확보할 수 있다. In the sensing mode for measuring the electrical characteristic deviation of the pixel before product shipment or during product driving, the data voltage generator 23 generates a preset data voltage for sensing, and applies the sensing data voltage to the data lines 11 . is supplied to the sensing target pixels P of the display panel 10 through The data voltage for sensing may be determined by a grayscale-luminance measuring system (not shown). The grayscale-luminance measuring system senses the electrical characteristics of each of the sub-pixels SP, and based on the sensing result, a compensation value of the pixel compensating for the electrical characteristic deviation between the sub-pixels SP, in particular, the threshold voltage deviation of the driving TFT (Offset) is derived and the compensation value of the pixel is stored in the memory 30 or a previously stored value is updated. The memory 30 may be a flash memory, but is not limited thereto. The grayscale-luminance measuring system used in the sensing mode may be electrically connected to the memory 30 during the sensing mode operation. Since the red OLED, the green OLED, and the blue OLED have different luminous efficiencies, the sensing data voltage may be set differently for each color of the sub-pixel SP. The present invention simultaneously senses the first and second sub-pixels SP of the same color during the sensing time sharing the initialization time, so that the sensing time of the pixels can be sufficiently secured even when the driving frequency of the display device or the resolution is increased. there is.

전계 발광 표시장치에 전원이 인가되면 메모리(30)로부터의 보상값이 드라이브 IC(20)의 내부 보상 메모리(27)로 로딩된다. 드라이브 IC(20)의 보상 메모리(27)는 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM) 또는 SRAM일 수 있으나 이에 한정되지 않는다. When power is applied to the electroluminescent display device, the compensation value from the memory 30 is loaded into the internal compensation memory 27 of the drive IC 20 . The compensation memory 27 of the drive IC 20 may be a DDR SDRAM (Double Date Rate Synchronous Dynamic RAM) or SRAM, but is not limited thereto.

센싱부(22)는 제품 출하전 에이징 공정에서 픽셀들 각각의 전기적 특성, 예컨대, 구동 TFT의 문턱 전압을 센싱하여 계조-휘도 측정 시스템으로 전송하도록 구성될 수 있다. 텔레비전과 같은 어플리케이션의 경우에, 센싱부(22)는 제품 출하 후 서브 픽셀들(SP)을 센싱하여 센싱 결과에 따라 보상값을 실시간 업데이트(update)할 수도 있다. 단, 본 발명은 어플리케이션에 제한되지 않는다. The sensing unit 22 may be configured to sense an electrical characteristic of each pixel, eg, a threshold voltage of the driving TFT, and transmit it to the grayscale-luminance measuring system in the aging process before product shipment. In the case of an application such as a television, the sensing unit 22 may sense the sub-pixels SP after the product is shipped, and may update the compensation value in real time according to the sensing result. However, the present invention is not limited to the application.

센싱부(22)는 도 2에 도시된 바와 같이 센싱 라인(13)에 연결된 적분기(INT), 적분기(INT)의 출력 단자에 연결된 샘플 앤 홀드 회로(SH), 및 샘플 앤 홀드 회로(SH)의 출력 단자에 아날로그-디지털 변환기(Analog to Digital Convertor, 이하 "ADC"라 함)를 포함한다. 이러한 센싱부(22)는 픽셀 회로로부터 수신된 전압(Vsen)을 디지털 데이터로 변환하여 센싱 데이터(S-DATA)를 출력한다. As shown in FIG. 2 , the sensing unit 22 includes an integrator INT connected to the sensing line 13 , a sample and hold circuit SH connected to an output terminal of the integrator INT, and a sample and hold circuit SH. An analog-to-digital converter (Analog to Digital Converter, hereinafter referred to as "ADC") is included in the output terminal of the . The sensing unit 22 converts the voltage Vsen received from the pixel circuit into digital data and outputs sensing data S-DATA.

적분기(INT)는 센싱 라인(13)을 통해 서브 픽셀(SP)로부터 수신된 전하를 적분기(INT)에 누적한다. 샘플 앤 홀드 회로(SH)는 적분기(INT)의 출력 전압을 샘플링한다. ADC는 샘플 앤 홀드 회로(SH)로부터 공급된 아날로그 센싱 전압을 디지털 데이터로 변환하여 디지털 센싱 데이터(S-DATA)를 출력한다. 센싱부(22)는 도 2 및 도 에 한정되지 않는다. 예컨대, 센싱부(22)는 공지된 전압 센싱 회로 또는 전류 센싱 회로로 구현될 수 있다. The integrator INT accumulates charges received from the sub-pixel SP through the sensing line 13 in the integrator INT. The sample and hold circuit SH samples the output voltage of the integrator INT. The ADC converts the analog sensing voltage supplied from the sample and hold circuit SH into digital data and outputs digital sensing data S-DATA. The sensing unit 22 is not limited to FIGS. 2 and 2 . For example, the sensing unit 22 may be implemented as a known voltage sensing circuit or a current sensing circuit.

보상부(26)는 보상 메모리(27)로부터 읽어 낸 보상값으로 입력 영상의 데이터(V-DATA)를 변조하여 데이터 전압 생성부(23)로 전송한다. 보상부(26)는 센싱부(22)로부터 수신된 센싱 데이터(S-DATA)에 따라 보상값을 업데이트할 수 있다. The compensator 26 modulates the data V-DATA of the input image with the compensation value read from the compensation memory 27 and transmits it to the data voltage generating unit 23 . The compensation unit 26 may update the compensation value according to the sensing data S-DATA received from the sensing unit 22 .

호스트 시스템(100)은 텔레비전(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템(virtual reality system, VR) 중 어느 하나일 수 있다. 도 1의 예는 모바일 시스템 구성을 예시한 것이다. 호스트 시스템(100)에 따라 표시패널의 구동 회로 구성이 달라질 수 있다. 호스트 시스템(100)은 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템 등에서 어플리케이션 프로세서(Application Processor, AP)로 구현될 수 있다. The host system 100 may be any one of a television system, a set-top box, a navigation system, a personal computer (PC), a home theater system, a mobile system, a wearable system, and a virtual reality system (VR). . The example of FIG. 1 illustrates a mobile system configuration. The configuration of the driving circuit of the display panel may vary according to the host system 100 . The host system 100 may be implemented as an application processor (AP) in a mobile system, a wearable system, a virtual reality system, and the like.

도 3은 픽셀 회로에 연결된 센싱부를 상세히 보여 주는 회로도이다.3 is a circuit diagram illustrating in detail a sensing unit connected to a pixel circuit.

도 3을 참조하면, 픽셀 회로는 OLED, 구동 TFT(DT), 커패시터(Cst), 제1 및 제2 스위치 TFT(S1, S2) 등을 구비한다. Referring to FIG. 3 , the pixel circuit includes an OLED, a driving TFT (DT), a capacitor (Cst), first and second switch TFTs (S1, S2), and the like.

픽셀 회로는 고전위 전원 전압(VDD)과 저전위 전원 전압(VSS)을 공급받는다. 드라이브 I(20)는 데이터 신호(Vdata)를 픽셀 회로에 공급한다. 게이트 구동부(15)는 제1 및 제2 스캔 신호(SCAN1, SCAN2)를 픽셀 회로에 공급한다. The pixel circuit is supplied with a high potential power supply voltage VDD and a low potential power supply voltage VSS. The drive I 20 supplies the data signal Vdata to the pixel circuit. The gate driver 15 supplies the first and second scan signals SCAN1 and SCAN2 to the pixel circuit.

OLED는 픽셀 회로의 발광 소자이다. OLED는 애노드(Anode)와 캐소드(Cathode) 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 캐소드(CAT)는 저전위 전원 전압(VSS)에 연결되고, 애노드(ANO)는 구동 TFT(DT)의 소스에 연결된다.OLED is a light emitting element in a pixel circuit. The OLED includes an organic compound layer formed between an anode and a cathode. The organic compound layer may include, but is not limited to, a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL). The cathode CAT of the OLED is connected to the low potential power voltage VSS, and the anode ANO is connected to the source of the driving TFT DT.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 흐르는 전류를 조절하는 구동 소자이다. 구동 TFT(DT)는 제1 스위치 TFT(S1)와 커패시터(Cst)에 연결된 게이트, OLED의 애노드와 제2 스위치 TFT(S2)에 연결된 소스, 및 고전위 전원 전압(VDD)이 공급되는 드레인을 포함한다. 커패시터(Cst)는 구동 TFT(DT)의 게이트와 소스 사이에 연결된다. The driving TFT (DT) is a driving element that controls the current flowing through the OLED according to the gate-source voltage (Vgs). The driving TFT (DT) has a gate connected to the first switch TFT (S1) and the capacitor (Cst), a source connected to the anode of the OLED and the second switch TFT (S2), and a drain to which the high potential power supply voltage (VDD) is supplied. include The capacitor Cst is connected between the gate and the source of the driving TFT DT.

제1 스위치 TFT(S1)는 제1 스캔 신호(SCAN1)에 응답하여 턴-온(turn-on)되어데이터 라인(11)으로부터의 데이터 신호를 구동 TFT(DT)의 게이트와 커패시터(Cst)에 공급한다. 제1 스위치 TFT(S1)는 제1 스캔 신호(SCAN1)가 인가되는 제1 게이트 라인(121)에 연결된 게이트, 데이터 신호(Vdata)가 인가되는 데이터 라인(11)에 연결된 소스, 및 구동 TFT(DT)의 게이트와 커패시터(Cst)에 연결된 드레인을 포함한다.The first switch TFT S1 is turned on in response to the first scan signal SCAN1 to transmit the data signal from the data line 11 to the gate and the capacitor Cst of the driving TFT DT. supply The first switch TFT S1 includes a gate connected to the first gate line 121 to which the first scan signal SCAN1 is applied, a source connected to the data line 11 to which the data signal Vdata is applied, and a driving TFT ( DT) and a drain connected to the capacitor Cst.

제2 스위치 TFT(S2)는 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 구동 TFT(DT)의 소스를 센싱 라인(13)에 연결한다. 제2 스위치 TFT(S2)는 제2 스캔 신호(SCAN2)가 인가되는 제2 게이트 라인(122)에 연결된 게이트, 구동 TFT(DT)의 소스와 OLED의 애노드에 연결된 소스 및 센싱 라인(13)에 연결된 드레인을 포함한다. The second switch TFT S2 is turned on in response to the second scan signal SCAN2 to connect the source of the driving TFT DT to the sensing line 13 . The second switch TFT S2 is connected to the gate connected to the second gate line 122 to which the second scan signal SCAN2 is applied, the source of the driving TFT DT and the source connected to the anode of the OLED, and the sensing line 13 . It includes a connected drain.

픽셀 회로가 초기화될 때 적분기(INT)로부터 센싱 라인(13)에 소정의 기준 전압(Vref)이 인가된다. 기준 전압(Vref)은 고전위 전원 전압(VDD) 보다 낮고 OLED가 발광되지 않는 전압으로 설정된다. When the pixel circuit is initialized, a predetermined reference voltage Vref is applied from the integrator INT to the sensing line 13 . The reference voltage Vref is lower than the high potential power voltage VDD and is set to a voltage at which the OLED does not emit light.

적분기(INT)는 연산 증폭기(AMP), 연산 증폭기(AMP)의 비반전 입력 단자(+)에 연결된 제1 스위치 소자(SW1), 연산 증폭기(AMP)의 반전 입력 단자(-)와 출력 단자 사이에 연결된 커패시터(Cint) 및 제2 스위치(SW2)를 구비한다. 연산 증폭기(AMP)의 반전 입력 단자에 커패시터(C13)가 연결되고, 연산 증폭기(AMP)의 출력 단자에 샘플 앤 홀드회로(SH)가 연결된다. 이러한 적분기(INT)는 센싱 라인(13)을 통해 입력된 픽셀 회로로부터의 전하를 축적하여 샘플 앤 홀드회로(SH)에 공급한다. The integrator INT is between the operational amplifier AMP, the first switch element SW1 connected to the non-inverting input terminal (+) of the operational amplifier AMP, and the inverting input terminal (-) and the output terminal of the operational amplifier AMP and a capacitor Cint and a second switch SW2 connected to the . The capacitor C13 is connected to the inverting input terminal of the operational amplifier AMP, and the sample and hold circuit SH is connected to the output terminal of the operational amplifier AMP. The integrator INT accumulates charges from the pixel circuit input through the sensing line 13 and supplies it to the sample and hold circuit SH.

제1 스위치 소자(SW1)는 연산 증폭기(AMP)의 비번전 단자(+)와 제1 기준 전압원 사이에 연결된다. 제1 기준 전압원은 기준 전압(Vref)을 발생한다. 픽셀 회로의 초기화 기간과 센싱 기간에 턴-온되어 기준 전압(Vref)을 연산 증폭기(AMP)의 비반전 단자(+)에 공급한다. 픽셀 회로의 초기화 기간에 제2 스위치 TFT(S2)가 턴-온된다. 따라서, 연산 증폭기(AMP)의 비반전 단자(+)에 기준 전압(Vref)이 인가되면, 기준 전압(Vref)이 센싱 라인(13)과 제2 스위치 TFT(S2)를 통해 픽셀 회로에서 구동 TFT(DT)의 소스, 커패시터(Cst), 및 OLED의 애노드 전압을 기준 전압(Vref)으로 초기화한다. The first switch element SW1 is connected between the non-transformed terminal (+) of the operational amplifier AMP and the first reference voltage source. The first reference voltage source generates a reference voltage Vref. It is turned on during the initialization period and the sensing period of the pixel circuit to supply the reference voltage Vref to the non-inverting terminal (+) of the operational amplifier AMP. In the initialization period of the pixel circuit, the second switch TFT S2 is turned on. Accordingly, when the reference voltage Vref is applied to the non-inverting terminal (+) of the operational amplifier AMP, the reference voltage Vref is applied to the driving TFT in the pixel circuit through the sensing line 13 and the second switch TFT S2. The source of (DT), the capacitor (Cst), and the anode voltage of the OLED are initialized to the reference voltage (Vref).

제2 스위치 소자(SW2)는 초기화 타이밍 신호(INIT_CI)에 응답하여 턴-온된다. 제2 스위치 소자(SW2)가 턴-온되면, 연산 증폭기(AMP)의 반전 입력 단자(-)와 출력 단자가 단락(short circuit)되어 커패시터(Cfb)의 전압이 초기화된다. The second switch element SW2 is turned on in response to the initialization timing signal INIT_CI. When the second switch element SW2 is turned on, the inverting input terminal (-) and the output terminal of the operational amplifier AMP are short-circuited to initialize the voltage of the capacitor Cfb.

샘플 앤 홀드회로(SH)는 제3 스위치 소자(SW3), 샘플링 커패시터(Csam) 및 제4 스위치(SW4)를 구비한다. 샘플링 커패시터(Csam)는 제3 스위치 소자(SW3)와 제4 스위치 소자(SW4) 사이의 노드와, 제2 기준 전압원 사이에 연결된다. 제2 기준 전압원은 제2 기준 전압(Vref2)를 발생한다. 제2 기준 전압(Vref2)은 기준 전압(Vref)과 동일하거나 다른 전압으로 설정될 수 있다. The sample and hold circuit SH includes a third switch element SW3 , a sampling capacitor Csam and a fourth switch SW4 . The sampling capacitor Csam is connected between the node between the third switch element SW3 and the fourth switch element SW4 and the second reference voltage source. The second reference voltage source generates a second reference voltage Vref2. The second reference voltage Vref2 may be set to be the same as or different from the reference voltage Vref.

제3 스위치 소자(SW3)는 샘플링 타이밍 신호(SAM)에 응답하여 턴-온된다. 제3 스위치 소자(SW3)와 제4 스위치 소자(SW4)는 교대로 턴-온된다. 제3 스위치 소자(SW3)가 턴-온되고 제4 스위치 소자(SW4)가 턴-오프될 때 적분기(INT)의 출력 전압(Vout)이 샘플링 커패시터(Csam)에 인가되어 적분기(INT)의 출력 전압(Vout)이 샘플링된다. The third switch element SW3 is turned on in response to the sampling timing signal SAM. The third switch element SW3 and the fourth switch element SW4 are alternately turned on. When the third switch element SW3 is turned on and the fourth switch element SW4 is turned off, the output voltage Vout of the integrator INT is applied to the sampling capacitor Csam to output the integrator INT. The voltage Vout is sampled.

제4 스위치 소자(SW4)는 샘플 앤 홀더회로(SH)에 샘플링된 전압을 ADC에 공급한다. ADC는 제4 스위치 소자(SW)를 통해 입력된 전압을 디지털 데이터로 변환하여 드라이브 IC (20)로 전송한다. The fourth switch element SW4 supplies the voltage sampled by the sample and holder circuit SH to the ADC. The ADC converts the voltage input through the fourth switch element SW into digital data and transmits it to the drive IC 20 .

본 발명의 표시장치에서, 동일 컬러의 제1 및 제2 서브 픽셀들은 도 4 및 도 7에 도시된 바와 같이 서로 다른 데이터 라인들(11)에 연결되고. 센싱 라인을 공유한다. 이 서브 픽셀들은 아래의 실시예에서 설명되는 바와 같이, 센싱 모드에서 초기화 기간을 공유한다. In the display device of the present invention, the first and second sub-pixels of the same color are connected to different data lines 11 as shown in FIGS. 4 and 7 . It shares a sensing line. These sub-pixels share an initialization period in sensing mode, as described in the embodiment below.

도 4는 DRD(Double Rate Driving) 구조의 픽셀 어레이 일부를 보여 주는 도면이다. 도 5는 표시패널의 정상 구동 모드에서 도 4에 도시된 표시패널의 구동 방법을 보여 주는 파형도이다. 도 6은 센싱 모드에서 도 4에 도시된 표시패널의 구동 방법을 보여 주는 파형도이다. 도 4 내지 도 6에서, "D1~D4"는 데이터 라인들(11)이고, "G1~G4"는 게이트 라인들(12)을 나타낸다. "R1~R4"는 적색 서브 픽셀, "G1~G4"는 녹색 서브 픽셀, "B1~B4"는 청색 서브 픽셀을 각각 나타낸다. "W1~W4"는 백색 서브 픽셀을 나타낸다.4 is a diagram illustrating a portion of a pixel array having a double rate driving (DRD) structure. 5 is a waveform diagram illustrating a method of driving the display panel shown in FIG. 4 in a normal driving mode of the display panel. 6 is a waveform diagram illustrating a method of driving the display panel shown in FIG. 4 in a sensing mode. 4 to 6 , “D1 to D4” denote data lines 11 , and “G1 to G4” denote gate lines 12 . “R1 to R4” denote a red sub-pixel, “G1 to G4” denote a green sub-pixel, and “B1 to B4” denote a blue sub-pixel, respectively. "W1 to W4" represent white sub-pixels.

도 4 내지 도 6을 참조하면, 표시패널(10)에서 하나의 데이터 라인(D1~D4)에 컬러가 다른 다수의 서브 픽셀들(SP)이 연결된다. 제1 데이터 라인(D1)에 적색 서브 픽셀들(R1, R3)과 청색 서브 픽셀들(B1, B3)이 연결된다. 제2 데이터 라인(D2)에 녹색 서브 픽셀들(G1, G3)과 백색 서브 픽셀들(W1, W3)이 연결된다.4 to 6 , a plurality of sub-pixels SP having different colors are connected to one data line D1 to D4 in the display panel 10 . The red sub-pixels R1 and R3 and the blue sub-pixels B1 and B3 are connected to the first data line D1. The green sub-pixels G1 and G3 and the white sub-pixels W1 and W3 are connected to the second data line D2 .

제3 데이터 라인(D3)에 적색 서브 픽셀들(R2, R4)과 청색 서브 픽셀들(B2, B4)이 연결된다. 제4 데이터 라인(D4)에 녹색 서브 픽셀들(G2, G4)과 백색 서브 픽셀들(W2, W4)이 연결된다.The red sub-pixels R2 and R4 and the blue sub-pixels B2 and B4 are connected to the third data line D3. The green sub-pixels G2 and G4 and the white sub-pixels W2 and W4 are connected to the fourth data line D4 .

도 4에 도시된 픽셀 어레이와 같이, 컬러가 다른 서브 픽셀들이 하나의 데이터 라인(D1~D4)에 연결되어 연결될 수 있다. 컬러가 다른 서브 픽셀들이 하나의 데이터 라인(D1~D4)에 연결되어 시분할 구동되기 때문에 데이터 라인들의 개수가 도 7에 도시된 픽셀 어레이에 비하여 1/2 개로 감소될 수 있다.As in the pixel array shown in FIG. 4 , sub-pixels having different colors may be connected to each other by being connected to one data line D1 to D4 . Since sub-pixels having different colors are connected to one data line D1 to D4 and time-division driven, the number of data lines may be reduced to 1/2 compared to the pixel array shown in FIG. 7 .

도 4에 도시된 픽셀 어레이에서 상하로 이웃한 서브 픽셀들과 좌우로 이웃한 서브 픽셀들이 하나의 센싱 라인(13)에 연결된다. 센싱 모드에서 센싱 라인(13)을 공유하는 다수의 서브 픽셀들이 순차적으로 센싱된다. 본 발명은 센싱 라인을 공유하는 동일 컬러의 서브 픽셀들을 동시에 초기화한 후에 이 서브 픽셀들을 순차적으로 센싱한다. 따라서, 본 발명은 센싱 라인들(13)의 개수를 대폭 줄일 수 있고 서브 픽셀들의 센싱 시간을 충분히 확보할 수 있다. In the pixel array shown in FIG. 4 , sub-pixels adjacent to the top and bottom and sub-pixels adjacent to the left and right are connected to one sensing line 13 . In the sensing mode, a plurality of sub-pixels sharing the sensing line 13 are sequentially sensed. In the present invention, sub-pixels of the same color sharing a sensing line are simultaneously initialized and then the sub-pixels are sequentially sensed. Accordingly, according to the present invention, the number of sensing lines 13 can be greatly reduced and the sensing time of the sub-pixels can be sufficiently secured.

입력 영상을 표시패널(10)의 화면 상에 표시하는 정상 구동 모드에서 표시패널(10)의 서브 픽셀들에 도 5와 같은 신호들이 공급된다. 정상 구동 모드에서 데이터 라인들(D1~D4)에 입력 영상의 데이터 신호(Vdata)가 공급되고, 게이트 라인들(G1~G4)에 데이터 신호(Vdata)와 동기되는 스캔 신호가 순차적으로 공급된다. 드라이버 IC(20)는 적색 및 청색 서브 픽셀들(R1~R4, B1~B4)의 데이터 신호(Vdata)를 제1 및 제3 데이터 라인(D1, D3)에 공급하고, 녹색 및 백색 서브 픽셀들(G1~G4, W1~W4)의 데이터 신호(Vdata)를 제2 및 제4 데이터 라인(D2, D4)에 공급한다. 게이트 구동부(15)에 의해 순차적으로 시프트되는 스캔 신호들은 일부가 중첩될 수 있다. 스캔 신호는 도 3에 도시된 제1 및 제2 스캔 신호(SCAN1, SCAN2)일 수 있다.Signals as shown in FIG. 5 are supplied to sub-pixels of the display panel 10 in a normal driving mode in which an input image is displayed on the screen of the display panel 10 . In the normal driving mode, the data signal Vdata of the input image is supplied to the data lines D1 to D4, and the scan signal synchronized with the data signal Vdata is sequentially supplied to the gate lines G1 to G4. The driver IC 20 supplies the data signal Vdata of the red and blue sub-pixels R1 to R4 and B1 to B4 to the first and third data lines D1 and D3, and the green and white sub-pixels The data signal Vdata of (G1 to G4, W1 to W4) is supplied to the second and fourth data lines D2 and D4. Scan signals sequentially shifted by the gate driver 15 may partially overlap. The scan signal may be the first and second scan signals SCAN1 and SCAN2 illustrated in FIG. 3 .

센싱 모드에서 표시패널(10)의 서브 픽셀들에 도 6과 같은 신호들이 공급된다. 센싱 구동 모드에서 데이터 라인들(D1~D4)에 센싱용 데이터 신호(Vdata)가 공급되고, 게이트 라인들(G1~G4)에 데이터 신호(Vdata)와 동기되는 스캔 신호가 순차적으로 공급된다. 센싱 모드에서 표시패널의 라인들 각각이 독립적으로 센싱될 수 있도록 스캔 신호들은 도 6과 같이 서로 중첩되지 않는다. 스캔 신호는 도 3에 도시된 제1 및 제2 스캔 신호(SCAN1, SCAN2)일 수 있다.In the sensing mode, signals as shown in FIG. 6 are supplied to the sub-pixels of the display panel 10 . In the sensing driving mode, a sensing data signal Vdata is supplied to the data lines D1 to D4 , and a scan signal synchronized with the data signal Vdata is sequentially supplied to the gate lines G1 to G4 . In the sensing mode, the scan signals do not overlap each other as shown in FIG. 6 so that each of the lines of the display panel can be independently sensed. The scan signal may be the first and second scan signals SCAN1 and SCAN2 illustrated in FIG. 3 .

도 7은 스트라이프 구조의 픽셀 어레이 일부를 보여 주는 도면이다. 도 8은 센싱 모드에서 도 7에 도시된 표시패널의 구동 방법을 보여 주는 파형도이다. 7 is a diagram illustrating a portion of a pixel array having a stripe structure. 8 is a waveform diagram illustrating a method of driving the display panel shown in FIG. 7 in a sensing mode.

도 7 및 도 8을 참조하면, 표시패널(10)에서 하나의 데이터 라인(D1~D4)에 동일 컬러의 서브 픽셀들(SP)이 연결된다. 제1 데이터 라인(D1)에 적색 서브 픽셀들(R1~R4)이 연결된다. 제2 데이터 라인(D2)에 백색 서브 픽셀들(W1~W4)이 연결된다. 제3 데이터 라인(D3)에 녹색 서브 픽셀들(G1~G4)이 연결된다. 제4 데이터 라인(D4)에 청색 서브 픽셀들(B1~B4)이 연결된다.7 and 8 , sub-pixels SP of the same color are connected to one data line D1 to D4 in the display panel 10 . The red sub-pixels R1 to R4 are connected to the first data line D1 . The white sub-pixels W1 to W4 are connected to the second data line D2 . The green sub-pixels G1 to G4 are connected to the third data line D3. The blue sub-pixels B1 to B4 are connected to the fourth data line D4 .

도 7에 도시된 픽셀 어레이에서 상하로 이웃한 서브 픽셀들과 좌우로 이웃한 서브 픽셀들이 하나의 센싱 라인(13)에 연결된다. 센싱 모드에서 센싱 라인(13)을 공유하는 다수의 서브 픽셀들이 순차적으로 센싱된다. 본 발명은 센싱 라인을 공유하는 동일 컬러의 서브 픽셀들을 동시에 초기화한 후에 이 서브 픽셀들을 순차적으로 센싱한다. 따라서, 본 발명은 센싱 라인들(13)의 개수를 대폭 줄일 수 있고 서브 픽셀들의 센싱 시간을 충분히 확보할 수 있다. In the pixel array shown in FIG. 7 , the sub-pixels adjacent to the top and bottom and the sub-pixels adjacent to the left and right are connected to one sensing line 13 . In the sensing mode, a plurality of sub-pixels sharing the sensing line 13 are sequentially sensed. In the present invention, sub-pixels of the same color sharing a sensing line are simultaneously initialized and then the sub-pixels are sequentially sensed. Accordingly, according to the present invention, the number of sensing lines 13 can be greatly reduced and the sensing time of the sub-pixels can be sufficiently secured.

정상 구동 모드에서 표시패널(10)의 서브 픽셀들에 입력 영상의 데이터 신호(Vdata)와 스캔 신호가 공급된다. 스캔 신호는 도 6에 도시된 바와 같이 중첩될 수 있다. In the normal driving mode, the data signal Vdata and the scan signal of the input image are supplied to the sub-pixels of the display panel 10 . The scan signals may overlap as shown in FIG. 6 .

센싱 모드에서 표시패널(10)의 서브 픽셀들에 도 8과 같은 신호들이 공급된다. 센싱 구동 모드에서 데이터 라인들(D1~D4)에 센싱용 데이터 신호(Vdata)가 공급되고, 게이트 라인들(G1~G4)에 데이터 신호(Vdata)와 동기되는 스캔 신호가 순차적으로 공급된다. 센싱 모드에서 표시패널의 라인들 각각이 독립적으로 센싱될 수 있도록 스캔 신호들은 도 8과 같이 서로 중첩되지 않는다. 스캔 신호는 도 3에 도시된 제1 및 제2 스캔 신호(SCAN1, SCAN2)일 수 있다.In the sensing mode, signals as shown in FIG. 8 are supplied to the sub-pixels of the display panel 10 . In the sensing driving mode, a sensing data signal Vdata is supplied to the data lines D1 to D4 , and a scan signal synchronized with the data signal Vdata is sequentially supplied to the gate lines G1 to G4 . In the sensing mode, the scan signals do not overlap each other as shown in FIG. 8 so that each of the lines of the display panel can be independently sensed. The scan signal may be the first and second scan signals SCAN1 and SCAN2 illustrated in FIG. 3 .

도 9는 본 발명의 실시예에 따른 센싱 방법을 보여 주는 파형도이다. 도 10a 및 도 10b는 본 발명의 실시예에 따른 센싱 방법에서 동일 컬러의 서브 픽셀들이 연속으로 충전되는 예를 보여 주는 도면들이다. 9 is a waveform diagram illustrating a sensing method according to an embodiment of the present invention. 10A and 10B are diagrams illustrating an example in which sub-pixels of the same color are continuously charged in a sensing method according to an embodiment of the present invention.

도 9 내지 도 10b를 참조하면, 본 발명의 센싱 방법은 초기화 기간(INI) 동안 동일 컬러의 서브 픽셀들(R1, R2)을 초기화한다. 초기화 기간(INI) 동안 스캔 신호(SCAN)는 게이트 온 전압으로 발생된다. 게이트 온 전압은 TFT가 턴-온될 수 있는 전압으로 설정된다. 동일 컬러의 서브 픽셀들(R1, R2)에서 제2 스위치 TFT(S2)는 스캔 신호(SCAN)에 스캔 신호(SCAN)에 응답하여 턴-온된다. 이 때, 서브 픽셀들(R1, R2)이 제2 스위치 TFT(S2)와 센싱 라인(13)을 통해 적분기(INT)에 연결된다. 초기화 기간(INI)에, 적분기(INT)는 활성화되어 초기화 타이밍 신호(INIT_CI)에 의해 초기화된다. 제1 스위치 소자(SW1)가 턴-온되어 센싱 라인(13)과 픽셀 회로에서 구동 TFT(DT)의 소스 전압과 OLED의 애노드 전압이 기준 전압(Vref)으로 초기화된다. 초기화 기간(INI) 동안, 동일 컬러의 서브 픽셀들(R1, R2)이 동시에 초기화되기 때문에 이 서브 픽셀들(R1, R2)은 초기화 기간(INI)을 공유한다.9 to 10B , the sensing method of the present invention initializes the sub-pixels R1 and R2 of the same color during the initialization period INI. During the initialization period INI, the scan signal SCAN is generated as a gate-on voltage. The gate-on voltage is set to a voltage at which the TFT can be turned on. In the sub-pixels R1 and R2 of the same color, the second switch TFT S2 is turned on in response to the scan signal SCAN. In this case, the sub-pixels R1 and R2 are connected to the integrator INT through the second switch TFT S2 and the sensing line 13 . In the initialization period INI, the integrator INT is activated and is initialized by the initialization timing signal INIT_CI. The first switch element SW1 is turned on to initialize the source voltage of the driving TFT DT and the anode voltage of the OLED in the sensing line 13 and the pixel circuit as the reference voltage Vref. During the initialization period INI, since the sub-pixels R1 and R2 of the same color are simultaneously initialized, the sub-pixels R1 and R2 share the initialization period INI.

제1 센싱 기간(SENS1) 동안 동일 컬러의 서브 픽셀들(R1, R2)에 제1 및 제3 데이터 라인들(D1, D3)을 통해 동일 컬러의 데이터 신호(Vdata)가 동시에 인가되어 동시에 센싱된다. 제1 센싱 기간(SENS1) 동안 이 서브 픽셀들(R1, R2)에 연결된 게이트 라인(G1)에 인가되는 스캔 신호(SCAN)는 게이트 온 전압으로 유지된다. 동일 컬러의 서브 픽셀들(R1, R2)에서 제2 스위치 TFT(S2)는 온 상태를 유지한다. 제1 및 제2 센싱 기간(SENS1, SENS2) 동안, 초기화 타이밍 신호(INIT_CI)는 비활성화된다. 적분기(INT)는 제1 센싱 기간(SENS1)에 서브 픽셀들(R1, R2)로부터 입력되는 전하를 누적한다. 적분기(INT)의 출력 전압(Vout)은 제1 센싱 기간(SENS1)에 ΔV1에 도달한다. ΔV1은 서브 픽셀들(R1, R2) 각각의 전기적 특정을 나타내는 전압의 합이다. During the first sensing period SENS1, the data signal Vdata of the same color is simultaneously applied to the sub-pixels R1 and R2 of the same color through the first and third data lines D1 and D3, and the data signals are sensed at the same time. . During the first sensing period SENS1 , the scan signal SCAN applied to the gate line G1 connected to the sub-pixels R1 and R2 is maintained as a gate-on voltage. In the sub-pixels R1 and R2 of the same color, the second switch TFT S2 maintains an on state. During the first and second sensing periods SENS1 and SENS2 , the initialization timing signal INIT_CI is deactivated. The integrator INT accumulates charges input from the sub-pixels R1 and R2 in the first sensing period SENS1 . The output voltage Vout of the integrator INT reaches ΔV1 in the first sensing period SENS1. ΔV1 is the sum of voltages representing electrical characteristics of each of the sub-pixels R1 and R2.

제2 센싱 기간(SENS2) 동안 동일 컬러의 서브 픽셀들(R1, R2) 중 어느 하나만 센싱된다. 도 9 내지 도 10b의 예는 제2 센싱 기간(SENS2)에 제2 적색 서브 픽셀(R2)이 센싱되는 예이다. 제2 센싱 기간(SENS2) 동안 스캔 신호(SCAN)는 게이트 온 전압으로 유지된다. 제2 센싱 기간(SENS2)에 센싱되는 제2 적색 서브 픽셀(R2)에서 제2 스위치 TFT(S2)는 온 상태를 유지한다. 적분기(INT)는 제2 센싱 기간(SENS2)에 제2 적색 서브 픽셀(R2)로부터 입력되는 전하를 누적한다. 적분기(INT)의 출력 전압(Vout)은 제2 센싱 기간(SENS2)에ΔV2에 도달한다. ΔV2는 제2 센싱 기간(SENS2)에 센싱되는 제2 적색 서브 픽셀(R2)의 전기적 특정을 나타내는 전압이다. 제2 센싱 기간(SENS2)에 센싱되지 않는 제1 적색 서브 픽셀(R2)에 블랙 계조의 데이터 전압(BLACK)이 인가되어 제1 적색 서브 픽셀(R2)에서 구동 TFT(DT)가 턴-오프되어 OLED에 전류가 흐르지 않는다. 따라서, 제2 센싱 기간(SENS2)에 동일 컬러의 서브 픽셀들(R1, R2) 중에서 어느 하나만 센싱된다. 드라이브 IC(20)는 제2 센싱 기간(SENS2)에 입력 영상의 데이터 전압과 무관하게 레지스터(Register)에 미리 설정된 블랙 계조의 전압을 발생하여 제1 적색 서브 픽셀(R1)에 연결된 데이터 라인(D1)에 블랙 계조의 전압을 공급한다. During the second sensing period SENS2, only one of the sub-pixels R1 and R2 of the same color is sensed. 9 to 10B are examples in which the second red sub-pixel R2 is sensed during the second sensing period SENS2. During the second sensing period SENS2, the scan signal SCAN is maintained at the gate-on voltage. In the second red sub-pixel R2 sensed in the second sensing period SENS2 , the second switch TFT S2 maintains an on state. The integrator INT accumulates charges input from the second red sub-pixel R2 in the second sensing period SENS2 . The output voltage Vout of the integrator INT reaches ΔV2 in the second sensing period SENS2. ΔV2 is a voltage indicating electrical characteristics of the second red sub-pixel R2 sensed in the second sensing period SENS2 . In the second sensing period SENS2 , the data voltage BLACK of the black gray scale is applied to the first red sub-pixel R2 that is not sensed, and the driving TFT DT is turned off in the first red sub-pixel R2 . No current flows through the OLED. Accordingly, only one of the sub-pixels R1 and R2 of the same color is sensed in the second sensing period SENS2. The drive IC 20 generates a preset black gradation voltage in the register regardless of the data voltage of the input image in the second sensing period SENS2, and the data line D1 connected to the first red sub-pixel R1 ) is supplied with a black gradation voltage.

도 9 내지 도 10b에 도시된 센싱 방법으로 얻어지는 제2 적색 서브 픽셀(R2)의 센싱 데이터(R2 Sensing Data)와, 제1 적색 서브 픽셀(R1)의 센싱 데이터(R1 Sensing Data)는 아래와 같다. The sensing data R2 of the second red sub-pixel R2 and the sensing data R1 of the first red sub-pixel R1 obtained by the sensing method shown in FIGS. 9 to 10B are as follows.

R2 Sensing Data = ΔV2R2 Sensing Data = ΔV2

R1 Sensing Data = ΔV1 - ΔV2R1 Sensing Data = ΔV1 - ΔV2

도 9 내지 도 10b는 적색 서브 픽셀들의 예를 도시한 것이나 본 발명은 이에 한정되지 않는다. 적색 이외의 다른 컬러의 서브 픽셀들에서도 도 9a 내지 도 10에 도시된 센싱 방법이 적용된다.9 to 10B illustrate examples of red sub-pixels, but the present invention is not limited thereto. The sensing method shown in FIGS. 9A to 10 is also applied to sub-pixels of a color other than red.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 20 : 드라이브 IC
22 : 센싱부 23 : 데이터전압 생성부
INT : 적분기 SH : 샘플 앤 홀드회로
S1, S2 : 픽셀 회로의 스위치 TFT DT : 픽셀 회로의 구동 TFT
10: display panel 20: drive IC
22: sensing unit 23: data voltage generating unit
INT : Integrator SH : Sample and hold circuit
S1, S2: Switch TFT of pixel circuit DT: Driving TFT of pixel circuit

Claims (8)

동일 컬러의 제1 및 제2 서브 픽셀들;
상기 제1 서브 픽셀에 연결된 제1 데이터 라인;
상기 제2 서브 픽셀에 연결된 제2 데이터 라인;
상기 제1 및 제2 서브 픽셀들에 공유된 게이트 라인; 및
상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비하고,
상기 제1 및 제2 서브 픽셀들은 동시에 초기화된 후, 제1 센싱 기간에 동시에 센싱되고,
제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나가 센싱되는 전계 발광 표시장치.
first and second sub-pixels of the same color;
a first data line connected to the first sub-pixel;
a second data line connected to the second sub-pixel;
a gate line shared by the first and second sub-pixels; and
a sensing line shared by the first and second sub-pixels;
The first and second sub-pixels are simultaneously initialized and then sensed simultaneously in a first sensing period;
An electroluminescent display device in which any one of the first and second sub-pixels is sensed in a second sensing period following a first sensing period.
제 1 항에 있어서,
상기 제2 센싱 기간에 센싱되지 않은 서브 픽셀에 블랙 계조의 전압을 공급하는 전계 발광 표시장치.
The method of claim 1,
An electroluminescence display for supplying a voltage of a black gray scale to sub-pixels that are not sensed during the second sensing period.
제 2 항에 있어서,
상기 센싱 라인에 연결된 적분기의 출력 전압이 상기 제1 센싱 기간 동안 ΔV1에 도달하고 상기 적분기의 출력 전압이 상기 제2 센싱 기간 동안 ΔV2에 도달하고, 상기 제2 센싱 기간 동안 센싱되는 서브 픽셀이 제2 서브 픽셀이고, 상기 제2 센싱 기간 동안 제1 서브 픽셀에 상기 블랙 계조의 전압이 인가될 때.
상기 제2 서브 픽셀의 센싱 데이터(R2 Sensing Data)와, 제1 적색 서브 픽셀(R1)의 센싱 데이터(R1 Sensing Data)가
R2 Sensing Data = ΔV2
R1 Sensing Data = ΔV1 - ΔV2
인 전계 발광 표시장치.
3. The method of claim 2,
The output voltage of the integrator connected to the sensing line reaches ΔV1 during the first sensing period, the output voltage of the integrator reaches ΔV2 during the second sensing period, and the sub-pixel sensed during the second sensing period is a second sub-pixel, when the voltage of the black gray scale is applied to the first sub-pixel during the second sensing period.
The sensing data R2 Sensing Data of the second sub-pixel and the sensing data R1 Sensing Data of the first red sub-pixel R1 are
R2 Sensing Data = ΔV2
R1 Sensing Data = ΔV1 - ΔV2
phosphorous electroluminescent display.
동일 컬러의 제1 및 제2 서브 픽셀들;
상기 제1 및 제2 서브 픽셀에 연결된 데이터 라인; 및
상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비하고,
상기 제1 및 제2 서브 픽셀들은 동시에 초기화된 후, 제1 센싱 기간에 센싱되고,
제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나가 센싱되는 전계 발광 표시장치.
first and second sub-pixels of the same color;
a data line connected to the first and second sub-pixels; and
a sensing line shared by the first and second sub-pixels;
After the first and second sub-pixels are simultaneously initialized, they are sensed in a first sensing period;
An electroluminescent display device in which any one of the first and second sub-pixels is sensed in a second sensing period following a first sensing period.
동일 컬러의 제1 및 제2 서브 픽셀들, 상기 제1 서브 픽셀에 연결된 제1 데이터 라인, 상기 제2 서브 픽셀에 연결된 제2 데이터 라인, 상기 제1 및 제2 서브 픽셀들에 공유된 게이트 라인, 및 상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비하는 전계 발광 표시장치의 센싱 방법에 있어서,
상기 제1 및 제2 서브 픽셀들을 동시에 초기화한 후, 초기화된 상기 제1 및 제2 서브 픽셀들을 제1 센싱 기간에 동시에 센싱하는 단계; 및
제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나를 센싱하는 단계를 포함하는 전계 발광 표시장치의 센싱 방법.
first and second sub-pixels of the same color, a first data line coupled to the first sub-pixel, a second data line coupled to the second sub-pixel, and a gate line shared to the first and second sub-pixels and a sensing method for an electroluminescent display including a sensing line shared by the first and second sub-pixels,
after simultaneously initializing the first and second sub-pixels, simultaneously sensing the initialized first and second sub-pixels during a first sensing period; and
and sensing any one of the first and second sub-pixels in a second sensing period following the first sensing period.
제 5 항에 있어서,
상기 제2 센싱 기간에 센싱되지 않은 서브 픽셀에 블랙 계조의 전압을 공급하는 전계 발광 표시장치의 센싱 방법.
6. The method of claim 5,
A sensing method of an electroluminescent display for supplying a voltage of a black gray scale to sub-pixels that are not sensed during the second sensing period.
제 6 항에 있어서
상기 센싱 라인에 연결된 적분기의 출력 전압이 상기 제1 센싱 기간 동안 ΔV1에 도달하고 상기 적분기의 출력 전압이 상기 제2 센싱 기간 동안 ΔV2에 도달하고, 상기 제2 센싱 기간 동안 센싱되는 서브 픽셀이 제2 서브 픽셀이고, 상기 제2 센싱 기간 동안 제1 서브 픽셀에 상기 블랙 계조의 전압이 인가될 때.
상기 제2 서브 픽셀의 센싱 데이터(R2 Sensing Data)와, 제1 적색 서브 픽셀(R1)의 센싱 데이터(R1 Sensing Data)가
R2 Sensing Data = ΔV2
R1 Sensing Data = ΔV1 - ΔV2인 전계 발광 표시장치의 센싱 방법.
7. The method of claim 6
The output voltage of the integrator connected to the sensing line reaches ΔV1 during the first sensing period, the output voltage of the integrator reaches ΔV2 during the second sensing period, and the sub-pixel sensed during the second sensing period is a second sub-pixel, when the voltage of the black gray scale is applied to the first sub-pixel during the second sensing period.
The sensing data R2 Sensing Data of the second sub-pixel and the sensing data R1 Sensing Data of the first red sub-pixel R1 are
R2 Sensing Data = ΔV2
R1 Sensing Data = Sensing method of an electroluminescent display with ΔV1 - ΔV2.
동일 컬러의 제1 및 제2 서브 픽셀들, 상기 제1 및 제2 서브 픽셀에 연결된 데이터 라인, 및 상기 제1 및 제2 서브 픽셀들에 공유된 센싱 라인을 구비하는 전계 발광 표시장치의 센싱 방법에 있어서,
상기 제1 및 제2 서브 픽셀들을 동시에 초기화한 후, 초기화된 상기 제1 및 제2 서브 픽셀들을 제1 센싱 기간에 센싱하는 단계; 및
제1 센싱 기간에 이어서 제2 센싱 기간에 상기 제1 및 제2 서브 픽셀들 중 어느 하나를 센싱하는 단계를 포함하는 전계 발광 표시장치의 센싱 방법.
A sensing method for an electroluminescent display including first and second sub-pixels of the same color, a data line connected to the first and second sub-pixels, and a sensing line shared by the first and second sub-pixels In
after simultaneously initializing the first and second sub-pixels, sensing the initialized first and second sub-pixels in a first sensing period; and
and sensing any one of the first and second sub-pixels in a second sensing period following the first sensing period.
KR1020170117309A 2017-09-13 2017-09-13 electroluminescent display device and sensing method thereof KR102389198B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170117309A KR102389198B1 (en) 2017-09-13 2017-09-13 electroluminescent display device and sensing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170117309A KR102389198B1 (en) 2017-09-13 2017-09-13 electroluminescent display device and sensing method thereof

Publications (2)

Publication Number Publication Date
KR20190030060A KR20190030060A (en) 2019-03-21
KR102389198B1 true KR102389198B1 (en) 2022-04-21

Family

ID=66036713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170117309A KR102389198B1 (en) 2017-09-13 2017-09-13 electroluminescent display device and sensing method thereof

Country Status (1)

Country Link
KR (1) KR102389198B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610829B1 (en) * 2019-09-30 2023-12-07 주식회사 엘엑스세미콘 Pixel sensing circuit
KR102628836B1 (en) * 2019-10-17 2024-01-23 엘지디스플레이 주식회사 Display device including current sensing function and method of controlling the same
KR102702446B1 (en) 2019-12-16 2024-09-04 엘지디스플레이 주식회사 Display device and methode of driving the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282170B1 (en) * 2014-12-31 2021-07-27 엘지디스플레이 주식회사 Organic light emitting display

Also Published As

Publication number Publication date
KR20190030060A (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN108257554B (en) Electroluminescent display device and driving method thereof
JP6817182B2 (en) Electroluminescent display device and its driving method
KR102350396B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102603596B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102168879B1 (en) Organic Light Emitting Display For Sensing Degradation Of Organic Light Emitting Diode
KR102339649B1 (en) Organic Light Emitting Display and Method of Driving the same
KR102563968B1 (en) Display Device
KR102541942B1 (en) Current Sensing Device And Organic Light Emitting Display Device Including The Same
KR102348765B1 (en) Degradation Sensing Method For Emitting Device Of Organic Light Emitting Display
KR102462834B1 (en) Method for sensing degradation of organic light emitting diode
KR102520694B1 (en) Organic Light Emitting Display And Degradation Compensation Method of The Same
US11653538B2 (en) Pixel array substrate and display device including AC EVEDD driver and display device including the same
KR20190052822A (en) Electroluminescent Display Device
KR102408901B1 (en) Organic Light Emitting Display
KR20210082601A (en) Organic light emitting diode display device
KR102389198B1 (en) electroluminescent display device and sensing method thereof
KR101581593B1 (en) Degradation Sensing Method of Organic Light Emitting Display
KR102461389B1 (en) Organic Light Emitting Display Device And Driving Method Of The Same
KR20210082602A (en) Pixel circuit, electroluminescent display using the same, and method for sensing chracteristic of light emission control transistor using the same
KR102380766B1 (en) Electroluminescent Display Device And Driving Method Of The Same
KR102374752B1 (en) Driving Method Of Organic Light Emitting Display
KR102653577B1 (en) Organic Light Emitting Display Device And Pixel Compensating Method Of The Same
KR102348657B1 (en) Electroluminescent Display Device
KR20200075488A (en) Pixel circuit and Electroluminescent Display Device using the same
KR102499721B1 (en) Memory Access Device and Display Device and Method of driving the display device Using The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant