KR102430400B1 - How to Reduce Leakage Current of Storage Capacitors for Display Applications - Google Patents
How to Reduce Leakage Current of Storage Capacitors for Display Applications Download PDFInfo
- Publication number
- KR102430400B1 KR102430400B1 KR1020207019229A KR20207019229A KR102430400B1 KR 102430400 B1 KR102430400 B1 KR 102430400B1 KR 1020207019229 A KR1020207019229 A KR 1020207019229A KR 20207019229 A KR20207019229 A KR 20207019229A KR 102430400 B1 KR102430400 B1 KR 102430400B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal electrode
- capacitor
- nitride
- degrees celsius
- substrate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 238000003860 storage Methods 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 claims abstract description 36
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims description 36
- 239000010936 titanium Substances 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000009832 plasma treatment Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000002243 precursor Substances 0.000 description 6
- 238000000429 assembly Methods 0.000 description 5
- 230000000712 assembly Effects 0.000 description 5
- 238000010926 purge Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- SRLSISLWUNZOOB-UHFFFAOYSA-N ethyl(methyl)azanide;zirconium(4+) Chemical compound [Zr+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C SRLSISLWUNZOOB-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- STHAQIJXOMGURG-UHFFFAOYSA-N cyclopenta-1,3-diene;dimethylazanide;zirconium(4+) Chemical compound [Zr+4].C[N-]C.C[N-]C.C[N-]C.C=1C=C[CH-]C=1 STHAQIJXOMGURG-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- -1 structures Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
Abstract
본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 방법은, 기판 위에 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 금속 전극을 노출시키는 단계를 포함한다. 기판은, 질소 함유 플라즈마에 금속 전극이 노출될 때, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지되며, 그 노출은 금속 전극의 표면을 질화물로 변환시킨다. 방법은, 동일한 프로세싱 챔버에서 금속 전극의 질화물 표면 상에 고 K 유전체 층을 형성하는 단계를 더 포함한다. 금속 전극의 플라즈마 처리로 인해, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다.SUMMARY Embodiments of the present disclosure relate generally to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. The method includes forming a metal electrode over a substrate; and exposing the metal electrode to a nitrogen containing plasma in the processing chamber. The substrate is maintained at a temperature in the range of about 20 degrees Celsius to about 200 degrees Celsius when the metal electrode is exposed to a nitrogen containing plasma, the exposure converting the surface of the metal electrode to nitride. The method further includes forming a high K dielectric layer on the nitride surface of the metal electrode in the same processing chamber. Due to the plasma treatment of the metal electrode, the leakage current of the MIM capacitor is reduced, and the breakdown field of the MIM capacitor is improved.
Description
[0001] 본 개시내용의 실시예들은 일반적으로, 디스플레이 디바이스들을 위한 고 유전 상수(고 K) 값을 갖는 유전체 층을 포함하는 층 스택(stack)을 형성하기 위한 방법에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 TFT(thin-film transistor) 회로들에서 사용되는 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다.[0001] Embodiments of the present disclosure generally relate to a method for forming a layer stack comprising a dielectric layer having a high dielectric constant (high K) value for display devices. More specifically, embodiments of the present disclosure relate to a method for forming a metal-insulator-metal (MIM) capacitor used in thin-film transistor (TFT) circuits.
[0002] 디스플레이 디바이스들은 광범위한 전자 애플리케이션들, 이를테면, TV들, 모니터들, 모바일 폰들, MP3 플레이어들, e-북 리더들, PDA(personal digital assistant)들 등에 대해 광범위하게 사용되어 왔다. 일부 디바이스들에서, 디스플레이 패널의 백플레인 내의 픽셀 회로는 디스플레이 스크린의 각각의 픽셀의 컬러 또는 휘도를 제어하기 위해 TFT들 및 커패시터들을 활용한다. 커패시터들은 구동 TFT의 게이트 전압을 유지하기 위해 전하를 홀딩하고, 그에 따라, 2개의 결과적인 프레임 리프레시(refresh)들 사이에 컬러 또는 휘도가 유지된다. TFT 회로 내의 저장 커패시터(storage capacitor)는 일반적으로, 2개의 금속 전극들 사이에 배치된 유전체 재료의 층을 포함하는 MIM 구조이다. 커패시턴스는 유전체 재료의 유전 상수 및 커패시터의 면적에 의해 결정된다.BACKGROUND Display devices have been used extensively for a wide variety of electronic applications, such as TVs, monitors, mobile phones, MP3 players, e-book readers, personal digital assistants (PDAs), and the like. In some devices, pixel circuitry in the backplane of the display panel utilizes TFTs and capacitors to control the color or brightness of each pixel of the display screen. Capacitors hold charge to maintain the gate voltage of the driving TFT, thus maintaining color or luminance between the two resulting frame refreshes. A storage capacitor in a TFT circuit is typically a MIM structure comprising a layer of dielectric material disposed between two metal electrodes. Capacitance is determined by the dielectric constant of the dielectric material and the area of the capacitor.
[0003] 종래에, 약 7의 유전 상수를 갖는 실리콘 질화물이 유전체 재료로서 사용되었다. 디스플레이의 해상도가 증가됨에 따라, 각각의 픽셀의 면적이 계속 축소되고 있다. 따라서, 저장 커패시터를 위한 면적은 매우 제한적이다. 동일한 커패시턴스를 달성하기 위해, 고 K 재료, 이를테면 지르코늄 이산화물(ZrO2)이 유전체 재료로서 활용된다. 그러나, ZrO2는 실리콘 질화물과 비교할 때 더 낮은 전자 에너지 밴드 갭을 갖는다. ZrO2가 최하부 및 최상부 전극들과 통합될 때, 커패시터 누설 전류가 높고, 브레이크다운 필드가 낮으며, 이는 디스플레이 디바이스를 덜 안정적이고 덜 신뢰성 있게 만든다. [0003] Conventionally, silicon nitride having a dielectric constant of about 7 has been used as the dielectric material. As the resolution of the display increases, the area of each pixel continues to decrease. Therefore, the area for the storage capacitor is very limited. To achieve the same capacitance, a high K material, such as zirconium dioxide (ZrO 2 ), is utilized as the dielectric material. However, ZrO 2 has a lower electron energy band gap compared to silicon nitride. When ZrO 2 is integrated with the bottom and top electrodes, the capacitor leakage current is high and the breakdown field is low, which makes the display device less stable and less reliable.
[0004] 따라서, 안정적이고 신뢰성 있는 디스플레이 디바이스들을 제조하기 위한 MIM 커패시터를 형성하기 위한 방법이 필요하다.[0004] Accordingly, there is a need for a method for forming a MIM capacitor for manufacturing stable and reliable display devices.
[0005] 본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 일 실시예에서, 커패시터는 제1 금속 전극, 및 제1 금속 전극 상에 배치된 질화물을 포함한다. 질화물은 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 형성된다. 커패시터는 질화물 상에 배치된 고 K 유전체 층, 및 고 K 유전체 층 상에 배치된 제2 금속 전극을 더 포함한다.SUMMARY Embodiments of the present disclosure relate generally to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. In one embodiment, the capacitor includes a first metal electrode and a nitride disposed on the first metal electrode. The nitride is formed at a temperature ranging from about 20 degrees Celsius to about 200 degrees Celsius. The capacitor further includes a high K dielectric layer disposed on the nitride, and a second metal electrode disposed on the high K dielectric layer.
[0006] 다른 실시예에서, 방법은 기판 상에 제1 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 제1 금속 전극을 노출시키는 단계를 포함한다. 제1 금속 전극의 일부는 4.33 eV 초과의 일 함수를 갖는 질화물로 변환된다. 질화물은 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 형성된다. 방법은 프로세싱 챔버에서 질화물 상에 고 K 유전체 층을 형성하는 단계; 및 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계를 더 포함한다.[0006] In another embodiment, a method includes forming a first metal electrode on a substrate; and exposing the first metal electrode to a nitrogen containing plasma in the processing chamber. A portion of the first metal electrode is converted to a nitride having a work function greater than 4.33 eV. The nitride is formed at a temperature ranging from about 20 degrees Celsius to about 200 degrees Celsius. The method includes forming a high K dielectric layer over a nitride in a processing chamber; and forming a second metal electrode on the high K dielectric layer.
[0007] 다른 실시예에서, 방법은 기판 상에 제1 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 제1 금속 전극을 노출시키는 단계를 포함한다. 기판은 섭씨 약 50도 내지 섭씨 약 180도의 범위의 온도로 유지되고, 제1 금속 전극의 일부는 질화물로 변환된다. 방법은 프로세싱 챔버에서 질화물 상에 고 K 유전체 층을 형성하는 단계; 및 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계를 더 포함한다.[0007] In another embodiment, a method includes forming a first metal electrode on a substrate; and exposing the first metal electrode to a nitrogen containing plasma in the processing chamber. The substrate is maintained at a temperature ranging from about 50 degrees Celsius to about 180 degrees Celsius, and a portion of the first metal electrode is converted to nitride. The method includes forming a high K dielectric layer over a nitride in a processing chamber; and forming a second metal electrode on the high K dielectric layer.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 일 실시예에 따른, 금속 층을 처리하기 위해 사용될 수 있는 프로세싱 챔버의 단면도이다.
[0010] 도 2는 본 개시내용의 일 실시예에 따른, 금속 층을 처리하기 위해 사용될 수 있는 프로세싱 챔버의 단면도이다.
[0011] 도 3은 본 개시내용의 일 실시예에 따른, MIM 커패시터를 형성하기 위한 방법의 흐름도이다.
[0012] 도 4a 내지 도 4d는 도 3의 방법의 상이한 스테이지들 동안의 MIM 커패시터의 개략적인 단면도들을 예시한다.
[0013] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.[0008] In such a way that the above-listed features of the present disclosure may be understood in detail, a more specific description of the present disclosure, briefly summarized above, may be made with reference to embodiments, some of which are appended It is illustrated in the drawings. It should be noted, however, that the appended drawings illustrate only typical embodiments of the present disclosure and are not to be considered limiting of the scope of the present disclosure, as the present disclosure may admit to other equally effective embodiments. because it can
1 is a cross-sectional view of a processing chamber that may be used to process a metal layer, in accordance with one embodiment of the present disclosure.
2 is a cross-sectional view of a processing chamber that may be used to process a metal layer, in accordance with one embodiment of the present disclosure.
3 is a flow diagram of a method for forming a MIM capacitor, according to one embodiment of the present disclosure;
4A-4D illustrate schematic cross-sectional views of a MIM capacitor during different stages of the method of FIG. 3 ;
To facilitate understanding, like reference numbers have been used where possible to designate like elements that are common to the drawings. It is contemplated that elements and features of one embodiment may be beneficially incorporated in other embodiments without further recitation.
[0014] 본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 방법은, 기판 위에 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 금속 전극을 노출시키는 단계를 포함한다. 기판은, 질소 함유 플라즈마에 금속 전극이 노출될 때, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지되며, 그 노출은 금속 전극의 표면을 질화물로 변환시킨다. 방법은, 동일한 프로세싱 챔버에서 금속 전극의 질화물 표면 상에 고 K 유전체 층을 형성하는 단계를 더 포함한다. 금속 전극의 플라즈마 처리로 인해, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다.[0014] Embodiments of the present disclosure relate generally to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. The method includes forming a metal electrode over a substrate; and exposing the metal electrode to a nitrogen containing plasma in the processing chamber. The substrate is maintained at a temperature in the range of about 20 degrees Celsius to about 200 degrees Celsius when the metal electrode is exposed to a nitrogen containing plasma, the exposure converting the surface of the metal electrode to nitride. The method further includes forming a high K dielectric layer on the nitride surface of the metal electrode in the same processing chamber. Due to the plasma treatment of the metal electrode, the leakage current of the MIM capacitor is reduced, and the breakdown field of the MIM capacitor is improved.
[0015] 본원에서 사용되는 바와 같은 "위", "아래", "사이", 및 "상"이라는 용어들은 다른 층들에 대한 하나의 층의 상대적인 포지션을 지칭한다. 따라서, 예컨대, 다른 층 위 또는 아래에 배치된 하나의 층은 다른 층과 직접 접촉할 수 있거나, 또는 하나 이상의 개재 층들을 가질 수 있다. 더욱이, 층들 사이에 배치된 하나의 층은 2개의 층들과 직접 접촉할 수 있거나, 또는 하나 이상의 개재 층들을 가질 수 있다. 대조적으로, 제2 층 "상"의 제1 층은 제2 층과 접촉한다. 부가적으로, 다른 층들에 대한 하나의 층의 상대적인 포지션은, 기판의 절대 배향의 고려 없이, 동작들이 기판에 대하여 수행되는 것을 가정하여 제공된다.[0015] The terms “above,” “below,” “between,” and “above,” as used herein refer to the relative position of one layer with respect to other layers. Thus, for example, one layer disposed above or below another layer may be in direct contact with the other layer, or may have one or more intervening layers. Moreover, one layer disposed between the layers may be in direct contact with the two layers, or may have one or more intervening layers. In contrast, the first layer “on” the second layer is in contact with the second layer. Additionally, the relative position of one layer relative to the other layers is provided assuming operations are performed with respect to the substrate, without consideration of the absolute orientation of the substrate.
[0016] 도 1은 본원에서 논의되는 실시예들을 수행하기 위해 사용될 수 있는 CVD(chemical vapor deposition) 프로세싱 챔버(100)의 일 실시예의 개략적인 단면도이다. 챔버(100) 내에서, 금속 전극이 질소 함유 플라즈마 또는 산소 함유 플라즈마로 처리될 수 있다. 부가적으로 또는 대안적으로, 처리된 금속 전극 상에 고 K 유전체 층, 이를테면 ZrO2 층이 증착될 수 있다. 하나의 적합한 CVD 프로세싱 챔버, 이를테면 PECVD(plasma enhanced CVD) 프로세싱 챔버는, 캘리포니아, 산타클라라에 위치된 Applied Materials, Inc.로부터 입수가능하다. 다른 제조자들로부터의 증착 챔버들을 포함하는 다른 증착 챔버들이 본 개시내용을 실시하기 위해 활용될 수 있다는 것이 고려된다.1 is a schematic cross-sectional view of one embodiment of a chemical vapor deposition (CVD)
[0017] 챔버(100)는 일반적으로, 하나 이상의 벽들(142), 최하부(104), 및 덮개(112)를 포함하며, 이들은 프로세스 볼륨(106)을 한정한다. 가스 분배 플레이트(110) 및 기판 지지 조립체(130)가 프로세스 볼륨(106) 내에 배치된다. 프로세스 볼륨(106)은 기판(102)이 챔버(100) 내로 그리고 밖으로 이송될 수 있도록 벽(142)을 통해 형성된 슬릿 밸브 개구(108)를 통해 접근된다.
[0018] 기판 지지 조립체(130)는 기판(102)을 지지하기 위한 기판 수용 표면(132)을 포함한다. 스템(134)은 기판 지지 조립체(130)를 리프트 시스템(136)에 커플링시키며, 리프트 시스템(136)은 기판 이송 포지션과 프로세싱 포지션 사이에서 기판 지지 조립체(130)를 상승 및 하강시킨다. 섀도우 프레임(133)이 기판(102)의 에지 상의 증착을 방지하기 위해 프로세싱 동안 기판(102)의 주변부 위에 선택적으로 배치될 수 있다. 리프트 핀들(138)은 기판 지지 조립체(130)를 통해 이동가능하게 배치되고, 그리고 기판 수용 표면(132)으로부터 기판(102)을 이격시키도록 적응된다. 기판 지지 조립체(130)는 또한, 가열 및/또는 냉각 엘리먼트들(139)을 포함할 수 있으며, 가열 및/또는 냉각 엘리먼트들(139)은, 미리 결정된 온도, 이를테면, 섭씨 약 200도 이하, 예컨대, 섭씨 약 20도 내지 섭씨 약 200도, 또는 섭씨 약 50도 내지 섭씨 약 180도로, 기판 지지 조립체(130)를 유지하기 위해 활용된다. 일 실시예에서, 기판 지지 조립체(130)는 프로세싱 동안 섭씨 약 100도 내지 섭씨 약 150도로 유지된다. The
[0019] 기판 지지 조립체(130)는 또한, 기판 지지 조립체(130)의 주변부 주위에 RF 리턴 경로를 제공하기 위해 접지 스트랩들(131)을 포함할 수 있다. The
[0020] 가스 분배 플레이트(110)는 이의 주변부에서 서스펜션(suspension)(114)에 의해 챔버(100)의 벽(142) 또는 덮개(112)에 커플링된다. 가스 분배 플레이트(110)는 또한, 가스 분배 플레이트(110)의 직진도/곡률을 제어하고 그리고/또는 처짐을 방지하는 것을 보조하기 위해, 하나 이상의 중앙 지지부들(116)에 의해 덮개(112)에 커플링된다. 하나 이상의 중앙 지지부들(116)이 활용될 수 있다는 것이 고려된다. 가스 분배 플레이트(110)는 상이한 치수들을 갖는 상이한 구성들을 가질 수 있다. 가스 분배 플레이트(110)는 하류 표면(150)을 갖는다. 복수의 애퍼처(aperture)들(111)이 가스 분배 플레이트(110)를 통해 형성된다. 하류 표면(150)은 기판 지지 조립체(130) 상에 배치된 기판(102)의 상부 표면(118)을 향한다. 애퍼처들(111)은 가스 분배 플레이트(110)에 걸쳐 상이한 형상들, 개수, 밀도들, 치수들, 및 분포들을 가질 수 있다. 일 실시예에서, 애퍼처들(111)의 직경은 약 0.01 인치 내지 약 1 인치에서 선택될 수 있다. The
[0021] 가스 소스(120)는 하나 이상의 가스들을 덮개(112)를 통해 그리고 이어서 가스 분배 플레이트(110)에 형성된 애퍼처(111)를 통해 프로세스 볼륨(106)으로 제공하기 위해 덮개(112)에 커플링된다. 가스 소스(120)는 질소 함유 가스 소스일 수 있다. 진공 펌프(109)가 프로세스 볼륨(106) 내의 가스를 미리 결정된 압력으로 유지하기 위해 챔버(100)에 커플링된다. A
[0022] RF 전력 소스(122)가 RF 전력을 제공하기 위해 덮개(112) 및/또는 가스 분배 플레이트(110)에 커플링되며, 그 RF 전력은, 하나 이상의 가스들, 이를테면 질소 함유 가스로부터 가스 분배 플레이트(110)와 기판 지지 조립체(130) 사이에 플라즈마가 생성될 수 있도록, 가스 분배 플레이트(110)와 기판 지지 조립체(130) 사이에 전기장을 생성한다. RF 전력은 다양한 RF 주파수들로 인가될 수 있다. 예컨대, RF 전력은 약 0.3 MHz 내지 약 200 MHz의 주파수로 인가될 수 있다. 일 실시예에서, RF 전력은 13.56 MHz의 주파수로 제공된다. [0022] An
[0023] 원격 플라즈마 소스(124), 이를테면 유도성 커플링 원격 플라즈마 소스가 또한, 가스 소스(120)와 가스 분배 플레이트(110) 사이에 커플링될 수 있다. 기판들의 프로세싱 사이에, 챔버 컴포넌트들을 세정하기 위해 활용되는 플라즈마를 원격으로 제공하기 위해, 원격 플라즈마 소스(124)에서 세정 가스가 에너자이징(energize)될 수 있다. 프로세스 볼륨(106)에 진입하는 세정 가스는 전력 소스(122)에 의해 가스 분배 플레이트(110)에 제공된 RF 전력에 의해 추가로 여기될 수 있다. 적합한 세정 가스들은 NF3, F2, 및 SF6를 포함한다(그러나 이에 제한되지는 않음).A
[0024] 일 실시예에서, 챔버(100)에서 프로세싱될 수 있는 기판(102)은 10,000 cm2 이상, 이를테면 25,000 cm2 이상, 예컨대 약 55,000 cm2 이상의 표면적을 가질 수 있다. 프로세싱 후에, 더 작은 다른 디바이스들을 형성하기 위해 기판이 커팅될 수 있다는 것이 이해된다.In one embodiment, the
[0025] 도 2는 본원에서 논의되는 실시예들을 실시하기 위해 사용될 수 있는 ALD(atomic layer deposition) 챔버(200)의 개략적인 단면도이다. 챔버(200) 내에서, 금속 전극이 질소 함유 플라즈마 또는 산소 함유 플라즈마로 처리될 수 있다. 부가적으로 또는 대안적으로, 처리된 금속 전극 상에 고 K 유전체 층, 이를테면 ZrO2 층이 증착될 수 있다. 일 실시예에서, ALD 챔버(200)는 PE-ALD(plasma enhanced ALD) 챔버이다. 챔버(200)는 일반적으로, 챔버 바디(202), 덮개 조립체(204), 기판 지지 조립체(206), 및 프로세스 키트(250)를 포함한다. 덮개 조립체(204)는 챔버 바디(202) 상에 배치되며, 기판 지지 조립체(206)는 챔버 바디(202) 내에 적어도 부분적으로 배치된다. 챔버 바디(202)는 프로세싱 챔버(200) 내부로의 접근을 제공하기 위해, 챔버 바디(202)의 측벽에 형성된 슬릿 밸브 개구(208)를 포함한다. 일부 실시예들에서, 챔버 바디(202)는 진공 시스템(예컨대, 진공 펌프)과 유체 연통하는 하나 이상의 애퍼처들을 포함한다. 애퍼처들은 챔버(200) 내의 가스들을 위한 출구를 제공한다. 덮개 조립체(204)는 하나 이상의 차동 펌프 및 퍼지 조립체들(220)을 포함한다. 차동 펌프 및 퍼지 조립체들(220)은 벨로즈(222)로 덮개 조립체(204)에 탑재된다. 벨로즈(222)는 펌프 및 퍼지 조립체들(220)로 하여금, 가스 누설들에 대한 밀봉을 여전히 유지하면서 덮개 조립체(204)에 대하여 수직으로 이동할 수 있게 한다. 프로세스 키트(250)가 프로세싱 포지션으로 상승될 때, 프로세스 키트(250) 상의 제1 밀봉부(286) 및 제2 밀봉부(288)는 차동 펌프 및 퍼지 조립체들(220)과 접촉하게 된다. 차동 펌프 및 퍼지 조립체들(220)은 진공 시스템(미도시)과 연결되고, 낮은 압력으로 유지된다. 2 is a schematic cross-sectional view of an atomic layer deposition (ALD)
[0026] 도 2에 도시된 바와 같이, 덮개 조립체(204)는 챔버(200) 내에 그리고/또는 프로세스 키트(250) 내에 반응성 종의 플라즈마를 생성할 수 있는 RF 캐소드(210)를 포함한다. RF 캐소드(210)는 전기 가열 엘리먼트들(미도시)에 의해 가열될 수 있고, 냉각 유체들의 순환에 의해 냉각될 수 있다. 가스들을 반응성 종으로 활성화시키고 반응성 종의 플라즈마를 유지할 수 있는 임의의 전력 소스가 사용될 수 있다. 예컨대, RF 또는 MV(microwave) 기반 전력 방전 기법들이 사용될 수 있다. 활성화는 또한, 열 기반 기법, 가스 분해 기법, 고강도 광 소스(예컨대, UV 에너지), 또는 x-선 소스에 대한 노출에 의해 생성될 수 있다. 2 , the
[0027] 기판 지지 조립체(206)는 챔버 바디(202) 내에 적어도 부분적으로 배치될 수 있다. 기판 지지 조립체(206)는 챔버 바디 내의 프로세싱을 위해 기판(102)을 지지하기 위한 기판 지지 부재 또는 서셉터(susceptor)(230)를 포함한다. 서셉터(230)는, 챔버 바디(202)의 최하부 표면에 형성된 하나 이상의 개구들(226)을 통해 연장되는 샤프트(224) 또는 샤프트들(224)을 통해, 기판 리프트 메커니즘(미도시)에 커플링된다. 기판 리프트 메커니즘은 샤프트들(224) 주위로부터의 진공 누설을 방지하는 벨로즈(228)에 의해 챔버 바디(202)에 가요적으로(flexibly) 밀봉된다. 기판 리프트 메커니즘은 서셉터(230)로 하여금, 챔버(200) 내에서, 도시된 바와 같은 하부 로봇 진입 포지션과 프로세싱, 프로세스 키트 이송 및 기판 이송 포지션들 사이에 수직으로 이동될 수 있게 한다. 일부 실시예들에서, 기판 리프트 메커니즘은 설명된 포지션들보다 더 적은 포지션들 사이에서 이동한다.The
[0028] 도 2에 도시된 바와 같이, 서셉터(230)는 하나 이상의 리프트 핀들(236)을 수용하기 위해 서셉터(230)를 관통하는 하나 이상의 보어(bore)들(234)을 포함한다. 각각의 리프트 핀(236)은 리프트 핀(236)이 보어(234) 내에서 자유롭게 슬라이딩할 수 있도록 탑재된다. 지지 조립체(206)는, 지지 조립체(206)가 하부 포지션에 있을 때, 리프트 핀들(236)의 상부 표면이 서셉터(230)의 기판 지지 표면(238) 위에 위치될 수 있도록, 이동가능하다. 반대로, 지지 조립체(206)가 상승 포지션에 있을 때, 리프트 핀들(236)의 상부 표면은 서셉터(230)의 상부 기판 지지 표면(238) 아래에 위치되거나 또는 서셉터(230)의 상부 기판 지지 표면(238)과 실질적으로 평면으로 위치된다. 챔버 바디(202)와 접촉할 때, 리프트 핀들(236)은 기판(102)의 하부 표면을 밀어서 서셉터(230)로부터 기판을 리프팅한다. 반대로, 서셉터(230)가 리프트 핀들(236)로부터 기판(102)을 상승시킬 수 있다.2 , the
[0029] 일부 실시예들에서, 기판(102)은, 진공 척(미도시), 정전 척(미도시), 또는 기계 클램프(미도시)를 사용하여, 서셉터(230)에 고정될 수 있다. 서셉터(230)의 온도는, 프로세싱의 성능을 개선하도록, 프로세스 키트(250) 및 기판(102)의 온도에 영향을 미치기 위해, ALD 챔버(200) 내의 프로세싱 동안 (예컨대, 프로세스 제어기에 의해) 제어될 수 있다. 서셉터(230)는, 예컨대, 서셉터(230) 내의 전기 가열 엘리먼트들(미도시)에 의해 가열될 수 있다. 서셉터(230)의 온도는 챔버(200) 내의 고온계들(미도시)에 의해 결정될 수 있다. In some embodiments, the
[0030] 일부 실시예들에서, 서셉터(230)는 하나 이상의 밀봉부들(239)을 포함할 수 있는 프로세스 키트 절연 버튼들(237)을 포함한다. 프로세스 키트 절연 버튼들(237)은 서셉터(230) 상에 프로세스 키트(250)를 지탱하기 위해 사용될 수 있다. 프로세스 키트 절연 버튼들(237) 내의 하나 이상의 밀봉부들(239)은, 서셉터가 프로세스 키트(250)를 프로세싱 포지션으로 리프팅할 때, 압축된다. In some embodiments, the
[0031] 도 3은 본 개시내용의 일 실시예에 따른, MIM 커패시터를 형성하기 위한 방법(300)의 흐름도이다. 도 4a 내지 도 4d는 도 3의 방법(300)의 상이한 스테이지들 동안의 MIM 커패시터의 개략적인 단면도들을 예시한다. 방법(300)은, 동작(302)에서, 도 4a에 도시된 바와 같이, 기판(400) 상에 제1 금속 전극(402)을 형성하는 것에 의해 시작된다. 기판(400)은 도 1 및 도 2에 도시된 기판(102)일 수 있다. 기판(400)은, 기판(400) 상에 상이한 디바이스 구조들 또는 상이한 막 스택들을 형성하는 것을 가능하게 하기 위해, 기판(400) 상에 이전에 형성된 막들, 구조들, 또는 층들의 상이한 조합들을 가질 수 있다. 기판(400)은, 유리 기판, 플라스틱 기판, 폴리머 기판, 롤-투-롤 기판, 또는 디스플레이 애플리케이션들을 위해 박막 트랜지스터를 상부에 형성하는 데 적합한 다른 적합한 투명한 기판 중 임의의 하나일 수 있다. 제1 금속 전극(402)은 임의의 적합한 금속, 이를테면 티타늄(Ti) 또는 몰리브덴(Mo)으로 제작될 수 있다. 일부 실시예들에서, 제1 금속 전극(402)은, 2개 이상의 금속 층들, 이를테면, 제1 Ti 층, 제1 Ti 층 상에 배치된 알루미늄(Al) 층, 및 Al 층 상에 배치된 제2 Ti 층을 포함하는 다층 스택이다. 제1 금속 전극(402)은 임의의 적합한 방법에 의해 기판(400) 상에 형성될 수 있다. 일 실시예에서, 제1 금속 전극(402)은 PVD(physical vapor deposition) 프로세스에 의해 기판(400) 상에 증착된다. 도 4a에 도시된 바와 같이, 제1 금속 전극(402)은 약 500 옹스트롬 내지 약 5000 옹스트롬의 범위의 두께(t1)를 갖는다.3 is a flow diagram of a
[0032] 동작(304)에서, 도 4b에 도시된 바와 같이, 제1 금속 전극(402)은 질소 함유 플라즈마에 노출된다. 질소 함유 플라즈마 내의 반응성 종, 이를테면 질소 라디칼들은 금속 전극(402)의 표면을 개질하고, 금속 전극(402)의 표면을 질화물(404)로 변환시킨다. 일 실시예에서, 질화물(404)은 티타늄 질화물 또는 몰리브덴 질화물이다. 다른 실시예에서, 금속 전극(402)은 금속 전극(402) 상에 형성된 자연 산화물(미도시)을 포함하며, 질소 함유 플라즈마 내의 반응성 종은 자연 산화물 표면을 옥시나이트라이드로 변환시킨다. 예컨대, 질화물(404)은 티타늄 옥시나이트라이드이다. In
[0033] 기판(400) 상에 형성된 제1 금속 전극(402)을 포함하는 기판(400)은 프로세싱 챔버, 이를테면, 도 1에 도시된 챔버(100) 또는 도 2에 도시된 챔버(200) 내에 배치된다. 일 실시예에서, 질소 함유 플라즈마는 프로세싱 챔버 내에 가스를 도입하여 가스를 여기시킴으로써 형성된다. 가스는 질소 함유 가스, 이를테면 암모니아(NH3)일 수 있다. 가스에는 산소가 없다. 가스는 산소를 함유하지 않는데, 이는 제1 금속 전극(402)의 임의의 산화가 커패시터의 성능을 감소시킬 수 있기 때문이다. 질소 함유 플라즈마는 용량성 커플링될 수 있거나, 유도성 커플링될 수 있거나, 또는 마이크로파 유도될 수 있다. 기판(400)은, 질소 함유 플라즈마에 대한 노출 동안, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지된다. 기판(400)이 유리 또는 폴리머로 제작되기 때문에, 섭씨 200도보다 더 높은 임의의 온도는 기판(400)을 손상시킬 수 있다. 일 실시예에서, 기판의 온도는 섭씨 약 50도 내지 섭씨 약 180도, 이를테면, 섭씨 약 100도 내지 섭씨 약 150도로 유지된다. 다시 말하면, 질화물(404)은 섭씨 약 20도 내지 섭씨 약 200도, 이를테면 섭씨 약 50도 내지 섭씨 약 180도, 예컨대 섭씨 약 100도 내지 섭씨 약 150도의 온도로 형성된다. 제1 금속 전극(402)은, 약 30초 내지 약 10분, 이를테면 약 1분 내지 약 5분의 범위의 지속기간 동안, 질소 함유 플라즈마에 노출된다.The
[0034] 질화물(404)은 약 10 옹스트롬 내지 약 50 옹스트롬의 범위의 두께(t2)를 갖는다. 나머지 제1 금속 전극(402)은 약 450 옹스트롬 내지 약 4990 옹스트롬의 범위의 두께(t3)를 갖는다. 질화물(404)이 제1 금속 전극(402)의 일부로부터 변환되기 때문에, 도 4b에 도시된 바와 같이, 두께들(t2 및 t3)의 합은 두께(t1)와 동일하다. 일부 실시예들에서, 두께들(t2 및 t3)의 합은 두께(t1)와 상이하다. 제1 금속 전극(402)의 일부를 질화물(404)로 변환시킴으로써, 일 함수가 증가되는데, 이는 질화물(404)의 일 함수가 제1 금속 전극(402)의 일 함수보다 더 크기 때문이다. 예컨대, 제1 금속 작동 전극(402)은 4.33 eV의 일 함수를 갖는 Ti로 제작되며, 질화물(404)은 4.75 eV와 같은 4.33 eV 초과의 일 함수를 갖는 티타늄 질화물이다. [0034] The
[0035] 다음으로, 동작(306)에서, 도 4c에 도시된 바와 같이, 질화물(404) 상에 고 K 유전체 층(406)이 형성된다. 고 K 유전체 층(406)은 20 이상의 K 값을 갖는 임의의 적합한 유전체 재료, 이를테면, ZrO2, 알루미늄 산화물(Al2O3), 티타늄 이산화물(TiO2), 또는 하프늄 이산화물(HfO2)로 제작된다. 일부 실시예들에서, 고 K 유전체 층(406)은 고 K 유전체 재료의 적어도 하나의 층을 포함하는 다층 스택이다. 일 실시예에서, 고 K 유전체 층(406)은 ZrO2 층 및 실리콘 질화물(SiN) 층을 포함한다. 다른 실시예에서, 고 K 유전체 층(406)은 2개의 유전체 층들 사이에 개재된 고 K 유전체 재료의 층을 포함한다. 질화물(404) 상에 형성된 고 K 유전체 층(406)은 약 20 내지 약 50의 범위의 K 값을 갖는다. 고 K 유전체 층(406)은 약 250 옹스트롬 내지 약 900 옹스트롬의 범위의 두께를 갖는다. 일 실시예에서, 고 K 유전체 층(406)은 질소 함유 플라즈마 또는 산소 함유 플라즈마에 제1 금속 전극(402)이 노출된 챔버와 동일한 챔버에서 증착된다. 일 실시예에서, 챔버는 PE-ALD 챔버, 이를테면 도 2에 도시된 챔버(200)이다. 일 실시예에서, 고 K 유전체 층(406)을 증착하는 데 활용되는 전구체들은 지르코늄 함유 전구체 및 산소 함유 전구체를 포함한다. 적합한 지르코늄 함유 전구체는 지르코늄-유기금속 전구체들, 이를테면 테트라키스(에틸메틸아미노)지르코늄(TEMAZ), 트리스(디메틸아미노)시클로펜타디에닐 지르코늄((C5H5)Zr[N(CH3)2]3) 등을 포함한다. 적합한 산소 함유 전구체는 H2O, O2, O3, H2O2, CO2, NO2, N2O 등을 포함한다. 다른 실시예에서, 챔버는 PECVD 챔버, 이를테면 도 1에 도시된 챔버(100)이다.Next, in
[0036] 동작(308)에서, 도 4d에 도시된 바와 같이, 고 K 유전체 층(406) 상에 제2 금속 전극(408)이 형성된다. 제2 금속 전극(408)은 제1 금속 전극(402)과 동일한 재료로 제작될 수 있거나 또는 제작되지 않을 수 있다. 제2 금속 전극(408)은 제1 금속 전극(402)과 동일한 증착 프로세스에 의해 증착될 수 있다. 제2 금속 전극(408)을 형성한 후에, 금속화 후 어닐링 프로세스가 수행될 수 있다.In
[0037] 질소 함유 플라즈마로 MIM 커패시터의 제1 금속 전극을 처리함으로써, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다. 게다가, 고 K 유전체 층의 K 값은 제1 금속 전극의 플라즈마 처리에 의해 영향을 받지 않는다.By treating the first metal electrode of the MIM capacitor with a nitrogen containing plasma, the leakage current of the MIM capacitor is reduced and the breakdown field of the MIM capacitor is improved. Moreover, the K value of the high K dielectric layer is not affected by the plasma treatment of the first metal electrode.
[0038] 전술한 바가 본 개시내용의 실시예들에 관련되어 있지만, 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서, 다른 및 추가적인 실시예들이 고안될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.[0038] While the foregoing relates to embodiments of the present disclosure, other and additional embodiments may be devised without departing from the basic scope of the disclosure, the scope of which is set forth in the following claims. is determined by
Claims (19)
제1 금속 전극;
상기 제1 금속 전극 상에 배치된 질화물 ― 상기 질화물은 상기 제1 금속 전극을 섭씨 20도 내지 섭씨 200도의 범위의 온도에서 질소 함유 플라즈마에 노출시킴에 따른 상기 제1 금속 전극의 변환된 일부이며, 10 옹스트롬 내지 50 옹스트롬의 두께를 가짐 ―;
상기 질화물 상에 배치된 고(high) K 유전체 층; 및
상기 고 K 유전체 층 상에 배치된 제2 금속 전극
을 포함하는,
커패시터.As a capacitor,
a first metal electrode;
a nitride disposed on the first metal electrode, wherein the nitride is a transformed portion of the first metal electrode upon exposing the first metal electrode to a nitrogen containing plasma at a temperature in the range of 20 degrees Celsius to 200 degrees Celsius; having a thickness of 10 angstroms to 50 angstroms;
a high K dielectric layer disposed over the nitride; and
a second metal electrode disposed on the high K dielectric layer
comprising,
capacitor.
상기 제1 금속 전극은 티타늄을 포함하고, 상기 질화물은 티타늄 질화물을 포함하는,
커패시터.The method of claim 1,
The first metal electrode comprises titanium, and the nitride comprises titanium nitride,
capacitor.
상기 제1 금속 전극은 몰리브덴을 포함하고, 상기 질화물은 몰리브덴 질화물을 포함하는,
커패시터.The method of claim 1,
The first metal electrode comprises molybdenum, and the nitride comprises molybdenum nitride,
capacitor.
상기 고 K 유전체 층은 지르코늄 이산화물, 하프늄 이산화물, 티타늄 이산화물, 또는 알루미늄 산화물을 포함하는,
커패시터.The method of claim 1,
wherein the high K dielectric layer comprises zirconium dioxide, hafnium dioxide, titanium dioxide, or aluminum oxide;
capacitor.
상기 제2 금속 전극은 상기 제1 금속 전극과 동일한 재료를 포함하는,
커패시터.The method of claim 1,
wherein the second metal electrode comprises the same material as the first metal electrode;
capacitor.
상기 제2 금속 전극은 상기 제1 금속 전극과 상이한 재료를 포함하는,
커패시터.The method of claim 1,
wherein the second metal electrode comprises a different material than the first metal electrode;
capacitor.
기판 상에 제1 금속 전극을 형성하는 단계;
프로세싱 챔버에서 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계 ― 상기 제1 금속 전극의 일부는 4.33 eV 초과의 일 함수를 갖는 질화물로 변환되고, 상기 질화물은 섭씨 20도 내지 섭씨 200도의 범위의 온도로 형성됨 ―;
상기 프로세싱 챔버에서 상기 질화물 상에 고 K 유전체 층을 형성하는 단계; 및
상기 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계
를 포함하는,
커패시터 형성 방법.A method for forming a capacitor comprising:
forming a first metal electrode on a substrate;
exposing the first metal electrode to a nitrogen containing plasma in a processing chamber, wherein a portion of the first metal electrode is converted to a nitride having a work function greater than 4.33 eV, wherein the nitride is in a range from 20 degrees Celsius to 200 degrees Celsius formed by temperature -;
forming a high K dielectric layer over the nitride in the processing chamber; and
forming a second metal electrode on the high K dielectric layer;
containing,
How to form a capacitor.
상기 프로세싱 챔버는 플라즈마 강화 원자 층 증착 챔버인,
커패시터 형성 방법.8. The method of claim 7,
wherein the processing chamber is a plasma enhanced atomic layer deposition chamber;
How to form a capacitor.
상기 프로세싱 챔버는 플라즈마 강화 화학 기상 증착 챔버인,
커패시터 형성 방법.8. The method of claim 7,
wherein the processing chamber is a plasma enhanced chemical vapor deposition chamber;
How to form a capacitor.
상기 질소 함유 플라즈마는 질소 함유 가스를 여기시킴으로써 형성되며, 상기 질소 함유 가스는 암모니아를 포함하는,
커패시터 형성 방법.8. The method of claim 7,
wherein the nitrogen-containing plasma is formed by exciting a nitrogen-containing gas, the nitrogen-containing gas comprising ammonia;
How to form a capacitor.
상기 기판은, 상기 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계 동안, 섭씨 20도 내지 섭씨 200도의 범위의 온도로 유지되는,
커패시터 형성 방법.8. The method of claim 7,
wherein the substrate is maintained at a temperature in the range of 20 degrees Celsius to 200 degrees Celsius during the step of exposing the first metal electrode to the nitrogen containing plasma.
How to form a capacitor.
기판 상에 제1 금속 전극을 형성하는 단계;
프로세싱 챔버에서 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계 ― 상기 기판은 섭씨 50도 내지 섭씨 180도의 범위의 온도로 유지되고, 상기 제1 금속 전극의 일부는 질화물로 변환됨 ―;
상기 프로세싱 챔버에서 상기 질화물 상에 고 K 유전체 층을 형성하는 단계; 및
상기 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계
를 포함하는,
커패시터 형성 방법.A method for forming a capacitor comprising:
forming a first metal electrode on a substrate;
exposing the first metal electrode to a nitrogen containing plasma in a processing chamber, wherein the substrate is maintained at a temperature in the range of 50 degrees Celsius to 180 degrees Celsius, and a portion of the first metal electrode is converted to nitride;
forming a high K dielectric layer over the nitride in the processing chamber; and
forming a second metal electrode on the high K dielectric layer;
containing,
How to form a capacitor.
상기 프로세싱 챔버는 플라즈마 강화 원자 층 증착 챔버인,
커패시터 형성 방법.13. The method of claim 12,
wherein the processing chamber is a plasma enhanced atomic layer deposition chamber;
How to form a capacitor.
상기 고 K 유전체 층은 지르코늄 이산화물, 하프늄 이산화물, 또는 알루미늄 산화물을 포함하는,
커패시터 형성 방법.13. The method of claim 12,
wherein the high K dielectric layer comprises zirconium dioxide, hafnium dioxide, or aluminum oxide;
How to form a capacitor.
상기 온도는 섭씨 100도 내지 섭씨 150도의 범위인,
커패시터 형성 방법.13. The method of claim 12,
The temperature is in the range of 100 degrees Celsius to 150 degrees Celsius,
How to form a capacitor.
상기 질화물은 상기 제1 금속 전극의 변환된 일부이며 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시킴으로써 형성되는,
커패시터.The method of claim 1,
wherein the nitride is a converted portion of the first metal electrode and is formed by exposing the first metal electrode to a nitrogen containing plasma;
capacitor.
상기 제1 금속 전극의 두께는 450 옹스트롬 내지 4990 옹스트롬인,
커패시터.The method of claim 1,
The thickness of the first metal electrode is 450 angstroms to 4990 angstroms,
capacitor.
상기 질화물은 10 옹스트롬 내지 50 옹스트롬의 두께를 가지며, 상기 제1 금속 전극은 450 옹스트롬 내지 4990 옹스트롬의 두께를 갖는,
커패시터 형성 방법.8. The method of claim 7,
wherein the nitride has a thickness of 10 angstroms to 50 angstroms, and the first metal electrode has a thickness of 450 angstroms to 4990 angstroms;
How to form a capacitor.
상기 질화물은 10 옹스트롬 내지 50 옹스트롬의 두께를 가지며, 상기 제1 금속 전극은 450 옹스트롬 내지 4990 옹스트롬의 두께를 갖는,
커패시터 형성 방법.
13. The method of claim 12,
wherein the nitride has a thickness of 10 angstroms to 50 angstroms, and the first metal electrode has a thickness of 450 angstroms to 4990 angstroms;
How to form a capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020227026759A KR102641942B1 (en) | 2017-12-29 | 2018-12-21 | Method of reducing leakage current of storage capacitors for display applications |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762612247P | 2017-12-29 | 2017-12-29 | |
US62/612,247 | 2017-12-29 | ||
PCT/US2018/067223 WO2019133509A2 (en) | 2017-12-29 | 2018-12-21 | Method of reducing leakage current of storage capacitors for display applications |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227026759A Division KR102641942B1 (en) | 2017-12-29 | 2018-12-21 | Method of reducing leakage current of storage capacitors for display applications |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200084373A KR20200084373A (en) | 2020-07-10 |
KR102430400B1 true KR102430400B1 (en) | 2022-08-05 |
Family
ID=67063101
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227026759A KR102641942B1 (en) | 2017-12-29 | 2018-12-21 | Method of reducing leakage current of storage capacitors for display applications |
KR1020207019229A KR102430400B1 (en) | 2017-12-29 | 2018-12-21 | How to Reduce Leakage Current of Storage Capacitors for Display Applications |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227026759A KR102641942B1 (en) | 2017-12-29 | 2018-12-21 | Method of reducing leakage current of storage capacitors for display applications |
Country Status (3)
Country | Link |
---|---|
KR (2) | KR102641942B1 (en) |
CN (1) | CN111566833B (en) |
WO (1) | WO2019133509A2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7129128B2 (en) | 2001-08-29 | 2006-10-31 | Micron Technology, Inc. | Method of improved high K dielectric-polysilicon interface for CMOS devices |
US20090267184A1 (en) * | 2001-10-09 | 2009-10-29 | Nxp B.V. | Metal-insulator-metal (mim) capacitor structure and methods of fabricating same |
US20140145307A1 (en) | 2012-11-29 | 2014-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal Ring Structure with Metal-Insulator-Metal Capacitor |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980070914A (en) * | 1997-01-31 | 1998-10-26 | 윌리엄비.켐플러 | Method of manufacturing integrated circuit structure |
GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
US20020168847A1 (en) * | 2001-05-09 | 2002-11-14 | Applied Materials, Inc. | Methods of forming a nitridated surface on a metallic layer and products produced thereby |
US6753618B2 (en) * | 2002-03-11 | 2004-06-22 | Micron Technology, Inc. | MIM capacitor with metal nitride electrode materials and method of formation |
KR100538806B1 (en) * | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | SEMICONDUCTOR DEVICE WITH EPITAXIAL C49-TiSi2 LAYER AND METHOD FOR FABRICATING THE SAME |
KR100532434B1 (en) * | 2003-05-09 | 2005-11-30 | 삼성전자주식회사 | Methods for manufacturing capacitor of semiconductor memory device |
WO2005031869A1 (en) * | 2003-09-26 | 2005-04-07 | Tokyo Electron Limited | Semiconductor device, semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and computer recording medium |
KR100655074B1 (en) * | 2004-11-11 | 2006-12-11 | 삼성전자주식회사 | Storage capacitor and Method for manufacturing the same |
KR100695887B1 (en) * | 2004-12-09 | 2007-03-20 | 삼성전자주식회사 | Method for forming a titanium nitride layer and method for forming a lower electrode of a MIM capacitor using the titanium nitride layer |
KR20070034248A (en) * | 2005-09-23 | 2007-03-28 | 삼성전자주식회사 | MIM type capacitors and manufacturing method thereof |
KR20110044489A (en) * | 2009-10-23 | 2011-04-29 | 삼성전자주식회사 | Semiconductor construction including dielectric layer, capacitor using the same and method of forming the semiconductor construction |
KR101094375B1 (en) * | 2009-11-30 | 2011-12-15 | 주식회사 하이닉스반도체 | Semiconductor device with electrode of carbon content and method of manufacturing thereof |
-
2018
- 2018-12-21 CN CN201880078075.8A patent/CN111566833B/en active Active
- 2018-12-21 KR KR1020227026759A patent/KR102641942B1/en active IP Right Grant
- 2018-12-21 WO PCT/US2018/067223 patent/WO2019133509A2/en active Application Filing
- 2018-12-21 KR KR1020207019229A patent/KR102430400B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7129128B2 (en) | 2001-08-29 | 2006-10-31 | Micron Technology, Inc. | Method of improved high K dielectric-polysilicon interface for CMOS devices |
US20090267184A1 (en) * | 2001-10-09 | 2009-10-29 | Nxp B.V. | Metal-insulator-metal (mim) capacitor structure and methods of fabricating same |
US20140145307A1 (en) | 2012-11-29 | 2014-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal Ring Structure with Metal-Insulator-Metal Capacitor |
Non-Patent Citations (1)
Title |
---|
L. P. B. Lima 외 5명, "Metal gate work function tuning by Al incorporation in TiN", Journal of Applied Physics, Vol.115, No.7, 074504(2014). 1부.* |
Also Published As
Publication number | Publication date |
---|---|
KR102641942B1 (en) | 2024-02-27 |
WO2019133509A3 (en) | 2020-06-25 |
KR20200084373A (en) | 2020-07-10 |
WO2019133509A2 (en) | 2019-07-04 |
KR20220114660A (en) | 2022-08-17 |
CN111566833B (en) | 2024-02-23 |
CN111566833A (en) | 2020-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108700788B (en) | Interface engineering of high capacitance capacitors for liquid crystal displays | |
US11600642B2 (en) | Layer stack for display applications | |
US20140242808A1 (en) | Semiconductor device manufacturing method and substrate processing system | |
US7867920B2 (en) | Method for modifying high-k dielectric thin film and semiconductor device | |
US11742362B2 (en) | Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices | |
US20090209095A1 (en) | Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus | |
US20070080141A1 (en) | Low-voltage inductively coupled source for plasma processing | |
US11894396B2 (en) | High-K dielectric materials comprising zirconium oxide utilized in display devices | |
KR102430400B1 (en) | How to Reduce Leakage Current of Storage Capacitors for Display Applications | |
US20090233429A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
US20120244721A1 (en) | Film forming method, film forming apparatus, and storage medium | |
KR20070000759A (en) | Method for manufacturing flash memory device | |
TW202309332A (en) | Method for depositing thin film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |