KR20070000759A - Method for manufacturing flash memory device - Google Patents
Method for manufacturing flash memory device Download PDFInfo
- Publication number
- KR20070000759A KR20070000759A KR1020050056354A KR20050056354A KR20070000759A KR 20070000759 A KR20070000759 A KR 20070000759A KR 1020050056354 A KR1020050056354 A KR 1020050056354A KR 20050056354 A KR20050056354 A KR 20050056354A KR 20070000759 A KR20070000759 A KR 20070000759A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- zro
- memory device
- flash memory
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 50
- 239000007789 gas Substances 0.000 claims description 49
- 238000010926 purge Methods 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910007880 ZrAl Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 125000003253 isopropoxy group Chemical group [H]C([H])([H])C([H])(O*)C([H])([H])[H] 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims 9
- 230000001590 oxidative effect Effects 0.000 claims 9
- 210000004392 genitalia Anatomy 0.000 claims 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 abstract 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 3
- 229910052593 corundum Inorganic materials 0.000 abstract 3
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 110
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000008239 natural water Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
Abstract
Description
도 1 및 도 2는 플래시 메모리 소자의 유전체막의 누설전류 특성을 설명하기 위하여 도시한 도면.1 and 2 are diagrams for explaining leakage current characteristics of a dielectric film of a flash memory device.
도 3은 본 발명의 바람직한 실시예1에 따른 유전체막 형성방법을 도시한 흐름도.3 is a flowchart showing a method of forming a dielectric film according to a first preferred embodiment of the present invention.
도 4는 도 1에 도시된 ZrO2막 증착 공정을 도시한 도면.4 shows the ZrO 2 film deposition process shown in FIG. 1.
도 5는 도 1에 도시된 Al2O3막 증착 공정을 도시한 도면.FIG. 5 is a diagram illustrating the Al 2 O 3 film deposition process shown in FIG. 1. FIG.
도 6a 및 도 6b는 도 3을 통해 형성된 유전체막을 도시한 개념도.6A and 6B are conceptual views illustrating a dielectric film formed through FIG. 3.
도 7은 본 발명의 바람직한 실시예2에 따른 유전체막 형성방법을 도시한 흐름도.7 is a flowchart showing a method of forming a dielectric film according to a second preferred embodiment of the present invention.
도 8은 본 발명의 바람직한 실시예3에 따른 유전체막 형성방법을 도시한 흐름도.8 is a flowchart showing a method of forming a dielectric film according to
도 9는 도 8에 도시된 [ZrO2](1-x)[Al2O3]x막 증착 공정을 도시한 도면.FIG. 9 is a view showing a [ZrO 2 ] (1-x) [Al 2 O 3 ] x film deposition process shown in FIG. 8.
도 10은 HfxAlyOz 박막의 Hf/Al 조성에 따른 인가전압에 대한 누설전류 커브 를 도시한 도면.10 is a graph showing leakage current curves for an applied voltage according to Hf / Al composition of an HfxAlyOz thin film.
도 11 내지 도 13은 본 발명의 바람직한 실시예에 따른 플래시 메모리 소자의 IPO(Inter Layer Oxide)막 형성방법을 도시한 공정 단면도.11 to 13 are cross-sectional views illustrating a method of forming an interlayer oxide (IPO) film of a flash memory device according to a preferred embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 반도체 기판 10: semiconductor substrate
12 : 게이트 산화막12: gate oxide film
14 : 플로팅 게이트14: floating gate
16 : 유전체막16: dielectric film
18 : 컨트롤 게이트18: control gate
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 단원자증착법(Atomic Layer Deposition; ALD)을 이용한 플래시 메모리 소자의 유전체막 형성방법에 관한 것이다.BACKGROUND OF THE
최근, 70nm급 이하의 플래시 메모리 소자를 구현하기 위해서 유전체막(Inter Poly Oxide, 이하, IPO라 함)을 기존의 ONO(Oxide/Nitride/Oxide)막 구조 대신에 더 큰 유전용량을 확보할 수 있는 Al2O3막(ε=9), HfO2막(ε=25) 또는 이들을 적층한 HfO2/Al2O3 적층막을 이용한 고유전율을 갖는 IPO막을 형성하는 연구가 활발히 이루어지고 있다. 이는, 플래시 메모리 소자의 고집적화에 따라 메모리 셀 크기(size)가 작아짐에 따라 일정한 커플링 비(coupling ratio)를 유지하기 위하여 기존의 ONO막 구조를 이용하여 두께를 낮출 경우 누설전류가 급격히 증가하기 때문이다. Recently, in order to implement a flash memory device of 70 nm or less, a dielectric film (Inter Poly Oxide, or IPO) may be used to secure a larger dielectric capacity instead of the existing ONO (Oxide / Nitride / Oxide) film structure. There is an active research to form an IPO film having a high dielectric constant using an Al 2 O 3 film (ε = 9), an HfO 2 film (ε = 25), or an HfO 2 / Al 2 O 3 laminate film stacked thereon. This is because the leakage current increases rapidly when the thickness is reduced by using the existing ONO film structure in order to maintain a constant coupling ratio as the memory cell size decreases due to high integration of the flash memory device. to be.
플래시 메모리 소자의 셀용 IPO막은 IPO막과 터널 산화막 간의 커플링 비에 따라 유전막에 전장이 걸리는 특징이 있어 컨트롤 게이트(control gate)에 인가되는 전압이 20V 정도라고 가정하고, 커플링 비가 0.55 정도 일 때 10~11V 정도의 매우 높은 전장이 인가되는 환경이 형성된다. 이는, 유전체막에 1V 내외의 전압이 인가되는 DRAM(Dynamic Random Access Memory) 소자의 캐패시터와는 매우 다른 환경을 의미한다. The cell IPO film of the flash memory device has a characteristic that the electric field is applied to the dielectric film according to the coupling ratio between the IPO film and the tunnel oxide film. Therefore, when the voltage applied to the control gate is about 20V and the coupling ratio is about 0.55, An environment in which a very high electric field of about 10 to 11V is applied is formed. This means an environment very different from that of a capacitor of a DRAM (Dynamic Random Access Memory) device in which a voltage of about 1V is applied to the dielectric film.
한편, 도 1 및 도 2에 도시된 바와 같이, IPO용 유전막에서 중요한 누설전류 특성은 고전압이 걸리는 B 지역(Region-B)에서의 거동이 훨씬 중요하다. 이에 반해, DRAM용 캐패시터의 경우 동작전압이 작아 유전막의 누설전류 특성은 A 지역(Region-A)에서 훨신 중요하다. On the other hand, as shown in Figures 1 and 2, the important leakage current characteristics in the dielectric film for the IPO is much more important behavior in the region (B-Region-B) that is subjected to high voltage. On the other hand, in the case of DRAM capacitors, the operating voltage is small, so the leakage current characteristic of the dielectric film is much more important in the region A.
이에 따라, 70nm급 이하의 디자인 룰(design rule)을 갖는 플래시 메모리 소자의 셀용 IPO막을 위해서는 오믹 커런트(ohmic current) 특성을 보이는 A 지역에서의 거동을 제어하기 보다는 에미션(emission)에 의해 누설전류가 제어되는 B 지 역에서의 특성을 제어하는 것이 중요하다. Accordingly, for the IPO film for a cell of a flash memory device having a design rule of 70 nm or less, the leakage current is caused by emission rather than controlling the behavior in the region A, which exhibits ohmic current characteristics. It is important to control the characteristics in the area where B is controlled.
그런데, 대부분의 유전막의 경우 인가되는 전장에 따른 누설전류의 변화는 하기의 수학식1 및 2로 표현되는 풀-프렌켈 에미션(Pool-Frenkel emission) 또는 쇼티 에미션(schotty-emission)에 의해 설명된다. 이 경우, 고전기장에서의 누설전류 커브(corve) 모양에 있어 고전기장에서의 누설전류가 낮아지는 방향으로 움직이게 된다.However, in the case of most dielectric films, the change of the leakage current according to the applied electric field is caused by Pool-Frenkel emission or Schotty-emission represented by
상기 수학식 1 및 2에서 'J'는 전류밀도(current dinsity), 'E'는 전기장(electric field), 'øB'는 장벽높이(Barrier height), 'k'는 상대 유전상수(relative dielectric constant), 'εo'는 진공 유전율(permitivity of vaccum)이다. In
따라서, 기존에 사용하는 ONO막 또는 Al2O3막 대신 결정립계 등을 통한 누설전류가 충분히 잘 제어되는 유전막일 경우 유전율이 큰 물질을 적절히 혼합하여 사용하면 저전압에서는 다소 누설전류가 증가하여도 고전압에서의 누설전류를 효과적 으로 개선하는 것이 가능해져 70nm급 이하의 플래시 메모리 소자의 IPO막으로 적용하는 것이 가능하다. Therefore, in the case of a dielectric film whose leakage current through the grain boundary is sufficiently controlled instead of the ONO film or the Al 2 O 3 film that is used in the past, when a material having a large dielectric constant is properly mixed and used, the leakage current increases at a high voltage even at a low voltage. It is possible to effectively improve the leakage current of the transistor, which can be applied to the IPO film of the flash memory device of 70 nm or less.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 유전특성 및 누설전류 특성을 향상시킬 수 있는 플래시 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a flash memory device capable of improving the dielectric and leakage current characteristics, which has been proposed to solve the above problems of the prior art.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 플로팅 게이트가 형성된 기판을 제공하는 단계와, 상기 플로팅 게이트 상부에 [ZrO2](1-x)[Al2O3]x(여기서, x는 0 또는 자연수)막 또는 [ZrO2](1-x)[SiO2]x(여기서, x는 0 또는 자연수)막으로 유전체막을 형성하는 단계와, 상기 유전체막 상부에 컨트롤 게이트를 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a substrate on which a floating gate is formed, and [ZrO 2 ] (1-x) [Al 2 O 3 ] x (here, x is a 0 or natural number) film or a [ZrO 2 ] (1-x) [SiO 2 ] x (where x is 0 or a natural number) film to form a dielectric film, and forming a control gate on the dielectric film It provides a method of manufacturing a flash memory device comprising the step.
본 발명은 2가지 개념에 의해 새로운 유전체막을 형성하는 것을 바탕으로하면, 그 박막으로는 ZrO2와 Al2O3가 균일하게 혼합된 ZrxAlyOz막으로 형성하는 것을 기본으로 한다. The present invention is based on the formation of a new dielectric film based on two concepts. The thin film is based on a ZrxAlyOz film in which ZrO 2 and Al 2 O 3 are uniformly mixed.
상기 2가지 개념은 다음과 같다. 첫째, 결정립계(grain boundary) 등에 의한 누설전류 성분을 최소화하기 위하여 결정성 박막(crystalline film)을 형성하기 보다는 비정질 박막(amorphous film)을 형성할 수 있도록 한다. 결정성 박막의 경우 누설전류에 취약한 결정립계의 존재로 고전압하에서의 누설전류를 제어하기 전에 높은 누설전류를 발생하여 적용하기 어렵다. 둘째, 고전기장에서의 누설전류를 효율적으로 제어하기 위하여 유전율이 크고, 밴드 갭 에너지(band gap energy)가 큰 물질을 사용하도록 한다. The two concepts are as follows. First, in order to minimize leakage current components due to grain boundaries, an amorphous film may be formed rather than a crystalline film. In the case of the crystalline thin film, it is difficult to generate and apply a high leakage current before controlling the leakage current under high voltage due to the presence of grain boundaries vulnerable to leakage current. Second, in order to efficiently control the leakage current in the high electric field, a material having a high dielectric constant and a large band gap energy is used.
상기 두가지 원칙을 고려할 때 기존의 ONO막을 대체할 가장 유리한 구조는 하기의 표 1에 알 수 있듯이 ZrO2와 Al2O3을 동시에 적용한 ZrxAlyOz막을 형성하는 것이다. 여기서, 표 1은 [G.D. Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275(2001)]이 문헌에 개시된 유전체막 및 그의 특성을 나타낸 것이다.Considering the above two principles, the most advantageous structure to replace the existing ONO film is to form a ZrxAlyOz film to which ZrO 2 and Al 2 O 3 are simultaneously applied, as shown in Table 1 below. Here, Table 1 shows GD Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275 (2001) shows the dielectric film and its properties disclosed in the literature.
상기 표 1에 나타난 바와 같이, ZrO2는 기존의 ONO막 대비 유전율이 훨씬 큰 25 정도의 값을 보일 뿐만 아니라, 밴드 갭 에너지도 7.8로서 매우 높은 값을 나타낸다. 그러나, ZrO2를 단독으로 사용할 경우에는 매우 낮은 온도(~300℃), 얇은 두께(<40Å)에서도 결정화가 발생하여 결정성 박막으로 형성되기 때문에 매우 높은 누설전류를 나타낸다. As shown in Table 1, ZrO 2 not only shows a value of about 25 having a much higher dielectric constant than the conventional ONO film, but also shows a very high band gap energy of 7.8. However, when ZrO 2 is used alone, crystallization occurs even at a very low temperature (˜300 ° C.) and a thin thickness (<40 mA), and thus a very high leakage current is formed.
그런데, ZrO2를 결정화 온도가 900℃ 이상으로 매우 높은 Al2O3와 미세 단위로 혼합을 할 경우에는 결정화 온도를 낮추어 비정질 박막을 형성하는 것이 가능하다. 즉, 결정립계에 의한 누설전류 성분을 제거함으로써 Al2O3와 ZrO2의 특성을 모두 이용하는 것이 가능해져 높은 유전용량을 가지면서도 고전기장에서의 누설전류 특성을 낮게 제어하는 것이 가능하다. 다시 말하면, 유전율이 큰 ZrO2를 적용함으로써 누설전류에서의 커브의 기울기를 낮추어 고전압에서의 누설전류를 낮게 개선하는 것이 가능하다. 또한, 이와 같은 개념에 의해 형성된 유전막의 유전율은 Al2O3와 ZrO2의 조성에 의해 제어되며, 기존의 Al2O3보다 높은 유전율을 구현하는 것이 가능하다.By the way, when ZrO 2 is mixed in a fine unit with Al 2 O 3 having a very high crystallization temperature of 900 ° C. or higher, it is possible to lower the crystallization temperature to form an amorphous thin film. In other words, by eliminating the leakage current component due to the grain boundary, it is possible to use both Al 2 O 3 and ZrO 2 characteristics, and it is possible to control the leakage current characteristics in a high electric field while having a high dielectric capacity. In other words, by applying ZrO 2 having a high dielectric constant, it is possible to lower the slope of the curve in the leakage current and to lower the leakage current at the high voltage. In addition, the dielectric constant of the dielectric film formed by this concept is controlled by the composition of Al 2 O 3 and ZrO 2 , it is possible to achieve a higher dielectric constant than the conventional Al 2 O 3 .
지금까지 설명한 개념에 의할 경우, 플래시 메모리 소자의 IPO막을 기존의 SiO2에 ZrO2를 혼합한 ZrxSiyOz막으로 형성하는 것 또한 가능할 것으로 기대된다. 그러나, 문제는 종횡비가 매우 큰 3차원 구조의 모양에 어떻게 위의 개념에 의한 박막을 형성하는 가에 관한 것인데, 이는 위의 박막을 단원자증착법(ALD)에 의해 형성함으로써 가능하다. According to the concept described so far, it is also expected that the IPO film of the flash memory device may be formed of a ZrxSiyOz film in which ZrO 2 is mixed with existing SiO 2 . However, the problem is how to form a thin film according to the above concept in the shape of a three-dimensional structure having a very high aspect ratio, which is possible by forming the thin film by monoatomic deposition (ALD).
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, the same reference numerals throughout the specification represent the same components.
실시예1Example 1
도 3은 본 발명의 바람직한 실시예1에 따른 플래시 메모리 소자의 유전체막 형성방법을 설명하기 위하여 도시한 공정 흐름도이고, 도 4는 ZrO2막 증착공정의 순서를 설명하기 위하여 도시한 도면이며, 도 5는 Al2O3막 증착공정의 순서를 설명하기 위하여 도시한 도면이다. 3 is a flowchart illustrating a method of forming a dielectric film of a flash memory device according to the first exemplary embodiment of the present invention, and FIG. 4 is a diagram illustrating a procedure of ZrO 2 film deposition. 5 is a view for explaining the procedure of the Al 2 O 3 film deposition process.
도 3 내지 도 5를 참조하면, 실시예1에 따른 반도체 소자의 유전체막 형성방법은 ALD 방식을 이용하여 ZrO2막을 먼저 형성한 후 Al2O3막을 형성하는 공정으로 진행한다. 3 to 5, the method of forming a dielectric film of a semiconductor device according to Example 1 proceeds to a process of first forming a ZrO 2 film by using an ALD method and then forming an Al 2 O 3 film.
먼저, ZrO2막 형성공정은 다음과 같다. Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd) 및 Zr(OtBu)4와 같은 일군의 가스 중 선택된 어느 하나의 소오스 가스를 200℃ 내지 350℃로 유지되는 ALD 장비의 챔버 내부로 주입시켜 웨이퍼(미도시) 상부에 Zr를 흡착시킨다(S10). 그런 다음, 챔버 내부로 N2 가스를 주입시켜 흡착되지 않고 챔버 내부에 잔류되는 Zr 소오스 가스를 외부로 퍼지(purge)시킨다(S11). 그런 다음, 챔버 내부로 O3를 주입시켜 웨이퍼 상부에 흡착된 Zr를 산화시켜 ZrO2막을 형성한다(S12). 그런 다음, 챔버 내부로 N2 가스를 주입시켜 반응하지 않은 O3를 퍼지시킨다(S13). 이러한 단계 S10~S13은 한 주기(Tzr)로 하여 ZrO2막의 두께(T1)가 10Å이 될 때까지 상기 단계들(S10 내지 S13)을 반복적으로 실시한다. 이때, ZrO2막의 두께(T1)를 10Å으로 제한하는 이유는 도 6a에 도시된 바와 같이 ZrO2막(1)을 웨이퍼(W) 상에 비연속적으로 형성하기 위함이다. 한 주기(Tzr) 동안 ZrO2막의 두께(T1)는 대략 1Å 미만이 된다. 따라서, 주기(Tzr)를 10회 반복하여 실시하면 대략 10Å에 근접한 두께로 ZrO2막을 증착할 수 있다. First, the ZrO 2 film forming process is as follows. Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr ( source gas selected from a group of gases such as tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd) and Zr (OtBu) 4 is injected into a chamber of an ALD apparatus maintained at 200 ° C. to 350 ° C. Zr is adsorbed onto the wafer (not shown) (S10). Then, the N 2 gas is injected into the chamber to purge the Zr source gas remaining inside the chamber without being adsorbed (S11). Then, O 3 is injected into the chamber to oxidize Zr adsorbed on the wafer to form a ZrO 2 film (S12). Then, N 2 gas is injected into the chamber to purge the unreacted O 3 (S13). These steps S10 to S13 are repeatedly performed at steps S10 to S13 until the thickness T1 of the ZrO 2 film is 10 μs in one cycle T zr . At this time, the reason why the thickness T1 of the ZrO 2 film is limited to 10 μs is to form the ZrO 2 film 1 discontinuously on the wafer W as shown in FIG. 6A. During one period Tzr, the thickness T1 of the ZrO 2 film is less than about 1 GPa. Therefore, if the cycle Tzr is repeated 10 times, the ZrO 2 film can be deposited to a thickness close to approximately 10 Hz.
이어서, Al2O3막 형성공정을 진행한다. Al2O3막 형성공정은 다음과 같다. 인시튜(in-situ)로 Al(CH3)3 소오스 가스를 챔버 내부로 주입시켜 웨이퍼 상에 Al를 흡착시킨다(S15). 그런 다음, 챔버 내부로 N2 가스를 주입시켜 흡착되지 않고 챔버 내부에 잔류되는 Al 소오스 가스를 외부로 퍼지시킨다(S16). 그런 다음, 챔버 내부로 O3를 주입시켜 ZrO2막이 형성되지 않은 웨이퍼 상에 Al2O3막을 형성한다(S17). 앞서 ZrO2막 형성공정에서 설명한 바와 같이 ZrO2막의 증착 두께를 10Å 미만(1Å 내지 10Å)으로 제어하는 경우 도 6b에 도시된 바와 같이 웨이퍼(W) 상에 비연속적으로 ZrO2막(1)이 형성된다. 따라서, ZrO2막(1)이 형성되지 않는 부위, 즉 ZrO2막(1) 사이에 Al2O3막(2)이 형성된다. 그런 다음, 챔버 내부로 N2 가스를 주입시켜 반응하지 않은 O3를 퍼지시킨다(S18). 이러한 단계 S15~S18는 한 주기(TAl)로 하여 Al2O3막의 두께(T2)가 10Å 미만이 될 때까지 상기 단계들(S15 내지 S18)을 반복적으로 실시한다. 한 주기(TAl) 동안 Al2O3막의 두께(T2)는 대략 1Å 미만이 된다. 따라서, 주기(TAl)를 10회 반복하여 실시하면 대략 10Å에 근접한 두께로 Al2O3막을 증착할 수 있다. Next, an Al 2 O 3 film forming process is performed. The Al 2 O 3 film forming process is as follows. Al (CH 3 ) 3 source gas is injected into the chamber in-situ to adsorb Al on the wafer (S15). Then, the N 2 gas is injected into the chamber to purge the Al source gas remaining in the chamber without being adsorbed (S16). Then, O 3 is injected into the chamber to form an Al 2 O 3 film on the wafer on which the ZrO 2 film is not formed (S17). As described in the ZrO 2 film formation process, when the deposition thickness of the ZrO 2 film is controlled to less than 10 mV (1 mV to 10 mV), the ZrO 2 film 1 is discontinuously formed on the wafer W as shown in FIG. 6B. Is formed. Accordingly, the Al 2 O 3 film (2) is formed between the ZrO 2 film (1) is that area, i.e. ZrO 2 film 1 is formed. Then, N 2 gas is injected into the chamber to purge the unreacted O 3 (S18). These steps S15 to S18 are repeatedly performed at steps S15 to S18 until the thickness T2 of the Al 2 O 3 film is less than 10 μs at one cycle T Al . During one cycle T Al the thickness T2 of the Al 2 O 3 film is less than approximately 1 μs. Therefore, when the cycle T Al is repeated 10 times, an Al 2 O 3 film can be deposited to a thickness close to approximately 10 Hz.
이어서, ZrO2과 Al2O3의 혼합막의 두께(Tfinal)가 목표치 두께(Tgoal)보다 작은 경우 ZrO2막 증착주기(Tzr)와 Al2O3막 증착주기(TAl)를 각각 1회씩 반복하여 실시한다(S21). S21 및 S22는 혼합막의 두께(Tfinal)가 목표치 두께(Tgoal)와 동일하게 될 때까지 반복하여 실시한다. Subsequently, when the thickness (T final ) of the mixed film of ZrO 2 and Al 2 O 3 is smaller than the target thickness (T goal ), the ZrO 2 film deposition period (T zr ) and the Al 2 O 3 film deposition period (T Al ) are respectively obtained. Repeatedly performed once (S21). S21 and S22 are repeatedly performed until the thickness T final of the mixed film becomes equal to the target value T goal .
이러한 공정을 통해 유전체막은 [ZrO2](1-x)[Al2O3]x(여기서, x는 0 또는 자연수)으로 형성된다.Through this process, the dielectric film is formed of [ZrO 2 ] (1-x) [Al 2 O 3 ] x (where x is 0 or a natural number).
실시예2Example 2
도 7은 본 발명의 바람직한 실시예2에 따른 플래시 메모리 소자의 유전체막 형성방법을 설명하기 위하여 도시한 공정 흐름도이다. 7 is a flowchart illustrating a method of forming a dielectric film of a flash memory device according to a second exemplary embodiment of the present invention.
도 7에 도시된 바와 같이, 실시예2에 따른 반도체 소자의 유전체막 형성방법은 실시예1과 같이 ALD 방식을 이용하여 형성하되, ZrO2막을 먼저 형성하는 것이 아니라, Al2O3막을 먼저 비연속적으로 웨이퍼 상에 형성한 후 그 사이에 ZrO2막을 형성하는 과정으로 이루어지진다. 이러한 차이 이외에는 실시예2는 실시예1과 동일한 공정으로 진행됨에 따라 여기서는 설명의 편의를 위해 이에 대한 구체적인 설명은 생략하기로 한다. As shown in FIG. 7, the dielectric film forming method of the semiconductor device according to Example 2 is formed using the ALD method as in Example 1, but the ZrO 2 film is not formed first, but the Al 2 O 3 film is first formed. It is formed by continuously forming on the wafer and then forming a ZrO 2 film therebetween. Except for this difference, the second embodiment proceeds to the same process as the first embodiment, and thus, a detailed description thereof will be omitted here for convenience of description.
실시예3Example 3
도 8은 본 발명의 바람직한 실시예3에 따른 플래시 메모리 소자의 유전체막 형성방법을 설명하기 위하여 도시한 공정 흐름도이고, 도 9는 [ZrO2](1-x)[Al2O3]x막을 동시에 형성하는 증착공정을 도시한 도면이다. FIG. 8 is a flowchart illustrating a method of forming a dielectric film of a flash memory device according to a third exemplary embodiment of the present invention, and FIG. 9 shows a [ZrO 2 ] (1-x) [Al 2 O 3 ] x film. It is a figure which shows the deposition process which forms simultaneously.
도 8 및 도 9를 참조하면, 실시예3에 따른 반도체 소자의 유전체막 형성방법은 ALD 방식을 이용하여 [ZrO2](1-x)[Al2O3]x막을 동시에 형성하는 공정으로 진행한다.8 and 9, a method of forming a dielectric film of a semiconductor device according to Example 3 proceeds to a process of simultaneously forming a [ZrO 2 ] (1-x) [Al 2 O 3 ] x film using an ALD method. do.
먼저, ZrAl(MMP)2(OiPr)5 등과 같이 Zr과 Al이 하나의 분자로 되어 있는 소오스 가스를 200℃ 내지 350℃로 유지되는 ALD 장비의 챔버 내부로 주입시켜 웨이퍼(미도시) 상부에 Zr과 Al를 흡착시킨다(S210). 그런 다음, 챔버 내부로 N2 가스를 주입시켜 흡착되지 않고 챔버 내부에 잔류되는 소오스 가스를 외부로 퍼지시킨다(S211). 그런 다음, 챔버 내부로 O3를 주입시켜 웨이퍼 상부에 흡착된 Zr과 Al를 산화시켜 [ZrO2](1-x)[Al2O3]x막을 형성한다(S212). 그런 다음, 챔버 내부로 N2 가스를 주입시켜 반응하지 않은 O3를 퍼지시킨다(S213). 이러한 단계 S210 내지 단계 S213은 한 주기(Tzr/Al)로 하여 [ZrO2](1-x)[Al2O3]x막의 두께(T3)가 목표치 두께(Tgoal)작은 경우 주기(Tzr/Al)(S210 내지 S213)를 적어도 1회 이상 반복하여 [ZrO2](1-x)[Al2O3]x막의 두께(T3)가 목표치 두께(Tgoal)와 동일하게 될 때까지 반복하여 실시한다. First, a source gas containing Zr and Al as one molecule, such as ZrAl (MMP) 2 (OiPr) 5 , is injected into the chamber of an ALD apparatus maintained at 200 ° C. to 350 ° C., thereby forming Zr on top of a wafer (not shown). And Al is adsorbed (S210). Then, N 2 gas is injected into the chamber to purge the source gas remaining in the chamber without being adsorbed to the outside (S211). Then, O 3 is injected into the chamber to oxidize Zr and Al adsorbed on the wafer to form a [ZrO 2 ] (1-x) [Al 2 O 3 ] x film (S212). Then, N 2 gas is injected into the chamber to purge the unreacted O 3 (S213). These steps S210 to S213 are performed in one cycle T zr / Al , and when the thickness T3 of the film [ZrO 2 ] (1-x) [Al 2 O 3 ] x is smaller than the target thickness T goal , the period T zr / Al ) (S210 to S213) is repeated at least one or more times until the thickness T3 of the [ZrO 2 ] (1-x) [Al 2 O 3 ] x film becomes equal to the target thickness T goal . Repeat it.
실시예4Example 4
본 발명의 바라직한 실시예4에 따른 플래시 메모리 소자의 유전체막 형성방법은 실시예1 내지 3에서 사용된 Al 대신에 Si를 사용한다. 이 경우, SiH(NMe2)3, Si(NMe2)4, Si(OEt)4 및 Si(OtBu)4와 같은 일군의 가스 중 선택된 어느 하나의 소오스 가스를 이용하여 실시한다. 기타, 다른 공정은 실시예1 내지 3과 동일한 방법으로 이루어진다.In the dielectric film forming method of the flash memory device according to the fourth preferred embodiment of the present invention, Si is used instead of Al used in the first to third embodiments. In this case, it is carried out using any one source gas selected from a group of gases such as SiH (NMe 2 ) 3 , Si (NMe 2 ) 4 , Si (OEt) 4, and Si (OtBu) 4 . Other processes are carried out in the same manner as in Examples 1 to 3.
한편, 상기에서 설명한 실시예1 내지 실시예4에서는 산화공정을 위해 O3을 이용하고 있으나, 이는 일례로서, O3 이외에 H2O 또는 산소 플라즈마를 이용할 수도 있다. 또한, 실시예1 내지 실시예3에서는 퍼지공정을 N2 가스를 이용하여 실시하고 있으나, 이 또한 일례로서 진공펌프를 이용하거나, Ar 가스를 이용하여 실시할 수도 있다. Meanwhile, in Examples 1 to 4 described above, O 3 is used for the oxidation process, but as an example, H 2 O or an oxygen plasma may be used in addition to O 3 . In addition, in Examples 1 to 3, the purge process is performed using N 2 gas, but this can also be performed using a vacuum pump or Ar gas as an example.
도 10은 본 발명의 원리를 검증하기 위하여 HfO2에 Al2O3를 균일하게 혼합한 HfxAlyOz 박막의 Hf/Al 조성에 다른 두 종류의 박막에 대한 인가 전압에 따른 누설전류의 커브(curv)를 도시한 도면이다. 도 10에 도시된 바와 같이, 밴드 갭 에너지가 큰 Al2O3가 상대적으로 많아 누설전류 특성이 우수할 것이라고 예상되는 Hf:Al가 1:3인 조건이 오히려 1:2인 조건보다도 에미션 영역에서의 누설전류 값이 더 높은 것을 볼 수 있다. FIG. 10 shows curves of leakage current according to applied voltages for two different types of thin films of HfxAlyOz of HfxAlyOz thin films in which Al 2 O 3 is uniformly mixed with HfO 2 to verify the principle of the present invention. Figure is shown. As shown in FIG. 10, a condition in which Hf: Al is 1: 3, which is expected to be excellent in leakage current characteristics due to relatively high Al 2 O 3 having a large band gap energy, is higher than that of 1: 2. It can be seen that the leakage current at is higher.
이하에서는, 실시예1 내지 실시예4를 이용한 플래시 메모리 소자의 유전체막 형성방법을 도 11 내지 도 13을 참조하여 설명하기로 한다. 여기서, 도 11 내지 도 13은 스택(stack) 구조를 갖는 플래시 메모리 소자의 셀 게이트 전극을 도시한 단면도이다. Hereinafter, a method of forming a dielectric film of a flash memory device using Examples 1 to 4 will be described with reference to FIGS. 11 to 13. 11 to 13 are cross-sectional views illustrating cell gate electrodes of a flash memory device having a stack structure.
도 11을 참조하면, 게이트 산화막(12)이 형성된 기판(10) 상에 플로팅 게이트용 폴리 실리콘막(14)을 증착한다. 이때, 폴리 실리콘막(14)은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 형성한다. 이때, 폴리 실리콘막의 그레인 사이즈(grain size)가 최소화되도록 증착하는 것이 바람직하다. 예컨대 580~620℃의 온도범위 내에서 0.1~3Torr 정도의 낮은 압력으로 형성한다. Referring to FIG. 11, the
이어서, 도 12에 도시된 바와 같이, 폴리 실리콘막(14) 상부에 실시예1 내지 실시예3 중 어느 하나의 실시예를 통해 ZrO2와 Al2O3가 균일하게 혼합된 [ZrO2](1-x)[Al2O3]x(여기서, x는 0 또는 자연수)막 또는 실시예4를 통해 [ZrO2](1-x)[SiO2]x(여기서, x는 0 또는 자연수)막으로 유전체막(16)형성한다. Subsequently, as shown in FIG. 12, ZrO 2 and Al 2 O 3 are uniformly mixed in the
이어서, 유전체막(16)에 대하여 열처리 공정을 실시한다. 이때, 열처리 공정은 퍼니스(furnace) 방식, RTP(Rapid Temperature Process) 및 RTA(Rapid Temperature Anneal) 방식 중 어느 하나의 방식을 이용하여 Ar, N2 또는 O2가 미량으로 포함된 분위기에서 450℃ 내지 850℃의 온도 범위 내에서 실시한다.Subsequently, a heat treatment step is performed on the
이어서, 도 13에 도시된 바와 같이, 유전체막(16)의 상부를 포함하는 전체 구조 상부에 컨트롤 게이트용 폴리 실리콘막(18)을 증착한다. 이때, 폴리 실리콘막(18)은 P, As 등과 같은 불순물이 도핑된 폴리 실리콘막으로 형성한다.Next, as shown in FIG. 13, the
상기에서 설명한 본 발명의 실시예들은 플래시 메모리 소자의 IPO막에 적용한 실시예에 대해서만 설명되어 있으나, 이는 일례로서 IPO막 이외에 DRAM의 캐패시터, 콘 케이브, 평판, 실린더(cylinder) 구조에도 모두 적용 가능하다. 또한, RF 소자의 캐패시터의 유전체막으로도 적용할 수 있다. 더 나아가, EEPROM, ERPOM 등과 같은 메모리 소자에서 플로팅 게이트와 컨트롤 게이트 사이에 개재된 IPO막에도 적용할 수 있다. The above-described embodiments of the present invention are described only for the embodiment applied to the IPO film of the flash memory device. However, the present invention may be applied to a capacitor, a cone cave, a flat plate, and a cylinder structure of DRAM in addition to the IPO film. . The present invention can also be applied as a dielectric film of a capacitor of an RF element. Furthermore, the present invention can be applied to an IPO film interposed between a floating gate and a control gate in a memory device such as an EEPROM or an ERPOM.
본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상 설명한 바와 같이, 본 발명에 의하면, ZrO2와 Al2O3가 균일하게 혼합된 [ZrO2](1-x)[Al2O3]x(여기서, x는 0 또는 자연수)막을 이용하여 유전체막을 형성함으로써 플래시 메모리 소자에 사용되는 IPO막의 유전특성과 누설전류 특성을 향상시킬 수 있다.As described above, according to the present invention, ZrO 2 and Al 2 O 3 are uniformly mixed with a [ZrO 2 ] (1-x) [Al 2 O 3 ] x (where x is 0 or natural water) film. By forming the dielectric film, the dielectric properties and leakage current characteristics of the IPO film used in the flash memory device can be improved.
Claims (26)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056354A KR100744026B1 (en) | 2005-06-28 | 2005-06-28 | Method for manufacturing flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056354A KR100744026B1 (en) | 2005-06-28 | 2005-06-28 | Method for manufacturing flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070000759A true KR20070000759A (en) | 2007-01-03 |
| KR100744026B1 KR100744026B1 (en) | 2007-07-30 |
Family
ID=37868512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050056354A KR100744026B1 (en) | 2005-06-28 | 2005-06-28 | Method for manufacturing flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100744026B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
| US7825043B2 (en) | 2005-11-28 | 2010-11-02 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
| US8092862B2 (en) | 2004-12-23 | 2012-01-10 | Hynix Semiconductor Inc. | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343144B1 (en) * | 1999-10-06 | 2002-07-05 | 윤종용 | Thin film formation method using atomic layer deposition |
| US6660660B2 (en) * | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
| US6750066B1 (en) * | 2002-04-08 | 2004-06-15 | Advanced Micro Devices, Inc. | Precision high-K intergate dielectric layer |
| KR20060072338A (en) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
-
2005
- 2005-06-28 KR KR1020050056354A patent/KR100744026B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
| US8062943B2 (en) | 2004-11-08 | 2011-11-22 | Hynix Semiconductor | Capacitor with zirconium oxide and method for fabricating the same |
| US8084804B2 (en) * | 2004-11-08 | 2011-12-27 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
| US8092862B2 (en) | 2004-12-23 | 2012-01-10 | Hynix Semiconductor Inc. | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
| US7825043B2 (en) | 2005-11-28 | 2010-11-02 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100744026B1 (en) | 2007-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3912990B2 (en) | Integrated circuit structure and manufacturing method thereof | |
| TWI423334B (en) | Ald of zr-substituted batio3 films as gate dielectrics | |
| KR100780661B1 (en) | Inter poly dielectric of nonvolatile memory device and method thereof | |
| KR100555543B1 (en) | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer | |
| US7049192B2 (en) | Lanthanide oxide / hafnium oxide dielectrics | |
| KR100722989B1 (en) | Capacitor and method of manufacturing the same | |
| KR100648860B1 (en) | Dielectric and method for forming the same, semiconductor memory device having the dielectric and method for manufacturing the semiconductor memory device | |
| KR100415538B1 (en) | Capacitor with double dielectric layer and method for fabricating the same | |
| JP2002314072A (en) | Semiconductor device with high dielectric thin film and manufacturing method therefor, and film-forming method for dielectric film | |
| US9178010B2 (en) | Adsorption site blocking method for co-doping ALD films | |
| US7402491B2 (en) | Methods of manufacturing a semiconductor device including a dielectric layer including zirconium | |
| KR100763123B1 (en) | Method of manufacturing a Interlayer in Flash Memory Device | |
| KR100859256B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100744026B1 (en) | Method for manufacturing flash memory device | |
| CN113658941A (en) | HZO/AO/HZO nano laminated film and preparation method and application thereof | |
| KR20060072338A (en) | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same | |
| KR20100123889A (en) | Method for manufacturing a mos semiconductor memory device, and plasma cvd device | |
| KR100609066B1 (en) | Dielectric multilayer of microelectronic device and fabricating method the same | |
| US20090053905A1 (en) | Method of forming dielectric layer of semiconductor memory device | |
| TWI803905B (en) | Carbon-free laminated hafnium oxide/zirconium oxide films for ferroelectric memories | |
| KR102314131B1 (en) | Ferroelectric capacitor device and fabricating method thereof | |
| CN113178478B (en) | Ferroelectric film and deposition method and application thereof | |
| KR100844956B1 (en) | Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same | |
| KR20220128601A (en) | Negative capacitance transistor and fabricating method | |
| KR20080030274A (en) | Method for fabricating nonvolatile memory device having a structure of silicon-oxide-nitride-oxide-silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |