KR20070034248A - MIM type capacitors and manufacturing method thereof - Google Patents

MIM type capacitors and manufacturing method thereof Download PDF

Info

Publication number
KR20070034248A
KR20070034248A KR1020050088712A KR20050088712A KR20070034248A KR 20070034248 A KR20070034248 A KR 20070034248A KR 1020050088712 A KR1020050088712 A KR 1020050088712A KR 20050088712 A KR20050088712 A KR 20050088712A KR 20070034248 A KR20070034248 A KR 20070034248A
Authority
KR
South Korea
Prior art keywords
film
metal
metal film
semiconductor substrate
lower electrode
Prior art date
Application number
KR1020050088712A
Other languages
Korean (ko)
Inventor
이종철
이충만
김영선
윤경렬
여재현
정은애
임기빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050088712A priority Critical patent/KR20070034248A/en
Publication of KR20070034248A publication Critical patent/KR20070034248A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 반도체 기판에 형성된 하부 전극, 상기 하부 전극 상에 형성되고 산화물로 이루어진 유전막, 및 상기 유전막 상에 형성된 상부 전극을 포함하는 MIM(Metal-insulator-Metal)형 커패시터 및 이의 제조 방법을 개시한다. 특히, 상기 하부 전극은 상기 반도체 기판에 형성되고 금속 질화물을 포함하는 제1 금속막, 및 상기 제1 금속막 상에 형성되고 알루미늄을 포함하는 제2 금속막을 포함한다. 상세하게 상기 제1 금속막은 제2 금속막이 상기 반도체 기판으로 확산을 방지하고, 열적 화학적으로 안정한 TiN을 포함하고, 제2 금속막은 일함수가 약 4.6 내지 약 5.2V로 크고 내산화성이 우수한 TiAlN을 포함하는 MIM형 커패시터 및 이의 제조 방법을 개시한다. The present invention discloses a metal-insulator-metal capacitor (MIM) including a lower electrode formed on a semiconductor substrate, a dielectric film formed on the lower electrode and an oxide film, and an upper electrode formed on the dielectric film. . In particular, the lower electrode includes a first metal film formed on the semiconductor substrate and including a metal nitride, and a second metal film formed on the first metal film and including aluminum. In detail, the first metal film includes TiN that prevents the second metal film from diffusing into the semiconductor substrate and is thermally and chemically stable, and the second metal film includes TiAlN having a large work function of about 4.6 to about 5.2V and having excellent oxidation resistance. Disclosed are a MIM capacitor and a method of manufacturing the same.

MIM형 커패시터, TiAlN, TiN, 내산화성, 일함수 MIM type capacitor, TiAlN, TiN, oxidation resistance, work function

Description

ＭＩＭ형 커패시터 및 이의 제조 방법{Metal-insulator-Metal capacitor and a method of preparing the same}MIM capacitor and its manufacturing method {Metal-insulator-Metal capacitor and a method of preparing the same}

도 1 내지 도 4는 본 발명의 MIM 형 커패시터의 제조 방법을 설명하기 위한 단면도들이다. 1 to 4 are cross-sectional views illustrating a method of manufacturing a MIM capacitor of the present invention.

본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 특히 금속 산화물을 유전막으로 사용한 MIM(Metal-insulator-metal) 커패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor in a semiconductor device, and more particularly, to a metal-insulator-metal (MIM) capacitor using a metal oxide as a dielectric film.

반도체 소자의 집적도가 증가함에 따라, 반도체 소자의 커패시터는 단위 면적당 큰 커패시턴스가 요구되고 있다. 커패시턴스는 커패시터 전극간의 거리에 반비례하고, 유전율과 전극의 표면적에 비례한다. 따라서 좁은 면적 상에 높은 커패시턴을 가지는 커패시터를 형성하기 위해서는 높은 유전율을 가지는 물질을 유전막으로 이용하거나, 유전막의 두께를 감소시키거나 또는 전극의 표면적을 증대시켜야 한다. As the degree of integration of semiconductor devices increases, capacitors of semiconductor devices require large capacitances per unit area. Capacitance is inversely proportional to the distance between the capacitor electrodes and is proportional to the dielectric constant and the surface area of the electrode. Therefore, in order to form a capacitor having a high capacitance on a narrow area, a material having a high dielectric constant should be used as the dielectric film, the thickness of the dielectric film should be reduced, or the surface area of the electrode should be increased.

커패시턴스를 증가시키기 위해 표면적을 증대시키는 방법으로 플랫(plat) 형, 홈을 파서 요철구조로 형성된 콘케이브(concave) 형, 등으로 커패시터를 제조한 다. 최근에는 긴 막대 모양으로 형성된 단일 실린더 스택(One cylinder stack) 형 커패시터가 있다. In order to increase the capacitance, the capacitor is manufactured in a flat form, a concave form formed by a recessed and concave-convex structure, or the like by increasing the surface area. Recently, there is a one cylinder stack type capacitor formed in a long rod shape.

한편, 커패시턴스를 증가시키기 위해 유전막의 두께를 감소하면서 유전율을 높이는 방법으로 일함수가 큰 TiN, Ti 등과 같은 금속을 전극으로 사용하고, 유전막으로 산소 친화력이 큰 금속으로부터 얻어진 금속 산화물을 이용하는 것이다. 이는 금속 전극 위에서 자연 산화막의 성장을 억제하여 유전율이 낮은 산화막에 의한 커패시턴스의 감소를 막기 위한 것이다. 그러나 상기 TiN 등의 금속막은 유전막인 산화물과 반응하여 산화됨으로써 커패시턴스를 감소시킨다. On the other hand, in order to increase the capacitance by increasing the dielectric constant while reducing the thickness of the dielectric film, a metal such as TiN, Ti, etc. having a large work function is used as an electrode, and a metal oxide obtained from a metal having a high oxygen affinity as a dielectric film. This is to inhibit the growth of the native oxide film on the metal electrode and to prevent the reduction of capacitance caused by the oxide film having a low dielectric constant. However, the metal film such as TiN reacts with an oxide, which is a dielectric film, and oxidizes, thereby reducing capacitance.

본 발명의 목적은 일함수 및 내산화성이 큰 전극을 이용하여 커패시턴스를 극대화 할 수 있는 MIM형 커패시터를 제공하는 것이다. It is an object of the present invention to provide a MIM type capacitor capable of maximizing capacitance by using electrodes having high work function and oxidation resistance.

본 발명의 다른 목적은 커패시턴스를 극대화 할 수 있는 MIM형 커패시터를 효과적으로 제조 하는 방법을 제공하는 것이다. Another object of the present invention is to provide a method for effectively manufacturing a MIM capacitor capable of maximizing capacitance.

상기와 같이 본 발명의 목적을 달성하기 위해, 본 발명의 MIM(Metal-insulator-Metal)형 커패시터는 반도체 기판에 형성된 하부 전극, 상기 하부 전극 상에 형성되고 산화물로 이루어진 유전막, 및 상기 유전막 상에 형성된 상부 전극을 포함한다. 특히, 상기 MIM형 커패시터의 상기 하부 전극은 상기 반도체 기판에 형성되고 금속 질화물을 포함하는 제1 금속막, 및 상기 제1 금속막 상에 형성되고 알루미늄을 포함하는 제2 금속막을 포함한다. 제1 금속막은 제2 금속막이 상기 반 도체 기판으로 확산을 방지하고, 열적 화학적으로 안정한 TiN을 포함하는 것이 바람직하다. 또한, 제2 금속막은 일함수가 약 4.6 내지 약 5.2V로 크고 내산화성이 우수한 TiAlN을 포함하는 것이 바람직하다. In order to achieve the object of the present invention as described above, the metal-insulator-metal (MIM) type capacitor of the present invention is a lower electrode formed on a semiconductor substrate, a dielectric film formed on the lower electrode and made of an oxide, and on the dielectric film And an upper electrode formed. In particular, the lower electrode of the MIM capacitor includes a first metal film formed on the semiconductor substrate and including metal nitride, and a second metal film formed on the first metal film and including aluminum. The first metal film preferably contains TiN, which prevents the second metal film from diffusing to the semiconductor substrate and is thermally and chemically stable. In addition, the second metal film preferably contains TiAlN having a work function of about 4.6 to about 5.2V and having excellent oxidation resistance.

상기와 같이 본 발명의 다른 목적을 달성하기 위해, 본 발명의 MIM형 커패시터의 제조 방법은 반도체 기판 상에 TiN을 포함하는 제1 금속막을 형성하는 단계, 상기 제1 도전막 상에 TiAlN을 포함하는 제2 금속막을 형성하여 하부 전극을 완성하는 단계, 상기 하부 전극 상에 유전막을 형성하는 단계, 상기 유전막 상에 TiN을 포함하는 상부 전극을 형성하는 단계를 포함한다. 바람직하게, 제1 금속막은 상기 반도체 기판 상에 Ti 막을 형성하고, 질소를 포함하는 가스 예를 들어 NH3를 사용하여 플라즈마 처리 함으로써 TIN 막을 형성한다. In order to achieve another object of the present invention as described above, the method of manufacturing a MIM capacitor of the present invention comprises the steps of forming a first metal film containing TiN on a semiconductor substrate, comprising TiAlN on the first conductive film Forming a second metal film to complete the lower electrode, forming a dielectric film on the lower electrode, and forming an upper electrode including TiN on the dielectric film. Preferably, the first metal film forms a Ti film on the semiconductor substrate, and forms a TIN film by plasma treatment using a gas containing nitrogen such as NH 3 .

이하 첨부한 도면을 참조하여 MIM 커패시터의 제조 방법에 관한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일참조부호는 동일부재를 나타낸다. 본 실시예에서는 표면적을 증가시켜 커패시턴스를 극대화 하기 위해 실리더형 MIM형 커패시터 및 이의 제조 방법을 예시한다. Hereinafter, embodiments of a method of manufacturing a MIM capacitor will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments make the disclosure of the present invention complete, and the scope of the invention to those skilled in the art. It is provided for complete information. Like reference numerals in the drawings denote like elements. In this embodiment, a cylinder type MIM capacitor and a method of manufacturing the same are illustrated to increase the surface area to maximize the capacitance.

도 1 내지 도 4는 본 발명의 MIM 형 커패시터의 제조 방법을 설명하기 위한 단면도들이다. 본 실시예에서는 커패시터의 표면적을 넓혀 커패시턴스를 증가시키 기 위해 단일 실린더 스택(One cylinder stack) 커패시터를 제조한다. 그러나,원하는 커패시턴스 제조 공정상의 조건에 따라 콘케이브 형, 플랫 형 등의 커패시터를 제조할 수도 있다. 1 to 4 are cross-sectional views illustrating a method of manufacturing a MIM capacitor of the present invention. In this embodiment, a single cylinder stack capacitor is manufactured to increase the capacitance by increasing the surface area of the capacitor. However, capacitors such as concave type and flat type may be manufactured according to the conditions on the desired capacitance manufacturing process.

도 1을 참조하면, 반도체 기판(10)상에 컨택 플러그(30)가 형성된 층간 절연막(20)이 형성된다. 컨택 플러그(30)는 도전성 물질로 채워져 있어, 반도체 기판(10)에 형성된 소정의 하부 소자(미도시)와 이후에 형성될 커패시터를 전기적으로 연결한다. 층간 절연막(20) 상에 장벽막(40)이 형성된다. 장벽막(40)은 질화물을 포함하는 것이 바람직하다. 장벽막(40) 상에 몰드막(50)이 형성된다. 원하는 소자에 적합한 커패시턴스에 의해 전극의 표면적이 결정되고, 상기 전극의 표면적에 따라 전극의 높이가 결정되며 따라서 몰드막(50)의 두께가 졀정된다. 몰드막(50)은 화학적 기상 증착(chemical mechanical polishing: CVD)에 의해 산화물로 형성되는 것이 바람직하다. 몰드막(50)을 증착하여 형성한 후, 화학적 기계적 연마(chemical mechanical polishing: CMP)와 같은 방법으로 평탄화하여 이후 수행될 포토리소그라피 공정, 식각 공정을 용이하게 진행하도록 할 수 있다. 몰드막(50) 상에 커패시터를 위한 개구부(60)를 포토리소그라피 공정을 통해 정의하고, 식각하여 컨택 플러그(70)를 노출한다. 식각시 손상된 컨택 플러그(30), 또는 반도체 기판(10)을 치유하고, 또는 이후 형성될 Ti 금속막의 컨택 플러그(30)간의 결합을 좋게하기 위해 얇은 두께로 Ti를 증착하여 TiSi2막(70)을 형성한다. Referring to FIG. 1, an interlayer insulating layer 20 having a contact plug 30 formed on a semiconductor substrate 10 is formed. The contact plug 30 is filled with a conductive material to electrically connect a predetermined lower element (not shown) formed on the semiconductor substrate 10 to a capacitor to be formed later. The barrier film 40 is formed on the interlayer insulating film 20. The barrier film 40 preferably contains nitride. The mold film 50 is formed on the barrier film 40. The surface area of the electrode is determined by the capacitance suitable for the desired element, and the height of the electrode is determined according to the surface area of the electrode, and thus the thickness of the mold film 50 is determined. The mold film 50 is preferably formed of an oxide by chemical mechanical polishing (CVD). After the deposition of the mold layer 50, the planarization may be performed by a method such as chemical mechanical polishing (CMP) to facilitate a photolithography process and an etching process. The opening 60 for the capacitor on the mold layer 50 is defined through a photolithography process and etched to expose the contact plug 70. TiSi 2 film 70 by depositing Ti to a thin thickness to heal the damaged contact plug 30 or the semiconductor substrate 10 during etching, or to improve the bonding between the contact plug 30 of the Ti metal film to be formed later. To form.

도 2를 참조하면, 개구부(60) 측면, 저면, 및 몰드막(50) 상에 Ti막을 증착 한다. NH3 가스를 반응 가스로 사용하여 플라즈마 처리한다. 따라서 TiN 막(80)을 형성한다. TiN 막(80)은 일함수가 크고 열적 화학적으로 안정하여 커패시터의 전극으로 유용하게 사용되며, 질화물을 포함하여 확산 방지막으로서도 작용한다. TiN 막(80) 상에 TiAlN 막을 형성한다. 상세하게 TiA4 와 (Al(CH3)3)와 같은 알루미늄 리간드의 혼합 가스를 흘려주면 TiAl이 형성되고, NH3 가스를 형성된 TiAl에 흘려주면 TiAlN 막(90)이 형성된다. 상기 A는 F, Cl, Br, 또는 I이다. TiAlN 막(90)은 일함수가 4.6 내지 5.2V로 크고, 또한 이후 형성될 산화물을 포함하는 유전막 형성시 내산화성이 우수하여 커패시턴스를 극대화 할 수 있다. TiAlN 막(90) 상에 감광제(100)로 채운다. 본 실시예에서는 공정 마진상 형성 및 게거가 용이한 감광제를 사용한다. 또한, 증착 등과 같이 온도 또는 물리적 또는 화학적 반응을 일으키지 않아 하부 금속막들에 가해지는 스트레스가 적다. 그러나 이에 한정되는 것은 아니며, 이후 수행되는 노드 분리 공정, 등에 따라 당업자에게 잘 알려진 물질로 개구부를 채울 수 있다. 감광제(100)는 개구부를 채우고, 몰드막(50) 상에도 형성하여도 무방하다. 상기 결과물을 전면 노광 및 현상하여 TiAlN 막(95)이 노출되도록 몰드막(50) 상부에 형성된 감광제(100)을 제거한다.Referring to FIG. 2, a Ti film is deposited on the side surface, the bottom surface, and the mold layer 50 of the opening 60. Plasma treatment using NH 3 gas as the reaction gas. Thus, the TiN film 80 is formed. Since the TiN film 80 has a large work function and is thermally and chemically stable, it is usefully used as an electrode of a capacitor, and also serves as a diffusion barrier including nitride. A TiAlN film is formed on the TiN film 80. In detail, when a mixed gas of TiA4 and an aluminum ligand such as (Al (CH 3 ) 3 ) is flowed, TiAl is formed, and when the NH 3 gas is flowed into TiAl, a TiAlN film 90 is formed. A is F, Cl, Br, or I. The TiAlN film 90 has a large work function of 4.6 to 5.2V, and also has excellent oxidation resistance when forming a dielectric film including an oxide to be formed thereafter, thereby maximizing capacitance. The TiAlN film 90 is filled with a photosensitive agent 100. In this embodiment, a photoresist that is easy to form and remove process margins is used. In addition, there is little stress on the lower metal layers due to no temperature or physical or chemical reaction such as deposition. However, the present invention is not limited thereto, and the opening may be filled with a material well known to those skilled in the art according to a node separation process, and the like. The photosensitive agent 100 may fill the opening and may also be formed on the mold film 50. The resultant is exposed and developed on the entire surface to remove the photosensitive agent 100 formed on the mold layer 50 so that the TiAlN film 95 is exposed.

도 3을 참조하면, 몰드막(50) 상면이 노출되도록 TiAlN 막(95) 및 TiN 막(85)을 평탄화하여 노드 분리한다. 따라서 하부 전극이 완성된다. 평탄화 방법으로 에치백(Etchback) 공정 등에 의해 수행됨이 바람직하다. 하부 전극이 형성될 TiAlN 막(95) 및 TiN 막(85)을 보호하기 위해, 감광제(100) 노광시 개구부 내부에 채워진 감광제(50)가 제거되지 않도록 광원의 도즈량을 조절함이 바람직하다. 또한, 하부 전극용 TiAlN 막(95) 및 TiN 막(85)을 에치 백함에 있어, 원하는 하부 전극을 형성하기 위해 식각 깊이를 제어함이 바람직하다. 습식 식각액으로 몰드막(50)을 제거한다. Referring to FIG. 3, the TiAlN film 95 and the TiN film 85 are planarized so that the top surface of the mold film 50 is exposed, and the nodes are separated. Thus, the lower electrode is completed. The planarization method is preferably performed by an etchback process or the like. In order to protect the TiAlN film 95 and the TiN film 85 on which the lower electrode is to be formed, it is preferable to adjust the dose of the light source so that the photosensitive agent 50 filled in the opening is not removed when the photosensitive agent 100 is exposed. In addition, in etching back the TiAlN film 95 and the TiN film 85 for the lower electrode, it is preferable to control the etching depth to form a desired lower electrode. The mold layer 50 is removed with a wet etchant.

도 4를 참조하면, 상기 결과물 전면에 유전막(110) 및 상부 전극(120)을 순차적으로 형성한다. 유전막(110)은 금속 산화물로서, 예를 들어 Al2O3, Ta2O5, Y2O3, HfO2, Nb2O5, ZrO2, TiO2, BaO, SrO, BST 등이 있다. 유전막(110)은 상기 금속 산화물들이 단일막으로 형성될 수도 있고, 2 이상의 조합으로 형성된 복합막으로도 형성될 수 있다. 유전막(110)은 ALD(Atomic layer deposition), CVD(Chemical vapor deposition), PVD(Physical vapor deposition) 및 MOCVD(Metal-organic CVD)등의 통상의 유전막 형성 방법에 의해 증착될 수 있다. 바람직하게는 ALD 방법에 의해 증착된다. 상부 전극(120)은 TiN 막 또는 TiAlN 막 각각으로 형성될 수 있다. 바람직하게는 상기 하부 전극과 같이 TiN 막 및 TiAlN 막의 2중막으로 형성될 수 있다. Referring to FIG. 4, the dielectric film 110 and the upper electrode 120 are sequentially formed on the entire surface of the resultant product. The dielectric film 110 may be, for example, Al 2 O 3 , Ta 2 O 5 , Y 2 O 3 , HfO 2 , Nb 2 O 5 , ZrO 2 , TiO 2 , BaO, SrO, BST, or the like. The dielectric layer 110 may be formed of a single layer of the metal oxides, or may be formed of a composite layer formed of a combination of two or more. The dielectric film 110 may be deposited by conventional dielectric film formation methods such as atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), and metal-organic CVD (MOCVD). Preferably it is deposited by ALD method. The upper electrode 120 may be formed of a TiN film or a TiAlN film, respectively. Preferably, the lower electrode may be formed of a double film of a TiN film and a TiAlN film.

본 발명은 하부 전극으로 금속 질화물을 포함하는 제1 금속막, 및 알루미늄을 포함하는 제2 금속막의 이중 막을 사용함으로써, 일함수가 크고 동시에 내산화성이 우수하여 커패시턴스를 극대화한 MIM형 커패시터를 제공할 수 있다. 또한, 하부 전극에 질화물을 포함하여 확산 방지 효과도 갖는다. The present invention uses a double film of a first metal film containing metal nitride and a second metal film containing aluminum as the lower electrode, thereby providing a MIM capacitor having a large work function and excellent oxidation resistance and maximizing capacitance. Can be. In addition, nitride is included in the lower electrode to have a diffusion preventing effect.

또한, 본 발명은 일함수가 크면서 내산화성이 우수한 MIM형 커패시터를 효과 적으로 제조할 수 있는 방법을 제공한다. In addition, the present invention provides a method capable of effectively manufacturing a MIM capacitor having a high work function and excellent oxidation resistance.

이상, 본 발명을 바람직한 실시예들 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.

Claims (7)

반도체 기판에 형성된 하부 전극,A lower electrode formed on the semiconductor substrate, 상기 하부 전극 상에 형성되고 산화물을 포함하는 유전막, 및A dielectric film formed on the lower electrode and including an oxide, and 상기 유전막 상에 형성된 상부 전극을 포함하고, An upper electrode formed on the dielectric layer, 상기 하부 전극은 상기 반도체 기판에 형성되고 금속 질화물을 포함하는 제1 금속막, 및The lower electrode is formed on the semiconductor substrate, and includes a first metal film including metal nitride, and 상기 제1 금속막 상에 형성되고 알루미늄을 포함하는 제2 금속막을 포함하는 것을 특징으로 하는 MIM(Metal-insulator-Metal)형 커패시터. A metal-insulator-metal (MIM) type capacitor comprising a second metal film formed on the first metal film and including aluminum. 제 1 항에 있어서, 상기 제1 금속막은 TiN을 포함하고, The method of claim 1, wherein the first metal film comprises TiN, 상기 제2 금속막은 TiAlN을 포함하는 것을 특징으로 하는 MIM형 커패시터. The second metal film is MIM capacitor, characterized in that it comprises TiAlN. 제 1 항에 있어서, 상기 상부 전극은 TiN, TiAlN, 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 MIM형 커패시터.  The MIM capacitor of claim 1, wherein the upper electrode is any one selected from the group consisting of TiN, TiAlN, and a combination thereof. 제 2 항에 있어서, 상기 반도체 기판은The method of claim 2, wherein the semiconductor substrate is 하부 소자와 상기 MIM형 커패시터를 전기적으로 분리하는 층간 절연충, An interlayer insulating charge electrically separating the lower element and the MIM capacitor, 상기 층간 절연층을 관통하여 형성되고, 도전층으로 이루어진 컨택 플러그, 및A contact plug formed through the interlayer insulating layer and formed of a conductive layer, and 상기 컨택 플러그 상에 형성된 TiSi2 막을 포함하는 것을 특징으로 하는 MIM형 커패시터. And a TiSi 2 film formed on the contact plug. (a) 반도체 기판 상에 TiN을 포함하는 제1 금속막을 형성하는 단계, (a) forming a first metal film including TiN on a semiconductor substrate, (b) 상기 제1 금속막 상에 TiAlN을 포함하는 제2 금속막을 형성하여 하부 전극을 완성하는 단계, (b) forming a second metal film including TiAlN on the first metal film to complete a lower electrode; (c) 상기 하부 전극 상에 유전막을 형성하는 단계, (c) forming a dielectric film on the lower electrode, (d) 상기 유전막 상에 TiN을 포함하는 상부 전극을 형성하는 단계를 포함하는 MIM형 커패시터의 제조 방법. (d) forming a top electrode including TiN on the dielectric film. 제 5 항에 있어서, 상기 (a) 단계는The method of claim 5, wherein step (a) 상기 반도체 기판 상에 Ti막을 형성하는 단계, Forming a Ti film on the semiconductor substrate, 상기 Ti막에 질소를 포함하는 기체로 플라즈마 처리하여 TiN을 포함하는 제1 금속막을 형성하는 것을 특징으로 하는 MIM형 커패시터의 제조 방법. A method of manufacturing a MIM capacitor, characterized in that to form a first metal film containing TiN by plasma treatment with a gas containing nitrogen in the Ti film. 제 6 항에 있어서, 상기 질소를 포함하는 기체는 NH3임을 특징으로 하는 MIM형 커패시터의 제조 방법. The method of claim 6, wherein the nitrogen-containing gas is NH 3 .
KR1020050088712A 2005-09-23 2005-09-23 MIM type capacitors and manufacturing method thereof KR20070034248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088712A KR20070034248A (en) 2005-09-23 2005-09-23 MIM type capacitors and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088712A KR20070034248A (en) 2005-09-23 2005-09-23 MIM type capacitors and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20070034248A true KR20070034248A (en) 2007-03-28

Family

ID=49290707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088712A KR20070034248A (en) 2005-09-23 2005-09-23 MIM type capacitors and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20070034248A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111566833A (en) * 2017-12-29 2020-08-21 应用材料公司 Method for reducing leakage current of storage capacitor for display application

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111566833A (en) * 2017-12-29 2020-08-21 应用材料公司 Method for reducing leakage current of storage capacitor for display application
CN111566833B (en) * 2017-12-29 2024-02-23 应用材料公司 Method for reducing leakage current of storage capacitor for display application

Similar Documents

Publication Publication Date Title
US7897454B2 (en) Metal-insulator-metal capacitor and fabrication method thereof
JP3976462B2 (en) Manufacturing method of semiconductor device
US6825129B2 (en) Method for manufacturing memory device
CN100524753C (en) Semiconductor device and method for fabricating the same
US6559025B2 (en) Method for manufacturing a capacitor
US6162671A (en) Method of forming capacitors having high dielectric constant material
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
JP2001237400A (en) Method of manufacturing capacitor of semiconductor device
KR100728959B1 (en) Method for forming capacitor of semiconductor device
JP2000156479A (en) Semiconductor memory and fabrication thereof
JPH08330544A (en) Forming method of lower electrode of high-permittivity capacitor
US6030866A (en) Method of manufacturing a capacitor
JP2005136414A (en) Capacitor, semiconductor element provided with same, and manufacturing method thereof
US8298909B2 (en) Semiconductor device and method for fabricating the same
US20030161081A1 (en) Electronic microcomponent including a capacitive structure, and process for producing it
KR19980040642A (en) Capacitor manufacturing method of semiconductor memory device
KR20070034248A (en) MIM type capacitors and manufacturing method thereof
JP2001210807A (en) Method for manufacturing capacitor of semiconductor element
KR100624326B1 (en) Method of Forming Capacitor in Semiconductor Device
KR100677769B1 (en) Capacitor and method for fabricating the same
KR100418587B1 (en) Method of forming semiconductor memory device having electroplating electrode
TW479353B (en) Manufacturing method of MIM capacitor
KR100406547B1 (en) Method for fabricating capacitor in semiconductor memory device
KR100683485B1 (en) Method of manufacturing capacitor for semiconductor device
KR100411300B1 (en) Capacitor in semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid