KR102641942B1 - Method of reducing leakage current of storage capacitors for display applications - Google Patents

Method of reducing leakage current of storage capacitors for display applications Download PDF

Info

Publication number
KR102641942B1
KR102641942B1 KR1020227026759A KR20227026759A KR102641942B1 KR 102641942 B1 KR102641942 B1 KR 102641942B1 KR 1020227026759 A KR1020227026759 A KR 1020227026759A KR 20227026759 A KR20227026759 A KR 20227026759A KR 102641942 B1 KR102641942 B1 KR 102641942B1
Authority
KR
South Korea
Prior art keywords
metal electrode
capacitor
forming
nitride
degrees celsius
Prior art date
Application number
KR1020227026759A
Other languages
Korean (ko)
Other versions
KR20220114660A (en
Inventor
유지아 자이
샹신 루이
라이 자오
수 영 최
잘쟌 제리 첸
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220114660A publication Critical patent/KR20220114660A/en
Application granted granted Critical
Publication of KR102641942B1 publication Critical patent/KR102641942B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 방법은, 기판 위에 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 금속 전극을 노출시키는 단계를 포함한다. 기판은, 질소 함유 플라즈마에 금속 전극이 노출될 때, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지되며, 그 노출은 금속 전극의 표면을 질화물로 변환시킨다. 방법은, 동일한 프로세싱 챔버에서 금속 전극의 질화물 표면 상에 고 K 유전체 층을 형성하는 단계를 더 포함한다. 금속 전극의 플라즈마 처리로 인해, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다.Embodiments of the present disclosure generally relate to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. The method includes forming a metal electrode on a substrate; and exposing the metal electrode to a nitrogen-containing plasma in a processing chamber. The substrate is maintained at a temperature ranging from about 20 degrees Celsius to about 200 degrees Celsius when the metal electrode is exposed to a nitrogen-containing plasma, which exposure converts the surface of the metal electrode to nitride. The method further includes forming a high K dielectric layer on the nitride surface of the metal electrode in the same processing chamber. Due to the plasma treatment of the metal electrode, the leakage current of the MIM capacitor is reduced and the breakdown field of the MIM capacitor is improved.

Description

디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법{METHOD OF REDUCING LEAKAGE CURRENT OF STORAGE CAPACITORS FOR DISPLAY APPLICATIONS}Method for reducing leakage current of storage capacitors for display applications {METHOD OF REDUCING LEAKAGE CURRENT OF STORAGE CAPACITORS FOR DISPLAY APPLICATIONS}

[0001] 본 개시내용의 실시예들은 일반적으로, 디스플레이 디바이스들을 위한 고 유전 상수(고 K) 값을 갖는 유전체 층을 포함하는 층 스택(stack)을 형성하기 위한 방법에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 TFT(thin-film transistor) 회로들에서 사용되는 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다.[0001] Embodiments of the present disclosure generally relate to a method for forming a layer stack comprising a dielectric layer with a high dielectric constant (high K) value for display devices. More specifically, embodiments of the present disclosure relate to a method for forming a metal-insulator-metal (MIM) capacitor for use in thin-film transistor (TFT) circuits.

[0002] 디스플레이 디바이스들은 광범위한 전자 애플리케이션들, 이를테면, TV들, 모니터들, 모바일 폰들, MP3 플레이어들, e-북 리더들, PDA(personal digital assistant)들 등에 대해 광범위하게 사용되어 왔다. 일부 디바이스들에서, 디스플레이 패널의 백플레인 내의 픽셀 회로는 디스플레이 스크린의 각각의 픽셀의 컬러 또는 휘도를 제어하기 위해 TFT들 및 커패시터들을 활용한다. 커패시터들은 구동 TFT의 게이트 전압을 유지하기 위해 전하를 홀딩하고, 그에 따라, 2개의 결과적인 프레임 리프레시(refresh)들 사이에 컬러 또는 휘도가 유지된다. TFT 회로 내의 저장 커패시터(storage capacitor)는 일반적으로, 2개의 금속 전극들 사이에 배치된 유전체 재료의 층을 포함하는 MIM 구조이다. 커패시턴스는 유전체 재료의 유전 상수 및 커패시터의 면적에 의해 결정된다.[0002] Display devices have been widely used for a wide range of electronic applications, such as TVs, monitors, mobile phones, MP3 players, e-book readers, personal digital assistants (PDAs), etc. In some devices, pixel circuitry within the backplane of the display panel utilizes TFTs and capacitors to control the color or brightness of each pixel of the display screen. Capacitors hold charge to maintain the gate voltage of the driving TFT, thus maintaining color or brightness between two resulting frame refreshes. A storage capacitor in a TFT circuit is typically a MIM structure comprising a layer of dielectric material disposed between two metal electrodes. Capacitance is determined by the dielectric constant of the dielectric material and the area of the capacitor.

[0003] 종래에, 약 7의 유전 상수를 갖는 실리콘 질화물이 유전체 재료로서 사용되었다. 디스플레이의 해상도가 증가됨에 따라, 각각의 픽셀의 면적이 계속 축소되고 있다. 따라서, 저장 커패시터를 위한 면적은 매우 제한적이다. 동일한 커패시턴스를 달성하기 위해, 고 K 재료, 이를테면 지르코늄 이산화물(ZrO2)이 유전체 재료로서 활용된다. 그러나, ZrO2는 실리콘 질화물과 비교할 때 더 낮은 전자 에너지 밴드 갭을 갖는다. ZrO2가 최하부 및 최상부 전극들과 통합될 때, 커패시터 누설 전류가 높고, 브레이크다운 필드가 낮으며, 이는 디스플레이 디바이스를 덜 안정적이고 덜 신뢰성 있게 만든다. [0003] Conventionally, silicon nitride, which has a dielectric constant of about 7, has been used as a dielectric material. As the resolution of displays increases, the area of each pixel continues to shrink. Therefore, the area for the storage capacitor is very limited. To achieve the same capacitance, high K materials such as zirconium dioxide (ZrO 2 ) are utilized as dielectric materials. However, ZrO 2 has a lower electronic energy band gap when compared to silicon nitride. When ZrO 2 is integrated with the bottom and top electrodes, the capacitor leakage current is high and the breakdown field is low, which makes the display device less stable and reliable.

[0004] 따라서, 안정적이고 신뢰성 있는 디스플레이 디바이스들을 제조하기 위한 MIM 커패시터를 형성하기 위한 방법이 필요하다.[0004] Accordingly, there is a need for a method for forming a MIM capacitor for manufacturing stable and reliable display devices.

[0005] 본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 일 실시예에서, 커패시터는 제1 금속 전극, 및 제1 금속 전극 상에 배치된 질화물을 포함한다. 질화물은 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 형성된다. 커패시터는 질화물 상에 배치된 고 K 유전체 층, 및 고 K 유전체 층 상에 배치된 제2 금속 전극을 더 포함한다.[0005] Embodiments of the present disclosure generally relate to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. In one embodiment, the capacitor includes a first metal electrode and a nitride disposed on the first metal electrode. Nitride is formed at temperatures ranging from about 20 degrees Celsius to about 200 degrees Celsius. The capacitor further includes a high K dielectric layer disposed on the nitride, and a second metal electrode disposed on the high K dielectric layer.

[0006] 다른 실시예에서, 방법은 기판 상에 제1 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 제1 금속 전극을 노출시키는 단계를 포함한다. 제1 금속 전극의 일부는 4.33 eV 초과의 일 함수를 갖는 질화물로 변환된다. 질화물은 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 형성된다. 방법은 프로세싱 챔버에서 질화물 상에 고 K 유전체 층을 형성하는 단계; 및 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계를 더 포함한다.[0006] In another embodiment, a method includes forming a first metal electrode on a substrate; and exposing the first metal electrode to a nitrogen-containing plasma in a processing chamber. A portion of the first metal electrode is converted to nitride with a work function greater than 4.33 eV. Nitride is formed at temperatures ranging from about 20 degrees Celsius to about 200 degrees Celsius. The method includes forming a high K dielectric layer on nitride in a processing chamber; and forming a second metal electrode on the high K dielectric layer.

[0007] 다른 실시예에서, 방법은 기판 상에 제1 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 제1 금속 전극을 노출시키는 단계를 포함한다. 기판은 섭씨 약 50도 내지 섭씨 약 180도의 범위의 온도로 유지되고, 제1 금속 전극의 일부는 질화물로 변환된다. 방법은 프로세싱 챔버에서 질화물 상에 고 K 유전체 층을 형성하는 단계; 및 고 K 유전체 층 상에 제2 금속 전극을 형성하는 단계를 더 포함한다.[0007] In another embodiment, a method includes forming a first metal electrode on a substrate; and exposing the first metal electrode to a nitrogen-containing plasma in a processing chamber. The substrate is maintained at a temperature ranging from about 50 degrees Celsius to about 180 degrees Celsius, and a portion of the first metal electrode is converted to nitride. The method includes forming a high K dielectric layer on nitride in a processing chamber; and forming a second metal electrode on the high K dielectric layer.

[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 일 실시예에 따른, 금속 층을 처리하기 위해 사용될 수 있는 프로세싱 챔버의 단면도이다.
[0010] 도 2는 본 개시내용의 일 실시예에 따른, 금속 층을 처리하기 위해 사용될 수 있는 프로세싱 챔버의 단면도이다.
[0011] 도 3은 본 개시내용의 일 실시예에 따른, MIM 커패시터를 형성하기 위한 방법의 흐름도이다.
[0012] 도 4a 내지 도 4d는 도 3의 방법의 상이한 스테이지들 동안의 MIM 커패시터의 개략적인 단면도들을 예시한다.
[0013] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.[0008] In such a way that the above-enumerated features of the disclosure may be understood in detail, a more specific description of the disclosure briefly summarized above may be made with reference to the embodiments, some of which are appended to the present disclosure. Illustrated in the drawings. However, it should be noted that the accompanying drawings illustrate only exemplary embodiments of the present disclosure and should not be considered limiting the scope of the present disclosure, as the present disclosure may permit other equally effective embodiments. Because you can.
[0009] Figure 1 is a cross-sectional view of a processing chamber that may be used to process a metal layer, according to one embodiment of the present disclosure.
[0010] Figure 2 is a cross-sectional view of a processing chamber that may be used to process a metal layer, according to one embodiment of the present disclosure.
[0011] Figure 3 is a flow diagram of a method for forming a MIM capacitor, according to one embodiment of the present disclosure.
[0012] Figures 4A-4D illustrate schematic cross-sectional views of a MIM capacitor during different stages of the method of Figure 3.
[0013] To facilitate understanding, identical reference numbers have been used where possible to designate identical elements that are common to the drawings. It is contemplated that elements and features of one embodiment may be beneficially incorporated into other embodiments without further explanation.

[0014] 본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한 MIM(metal-insulator-metal) 커패시터를 형성하기 위한 방법에 관한 것이다. 방법은, 기판 위에 금속 전극을 형성하는 단계; 및 프로세싱 챔버에서 질소 함유 플라즈마에 금속 전극을 노출시키는 단계를 포함한다. 기판은, 질소 함유 플라즈마에 금속 전극이 노출될 때, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지되며, 그 노출은 금속 전극의 표면을 질화물로 변환시킨다. 방법은, 동일한 프로세싱 챔버에서 금속 전극의 질화물 표면 상에 고 K 유전체 층을 형성하는 단계를 더 포함한다. 금속 전극의 플라즈마 처리로 인해, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다.[0014] Embodiments of the present disclosure generally relate to a method for forming a metal-insulator-metal (MIM) capacitor for display applications. The method includes forming a metal electrode on a substrate; and exposing the metal electrode to a nitrogen-containing plasma in a processing chamber. The substrate is maintained at a temperature ranging from about 20 degrees Celsius to about 200 degrees Celsius when the metal electrode is exposed to a nitrogen-containing plasma, which exposure converts the surface of the metal electrode to nitride. The method further includes forming a high K dielectric layer on the nitride surface of the metal electrode in the same processing chamber. Due to the plasma treatment of the metal electrode, the leakage current of the MIM capacitor is reduced and the breakdown field of the MIM capacitor is improved.

[0015] 본원에서 사용되는 바와 같은 "위", "아래", "사이", 및 "상"이라는 용어들은 다른 층들에 대한 하나의 층의 상대적인 포지션을 지칭한다. 따라서, 예컨대, 다른 층 위 또는 아래에 배치된 하나의 층은 다른 층과 직접 접촉할 수 있거나, 또는 하나 이상의 개재 층들을 가질 수 있다. 더욱이, 층들 사이에 배치된 하나의 층은 2개의 층들과 직접 접촉할 수 있거나, 또는 하나 이상의 개재 층들을 가질 수 있다. 대조적으로, 제2 층 "상"의 제1 층은 제2 층과 접촉한다. 부가적으로, 다른 층들에 대한 하나의 층의 상대적인 포지션은, 기판의 절대 배향의 고려 없이, 동작들이 기판에 대하여 수행되는 것을 가정하여 제공된다.[0015] As used herein, the terms “above,” “below,” “between,” and “on” refer to the relative position of one layer with respect to other layers. Thus, for example, one layer disposed above or below another layer may be in direct contact with the other layer, or may have one or more intervening layers. Moreover, one layer disposed between the layers may be in direct contact with the two layers, or may have one or more intervening layers. In contrast, the first layer “on” the second layer is in contact with the second layer. Additionally, the relative position of one layer with respect to other layers is provided assuming that operations are performed relative to the substrate, without consideration of the absolute orientation of the substrate.

[0016] 도 1은 본원에서 논의되는 실시예들을 수행하기 위해 사용될 수 있는 CVD(chemical vapor deposition) 프로세싱 챔버(100)의 일 실시예의 개략적인 단면도이다. 챔버(100) 내에서, 금속 전극이 질소 함유 플라즈마 또는 산소 함유 플라즈마로 처리될 수 있다. 부가적으로 또는 대안적으로, 처리된 금속 전극 상에 고 K 유전체 층, 이를테면 ZrO2 층이 증착될 수 있다. 하나의 적합한 CVD 프로세싱 챔버, 이를테면 PECVD(plasma enhanced CVD) 프로세싱 챔버는, 캘리포니아, 산타클라라에 위치된 Applied Materials, Inc.로부터 입수가능하다. 다른 제조자들로부터의 증착 챔버들을 포함하는 다른 증착 챔버들이 본 개시내용을 실시하기 위해 활용될 수 있다는 것이 고려된다.[0016] Figure 1 is a schematic cross-sectional view of one embodiment of a chemical vapor deposition (CVD) processing chamber 100 that may be used to perform embodiments discussed herein. Within chamber 100, a metal electrode may be treated with a nitrogen-containing plasma or an oxygen-containing plasma. Additionally or alternatively, a high K dielectric layer, such as a ZrO 2 layer, may be deposited on the treated metal electrode. One suitable CVD processing chamber, such as a plasma enhanced CVD (PECVD) processing chamber, is available from Applied Materials, Inc., located in Santa Clara, California. It is contemplated that other deposition chambers may be utilized to practice the present disclosure, including deposition chambers from other manufacturers.

[0017] 챔버(100)는 일반적으로, 하나 이상의 벽들(142), 최하부(104), 및 덮개(112)를 포함하며, 이들은 프로세스 볼륨(106)을 한정한다. 가스 분배 플레이트(110) 및 기판 지지 조립체(130)가 프로세스 볼륨(106) 내에 배치된다. 프로세스 볼륨(106)은 기판(102)이 챔버(100) 내로 그리고 밖으로 이송될 수 있도록 벽(142)을 통해 형성된 슬릿 밸브 개구(108)를 통해 접근된다. [0017] Chamber 100 generally includes one or more walls 142, a bottom 104, and a lid 112, which define a process volume 106. A gas distribution plate 110 and substrate support assembly 130 are disposed within process volume 106. Process volume 106 is accessed through a slit valve opening 108 formed through wall 142 to allow substrates 102 to be transferred into and out of chamber 100.

[0018] 기판 지지 조립체(130)는 기판(102)을 지지하기 위한 기판 수용 표면(132)을 포함한다. 스템(134)은 기판 지지 조립체(130)를 리프트 시스템(136)에 커플링시키며, 리프트 시스템(136)은 기판 이송 포지션과 프로세싱 포지션 사이에서 기판 지지 조립체(130)를 상승 및 하강시킨다. 섀도우 프레임(133)이 기판(102)의 에지 상의 증착을 방지하기 위해 프로세싱 동안 기판(102)의 주변부 위에 선택적으로 배치될 수 있다. 리프트 핀들(138)은 기판 지지 조립체(130)를 통해 이동가능하게 배치되고, 그리고 기판 수용 표면(132)으로부터 기판(102)을 이격시키도록 적응된다. 기판 지지 조립체(130)는 또한, 가열 및/또는 냉각 엘리먼트들(139)을 포함할 수 있으며, 가열 및/또는 냉각 엘리먼트들(139)은, 미리 결정된 온도, 이를테면, 섭씨 약 200도 이하, 예컨대, 섭씨 약 20도 내지 섭씨 약 200도, 또는 섭씨 약 50도 내지 섭씨 약 180도로, 기판 지지 조립체(130)를 유지하기 위해 활용된다. 일 실시예에서, 기판 지지 조립체(130)는 프로세싱 동안 섭씨 약 100도 내지 섭씨 약 150도로 유지된다. [0018] The substrate support assembly 130 includes a substrate receiving surface 132 for supporting a substrate 102. Stem 134 couples substrate support assembly 130 to lift system 136, which raises and lowers substrate support assembly 130 between a substrate transfer position and a processing position. A shadow frame 133 may optionally be placed over the periphery of the substrate 102 during processing to prevent deposition on the edges of the substrate 102. Lift pins 138 are disposed movably through the substrate support assembly 130 and are adapted to space the substrate 102 from the substrate receiving surface 132 . Substrate support assembly 130 may also include heating and/or cooling elements 139 that can be heated to a predetermined temperature, such as below about 200 degrees Celsius, e.g. , from about 20 degrees Celsius to about 200 degrees Celsius, or from about 50 degrees Celsius to about 180 degrees Celsius, is utilized to maintain the substrate support assembly 130. In one embodiment, the substrate support assembly 130 is maintained at a temperature of about 100 degrees Celsius to about 150 degrees Celsius during processing.

[0019] 기판 지지 조립체(130)는 또한, 기판 지지 조립체(130)의 주변부 주위에 RF 리턴 경로를 제공하기 위해 접지 스트랩들(131)을 포함할 수 있다. [0019] The substrate support assembly 130 may also include ground straps 131 to provide an RF return path around the perimeter of the substrate support assembly 130.

[0020] 가스 분배 플레이트(110)는 이의 주변부에서 서스펜션(suspension)(114)에 의해 챔버(100)의 벽(142) 또는 덮개(112)에 커플링된다. 가스 분배 플레이트(110)는 또한, 가스 분배 플레이트(110)의 직진도/곡률을 제어하고 그리고/또는 처짐을 방지하는 것을 보조하기 위해, 하나 이상의 중앙 지지부들(116)에 의해 덮개(112)에 커플링된다. 하나 이상의 중앙 지지부들(116)이 활용될 수 있다는 것이 고려된다. 가스 분배 플레이트(110)는 상이한 치수들을 갖는 상이한 구성들을 가질 수 있다. 가스 분배 플레이트(110)는 하류 표면(150)을 갖는다. 복수의 애퍼처(aperture)들(111)이 가스 분배 플레이트(110)를 통해 형성된다. 하류 표면(150)은 기판 지지 조립체(130) 상에 배치된 기판(102)의 상부 표면(118)을 향한다. 애퍼처들(111)은 가스 분배 플레이트(110)에 걸쳐 상이한 형상들, 개수, 밀도들, 치수들, 및 분포들을 가질 수 있다. 일 실시예에서, 애퍼처들(111)의 직경은 약 0.01 인치 내지 약 1 인치에서 선택될 수 있다. [0020] The gas distribution plate 110 is coupled at its periphery to the wall 142 or cover 112 of the chamber 100 by a suspension 114. The gas distribution plate 110 is also attached to the lid 112 by one or more central supports 116 to help control the straightness/curvature of the gas distribution plate 110 and/or prevent sagging. are coupled. It is contemplated that more than one central support 116 may be utilized. Gas distribution plate 110 can have different configurations with different dimensions. Gas distribution plate 110 has a downstream surface 150. A plurality of apertures 111 are formed through the gas distribution plate 110. Downstream surface 150 faces upper surface 118 of substrate 102 disposed on substrate support assembly 130. Apertures 111 may have different shapes, numbers, densities, dimensions, and distributions across gas distribution plate 110 . In one embodiment, the diameter of apertures 111 may be selected from about 0.01 inch to about 1 inch.

[0021] 가스 소스(120)는 하나 이상의 가스들을 덮개(112)를 통해 그리고 이어서 가스 분배 플레이트(110)에 형성된 애퍼처(111)를 통해 프로세스 볼륨(106)으로 제공하기 위해 덮개(112)에 커플링된다. 가스 소스(120)는 질소 함유 가스 소스일 수 있다. 진공 펌프(109)가 프로세스 볼륨(106) 내의 가스를 미리 결정된 압력으로 유지하기 위해 챔버(100)에 커플링된다. [0021] The gas source 120 is connected to the cover 112 to provide one or more gases through the cover 112 and then to the process volume 106 through the aperture 111 formed in the gas distribution plate 110. are coupled. Gas source 120 may be a nitrogen-containing gas source. A vacuum pump 109 is coupled to the chamber 100 to maintain the gas within the process volume 106 at a predetermined pressure.

[0022] RF 전력 소스(122)가 RF 전력을 제공하기 위해 덮개(112) 및/또는 가스 분배 플레이트(110)에 커플링되며, 그 RF 전력은, 하나 이상의 가스들, 이를테면 질소 함유 가스로부터 가스 분배 플레이트(110)와 기판 지지 조립체(130) 사이에 플라즈마가 생성될 수 있도록, 가스 분배 플레이트(110)와 기판 지지 조립체(130) 사이에 전기장을 생성한다. RF 전력은 다양한 RF 주파수들로 인가될 수 있다. 예컨대, RF 전력은 약 0.3 MHz 내지 약 200 MHz의 주파수로 인가될 수 있다. 일 실시예에서, RF 전력은 13.56 MHz의 주파수로 제공된다. [0022] An RF power source 122 is coupled to the cover 112 and/or the gas distribution plate 110 to provide RF power, the RF power being generated from one or more gases, such as a nitrogen-containing gas. An electric field is created between the gas distribution plate 110 and the substrate support assembly 130 such that a plasma can be generated between the distribution plate 110 and the substrate support assembly 130. RF power may be applied at various RF frequencies. For example, RF power may be applied at a frequency of about 0.3 MHz to about 200 MHz. In one embodiment, RF power is provided at a frequency of 13.56 MHz.

[0023] 원격 플라즈마 소스(124), 이를테면 유도성 커플링 원격 플라즈마 소스가 또한, 가스 소스(120)와 가스 분배 플레이트(110) 사이에 커플링될 수 있다. 기판들의 프로세싱 사이에, 챔버 컴포넌트들을 세정하기 위해 활용되는 플라즈마를 원격으로 제공하기 위해, 원격 플라즈마 소스(124)에서 세정 가스가 에너자이징(energize)될 수 있다. 프로세스 볼륨(106)에 진입하는 세정 가스는 전력 소스(122)에 의해 가스 분배 플레이트(110)에 제공된 RF 전력에 의해 추가로 여기될 수 있다. 적합한 세정 가스들은 NF3, F2, 및 SF6를 포함한다(그러나 이에 제한되지는 않음).[0023] A remote plasma source 124, such as an inductively coupled remote plasma source, may also be coupled between the gas source 120 and the gas distribution plate 110. Between processing of substrates, a cleaning gas may be energized at a remote plasma source 124 to remotely provide plasma utilized to clean chamber components. Cleaning gas entering process volume 106 may be further excited by RF power provided by power source 122 to gas distribution plate 110 . Suitable cleaning gases include (but are not limited to) NF 3 , F 2 , and SF 6 .

[0024] 일 실시예에서, 챔버(100)에서 프로세싱될 수 있는 기판(102)은 10,000 cm2 이상, 이를테면 25,000 cm2 이상, 예컨대 약 55,000 cm2 이상의 표면적을 가질 수 있다. 프로세싱 후에, 더 작은 다른 디바이스들을 형성하기 위해 기판이 커팅될 수 있다는 것이 이해된다.[0024] In one embodiment, the substrate 102 that can be processed in chamber 100 can have a surface area of at least 10,000 cm 2 , such as at least 25,000 cm 2 , such as at least about 55,000 cm 2 . It is understood that after processing, the substrate can be cut to form other smaller devices.

[0025] 도 2는 본원에서 논의되는 실시예들을 실시하기 위해 사용될 수 있는 ALD(atomic layer deposition) 챔버(200)의 개략적인 단면도이다. 챔버(200) 내에서, 금속 전극이 질소 함유 플라즈마 또는 산소 함유 플라즈마로 처리될 수 있다. 부가적으로 또는 대안적으로, 처리된 금속 전극 상에 고 K 유전체 층, 이를테면 ZrO2 층이 증착될 수 있다. 일 실시예에서, ALD 챔버(200)는 PE-ALD(plasma enhanced ALD) 챔버이다. 챔버(200)는 일반적으로, 챔버 바디(202), 덮개 조립체(204), 기판 지지 조립체(206), 및 프로세스 키트(250)를 포함한다. 덮개 조립체(204)는 챔버 바디(202) 상에 배치되며, 기판 지지 조립체(206)는 챔버 바디(202) 내에 적어도 부분적으로 배치된다. 챔버 바디(202)는 프로세싱 챔버(200) 내부로의 접근을 제공하기 위해, 챔버 바디(202)의 측벽에 형성된 슬릿 밸브 개구(208)를 포함한다. 일부 실시예들에서, 챔버 바디(202)는 진공 시스템(예컨대, 진공 펌프)과 유체 연통하는 하나 이상의 애퍼처들을 포함한다. 애퍼처들은 챔버(200) 내의 가스들을 위한 출구를 제공한다. 덮개 조립체(204)는 하나 이상의 차동 펌프 및 퍼지 조립체들(220)을 포함한다. 차동 펌프 및 퍼지 조립체들(220)은 벨로즈(222)로 덮개 조립체(204)에 탑재된다. 벨로즈(222)는 펌프 및 퍼지 조립체들(220)로 하여금, 가스 누설들에 대한 밀봉을 여전히 유지하면서 덮개 조립체(204)에 대하여 수직으로 이동할 수 있게 한다. 프로세스 키트(250)가 프로세싱 포지션으로 상승될 때, 프로세스 키트(250) 상의 제1 밀봉부(286) 및 제2 밀봉부(288)는 차동 펌프 및 퍼지 조립체들(220)과 접촉하게 된다. 차동 펌프 및 퍼지 조립체들(220)은 진공 시스템(미도시)과 연결되고, 낮은 압력으로 유지된다. [0025] Figure 2 is a schematic cross-sectional view of an atomic layer deposition (ALD) chamber 200 that may be used to practice embodiments discussed herein. Within chamber 200, a metal electrode may be treated with a nitrogen-containing plasma or an oxygen-containing plasma. Additionally or alternatively, a high K dielectric layer, such as a ZrO 2 layer, may be deposited on the treated metal electrode. In one embodiment, ALD chamber 200 is a plasma enhanced ALD (PE-ALD) chamber. Chamber 200 generally includes a chamber body 202, a lid assembly 204, a substrate support assembly 206, and a process kit 250. Lid assembly 204 is disposed on chamber body 202 and substrate support assembly 206 is disposed at least partially within chamber body 202. Chamber body 202 includes a slit valve opening 208 formed in a side wall of chamber body 202 to provide access to the interior of processing chamber 200. In some embodiments, chamber body 202 includes one or more apertures in fluid communication with a vacuum system (eg, a vacuum pump). Apertures provide an exit for gases within chamber 200. Lid assembly 204 includes one or more differential pump and purge assemblies 220. Differential pump and purge assemblies 220 are mounted on lid assembly 204 with bellows 222. Bellows 222 allows pump and purge assemblies 220 to move vertically relative to lid assembly 204 while still maintaining a seal against gas leaks. When the process kit 250 is raised to the processing position, the first seal 286 and second seal 288 on the process kit 250 come into contact with the differential pump and purge assemblies 220. Differential pump and purge assemblies 220 are connected to a vacuum system (not shown) and maintained at low pressure.

[0026] 도 2에 도시된 바와 같이, 덮개 조립체(204)는 챔버(200) 내에 그리고/또는 프로세스 키트(250) 내에 반응성 종의 플라즈마를 생성할 수 있는 RF 캐소드(210)를 포함한다. RF 캐소드(210)는 전기 가열 엘리먼트들(미도시)에 의해 가열될 수 있고, 냉각 유체들의 순환에 의해 냉각될 수 있다. 가스들을 반응성 종으로 활성화시키고 반응성 종의 플라즈마를 유지할 수 있는 임의의 전력 소스가 사용될 수 있다. 예컨대, RF 또는 MV(microwave) 기반 전력 방전 기법들이 사용될 수 있다. 활성화는 또한, 열 기반 기법, 가스 분해 기법, 고강도 광 소스(예컨대, UV 에너지), 또는 x-선 소스에 대한 노출에 의해 생성될 수 있다. [0026] As shown in FIG. 2, the lid assembly 204 includes an RF cathode 210 that can generate a plasma of reactive species within the chamber 200 and/or within the process kit 250. The RF cathode 210 can be heated by electrical heating elements (not shown) and cooled by circulation of cooling fluids. Any power source capable of activating gases into reactive species and maintaining a plasma of the reactive species can be used. For example, RF or microwave (MV) based power discharge techniques may be used. Activation can also be produced by exposure to heat-based techniques, gas decomposition techniques, high intensity light sources (eg, UV energy), or x-ray sources.

[0027] 기판 지지 조립체(206)는 챔버 바디(202) 내에 적어도 부분적으로 배치될 수 있다. 기판 지지 조립체(206)는 챔버 바디 내의 프로세싱을 위해 기판(102)을 지지하기 위한 기판 지지 부재 또는 서셉터(susceptor)(230)를 포함한다. 서셉터(230)는, 챔버 바디(202)의 최하부 표면에 형성된 하나 이상의 개구들(226)을 통해 연장되는 샤프트(224) 또는 샤프트들(224)을 통해, 기판 리프트 메커니즘(미도시)에 커플링된다. 기판 리프트 메커니즘은 샤프트들(224) 주위로부터의 진공 누설을 방지하는 벨로즈(228)에 의해 챔버 바디(202)에 가요적으로(flexibly) 밀봉된다. 기판 리프트 메커니즘은 서셉터(230)로 하여금, 챔버(200) 내에서, 도시된 바와 같은 하부 로봇 진입 포지션과 프로세싱, 프로세스 키트 이송 및 기판 이송 포지션들 사이에 수직으로 이동될 수 있게 한다. 일부 실시예들에서, 기판 리프트 메커니즘은 설명된 포지션들보다 더 적은 포지션들 사이에서 이동한다.[0027] The substrate support assembly 206 may be disposed at least partially within the chamber body 202. Substrate support assembly 206 includes a substrate support member or susceptor 230 to support a substrate 102 for processing within the chamber body. The susceptor 230 is coupled to a substrate lift mechanism (not shown) via a shaft 224 or shafts 224 extending through one or more openings 226 formed in the lowermost surface of the chamber body 202. It rings. The substrate lift mechanism is flexibly sealed to the chamber body 202 by a bellows 228 that prevents vacuum leakage from around the shafts 224. The substrate lift mechanism allows the susceptor 230 to be moved vertically within the chamber 200 between the lower robot entry position and processing, process kit transfer and substrate transfer positions as shown. In some embodiments, the substrate lift mechanism moves between fewer positions than described.

[0028] 도 2에 도시된 바와 같이, 서셉터(230)는 하나 이상의 리프트 핀들(236)을 수용하기 위해 서셉터(230)를 관통하는 하나 이상의 보어(bore)들(234)을 포함한다. 각각의 리프트 핀(236)은 리프트 핀(236)이 보어(234) 내에서 자유롭게 슬라이딩할 수 있도록 탑재된다. 지지 조립체(206)는, 지지 조립체(206)가 하부 포지션에 있을 때, 리프트 핀들(236)의 상부 표면이 서셉터(230)의 기판 지지 표면(238) 위에 위치될 수 있도록, 이동가능하다. 반대로, 지지 조립체(206)가 상승 포지션에 있을 때, 리프트 핀들(236)의 상부 표면은 서셉터(230)의 상부 기판 지지 표면(238) 아래에 위치되거나 또는 서셉터(230)의 상부 기판 지지 표면(238)과 실질적으로 평면으로 위치된다. 챔버 바디(202)와 접촉할 때, 리프트 핀들(236)은 기판(102)의 하부 표면을 밀어서 서셉터(230)로부터 기판을 리프팅한다. 반대로, 서셉터(230)가 리프트 핀들(236)로부터 기판(102)을 상승시킬 수 있다.[0028] As shown in FIG. 2, the susceptor 230 includes one or more bores 234 penetrating the susceptor 230 to receive one or more lift pins 236. Each lift pin 236 is mounted such that the lift pin 236 can freely slide within the bore 234. The support assembly 206 is movable such that the upper surface of the lift pins 236 can be positioned over the substrate support surface 238 of the susceptor 230 when the support assembly 206 is in the lower position. Conversely, when the support assembly 206 is in the raised position, the upper surface of the lift pins 236 is positioned below the upper substrate support surface 238 of the susceptor 230 or the upper substrate support surface of the susceptor 230. It is positioned substantially flush with surface 238. When in contact with chamber body 202, lift pins 236 push the lower surface of substrate 102 and lift the substrate from susceptor 230. Conversely, susceptor 230 may lift substrate 102 from lift pins 236 .

[0029] 일부 실시예들에서, 기판(102)은, 진공 척(미도시), 정전 척(미도시), 또는 기계 클램프(미도시)를 사용하여, 서셉터(230)에 고정될 수 있다. 서셉터(230)의 온도는, 프로세싱의 성능을 개선하도록, 프로세스 키트(250) 및 기판(102)의 온도에 영향을 미치기 위해, ALD 챔버(200) 내의 프로세싱 동안 (예컨대, 프로세스 제어기에 의해) 제어될 수 있다. 서셉터(230)는, 예컨대, 서셉터(230) 내의 전기 가열 엘리먼트들(미도시)에 의해 가열될 수 있다. 서셉터(230)의 온도는 챔버(200) 내의 고온계들(미도시)에 의해 결정될 수 있다. [0029] In some embodiments, the substrate 102 may be secured to the susceptor 230 using a vacuum chuck (not shown), an electrostatic chuck (not shown), or a mechanical clamp (not shown). . The temperature of the susceptor 230 is adjusted (e.g., by a process controller) during processing within the ALD chamber 200 to influence the temperature of the process kit 250 and the substrate 102 to improve the performance of the processing. It can be controlled. The susceptor 230 may be heated, for example, by electrical heating elements (not shown) within the susceptor 230. The temperature of the susceptor 230 may be determined by pyrometers (not shown) within the chamber 200.

[0030] 일부 실시예들에서, 서셉터(230)는 하나 이상의 밀봉부들(239)을 포함할 수 있는 프로세스 키트 절연 버튼들(237)을 포함한다. 프로세스 키트 절연 버튼들(237)은 서셉터(230) 상에 프로세스 키트(250)를 지탱하기 위해 사용될 수 있다. 프로세스 키트 절연 버튼들(237) 내의 하나 이상의 밀봉부들(239)은, 서셉터가 프로세스 키트(250)를 프로세싱 포지션으로 리프팅할 때, 압축된다. [0030] In some embodiments, the susceptor 230 includes process kit isolation buttons 237 that may include one or more seals 239. Process kit isolation buttons 237 may be used to hold the process kit 250 on the susceptor 230. One or more seals 239 within the process kit isolation buttons 237 are compressed when the susceptor lifts the process kit 250 into the processing position.

[0031] 도 3은 본 개시내용의 일 실시예에 따른, MIM 커패시터를 형성하기 위한 방법(300)의 흐름도이다. 도 4a 내지 도 4d는 도 3의 방법(300)의 상이한 스테이지들 동안의 MIM 커패시터의 개략적인 단면도들을 예시한다. 방법(300)은, 동작(302)에서, 도 4a에 도시된 바와 같이, 기판(400) 상에 제1 금속 전극(402)을 형성하는 것에 의해 시작된다. 기판(400)은 도 1 및 도 2에 도시된 기판(102)일 수 있다. 기판(400)은, 기판(400) 상에 상이한 디바이스 구조들 또는 상이한 막 스택들을 형성하는 것을 가능하게 하기 위해, 기판(400) 상에 이전에 형성된 막들, 구조들, 또는 층들의 상이한 조합들을 가질 수 있다. 기판(400)은, 유리 기판, 플라스틱 기판, 폴리머 기판, 롤-투-롤 기판, 또는 디스플레이 애플리케이션들을 위해 박막 트랜지스터를 상부에 형성하는 데 적합한 다른 적합한 투명한 기판 중 임의의 하나일 수 있다. 제1 금속 전극(402)은 임의의 적합한 금속, 이를테면 티타늄(Ti) 또는 몰리브덴(Mo)으로 제작될 수 있다. 일부 실시예들에서, 제1 금속 전극(402)은, 2개 이상의 금속 층들, 이를테면, 제1 Ti 층, 제1 Ti 층 상에 배치된 알루미늄(Al) 층, 및 Al 층 상에 배치된 제2 Ti 층을 포함하는 다층 스택이다. 제1 금속 전극(402)은 임의의 적합한 방법에 의해 기판(400) 상에 형성될 수 있다. 일 실시예에서, 제1 금속 전극(402)은 PVD(physical vapor deposition) 프로세스에 의해 기판(400) 상에 증착된다. 도 4a에 도시된 바와 같이, 제1 금속 전극(402)은 약 500 옹스트롬 내지 약 5000 옹스트롬의 범위의 두께(t1)를 갖는다.[0031] Figure 3 is a flow diagram of a method 300 for forming a MIM capacitor, according to one embodiment of the present disclosure. Figures 4A-4D illustrate schematic cross-sectional views of a MIM capacitor during different stages of the method 300 of Figure 3. Method 300 begins by forming a first metal electrode 402 on a substrate 400, at operation 302, as shown in FIG. 4A. Substrate 400 may be substrate 102 shown in FIGS. 1 and 2 . Substrate 400 may have different combinations of films, structures, or layers previously formed on substrate 400 to enable forming different device structures or different film stacks on substrate 400. You can. Substrate 400 may be any one of a glass substrate, a plastic substrate, a polymer substrate, a roll-to-roll substrate, or another suitable transparent substrate suitable for forming a thin film transistor thereon for display applications. The first metal electrode 402 may be made of any suitable metal, such as titanium (Ti) or molybdenum (Mo). In some embodiments, the first metal electrode 402 includes two or more metal layers, such as a first Ti layer, an aluminum (Al) layer disposed on the first Ti layer, and a first metal layer disposed on the Al layer. It is a multilayer stack containing 2 Ti layers. The first metal electrode 402 may be formed on the substrate 400 by any suitable method. In one embodiment, the first metal electrode 402 is deposited on the substrate 400 by a physical vapor deposition (PVD) process. As shown in FIG. 4A, the first metal electrode 402 has a thickness t 1 ranging from about 500 Angstroms to about 5000 Angstroms.

[0032] 동작(304)에서, 도 4b에 도시된 바와 같이, 제1 금속 전극(402)은 질소 함유 플라즈마에 노출된다. 질소 함유 플라즈마 내의 반응성 종, 이를테면 질소 라디칼들은 금속 전극(402)의 표면을 개질하고, 금속 전극(402)의 표면을 질화물(404)로 변환시킨다. 일 실시예에서, 질화물(404)은 티타늄 질화물 또는 몰리브덴 질화물이다. 다른 실시예에서, 금속 전극(402)은 금속 전극(402) 상에 형성된 자연 산화물(미도시)을 포함하며, 질소 함유 플라즈마 내의 반응성 종은 자연 산화물 표면을 옥시나이트라이드로 변환시킨다. 예컨대, 질화물(404)은 티타늄 옥시나이트라이드이다. [0032] In operation 304, the first metal electrode 402 is exposed to a nitrogen-containing plasma, as shown in FIG. 4B. Reactive species, such as nitrogen radicals, in the nitrogen-containing plasma modify the surface of the metal electrode 402 and convert the surface of the metal electrode 402 to nitride 404. In one embodiment, nitride 404 is titanium nitride or molybdenum nitride. In another embodiment, metal electrode 402 includes native oxide (not shown) formed on metal electrode 402, and reactive species in the nitrogen-containing plasma convert the native oxide surface to oxynitride. For example, nitride 404 is titanium oxynitride.

[0033] 기판(400) 상에 형성된 제1 금속 전극(402)을 포함하는 기판(400)은 프로세싱 챔버, 이를테면, 도 1에 도시된 챔버(100) 또는 도 2에 도시된 챔버(200) 내에 배치된다. 일 실시예에서, 질소 함유 플라즈마는 프로세싱 챔버 내에 가스를 도입하여 가스를 여기시킴으로써 형성된다. 가스는 질소 함유 가스, 이를테면 암모니아(NH3)일 수 있다. 가스에는 산소가 없다. 가스는 산소를 함유하지 않는데, 이는 제1 금속 전극(402)의 임의의 산화가 커패시터의 성능을 감소시킬 수 있기 때문이다. 질소 함유 플라즈마는 용량성 커플링될 수 있거나, 유도성 커플링될 수 있거나, 또는 마이크로파 유도될 수 있다. 기판(400)은, 질소 함유 플라즈마에 대한 노출 동안, 섭씨 약 20도 내지 섭씨 약 200도의 범위의 온도로 유지된다. 기판(400)이 유리 또는 폴리머로 제작되기 때문에, 섭씨 200도보다 더 높은 임의의 온도는 기판(400)을 손상시킬 수 있다. 일 실시예에서, 기판의 온도는 섭씨 약 50도 내지 섭씨 약 180도, 이를테면, 섭씨 약 100도 내지 섭씨 약 150도로 유지된다. 다시 말하면, 질화물(404)은 섭씨 약 20도 내지 섭씨 약 200도, 이를테면 섭씨 약 50도 내지 섭씨 약 180도, 예컨대 섭씨 약 100도 내지 섭씨 약 150도의 온도로 형성된다. 제1 금속 전극(402)은, 약 30초 내지 약 10분, 이를테면 약 1분 내지 약 5분의 범위의 지속기간 동안, 질소 함유 플라즈마에 노출된다.[0033] The substrate 400 including the first metal electrode 402 formed on the substrate 400 is within a processing chamber, such as chamber 100 shown in FIG. 1 or chamber 200 shown in FIG. 2. It is placed. In one embodiment, a nitrogen-containing plasma is formed by introducing a gas into a processing chamber and exciting the gas. The gas may be a nitrogen-containing gas, such as ammonia (NH 3 ). There is no oxygen in the gas. The gas does not contain oxygen because any oxidation of the first metal electrode 402 may reduce the performance of the capacitor. The nitrogen-containing plasma may be capacitively coupled, inductively coupled, or microwave induced. The substrate 400 is maintained at a temperature ranging from about 20 degrees Celsius to about 200 degrees Celsius during exposure to the nitrogen-containing plasma. Because substrate 400 is made of glass or polymer, any temperature higher than 200 degrees Celsius can damage substrate 400. In one embodiment, the temperature of the substrate is maintained between about 50 degrees Celsius and about 180 degrees Celsius, such as between about 100 degrees Celsius and about 150 degrees Celsius. In other words, nitride 404 is formed at a temperature of about 20 degrees Celsius to about 200 degrees Celsius, such as about 50 degrees Celsius to about 180 degrees Celsius, such as about 100 degrees Celsius to about 150 degrees Celsius. The first metal electrode 402 is exposed to the nitrogen-containing plasma for a duration ranging from about 30 seconds to about 10 minutes, such as about 1 minute to about 5 minutes.

[0034] 질화물(404)은 약 10 옹스트롬 내지 약 50 옹스트롬의 범위의 두께(t2)를 갖는다. 나머지 제1 금속 전극(402)은 약 450 옹스트롬 내지 약 4990 옹스트롬의 범위의 두께(t3)를 갖는다. 질화물(404)이 제1 금속 전극(402)의 일부로부터 변환되기 때문에, 도 4b에 도시된 바와 같이, 두께들(t2 및 t3)의 합은 두께(t1)와 동일하다. 일부 실시예들에서, 두께들(t2 및 t3)의 합은 두께(t1)와 상이하다. 제1 금속 전극(402)의 일부를 질화물(404)로 변환시킴으로써, 일 함수가 증가되는데, 이는 질화물(404)의 일 함수가 제1 금속 전극(402)의 일 함수보다 더 크기 때문이다. 예컨대, 제1 금속 작동 전극(402)은 4.33 eV의 일 함수를 갖는 Ti로 제작되며, 질화물(404)은 4.75 eV와 같은 4.33 eV 초과의 일 함수를 갖는 티타늄 질화물이다. [0034] Nitride 404 has a thickness t 2 ranging from about 10 Angstroms to about 50 Angstroms. The remaining first metal electrode 402 has a thickness t 3 ranging from about 450 Angstroms to about 4990 Angstroms. Because nitride 404 is converted from a portion of first metal electrode 402, the sum of thicknesses t 2 and t 3 is equal to thickness t 1 , as shown in FIG. 4B. In some embodiments, the sum of thicknesses t 2 and t 3 is different than thickness t 1 . By converting a portion of the first metal electrode 402 to nitride 404, the work function is increased because the work function of nitride 404 is greater than that of first metal electrode 402. For example, the first metal working electrode 402 is made of Ti, which has a work function of 4.33 eV, and the nitride 404 is titanium nitride, which has a work function greater than 4.33 eV, such as 4.75 eV.

[0035] 다음으로, 동작(306)에서, 도 4c에 도시된 바와 같이, 질화물(404) 상에 고 K 유전체 층(406)이 형성된다. 고 K 유전체 층(406)은 20 이상의 K 값을 갖는 임의의 적합한 유전체 재료, 이를테면, ZrO2, 알루미늄 산화물(Al2O3), 티타늄 이산화물(TiO2), 또는 하프늄 이산화물(HfO2)로 제작된다. 일부 실시예들에서, 고 K 유전체 층(406)은 고 K 유전체 재료의 적어도 하나의 층을 포함하는 다층 스택이다. 일 실시예에서, 고 K 유전체 층(406)은 ZrO2 층 및 실리콘 질화물(SiN) 층을 포함한다. 다른 실시예에서, 고 K 유전체 층(406)은 2개의 유전체 층들 사이에 개재된 고 K 유전체 재료의 층을 포함한다. 질화물(404) 상에 형성된 고 K 유전체 층(406)은 약 20 내지 약 50의 범위의 K 값을 갖는다. 고 K 유전체 층(406)은 약 250 옹스트롬 내지 약 900 옹스트롬의 범위의 두께를 갖는다. 일 실시예에서, 고 K 유전체 층(406)은 질소 함유 플라즈마 또는 산소 함유 플라즈마에 제1 금속 전극(402)이 노출된 챔버와 동일한 챔버에서 증착된다. 일 실시예에서, 챔버는 PE-ALD 챔버, 이를테면 도 2에 도시된 챔버(200)이다. 일 실시예에서, 고 K 유전체 층(406)을 증착하는 데 활용되는 전구체들은 지르코늄 함유 전구체 및 산소 함유 전구체를 포함한다. 적합한 지르코늄 함유 전구체는 지르코늄-유기금속 전구체들, 이를테면 테트라키스(에틸메틸아미노)지르코늄(TEMAZ), 트리스(디메틸아미노)시클로펜타디에닐 지르코늄((C5H5)Zr[N(CH3)2]3) 등을 포함한다. 적합한 산소 함유 전구체는 H2O, O2, O3, H2O2, CO2, NO2, N2O 등을 포함한다. 다른 실시예에서, 챔버는 PECVD 챔버, 이를테면 도 1에 도시된 챔버(100)이다.[0035] Next, in operation 306, a high K dielectric layer 406 is formed on the nitride 404, as shown in Figure 4C. High K dielectric layer 406 is made of any suitable dielectric material having a K value of 20 or greater, such as ZrO 2 , aluminum oxide (Al 2 O 3 ), titanium dioxide (TiO 2 ), or hafnium dioxide (HfO 2 ). do. In some embodiments, high K dielectric layer 406 is a multilayer stack including at least one layer of high K dielectric material. In one embodiment, high K dielectric layer 406 includes a ZrO 2 layer and a silicon nitride (SiN) layer. In another embodiment, high K dielectric layer 406 includes a layer of high K dielectric material sandwiched between two dielectric layers. High K dielectric layer 406 formed on nitride 404 has a K value ranging from about 20 to about 50. High K dielectric layer 406 has a thickness ranging from about 250 Angstroms to about 900 Angstroms. In one embodiment, the high K dielectric layer 406 is deposited in the same chamber in which the first metal electrode 402 is exposed to a nitrogen-containing plasma or an oxygen-containing plasma. In one embodiment, the chamber is a PE-ALD chamber, such as chamber 200 shown in FIG. 2. In one embodiment, the precursors utilized to deposit the high K dielectric layer 406 include a zirconium-containing precursor and an oxygen-containing precursor. Suitable zirconium-containing precursors include zirconium-organometallic precursors, such as tetrakis(ethylmethylamino)zirconium (TEMAZ), tris(dimethylamino)cyclopentadienyl zirconium ((C 5 H 5 )Zr[N(CH 3 ) 2 ] 3 ), etc. Suitable oxygen-containing precursors include H 2 O, O 2 , O 3 , H 2 O 2 , CO 2 , NO 2 , N 2 O and the like. In another embodiment, the chamber is a PECVD chamber, such as chamber 100 shown in FIG. 1 .

[0036] 동작(308)에서, 도 4d에 도시된 바와 같이, 고 K 유전체 층(406) 상에 제2 금속 전극(408)이 형성된다. 제2 금속 전극(408)은 제1 금속 전극(402)과 동일한 재료로 제작될 수 있거나 또는 제작되지 않을 수 있다. 제2 금속 전극(408)은 제1 금속 전극(402)과 동일한 증착 프로세스에 의해 증착될 수 있다. 제2 금속 전극(408)을 형성한 후에, 금속화 후 어닐링 프로세스가 수행될 수 있다.[0036] In operation 308, a second metal electrode 408 is formed on the high K dielectric layer 406, as shown in Figure 4D. The second metal electrode 408 may or may not be made of the same material as the first metal electrode 402. The second metal electrode 408 may be deposited by the same deposition process as the first metal electrode 402. After forming the second metal electrode 408, a metallization post-annealing process may be performed.

[0037] 질소 함유 플라즈마로 MIM 커패시터의 제1 금속 전극을 처리함으로써, MIM 커패시터의 누설 전류가 감소되고, MIM 커패시터의 브레이크다운 필드가 개선된다. 게다가, 고 K 유전체 층의 K 값은 제1 금속 전극의 플라즈마 처리에 의해 영향을 받지 않는다.[0037] By treating the first metal electrode of the MIM capacitor with a nitrogen-containing plasma, the leakage current of the MIM capacitor is reduced and the breakdown field of the MIM capacitor is improved. Moreover, the K value of the high K dielectric layer is not affected by plasma treatment of the first metal electrode.

[0038] 전술한 바가 본 개시내용의 실시예들에 관련되어 있지만, 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서, 다른 및 추가적인 실시예들이 고안될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.[0038] Although the foregoing relates to embodiments of the present disclosure, other and additional embodiments may be devised without departing from the basic scope of the disclosure, and the scope of the disclosure is defined in the following claims. is determined by

Claims (20)

커패시터로서,
제1 금속 전극; 및
상기 제1 금속 전극 상에 배치된 질화물
을 포함하며,
상기 질화물은, 상기 제1 금속 전극을 섭씨 20도 내지 섭씨 200도의 범위의 온도에서 질소 함유 플라즈마에 노출시킴에 따른 상기 제1 금속 전극의 변환된 일부이고 그리고 10 옹스트롬 내지 50 옹스트롬의 두께를 갖는,
커패시터.As a capacitor,
first metal electrode; and
Nitride disposed on the first metal electrode
Includes,
The nitride is a converted portion of the first metal electrode by exposing the first metal electrode to a nitrogen-containing plasma at a temperature ranging from 20 degrees Celsius to 200 degrees Celsius and has a thickness of 10 Angstroms to 50 Angstroms.
Capacitor. 제1 항에 있어서,
상기 제1 금속 전극은 티타늄을 포함하고, 상기 질화물은 티타늄 질화물을 포함하는,
커패시터.According to claim 1,
The first metal electrode includes titanium, and the nitride includes titanium nitride.
Capacitor. 제1 항에 있어서,
상기 제1 금속 전극은 몰리브덴을 포함하고, 상기 질화물은 몰리브덴 질화물을 포함하는,
커패시터.According to claim 1,
The first metal electrode includes molybdenum, and the nitride includes molybdenum nitride.
Capacitor. 제1 항에 있어서,
상기 질화물 상에 배치된 고 K 유전체 층을 더 포함하는,
커패시터.According to claim 1,
further comprising a high K dielectric layer disposed on the nitride,
Capacitor. 제4 항에 있어서,
상기 고 K 유전체 층은 지르코늄 이산화물, 하프늄 이산화물, 티타늄 이산화물, 또는 알루미늄 산화물을 포함하는,
커패시터.According to clause 4,
wherein the high K dielectric layer comprises zirconium dioxide, hafnium dioxide, titanium dioxide, or aluminum oxide.
Capacitor. 제1 항에 있어서,
상기 제1 금속 전극은 450 옹스트롬 내지 4990 옹스트롬의 전극 두께를 갖는,
커패시터.According to claim 1,
The first metal electrode has an electrode thickness of 450 Angstroms to 4990 Angstroms,
Capacitor. 커패시터를 형성하기 위한 방법으로서,
기판 상에 제1 금속 전극을 형성하는 단계; 및
프로세싱 챔버에서 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계
를 포함하며,
상기 제1 금속 전극의 일부는 4.33 eV 초과의 일 함수를 갖는 질화물로 변환되고, 상기 질화물은 섭씨 20도 내지 섭씨 200도의 범위의 온도로 형성되는,
커패시터를 형성하기 위한 방법.As a method for forming a capacitor,
forming a first metal electrode on a substrate; and
exposing the first metal electrode to a nitrogen-containing plasma in a processing chamber.
Includes,
A portion of the first metal electrode is converted to a nitride having a work function greater than 4.33 eV, wherein the nitride is formed at a temperature ranging from 20 degrees Celsius to 200 degrees Celsius.
Method for forming a capacitor. 제7 항에 있어서,
상기 프로세싱 챔버는 플라즈마 강화 원자 층 증착 챔버인,
커패시터를 형성하기 위한 방법.According to clause 7,
wherein the processing chamber is a plasma enhanced atomic layer deposition chamber,
Method for forming a capacitor. 제7 항에 있어서,
상기 프로세싱 챔버는 플라즈마 강화 화학 기상 증착 챔버인,
커패시터를 형성하기 위한 방법.According to clause 7,
The processing chamber is a plasma enhanced chemical vapor deposition chamber,
Method for forming a capacitor. 제7 항에 있어서,
상기 질소 함유 플라즈마는 질소 함유 가스를 여기시킴으로써 형성되며, 상기 질소 함유 가스는 암모니아를 포함하는,
커패시터를 형성하기 위한 방법.According to clause 7,
The nitrogen-containing plasma is formed by exciting a nitrogen-containing gas, wherein the nitrogen-containing gas includes ammonia,
Method for forming a capacitor. 제7 항에 있어서,
상기 기판은, 상기 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계 동안, 섭씨 20도 내지 섭씨 200도의 범위의 온도로 유지되는,
커패시터를 형성하기 위한 방법.According to clause 7,
wherein the substrate is maintained at a temperature ranging from 20 degrees Celsius to 200 degrees Celsius during the step of exposing the first metal electrode to the nitrogen-containing plasma.
Method for forming a capacitor. 제7 항에 있어서,
상기 질화물은 10 옹스트롬 내지 50 옹스트롬의 질화물 두께를 갖고,
상기 제1 금속 전극은 450 옹스트롬 내지 4990 옹스트롬의 제1 금속 전극 두께를 갖는,
커패시터를 형성하기 위한 방법.According to clause 7,
The nitride has a nitride thickness of 10 angstroms to 50 angstroms,
The first metal electrode has a first metal electrode thickness of 450 Angstroms to 4990 Angstroms,
Method for forming a capacitor. 커패시터를 형성하기 위한 방법으로서,
기판 상에 제1 금속 전극을 형성하는 단계;
프로세싱 챔버에서 질소 함유 플라즈마에 상기 제1 금속 전극을 노출시키는 단계 ― 상기 기판은 섭씨 50도 내지 섭씨 180도의 범위의 온도로 유지되고, 상기 제1 금속 전극의 일부는 질화물로 변환됨 ―; 및
상기 질화물 상에 고 K 유전체 층을 형성하는 단계
를 포함하는,
커패시터를 형성하기 위한 방법.As a method for forming a capacitor,
forming a first metal electrode on a substrate;
exposing the first metal electrode to a nitrogen-containing plasma in a processing chamber, wherein the substrate is maintained at a temperature ranging from 50 degrees Celsius to 180 degrees Celsius, and a portion of the first metal electrode is converted to nitride; and
forming a high K dielectric layer on the nitride.
Including,
Method for forming a capacitor. 제13 항에 있어서,
상기 프로세싱 챔버는 플라즈마 강화 원자 층 증착 챔버인,
커패시터를 형성하기 위한 방법.According to claim 13,
wherein the processing chamber is a plasma enhanced atomic layer deposition chamber,
Method for forming a capacitor. 제13 항에 있어서,
상기 고 K 유전체 층은 지르코늄 이산화물, 하프늄 이산화물, 또는 알루미늄 산화물을 포함하는,
커패시터를 형성하기 위한 방법.According to claim 13,
the high K dielectric layer comprising zirconium dioxide, hafnium dioxide, or aluminum oxide,
Method for forming a capacitor. 제13 항에 있어서,
상기 온도는 섭씨 100도 내지 섭씨 150도의 범위인,
커패시터를 형성하기 위한 방법.According to claim 13,
The temperature ranges from 100 degrees Celsius to 150 degrees Celsius,
Method for forming a capacitor. 제13 항에 있어서,
상기 질화물은 10 옹스트롬 내지 50 옹스트롬의 두께를 갖고,
상기 제1 금속 전극은 450 옹스트롬 내지 4990 옹스트롬의 두께를 갖는,
커패시터를 형성하기 위한 방법.According to claim 13,
The nitride has a thickness of 10 angstroms to 50 angstroms,
The first metal electrode has a thickness of 450 Angstroms to 4990 Angstroms,
Method for forming a capacitor. 제13 항에 있어서,
상기 질화물은 4.33 eV 초과의 일함수를 갖는,
커패시터를 형성하기 위한 방법.According to claim 13,
The nitride has a work function greater than 4.33 eV,
Method for forming a capacitor. 제13 항에 있어서,
상기 제1 금속 전극은 티타늄 또는 몰리브덴을 포함하는,
커패시터를 형성하기 위한 방법.According to claim 13,
The first metal electrode includes titanium or molybdenum,
Method for forming a capacitor. 제13 항에 있어서,
상기 질소 함유 플라즈마를 형성하기 위한 질소 함유 가스는 산소를 포함하지 않는,
커패시터를 형성하기 위한 방법.
According to claim 13,
The nitrogen-containing gas for forming the nitrogen-containing plasma does not contain oxygen,
Method for forming a capacitor.
KR1020227026759A 2017-12-29 2018-12-21 Method of reducing leakage current of storage capacitors for display applications KR102641942B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762612247P 2017-12-29 2017-12-29
US62/612,247 2017-12-29
KR1020207019229A KR102430400B1 (en) 2017-12-29 2018-12-21 How to Reduce Leakage Current of Storage Capacitors for Display Applications
PCT/US2018/067223 WO2019133509A2 (en) 2017-12-29 2018-12-21 Method of reducing leakage current of storage capacitors for display applications

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019229A Division KR102430400B1 (en) 2017-12-29 2018-12-21 How to Reduce Leakage Current of Storage Capacitors for Display Applications

Publications (2)

Publication Number Publication Date
KR20220114660A KR20220114660A (en) 2022-08-17
KR102641942B1 true KR102641942B1 (en) 2024-02-27

Family

ID=67063101

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207019229A KR102430400B1 (en) 2017-12-29 2018-12-21 How to Reduce Leakage Current of Storage Capacitors for Display Applications
KR1020227026759A KR102641942B1 (en) 2017-12-29 2018-12-21 Method of reducing leakage current of storage capacitors for display applications

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207019229A KR102430400B1 (en) 2017-12-29 2018-12-21 How to Reduce Leakage Current of Storage Capacitors for Display Applications

Country Status (3)

Country Link
KR (2) KR102430400B1 (en)
CN (2) CN118119268A (en)
WO (1) WO2019133509A2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267184A1 (en) 2001-10-09 2009-10-29 Nxp B.V. Metal-insulator-metal (mim) capacitor structure and methods of fabricating same
JP2011155312A (en) * 2003-09-26 2011-08-11 Tokyo Electron Ltd Semiconductor device, method of manufacturing semiconductor device, and device for the manufacturing semiconductor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070914A (en) * 1997-01-31 1998-10-26 윌리엄비.켐플러 Method of manufacturing integrated circuit structure
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
US20020168847A1 (en) * 2001-05-09 2002-11-14 Applied Materials, Inc. Methods of forming a nitridated surface on a metallic layer and products produced thereby
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
KR100538806B1 (en) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 SEMICONDUCTOR DEVICE WITH EPITAXIAL C49-TiSi2 LAYER AND METHOD FOR FABRICATING THE SAME
KR100532434B1 (en) * 2003-05-09 2005-11-30 삼성전자주식회사 Methods for manufacturing capacitor of semiconductor memory device
KR100655074B1 (en) * 2004-11-11 2006-12-11 삼성전자주식회사 Storage capacitor and Method for manufacturing the same
KR100695887B1 (en) * 2004-12-09 2007-03-20 삼성전자주식회사 Method for forming a titanium nitride layer and method for forming a lower electrode of a MIM capacitor using the titanium nitride layer
KR20070034248A (en) * 2005-09-23 2007-03-28 삼성전자주식회사 MIM type capacitors and manufacturing method thereof
KR20110044489A (en) * 2009-10-23 2011-04-29 삼성전자주식회사 Semiconductor construction including dielectric layer, capacitor using the same and method of forming the semiconductor construction
KR101094375B1 (en) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 Semiconductor device with electrode of carbon content and method of manufacturing thereof
US9449927B2 (en) * 2012-11-29 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with metal-insulator-metal capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267184A1 (en) 2001-10-09 2009-10-29 Nxp B.V. Metal-insulator-metal (mim) capacitor structure and methods of fabricating same
JP2011155312A (en) * 2003-09-26 2011-08-11 Tokyo Electron Ltd Semiconductor device, method of manufacturing semiconductor device, and device for the manufacturing semiconductor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. P. B. Lima 외 5명, "Metal gate work function tuning by Al incorporation in TiN", Journal of Applied Physics, Vol.115, No.7 (2014)

Also Published As

Publication number Publication date
CN111566833B (en) 2024-02-23
CN118119268A (en) 2024-05-31
WO2019133509A3 (en) 2020-06-25
KR20200084373A (en) 2020-07-10
KR102430400B1 (en) 2022-08-05
KR20220114660A (en) 2022-08-17
WO2019133509A2 (en) 2019-07-04
CN111566833A (en) 2020-08-21

Similar Documents

Publication Publication Date Title
KR102427700B1 (en) Layer stack for display applications
CN108700788B (en) Interface engineering of high capacitance capacitors for liquid crystal displays
US20140242808A1 (en) Semiconductor device manufacturing method and substrate processing system
US11742362B2 (en) Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
US20060105114A1 (en) Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US11894396B2 (en) High-K dielectric materials comprising zirconium oxide utilized in display devices
KR102641942B1 (en) Method of reducing leakage current of storage capacitors for display applications
US20120244721A1 (en) Film forming method, film forming apparatus, and storage medium
US20240297209A1 (en) Film forming method, method of manufacturing semiconductor device, and processing system
TW202309332A (en) Method for depositing thin film

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant