KR102422479B1 - Semiconductor Test Socket with 4-row Array Structure - Google Patents

Semiconductor Test Socket with 4-row Array Structure Download PDF

Info

Publication number
KR102422479B1
KR102422479B1 KR1020200120457A KR20200120457A KR102422479B1 KR 102422479 B1 KR102422479 B1 KR 102422479B1 KR 1020200120457 A KR1020200120457 A KR 1020200120457A KR 20200120457 A KR20200120457 A KR 20200120457A KR 102422479 B1 KR102422479 B1 KR 102422479B1
Authority
KR
South Korea
Prior art keywords
core
rows
slit
test socket
present
Prior art date
Application number
KR1020200120457A
Other languages
Korean (ko)
Other versions
KR20220037688A (en
Inventor
이희준
이희권
Original Assignee
미르텍알앤디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미르텍알앤디 주식회사 filed Critical 미르텍알앤디 주식회사
Priority to KR1020200120457A priority Critical patent/KR102422479B1/en
Priority to PCT/KR2021/000423 priority patent/WO2022059865A1/en
Publication of KR20220037688A publication Critical patent/KR20220037688A/en
Application granted granted Critical
Publication of KR102422479B1 publication Critical patent/KR102422479B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Abstract

본 발명은 핀이 4열로 배열된 반도체 테스트 소켓에 관한 것이다. 본 발명의 반도체 테스트 소켓은 코어(core), 코어와 결합하는 바닥 플레이트(bottom plate), 바닥 플레이트와 결합되고 상기 코어를 덮어 고정시키는 바디 플레이트(body plate), 및 핀 헤드를 보호해주기 위한 플로우팅(floating)을 포함한다. 특히, 코어는 높이 방향으로 단차를 가진 본체와, 복수의 블레이드 핀을 삽입할 수 있도록 배열된 복수의 슬릿이 형성된 적어도 하나의 슬릿 홀더(slit holder)를 포함하며, 이때 복수의 블레이드 핀은 4열로 배열된 복수의 슬릿에 의해 4열로 배열된다. The present invention relates to a semiconductor test socket in which pins are arranged in four rows. The semiconductor test socket of the present invention includes a core, a bottom plate coupled to the core, a body plate coupled to the bottom plate and covering and fixing the core, and a floating pin head for protecting the core. (floating) included. In particular, the core includes a body having a step difference in the height direction, and at least one slit holder having a plurality of slits arranged to insert a plurality of blade pins, wherein the plurality of blade pins are arranged in four rows. They are arranged in 4 rows by the arranged plurality of slits.

Description

4열 배열 구조를 갖는 테스트 소켓 {Semiconductor Test Socket with 4-row Array Structure}{Semiconductor Test Socket with 4-row Array Structure}

본 발명은 4열 배열 구조를 갖는 테스트 소켓에 관한 것으로서, 보다 상세하게는, RF(radio frequency) 반도체 소자 패키지의 검품을 위한 테스트 소켓에 관한 것이다. The present invention relates to a test socket having a four-column array structure, and more particularly, to a test socket for inspection of a radio frequency (RF) semiconductor device package.

일반적으로 반도체 소자 등의 제조 공정이 완료되면 테스트 소켓 등과 같은 결함 검사 장비에 의하여 상기 반도체 소자의 전기적 성능을 시험한다.In general, when a manufacturing process of a semiconductor device is completed, the electrical performance of the semiconductor device is tested using a defect inspection device such as a test socket.

반도체 소자의 전기적 성능 시험은 결함 검사 장비, 예컨대 테스트 소켓의 콘택부에 반도체 소자의 리드 단자가 접촉되도록 삽입하고, 각 콘택부에 입출력되는 신호를 시험용 회로로써 분석하는 방식으로 이루어지고 있다.The electrical performance test of the semiconductor device is performed by inserting the lead terminal of the semiconductor device into contact with a contact part of a defect inspection device, for example, a test socket, and analyzing a signal input/output to each contact part as a test circuit.

최근 전자제품 등이 초소형화됨에 따라 이에 내장되는 반도체 소자의 리드 단자 또한 초소형화되고, 그 피치가 작아지고 있는데, 종래 일반적으로 사용되던 테스트 소켓은 그 콘택부의 크기가 크고 상기 콘택부에 사용되는 포고 핀 등의 피치가 커 상기와 같이 초소형화되는 반도체 소자의 검사에 사용되기 어려운 문제점이 있다.Recently, as electronic products and the like are miniaturized, lead terminals of semiconductor devices embedded therein are also miniaturized and the pitch thereof is getting smaller. There is a problem in that it is difficult to use for inspection of the miniaturized semiconductor device as described above because the pitch of the fins and the like is large.

특히, 고주파 시험의 경우에는 기술이 발전함에 따라 소형화 및 집접화되는 반도체 소자에 대응하여야 하는 문제가 있다.In particular, in the case of a high-frequency test, there is a problem in that it is necessary to respond to a semiconductor device that is miniaturized and integrated with the development of technology.

본 실시예가 이루고자 하는 기술적 과제는 집접 배치된 4열 배열의 블레이드 핀을 이용한 테스트 소켓을 제공하는데에 그 목적이 있다. 다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 더 존재할 수 있다.An object of the present embodiment is to provide a test socket using blade pins of a four-row arrangement that are directly arranged. However, the technical problems to be achieved by the present embodiment are not limited to the technical problems as described above, and other technical problems may further exist.

상술한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체 테스트 소켓은 코어(core); 상기 코어와 결합하는 바닥 플레이트(bottom plate); 상기 바닥 플레이트와 결합되고 상기 코어를 덮어 고정시키는 바디 플레이트(body plate); 및 핀 헤드를 보호해주기 위한 플로우팅(floating)을 포함한다. 상기 코어는 높이 방향으로 단차를 가진 본체, 상기 본체와 결합하고 복수의 블레이드 핀을 삽입할 수 있도록 배열된 복수의 슬릿이 형성된 적어도 하나의 슬릿 홀더(slit holder)를 포함하고, 상기 복수의 블레이드 핀은 4열로 배열된 상기 복수의 슬릿에 의해 4열로 배열된다. A semiconductor test socket according to an embodiment of the present invention for achieving the above object includes a core (core); a bottom plate coupled to the core; a body plate coupled to the bottom plate and covering and fixing the core; and floating to protect the pin head. The core includes a body having a step difference in the height direction, at least one slit holder having a plurality of slits coupled to the body and arranged to insert a plurality of blade pins, the plurality of blade pins is arranged in 4 rows by the plurality of slits arranged in 4 rows.

본 발명의 다양한 실시예는, 서로 다른 높이의 4배열 핀이 배치된 RF 반도체 패키지를 효율적으로 검사할 수 있다. According to various embodiments of the present invention, it is possible to efficiently inspect an RF semiconductor package in which 4 arrays of fins having different heights are disposed.

도 1a은 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 코어(core)를 도시한 도면이고, 도 1b는 본 발명의 일 실시예에 따른 슬릿 홀더(slit holder) 및 블레이드 핀(blade pin)을 도시한 도면이며, 도 1c는 본 발명의 일 실시예에 따른 슬릿 홀더의 측면도이고, 도 1d는 4열 배열된 슬릿들을 도시한 일 예이다.
도 2는 본 발명의 일 실시예에 따라 복수의 블레이드 핀이 4열로 배치된 일례를 도시한다.
도 3은 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 바닥 플레이트(bottom plate)의 정면도 및 측면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 바디 플레이트(body plate)의 정면도 및 측면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 플로우팅(floating)의 정면도 및 측면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 가이드(guide)의 정면도 및 측면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 테스트 소켓을 도시한 도면이다.1A is a view showing a core of a semiconductor test socket according to an embodiment of the present invention, and FIG. 1B is a slit holder and a blade pin according to an embodiment of the present invention. 1c is a side view of a slit holder according to an embodiment of the present invention, and FIG. 1d is an example showing slits arranged in four rows.
2 shows an example in which a plurality of blade pins are arranged in four rows according to an embodiment of the present invention.
3 is a front view and a side view of a bottom plate of a semiconductor test socket according to an embodiment of the present invention;
4 is a front view and a side view of a body plate of a semiconductor test socket according to an embodiment of the present invention.
5 is a front view and a side view of a floating (floating) semiconductor test socket according to an embodiment of the present invention.
6 is a front view and a side view of a guide of a semiconductor test socket according to an embodiment of the present invention.
7 is a diagram illustrating a semiconductor test socket according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.　 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.　 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description, and elements indicated by the same reference numerals in the drawings are the same elements. In addition, the same reference numerals are used throughout the drawings for parts having similar functions and functions. In addition, "including" a certain element throughout the specification means that other elements may be further included, rather than excluding other elements, unless otherwise stated.

또한, 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다거나 "직접 접속되어"있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.In addition, when a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but other components may exist in between. It should be understood that there is On the other hand, when it is mentioned that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.

도 1a은 본 발명의 일 실시예에 따른 반도체 테스트 소켓의 코어(core)(10)를 도시한 도면이고, 도 1b는 본 발명의 일 실시예에 따른 슬릿 홀더(slit holder)(13)를 도시한 도면이며, 도 1c는 본 발명의 일 실시예에 따른 슬릿 홀더(13)의 측면도이고, 도 1d는 4열 배열된 슬릿들(14a 내지 14d)을 도시한 일 예이다. 1A is a view showing a core 10 of a semiconductor test socket according to an embodiment of the present invention, and FIG. 1B shows a slit holder 13 according to an embodiment of the present invention. 1C is a side view of the slit holder 13 according to an embodiment of the present invention, and FIG. 1D is an example showing the slits 14a to 14d arranged in four rows.

도 1a 내지 도 1d를 참조하면, 코어(10)는 높이 방향으로 단차를 가진 본체(11), 상기 본체(11)에 수직 방향으로 복수의 블레이드 핀(15)을 삽입할 수 있도록 복수의 슬릿(14)이 형성된 적어도 하나의 슬릿 홀더(13)를 포함한다. 1A to 1D, the core 10 has a main body 11 having a step in the height direction, and a plurality of slits ( 14) at least one slit holder 13 formed thereon.

적어도 하나의 슬릿 홀더(13)는 도 1a의 화살표 방향으로 본체(11)에 삽입되며, 본체(11)는 적어도 하나의 슬릿 홀더(13)가 삽입될 수 있는 개구(12)를 구비한다. 상기 개구(12)는 슬릿 홀더(13)의 형상과 동일하게 높이 방향으로 단차를 가질 수 있다. The at least one slit holder 13 is inserted into the body 11 in the direction of the arrow in FIG. 1A , and the body 11 has an opening 12 into which the at least one slit holder 13 can be inserted. The opening 12 may have a step in the height direction identical to the shape of the slit holder 13 .

각 슬릿 홀더(13)는 2열로 배열된 슬릿들(14')을 포함하며, 각 슬릿(14, 14')에는 블레이드 핀(15)이 높이 방향으로 삽입된다. 이때, 블레이드 핀(15)이 삽입되는 방향은 도 1b에서와 같이 슬릿 홀더(13)의 상부에서 삽입될 수도 있으나, 슬릿 홀더(13)의 하부에서 삽입될 수도 있다. 또한, 각 슬릿 홀더(13)의 사이에는 절연재료로 구성된 가이드 필름이 구비될 수도 있다. 이는, 서로 마주보는 슬릿 홀더(13)에 삽입된 블레이들 핀들이 쇼트되는 것을 방지할 수 있다. Each slit holder 13 includes slits 14' arranged in two rows, and a blade pin 15 is inserted into each of the slits 14 and 14' in the height direction. At this time, the direction in which the blade pin 15 is inserted may be inserted from the upper portion of the slit holder 13 as shown in FIG. 1B , or may be inserted from the lower portion of the slit holder 13 . In addition, a guide film made of an insulating material may be provided between each slit holder 13 . This can prevent the blade pins inserted into the slit holders 13 facing each other from being short-circuited.

각 열에 구비된 슬릿(14)은, 도 1c에 도시된 바와 같이, 서로 다른 깊이(d1, d2)를 가질 수 있다. 이는 피 테스트 기판의 소자가 서로 다른 길이를 가짐에 따라 슬릿의 깊이를 상이하게 형성한 것으로서, 이를 통해 각 슬릿(14)에 삽입되는 블레이드 핀(15)의 길이는 일정하게 유지할 수 있다. 블레이드 핀의 길이가 상이해지면 주파수 특성이 변경되는 바, 특히 피 테스트 기판이 RF(radio frequency) 반도체 패키지와 같이 고주파에서의 테스트가 요구될 경우 잘못된 검사 결과가 도출될 수 있다. 본 발명의 반도체 테스트 소켓(1)은 동일한 길이 및 너비의 블레이트 핀을 서로 다른 깊이의 슬릿에 결합시킴으로써 피 테스트 반도체 패키지를 안정적으로 검사할 수 있다. The slits 14 provided in each column may have different depths d1 and d2, as shown in FIG. 1C . This is because the slit depth is formed differently as the elements of the test substrate have different lengths, and through this, the length of the blade pin 15 inserted into each slit 14 can be maintained constant. When the length of the blade pin is different, the frequency characteristic is changed. In particular, when the test substrate is required to be tested at a high frequency, such as a radio frequency (RF) semiconductor package, an erroneous test result may be derived. The semiconductor test socket 1 of the present invention can stably test a semiconductor package under test by coupling blade pins of the same length and width to slits having different depths.

특히, 본 발명은 복수의 블레이드 핀(15)을 4열로 배열시킨다. 즉, 도 1a 및1d에 도시된 바와 같이, 본체(11)는 두 개의 슬릿 홀더(13)와 인접 배치하여 슬릿들(14a 내지 14d)을 4열로 배열시킨다. 즉, 복수의 블레이드 핀(15)은 4열로 배열된 슬릿들(14a 내지 14d)에 의해 4열로 배열된다. In particular, in the present invention, a plurality of blade pins 15 are arranged in four rows. That is, as shown in FIGS. 1A and 1D , the main body 11 is disposed adjacent to the two slit holders 13 to arrange the slits 14a to 14d in four rows. That is, the plurality of blade pins 15 are arranged in 4 rows by the slits 14a to 14d arranged in 4 rows.

도 2는 본 발명의 일 실시예에 따라 복수의 블레이드 핀(15)이 4열로 배치된 일례를 도시한다. 설명의 편의를 위해, 도 2에서 블레이드 핀이 삽입되지 않는 슬릿은 생략하였다. 2 shows an example in which a plurality of blade pins 15 are arranged in four rows according to an embodiment of the present invention. For convenience of description, the slit into which the blade pin is not inserted is omitted in FIG. 2 .

도 2를 참조하면, 복수의 블레이드(15', 15")는 제1 및 제4 열에서 제1 패턴으로 배열되며, 제2 및 제3열에서 제2 패턴으로 배열될 수 있다. 즉, 제1 및 제4 열에서 복수의 블레이드(15')는 제1 패턴에서 제1 깊이(d1)의 슬릿에 삽입되며, 제2 및 제3 열에서 복수의 블레이드(15")는 제2 깊이(d2)의 슬릿에 삽입될 수 있다. 이때, 제2 패턴의 집적도는 제1 패턴의 집적도보다 클 수 있다. Referring to FIG. 2 , the plurality of blades 15 ′ and 15″ may be arranged in a first pattern in the first and fourth columns, and may be arranged in a second pattern in the second and third columns. That is, the second In the first and fourth rows, the plurality of blades 15' are inserted into the slits of the first depth d1 in the first pattern, and the plurality of blades 15 ″ in the second and third rows are inserted into the slits of the second depth d2 in the second and third rows. ) can be inserted into the slit. In this case, the degree of integration of the second pattern may be greater than that of the first pattern.

본체(11)는 4열 배열된 슬릿(14)을 구비하기 위하여, 바람직하게는, 두 개의 슬릿 홀더(13)와 결합한다. 도 1c에 도시된 바와 같이, 제1 내지 제4 열(14a 내지 14d) 각각에는 서로 다른 패턴으로 블레이드 핀(15)이 삽입될 수 있다. 단, 본 발명의 실시예들이 상기의 실시예에 한정되는 것은 아니며, 상기 4열로 배열된 슬릿은 하나의 슬릿 홀더에서 형성될 수도 있다. The body 11 preferably engages two slit holders 13 to have the slits 14 arranged in four rows. As shown in FIG. 1C , the blade pins 15 may be inserted in different patterns in each of the first to fourth rows 14a to 14d. However, embodiments of the present invention are not limited to the above embodiments, and the slits arranged in four rows may be formed in one slit holder.

한편, 상기 도 1 및 도 2에서는 두 개의 슬릿 홀더를 사용하여 4열 배열된 반도체 테스트 소켓을 설명하였으나, 본 발명의 실시예들이 두 개 이상의 슬릿 홀더를 사용하여 4열 이상으로 배열된 반도체 테스트 소켓을 제조하는데에도 적용될 수 있음은 본 발명의 기술분야의 당업자가 용이하게 이해할 수 있을 것이다. Meanwhile, in FIGS. 1 and 2, semiconductor test sockets arranged in four rows using two slit holders have been described, but embodiments of the present invention are semiconductor test sockets arranged in four or more rows using two or more slit holders. It will be readily understood by those skilled in the art that it can be applied to the manufacture of the present invention.

도 3은 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)의 바닥 플레이트(bottom plate)(20)의 정면도 및 측면도이고, 도 4는 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)의 바디 플레이트(body plate)(30)의 정면도 및 측면도이고, 도 5는 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)의 플로우팅(floating)(40)의 정면도 및 측면도이며, 6은 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)의 가이드(guide)(50)의 정면도 및 측면도이다. 3 is a front view and a side view of a bottom plate 20 of a semiconductor test socket 1 according to an embodiment of the present invention, and FIG. 4 is a semiconductor test socket 1 according to an embodiment of the present invention. ) is a front view and a side view of a body plate 30, and FIG. 5 is a front view and a side view of a floating 40 of the semiconductor test socket 1 according to an embodiment of the present invention. , 6 is a front view and a side view of a guide 50 of the semiconductor test socket 1 according to an embodiment of the present invention.

도 3내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)은 앞서 설명한 코어(10), 상기 코어(10)와 결합하는 바닥 플레이트(20), 상기 바닥 플레이트(20)와 결합하고 중앙에 구비된 개구로 상기 코어의 일부를 노출시키는 바디 플레이트(30) 및 핀 헤드를 보호하기 위한 플로우팅(floating)(40)을 포함한다. 또한, 반도체 테스트 소켓(1)은 적어도 하나의 슬릿 홀더(13)를 고정하며 바닥 플레이트(20)와 바디 플레이트(30) 사이에서 상기 바닥 플레이트(20)와 바디 플레이트(30)와 결합되는 가이드(50)를 더 포함할 수 있다. 3 to 6 , the semiconductor test socket 1 according to an embodiment of the present invention includes the above-described core 10 , the bottom plate 20 coupled to the core 10 , and the bottom plate 20 . ) and a floating (floating) 40 for protecting the body plate 30 and the pin head for exposing a part of the core with an opening provided in the center. In addition, the semiconductor test socket 1 secures at least one slit holder 13 and includes a guide coupled to the bottom plate 20 and the body plate 30 between the bottom plate 20 and the body plate 30 . 50) may be further included.

바닥 플레이트(20)는 중앙에 구비된 중공(22)으로 코어(10)의 하단부와 결합(및/또는 수용)하며, 바디 플레이트(30) 및 가이드(50)와 결합하기 위한 체결부(21a, 21b)를 양단에 구비할 수 있다. The bottom plate 20 is a hollow 22 provided in the center and is coupled (and/or accommodated) to the lower end of the core 10, and a coupling part 21a for coupling with the body plate 30 and the guide 50; 21b) may be provided at both ends.

바디 플레이트(30)는 코어(10)를 덮어 고정시킨다. 또한, 바디 플레이트(30)는 바닥 플레이트(30) 및 가이드(50)와 결합하기 위한 체결홈(31a, 31b)를 양단에 구비할 수 있다. The body plate 30 covers and fixes the core 10 . In addition, the body plate 30 may have fastening grooves 31a and 31b at both ends for coupling with the bottom plate 30 and the guide 50 .

플로우팅(40)은 반도체 테스트 소켓(1)의 가장 상단에 위치하며, 커넥터와 접촉할 시에 핀 헤드 부분을 보호하는 기능을 수행한다. 즉, 상기 커넥터와 접촉이 중지되면 핀 헤드는 플로우팅(40)의 홀(41) 안쪽으로 들어가 외부에서 보이지 않도록 형성될 수 있다. 플로우팅(40)의 크기는 바닥 플레이트(20) 및 바디 플레이트(30)의 크기보다 작을 수 있다. The floating 40 is located at the top of the semiconductor test socket 1 and functions to protect the pin head portion when it comes into contact with the connector. That is, when the contact with the connector is stopped, the pin head may enter the hole 41 of the floating 40 to be invisible from the outside. The size of the floating 40 may be smaller than the size of the bottom plate 20 and the body plate 30 .

가이드(50)는 바닥 플레이트(20)와 바디 플레이트(30) 사이에서 바닥 플레이트(20) 및 바디 플레이트(30)와 함께 결합되며, 중앙에 구비된 중공(52)으로 코어(10)의 적어도 하나의 슬릿 홀더(13)를 고정할 수 있다. 가이드(50)는 바닥 플레이트(20) 및 바디 플레이트(30)와 동일한 크기일 수 있다. The guide 50 is coupled together with the bottom plate 20 and the body plate 30 between the bottom plate 20 and the body plate 30 , and is a hollow 52 provided in the center of at least one of the core 10 . of the slit holder 13 can be fixed. The guide 50 may have the same size as the bottom plate 20 and the body plate 30 .

한편, 상기의 블레이드 핀(15)은 Cu 합금 등으로 구성될 수 있으며, 상기의 코어(10), 바닥 플레이트(20), 바디 플레이트(30), 플로우팅(40) 및 가이드(50)는 울템 (ULTEM), 세라믹 소재 등으로 구성될 수 있으나, 이에 한정되는 것은 아니다. On the other hand, the blade pin 15 may be made of Cu alloy, etc., and the core 10, the bottom plate 20, the body plate 30, the floating 40, and the guide 50 are Ultem. (ULTEM), may be composed of a ceramic material, etc., but is not limited thereto.

도 7은 본 발명의 일 실시예에 따른 반도체 테스트 소켓(1)을 도시한 도면으로, 앞서 설명한 코어(10), 바닥 플레이트(20), 바디 플레이트(30), 플로우팅(40) 및 가이드(50)가 모두 조립된 상태를 도시한다. 7 is a view showing a semiconductor test socket 1 according to an embodiment of the present invention, the core 10, the bottom plate 20, the body plate 30, the floating 40, and the guide ( 50) shows the assembled state.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

1: 반도체 테스트 소켓
10: 코어
11: 본체 12: 개구 13: 홀더 14: 슬릿
15: 블레이드 핀
20: 바닥 플레이트
30: 바디 플레이트
40: 플로우팅
50: 가이드1: Semiconductor test socket
10: core
11: body 12: opening 13: holder 14: slit
15: blade pin
20: bottom plate
30: body plate
40: floating
50: guide

Claims (7)

코어(core);
상기 코어와 결합하는 바닥 플레이트(bottom plate);
상기 바닥 플레이트와 결합되고 상기 코어를 덮어 고정시키는 바디 플레이트(body plate); 및
핀 헤드를 보호해주기 위한 플로우팅(floating)을 포함하되,
상기 코어는 높이 방향으로 단차를 가진 본체, 상기 본체와 결합하고 복수의 블레이드 핀을 삽입할 수 있도록 배열된 복수의 슬릿이 형성된 적어도 하나의 슬릿 홀더(slit holder)를 포함하고,
상기 복수의 블레이드 핀은 4열로 배열된 상기 복수의 슬릿에 의해 4열로 배열되고,
상기 4열로 배열된 상기 복수의 블레이드 핀은 상기 4열 중 제1 및 제4열에서 제1 패턴으로 배열되며, 상기 4열 중 제2 및 제3 열에서 제2 패턴으로 배열되며, 상기 제1 및 제2 패턴은 행 방향으로 비 중첩되고,
상기 제2 패턴의 집적도는 상기 제1 패턴의 집적도보다 크고,
상기 제1 패턴에 사용되는 상기 슬릿의 깊이보다 상기 제2 패턴 사용되는 상기 슬릿의 깊이가 더 깊은 것인 반도체 테스트 소켓. core;
a bottom plate coupled to the core;
a body plate coupled to the bottom plate and covering and fixing the core; and
Including floating (floating) to protect the pin head,
The core includes a body having a step difference in the height direction, and at least one slit holder having a plurality of slits coupled to the body and arranged to insert a plurality of blade pins,
The plurality of blade pins are arranged in 4 rows by the plurality of slits arranged in 4 rows,
The plurality of blade pins arranged in the four rows are arranged in a first pattern in the first and fourth columns of the four columns, and are arranged in a second pattern in the second and third columns of the four columns, and the first and the second pattern is non-overlapping in the row direction,
The degree of integration of the second pattern is greater than the degree of integration of the first pattern,
The semiconductor test socket of claim 1, wherein a depth of the slit used in the second pattern is greater than a depth of the slit used in the first pattern. 삭제delete 삭제delete 제 1 항에 있어서,
상기 복수의 블레이드 핀은 동일한 길이 및 너비를 가지는 것인 반도체 테스트 소켓. The method of claim 1,
wherein the plurality of blade pins have the same length and width. 제 1 항에 있어서,
상기 반도체 테스트 소켓은
상기 적어도 하나의 슬릿 홀더를 고정하며 상기 바닥 플레이트와 상기 바디 플레이트 사이에서 상기 바닥 플레이트 및 상기 바디 플레이트와 결합되는 가이드를 더 포함하는 것인 반도체 테스트 소켓. The method of claim 1,
The semiconductor test socket is
and a guide for fixing the at least one slit holder and coupled to the bottom plate and the body plate between the bottom plate and the body plate. 제 1 항에 있어서,
상기 슬릿 홀더는 2열로 배열된 복수의 슬릿을 구비하며,
상기 코어는 인접 배치된 두 개의 슬릿 홀더를 포함하는 것인 반도체 테스트 소켓. The method of claim 1,
The slit holder has a plurality of slits arranged in two rows,
wherein the core comprises two slit holders disposed adjacently. 제 6 항에 있어서,
상기 두 개의 슬릿 홀더 사이에는 절연 재료의 가이드 필름이 배치되는 것인 반도체 테스트 소켓. 7. The method of claim 6,
and a guide film of insulating material is disposed between the two slit holders.
KR1020200120457A 2020-09-18 2020-09-18 Semiconductor Test Socket with 4-row Array Structure KR102422479B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200120457A KR102422479B1 (en) 2020-09-18 2020-09-18 Semiconductor Test Socket with 4-row Array Structure
PCT/KR2021/000423 WO2022059865A1 (en) 2020-09-18 2021-01-12 Test socket having four-row array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200120457A KR102422479B1 (en) 2020-09-18 2020-09-18 Semiconductor Test Socket with 4-row Array Structure

Publications (2)

Publication Number Publication Date
KR20220037688A KR20220037688A (en) 2022-03-25
KR102422479B1 true KR102422479B1 (en) 2022-07-20

Family

ID=80777038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200120457A KR102422479B1 (en) 2020-09-18 2020-09-18 Semiconductor Test Socket with 4-row Array Structure

Country Status (2)

Country Link
KR (1) KR102422479B1 (en)
WO (1) WO2022059865A1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156408A (en) 2000-11-20 2002-05-31 Advantest Corp Kit and method for cleaning socket connecting terminal, and electronic part tester
KR101911749B1 (en) * 2018-08-14 2018-10-25 주식회사 제이앤에프이 Socket
KR101923144B1 (en) 2017-05-18 2018-11-28 이승용 Interface for testing semiconductor device
JP2018200888A (en) 2015-06-05 2018-12-20 オーデーウー ゲーエムベーハー ウント コー カーゲー Plug or socket as component for electrical connector and electrical connector
KR102002518B1 (en) 2018-04-27 2019-07-22 이승용 Test socket and apparatus for testing FPCB(Flexible Printed Circuit Board) and display panel
JP6627655B2 (en) * 2016-06-17 2020-01-08 オムロン株式会社 socket
KR102070302B1 (en) 2019-07-15 2020-01-28 이승용 Interface of vending structure, interface assembly and test socket comprising the interface, and method for manufacturing the interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07301664A (en) * 1994-05-09 1995-11-14 Hitachi Electron Eng Co Ltd Interface wiring mechanism for ic tester
KR20110039952A (en) * 2009-10-13 2011-04-20 (주) 미코티엔 Probe structure and probe card having the same
KR102169588B1 (en) * 2019-02-25 2020-10-23 이승용 Test socket comprising pogo pin and interface, and test apparatus comprising the test socket

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156408A (en) 2000-11-20 2002-05-31 Advantest Corp Kit and method for cleaning socket connecting terminal, and electronic part tester
JP2018200888A (en) 2015-06-05 2018-12-20 オーデーウー ゲーエムベーハー ウント コー カーゲー Plug or socket as component for electrical connector and electrical connector
JP6627655B2 (en) * 2016-06-17 2020-01-08 オムロン株式会社 socket
KR101923144B1 (en) 2017-05-18 2018-11-28 이승용 Interface for testing semiconductor device
KR102002518B1 (en) 2018-04-27 2019-07-22 이승용 Test socket and apparatus for testing FPCB(Flexible Printed Circuit Board) and display panel
KR101911749B1 (en) * 2018-08-14 2018-10-25 주식회사 제이앤에프이 Socket
KR102070302B1 (en) 2019-07-15 2020-01-28 이승용 Interface of vending structure, interface assembly and test socket comprising the interface, and method for manufacturing the interface

Also Published As

Publication number Publication date
WO2022059865A1 (en) 2022-03-24
KR20220037688A (en) 2022-03-25

Similar Documents

Publication Publication Date Title
JP4577905B2 (en) Metal contact LGA socket
US6069481A (en) Socket for measuring a ball grid array semiconductor
EP1787361A2 (en) Hermaphroditic socket/adapter
US20070007984A1 (en) Socket for inspection apparatus
JP2007178165A (en) Inspection unit
US8138777B2 (en) TCP-type semiconductor device and method of testing thereof
KR102422479B1 (en) Semiconductor Test Socket with 4-row Array Structure
KR102479684B1 (en) Semiconductor test socket having film member
JP2006003191A (en) Electrical connection device
KR100650942B1 (en) Probe card for Multi-chip test
KR102607955B1 (en) Test socket having mesh type fin and blade fin
US20120169366A1 (en) Socket contact for testing a semiconductor
KR20010112654A (en) Connection structure of coaxial cable to electric circuit substrate
KR20010010503A (en) Thin probe unit for testing on wafer
US20210376544A1 (en) Wiring board and electronic component testing apparatus comprising coaxial connector, and coaxial connector
KR102372899B1 (en) Hi-Fix socket board and Hi-Fix board having the same
KR100320089B1 (en) Contactor for semiconductor chip test socket
KR200311472Y1 (en) Board connector for testing semiconductor package
KR200203858Y1 (en) Bad device detect socket of memory module
JP2009052910A (en) Semiconductor inspection jig, and apparatus and method for inspecting semiconductor with the same
JP2020197519A (en) Test jig for semiconductor device
KR100259060B1 (en) Semiconductor chip test socket and method for contactor fabrication
KR100688544B1 (en) Module for testing burn-in stress of semiconductor package
KR20170047777A (en) Interface board and method of manufacturing the interface board
KR20230122783A (en) Electrical connector for signal transmission

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right