KR102410350B1 - 고속 단자용 랜드 패드 - Google Patents

고속 단자용 랜드 패드 Download PDF

Info

Publication number
KR102410350B1
KR102410350B1 KR1020207018605A KR20207018605A KR102410350B1 KR 102410350 B1 KR102410350 B1 KR 102410350B1 KR 1020207018605 A KR1020207018605 A KR 1020207018605A KR 20207018605 A KR20207018605 A KR 20207018605A KR 102410350 B1 KR102410350 B1 KR 102410350B1
Authority
KR
South Korea
Prior art keywords
conductor portion
interconnect structure
integrated circuit
insulated conductor
land pad
Prior art date
Application number
KR1020207018605A
Other languages
English (en)
Other versions
KR20200088472A (ko
Inventor
산자이 댄디아
제랄드 알. 탈봇
마헤쉬 에스. 하디카르
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20200088472A publication Critical patent/KR20200088472A/ko
Application granted granted Critical
Publication of KR102410350B1 publication Critical patent/KR102410350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

집적 회로 어셈블리는 집적 회로 패키지 기판 및 집적 회로 패키지 기판의 표면에 배치된 도전성 랜드 패드를 포함한다. 도전성 랜드 패드는 도전체부, 절연된 도전체부, 및 도전체부와 절연된 도전체부 사이에 배치된 절연부를 포함한다. 절연된 도전체부는 도전체부의 제1 면 및 도전체부의 제2 면을 둘러쌀 수 있다. 절연된 도전체부는 도전체부의 주변 일부를 둘러쌀 수 있다. 절연부는 도전체부와 절연된 도전체부 사이의 갭(gap)을 포함할 수 있다. 갭은 수용 구조체의 상호 접속 구조체의 반경보다 작은 폭을 가질 수 있다.

Description

고속 단자용 랜드 패드
일반적으로, 랜드 그리드 어레이 패키지(Land Grid Array package; LGA)는 인쇄 회로 기판에 연결되거나 인쇄 회로 기판 상의 도체들에 직접 연결되는 LGA 소켓의 핀(pin)들 또는 도전성 리드(conductive lead)들에 전기적으로 연결될 수 있는 도전성 랜드 패드(conductive land pad)들을 포함하는 집적 회로용 표면 실장 패키지이다. 종래 LGA 랜드 패드들은 정사각형 또는 직사각형이며, 연관된 단자 또는 신호 경로를 로딩하고 랜드 패드들에 결합된 단자들의 고속 성능을 제한할 수 있는 정전 용량을 갖는다. 따라서, 개선된 랜드 패드 기술들이 요구된다.
적어도 하나의 실시예에서, 집적 회로 어셈블리는 집적 회로 패키지 기판 및 집적 회로 패키지 기판의 표면 상에 배치된 도전성 랜드 패드를 포함한다. 도전성 랜드 패드는 도전체부(conductor portion), 절연된 도전체부, 및 도전체부와 절연된 도전체부 사이에 배치된 절연부(isolation portion)를 포함한다. 절연된 도전체부는 도전체부의 제1 면 및 도전체부의 제2 면을 둘러쌀 수 있다. 절연된 도전체부는 도전체부의 주변 일부를 둘러쌀 수 있다. 절연부는 도전체부와 절연된 도전체부 사이의 갭(gap)을 포함할 수 있다. 갭은 수용 구조체의 상호 접속 구조체의 반경보다 작은 폭을 가질 수 있다.
적어도 하나의 실시예에서, 집적 회로 어셈블리를 제조하는 방법은 다층 패키지 기판의 표면에 도전성 층을 형성하는 단계를 포함한다. 상기 방법은 도전성 층으로부터 도전성 랜드 패드를 형성하는 단계를 포함한다. 도전성 랜드 패드는 도전체부, 절연된 도전체부 및 도전체부와 절연된 도전체부 사이에 배치된 절연부를 갖는다. 절연부는 수용 구조체의 상호 접속 구조체의 콘택 팁(contact tip)의 반경보다 작은 폭을 가질 수 있다. 절연부는 도전체부와 절연된 도전체부 사이의 갭(gap)을 포함할 수 있다. 갭은 전기 절연 재료로 채워질 수 있다.
적어도 하나의 실시예에서, 집적 회로 어셈블리를 제조하는 방법은 집적 회로 패키지 및 스택의 수용 구조체를 적층하는 단계를 포함한다. 집적 회로 패키지의 랜드 면은 수용 구조체의 상호 접속 구조체들에 인접하고 그와 정렬되어, 상호 접속 구조체들이 해당 랜드 패드들의 절연된 도전체부들 상에 랜딩하도록 한다. 상기 방법은 랜드 면의 표면에 직교하는 방향으로 스택 상에 가해지는 힘에 응답하여 상호 접속 구조체들에 의해 수용 구조체를 이동시키는 단계를 포함한다. 이동시키는 단계는 랜드 면의 표면에 평행한 방향으로, 해당 랜드 패드들의 절연된 도전체부로부터, 해당 랜드 패드들의 격리된 도전체부들과 도전체부들 사이에 배치된 해당 랜드 패드들의 절연부들에 걸쳐, 해당 랜드 패드들의 도전체부들로 이루어진다. 도전체부들은 수용 구조체의 상호 접속 구조체의 반경보다 작은 폭으로 해당 절연부들로부터 분리될 수 있다.
본 발명은 첨부된 도면들을 참조함으로써 더 잘 이해될 수 있으며, 그 많은 목적들, 특징들 및 이점들이 당업자에게 명백해질 수 있다.
도 1은 소켓을 사용하여 인쇄 회로 기판에 결합된 LGA 패키지를 포함하는 집적 회로 어셈블리의 단면도를 예시한다.
도 2는 LGA 패키지의 종래 랜드 패드들의 계획도를 예시한다.
도 3은 종래 LGA 패키지를 포함하는 집적 회로 어셈블리에 인가된 힘에 응답하여 종래 랜드 패드에 걸친 콘택 와이프 경로(contact wipe path)의 계획도를 예시한다.
도 4는 종래 LGA 패키지를 포함하는 집적 회로 어셈블리에 인가된 힘에 응답하여 종래 랜드 패드에 걸친 콘택 와이프 경로의 단면도를 예시한다.
도 5는 본 발명의 적어도 하나의 실시예와 일치하는 분할 LGA 랜드 패드들의 계획도를 예시한다.
도 6은 본 발명의 적어도 하나의 실시예와 일치하는 분할 LGA 랜드 패드에 걸친 콘택 와이프 경로의 상세한 평면도를 예시한다.
도 7은 LGA 패키지에 사용하기 위한 수용 구조체의 예시적인 상호 접속 구조체를 예시한다.
도 8은 본 발명의 적어도 하나의 실시예와 일치하는 종래 LGA 패키지를 포함하는 집적 회로 어셈블리에 인가된 힘에 응답하여 분할 랜드 패드에 걸친 콘택 와이프 경로의 단면도들을 예시한다.
도 9는 본 발명의 적어도 하나의 실시예와 일치하는 종래 LGA 패키지를 포함하는 집적 회로 어셈블리에 인가된 힘에 응답하여 분할 랜드 패드의 또 다른 실시예에 걸친 콘택 와이프 경로의 단면도들을 예시한다.
도 10은 본 발명의 적어도 하나의 실시예와 일치하는 분할 LGA 랜드 패드의 또 다른 실시예에 걸친 콘택 와이프 경로의 상세한 평면도를 예시한다.
도 11은 본 발명의 적어도 하나의 실시예와 일치하는 분할 LGA 랜드 패드의 또 다른 실시예에 걸친 콘택 와이프 경로의 상세한 평면도를 예시한다.
도 12는 종래 LGA 랜드 패드의 정전 용량에 기여하는 도전성 물질의 영역 및 본 발명의 적어도 하나의 실시예와 일치하는 분할 LGA 랜드 패드의 정전 용량에 기여하는 도전성 물질의 영역을 예시한다.
도 13은 본 발명의 적어도 하나의 실시예와 일치하는 집적 회로 패키지 기판의 도전성 물질의 예시적인 단면도의 영역을 예시한다.
서로 다른 도면들에서 동일한 참조 부호들의 사용은 유사하거나 동일한 아이템들을 나타낸다.
일반적으로, 랜드 그리드 어레이(LGA) 패키지는 세라믹 또는 플라스틱 재료(예를 들어, 비스말레이미드 트리아진(bismaleimide triazine; BT) 기판)를 사용하여 종래 패키징 제조 기술들에 의해 형성된 다층 기판을 포함한다. 다층 기판은 기판 내에서 신호들을 재분배하는데 사용되는 도전성 층들을 포함한다. LGA 패키지는 LGA 패키지의 하부에 하나 이상의 콘택(contact)들(즉, 랜드 패드들 또는 도전성 랜드들)을 포함한다. 도전성 층들 및 랜드 패드들은 LGA 패키지에 의해 수용된 집적 회로를 수용 구조체(예를 들어, 소켓 또는 인쇄 회로 기판) 상의 대응되는 콘택들에 결합시킨다. 전형적인 랜드 패드들은 크기 및 피치(pitch)가 다양할 수 있는 평평한 구조 또는 평면 구조이며, 패키지의 주변에 또는 LGA 패키지 하부 상의 다른 패턴들에 위치될 수 있는 직사각형 그리드들로 배열된다.
인쇄 회로 기판 또는 인쇄 회로 기판에 부착된 소켓은 LGA 패키지의 랜드 패드들과 인쇄 회로 기판 사이에 기계적 및 전기적 연결들을 제공하는 수용 구조체이다. 도 1을 참조하면, 집적 회로 소켓(104)은 전기적 콘택들(108)(예를 들어, 솔더볼들, 핀들, 리드들 또는 다른 유형의 전기적 콘택들)에 의해 인쇄 회로 기판(106) 상의 전기적 콘택들에 결합된다. 집적 회로 소켓(104)은 핸들 또는 표면 플레이트(105)가 제 위치에 놓이는 것에 응답하여 압축력(F)을 인가한다. 인쇄 회로 기판 자체가 수용 구조체인 경우, LGA 패키지를 (예를 들어, 솔더 페이스트를 사용하여) 인쇄 회로 기판에 부착하는 동안 압축력이 LGA 패키지에 적용된다. 제1 방향(예를 들어, LGA 패키지(102)의 밑면에 직교하는 수직 방향)으로 인가되는 압축력(F)은 LGA 패키지(102)의 랜드 패드들(112)에 걸쳐 제2 방향(예를 들어, 제1 방향에 직교하고 LGA 패키지(102)의 밑면에 평행한 방향)으로의 집적 회로 소켓(104)의 상호 접속 구조체들(110)(예를 들어, 핀들, 리드들 또는 다른 전기적 콘택들)의 슬라이딩 동작을 야기한다. 본원에 언급된 바와 같이, 콘택 와이프(contact wipe)(또는 체결 와이프(engagement wipe))는 콘택 체결 또는 소켓 내로의 삽입 동안 짝을 이루는 콘택 표면들(예를 들어, 랜드 패드 및 대응되는 상호 접속 구조체) 사이의 상대적 모션이다. 집적 회로 소켓(104)은 예시일 뿐이며, 다른 설계를 가질 수 있고, 다른 연결 메커니즘들을 사용할 수 있다. 예를 들어, 집척 회로 소켓(104)은 소켓의 상부 및 하부에 콘택들을 갖는 LGA 이중 압축 소켓일 수 있다. LGA 패키지(102)와 집적 회로 소켓(104) 사이 및 집적 회로 소켓(104)과 인쇄 회로 기판(106) 사이의 전기적 연결은 힘 적용 기술들 또는 히트 싱크를 사용하여 이루어진다. 추가로, 핸들 또는 표면 플레이트(105)가 제 위치에 놓인 것에 응답하여 집적 회로 소켓(104)에 의해 압축력(F)을 인가하기 보다는, 집적 회로 어셈블리(100)의 다른 실시예들에서는, 힘 적용 메커니즘의 부재 시 압축력(F)을 인가하는 데 히트 싱크가 사용된다.
도 2 내지 4를 참조하면, 랜드 패드(112)는 집적 회로 패키지 기판의 밑면에 랜드 패드 어레이(200)의 일부로서 형성된 종래의 직사각형 랜드 패드이다. 랜드 패드(112)는 보다 촘촘한 기하학적 구조들에 적응된 종래의 인쇄 회로 기판 제조 기술들을 포함할 수 있는, 종래의 표면 실장 패키지 제조 기술들을 사용하여 도전성 재료(예를 들어, 금 도금 구리 또는 금 도금, 니켈 도금 구리)로 형성된다. 예시적인 제조 기술은 집적 회로 패키지 기판의 밑면에 유전층을 형성한 후, 유전층 위에 형성된 도전층의 종래 포토리소그래픽 패터닝에 의해 랜드 패드들(112)을 형성한다.
도 3 및 4를 참조하면, 콘택 와이프 동안, 상호 접속 구조체(406)의 팁(tip)(408)은 초기에 랜드 패드(112)의 초기 위치(402)에 랜딩하고 압축력(F)에 응답하여 경로(D)를 따라 랜드 패드(112)를 랜드 패드(112) 상의 최종 위치(404)로 이동시킨다. 경로(D)는 랜드 패드의 면들에 비스듬하다(예를 들어, 랜드 패드(112)의 에지에 대해 30-40 도 각도로 이동된다). 최종 위치(404)에서, 랜드 패드(112)의 전체는 관련 단자를 로딩하는 정전 용량에 기여한다. 그 정전 용량은 단자의 고속 성능을 제한한다.
관련 단자에서 랜드 패드의 용량성 부하를 감소시키는 기술은 랜드 패드에 걸쳐 상호 접속 구조체의 콘택 와이프 경로를 고려하는 분할 랜드 패드 설계를 포함한다. 분할 랜드 패드 설계는 도 2 내지 4의 종래 직사각형 랜드 패드와 비교하여, 단자의 고속 성능을 향상시킨다. 적어도 하나의 실시예에서, 분할 랜드 패드 설계는 랜드 패드 상의 상호 접속 구조체의 초기 랜딩 위치 및 랜드 패드 상의 상호 접속 구조체의 최종 랜딩 위치를 위한 개별 랜드 패드 부분들을 포함한다. 도 5 내지 9를 참조하면, 각 분할 랜드 패드(502)는 최종 랜딩 위치에서의 상호 접속 구조체를 LGA 패키지에 의해 수용된 집적 회로의 신호에 결합시키는, 예를 들어 LGA 패키지에 의해 수용된 집적 회로의 단자에 결합시키는 도전체부(506)를 포함한다. 상호 접속 구조체는 절연된 도전체부(508)에서의 초기 랜딩 위치(512)에서 그리고 도전체부(506) 내의 최종 랜딩 위치(504)에서 분할 랜드 패드(502)에 전기적으로 그리고 기계적으로 연결된다. 그러나, 절연된 도전체부(508)는 도전체부(506)로부터 전기적으로 절연되며, 상호 접속 구조체를 절연된 도전체부(506)가 분할 랜드 패드(502)의 성능에 미치는 영향을 감소시키는 전압에 결합될 수 있지만 LGA 패키지에 의해 수용된 집적 회로의 신호에 결합시키지 않는다(예를 들어, 절연된 도전체부(508)는 접지 전압에 결합되고 도전체부(506)는 고속 I/O에 연결됨). 적어도 하나의 실시예에서, 절연된 도전체부(508)는 도전체부(506)와 동일한 재료로 형성되지만, 이는 또 다른 도전성 재료로 형성될 수도 있다.
절연된 도전체부(508)는 콘택 와이프에 앞서 초기 랜딩 위치(512)에서 상호 접속 구조체를 수용한다. 절연된 도전체부(508)는 일부 실시예들에서는 도전체부(506)와 동일한 재료인 도전체 재료로 형성되어, 절연된 도전체부(508)를 이동한 결과로서 상호 접속 구조체 상에 수집되는 절연된 도전체부(508)로부터의 임의의 이물질(debris)이 최종 랜딩 위치(504)에서 상호 접속 구조체와 도전체부(506) 사이의 전기적 연결을 확립하는 것을 방해하지 않도록 할 것 같다.
분할 랜드 패드(502)는 또한 도전체부(506)와 절연된 도전체부(508) 사이에 절연부(510)를 포함한다. 절연부(510)는 도전체부(506)와 절연된 도전체부(508) 사이에 전기적 절연을 제공하는 물리적 장벽이다. 절연부(510)는 도전체부(506)와 절연된 도전체부(508) 사이의 전기 절연 재료(예를 들어, 공기 또는 솔더 레지스트)로 채워진 갭(도 9)일 수 있거나 다른 낮은 비유전율(relative permittivity)(즉, 낮은 유전 상수) 재료(예를 들어, 솔더 레지스트, 폴리이미드 솔더 마스크 또는 도 8에 예시된 바와 같은 10.0 미만의 비유전율을 갖는 다른 재료)로 채워질 수 있다. 일반적으로, 절연부(510)는 충분한 전기적 절연을 제공하기에 충분히 넓지만 상호 접속 구조체(406)의 팁(408)에 파편 축적을 감소시키거나 제거하기에 충분히 좁은 폭을 갖는다. 적어도 하나의 실시예에서, 폭(d1)(예를 들어, 50 마이크론 이하)은 상호 접속 구조체(406)의 팁(408)의 반경(r)의 50 %(예를 들어, 반경(r) = 100 미크론)보다 좁다. 따라서, 상호 접속 구조체(406)의 팁(408)은 접촉 와이프 동안 트렌치 위로 활주한다.
예시적인 제조 기술은 집적 회로 패키지 기판의 밑면에 유전층을 먼저 형성한 후, 분할 패드 구조를 형성하기 위해 종래 포토리소그래픽 패터닝에 의해 분할 랜드 패드들(502)을 형성한다. 예를 들어, 도전성 층(예를 들어, 구리층)은 패키지 표면에 형성된다. 그런 다음, 도전성 층은 다른 도전성 재료(예를 들어, 금)로 도금된다. 포토레지스트가 도포되고, 분할 랜드 패드 패턴을 포함하는 레티클(reticle)이 포토레지스트 재료를 선택적으로 노출시키는 데 사용되며, 원하지 않는 재료는 제거(예를 들어, 에칭 제거)된다. 감산 패터닝 공정 대신에, 첨가제 패터닝 공정은 재료를 필요로 하는 영역들에서만 도전성 구조들을 형성하기 위해 사용될 수 있다. 추가로, 종래의 랜드 패드들을 위해 설계된 레티클의 완전한 재설계를 필요로 하지 않고, 별도의 추가 레티클 및 관련 패터닝 단계들이 대응되는 사전 형성된 랜드 패드들에서 절연 구조들을 형성하는데 사용될 수 있다. 분할 랜드 패드들은 솔더 마스크 정의된 랜드 패드들로서 형성될 수 있으며, 이는 랜드 패드보다 작은 솔더 마스크 개구를 갖는다. 다른 실시예들에서, 분할 랜드 패드들은 솔더 마스크 개구보다 작은 분할 랜드 패드를 갖는 온-솔더(on-solder) 마스크 정의된 랜드 패드들이다. 적어도 하나의 실시예에서, 분할 랜드 패드들은 구리 에칭 공정을 사용하여 형성된다. 분할 랜드 패드들은 솔더 코팅(solderability coating)으로 마감될 수 있다.
예시적인 패키지 기술에서, 분할 패드 구조는 유효 랜드 패드 영역을 실질적으로 감소(즉, 관련 단자의 용량성 부하에 기여하는 도전성 재료의 영역, 예를 들어 약 670mm2 내지 약 335mm2, 약 50 %의 감소)시키며 대응되는 신호 라인의 관련 용량성 부하를 감소(예를 들어, 0.49 pF 내지 0.19 pF, 약 61 % 감소)시킨다. 다른 랜드 패드 형태들 및 기하학적 형상들이 사용될 수 있음에 유의한다. 예를 들어, 직사각형 랜드 패드로부터 도전체부(506) 및 절연된 도전체부(508)를 형성하는 대신에, 절연된 도전체부 및 절연부(510)에 의해 분리된 도전체부를 갖는 분할 랜드 패드는 마름모형(rhombus-shaped) 랜드 패드(예를 들어, 도 10), 사다리꼴형(trapezoidal-shaped) 랜드 패드(예를 들어, 도 11), 또는 절연된 도전체부 상의 초기 랜딩 지점으로부터 도전체부 상의 최종 랜딩 지점까지의 콘택 와이프의 각도 및 거리에 맞춘 다른 규칙적 또는 불규칙한 형태로부터 형성될 수 있다. 테일러링(tailoring)은 거리(D) 및 콘택 와이프의 미리 결정된 각도 범위에 기초하여 도전체부에 최소 치수들을 제공하는 것을 포함할 수 있다. 코너들은 분할 랜드 패드의 도전체부의 영역을 추가로 감소시켜 용량성 부하를 더 감소시키기 위해 제조 설계 규칙들과 일관되게 (예를 들어, 45도 각도의 에지들 또는 라운딩된 코너들을 갖는 도전체들을 형성함으로써) 감소시킬 수 있다. 와이프 각도가 타겟 수용 구조체의 제조업자들에 의해 표준화되는(예를 들어, 10도 미만의 각도 범위로 제한되는) 경우, 도전성부(506)의 기하학적 구조는 와이프 각도에 따라 더 맞춰질 수 있으며, 이에 따라 분할 랜드 패드(502)의 정전 용량을 더 감소시킬 수 있음에 유의한다.
도 12 및 13을 참조하면, 적어도 하나의 실시예에서, 분할 랜드 패드들은 다층 패키지 기판의 최종 도전성 층(예를 들어, 20 층 패키지의 도전성 층(M20))에 형성된다. 개별 분할 랜드 패드들의 정전 용량을 줄이는 데 사용될 수 있는 또 다른 기술은 다층 패키지의 분할 랜드 패드(502) 위의 다음의 인접 도전성 층(예를 들어, 도전성 층(M19))에서 도전체 재료를 제거하는 것을 포함한다. 예를 들어, 보이드(void)들(904)은 상기에 설명된 패터닝 기술들을 사용하여 끝에서 두 번째 도전성 층(예를 들어, 도전성 층(M19))에 형성될 수 있다. 보이드들은 도전성 층(M20)에 형성된 분할 랜드 패드들의 외주와 동일한 크기와 형태를 가질 수 있으며, 도전성 층(M20)의 분할 랜드 패드들과 정렬된다.
본원에 기재된 본 발명의 설명은 예시적인 것이며, 다음의 청구 범위에 기재된 본 발명의 범위를 제한하려는 것이 아니다. 본원에 개시된 실시예들의 변형들 및 수정들은 다음의 청구 범위에 기재된 본 발명의 범위를 벗어나지 않고 본원에 기재된 설명에 기초하여 이루어질 수 있다.

Claims (17)

  1. 집적 회로 어셈블리로서,
    집적 회로 패키지 기판; 및
    상기 집적 회로 패키지 기판의 표면에 배치된 도전성 랜드 패드를 포함하며, 상기 도전성 랜드 패드는,
    상호접속 구조체(interconnection structure)의 최종 랜딩 위치로서 구성되는 도전체부;
    상기 상호접속 구조체의 초기 랜딩 위치로서 구성되는 절연된 도전체부, 상기 절연된 도전체부는, 상기 상호접속 구조체가 초기 랜딩 위치에 있을 때 상기 상호접속 구조체와 전기적으로 연결되고 그리고 상기 상호접속 구조체가 최종 랜딩 위치에 있을 때 상기 상호접속 구조체로부터 전기적으로 절연되며; 그리고
    상기 도전체부와 상기 절연된 도전체부 사이에 배치된 절연부를 포함하며,
    상기 절연부는 상기 도전체부와 상기 절연된 도전체부 사이의 갭(gap)을 포함하고,
    상기 절연된 도전체부는 상기 도전체부의 제 1 면과 상기 도전체부의 제 2 면을 둘러싸는 것을 특징으로 하는 집적 회로 어셈블리.
  2. 제1항에 있어서,
    상기 갭은 전기 절연 고체 재료로 채워지는 것을 특징으로 하는 집적 회로 어셈블리.
  3. 제1항에 있어서,
    상기 절연된 도전체부는 상기 도전체부 주변의 일부를 둘러싸는 것을 특징으로 하는 집적 회로 어셈블리.
  4. 제3항에 있어서,
    상기 주변의 일부는 상기 주변의 25% 이상 및 상기 주변의 50% 미만인 것을 특징으로 하는 집적 회로 어셈블리.
  5. 제1항에 있어서,
    상기 갭은 상기 상호접속 구조체의 반경보다 작은 폭을 갖는 것을 특징으로 하는 집적 회로 어셈블리.
  6. 제1항, 제2항, 제3항 또는 제4항 중 어느 한 항에 있어서, 상기 도전체부는 비스듬하거나 라운딩된 코너들을 갖는 직사각형인 것을 특징으로 하는 집적 회로 어셈블리.
  7. 제1항, 제2항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 상호접속 구조체는 상기 도전성 랜드 패드의 상기 도전체부에 전기적으로 결합되고, 상기 상호접속 구조체가 최종 랜딩 위치에 있을 때 상기 도전성 랜드 패드의 상기 도전체부와 직접 접촉하며 그리고 상기 상호접속 구조체가 초기 랜딩 위치에 있을 때 상기 절연된 도전체부와 직접 접촉하는 것을 특징으로 하는 집적 회로 어셈블리.
  8. 제1항, 제2항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 상호접속 구조체를 사용하여, 상기 도전성 랜드 패드의 도전체부를 인쇄 회로 기판에 기계적으로 그리고 전기적으로 결합시키도록 구성된 집적 회로 소켓을 더 포함하는 것을 특징으로 하는 집적 회로 어셈블리.
  9. 제1항, 제2항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 상호접속 구조체는 상기 상호접속 구조체가 최종 랜딩 위치에 있을 때 상기 도전체부와 직접 접촉하고 그리고 상기 상호접속 구조체가 초기 랜딩 위치에 있을 때 상기 절연된 도전체부와 직접 접촉하며,
    상기 상호접속 구조체에 직접 부착된 인쇄 회로 기판을 더 포함하는 것을 특징으로 하는 집적 회로 어셈블리.
  10. 제1항, 제2항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 집적 회로 패키지 기판에 의해 수용된 집적 회로를 더 포함하며, 상기 집적 회로는 상기 도전체부에 전기적으로 결합되고, 상기 절연된 도전체부로부터 전기적으로 절연되며,
    상기 도전체부는 상기 집적 회로의 신호를 상기 상호접속 구조체로 전기적으로 결합하도록 구성되고, 상기 절연된 도전체부는 상기 집적 회로의 신호로부터 전기적으로 절연되도록 구성되거나 또는 도전성 랜드 패드의 성능에 대한 상기 절연된 도전체부의 영향을 감소시키는 전압에 연결되도록 구성되는 것을 특징으로 하는 집적 회로 어셈블리.
  11. 집적 회로 어셈블리를 제조하는 방법으로서,
    다층 패키지 기판의 표면에 도전성 층을 형성하는 단계;
    상기 도전성 층으로부터 도전성 랜드 패드를 형성하는 단계, 상기 도전성 랜드 패드는 도전체부, 절연된 도전체부 및 상기 도전체부와 상기 절연된 도전체부 사이에 배치된 절연부를 가지며, 상기 도전성 랜드 패드는 절연된 도전체부 상의 초기 랜딩 지점으로부터 도전체부 상의 최종 랜딩 지점까지의 콘택 와이프(contact wipe)의 각도 및 거리에 기초하는 형상을 가지며; 그리고
    상기 다층 패키지 기판의 다음 인접(next adjacent) 도전성 층에 보이드를 형성하는 단계를 포함하며,
    상기 보이드는 상기 도전성 랜드 패드 바로 아래에 있는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 절연부는 수용 구조체의 상호접속 구조체의 콘택 팁의 반경보다 작은 폭을 갖는 것을 특징으로 하는 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 절연부는 상기 도전체부와 상기 절연된 도전체부 사이의 갭을 포함하며, 상기 갭은 전기 절연 재료로 채워지는 것을 특징으로 하는 방법.
  14. 제11항 또는 제12항에 있어서,
    상기 보이드는 상기 도전성 랜드 패드의 외주와 동일한 크기와 형태를 갖는 것을 특징으로 하는 방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020207018605A 2017-12-08 2018-09-18 고속 단자용 랜드 패드 KR102410350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/836,239 2017-12-08
US15/836,239 US10636736B2 (en) 2017-12-08 2017-12-08 Land pad design for high speed terminals
PCT/US2018/051539 WO2019112674A1 (en) 2017-12-08 2018-09-18 Land pad design for high speed terminals

Publications (2)

Publication Number Publication Date
KR20200088472A KR20200088472A (ko) 2020-07-22
KR102410350B1 true KR102410350B1 (ko) 2022-06-22

Family

ID=66697217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018605A KR102410350B1 (ko) 2017-12-08 2018-09-18 고속 단자용 랜드 패드

Country Status (6)

Country Link
US (1) US10636736B2 (ko)
EP (1) EP3721474A4 (ko)
JP (1) JP6971403B2 (ko)
KR (1) KR102410350B1 (ko)
CN (1) CN111406317B (ko)
WO (1) WO2019112674A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250487A1 (en) 2016-02-26 2017-08-31 Tyco Electronics (Shanghai) Co. Ltd. Connector and Connector Assembly

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966020A (en) * 1996-10-30 1999-10-12 Intel Corporation Method and apparatus for facilitating detection of solder opens of SMT components
JP2000113920A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp モジュール
US6522011B1 (en) 2000-08-15 2003-02-18 Micron Technology, Inc. Low capacitance wiring layout and method for making same
US6602078B2 (en) * 2001-03-16 2003-08-05 Cenix, Inc. Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
US7101021B2 (en) * 2001-07-30 2006-09-05 Seiko Epson Corporation Connection apparatus for circuit board, ink jet type recording apparatus using the same, IC chip and ink cartridge having IC chip
JP2004063081A (ja) 2002-07-24 2004-02-26 Renesas Technology Corp 半導体パッケージ用ソケット
US6916181B2 (en) * 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7196907B2 (en) * 2004-02-09 2007-03-27 Wen-Chun Zheng Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
TWI280693B (en) * 2004-09-10 2007-05-01 Hon Hai Prec Ind Co Ltd Electrical connector
KR100819887B1 (ko) * 2005-11-25 2008-04-07 윤동구 집적회로 홀더, 시스템 보드 및 이를 위한 집적회로 패키지
US8102184B2 (en) * 2006-01-17 2012-01-24 Johnstech International Test contact system for testing integrated circuits with packages having an array of signal and power contacts
JP2008209237A (ja) 2007-02-26 2008-09-11 Kyocera Corp プローブカード・アセンブリ用基板およびプローブカード・アセンブリ
US7618849B2 (en) * 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects
US8007286B1 (en) * 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8558396B2 (en) 2011-07-12 2013-10-15 Intersil Americas Inc. Bond pad configurations for semiconductor dies
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US9633914B2 (en) 2015-09-15 2017-04-25 International Business Machines Corporation Split ball grid array pad for multi-chip modules
US9466900B1 (en) 2015-10-07 2016-10-11 Advanced Micro Devices, Inc. Circuit board socket with rail frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250487A1 (en) 2016-02-26 2017-08-31 Tyco Electronics (Shanghai) Co. Ltd. Connector and Connector Assembly

Also Published As

Publication number Publication date
EP3721474A1 (en) 2020-10-14
JP6971403B2 (ja) 2021-11-24
US20190181087A1 (en) 2019-06-13
EP3721474A4 (en) 2021-08-25
CN111406317A (zh) 2020-07-10
KR20200088472A (ko) 2020-07-22
JP2021506104A (ja) 2021-02-18
CN111406317B (zh) 2024-10-15
US10636736B2 (en) 2020-04-28
WO2019112674A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
US9345143B2 (en) Method of fabricating a wiring board
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
JP4317471B2 (ja) 最適回路化パターンを有するチップ・キャリヤ
US6462414B1 (en) Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US8633587B2 (en) Package structure
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
KR20010062054A (ko) 반도체 장치
US20080173469A1 (en) Multilayer wiring board
JPH0236285Y2 (ko)
US10483194B2 (en) Interposer substrate and method of fabricating the same
TWI514530B (zh) 線路基板、半導體封裝結構及線路基板製程
KR102410350B1 (ko) 고속 단자용 랜드 패드
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US10321555B1 (en) Printed circuit board based RF circuit module
KR100842518B1 (ko) 메인 보드
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
CN104637906A (zh) 用于电路基板和半导体封装的焊料桥接阻止结构
CN109326571B (zh) 芯片封装组件及其制造方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
TWI394495B (zh) 電路板結構及其製法
WO2014141607A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20200075467A1 (en) Semiconductor device package
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant