KR102406990B1 - 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지 - Google Patents

인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지 Download PDF

Info

Publication number
KR102406990B1
KR102406990B1 KR1020200080186A KR20200080186A KR102406990B1 KR 102406990 B1 KR102406990 B1 KR 102406990B1 KR 1020200080186 A KR1020200080186 A KR 1020200080186A KR 20200080186 A KR20200080186 A KR 20200080186A KR 102406990 B1 KR102406990 B1 KR 102406990B1
Authority
KR
South Korea
Prior art keywords
core
circuit board
printed circuit
glass fiber
woven
Prior art date
Application number
KR1020200080186A
Other languages
English (en)
Other versions
KR20220001803A (ko
Inventor
이승재
김건우
안상기
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020200080186A priority Critical patent/KR102406990B1/ko
Publication of KR20220001803A publication Critical patent/KR20220001803A/ko
Application granted granted Critical
Publication of KR102406990B1 publication Critical patent/KR102406990B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers

Abstract

수지층의 내부에 함침되는 보강재 재질을 최적화하는 것에 의해 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있는 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지에 대하여 개시한다.
본 발명에 따른 인쇄회로기판용 코어는 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하며, 상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 금속사;를 포함하며, 상기 금속사는 절연재에 의해 피복되어 있는 것을 특징으로 한다.

Description

인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지{CORE FOR PRINTED CIRCUIT BOARD AND PRINTED CIRCUIT BOARD HAVING THE SAME AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지에 관한 것으로, 보다 상세하게는 수지층의 내부에 함침되는 보강재의 첨가 물질을 최적화하는 것에 의해 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있는 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지에 관한 것이다.
전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 특히, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 단말 기기의 두께를 줄이기 위해, 이에 탑재되는 부품의 두께 감소가 크게 요구되고 있다.
부품의 소형화를 위해서 부품 패키지의 두께를 감소시키는 요구가 증대되고 있다. 이에 따라, 소자들이 실장되는 인쇄회로기판의 전체 두께 또한 얇을 것을 요구하고 있다.
최근, 전자 제품에서의 경량화, 초소형화 및 박형화로 인쇄회로기판의 전체 두께는 중요한 역할을 하게 되었다.
이를 위해, 종래의 인쇄회로기판은 강성 확보를 위해 코어로 사용되는 CCL(Copper Clad Laminate)의 내부에 유리 섬유를 주로 함침하였다. 이러한 유리 섬유는 SiO2, B2O3, Al2O3, CaO 등을 주 성분으로 하는 물질로 CCL 상의 강성(Modulus)과 치수 변형(CTE)의 최소화를 이유로 사용되고 있다.
그러나, 종래의 인쇄회로기판용 코어는 유리 섬유가 강성과 치수 변형 측면에서는 유리하나, 반도체 패키지 제조를 위해 패키지 공정을 수행할 시 크랙이나 특정 방향으로의 휨(Warpage)이 발생할 뿐만 아니라, 방열 특성이 좋지 않은 문제가 있었다.
관련 선행문헌으로는 대한민국 공개특허공보 제10-2014-0146461호(2014.12.26. 공개)가 있으며, 상기 문헌에는 인쇄회로기판 및 그 제조방법이 기재되어 있다.
본 발명의 목적은 수지층의 내부에 함침되는 보강재의 첨가 물질을 최적화하는 것에 의해 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있는 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 인쇄회로기판용 코어는 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하며, 상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 금속사;를 포함하며, 상기 금속사는 절연재에 의해 피복되어 있는 것을 특징으로 한다.
상기 수지층은 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지, NPD(Develop-able Dielectric) 및 PID(Photo-Image able Dielectric) 중 1종 이상의 재질로 형성된다.
상기 보강재는 상기 유리 섬유사 50 ~ 99 중량%; 및 상기 절연재에 피복된 금속사 1 ~ 49 중량%;를 포함한다.
상기 유리 섬유사는 제1 직경을 갖고, 상기 금속사는 제1 직경과 동일한 제2 직경을 갖는다.
이때, 상기 금속사는 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 팔라듐(Pd), 주석(Sn), 아연(Zn), 인듐(In), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 및 몰리브덴(Mo) 중 1종 이상을 포함한다.
아울러, 상기 절연재는 SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함한다.
상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어는 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하며, 상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 고무 섬유사;를 포함하는 것을 특징으로 한다.
상기 고무 섬유사는 아크릴로니트릴-부타디엔 고무(NBR), 카복시 말단 부타디엔-아크릴로니트릴(CTBN) 고무, 에폭시 말단 부타디엔-아크릴로니트릴(ETBN) 고무 및 아민 말단 부타디엔-아크릴로니트릴(ATBN) 고무 중 1종 이상을 포함한다.
상기 보강재는 상기 유리 섬유사 50 ~ 99 중량%; 및 상기 고무 섬유사 1 ~ 49 중량%;를 포함한다.
상기 목적을 달성하기 위한 본 발명의 제3 실시예에 따른 인쇄회로기판용 코어는 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하며, 상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 인바 직조사;를 포함하는 것을 특징으로 한다.
여기서, 상기 인바 직조사는 Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금인 것이 바람직하다.
상기 인바 직조사는 절연재에 의해 피복되어 있다.
상기 절연재는 SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함한다.
상기 목적을 달성하기 위한 본 발명의 제4 실시예에 따른 인쇄회로기판용 코어는 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하며, 상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 상기 유리 섬유사와 함께 직조된 금속사; 및 상기 유리 섬유사와 함께 직조된 고무 섬유사;를 포함하는 것을 특징으로 한다.
상기 금속사는 제1 방향으로 직조되고, 상기 고무 섬유사는 상기 제1 방향과 교차하는 제2 방향으로 직조된다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은 코어층; 상기 코어층의 상면, 하면 및 내부에 배치된 제1 회로패턴; 상기 코어층의 상면 및 제1 회로패턴을 덮는 적어도 하나의 상부 절연층; 상기 코어층의 하면 및 제1 회로패턴을 덮는 적어도 하나의 하부 절연층; 상기 상부 절연층의 상부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제2 회로패턴; 상기 하부 절연층의 하부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제3 회로패턴;을 포함하고, 상기 코어층은, 제1 내지 제4 실시예 중 어느 하나의 인쇄회로기판용 코어가 이용되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및 상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며, 상기 인쇄회로기판은 코어층과, 상기 코어층의 상면, 하면 및 내부에 배치된 제1 회로패턴과, 상기 코어층의 상면 및 제1 회로패턴을 덮는 적어도 하나의 상부 절연층과, 상기 코어층의 하면 및 제1 회로패턴을 덮는 적어도 하나의 하부 절연층과, 상기 상부 절연층의 상부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제2 회로패턴과, 상기 하부 절연층의 하부 및 내부에 배치되어, 상기 1 회로패턴과 전기적으로 연결된 제3 회로패턴을 포함하고, 상기 코어층은, 제1 내지 제4 실시예 중 어느 하나의 인쇄회로기판용 코어가 이용되며, 상기 반도체 칩은 상기 노출된 제2 회로패턴과 접속 부재를 매개로 전기적으로 연결된 것을 특징으로 한다.
본 발명은 유리 섬유사와 더불어, 연성 및 전기전도성이 우수한 금속사가 함께 직조된 보강재를 수지층에 함침시키는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 칩을 실장하는 패키징 공정시 크랙 불량을 감소시킬 수 있을 뿐만 아니라, 우수한 전기전도성을 갖는 금속사에 의해 방열 성능을 향상시킬 수 있게 된다.
또한, 본 발명은 유리 섬유사와 더불어, 신축성 및 탄성이 우수한 고무 섬유사가 함께 직조된 보강재를 수지층에 함침시키는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 칩을 실장하는 패키징 공정시 크랙 불량을 원천적으로 방지할 수 있게 된다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판용 코어를 나타낸 단면도.
도 2는 도 1의 A 부분을 확대하여 나타낸 평면도.
도 3은 도 2의 B 부분을 확대하여 나타낸 사시도.
도 4는 도 2의 C 부분을 확대하여 나타낸 사시도.
도 5는 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도.
도 6은 도 4의 D 부분을 확대하여 나타낸 사시도.
도 7은 본 발명의 제3 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도.
도 8은 도 7의 E 부분을 확대하여 나타낸 사시도.
도 9는 본 발명의 제4 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도.
도 10은 도 9의 F 부분을 확대하여 나타낸 사시도.
도 11은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 12는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지에 관하여 상세히 설명하면 다음과 같다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판용 코어를 나타낸 단면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 평면도이다. 또한, 도 3은 도 2의 B 부분을 확대하여 나타낸 사시도이고, 도 4는 도 2의 C 부분을 확대하여 나타낸 사시도이다.
도 1 내지 도 4를 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판용 코어(100)는 수지층(120) 및 보강재(140)를 포함한다.
수지층(120)은 상면 및 상면에 반대되는 하면을 갖는 플레이트 형상을 가질 수 있다. 이러한 수지층(120)으로는 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지, NPD(Develop-able Dielectric) 및 PID(Photo-Image able Dielectric) 중 1종 이상의 재질로 형성될 수 있다. 아울러, 수지층(120)의 상면 및 하면에는 동박(125)이 배치되어 있을 수 있다.
보강재(140)는 수지층(120)의 내부에 함침된다. 이러한 보강재(140)는 인쇄회로기판용 코어(100) 전체 중량의 5 ~ 30 중량%로 첨가될 수 있으나, 이에 제한되는 것은 아니다.
아울러, 수지층(120)의 내부에는 보강재(140)에 더불어, 무기필러, 경화제 등이 더 첨가되어 있을 수 있다.
무기 필러로는 실리카, 알루미나, 수산화알루미늄, 티타니아, 수산화 마그네슘, 탄산 마그네슘, 산화 마그네슘, 카올린, 탈크(Talc), 탄산 칼슘, 탄산 바륨, 티탄산 바륨, 티탄산 칼륨, 황산 칼슘, 황산 바륨, 인산 제1 칼슘, 인산 제2 칼슘 및 인산 제3 칼슘 중 선택된 1종 이상을 포함할 수 있다.
경화제는 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2', 3,3'-테트라클로로-4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐술피도, 3,3'-디아미노벤조페논, 3,3'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰을 포함하는 방향족 아민류, 페놀노볼락 수지, 크레졸 노볼락 수지, 나프톨 노볼락 수지를 포함하는 노볼락 수지 등에서 선택된 1종 이상이 이용될 수 있다.
본 발명의 제1 실시예에 따른 보강재(140)는 강성 및 치수 안정성과 더불어, 연성 및 방열 성능을 향상시키는 역할을 한다.
이를 위해, 보강재(140)는 유리 섬유사(142) 및 금속사(144)를 포함한다.
유리 섬유사(142)는 제1 방향 및 제1 방향과 교차하는 제2 방향으로 직조된다. 이때, 제1 방향은 가로 방향일 수 있고, 제2 방향은 세로 방향일 수 있다. 이러한 유리 섬유사(142)는 유리 섬유를 제1 방향과 제2 방향으로 직조한 직조물이다.
유리 섬유사(142)는 SiO2, B2O3, Al2O3, CaO 등을 주 성분으로 물질로 인쇄회로기판용 코어(100)의 강성(Modulus)을 향상시킴과 더불어, 치수 변형(CTE)을 최소화하여 치수 안정성을 향상시키기 위해 첨가된다.
금속사(144)는 유리 섬유사(142)와 함께 직조되어, 제1 및 제2 방향으로 직조된다. 이러한 금속사(144)는 금속 물질을 제1 방향과 제2 방향으로 직조한 직조물이다.
금속사(144)는 보강재(140)의 연성을 향상시킴과 더불어, 방열 성능을 향상시키는 역할을 한다. 이를 위해, 금속사(144)로는 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 팔라듐(Pd), 주석(Sn), 아연(Zn), 인듐(In), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 및 몰리브덴(Mo) 중 1종 이상을 포함하는 것이 바람직하다.
여기서, 보강재(140)의 연성을 향상시키기 위해서는 금속사(144)로 우수한 연성을 갖는 알루미늄(Al), 마그네슘(Mg) 등의 금속 물질을 이용하는 것이 바람직하다. 아울러, 보강재(140)의 방열 성능을 향상시키기 위해서는 금속사(144)로 우수한 전기전도성을 갖는 금(Au), 구리(Cu), 백금(Pt) 등의 금속 물질을 이용하는 것이 바람직하다.
이러한 금속사(144)는 전기적 쇼트를 방지하기 위해 절연재(145)에 의해 피복되어 있는 것이 바람직하다. 이를 위해, 절연재(145)는 스프레이 코팅 방식으로 금속사(144)의 표면 전체를 덮도록 코팅하고, 경화시키는 것에 의해 금속사(144)가 외부로 노출되지 않도록 형성되는 것이 바람직하다.
이때, 절연재(145)는 SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함한다. 이러한 절연재(145)는 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 절연재(145)의 두께가 10㎛ 미만일 경우에는 금속사(144)를 완벽하게 피복하지 못할 우려가 있다. 반대로, 절연재(145)의 두께가 50㎛를 초과할 경우에는 과도한 두께 설계로 인하여 제조 비용만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.
본 발명의 제1 실시예에 따른 보강재(140)는 유리 섬유사(142) 50 ~ 99 중량% 및 절연재(145)에 피복된 금속사(144) 1 ~ 49 중량%를 포함하며, 보다 바람직하게는 유리 섬유사(142) 65 ~ 75 중량% 및 절연재(145)에 피복된 금속사(144) 25 ~ 35 중량%를 제시할 수 있다.
절연재(145)에 피복된 금속사(144)가 보강재(140) 전체 중량의 1 중량% 미만일 경우에는 그 첨가량이 미미하여 연성 확보 및 방열 성능 향상 효과를 제대로 발휘하지 못할 우려가 크다. 반대로, 절연재(145)에 피복된 금속사(144)가 보강재(140) 전체 중량의 49 중량%를 초과할 경우에는 연성 및 방열 성능은 향상되나, 상대적으로 유리 섬유사의 첨가량이 감소하는데 기인하여 강성 및 치수 안정성을 확보하는데 어려움이 따를 수 있으므로, 바람직하지 못하다.
여기서, 유리 섬유사(142)는 제1 직경을 갖고, 금속사(144)는 제1 직경과 동일한 제2 직경을 갖는 것이 바람직한데, 이는 유리 섬유사(142)와 금속사(144)의 직경을 동일하게 설계해야 직조 작업에 대한 용이성을 확보할 수 있기 때문이다.
전술한 본 발명의 제1 실시예에 따른 인쇄회로기판용 코어는 유리 섬유사와 더불어, 연성 및 전기전도성이 우수한 금속사가 함께 직조된 보강재를 수지층에 함침시키는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 칩을 실장하는 패키징 공정시 크랙 불량을 감소시킬 수 있을 뿐만 아니라, 우수한 전기전도성을 갖는 금속사에 의해 방열 성능을 향상시킬 수 있게 된다.
(제2 실시예)
도 5는 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도이고, 도 6은 도 4의 D 부분을 확대하여 나타낸 사시도로, 도 1과 연계하여 설명하도록 한다.
도 1, 도 5 및 도 6을 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어(100)는 수지층(120) 및 보강재(140)를 포함한다.
이때, 본 발명의 제2 실시예에 따른 수지층(120)은 본 발명의 제1 실시예의 수지층과 실질적으로 동일하므로, 중복 설명은 생략하도록 한다.
보강재(140)는 수지층(120)의 내부에 함침된다. 이러한 보강재(140)는 인쇄회로기판용 코어(100) 전체 중량의 5 ~ 30 중량%로 첨가될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 제2 실시예에 따른 보강재(140)는 유리 섬유사(142) 및 고무 섬유사(146)를 포함한다.
유리 섬유사(142)는 제1 방향 및 제1 방향과 교차하는 제2 방향으로 직조된다. 이때, 제1 방향은 가로 방향일 수 있고, 제2 방향은 세로 방향일 수 있다. 이러한 유리 섬유사(142)는 유리 섬유를 제1 방향과 제2 방향으로 직조한 직조물이다.
유리 섬유사(142)는 SiO2, B2O3, Al2O3, CaO 등을 주 성분으로 물질로 인쇄회로기판용 코어(100)의 강성(Modulus)을 향상시킴과 더불어, 치수 변형(CTE)을 최소화하여 치수 안정성을 향상시키기 위해 첨가된다.
고무 섬유사(146)는 유리 섬유사(142)와 함께 직조되어, 제1 및 제2 방향으로 직조된다. 이러한 고무 섬유사(146)는 보강재(140)의 신축성 및 탄성을 부여하여 반도체 칩을 실장하는 패키징 공정시 인쇄회로기판 또는 반도체 칩에 크랙이 발생하는 불량을 최소화하기 위해 첨가된다. 이와 같이, 본 발명의 제2 실시예는 유리 섬유사(142)와 고무 섬유사(146)를 함께 직조한 보강재(140)를 이용하므로, 유리 섬유사와 금속사를 함께 직조한 보강재를 이용하는 제1 실시예에 비하여, 보다 더 우수한 신축성 및 탄성을 나타낼 수 있으므로 크랙 불량을 방지하는데 탁월한 효과를 발휘하게 된다.
이를 위해, 고무 섬유사(146)로는 아크릴로니트릴-부타디엔 고무(NBR), 카복시 말단 부타디엔-아크릴로니트릴(CTBN) 고무, 에폭시 말단 부타디엔-아크릴로니트릴(ETBN) 고무 및 아민 말단 부타디엔-아크릴로니트릴(ATBN) 고무 중 1종 이상을 포함한다.
여기서, 유리 섬유사(142)는 제1 직경을 갖고, 고무 섬유사(146)는 제1 직경과 동일한 제2 직경을 갖는 것이 바람직한데, 이는 유리 섬유사(142)와 고무 섬유사(146)의 직경을 동일하게 설계해야 직조 작업에 대한 용이성을 확보할 수 있기 때문이다.
이러한 고무 섬유사(146)는, 금속사와 달리, 전기전도성을 나타내지 않는 절연 물질로 이루어지기 때문에 고무 섬유사(146)의 표면을 절연재로 피복할 필요가 없다. 따라서, 본 발명의 제2 실시예는 절연재 피복을 위한 코팅 공정이 생략되므로, 절연재 피복을 위한 제조 공정 비용을 절감할 수 있는 이점이 있다.
본 발명의 제2 실시예에 따른 보강재(140)는 유리 섬유사(142) 50 ~ 99 중량% 및 고무 섬유사(146) 1 ~ 49 중량%를 포함하며, 보다 바람직하게는 유리 섬유사(142) 65 ~ 75 중량% 및 고무 섬유사(146) 25 ~ 35 중량%를 제시할 수 있다.
고무 섬유사(146)가 보강재(140) 전체 중량의 1 중량% 미만일 경우에는 그 첨가량이 미미하여 신축성 및 탄성 확보가 어려워 크랙 불량 방지 효과를 제대로 발휘하지 못할 수 있다. 반대로, 고무 섬유사(146)가 보강재(140) 전체 중량의 49 중량%를 초과할 경우에는 상대적으로 유리 섬유사(142)의 첨가량이 감소하는데 기인하여 강성 및 치수 안정성을 확보하는데 어려움이 따를 수 있다.
전술한 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어는 유리 섬유사와 더불어, 신축성 및 탄성이 우수한 고무 섬유사가 함께 직조된 보강재를 수지층에 함침시키는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 칩을 실장하는 패키징 공정시 크랙 불량을 원천적으로 방지할 수 있게 된다.
또한, 본 발명의 제2 실시예에 따른 인쇄회로기판용 코어는 유리 섬유사와 더불어, 전기전도성을 나타내지 않는 절연 물질로 이루어지는 고무 섬유사가 함께 직조된 보강재를 수지층에 함침시킬 시 절연재로 고무 섬유사를 피복할 필요가 없으므로 절연재 피복을 위한 코팅 공정이 생략되어 제조 비용을 절감할 수 있는 이점이 있다.
(제3 실시예)
도 7은 본 발명의 제3 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도이고, 도 8은 도 7의 E 부분을 확대하여 나타낸 사시도로, 도 1과 연계하여 설명하도록 한다.
도 1, 도 7 및 도 8을 참조하면, 본 발명의 제3 실시예에 따른 인쇄회로기판용 코어(100)는 수지층(120) 및 보강재(140)를 포함한다.
이때, 본 발명의 제3 실시예에 따른 수지층(120)은 본 발명의 제1 실시예의 수지층과 실질적으로 동일하므로, 중복 설명은 생략하도록 한다.
보강재(140)는 수지층(120)의 내부에 함침된다. 이러한 보강재(140)는 인쇄회로기판용 코어(100) 전체 중량의 5 ~ 30 중량%로 첨가될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 제3 실시예에 따른 보강재(140)는 유리 섬유사(142) 및 인바 직조사(148)를 포함한다.
유리 섬유사(142)는 제1 방향 및 제1 방향과 교차하는 제2 방향으로 직조된다. 이때, 제1 방향은 가로 방향일 수 있고, 제2 방향은 세로 방향일 수 있다. 이러한 유리 섬유사(142)는 유리 섬유를 제1 방향과 제2 방향으로 직조한 직조물이다.
유리 섬유사(142)는 SiO2, B2O3, Al2O3, CaO 등을 주 성분으로 물질로 인쇄회로기판용 코어(100)의 강성(Modulus)을 향상시킴과 더불어, 치수 변형(CTE)을 최소화하여 치수 안정성을 향상시키기 위해 첨가된다.
인바 직조사(148)는 유리 섬유사(142)와 함께 직조되어, 제1 및 제2 방향으로 직조된다.
이러한 인바 직조사(148)는 열팽창계수(CTE : Coefficient of Thermal Expansion)가 상당히 낮은 Fe-Ni 합금 재질로 이루어진다. 보다 구체적으로, 인바 직조사(148)는 Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금으로 형성된다.
본 발명의 제3 실시예는 유리 섬유사(142)와 더불어, 낮은 열팽창계수를 갖는 인바 직조사(148)가 함께 직조된 보강재(140)를 수지층(120)에 함침시키는 것에 의해 인쇄회로기판과 반도체 칩 간의 열팽창계수 차이를 최소화시킬 수 있게 된다. 이에 따라, 본 발명의 제3 실시예는 반도체 칩을 실장하는 패키징 공정시, 반도체 칩과 인쇄회로기판 간의 열팽창계수 차이에 의해 발생하는 특정 방향으로의 휨(Warpage) 문제를 개선할 수 있게 된다.
이러한 인바 직조사(148)는 전기적 쇼트를 방지하기 위해 절연재(미도시)에 의해 피복되어 있는 것이 바람직하다. 이를 위해, 절연재는 스프레이 코팅 방식으로 인바 직조사(148)의 표면 전체를 덮도록 코팅하고, 경화시키는 것에 의해 인바 직조사(148)가 외부로 노출되지 않도록 피복하는 것이 바람직하다.
이때, 절연재는 SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함한다. 이러한 절연재는 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 절연재의 두께가 10㎛ 미만일 경우에는 금속사를 완벽하게 피복하지 못할 우려가 있다. 반대로, 절연재의 두께가 50㎛를 초과할 경우에는 과도한 두께 설계로 인하여 제조 비용만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.
본 발명의 제3 실시예에 따른 보강재(140)는 유리 섬유사(142) 50 ~ 99 중량% 및 절연재에 피복된 인바 직조사(148) 1 ~ 49 중량%를 포함하며, 보다 바람직하게는 유리 섬유사(142) 65 ~ 75 중량% 및 절연재에 피복된 인바 직조사(148) 25 ~ 35 중량%를 제시할 수 있다.
절연재에 피복된 인바 직조사(148)가 보강재(140) 전체 중량의 1 중량% 미만일 경우에는 그 첨가량이 미미하여 반도체 칩과 인쇄회로기판 간의 열팽창계수 차이를 최소화하기 어려워 특정 방향으로의 휨(Warpage)에 대한 개선 효과를 제대로 발휘하지 못할 수 있다. 반대로, 절연재에 피복된 인바 직조사(148)가 보강재(140) 전체 중량의 49 중량%를 초과할 경우에는 특정 방향으로의 휨(Warpage)을 최소화할 수 있으나, 상대적으로 유리 섬유사(142)의 첨가량이 감소하는데 기인하여 강성 및 치수 안정성을 확보하는데 어려움이 따를 수 있으므로, 바람직하지 못하다.
여기서, 유리 섬유사(142)는 제1 직경을 갖고, 인바 직조사(148)는 제1 직경과 동일한 제2 직경을 갖는 것이 바람직한데, 이는 유리 섬유사(142)와 인바 직조사(148)의 직경을 동일하게 설계해야 직조 작업에 대한 용이성을 확보할 수 있기 때문이다.
본 발명의 제3 실시예에 따른 인쇄회로기판용 코어는 유리 섬유사와 더불어, 낮은 열팽창계수를 갖는 인바 직조사가 함께 직조된 보강재를 수지층에 함침시키는 것에 의해 인쇄회로기판과 반도체 칩 간의 열팽창계수 차이를 최소화시킬 수 있게 된다.
이에 따라, 본 발명의 제3 실시예에 따른 인쇄회로기판용 코어는 반도체 칩을 실장하는 패키징 공정시, 반도체 칩과 인쇄회로기판 간의 열팽창계수 차이에 의해 발생하는 특정 방향으로의 휨(Warpage) 문제를 개선할 수 있게 된다.
(제4 실시예)
도 9는 본 발명의 제4 실시예에 따른 인쇄회로기판용 코어를 나타낸 평면도이고, 도 10은 도 9의 F 부분을 확대하여 나타낸 사시도로, 도 1과 연계하여 설명하도록 한다.
도 1, 도 9 및 도 10을 참조하면, 본 발명의 제4 실시예에 따른 인쇄회로기판용 코어(100)는 수지층(120) 및 보강재(140)를 포함한다.
이때, 본 발명의 제4 실시예에 따른 수지층(120)은 본 발명의 제1 실시예의 수지층과 실질적으로 동일하므로, 중복 설명은 생략하도록 한다.
보강재(140)는 수지층(120)의 내부에 함침된다. 이러한 보강재(140)는 인쇄회로기판용 코어(100) 전체 중량의 5 ~ 30 중량%로 첨가될 수 있으나, 이에 제한되는 것은 아니다.
유리 섬유사(142)는 제1 방향 및 제1 방향과 교차하는 제2 방향으로 직조된다. 이때, 유리 섬유사(142)는 SiO2, B2O3, Al2O3, CaO 등을 주 성분으로 물질로 인쇄회로기판용 코어(100)의 강성(Modulus)을 향상시킴과 더불어, 치수 변형(CTE)을 최소화하여 치수 안정성을 향상시키기 위해 첨가된다.
금속사(144)는 유리 섬유사(142)와 함께 직조된다. 이러한 금속사(144)는 제1 방향으로 직조된다. 이러한 금속사(144)는 보강재(140)의 연성을 향상시킴과 더불어, 방열 성능을 향상시키는 역할을 한다. 이를 위해, 금속사(144)로는 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 팔라듐(Pd), 주석(Sn), 아연(Zn), 인듐(In), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 및 몰리브덴(Mo) 중 1종 이상을 포함하는 것이 바람직하다. 이러한 금속사(144)는 전기적 쇼트를 방지하기 위해 절연재(미도시)에 의해 피복되어 있는 것이 바람직하다.
고무 섬유사(146)는 유리 섬유사(142)와 함께 직조된다. 이러한 고무 섬유사(146)는 제1 방향과 교차하는 제2 방향으로 직조된다.
이러한 고무 섬유사(146)는 보강재(140)의 신축성 및 탄성을 부여하여 반도체 칩을 실장하는 패키징 공정시 인쇄회로기판 또는 반도체 칩에 크랙이 발생하는 불량을 최소화하기 위해 첨가된다.
이를 위해, 고무 섬유사(146)로는 아크릴로니트릴-부타디엔 고무(NBR), 카복시 말단 부타디엔-아크릴로니트릴(CTBN) 고무, 에폭시 말단 부타디엔-아크릴로니트릴(ETBN) 고무 및 아민 말단 부타디엔-아크릴로니트릴(ATBN) 고무 중 1종 이상을 포함한다.
이와 같이, 본 발명의 제4 실시예는 유리 섬유사(142)와 더불어, 금속사(144) 및 고무 섬유사(146)가 함께 직조된 보강재(140)를 수지층(120)에 함침시킨 하이브리드 구조를 갖는다.
본 발명의 제4 실시예에 따른 보강재(140)는 유리 섬유사(142) 50 ~ 99 중량%, 절연재에 피복된 금속사(144) 0.5 ~ 25 중량% 및 고무 섬유사(146) 0.5 ~ 25 중량%를 포함할 수 있다.
아울러, 본 발명의 제4 실시예에서, 금속사(144) 대신 인바 직조사(도 3의 148)로 대체하는 것도 가능하다. 즉, 본 발명의 제4 실시예에 따른 보강재(140)는 유리 섬유사(142), 고무 섬유사(146) 및 절연재에 피복된 인바 직조사를 포함할 수도 있다.
전술한 본 발명의 제4 실시예에 따른 인쇄회로기판용 코어는 유리 섬유사와 더불어, 금속사 및 고무 섬유사가 함께 직조된 보강재를 수지층에 함침시킨 하이브리드 구조로 설계되는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있게 된다.
한편, 도 11은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 단면도이고, 도 12는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(600)는 인쇄회로기판(300)과, 인쇄회로기판(300) 상에 실장된 적어도 하나의 반도체 칩(400)과, 반도체 칩(400) 및 인쇄회로기판(300)의 일면을 밀봉하는 봉지 부재(500)를 포함한다.
인쇄회로기판(300)은 코어층(100), 제1 회로패턴(210), 상부 절연층(220), 하부 절연층(230), 제2 회로패턴(240) 및 제3 회로패턴(250)을 포함할 수 있다.
코어층(100)은 본 발명의 제1 내지 제4 실시예 중 어느 하나의 인쇄회로기판용 코어가 이용될 수 있다. 이와 같이, 본 발명의 실시예에 따른 반도체 패키지(600)는 제1 내지 제4 실시예 중 어느 하나의 인쇄회로기판용 코어를 코어층(100)으로 사용하는 것에 의해, 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있게 된다.
제1 회로패턴(210)은 코어층(100)의 상면(100a), 하면(100b) 및 내부에 배치된다. 이때, 제1 회로패턴(210)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
상부 절연층(220)은 적어도 하나가 코어층(100)의 상면(100a) 및 제1 회로패턴(210)을 덮도록 형성되고, 하부 절연층(230)은 적어도 하나가 코어층(100)의 하면(100b) 및 제1 회로패턴(210)을 덮도록 형성된다. 이러한 상부 및 하부 절연층(220, 230) 각각은 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지, NPD(Develop-able Dielectric) 및 PID(Photo-Image able Dielectric) 중 1종 이상의 재질로 형성될 수 있다. 이때, 상부 및 하부 절연층(220, 230)은 코어층(100)과 달리, 보강재가 첨가되지 않는다.
제2 회로패턴(240)은 상부 절연층(220)의 상부 및 내부에 배치되어, 제1 회로패턴(210)과 전기적으로 연결된다.
제3 회로패턴(250)은 하부 절연층(230)의 하부 및 내부에 배치되어, 제1 회로패턴(210)과 전기적으로 연결된다. 이때, 제2 및 제3 회로패턴(240, 250)은 제1 회로패턴(210)과 마찬가지로, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
또한, 본 발명의 실시예에 따른 인쇄회로기판(300)은 솔더 마스크 패턴(260)을 더 포함할 수 있다.
솔더 마스크 패턴(260)은 제2 및 제3 회로패턴(240, 250)의 일부가 노출되도록 상부 절연층(220)의 상면 및 하부 절연층(230)의 하면을 각각 덮도록 형성된다. 이러한 솔더 마스크 패턴(260)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나의 재질로 형성될 수 있다.
반도체 칩(400)은 노출된 제2 회로패턴(240)과 접속 부재(410)를 매개로 전기적으로 연결된다. 이러한 반도체 칩(400)은 메모리 반도체 칩, 시스템 반도체 칩 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
이때, 접속 부재(410)로는 금속 범프 또는 금속 와이어가 이용될 수 있다. 즉, 반도체 칩(400)은 금속 범프를 매개로 노출된 제2 회로패턴(240)에 직접 접속되는 플립 칩 본딩 방식으로 실장될 수 있다. 이외에도, 반도체 칩(400)은 금속 와이어를 이용한 본딩 방식, 관통 비아(TVS)를 이용한 본딩 방식 등 다양한 방식으로 전기적 접속이 이루어질 수 있다.
봉지 부재(500)는 반도체 칩(400) 및 인쇄회로기판(300)의 일면을 밀봉한다. 이러한 봉지 부재(500)는 외부 충격으로부터 반도체 칩(400) 및 인쇄회로기판(300)의 제2 회로패턴(240)을 보호하는 역할을 한다. 일 예로, 봉지 부재(500)는 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.
전술한 본 발명의 실시예에 따른 반도체 패키지는 수지층의 내부에 함침되는 보강재의 첨가 물질을 최적화하는 것에 의해 강성 및 치수 변형 특성을 향상시킬 수 있음과 더불어, 반도체 패키징시 휨(warpage) 개선, 크랙 불량 감소 및 방열 성능을 개선할 수 있게 된다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 인쇄회로기판용 코어
120 : 수지층
125 : 동박
140 : 보강재
142 : 유리 섬유사
144 : 금속사
145 : 절연재

Claims (17)

  1. 수지층; 및
    상기 수지층의 내부에 함침된 보강재;를 포함하며,
    상기 보강재는,
    제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및
    상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 금속사;를 포함하며,
    상기 금속사는 절연재에 의해 피복되어 있고,
    상기 보강재는 상기 유리 섬유사 50 ~ 99 중량%; 및 상기 절연재에 피복된 금속사 1 ~ 49 중량%;를 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  2. 제1항에 있어서,
    상기 수지층은
    프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지, NPD(Develop-able Dielectric) 및 PID(Photo-Image able Dielectric) 중 1종 이상의 재질로 형성된 것을 특징으로 하는 인쇄회로기판용 코어.
  3. 삭제
  4. 제1항에 있어서,
    상기 유리 섬유사는 제1 직경을 갖고,
    상기 금속사는 제1 직경과 동일한 제2 직경을 갖는 것을 특징으로 하는 인쇄회로기판용 코어.
  5. 제1항에 있어서,
    상기 금속사는
    금(Au), 은(Ag), 구리(Cu), 백금(Pt), 팔라듐(Pd), 주석(Sn), 아연(Zn), 인듐(In), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 및 몰리브덴(Mo) 중 1종 이상을 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  6. 제1항에 있어서,
    상기 절연재는
    SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  7. 수지층; 및
    상기 수지층의 내부에 함침된 보강재;를 포함하며,
    상기 보강재는,
    제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및
    상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 고무 섬유사;
    를 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  8. 제7항에 있어서,
    상기 고무 섬유사는
    아크릴로니트릴-부타디엔 고무(NBR), 카복시 말단 부타디엔-아크릴로니트릴(CTBN) 고무, 에폭시 말단 부타디엔-아크릴로니트릴(ETBN) 고무 및 아민 말단 부타디엔-아크릴로니트릴(ATBN) 고무 중 1종 이상을 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  9. 제7항에 있어서,
    상기 보강재는
    상기 유리 섬유사 50 ~ 99 중량%; 및
    상기 고무 섬유사 1 ~ 49 중량%;
    를 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  10. 수지층; 및
    상기 수지층의 내부에 함침된 보강재;를 포함하며,
    상기 보강재는,
    제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및
    상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 인바 직조사;
    를 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  11. 제10항에 있어서,
    상기 인바 직조사는
    Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금인 것을 특징으로 하는 인쇄회로기판용 코어.
  12. 제10항에 있어서,
    상기 인바 직조사는
    절연재에 의해 피복되어 있는 것을 특징으로 하는 인쇄회로기판용 코어.
  13. 제12항에 있어서,
    상기 절연재는
    SiO2, 페릴린, 폴리에스터 및 테프론(Teflon) 중 1종 이상을 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  14. 수지층; 및
    상기 수지층의 내부에 함침된 보강재;를 포함하며,
    상기 보강재는,
    제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사;
    상기 유리 섬유사와 함께 직조된 금속사; 및
    상기 유리 섬유사와 함께 직조된 고무 섬유사;
    를 포함하는 것을 특징으로 하는 인쇄회로기판용 코어.
  15. 제14항에 있어서,
    상기 금속사는 제1 방향으로 직조되고,
    상기 고무 섬유사는 상기 제1 방향과 교차하는 제2 방향으로 직조된 것을 특징으로 하는 인쇄회로기판용 코어.
  16. 코어층;
    상기 코어층의 상면, 하면 및 내부에 배치된 제1 회로패턴;
    상기 코어층의 상면 및 제1 회로패턴을 덮는 적어도 하나의 상부 절연층;
    상기 코어층의 하면 및 제1 회로패턴을 덮는 적어도 하나의 하부 절연층;
    상기 상부 절연층의 상부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제2 회로패턴;
    상기 하부 절연층의 하부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제3 회로패턴;을 포함하고,
    상기 코어층은, 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하는 인쇄회로기판용 코어가 이용되며,
    상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 금속사;를 포함하며,
    상기 금속사는 절연재에 의해 피복되어 있고,
    상기 보강재는 상기 유리 섬유사 50 ~ 99 중량%; 및 상기 절연재에 피복된 금속사 1 ~ 49 중량%;를 포함하는 것을 특징으로 하는 인쇄회로기판.
  17. 인쇄회로기판;
    상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및
    상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며,
    상기 인쇄회로기판은 코어층과, 상기 코어층의 상면, 하면 및 내부에 배치된 제1 회로패턴과, 상기 코어층의 상면 및 제1 회로패턴을 덮는 적어도 하나의 상부 절연층과, 상기 코어층의 하면 및 제1 회로패턴을 덮는 적어도 하나의 하부 절연층과, 상기 상부 절연층의 상부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제2 회로패턴과, 상기 하부 절연층의 하부 및 내부에 배치되어, 상기 제1 회로패턴과 전기적으로 연결된 제3 회로패턴을 포함하고,
    상기 코어층은, 수지층; 및 상기 수지층의 내부에 함침된 보강재;를 포함하는 인쇄회로기판용 코어가 이용되며,
    상기 보강재는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 직조된 유리 섬유사; 및 상기 유리 섬유사와 함께 직조되어, 상기 제1 및 제2 방향으로 직조된 금속사;를 포함하며,
    상기 금속사는 절연재에 의해 피복되어 있고,
    상기 보강재는 상기 유리 섬유사 50 ~ 99 중량%; 및 상기 절연재에 피복된 금속사 1 ~ 49 중량%;를 포함하고,
    상기 반도체 칩은 상기 노출된 제2 회로패턴과 접속 부재를 매개로 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
KR1020200080186A 2020-06-30 2020-06-30 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지 KR102406990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200080186A KR102406990B1 (ko) 2020-06-30 2020-06-30 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200080186A KR102406990B1 (ko) 2020-06-30 2020-06-30 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20220001803A KR20220001803A (ko) 2022-01-06
KR102406990B1 true KR102406990B1 (ko) 2022-06-10

Family

ID=79348062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080186A KR102406990B1 (ko) 2020-06-30 2020-06-30 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102406990B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230106036A (ko) 2022-01-05 2023-07-12 주식회사 엘지에너지솔루션 Can 통신에서 노이즈를 제거하는 배터리 관리 시스템, 에너지 저장 장치, 그리고 배터리 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0985756B1 (en) * 1998-02-10 2008-04-23 Nitto Boseki Co., Ltd. Woven glass fabrics and laminate for printed wiring boards
TW434360B (en) * 1998-02-18 2001-05-16 Toray Industries Carbon fiber matrix for reinforcement, laminate and detecting method

Also Published As

Publication number Publication date
KR20220001803A (ko) 2022-01-06

Similar Documents

Publication Publication Date Title
JP5003260B2 (ja) 半導体装置およびその製造方法
CN1921079B (zh) 配线基板的制造方法
KR101342031B1 (ko) 다층 배선 기판 및 그 제조 방법
JP4929784B2 (ja) 多層配線基板、半導体装置およびソルダレジスト
US9293406B2 (en) Semiconductor package and manufacturing method thereof
US20150179560A1 (en) Wiring Substrate and Semiconductor Device
KR102493591B1 (ko) 배선 기판
KR20150047747A (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
JP5505433B2 (ja) プリント配線板
KR100664500B1 (ko) 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
US20110123808A1 (en) Insulator and manufacturing method for printed circuit board having electro component
KR102406990B1 (ko) 인쇄회로기판용 코어 및 이를 갖는 인쇄회로기판과, 그 반도체 패키지
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
JP7289620B2 (ja) 配線基板、積層型配線基板、半導体装置
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
JP4547164B2 (ja) 配線基板の製造方法
JP2007250703A (ja) 半導体装置及びその製造方法
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
JP2004221618A (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
KR102573552B1 (ko) Ald 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지
TW201933958A (zh) 印刷電路板
KR102160657B1 (ko) 열경화성 절연재를 이용한 초박형 인쇄회로기판 및 그 제조 방법
US20240105694A1 (en) Semiconductor package and method of fabricating the same
US20240021524A1 (en) Semiconductor package
JP4104700B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right