KR102401958B1 - 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법 - Google Patents

양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법 Download PDF

Info

Publication number
KR102401958B1
KR102401958B1 KR1020200155746A KR20200155746A KR102401958B1 KR 102401958 B1 KR102401958 B1 KR 102401958B1 KR 1020200155746 A KR1020200155746 A KR 1020200155746A KR 20200155746 A KR20200155746 A KR 20200155746A KR 102401958 B1 KR102401958 B1 KR 102401958B1
Authority
KR
South Korea
Prior art keywords
channel layer
igzo channel
group
igzo
carrier diffusion
Prior art date
Application number
KR1020200155746A
Other languages
English (en)
Inventor
정재경
이호재
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200155746A priority Critical patent/KR102401958B1/ko
Priority to US18/037,638 priority patent/US20240120379A1/en
Priority to PCT/KR2021/012642 priority patent/WO2022108074A1/ko
Application granted granted Critical
Publication of KR102401958B1 publication Critical patent/KR102401958B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

다양한 실시예들은 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법에 관한 것으로, IGZO 채널층을 준비하고, IGZO 채널층에 캐리어가 남도록, 4족 원소 또는7족 원소를 이용하여, IGZO 채널층에 대해 캐리어 확산을 유도하도록 구성되며, 캐리어 확산을 통해, 금속 전극에 대해, IGZO 채널층에 저저항 접촉이 구현될 수 있다.

Description

양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법{OXIDE SEMICONDUCTOR HAVING IMPROVED RESISTANCE BY BEING SUBSTANTIALLY DOPED WITH CATION/ANION AND MANUFACTURING METHOD THEREOF}
다양한 실시예들은 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법에 관한 것이다.
실리콘 기반의 물질을 사용하는 메모리 소자의 경우, 반도체와 전극이 만나는 접촉 부분의 단위 면적에 해당하는 저항을 보여주는 비접촉 저항(specific contact resistivity, specific contact resistance)이 <10-8 [Ω·cm2] 수준이다. 한편, 디스플레이에서 최근 사용되는 IGZO 산화물 반도체의 경우, 비접촉 저항이 10-3 ~ 10-4[Ω·cm2] 정도이다. 따라서, 메모리 소자에 사용하기 위해서, IGZO 산화물 반도체의 비접촉 저항을 낮출 필요가 있다.
다양한 실시예들은 낮은 저항을 갖는 산화물 반도체 및 그의 제조 방법을 제공한다.
다양한 실시예들에 따른 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법이 제공될 수 있다.
다양한 실시예들에 따른 산화물 반도체의 제조 방법은, IGZO 채널층을 준비하는 단계, 및 상기 IGZO 채널층에 캐리어가 남도록, 4족 원소 또는 7족 원소를 이용하여, 상기 IGZO 채널층에 대해 캐리어 확산을 유도하는 단계를 포함할 수 있다.
다양한 실시예들에 따른 산화물 반도체는, 상기한 방법에 의해 제조되며, 상기 캐리어 확산을 통해, 금속 전극에 대해, 상기 IGZO 채널층에 저저항 접촉이 구현될 수 있다.
다양한 실시예들에 따르면, IGZO 채널층의 양이온에 해당되는 금속 원소가 4족 원소로 치환되거나, IGZO 채널층의 음이온에 해당되는 산소 원소가 7족 원소로 치환됨으로써, IGZO 채널층에 캐리어에 대한 이득이 발생될 수 있다. 즉, 캐리어 확산이 진행되면서, 각 4족 원소가 IGZO 채널층의 금속 원소에 대해 네 개의 캐리어들을 제공하여, 결과적으로 IGZO 채널층에 하나의 캐리어가 남도록 할 수 있다. 한편, 캐리어 확산이 진행되면서, IGZO 채널층의 금속 원소가 산소 원소에 대해 두 개의 캐리어들을 제공하는 대신에, 각 7족 원소에 대해 하나의 캐리어를 제공하여, 결과적으로 IGZO 채널층에 하나의 캐리어가 남도록 할 수 있다. 이로써, 금속 전극에 대해, IGZO 채널층의 캐리어 농도가 증가되고, 따라서 IGZO 채널층에 저저항 접촉, 즉 오믹 접합이 구현될 수 있다. 이를 통해, IGZO 채널층을 갖는 산화물 반도체가 메모리 소자에 사용될 수 있다.
도 1a는 제 1 실시예들에 따른 산화물 반도체를 도시하는 도면이다.
도 1b은 제 1 실시예들에 따른 산화물 반도체의 제조 방법을 도시하는 도면이다.
도 2는 제 1 실시예들에 따른 산화물 반도체에 대한 캐리어 확산을 설명하기 위한 도면이다.
도 3a는 제 2 실시예들에 따른 산화물 반도체를 도시하는 도면이다.
도 3b은 제 2 실시예들에 따른 산화물 반도체의 제조 방법을 도시하는 도면이다.
도 4는 제 2 실시예들에 따른 산화물 반도체의 제조 방법을 설명하기 위한 도면이다.
도 5는 제 2 실시예들에 따른 산화물 반도체에 대한 캐리어 확산을 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다.
산화물 반도체에서 IGZO 채널층과 금속 전극의 접촉에 있어서, IGZO 채널층의 캐리어 농도가 증가되면, 그만큼 전자의 이동이 쉬워지기 때문에 IGZO 채널층의 저항이 낮아질 수 있다. 이를 위해, IGZO 채널층의 양이온/음이온의 치환 도핑을 통한 저 저항 접촉을 구현할 수 있다.
도핑을 위해서 IGZO 채널층의 이온을 보면, 인듐(In), 갈륨(Ga)이 +3가의 양이온(In33+, Ga3+)이고, 아연(Zn)이 +2가의 양이온(Zn2+)이고, 산소(O)가 -2가인 음이온(O2-)에 해당하며, 양이온은 캐리어(전자라고도 지칭됨)를 제공하고, 음이온은 캐리어를 제공 받을 수 있다. 치환형 도핑을 위해서는, 기존의 양이온 혹은 음이온과 원자 크기가 유사하여 대체될 수 있고 캐리어를 추가적으로 제공할 수 있는 물질이 사용될 수 있다.
이 조건으로, 다양한 실시예들에서는 4족 원소 또는 7족 원소가 치환형 도핑 물질로 사용될 수 있다. 즉, 양이온의 경우, 기존 +2가 +3가 양이온보다 전자 하나를 더 제공할 수 있는 +4가 양이온이 될 수 있는 4족 원소인 저마늄(Ge), 주석(Sn), 납(Pb), 규소(Si) 또는 탄소(C) 중 적어도 하나로 대체될 수 있고, 음이온의 경우, 6족 원소인 -2가 음이온보다 캐리어를 더 가지고 있는 7족 원소인 플루오린(F), 염소(Cl), 브로민(Br) 또는 아이오딘(I) 중 적어도 하나로 대체될 수 있다.
다양한 실시예들에 따르면, IGZO 채널층의 양이온에 해당되는 금속 원소(+2가 Zn2+, +3가 In33+ 및 Ga3+)를 4족 원소, 즉 +4가 원소로 치환하고, 음이온에 해당되는 산소 원소(-2가 O2- )를 7족 원소로 치환함으로써, IGZO 채널층에 캐리어인 전자를 더 제공할 수 있다. 이를 통해, IGZO 채널층의 금속 전극과 접촉하는 부분에 높은 캐리어 농도를 달성하여 저 저항 접촉을 형성할 수 있다.
도 1a는 제 1 실시예들에 따른 산화물 반도체(100)를 도시하는 도면이다. 도 1b은 제 1 실시예들에 따른 산화물 반도체(100)의 제조 방법을 도시하는 도면이다. 도 2는 제 1 실시예들에 따른 산화물 반도체(100)에 대한 캐리어 확산을 설명하기 위한 도면이다.
도 1a를 참조하면, 제 1 실시예들에 따른 산화물 반도체(100)는 기판(100), IGZO 채널층(120), 도핑막(130) 및 금속 전극(140)을 포함할 수 있다. 제 1 실시예들에 따른 산화물 반도체(100)는 도 1b에 도시된 바와 같은 절차에 따라 제조될 수 있으며, 그를 통해 IGZO 채널층(120)에 저저항 접촉, 즉 오믹(ohmic) 접합이 구현될 수 있다. 이에 대해, 도 1b 및 도 2를 참조하여 보다 상세하게 후술될 것이다.
먼저, 150 단계에서, IGZO 채널층(120)이 준비될 수 있다. 이 때 기판(110)이 준비되고, IGZO 채널층(120)이 기판(110) 상에 제공될 수 있다. 여기서, IGZO 채널층(120)은 금속 원소를 포함하고, 금속 원소와 산소 원소가 결합되어, 구현되며, 금속 원소는 2족 원소, 즉 아연(Zn) 및 3족 원소, 즉 갈륨(Ga)과 인듐(In)을 포함할 수 있다. 다음으로, 160 단계, 170 단계 및 180 단계에서, 4족 원소 또는 7족 원소를 이용하여, IGZO 채널층(120)에 대해 캐리어 확산이 유도될 수 있다. 4족 원소는, 예컨대 저마늄(Ge), 주석(Sn), 납(Pb), 규소(Si) 또는 탄소(C) 중 적어도 하나를 포함할 수 있다. 7족 원소는, 예컨대 플루오린(F), 염소(Cl), 브로민(Br) 또는 아이오딘(I) 중 적어도 하나를 포함할 수 있다.
구체적으로, 160 단계에서, 도핑막(130)이 IGZO 채널층(120) 상에 제공될 수 있다. 이 때 도핑막(130)이 4족 원소 또는 7 족 원소를 포함하는 화합물로 이루어질 수 있다. 예를 들면, 화합물은 ITO, IZTO, AlF3, InF3, GaF3 또는 ZF2 중 적어도 하나를 포함할 수 있다. 여기서, 도핑막(130)은 박막 증착 기법, 예컨대 물리적 기상 증착(physical vapor deposition; PVD) 기법, 화학적 기상 증착(chemical vapor deposition; CVD) 기법 또는 원자층 증착(atomic layer deposition; ALD) 기법을 기반으로, IGZO 채널층(120) 상에 제공될 수 있다. 그리고, 170 단계에서, 금속 전극(140)이 도핑막(130) 상에 제공될 수 있다. 이 후, 180 단계에서, 고온 열처리를 통해, IGZO 채널층(120)과 도핑막(130) 사이에서, 캐리어 확산이 유도될 수 있다. 이를 통해, IGZO 채널층(120)과 4족 원소 사이, 또는 IGZO 채널층(120)과 7족 원소 사이에서, 캐리어 확산이 진행될 수 있다.
이에 따라, 제 1 실시예들에 따른 산화물 반도체(100)가 획득될 수 있다. 이 때 캐리어 확산의 결과로서, IGZO 채널층(120)에 캐리어가 남을 수 있다. 일 실시예에 따르면, 도핑막(130)이 4족 원소로 이루어지는 경우, 도 2의 (a)에 도시된 바와 같이 캐리어 확산이 진행되면서, 각 4족 원소가 IGZO 채널층(120)의 금속 원소에 대해 네 개의 캐리어들을 제공하여, 결과적으로 IGZO 채널층(120)에 하나의 캐리어가 남도록 할 수 있다. 다른 실시예에 따르면, 도핑막(130)이 7족 원소로 이루어지는 경우, 도 2의 (b)에 도시된 바와 같이 캐리어 확산이 진행되면서, IGZO 채널층(120)의 금속 원소가 산소 원소에 대해 두 개의 캐리어들을 제공하는 대신에, 각 7족 원소에 대해 하나의 캐리어를 제공하여, 결과적으로 IGZO 채널층(120)에 하나의 캐리어가 남도록 할 수 있다. 이로써, 금속 전극(140)에 대해, IGZO 채널층(120)의 캐리어 농도가 증가되고, 따라서 IGZO 채널층(120)에 저저항 접촉, 즉 오믹 접합이 구현될 수 있다.
도 3a는 제 2 실시예들에 따른 산화물 반도체(200)를 도시하는 도면이다. 도 3b은 제 2 실시예들에 따른 산화물 반도체(200)의 제조 방법을 도시하는 도면이다. 도 4는 제 2 실시예들에 따른 산화물 반도체(200)의 제조 방법을 설명하기 위한 도면이다. 도 5는 제 2 실시예들에 따른 산화물 반도체(200)에 대한 캐리어 확산을 설명하기 위한 도면이다.
도 3a를 참조하면, 제 2 실시예들에 따른 산화물 반도체(200)는 기판(210), IGZO 채널층(220) 및 금속 전극(240)을 포함할 수 있다. 제 2 실시예들에 따른 산화물 반도체(200)는 도 3b에 도시된 바와 같은 절차에 따라 제조될 수 있으며, 그를 통해 IGZO 채널층(220)에 저저항 접촉, 즉 오믹 접합이 구현될 수 있다. 이에 대해, 도 3b, 도 4 및 도 5를 참조하여 보다 상세하게 후술될 것이다.
먼저, 250 단계에서, IGZO 채널층(220)이 준비될 수 있다. 이 때 기판(210)이 준비되고, IGZO 채널층(220)이 기판(210) 상에 제공될 수 있다. 여기서, IGZO 채널층(220)은 금속 원소를 포함하고, 금속 원소와 산소 원소가 결합되어, 구현되며, 금속 원소는 2족 원소, 즉 아연(Zn) 및 3족 원소, 즉 갈륨(Ga)과 인듐(In)을 포함할 수 있다. 다음으로, 260 단계 및 270 단계에서, 4족 원소 또는 7족 원소를 이용하여, IGZO 채널층(220)에 대해 캐리어 확산이 유도될 수 있다. 4족 원소는, 예컨대 저마늄(Ge), 주석(Sn), 납(Pb), 규소(Si) 또는 탄소(C) 중 적어도 하나를 포함할 수 있다. 7족 원소는, 예컨대 플루오린(F), 염소(Cl), 브로민(Br) 또는 아이오딘(I) 중 적어도 하나를 포함할 수 있다.
구체적으로, 260 단계에서, 도 4에 도시된 바와 같이, IGZO 채널층(220)에 대해 7족 원소의 플라즈마(230)를 적용하여, IGZO 채널층(220)과 플라즈마(230) 사이에서 캐리어 확산이 유도될 수 있다. 예를 들면, 플라즈마(230)는 CF4, CHF3 또는 BCl3 중 적어도 하나를 포함할 수 있다. 이를 통해, IGZO 채널층(220)과 7족 원소 사이에서, 캐리어 확산이 진행될 수 있다. 이 후, 270 단계에서, 금속 전극(240)이 IGZO 채널층(220) 상에 제공될 수 있다.
이에 따라, 제 2 실시예들에 따른 산화물 반도체(200)가 획득될 수 있다. 이 때 캐리어 확산의 결과로서, IGZO 채널층(220)에 캐리어가 남을 수 있다. 도 5에 도시된 바와 같이 캐리어 확산이 진행되면서, IGZO 채널층(220)의 금속 원소가 산소 원소에 대해 두 개의 캐리어들을 제공하는 대신에, 각 7족 원소에 대해 하나의 캐리어를 제공하여, 결과적으로 IGZO 채널층(220)에 하나의 캐리어가 남도록 할 수 있다. 이로써, 금속 전극(240)에 대해, IGZO 채널층(220)의 캐리어 농도가 증가되고, 따라서 IGZO 채널층(220)에 저저항 접촉, 즉 오믹 접합이 구현될 수 있다.
다양한 실시예들에 따르면, IGZO 채널층(120, 220)의 양이온에 해당되는 금속 원소가 4족 원소로 치환되거나, IGZO 채널층(120, 220)의 음이온에 해당되는 산소 원소가 7족 원소로 치환됨으로써, IGZO 채널층(120, 220)에 캐리어에 대한 이득이 발생될 수 있다. 즉, 캐리어 확산이 진행되면서, 각 4족 원소가 IGZO 채널층(120, 220)의 금속 원소에 대해 네 개의 캐리어들을 제공하여, 결과적으로 IGZO 채널층(120, 220)에 하나의 캐리어가 남도록 할 수 있다. 한편, 캐리어 확산이 진행되면서, IGZO 채널층(120, 220)의 금속 원소가 산소 원소에 대해 두 개의 캐리어들을 제공하는 대신에, 각 7족 원소에 대해 하나의 캐리어를 제공하여, 결과적으로 IGZO 채널층(120, 220)에 하나의 캐리어가 남도록 할 수 있다. 이로써, 금속 전극(140, 240)에 대해, IGZO 채널층(120, 220)의 캐리어 농도가 증가되고, 따라서 IGZO 채널층(120, 220)에 저저항 접촉, 즉 오믹 접합이 구현될 수 있다. 이를 통해, IGZO 채널층(120, 220)을 갖는 산화물 반도체(100, 200) 메모리 소자에 사용될 수 있다.
다양한 실시예들에 따른 산화물 반도체(100, 200)의 제조 방법은, IGZO 채널층(120, 220)을 준비하는 단계, 및 IGZO 채널층(120, 220)에 캐리어가 남도록, 4족 원소 또는 7족 원소를 이용하여, IGZO 채널층(120, 220)에 대해 캐리어 확산을 유도하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 4족 원소는, 캐리어 확산을 통해, IGZO 채널층(120, 220)에 대해, 네 개의 캐리어들을 제공하여, IGZO 채널층(120, 220)에 하나의 캐리어가 남도록 할 수 있다.
다양한 실시예들에 따르면, 4족 원소는, 저마늄(Ge), 주석(Sn), 납(Pb), 규소(Si) 또는 탄소(C) 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따르면, IGZO 채널층(120, 220)은, 캐리어 확산을 통해, 7족 원소에 대해, 하나의 캐리어를 제공하여, IGZO 채널층(120, 220)에 하나의 캐리어가 남도록 할 수 있다.
다양한 실시예들에 따르면, 7족 원소는, 플루오린(F), 염소(Cl), 브로민(Br) 또는 아이오딘(I) 중 적어도 하나를 포함할 수 있다.
제 1 실시예들에 따르면, 캐리어 확산을 유도하는 단계는, IGZO 채널층(120) 상에 4족 원소 또는 7족 원소로 이루어지는 도핑막(130)을 제공하는 단계, 및 고온 열처리를 통해, IGZO 채널층(120)과 도핑막(130) 사이에서 캐리어 확산을 유도하는 단계를 포함할 수 있다.
제 1 실시예들에 따르면, 캐리어 확산을 유도하는 단계는, 고온 열처리 전에, 도핑막(130) 상에 금속 전극(140)을 제공하는 단계를 더 포함할 수 있다.
제 1 실시예들에 따르면, 캐리어 확산을 통해, 금속 전극(140)에 대해, IGZO 채널층(120)에 저저항 접촉이 구현될 수 있다.
제 2 실시예들에 따르면, 캐리어 확산을 유도하는 단계는, IGZO 채널층(220)에 대해 7족 원소의 플라즈마를 적용하여, IGZO 채널층(220)과 플라즈마 사이에서 캐리어 확산을 유도하는 단계를 포함할 수 있다.
제 2 실시예들에 따르면, 캐리어 확산을 통해, IGZO 채널층(220) 상에 제공되는 금속 전극(240)에 대해, IGZO 채널층(220)에 저저항 접촉이 구현될 수 있다.
다양한 실시예들에 따르면, IGZO 채널층(120, 220)을 준비하는 단계는, 기판(110, 210) 상에 IGZO 채널층(120, 220)을 제공하는 단계를 포함할 수 있다.
다양한 실시예들에 따른 산화물 반도체(100, 200)는, 상기한 방법에 의해 제조되며, 캐리어 확산을 통해, 금속 전극(140, 240)에 대해, IGZO 채널층(120, 220)에 저저항 접촉이 구현될 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성 요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성 요소를 다른 구성 요소와 구분하기 위해 사용될 뿐 해당 구성 요소들을 한정하지 않는다. 어떤(예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성 요소가 상기 다른 구성 요소에 직접적으로 연결되거나, 다른 구성 요소(예: 제 3 구성 요소)를 통하여 연결될 수 있다.
다양한 실시예들에 따르면, 기술한 구성 요소들의 각각의 구성 요소는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 통합 이전에 복수의 구성 요소들 중 해당 구성 요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다.

Claims (10)

  1. 산화물 반도체의 제조 방법에 있어서,
    IGZO 채널층을 준비하는 단계; 및
    상기 IGZO 채널층에 캐리어가 남도록, 4족 원소 또는 7족 원소를 이용하여, 상기 IGZO 채널층에 대해 캐리어 확산을 유도하는 단계
    를 포함하고,
    상기 IGZO 채널층은,
    상기 캐리어 확산을 통해, 상기 7족 원소에 대해, 하나의 캐리어를 제공하여, 상기 IGZO 채널층에 하나의 캐리어가 남도록 하는,
    방법.
  2. 제 1 항에 있어서,
    상기 4족 원소는,
    상기 캐리어 확산을 통해, 상기 IGZO 채널층에 대해, 네 개의 캐리어들을 제공하여, 상기 IGZO 채널층에 하나의 캐리어가 남도록 하는,
    방법.
  3. 제 2 항에 있어서,
    상기 4족 원소는,
    저마늄(Ge), 주석(Sn), 납(Pb), 규소(Si) 또는 탄소(C) 중 적어도 하나를 포함하는,
    방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 7족 원소는,
    플루오린(F), 염소(Cl), 브로민(Br) 또는 아이오딘(I) 중 적어도 하나를 포함하는,
    방법.
  6. 산화물 반도체의 제조 방법에 있어서,
    IGZO 채널층을 준비하는 단계; 및
    상기 IGZO 채널층에 캐리어가 남도록, 4족 원소 또는 7족 원소를 이용하여, 상기 IGZO 채널층에 대해 캐리어 확산을 유도하는 단계
    를 포함하고,
    상기 캐리어 확산을 유도하는 단계는,
    상기 IGZO 채널층 상에 상기 4족 원소 또는 상기 7족 원소로 이루어지는 도핑막을 제공하는 단계; 및
    고온 열처리를 통해, 상기 IGZO 채널층과 상기 도핑막 사이에서 상기 캐리어 확산을 유도하는 단계
    를 포함하는, 방법.
  7. 산화물 반도체의 제조 방법에 있어서,
    IGZO 채널층을 준비하는 단계; 및
    상기 IGZO 채널층에 캐리어가 남도록, 4족 원소 또는 7족 원소를 이용하여, 상기 IGZO 채널층에 대해 캐리어 확산을 유도하는 단계
    를 포함하고,
    상기 캐리어 확산을 유도하는 단계는,
    상기 IGZO 채널층에 대해 상기 7족 원소의 플라즈마를 적용하여, 상기 IGZO 채널층과 상기 플라즈마 사이에서 상기 캐리어 확산을 유도하는 단계
    를 포함하며,
    상기 캐리어 확산을 통해, 상기 IGZO 채널층 상에 제공되는 금속 전극에 대해, 상기 IGZO 채널층에 저저항 접촉이 구현되는, 방법.
  8. 제 6 항에 있어서,
    상기 캐리어 확산을 유도하는 단계는,
    상기 고온 열처리 전에, 상기 도핑막 상에 금속 전극을 제공하는 단계
    를 더 포함하며,
    상기 캐리어 확산을 통해, 상기 금속 전극에 대해, 상기 IGZO 채널층에 저저항 접촉이 구현되는,
    방법.
  9. 제 1 항에 있어서,
    상기 IGZO 채널층을 준비하는 단계는,
    기판 상에 상기 IGZO 채널층을 제공하는 단계를 포함하는,
    방법.
  10. 제 1 항 내지 제 3 항, 또는 제 5 항 내지 제 9 항 중 어느 한 항에 기재된 방법으로 제조되는, 산화물 반도체.
KR1020200155746A 2020-11-19 2020-11-19 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법 KR102401958B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200155746A KR102401958B1 (ko) 2020-11-19 2020-11-19 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법
US18/037,638 US20240120379A1 (en) 2020-11-19 2021-09-15 Oxide semiconductor having ohmic junction structure, thin-film transistor having same, and manufacturing methods therefor
PCT/KR2021/012642 WO2022108074A1 (ko) 2020-11-19 2021-09-15 오믹 접합 구조의 산화물 반도체, 이를 갖는 박막 트랜지스터 및 그들의 제조 방법들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155746A KR102401958B1 (ko) 2020-11-19 2020-11-19 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR102401958B1 true KR102401958B1 (ko) 2022-05-25

Family

ID=81797285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155746A KR102401958B1 (ko) 2020-11-19 2020-11-19 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102401958B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090102017A (ko) * 2008-03-25 2009-09-30 재단법인서울대학교산학협력재단 다층 투명 전도막, 이의 제조 방법, 이를 이용한 태양전지, 물분해장치, 광촉매 장치 및 저방사 유리
JP2019057712A (ja) * 2013-06-28 2019-04-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090102017A (ko) * 2008-03-25 2009-09-30 재단법인서울대학교산학협력재단 다층 투명 전도막, 이의 제조 방법, 이를 이용한 태양전지, 물분해장치, 광촉매 장치 및 저방사 유리
JP2019057712A (ja) * 2013-06-28 2019-04-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム

Similar Documents

Publication Publication Date Title
KR102430069B1 (ko) 반도체 장치, 파워 다이오드 및 정류기
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
TWI623102B (zh) 半導體裝置與其形成方法
KR102087029B1 (ko) 표시장치 및 이의 제조방법
KR102245295B1 (ko) 실리신 물질층 및 이를 포함하는 전자 소자
US10141434B2 (en) Complementary tunneling field effect transistor and manufacturing method therefor
CN102956683A (zh) 薄膜器件及其制备方法
US20140209863A1 (en) Semiconductor device and method for manufacturing the same
US9768372B2 (en) Semiconductor device, superconducting device, and manufacturing method of semiconductor device
US10205045B2 (en) Solar cell and method of manufacturing the same
KR102401958B1 (ko) 양이온/음이온 치환형 도핑을 통해 개선된 저항을 갖는 산화물 반도체 및 그의 제조 방법
CN104659109B (zh) 一种薄膜晶体管及其制作方法、阵列基板
CN105789320A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板
KR20120064256A (ko) 염소가 도핑된 아연 주석 산화물 박막 트랜지스터 및 그 제조 방법
JP5865751B2 (ja) 半導体装置及びその製造方法
US20240120379A1 (en) Oxide semiconductor having ohmic junction structure, thin-film transistor having same, and manufacturing methods therefor
KR20240012978A (ko) 2차원 물질을 포함하는 반도체 소자 및 그 제조방법
US11309427B2 (en) Thin film transistor and method for manufacturing a thin film transistor
TW201431069A (zh) 基於金屬氮氧化物之異質接面場效電晶體
KR102045285B1 (ko) 누설 전류를 감소시키는 구조를 포함하는 반도체 메모리 소자
TWI466302B (zh) 具有終端結構之金氧半二極體元件及其製法
CN106952811B (zh) 制造半导体装置的方法
JP2005079233A (ja) ショットキーダイオードとその製造方法
KR102466226B1 (ko) 산화물 반도체의 오믹 접합 구조를 갖는 박막 트랜지스터 및 그의 제조 방법
CN108281445A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
GRNT Written decision to grant