KR102399930B1 - 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지 - Google Patents

노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지 Download PDF

Info

Publication number
KR102399930B1
KR102399930B1 KR1020170109085A KR20170109085A KR102399930B1 KR 102399930 B1 KR102399930 B1 KR 102399930B1 KR 1020170109085 A KR1020170109085 A KR 1020170109085A KR 20170109085 A KR20170109085 A KR 20170109085A KR 102399930 B1 KR102399930 B1 KR 102399930B1
Authority
KR
South Korea
Prior art keywords
copper foil
copper
layer
nodule
secondary battery
Prior art date
Application number
KR1020170109085A
Other languages
English (en)
Other versions
KR20190023382A (ko
Inventor
채영욱
박준우
이정길
Original Assignee
에스케이넥실리스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이넥실리스 주식회사 filed Critical 에스케이넥실리스 주식회사
Priority to KR1020170109085A priority Critical patent/KR102399930B1/ko
Publication of KR20190023382A publication Critical patent/KR20190023382A/ko
Application granted granted Critical
Publication of KR102399930B1 publication Critical patent/KR102399930B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cell Electrode Carriers And Collectors (AREA)

Abstract

본 발명의 일 실시예는, 구리층을 형성하는 단계 및 상기 구리층 상에 노듈층을 형성하는 단계를 포함하며, 상기 노듈층을 형성하는 단계는 7 내지 10 g/L의 구리 이온, 90 내지 120 g/L의 황산 및 13 내지 17 g/L의 금속 이온을 포함하는 도금액을 준비하는 단계 및 상기 도금액 내에 상기 구리층을 침지하고, 상기 구리층과 이격되어 상기 도금액 내에 배치된 도금 전극과 상기 구리층 사이에 10 내지 25 A/dm2의 전류밀도로 전류를 인가하여 상기 구리층 상에 복수의 노듈을 형성하는 단계를 포함하는 동박의 제조방법을 제공한다.

Description

노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지{METHOD FOR MANUFACTURING COPPER FOIL HAVING NODULE LAYER, COPPER FOIL MANUFACTURED BY THE METHOD, ELECTRODE FOR SECONDARY BATTERY THE SAME AND SECONDARY BATTERY}
본 발명은 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이러한 동박을 포함하는 이차전지용 전극 및 이차전지에 관한 것이다.
일반적으로, 이차전지의 음극 집전체로 동박이 이용되고 있다.
동박은 전해 도금을 이용한 롤투롤(Roll To Roll: RTR) 공정을 통해 제조될 수 있는데, 전해 도금에 의해 제조된 동박을 전해 동박이라고 한다. 이러한 전해 동박은 롤투롤(RTR) 공정을 통한 이차전지의 음극, 연성인쇄회로기판(FPCB) 등의 제조에 이용된다.
최근, 이차전지의 대용량화를 위해, 음극 활물질로 주석이나 실리콘 등을 포함하는 금속계 활물질들이 사용되고 있다. 이러한 금속계 활물질은 충방전시 큰 부피 팽창율을 가지기 때문에, 종래의 카본계 활물질과 비교하여 음극의 전류 집전체인 동박으로부터 쉽게 탈리된다. 이러한 탈리에 의해 이차전지의 용량 유지율이 저하되며 수명이 단축되는 등, 이차전지의 신뢰성이 저하된다.
이를 해결하기 위해, 동박과 활물질간의 밀착력을 증대시키는 것이 필요하다. 동박과 다른 물질과의 밀착력을 증가시키는 방법으로 동박의 표면조도(Surface Roughness)를 높이는 방법이 있다. 동박의 표면조도를 높이는 방법의 하나로, 동박의 표면에 노듈을 형성하는 방법이 있다. 그러나, 통상적인 방법으로 형성된 노듈의 입자 크기는 클 뿐 아니라 균일하지 않다. 이와 같이 크고 불균일한 입자 크기를 갖는 노듈을 포함하는 동박이 이차전지용 전극의 전류 집전체로 사용되는 경우, 활물질이 동박에 균일하게 도포되지 못한다. 그 결과, 충방전시의 국부적인 전류 집중이 발생되며, 이차전지의 효율이 저하되고 수명이 단축된다.
본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 동박의 제조방법, 이러한 제조방법으로 제조된 동박, 이러한 동박을 포함하는 이차전지용 전극 및 이차전지를 제공하고자 한다.
본 발명의 일 실시예는, 표면조도의 증가 없이도 동발과 활물질 사이의 밀착력을 증진시킬 수 있는 작은 크기의 미세한 노듈을 형성할 수 있는 도금액을 이용한 노듈층 형성 공정을 포함하는 동박의 제조방법을 제공하고자 한다.
본 발명의 다른 일 실시예는, 활물질과 우수한 밀착력을 가지며, 활물질 도포의 불균형을 유발하지 않는 동박을 제공하고자 한다. 이를 위해 본 발명의 일 실시예는 작고 균일한 입자크기를 갖는 노듈을 포함하는 동박을 제공한다.
본 발명의 다른 일 실시예는, 이러한 동박을 포함하는 이차전지용 전극 및 이러한 이차전지용 전극을 포함하는 이차전지를 제공하고자 한다.
위에서 언급된 본 발명의 관점들 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이러한 과제를 해결하고자, 본 발명의 일 실시예는, 구리층을 형성하는 단계; 및 상기 구리층 상에 노듈층을 형성하는 단계;를 포함하며, 상기 노듈층을 형성하는 단계는, 7 내지 10 g/L의 구리 이온, 90 내지 120 g/L의 황산 및 13 내지 17 g/L의 금속 이온을 포함하는 도금액을 준비하는 단계; 및 상기 도금액 내에 상기 구리층을 침지하고, 상기 구리층과 이격되어 상기 도금액 내에 배치된 도금 전극과 상기 구리층 사이에 10 내지 25 A/dm2의 전류밀도로 전류를 인가하여 상기 구리층 상에 복수의 노듈을 형성하는 단계;를 포함하는 동박의 제조방법을 제공한다.
상기 구리층을 형성하는 단계는, 60 내지 120 g/L 구리 이온, 80 내지 150 g/L의 황산, 50 ppm 미만의 염소 이온 및 유기 첨가제를 포함하는 전해액을 준비하는 단계; 및 상기 전해액 내에 서로 이격되게 배치된 양극판 및 회전 음극드럼을 30 내지 80 A/dm2의 전류밀도로 통전시켜 상기 회전 음극드럼 상에 구리를 전착시키는 단계;를 포함한다.
상기 유기 첨가제는 하이드록시에틸 셀룰로스(HydroxyEthyl Cellulose, HEC), 유기 황화물(sulfide), 유기 질화물 및 티오요소계 화합물 중 적어도 하나를 포함한다.
상기 금속 이온은 니켈(Ni) 이온, 철(Fe) 이온, 텅스텐(W) 이온 및 몰리브덴(Mo) 이온 중 적어도 하나를 포함한다.
상기 도금액의 온도는 20 내지 30℃이다.
상기 구리층 상에 복수의 노듈을 형성하는 단계는, 구리층을 상기 도금 전극과 이격시킨 상태에서, 상기 구리층을 상기 도금액에 통과시키는 단계를 포함한다.
상기 도금 전극은 양극(anode)이고, 상기 구리층은 음극(cathode)이다.
상기 노듈은 0.5㎛ 이하의 최대 직경을 갖는다.
상기 동박의 제조방법은 상기 노듈층 상에 방청막을 형성하는 단계를 더 포함한다.
상기 방청막은 크롬, 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함한다.
본 발명의 다른 일 실시예는, 매트면 및 그 반대편의 샤이니면을 갖는 구리층; 및 상기 매트면 및 상기 샤이니면 중 적어도 하나 상에 배치되며, 복수의 노듈을 갖는 노듈층;을 포함하며, 6 이상 30 미만의 광택도(Gs 60˚)를 갖는 동박을 제공한다.
상기 노듈은 0.5㎛ 이하의 최대 직경을 갖는다.
상기 노듈은, 구리(Cu); 및 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중 적어도 하나;를 포함한다.
상기 동박은 상기 매트면 방향의 제1 면 및 상기 샤이니면 방향의 제2 면을 가지며, 상기 제1 면 및 상기 제2 면 중 적어도 하나는 6 이상 30 미만의 광택도(Gs 60˚)를 갖는다.
상기 제1 면 및 상기 제2 면은 각각 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는다.
상기 제1 면과 상기 제2 면은 0.5㎛ 미만의 표면조도(Rz JIS) 차이를 갖는다.
상기 동박은 4㎛ 내지 35㎛의 두께를 갖는다.
상기 동박은 상기 노듈층 상의 방청막을 더 포함하며, 상기 방청막은 크롬, 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함한다.
본 발명의 또 다른 일 실시예는 상기 동박; 및 상기 동박 상의 활물질층;을 포함하는, 이차전지용 전극을 제공한다.
본 발명의 또 다른 일 실시예는, 서로 대향하는 양극(cathode)과 음극(anode); 상기 양극과 상기 음극 사이에서 이온이 이동할 수 있는 환경을 제공하는 전해질(electrolyte); 및 상기 양극과 상기 음극을 전기적으로 절연시켜 주는 분리막(separator); 을 포함하며, 상기 음극은 상기 이차전지용 전극으로 이루어진 이차전지를 제공한다.
본 발명의 일 실시예에 따른 제조방법에 형성되는 노듈은 작고 균일한 입자크기를 가지며, 이러한 노듈을 갖는 동박은 표면조도의 증가 없이도 활물질과 우수한 밀착력을 가질 수 있다. 또한, 이러한 동박이 이차전지용 전극으로 사용되는 경우, 노듈에 의하여 활물질과 동박의 밀착력이 강화되며, 그에 따라, 이차전지의 용량 유지율이 향상된다. 따라서, 본 발명의 일 실시예에 따른 이차전지는 긴 수명 및 높은 신뢰성을 갖는다.
첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 동박의 개략적인 단면도이다.
도 2a는 노듈 형성 전 구리층의 표면에 대한 주사전자현미경(SEM) 사진이며, 도 2b는 노듈층에 대한 주사전자현미경(SEM) 사진이다.
도 3은 본 발명의 다른 일 실시예에 따른 동박의 개략적인 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 동박의 개략적인 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 동박의 개략적인 단면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 이차전지용 전극의 개략적인 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 이차전지의 개략적인 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 이차전지의 개략적인 단면도이다.
도 9는 도 5에 도시된 동박의 제조방법에 대한 개략도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 본 발명의 다양한 변경 및 변형이 가능하다는 점은 당업자에게 자명할 것이다. 따라서, 본 발명은 특허청구범위에 기재된 발명 및 그 균등물의 범위 내의 변경 및 변형을 모두 포함한다.
본 발명의 실시예들을 설명하기 위해 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 의해 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다. 또한, 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석된다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
다양한 구성요소들을 서술하기 위해, '제1', '제2' 등과 같은 표현이 사용되지만, 이들 구성요소들은 이러한 용어에 의해 제한되지 않는다. 이러한 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 동박(100)의 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 동박(100)은 구리층(110) 및 구리층(110) 상의 노듈층(210)을 포함한다.
구리층(110)은 매트면(matte surface)(MS) 및 그 반대편의 샤이니면(shiny surface)(SS)을 갖는다.
본 발명의 일 실시예에 따르면, 구리층(110)은 전해 도금을 통해 회전 음극드럼 상에 형성될 수 있다(도 9 참조). 이 때, 샤이니면(SS)은 전해 도금 과정에서 회전 음극드럼과 접촉하였던 면을 지칭하고, 매트면(MS)은 샤이니면(SS)의 반대 편 면을 지칭한다.
샤이니면(SS)이 매트면(MS)에 비해 더 낮은 표면조도(Rz JIS)를 갖는 것이 일반적이기는 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 샤이니면(SS)의 표면조도(Rz JIS)가 매트면(MS)의 표면조도(Rz JIS)와 동일하거나 더 높을 수도 있다.
노듈층(210)은 구리층(110)의 매트면(MS)과 샤이니면(SS) 중 적어도 하나 상에 배치된다. 도 1을 참조하면, 노듈층(210)은 매트면(MS)에 배치된다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 노듈층(210)은 샤이니면(SS)에만 배치될 수도 있고, 매트면(MS)과 샤이니면(SS) 모두에 배치될 수도 있다.
구리층(110)의 매트면(MS)에 배치된 노듈층(210)을 제1 노듈층이라고도 한다.
노듈층(210)은 복수의 노듈(201)을 갖는다.
노듈(201)의 형상에 특별한 제한이 있는 것은 아니다. 노듈(201)은, 예를 들어, 구리층(110)으로부터 돌출된 돌기 또는 입자 형상을 가질 수 있다. 보다 구체적으로, 노듈(201)은 구, 반구, 타원, 돔, 다면체, 니들 또는 기타 부정형의 입체형상을 가질 수 있다. 본 발명의 일 실시예에 따르면, 노듈(201)은 구형이 입체 형상을 가질 수 있다.
본 발명의 일 실시예에 따르면, 노듈층(210)은 1㎛2당 30 내지 150개의 노듈(201)을 포함할 수 있다. 1㎛2당 노듈(201)의 수는 주사전자현미경(SEM) 사진을 이용하여 카운팅(counting)될 수 있다.
1㎛2당 노듈(201)의 수가 30개 미만인 경우, 예를 들어, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)과 활물질의 박리 강도가 저하되고, 이차전지의 용량 유지율이 저하될 수 있다.
반면, 1㎛2당 노듈(201)의 수가 150개를 초과하는 경우, 노듈(201)의 수가 너무 많아 노듈(201)이 불균일하게 형성되어, 동박(100)의 표면조도(Rz JIS)가 과도하게 증가할 수 있다. 그에 따라, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)에 활물질이 불균일하게 도포되어 이차전지의 충방전시 전류의 국부적인 집중이 발생하게 되어, 이차전지의 수명이 단축될 수 있다.
노듈(201)이 완전한 구형이 아닌 경우, 하나의 노듈(201)이 서로 다른 2개 이상의 직경을 가질 수 있다. 따라서, 노듈의 크기와 관련하여, 편의상 노듈(201)의 최대 직경(d)을 이용하여 본 발명의 실시예들을 설명한다. 노듈(201)의 최대 직경은 해당 노듈(201)에서 측정된 직경들 중 가장 큰 직경을 의미한다.
노듈(201)의 최대 직경(d)은, 예를 들어, 노듈층(210)과 구리층(110)의 경계면과 평행한 방향을 따라 측정된 노듈(201)의 직경들 중 가장 큰 직경으로 정의될 수 있다. 도 1을 참조하면, 노듈층(210)과 구리층(110)의 경계면은 매트면(MS)이며, 노듈(201)의 직경은 매트면(MS)과 평행한 방향을 따라 측정될 수 있다.
본 발명의 일 실시예에 따르면, 노듈(201)은 0.5㎛ 이하의 최대 직경을 갖는다. 보다 구체적으로, 노듈(201)은 0.01㎛ 내지 0.5㎛의 최대 직경을 가질 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 노듈은 0.05㎛ 내지 0.5㎛의 최대 직경을 가질 수 있다.
노듈(201)의 최대 직경(d)이 0.5㎛를 초과하는 경우, 동박(100)의 표면조도(Rz JIS)가 과도하게 증가할 수 있다. 이 경우, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)에 활물질이 불균일하게 도포되어 이차전지의 충방전시 전류의 국부적인 집중이 발생될 수 있다. 전류의 국부적인 집중에 의해 전극의 수명이 단축될 수 있고, 이는 이차전지의 수명을 단축시키는 결과를 초래할 수 있다.
반면, 노듈(201)의 최대 직경이 0.01㎛ 미만인 경우, 동박(100)의 표면조도(Rz JIS) 증가가 미미하여, 동박(100)이 이차전지용 전극의 전류 집전체로 사용되는 경우, 동박(100)과 활물질 사이의 밀착력 증가를 기대하기 어려울 수 있다.
본 발명의 일 실시예에 따르면, 동박(100)은 6 이상 30 미만의 광택도(Gs60˚)를 갖는다.
광택도는 JIS Z 8741 규격에 따라 광택계(VG7000, Nippon-denshoku)를 이용하여, 동박(100)에 입사각 60˚의 광을 조사하여 측정된다. 도 1을 참조하면, 동박(100)의 공택도(Gs60˚)를 측정하는 경우, 동박(100)의 표면에 대응되는 노듈층(210)의 광택도가 측정된다. 따라서, 노듈층(210)의 광택도를 동박(100)의 광택도라고도 한다.
광택도는 노듈(201)의 개수 및 노듈(201) 형성을 위해 적용된 전류밀도와 관련된다. 일반적으로, 노듈층(210) 형성 과정에서 인가되는 전류밀도가 커질수록 노듈의 수가 증가하며, 노듈(201)의 수가 증가할수록 동박(100)의 광택도는 감소한다.
반면, 노듈층(210) 형성 과정에서 인가되는 전류밀도가 작아질수록 노듈의 수가 감소하며, 노듈(201)의 수가 감소할수록 동박(200)의 광택도는 증가한다.
동박(100)의 광택도(Gs60˚)가 30 이상인 경우, 노듈층(210)에 형성된 노듈(201)의 수가 적어, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)과 활물질의 박리 강도가 저하되고, 이차전지의 용량 유지율이 저하될 수 있다. 반면, 노듈층(210)의 광택도(Gs60˚)가 6 미만인 경우, 노듈층(210)에 형성된 노듈(201)의 수가 과도하게 많아, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)에 활물질이 불균일하게 도포되어 이차전지의 충방전시 전류의 국부적인 집중이 발생되며, 그 결과 전극 및 이차전지의 수명이 단축될 수 있다.
도 2a는 구리층(110)의 표면에 대한 주사전자현미경(SEM)(모델명 S4800) 사진이며, 도 2b는 노듈층(210)에 대한 주사전자현미경(SEM) (모델명 S4800) 사진이다. 도 2a를 참조하면, 구리층(110)은 완벽한 평탄면을 가지는 것은 아니며 미세한 표면 불균일성을 갖는다. 또한, 도 2b를 참조하면, 노듈층(210)은 알갱이 형태의 복수의 노듈(201)을 포함한다. 노듈층(201)을 갖는 도 2b의 동박은 낮는 광택도를 갖는다.
본 발명의 일 실시예에 따르면, 노듈(201)은 구리(Cu), 및 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중에서 선택된 적어도 하나의 금속을 포함할 수 있다.
보다 구체적으로, 노듈(201)은 구리 합금으로 이루어질 수 있다. 예를 들어, 노듈(201)은 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중 적어도 하나와 구리(Cu)를 포함할 수 있다. 구리와 다른 금속의 합금에 의해 작은 크기의 노듈(201)이 용이하게 만들어질 수 있기 때문에, 동박(100)이 이차전지용 전극의 전류 집전체로 사용되는 경우, 동박(100)과 활물질의 박리강도가 증가될 수 있다.
노듈(201)은 구리층(110)과 연속되어 구리층(110)과 일체로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 동박(100)은 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는다.
동박(100)의 표면조도(Rz JIS)가 0.7㎛ 미만인 경우, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 동박(100)과 활물질의 접착력이 낮아 박리강도가 저하되며, 그에 따라, 이차전지의 충방전시 활물질의 박리가 발생할 수 있다.
반면, 동박(100)의 표면조도(Rz JIS)가 3.0㎛ 초과하는 경우, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 활물질이 동박에 균일하게 코팅되지 않아, 이차전지의 충방전시에 전류가 국부적으로 집중되어 충방전 사이클 특성이 저하되며, 이차전지의 용량 유지율이 저하될 수 있다.
본 발명의 일 실시예에 따른 표면조도(Rz JIS)는 십점 평균 조도라고도 하며, JIS B 0601-2001 규격에 따라 표면조도 측정기(M300, Mahr)에 의해 측정될 수 있다.
본 발명의 일 실시예에 다르면, 동박(100)은 구리층(110)을 기준으로 매트면(MS) 방향의 제1 면(S1) 및 샤이니면(SS) 방향의 제2 면(S2)을 갖는다. 동박(100)의 제1 면(S1)과 제2 면(S2)는 각각 동박의 표면이다. 도 1을 참조하면, 동박(100)의 제1 면(S1)은 노듈층(210)의 표면이며, 제2 면(S2)은 구리층(110)의 샤이니면(SS)이다.
도 1에서, 동박(100)의 제1 면(S1)은 노듈층(210)의 표면에 대응되기 때문에, 노듈층(210)의 표면조도가 동박(100)의 제1 면(S1)의 표면조도가 될 수 있다. 또한, 샤이니면(SS)의 표면조도가 동박(100)의 제2 면(S2)의 표면조도가 될 수 있다.
본 발명의 일 실시예에 따르면, 동박(100)의 제1 면(S1)과 제2 면(S2)은 각각 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 가질 수 있다.
동박(100)의 제1 면(S1)과 제2 면(S2)은 0.5㎛ 미만의 표면조도(Rz JIS) 차이를 가진다. 동박(100)의 제1 면(S1)과 제2 면(S2)의 표면조도(Rz JIS) 차이가 0.5㎛ 이상인 경우, 동박(100)이 이차전지용 전극의 전류 집전체로 사용될 때, 제1 면(S1)과 제2 면(S2)의 표면조도(Rz JIS) 차이로 인해 활물질이 제1 면(S1)과 제2 면(S2)에서 서로 균등하게 도포되지 않을 수 있다. 그에 따라, 이차전지의 충방전시, 동박 양면(S1, S2)에서 충방전 특성에 차이가 발생되어 이차전지의 수명이 급격히 저하될 수 있다.
본 발명의 일 실시예에 따르면, 동박(100)은 4㎛ 내지 35㎛의 두께를 갖는다.
동박(100)이 이차전지용 전극의 집전체로 사용될 때, 동박(100)의 두께가 얇을수록 동일한 공간 내에 보다 많은 집전체가 수용될 수 있으므로 이차전지의 고용량화에 유리하다. 그러나, 동박(100)의 두께가 4㎛ 미만인 경우, 동박(100)을 이용한 이차전지용 전극 또는 이차전지의 제조 과정에서 작업성이 저하된다. 반면, 동박(100)의 두께가 35㎛를 초과하는 경우, 동박(100)을 이용한 이차전지용 전극의 두께가 커지고, 이러한 큰 두께로 인하여 이차전지의 고용량 구현에 어려움이 발생할 수 있다.
도 3은 본 발명의 다른 일 실시예에 따른 동박(200)의 개략적인 단면도이다. 이하, 중복을 피하기 위하여 이미 설명된 구성요소에 대한 설명은 생략된다.
도 3을 참조하면, 본 발명의 다른 일 실시예에 따른 동박(200)은 구리층(110) 및 구리층(110)의 양면(MS, SS) 상에 각각 배치된 두 개의 노듈층(210, 220)을 포함한다. 도 1에 도시된 동박(100)과 비교하여, 도 3에 도시된 동박(200)은 구리층(110)의 샤이니면(SS)에 배치된 노듈층(220)을 더 포함한다.
두 개의 노듈층(210, 220)은 동일한 공정에 의하여 동일한 재료로 만들어질 수도 있고 다른 공정에 의해 다른 재료로 만들어질 수도 있다.
설명의 편의를 위해, 두 개의 노듈층(210, 220) 중 구리층(110)의 매트면(MS)에 배치된 노듈층(210)을 제1 노듈층이라고 하고, 샤이니면(SS)에 배치된 노듈층(220)을 제2 노듈층이라 한다.
제2 노듈층(220)은 제1 노듈층(210)과 마찬가지로 복수의 노듈(202)을 갖는다. 제2 노듈층(220)은 1㎛2당 30 내지 150개의 노듈(202)을 가지며, 제2 노듈층(220)의 노듈(202)은 제2 노듈층(220)과 구리층(110)의 경계면, 즉, 샤이니면(SS)과 평행한 방향을 따라 측정된 0.5㎛ 이하의 최대 직경(d2)을 갖는다.
제2 노듈층(220)의 노듈(202)은 구리 합금으로 이루어질 수 있다. 보다 구체적으로, 제2 노듈층(220)의 노듈(202)은 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중 적어도 하나와 구리(Cu)를 포함할 수 있다.
도 3를 참조하면, 동박(200)의 제1 면(S1)은 제1 노듈층(210)의 표면이고, 동박(200)의 제2 면(S2)은 제2 노듈층(220)의 표면이다.
본 발명의 다른 일 실시예에 따르면, 동박(200)은 6 이상 30 미만의 광택도(Gs60˚)를 갖는다. 구체적으로, 동박(200)의 제1 면(S1) 및 제2 면(S2) 중 적어도 하나는 6 이상 30 미만의 광택도(Gs 60˚)를 갖는다. 제1 면(S1)과 제2 면(S2) 모두 6 이상 30 미만의 광택도(Gs 60˚)를 가질 수도 있다.
동박(200)은 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는다. 구체적으로, 동박(400)의 제1 면(S1) 및 제2 면(S2)은 각각 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 가질 수 있다.
또한, 동박(200)의 제1 면(S1)과 제2 면(S2)은 0.5㎛ 미만의 표면조도(Rz JIS) 차이를 갖는다.
도 3에 도시된 동박(300)은 4㎛ 내지 35㎛의 두께를 가질 수 있다.
도 4는 본 발명의 또 다른 일 실시예에 따른 동박(300)의 개략적인 단면도이다.
도 4를 참조하면, 본 발명의 또 다른 일 실시예에 따른 동박(300)은 구리층(110), 구리층 상에 배치된 노듈층(210) 및 노듈층(210) 상에 배치된 방청막(231)을 포함한다. 방청막(231)은 복수의 노듈(201) 상에 배치된다.
도 1에 도시된 동박(100)과 비교하여, 도 4에 도시된 동박(300)은 노듈층(210) 상에 배치된 방청막(231)을 더 포함한다
방청막(231)은 구리층(110)과 노듈층(210)을 보호하여, 구리층(110)과 노듈층(210)이 산화되거나 변질되는 것을 방지할 수 있다. 따라서, 방청막(231)을 보호층이라고도 한다.
방청막(231)은 크롬(Cr), 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함할 수 있다. 예를 들어, 크롬(Cr) 이온을 포함하는 방청액, 또는 크롬산 화합물을 포함하는 방청액에 의하여 방청막(231)이 만들어질 수 있다. 방청막(231)은 벤조트리아졸(BTA) 또는 실란 커플링제로 만들어질 수도 있다.
노듈층(210)을 구성하는 노듈(201)은 0.5㎛ 이하의 최대 직경을 갖는다. 노듈(201)은 구리(Cu) 및 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중에서 선택된 적어도 하나를 포함할 수 있다.
발명의 또 다른 일 실시예에 따르면 동박(300)은 6 이상 30 미만의 광택도(Gs 60˚)를 갖는다. 구체적으로, 동박(300)은 매트면(MS) 방향의 제1 면(S1) 및 샤이니면(SS) 방향의 제2 면(S2)을 가지며, 제1 면(S1) 및 제2 면(S2) 중 적어도 하나는 6 이상 30 미만의 광택도(Gs 60˚)를 갖는다.
동박(300)은 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는다. 구체적으로 동박(300)의 제1 면(S1) 및 제2 면(S2)은 각각 0.7㎛ 이상 3.0㎛ 이하의 표면조도(Rz JIS)를 가질 수 있다. 또한, 제1 면(S1)과 제2 면(S2)의 표면조도(Rz JIS) 차이는 0.5㎛ 미만이다.
또한, 동박(300)은 4㎛ 내지 35㎛의 두께를 갖는다.
도 5는 본 발명의 또 다른 일 실시예에 따른 동박(400)의 개략적인 단면도이다.
도 5를 참조하면, 본 발명의 또 다른 일 실시예에 따른 동박(400)은 구리층(110), 구리층(110)의 양면(MS, SS)에 각각 배치된 노듈층(210, 220) 및 노듈층(210, 220) 상에 각각 배치된 방청막(231, 241)을 포함한다.
도 3에 도시된 동박(100)과 비교하여, 도 5에 도시된 동박(400)은 두 개의 노듈층(210, 220) 상에 각각 배치된 두 개의 방청막(231, 241)을 더 포함한다
두 개의 노듈층(210, 220)은 동일한 공정에 의하여 동일한 재료로 만들어질 수도 있고 다른 공정에 의해 다른 재료로 만들어질 수도 있다. 또한, 두 개의 방청막(231, 241)은 동일한 공정에 의하여 동일한 재료로 만들어질 수도 있고 다른 공정에 의해 다른 재료로 만들어질 수도 있다.
방청막(231, 241)은 크롬(Cr), 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함할 수 있다.
도 5에 도시된 동박(400)에 있어서, 노듈층(210, 220)을 구성하는 노듈(201, 202)은 각각 0.5㎛ 이하의 최대 직경을 갖는다. 노듈(201, 202)은 구리(Cu)와 함께 니켈(Ni), 철(Fe), 텅스텐(W) 및 몰리브덴(Mo) 중에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 또 다른 일 실시예에 따르면, 동박(400)은 6 이상 30 미만의 광택도(Gs60˚)를 갖는다. 구체적으로, 동박(400)의 제1 면(S1) 및 제2 면(S2) 중 적어도 하나는 6 이상 30 미만의 광택도(Gs 60˚)를 갖는다. 제1 면(S1)과 제2 면(S2) 모두 6 이상 30 미만의 광택도(Gs 60˚)를 가질 수도 있다.
동박(400)은 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는다. 구체적으로, 동박(400)의 제1 면(S1) 및 제2 면(S2)은 각각 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 가질 수 있다.
또한, 동박(400)의 제1 면(S1)과 제2 면(S2)의 표면조도(Rz JIS) 차이는 0.5㎛ 미만이다.
동박(400)은 4㎛ 내지 35㎛의 두께를 갖는다.
도 6은 본 발명의 또 다른 일 실시예에 따른 이차전지용 전극(500)의 개략적인 단면도이다.
도 6에 도시된 이차전지용 전극(500)은, 예를 들어, 도 8에 도시된 이차전지(700)에 적용될 수 있다.
본 발명의 또 다른 일 실시예에 따른 이차전지용 전극(500)은 동박(300) 및 동박(300) 상의 활물질층(310)을 포함한다.
도 6을 참조하면, 본 발명의 또 다른 일 실시예에 따른 이차전지용 전극(500)은 제1 면(S1)과 제2 면(S2)을 갖는 동박(300) 및 동박(300)의 제1 면(S1)과 제2 면(S2) 중 적어도 하나에 배치된 활물질층(310)을 포함한다. 이차전지용 전극(500)에서 동박(300)은 전류 집전체 역할을 한다.
도 6에, 전류 집전체로 도 4에 도시된 동박(300)이 적용된 것이 예시되어 있으나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니다. 도 1, 3 및 5에 도시된 동박들(100, 200, 400) 역시 이차전지용 전극(500)의 집전체로 사용될 수 있다.
또한, 동박(300)의 제1 면(S1) 상에만 활물질층(310)이 배치된 구조가 도 6에 도시되어 있으나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니다. 동박(300)의 제1 면(S1)과 제 2면(S2) 모두의 상에 활물질층이 각각 배치될 수 있고, 동박(300)의 제 2면(S2) 상에만 활물질층이 배치될 수도 있다.
도 6에 도시된 활물질층(310)은 전극 활물질을 포함하며, 특히 음극 활물질을 포함한다. 즉, 도 6에 도시된 이차전지용 전극(500)은 음극으로 사용될 수 있다.
활물질층(310)은, 탄소, 금속, 금속의 산화물 및 금속과 탄소의 복합체 중 적어도 하나를 포함할 수 있다. 금속으로, Si, Ge, Sn, Li, Zn, Mg, Cd, Ce, Ni 및 Fe 중 적어도 하나가 사용될 수 있다. 이차전지의 충방전 용량을 증가시키기 위하여, 활물질층(310)은 주석(Sn) 및 실리콘(Si) 중 적어도 하나를 포함할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 이차전지용 전극(600)의 개략적인 단면도이다.
본 발명의 또 다른 일 실시예에 따른 이차전지용 전극(600)은 동박(400) 및 동박(400) 상의 활물질층(310, 320)을 포함한다. 동박(400)은 구리층(110), 구리층(110)의 양면 상의 노듈층(210, 220) 및 노듈층(210, 220) 상의 방청막(231, 241)을 포함한다.
구체적으로, 도 7에 도시된 이차전지용 전극(600)은 동박(400)의 제1 면(S1)과 제2 면(S2) 상에 각각 배치된 두 개의 활물질층(310, 320)을 포함한다. 여기서, 동박(400)의 제1 면(S1) 상에 배치된 활물질층(310)을 제1 활물질층이라 하고, 동박(400)의 제2 면(S2) 상에 배치된 활물질층(320)을 제2 활물질층이라고도 한다.
두 개의 활물질층(310, 320)은 서로 동일한 재료에 의해 동일한 방법으로 만들어질 수도 있고, 다른 재료 또는 다른 방법으로 만들어질 수도 있다.
동박(400)은 이차전지용 전극(600)의 전류 집전체로 사용된다.
도 7에, 전류 집전체로 도 5에 도시된 동박(300)이 적용된 것이 예시되어 있으나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니며, 도 1, 3 및 4에 도시된 동박들(100, 200, 300) 역시 이차전지용 전극(600)의 집전체로 사용될 수 있다.
도 7에 도시된 이차전지용 전극(600)은, 예를 들어, 도 8에 도시된 이차전지(700)에 적용될 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 이차전지(700)의 개략적인 단면도이다. 도 8에 도시된 이차전지(700)는, 예를 들어, 리튬 이차전지다.
도 8을 참조하면, 이차전지(700)는, 서로 대향하는 양극(cathode)(370)과 음극(anode)(340), 양극(370)과 음극(340) 사이에서 이온이 이동할 수 있는 환경을 제공하는 전해질(electrolyte)(350), 및 양극(370)과 음극(340)을 전기적으로 절연시켜 주는 분리막(separator)(360)을 포함한다. 여기서, 양극(370)과 음극(340) 사이에서 이동하는 이온은 리튬 이온이다. 분리막(360)은 하나의 전극에서 발생된 전하가 이차전지(700)의 내부를 통해 다른 전극으로 이동함으로써 무익하게 소모되는 것을 방지하기 위해 양극(370)과 음극(340)을 분리한다. 도 8을 참조하면, 분리막(360)은 전해질(350) 내에 배치된다.
양극(370)은 양극 집전체(371) 및 활물질층(372)을 포함한다. 양극(370)의 활물질층(372)은 양극 활물질을 포함한다. 양극(370)의 활물질층(372)과 결합되는 양극 집전체(371)로 알루미늄 호일(foil)이 사용될 수 있다.
음극(340)은 음극 집전체(341) 및 활물질층(342)을 포함한다. 음극(340)의 활물질층(342)은 음극 활물질을 포함한다.
음극(340)의 활물질층(342)과 결합되는 음극 집전체(341)로 도 1, 3, 4 및 5에 개시된 동박(100, 200, 300, 400)이 사용될 수 있다. 또한, 도 6에 도시된 이차전지용 전극(500) 또는 도 7에 도시된 이차전지용 전극(600)이, 도 8에 도시된 이차전지(700)의 음극(340)으로 사용될 수 있다.
이하, 도 9를 참조하여, 본 발명의 또 다른 일 실시예에 따른 동박(400)의 제조방법을 구체적으로 설명한다.
도 9는 도 5에 도시된 동박(400)의 제조방법에 대한 개략도이다.
본 발명의 또 다른 일 실시예에 따른 동박(400)의 제조방법은, 구리층(110)을 형성하는 단계 및 구리층(110) 상에 노듈층(210, 220)을 형성하는 단계를 포함한다.
구리층(110)을 형성하는 단계는, 60 내지 120 g/L 구리 이온, 80 내지 150 g/L의 황산, 50 ppm 미만의 염소 이온 및 유기 첨가제를 포함하는 전해액(11)을 준비하는 단계 및 전해액(11) 내에 서로 이격되게 배치된 양극판(13) 및 회전 음극드럼(12)을 30 내지 80 A/dm2(ASD)의 전류밀도로 통전시켜 회전 음극드럼(12) 상에 구리를 전착시키는 단계를 포함한다.
구체적으로, 전해조(10)에 담긴 전해액(11) 내에 서로 이격되게 배치된 양극판(13) 및 회전 음극드럼(12)을 30 내지 80 ASD(A/dm2)의 전류밀도로 통전시킴으로써 회전 음극드럼(12) 상에 구리를 전착(electrodeposit)시켜 구리층(110)을 형성한다. 양극판(13)과 회전 음극드럼(12) 사이의 간격은 8 내지 13 mm일 수 있다.
전해액(11)은 60 내지 120 g/L의 구리 이온, 80 내지 150 g/L의 황산, 50 ppm 미만의 염소 이온 및 유기 첨가제를 포함한다. 유기 첨가제는 하이드록시에틸 셀룰로오스(HEC), 유기 황화물, 유기 질화물 및 티오요소(thiourea)계 화합물 중에서 선택된 적어도 하나를 포함할 수 있다.
구리층(110) 형성 과정에서, 전해액(11)은 40 내지 60 ℃로 유지될 수 있고, 전해조(10)로 공급되는 전해액(11)의 유량은 30 내지 50 m3/hour일 수 있다. 전해조(10)로 공급되는 전해액(11)의 유량 편차는 2% 이내로 조절될 수 있다.
전류밀도, 유기 첨가제 등을 조정함으로써 구리층(110)의 매트면(MS)의 표면조도를 제어할 수 있다.
구리층(110)의 샤이니면(SS)의 표면조도는 회전 음극드럼(12)의 표면의 연마 정도에 따라 달라질 수 있다. 샤이니면(SS)의 표면조도 조절을 위해, 예를 들어, #800 내지 #1500의 입도(Grit)를 갖는 연마 브러시로 회전 음극드럼(12)의 표면이 연마될 수 있다.
구리층(110) 형성 후, 필요한 경우, 구리층(110)을 세정할 수 있다. 세정 과정은 생략될 수 있다.
다음, 구리층(110) 상에 노듈층(210, 220)을 형성한다.
본 발명의 또 다른 일 실시예에 따르면, 노듈층(210, 220)을 형성하는 단계는, 구리 이온과 구리 이온 이외의 다른 금속 이온을 포함하는 도금액(31), 도금 전극(33) 및 회전 음극드럼(32)을 포함하는 도금조(30)에서 이루어진다.
구체적으로, 노듈층(210, 220)을 형성하는 단계는, 7 내지 10 g/L의 구리 이온, 90 내지 120 g/L의 황산 및 13 내지 17 g/L의 금속 이온을 포함하는 도금액(31)을 준비하는 단계, 및 도금액(31) 내에 구리층(110)을 침지하고, 구리층(110)과 이격되어 도금액(31) 내에 배치된 도금 전극(33)과 구리층(110) 사이에 10 내지 25 A/dm2(ASD)의 전류밀도로 전류를 인가하여 구리층(110) 상에 복수의 노듈(201, 202)을 형성하는 단계를 포함한다.
구체적으로, 구리층(110) 상에 복수의 노듈(201, 202)을 형성하는 단계는, 구리층(110)을 도금 전극(33)과 이격시킨 상태에서, 구리층(110)을 도금액(31)에 통과시키는 단계를 포함할 수 있다. 구리층(110) 상에 복수의 노듈(201, 202)이 형성됨으로써, 노듈층(210, 220)이 만들어진다.
도금액(31)에 포함된 금속 이온은 니켈(Ni) 이온, 철(Fe) 이온, 텅스텐(W) 이온 및 몰리브덴(Mo) 이온 중 적어도 하나를 포함한다.
구리(Cu) 이온과 다른 금속의 이온을 함께 사용하여 제조된 도금액(31)에 10 내지 25 ASD의 전류밀도를 인가함으로써, 구형이며 작은 입자 크기를 갖는 구리 합금으로 이루어진 노듈(201, 202)이 생성될 수 있다. 예를 들어, 노듈(201, 202)은 구리(Cu)와 니켈(Ni)의 합금으로 이루어질 수 있다.
노듈(201, 202) 형성 공정에서 10 ASD 보다 낮은 전류밀도의 전류가 인가되는 경우, 노듈(201, 202)의 생성이 거의 이루어지지 않는다. 그에 따라, 동박(400)과 다른 물질, 예를 들어, 전극 활물질과의 밀착력 향상의 효과가 발생되지 않는다.
반면, 25 ASD 보다 높은 전류밀도의 전류가 인가되는 경우 노듈이 과도하게 성장하여 동박(400)의 조도가 상승하고, 노듈(201, 202)의 크기가 불균일해진다. 노듈(201, 202)의 크기가 불균일한 경우, 외관상 동박(400)의 폭방향으로 얼룩이 발생하며, 동박(400)을 사용하여 제조된 이차전지의 용량 유지율이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 구리층(110)의 표면에 통상적인 노듈보다 크기가 작은 구형의 구리 합금 노듈(nodule)이 형성됨으로써, 동박(400)의 표면조도가 증가되지 않으면서도, 동박(400)과 활물질과의 밀착력이 증대될 수 있다.
노듈층(210, 220)을 형성하는 단계에서 도금액(31)의 온도는 20 내지 30℃로 유지된다.
도금조(30)에 배치되는 도금 전극(33)은 양극(anode)이고, 구리층(110)은 음극(cathode)이다. 도금 전극(33)은 외부 전원의 양극과 연결되고, 구리층(110)은 외부 전원의 음극(cathode)과 연결될 수 있다. 예를 들어, 노듈층(210, 220)을 형성하는단계가 구리층(110)을 형성하는 단계와 연속 공정으로 이루어짐으로써, 구리층(110)이 회전 음극드럼(12)과 접촉된 상태가 유지되어, 구리층(110)이 음극으로 기능할 수 있다.
이와 같이 형성된 노듈(201, 202)은 0.5㎛ 이하의 최대 직경을 갖는다.
본 발명의 일 실시예에 따르면, 노듈층(210, 220) 형성 과정에 인가된 전류밀도가 증가할수록 0.5㎛ 이하의 최대 직경(d)을 갖는 노듈(201, 202)의 수가 많아지고, 동박(400)의 광택도(Gs 60˚)가 감소된다. 반면, 노듈층(210, 220) 형성 과정에 인가된 전류밀도가 감소할수록 0.5㎛ 이하의 최대 직경(d)을 갖는 노듈(201)의 수가 적어지고, 동박(400)의 광택도가 증가된다.
다음, 선택적으로 구리층(110)과 노듈층(210, 220)에 대한 세정이 이루어질 수 있다. 이러한 세정은 생략될 수도 있다.
다음, 노듈층(210, 220) 상에 방청막(231, 241)이 형성된다.
노듈층(210, 220) 상에 방청막(231, 241)을 형성하는 단계는, 방청액(51)을 포함하는 방청조(50)에서 이루어질 수 있다.
예를 들어, 크롬(Cr) 이온을 포함하는 방청액(51), 또는 크롬산 화합물을 포함하는 방청액(51)에 의하여 방청막(231, 241)이 만들어질 수 있다. 이 때, 방청액(51)은 0.5 내지 5 g/L의 크롬 이온을 포함할 수 있다.
실란 커플링제에 의하여 방청막(231, 241)이 형성될 수도 있다. 실란 커플링제로 올레핀기, 에폭시기, 아미노기, 또는 메르캅토기(mercapto group)를 갖는 실란이 사용될 수 있다.
또한, 방청막(231, 241)은 벤조트리아졸(BTA)로 이루어질 수도 있다.
이와 같이 형성된 방청막(231, 241)은 크롬(Cr), 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함할 수 있다.
방청막(231, 241) 형성에 의해 동박(400)이 완성된다.
완성된 동박(400)이 세정될 수 있다. 세정은 생략될 수 있다.
다음, 건조 공정이 수행된 후, 와인더(WR)에 동박(400)이 권취된다.
이하, 제조예들 및 비교예들을 통해 본 발명을 구체적으로 설명한다. 다만, 하기의 제조예들은 본 발명의 이해를 돕기 위한 것일 뿐으로, 본 발명의 권리범위를 한정하지 않는다.
<제조예 1-4 및 비교예 1-5>
전해조(10), 전해조(10)에 배치된 회전 음극드럼(12) 및 회전 음극드럼(12)과 이격된 양극판(13)을 포함하는 제박기를 이용하여 동박을 제조하였다. 전해액(11)은 황산동 용액이며, 황산동 용액의 구리이온 농도는 90g/L, 황산 농도는 120g/L, 염소농도는 50ppm미만으로 유지되었다. 또한, 유기 첨가제인 하이드록시에틸셀룰로스(HEC) 및 티오요소계가 각각 5ppm씩 전해액(11)에 첨가되었다.
전해조의 온도 50℃, 전류밀도 55ASD로 유지된 상태에서, 회전 음극드럼(12)상에 구리를 전착시켜 원박인 구리층(110)을 제조하였다.
다음, 노듈층 형성용 도금액(31)을 포함하는 도금조(30)를 이용하여 구리층(110)의 표면에 복수의 노듈(201)을 갖는 노듈층(210)을 형성하였다. 다만, 비교예 1의 경우, 노듈층 형성 과정이 생략되었다.
노듈층 형성용 도금액(31)은, 9g/L의 구리(Cu) 이온, 100g/L의 황산 및 하기 표 1에 개시된 농도의 니켈(Ni) 이온을 포함한다. 25℃의 상온에서, 노듈층 형성용 도금액(31)에, 하기 표 1에 개시된 전류밀도의 전류를 인가하여 구리층(110) 표면에 복수의 노듈(201)을 형성하였다.
이 때, 이격되어 구리층(110)의 매트면(MS)에 대향되어 이격된 도금 전극(33)만을 사용함으로써, 구리층(110)의 매트면(MS) 상에만 노듈(201) 및 노듈층(210)이 형성되도록 하였다.
노듈층(210) 형성 후, 크롬 농도가 1g/L 인 방청액을 이용하는 크로메이트 처리를 통해 노듈층(210) 상에 방청막(231)을 형성하였다.
이와 같이 제조된 제조예 1-4 및 비교예 1-5의 동박들에 대해 (i) 표면조도(Rz JIS) 및 (ii) 광택도를 측정하고, (iii) 외관 얼룩 발생 여부를 관찰하였다.
(i) 표면조도(R z JIS)
JIS B 0601-2001 규격에 따라 표면조도 측정기(M300, Mahr)를 사용하여 동박 표면조도(Rz JIS)를 측정하였다.
(ii) 광택도(Gs60˚)
JIS Z 8741 규격에 따라 광택계(VG7000, Nippon-denshoku)를 사용하여 동박의 광태도(Gs60˚)를 측정하였다. 이 때 동박에 입사각 60˚의 광을 조사하여 광태도(Gs60˚)를 측정하였다.
(iii) 외관 얼룩
동박의 표면을 육안으로 관찰하여 외관 얼룩이 발생하였는지 여부를 평가하였다. 외관 얼룩이 관찰되지 않으면 "무"로 표시하고, 외관 얼룩이 관찰되면 "유"로 표시하였다.
(iv) 활물질의 박리강도
제조예 1-4 및 비교예 1-5의 동박들을 이용하여 이차전지용 전극을 제조하여 활물질의 박리강도를 측정하였다.
1) 활물질 코팅
100 중량부의 음극 활물질용 카본에 2 중량부의 스티렌부타디엔고무(SBR) 및 2 중량부의 카르복시메틸 셀룰로오스(CMC)를 혼합하고, 증류수를 용제로 이용하여 음극 활물질용 슬러리를 조제하였다. 이어, 닥터 블레이드를 이용하여 10㎝ 폭을 가진 제조예 1-4 및 비교예 1-5의 동박 상에 40㎛ 두께로 음극 활물질용 슬러리를 도포하고, 이를 120℃에서 10분간 건조하고, 1 ton/㎠의 압력으로 가압하여 음극 활물질층을 형성함으로써 이차전지용 전극(음극)을 제조하였다.
2) 박리강도 측정
IPC-TM-650 규격에 따라 만능시험기(UTM)를 이용하여 동박과 음극 활물질층의 박리 강도를 측정하였다. 측정 샘플의 폭은 12.7mm이고, 측정속도는 50mm/분 이었다. 지지판과 음극 활물질층을 양면테이프로 부착시키고 동박을 90ㅀ로 박리하면서 박리강도를 측정하였다.
(v) 용량 유지율
시험용 이차전지를 제조하여 용량 유지율을 측정하였다.
1) 음극 제조
100 중량부의 음극 활물질용 카본에 2 중량부의 스티렌부타디엔고무(SBR) 및 2 중량부의 카르복시메틸 셀룰로오스(CMC)를 혼합하고, 증류수를 용제로 이용하여 음극 활물질용 슬러리를 조제하였다. 닥터 블레이드를 이용하여 10㎝ 폭을 가진 제조예 1-4 및 비교예 1-5의 동박 상에 40㎛ 두께로 음극 활물질용 슬러리를 도포하고, 이를 120℃에서 건조하고, 1 ton/㎠의 압력으로 가압하여 이차전지용 음극을 제조하였다.
2) 전해액 제조
에틸렌카보네이트(EC) 및 에틸메틸카보네이트(EMC)를 1:2의 비율로 혼합한 비수성 유기용매에 용질인 LiPF6을 1M 농도로 용해하여 기본 전해액을 제조하였다. 99.5중량%의 기본 전해액과 0.5중량%의 숙신산 무수물(Succinic anhydride)을 혼합하여 비수전해액을 제조하였다.
3) 양극 제조
Li1.1Mn1.85Al0.05O4인 리튬 망간 산화물과 o-LiMnO2인 orthorhombic 결정구조의 리튬 망간 산화물을 90:10(중량비)의 비로 혼합하여, 양극 활물질을 제조하였다. 양극 활물질, 카본 블랙, 및 결착제인 PVDF[Poly(vinylidenefluoride)]를 85:10:5 (중량비)의 비로 혼합하고, 이를 유기 용매인 NMP와 혼합하여 슬러리를 제조하였다. 이와 같이 제조된 슬러리를 두께 20㎛의 Al박(foil) 양면에 도포한 후 건조하여 양극을 제조하였다.
4) 시험용 이차전지의 제조
알루미늄 캔의 내부에 알루미늄 캔과 절연되도록 양극과 음극을 배치하고, 그 사이에 비수전해액 및 분리막을 배치하여, 코인 형태의 리튬 이차전지를 제조하였다. 이때 사용된 분리막은 폴리프로필렌(Celgard 2325; 두께 25㎛, average poresize φ28 nm, porosity 40%)이다.
5) 용량 유지율 평가
이와 같이 제조된 리튬 이차전지를 이용하여, 4.3V 충전 전압 및 3.4V 방전 전압으로 전지를 구동하여 양극의 g당 용량을 측정하였다. 고온 수명을 평가하기 위하여, 50℃의 고온에서 0.2C율(current rate, C-rate)로 50회의 충/방전 실험을 수행하여 용량 유지율을 계산하였다. 용량 유지율이 90% 미만인 경우, 동박이 리튬 이온전지용 음극 집전체로 부적합하다고 판정하였다
용량 유지율은 다음 식 1로 계산될 수 있다.
[식 1]
용량 유지율(%) = (50회 충방전후 용량/1회 충방전후 용량) x 100
이상의 시험 결과는 하기 표 1에 개시되어 있다.
도금액중
Ni 농도
(g/L)		 노듈형성
전류밀도
(ASD)		 표면조도
Rz JIS
(㎛)		 광택도
(Gs60˚)		 외관얼룩
발생유무
(육안확인)		 활물질
박리강도
(N/mm2)		 용량
유지율
(%)
제조예1 17 10 1.02 25 무 21.5 92
제조예2 13 15 1.05 19 무 23.2 92
제조예3 15 20 1.09 11 무 22.1 90
제조예4 14 25 1.11 8 무 24.4 91
비교예1 0 - 0.95 130 무 11.6 83
비교예2 18 5 1.01 79 무 11.4 85
비교예3 15 8 1.02 46 무 12.0 85
비교예4 10 28 1.35 5 유 23.8 83
비교예5 12 30 1.41 4 유 25.1 86
표 1을 참조하면, 노듈층 형성 과정에서 인가된 전류밀도가 10 ASD(A/cm2)보다 작은 경우, 노듈이 거의 생성되지 않으며, 동박과 활물질층의 밀착력 향상을 기대하기 어렵다. 또한, 노듈층 형성 과정에서 인가된 전류밀도가 25 ASD 보다 큰 경우, 노듈이 과도하게 성장하여 동박의 조도가 상승하며, 노듈의 크기가 불균일하여 외관상 동박의 폭방향을 따라 얼룩이 발생하였다. 따라서, 노듈층 형성 과정에서의 전류밀도는 10 내지 25 A/dm2(ASD)범위가 적당하다
구체적으로, 노듈층이 형성되지 않은 비교예 1의 경우, 용량 유지율과 박리강도 저하된다.
전류밀도가 10 ASD 미만인 비교예 2 및 3의 경우, 용량 유지율 및 박리강도 저하되었다.
전류밀도가 20 ASD를 초과하는 비교예 4 및 5의 경우, 동박과 활물질층의 박리강도는 우수하지만 용량 유지율이 저하되었다. 비교예 4 및 5의 경우 제조예 1-4에 비해 동박의 광택도 (Gs 60˚) 가 저하되었고, 표면조도(Rz JIS)가 증가하였다. 비교예 4 및 5의 경우, 활물질이 동박에 불균일하게 도포됨으로써, 용량 유지율이 저하된 것으로 판단된다. 또한, 노듈의 불균일로 인해 외관 얼룩이 발생하였다.
광택도 (Gs 60˚)는 전류밀도 변화와 관련이 있다. 노듈층 형성 과정에서 인가된 전류밀도가 증가함에 따라 동박 표면이 어두운 색상이 되어 광택도가 저하된다. 제조예 1-4를 참조하면, 광택도는 30 미만인 것이 바람직하다. 또한, 비교예 4-5를 참조할 때, 광택도는 6 이상인 것이 바람직하다.
조도(Rz JIS)는 0.7㎛ 이상 3.0㎛ 이하로 조정된다.
또한, 제조예 1-4 및 비교예 1-3을 비교하면, 본 발명에 따른 동박은 표면조도의 큰 증가 없이도 활물질과 우수한 밀착력을 가지는 것을 확인할 수 있다.
본 발명의 제조예들을 참조하면, 구리와 다른 금속의 이온을 포함하는 노듈층 형성용 도금액에 적정 전류를 인가함으로써, 구형의 작은 노듈을 형성할 수 있다. 구리층에 작은 크기의 구형 합금 노듈(nodule)이 형성됨으로써, 동박의 표면조도 증가 없이 동박과 활물질과의 밀착력이 증대될 수 있다. 따라서, 이러한 동박을 이용하는 이차전지용 전극 우수한 박리강도 및 용량 유지율을 가질 수 있다.
이상에서 설명된 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 표현되며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200, 300, 400: 동박
110: 구리층
201, 202: 노듈
210, 220, 230, 240: 노듈층
310, 320: 활물질층
500, 600: 이차전지용 전극
MS: 매트면
SS: 샤이니면

Claims (20)

  1. 구리층을 형성하는 단계; 및
    상기 구리층 상에 노듈층을 형성하는 단계;를 포함하며,
    상기 노듈층을 형성하는 단계는,
    7 내지 10 g/L의 구리 이온, 90 내지 120 g/L의 황산 및 13 내지 17 g/L의 금속 이온을 포함하는 도금액을 준비하는 단계; 및
    상기 도금액 내에 상기 구리층을 침지하고, 상기 구리층과 이격되어 상기 도금액 내에 배치된 도금 전극과 상기 구리층 사이에 10 내지 25 A/dm2의 전류밀도로 전류를 인가하여 상기 구리층 상에 복수의 노듈을 형성하는 단계;를 포함하고,
    상기 노듈은 0.5㎛ 이하의 최대 직경을 가지며,
    상기 금속 이온은 니켈(Ni) 이온을 포함하는, 동박의 제조방법.
  2. 제1항에 있어서,
    상기 구리층을 형성하는 단계는,
    60 내지 120 g/L 구리 이온, 80 내지 150 g/L의 황산, 50 ppm 미만의 염소 이온 및 유기 첨가제를 포함하는 전해액을 준비하는 단계; 및
    상기 전해액 내에 서로 이격되게 배치된 양극판 및 회전 음극드럼을 30 내지 80 A/dm2의 전류밀도로 통전시켜 상기 회전 음극드럼 상에 구리를 전착시키는 단계;
    를 포함하는 동박의 제조방법.
  3. 제2항에 있어서,
    상기 유기 첨가제는 하이드록시에틸 셀룰로스(HydroxyEthyl Cellulose, HEC), 유기 황화물(sulfide), 유기 질화물 및 티오요소계 화합물 중 적어도 하나를 포함하는, 동박의 제조방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 도금액의 온도는 20 내지 30℃인, 동박의 제조방법.
  6. 제1항에 있어서,
    상기 구리층 상에 복수의 노듈을 형성하는 단계는, 구리층을 상기 도금 전극과 이격시킨 상태에서, 상기 구리층을 상기 도금액에 통과시키는 단계를 포함하는, 동박의 제조방법.
  7. 제1항에 있어서,
    상기 도금 전극은 양극(anode)이고, 상기 구리층은 음극(cathode)인, 동박의 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 노듈층 상에 방청막을 형성하는 단계를 더 포함하는, 동박의 제조방법.
  10. 제9항에 있어서,
    상기 방청막은 크롬, 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함하는, 동박의 제조방법.
  11. 매트면 및 그 반대편의 샤이니면을 갖는 구리층; 및
    상기 매트면 및 상기 샤이니면 중 적어도 하나 상에 배치되며, 복수의 노듈을 갖는 노듈층;을 포함하는 동박으로,
    상기 동박은 6 이상 30 미만의 광택도(Gs 60˚)를 가지며,
    상기 노듈은 0.5㎛ 이하의 최대 직경을 가지며,
    상기 노듈은 구리(Cu) 및 니켈(Ni)을 포함하는, 동박.
  12. 삭제
  13. 삭제
  14. 제11항에 있어서,
    상기 동박은 상기 매트면 방향의 제1 면 및 상기 샤이니면 방향의 제2 면을 가지며,
    상기 제1 면 및 상기 제2 면 중 적어도 하나는 6 이상 30 미만의 광택도(Gs 60˚)를 갖는 동박.
  15. 제14항에 있어서,
    상기 제1 면 및 상기 제2 면은 각각 0.7㎛ 내지 3.0㎛의 표면조도(Rz JIS)를 갖는 동박.
  16. 제15항에 있어서,
    상기 제1 면과 상기 제2 면은 0.5㎛ 미만의 표면조도(Rz JIS) 차이를 갖는 동박.
  17. 제11항에 있어서,
    4㎛ 내지 35㎛의 두께를 갖는 동박.
  18. 제11항에 있어서,
    상기 노듈층 상의 방청막을 더 포함하며,
    상기 방청막은 크롬, 벤조트리아졸(BTA) 및 실란 화합물 중 적어도 하나를 포함하는 동박.
  19. 제11항 및 제14항 내지 제18항 중 어느 한 항에 따른 동박; 및
    상기 동박 상의 활물질층;
    을 포함하는, 이차전지용 전극.
  20. 서로 대향하는 양극(cathode)과 음극(anode);
    상기 양극과 상기 음극 사이에서 이온이 이동할 수 있는 환경을 제공하는 전해질(electrolyte); 및
    상기 양극과 상기 음극을 전기적으로 절연시켜 주는 분리막(separator); 을 포함하며,
    상기 음극은 제19항에 따른 이차전지용 전극으로 이루어진 이차전지.
KR1020170109085A 2017-08-29 2017-08-29 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지 KR102399930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170109085A KR102399930B1 (ko) 2017-08-29 2017-08-29 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109085A KR102399930B1 (ko) 2017-08-29 2017-08-29 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지

Publications (2)

Publication Number Publication Date
KR20190023382A KR20190023382A (ko) 2019-03-08
KR102399930B1 true KR102399930B1 (ko) 2022-05-18

Family

ID=65800414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170109085A KR102399930B1 (ko) 2017-08-29 2017-08-29 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지

Country Status (1)

Country Link
KR (1) KR102399930B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111020644B (zh) * 2020-01-03 2021-06-15 甘肃德福新材料有限公司 一种锂离子二次电池用电解铜箔的制法
WO2023028983A1 (zh) * 2021-09-03 2023-03-09 宁德时代新能源科技股份有限公司 金属箔及制备方法、集流体、电极、电池及用电装置
WO2024112019A1 (ko) * 2022-11-24 2024-05-30 에스케이넥실리스 주식회사 찢김 또는 주름 불량을 방지할 수 있는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695236B1 (ko) * 2013-12-30 2017-01-11 일진머티리얼즈 주식회사 동박, 이를 포함하는 전기부품 및 전지
JP2017014608A (ja) * 2015-07-06 2017-01-19 古河電気工業株式会社 電解銅箔、リチウムイオン二次電池用負極電極及びリチウムイオン二次電池、プリント配線板並びに電磁波シールド材
KR102323903B1 (ko) * 2015-10-27 2021-11-08 에스케이넥실리스 주식회사 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR102029139B1 (ko) * 2015-11-09 2019-10-07 케이씨에프테크놀로지스 주식회사 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법

Also Published As

Publication number Publication date
KR20190023382A (ko) 2019-03-08

Similar Documents

Publication Publication Date Title
KR102158241B1 (ko) 전해 동박, 그것을 포함하는 집전체, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
EP3288101B1 (en) Electrolytic copper foil capable of improving capacity retention rate of secondary battery, electrode including the same, secondary battery including the same, and method of manufacturing the same
US20100136434A1 (en) Electrolytic Copper Foil for Lithium Rechargeable Battery and Process for Producing the Copper Foil
KR20130031301A (ko) 2차 전지용 음극, 음극집전체 및 이의 제조 방법, 및 2차 전지
CN108270016B (zh) 电解铜箔、电极、二次电池及其制造方法
KR102399930B1 (ko) 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지
KR20180080512A (ko) 최적화된 피크 조도를 갖는 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR102446550B1 (ko) 고용량 이차전지용 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
US10826052B1 (en) Electrolytic copper foil and electrode and lithium ion cell comprising the same
KR102546687B1 (ko) 고용량 이차전지 제조를 가능하게 하는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR102413056B1 (ko) 주름이 방지되고 우수한 충방전 특성을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
TW202118905A (zh) 能防止撕裂或皺褶之缺陷的電解銅箔、包含其之電極、包含其之二次電池以及製造其之方法
JP2021193214A (ja) 優れた接着力を有する銅箔、それを備える電極、それを備える二次電池、及びその製造方法
JP7008128B2 (ja) 電解銅箔、その製造方法及びそれを含む高容量Ｌｉ二次電池用陰極
KR102184170B1 (ko) 이차전지용 동박, 그 제조 방법 및 이를 포함하는 이차전지
TW202121717A (zh) 不產生皺褶的銅箔、包含其之電極、包含其之二次電池及製造其之方法
KR20170085425A (ko) 동박, 그 제조방법, 그것을 포함하는 전극, 및 그것을 포함하는 이차전지
TWI747626B (zh) 防止破裂及皺褶之電解銅箔、包含此電解銅箔之電極、包含此電極之二次電池及此電解銅箔之製造方法
TWI684651B (zh) 電解銅箔、用於製造其的方法以及用於高容量的鋰二次電池的陽極
KR20180086949A (ko) 노듈을 갖는 동박, 이의 제조방법, 이를 포함하는 이차전지용 전극 및 연성동박적층필름
KR102302184B1 (ko) 고온 치수 안정성 및 집합조직 안정성을 갖는 전해동박 및 그 제조방법
KR102424266B1 (ko) 친수성 고분자층을 가져 우수한 접착력을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR102429088B1 (ko) 이미다졸 화합물층을 포함하여 우수한 접착력을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR20170126775A (ko) 낮은 표면조도를 갖는 전해동박, 그 제조방법, 그것을 포함하는 연성동박적층필름, 그것을 포함하는 음극, 및 그것을 포함하는 이차전지
TWI792449B (zh) 電解銅箔、包含其的電極和覆銅積層板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant