KR102397999B1 - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR102397999B1
KR102397999B1 KR1020180047931A KR20180047931A KR102397999B1 KR 102397999 B1 KR102397999 B1 KR 102397999B1 KR 1020180047931 A KR1020180047931 A KR 1020180047931A KR 20180047931 A KR20180047931 A KR 20180047931A KR 102397999 B1 KR102397999 B1 KR 102397999B1
Authority
KR
South Korea
Prior art keywords
conductivity type
region
conductivity
type region
dopant
Prior art date
Application number
KR1020180047931A
Other languages
Korean (ko)
Other versions
KR20180087875A (en
Inventor
허미희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180047931A priority Critical patent/KR102397999B1/en
Publication of KR20180087875A publication Critical patent/KR20180087875A/en
Application granted granted Critical
Publication of KR102397999B1 publication Critical patent/KR102397999B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868Passivation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/028Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0288Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 위에 제어 패시베이션막을 형성하는 단계; 상기 제어 패시베이션막 위에 제1 도전형 도펀트를 포함하는 제1 도전형 영역을 형성하는 단계; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 형성하는 단계를 포함한다. 상기 제1 도전형 영역을 형성하는 단계는, 진성 반도체층을 형성하는 공정; 상기 진성 반도체층 위에 상기 제1 도전형 도펀트를 포함하는 제1 도펀트층을 형성하는 공정; 및 디포커스된(defocused) 레이저를 이용하여 상기 제1 도펀트층에 포함된 상기 제1 도전형 도펀트를 상기 진성 반도체층에 도핑시키는 도핑 공정을 포함한다. A method of manufacturing a solar cell according to an embodiment of the present invention includes forming a control passivation film on one surface of a semiconductor substrate; forming a first conductivity type region including a first conductivity type dopant on the control passivation layer; and forming a first electrode connected to the first conductivity-type region. The forming of the first conductivity type region may include: forming an intrinsic semiconductor layer; forming a first dopant layer including the first conductivity type dopant on the intrinsic semiconductor layer; and a doping process of doping the intrinsic semiconductor layer with the first conductivity-type dopant included in the first dopant layer using a defocused laser.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}Solar cell and manufacturing method thereof

본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는, 반도체 물질을 포함하는 도전형 영역을 포함하는 태양 전지 및 이의 제조 방법에 관한 것이다.The present invention relates to a solar cell and a method for manufacturing the same, and more particularly, to a solar cell including a conductive region including a semiconductor material and a method for manufacturing the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. Recently, as existing energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing. Among them, a solar cell is spotlighted as a next-generation battery that converts solar energy into electrical energy.

이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계 및 제조되는 것이 요구된다. In such a solar cell, various layers and electrodes can be manufactured according to design. The design of these various layers and electrodes can determine solar cell efficiency. In order to commercialize the solar cell, it is necessary to overcome the low efficiency. Therefore, various layers and electrodes are required to be designed and manufactured to maximize the efficiency of the solar cell.

도전형 영역이 반도체 기판과 별개의 층으로 형성된 태양 전지가 제안되었는데, 이러한 태양 전지에서는 도전형 영역으로 캐리어가 이동하기 어려울 수 있었다. 특히, 도전형 영역과 반도체 기판 사이에 또 다른 층이 위치할 경우에 불연속적인 에너지 밴드 다이어그램에 의하여 이러한 문제가 더욱 심화될 수 있다. A solar cell in which a conductive region is formed as a layer separate from a semiconductor substrate has been proposed. In such a solar cell, it may be difficult for carriers to move to the conductive region. In particular, when another layer is located between the conductive region and the semiconductor substrate, the problem may be further exacerbated by the discontinuous energy band diagram.

본 발명은 우수한 효율 및 생산성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다. An object of the present invention is to provide a solar cell having excellent efficiency and productivity and a method for manufacturing the same.

본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 위에 제어 패시베이션막을 형성하는 단계; 상기 제어 패시베이션막 위에 제1 도전형 도펀트를 포함하는 제1 도전형 영역을 형성하는 단계; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 형성하는 단계를 포함한다. 상기 제1 도전형 영역을 형성하는 단계는, 진성 반도체층을 형성하는 공정; 상기 진성 반도체층 위에 상기 제1 도전형 도펀트를 포함하는 제1 도펀트층을 형성하는 공정; 및 디포커스된(defocused) 레이저를 이용하여 상기 제1 도펀트층에 포함된 상기 제1 도전형 도펀트를 상기 진성 반도체층에 도핑시키는 도핑 공정을 포함한다. A method of manufacturing a solar cell according to an embodiment of the present invention includes forming a control passivation film on one surface of a semiconductor substrate; forming a first conductivity type region including a first conductivity type dopant on the control passivation layer; and forming a first electrode connected to the first conductivity-type region. The forming of the first conductivity type region may include: forming an intrinsic semiconductor layer; forming a first dopant layer including the first conductivity type dopant on the intrinsic semiconductor layer; and a doping process of doping the intrinsic semiconductor layer with the first conductivity-type dopant included in the first dopant layer using a defocused laser.

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 형성되는 제어 패시베이션막; 상기 제어 패시베이션막 위에 형성되며, 제1 도전형 도펀트를 구비하는 제1 도전형 영역; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 포함한다. 상기 제1 도전형 영역에 대응하는 상기 반도체 기판의 부분에 상기 제1 도전형 도펀트를 구비하는 제1 확산 영역이 형성된다. 상기 제어 패시베이션막이 상기 제1 도전형 영역과 상기 제1 확산 영역 사이에 위치하며 상기 제1 도전형 도펀트를 구비하는 제1 도핑 부분을 포함한다. 상기 제1 도전형 영역, 상기 제어 패시베이션막, 그리고 상기 제1 확산 영역을 향하면서 상기 제1 도전형 도펀트의 도핑 농도가 연속적으로 줄어드는 도핑 프로파일을 가진다. 여기서, 상기 제어 패시베이션막 또는 이에 인접한 상기 제1 도전형 영역의 부분이 제1 도핑 프로파일을 가지며, 상기 제어 패시베이션막에 인접한 상기 제1 확산 영역의 부분이 상기 제1 도핑 프로파일과 다른 제2 도핑 프로파일을 가진다. 상기 제2 도핑 프로파일의 제2 농도 구배의 절대값이 상기 제1 도핑 프로파일의 제1 농도 구배의 절대값보다 작다. A solar cell according to an embodiment of the present invention includes: a semiconductor substrate; a control passivation film formed on one surface of the semiconductor substrate; a first conductivity type region formed on the control passivation layer and including a first conductivity type dopant; and a first electrode connected to the first conductivity type region. A first diffusion region having the first conductivity type dopant is formed in a portion of the semiconductor substrate corresponding to the first conductivity type region. The control passivation layer is positioned between the first conductivity type region and the first diffusion region and includes a first doped portion including the first conductivity type dopant. The doping profile has a doping profile in which the doping concentration of the first conductivity-type dopant is continuously decreased toward the first conductivity-type region, the control passivation layer, and the first diffusion region. Here, the control passivation layer or a portion of the first conductivity type region adjacent thereto has a first doping profile, and a portion of the first diffusion region adjacent to the control passivation layer has a second doping profile different from the first doping profile have An absolute value of the second concentration gradient of the second doping profile is less than an absolute value of the first concentration gradient of the first doping profile.

본 실시예에 따르면, 도전형 영역에 대응하여 반도체 기판의 내부에 확산 영역을 형성하여, 태양 전지의 개방 전압 및 충밀도를 개선하여 태양 전지의 효율을 향상할 수 있다. 그리고 간단한 공정에 의하여 원하는 도핑 프로파일, 두께 등을 가지는 확산 영역을 형성할 수 있다. 이에 의하여 우수한 효율을 가지는 태양 전지의 제조 방법을 단순화할 수 있어, 생산성을 향상할 수 있다. According to the present embodiment, by forming a diffusion region in the semiconductor substrate corresponding to the conductive region, the open-circuit voltage and filling density of the solar cell can be improved, thereby improving the efficiency of the solar cell. In addition, a diffusion region having a desired doping profile and thickness can be formed by a simple process. Thereby, the manufacturing method of the solar cell with excellent efficiency can be simplified, and productivity can be improved.

도 1는 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3의 (a)는 본 실시예에 따른 태양 전지의 에너지 밴드 다이어그램이고, (b)는 확산 영역을 구비하지 않는 태양 전지의 에너지 밴드 다이어그램이다.
도 4은 도 1에 도시한 태양 전지에서 제1 도전형 영역, 제1 도핑 부분 및 제1 확산 영역의 도핑 프로파일을 도시한 그래프이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 6은 도 5d에 도시한 태양 전지의 제조 방법에 포함되는 도핑 공정에 의하여 제1 도펀트층에 형성된 레이저빔의 형상을 개략적으로 도시한 것으로서, (a)는 포커스된 레이저를 사용한 경우의 레이저빔의 형상이고 (b)는 디포커스된 레이저를 사용한 경우의 레이저빔의 형상이다.
도 7은 도 5d에 도시한 태양 전지의 제조 방법에 포함되는 도핑 공정의 일 예를 도시한 개략도이다.
도 8은 도 5d에 도시한 태양 전지의 제조 방법에 포함되는 도핑 공정의 다른 예를 도시한 개략도이다.
도 9는 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 10은 도 9에 도시한 태양 전지의 평면도이다.
1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.
FIG. 2 is a partial rear plan view of the solar cell shown in FIG. 1 .
3 (a) is an energy band diagram of a solar cell according to the present embodiment, and (b) is an energy band diagram of a solar cell without a diffusion region.
FIG. 4 is a graph illustrating doping profiles of a first conductivity type region, a first doped portion, and a first diffusion region in the solar cell shown in FIG. 1 .
5A to 5H are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
FIG. 6 schematically shows a shape of a laser beam formed on a first dopant layer by a doping process included in the method for manufacturing a solar cell shown in FIG. 5D , and (a) is a laser beam when a focused laser is used. The shape of (b) is the shape of the laser beam when a defocused laser is used.
7 is a schematic diagram illustrating an example of a doping process included in the method of manufacturing the solar cell shown in FIG. 5D .
8 is a schematic diagram illustrating another example of a doping process included in the method of manufacturing the solar cell illustrated in FIG. 5D .
9 is a cross-sectional view illustrating a solar cell according to another embodiment of the present invention.
FIG. 10 is a plan view of the solar cell shown in FIG. 9 .

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it goes without saying that the present invention is not limited to these embodiments and may be modified in various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, in order to clearly and briefly describe the present invention, the illustration of parts irrelevant to the description is omitted, and the same reference numerals are used for the same or extremely similar parts throughout the specification. In addition, in the drawings, the thickness, width, etc. are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to the bars shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. And, when a certain part "includes" another part throughout the specification, other parts are not excluded unless otherwise stated, and other parts may be further included. Also, when a part such as a layer, film, region, plate, etc. is said to be “on” another part, it includes not only the case where the other part is “directly on” but also the case where another part is located in the middle. When a part, such as a layer, film, region, or plate, is "directly above" another part, it means that no other part is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. Hereinafter, a solar cell and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1는 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다. 1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention, and FIG. 2 is a partial rear plan view of the solar cell shown in FIG. 1 .

도 1 및 도 2을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)의 일면(이하 "후면") 위에 형성되는 도펀트 제어 패시베이션막(이하 "제어 패시베이션막")(20), 제어 패시베이션막(20) 위에 위치하며 제1 도전형을 가지는 제1 도전형 영역(32)과, 제1 도전형 영역(32)에 전기적으로 연결되는 제1 전극(42)을 포함한다. 여기서, 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(34) 및 제2 도전형 영역(34)에 전기적으로 연결되는 제2 전극(44)을 더 포함할 수 있다. 그 외에도 태양 전지(100)는 반도체 기판(10)의 전면 위에 위치하는 전면 패시베이션막(24) 및 반사 방지막(26), 도전형 영역(32, 34)을 포함하는 반도체층(30) 위에 위치하는 후면 패시베이션막(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다. 1 and 2 , the solar cell 100 according to the present embodiment includes a semiconductor substrate 10 and a dopant-controlled passivation film (hereinafter, referred to as “rear surface”) formed on one surface (hereinafter “rear surface”) of the semiconductor substrate 10 . "control passivation film") 20 , a first conductivity type region 32 positioned over the control passivation film 20 and having a first conductivity type, and a first electrically connected to the first conductivity type region 32 . electrode 42 . Here, a second conductivity type region 34 having a second conductivity type opposite to the first conductivity type and a second electrode 44 electrically connected to the second conductivity type region 34 may be further included. In addition, the solar cell 100 is positioned on the semiconductor layer 30 including the front passivation film 24 and the anti-reflection film 26 and the conductive regions 32 and 34 positioned on the front surface of the semiconductor substrate 10 . A back passivation layer 40 may be further included. This will be described in more detail.

반도체 기판(10)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형을 가질 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(10)을 기반으로 한 태양 전지(100)은 전기적 특성이 우수하다. The semiconductor substrate 10 may include the base region 110 having the first or second conductivity type by including the first or second conductivity type dopant at a relatively low doping concentration. For example, the base region 110 may have the second conductivity type. The base region 110 may be formed of a crystalline semiconductor (eg, a single crystal or polycrystalline semiconductor, for example, single crystal or polycrystalline silicon, particularly single crystal silicon) including a first or second conductivity type dopant. As described above, the solar cell 100 based on the base region 110 or the semiconductor substrate 10 having few defects due to its high crystallinity has excellent electrical characteristics.

본 실시예에서 반도체 기판(10)의 전면 쪽에 전면 전계 영역(130)이 위치한다. 전면 전계 영역(130)은 베이스 영역(110)과 동일한 제1 또는 제2 도전형(일 예로, 제2 도전형)을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가지는 도핑 영역으로, 반도체 기판(10)의 일부를 구성할 수 있다. In the present embodiment, the front electric field region 130 is positioned on the front side of the semiconductor substrate 10 . The front electric field region 130 is a doped region having the same first or second conductivity type (eg, second conductivity type) as the base region 110 and having a higher doping concentration than the base region 110 , and is a semiconductor substrate. It may constitute a part of (10).

그리고 반도체 기판(10)의 전면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(10)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다.In addition, an anti-reflection structure capable of minimizing reflection may be formed on the front surface of the semiconductor substrate 10 . For example, as an anti-reflection structure, a texturing structure having irregularities in the shape of a pyramid or the like may be provided. The texturing structure formed on the semiconductor substrate 10 may have a predetermined shape (eg, a pyramid shape) having an outer surface formed along a specific crystal plane (eg, (111) plane) of the semiconductor. When unevenness is formed on the front surface of the semiconductor substrate 10 by such texturing and the surface roughness is increased, the reflectance of light incident through the front surface of the semiconductor substrate 10 may be lowered to minimize light loss.

그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 제1 및 제2 도전형 영역(32, 34)이 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(100)의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다. 그러나 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.In addition, the rear surface of the semiconductor substrate 10 may be formed of a relatively smooth and flat surface having a lower surface roughness than the front surface by mirror polishing or the like. In the case where the first and second conductivity-type regions 32 and 34 are formed together on the rear surface of the semiconductor substrate 10 as in the present embodiment, the characteristics of the solar cell 100 according to the characteristics of the rear surface of the semiconductor substrate 10 . Because this can make a big difference. Accordingly, the passivation characteristic may be improved by not forming unevenness due to texturing on the rear surface of the semiconductor substrate 10 , thereby improving the characteristics of the solar cell 100 . However, in some cases, irregularities may be formed on the rear surface of the semiconductor substrate 10 by texturing. Various other modifications are also possible.

반도체 기판(10)의 후면 위에는 제어 패시베이션막(20)이 형성될 수 있다. 일 예로, 제어 패시베이션막(20)은 반도체 기판(10)의 후면에 접촉하여 전체적으로 형성될 수 있다. 그러면 제어 패시베이션막(20)을 패터닝 없이 쉽게 형성할 수 있고 구조를 단순화할 수 있으며 캐리어가 안정적으로 이동할 수 있도록 할 수 있다. A control passivation layer 20 may be formed on the rear surface of the semiconductor substrate 10 . For example, the control passivation layer 20 may be formed entirely in contact with the rear surface of the semiconductor substrate 10 . Then, the control passivation film 20 can be easily formed without patterning, the structure can be simplified, and carriers can be stably moved.

반도체 기판(10)과 도전형 영역(32, 34) 사이에 위치한 제어 패시베이션막(20)은 도전형 영역(32, 34)의 도펀트가 반도체 기판(10)으로 지나치게 확산하는 것을 방지하는 도펀트 제어 역할 또는 확산 배리어로서의 역할을 수행할 수 있다. 이러한 제어 패시베이션막(20)은 도펀트의 확산을 조절할 수 있으며 다수 캐리어를 전달할 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. The control passivation film 20 positioned between the semiconductor substrate 10 and the conductive regions 32 and 34 serves as a dopant control to prevent excessive diffusion of dopants in the conductive regions 32 and 34 into the semiconductor substrate 10 . Alternatively, it may serve as a diffusion barrier. The control passivation layer 20 may include various materials capable of controlling diffusion of dopants and transporting majority carriers, and may include, for example, oxides, nitrides, semiconductors, conductive polymers, and the like.

일 예로, 제어 패시베이션막(20)은 일정 수준 이상의 유전율을 가져 캐리어의 이동을 가능하게 하는 유전 물질을 포함하는 유전막 또는 절연막일 수 있다. 이와 같이 일정 수준의 유전율을 가지면 전계가 인가될 때 분극 현상이 발생하므로 캐리어가 쉽게 이동 또는 통과할 수 있도록 한다. 이러한 제어 패시베이션막(20)으로는 산화막, 실리콘을 포함하는 유전막 또는 절연막, 질화 산화막, 탄화 산화막 등으로 이루어질 수 있다. 일 예로, 제어 패시베이션막(20)이 금속 산화막, 실리콘 산화막, 실리콘 질화막, 실리콘 질화 산화막, 금속 질화 산화막, 실리콘 탄화 산화막 등으로 이루어질 수 있다. 이때, 금속 산화막 또는 금속 질화 산화막에 포함되는 금속은 알루미늄, 티타늄, 하프늄 등일 수 있다. 이와 같이 금속을 포함할 경우 제어 패시베이션막(20)은 알루미늄 산화막, 티타늄 산화막, 하프늄 산화막, 알루미늄 질화 산화막, 티타늄 질화 산화막, 하프늄 질화 산화막 등으로 이루어질 수 있다. For example, the control passivation layer 20 may be a dielectric layer or an insulating layer including a dielectric material having a dielectric constant above a certain level to enable carriers to move. As described above, having a certain level of permittivity allows carriers to easily move or pass through because a polarization phenomenon occurs when an electric field is applied. The control passivation film 20 may be formed of an oxide film, a dielectric film or insulating film containing silicon, a nitride oxide film, a carbide oxide film, or the like. For example, the control passivation film 20 may be formed of a metal oxide film, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, a metal nitride oxide film, a silicon carbide oxide film, or the like. In this case, the metal included in the metal oxide layer or the metal nitride oxide layer may be aluminum, titanium, hafnium, or the like. As such, when the metal is included, the control passivation film 20 may be formed of an aluminum oxide film, a titanium oxide film, a hafnium oxide film, an aluminum nitride oxide film, a titanium nitride oxide film, a hafnium nitride oxide film, or the like.

일 예로, 제어 패시베이션막(20)이 실리콘 산화물을 포함하는 실리콘 산화막일 수 있다. 실리콘 산화막은 패시베이션 특성이 우수하며 캐리어의 전달이 원활한 막이기 때문이다. 또한, 실리콘 산화막은 다양한 공정에 의하여 반도체 기판(10)의 표면에 쉽게 형성될 수 있다. 이때, 본 실시예에서는 실리콘 산화막으로 구성되는 제어 패시베이션막(20)을 특정 공정 조건에서 형성하여 제어 패시베이션막(20)을 통한 도펀트의 이동이 원활하게 이루어지도록 할 수 있다. 이에 대한 구체적인 공정 조건은 추후에 좀더 상세하게 설명한다. 이와 같이 특정 공정 조건에서 형성된 실리콘 산화막의 화학식이 SiOx이고, x가 1.1 이상(1.1 내지 2.0)일 수 있다. 그리고 제어 패시베이션막(20)을 구성하는 실리콘 산화막의 굴절률이 1.5 이상(일 예로, 1.5 내지 1.7)일 수 있다. 이때, 실리콘 산화막으로 구성되는 제어 패시베이션막(20)의 굴절률이 실리콘 산화막으로 구성되는 다른 절연막(반사 방지막(26), 또는 전면 및 후면 패시베이션막(24, 40))의 굴절률(일 예로, 1.4 이상, 1.5 미만)보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제어 패시베이션막(20)으로 사용되는 실리콘 산화막이 다양한 화학식 또는 굴절률을 가질 수 있다. For example, the control passivation layer 20 may be a silicon oxide layer including silicon oxide. This is because the silicon oxide film has excellent passivation properties and is a film in which carrier transport is smooth. In addition, the silicon oxide film may be easily formed on the surface of the semiconductor substrate 10 by various processes. At this time, in the present embodiment, the control passivation layer 20 composed of a silicon oxide layer is formed under specific process conditions, so that the dopant can be smoothly moved through the control passivation layer 20 . Specific process conditions for this will be described in more detail later. As described above, the chemical formula of the silicon oxide film formed under specific process conditions may be SiOx, and x may be 1.1 or more (1.1 to 2.0). In addition, the refractive index of the silicon oxide film constituting the control passivation film 20 may be 1.5 or more (for example, 1.5 to 1.7). At this time, the refractive index of the control passivation film 20 made of the silicon oxide film is the refractive index of the other insulating film (the antireflection film 26, or the front and rear passivation films 24 and 40) made of the silicon oxide film (for example, 1.4 or more) , less than 1.5). However, the present invention is not limited thereto, and the silicon oxide film used as the control passivation film 20 may have various chemical formulas or refractive indices.

이때, 제어 패시베이션막(20)은 비정질 구조를 가질 수 있다. 좀더 구체적으로는, 제어 패시베이션막(20)이 비정질 구조로만 이루어지는 비정질막일 수도 있고, 부분적으로 결정화된 부분을 포함하는 비정질막일 수도 있다. In this case, the control passivation layer 20 may have an amorphous structure. More specifically, the control passivation film 20 may be an amorphous film made of only an amorphous structure, or an amorphous film including a partially crystallized portion.

이와 같이 비정질 구조를 가지는 제어 패시베이션막(20)은 반도체 기판(10)의 내부에 위치하는 확산 부분(320, 340)을 형성하는 데 기여할 수 있다. 좀더 구체적으로는, 제어 패시베이션막(20)이 비정질 구조를 가지면, 도전형 영역(32, 34)에 포함되는 제1 또는 제2 도전형 도펀트가 제어 패시베이션막(20)을 쉽게 통과할 수 있다. 이에 따라 도전형 영역(32, 34)에 포함되는 제1 또는 제2 도전형 도펀트가 제어 패시베이션막(20)을 통과하여 반도체 기판(10)의 내부까지 확산되어 반도체 기판(10)의 내부에 확산 영역(320, 340)를 쉽게 형성할 수 있다. 그리고 제어 패시베이션막(20)은 제1 또는 제2 도전형 영역(32, 34)에 포함되는 제1 또는 제2 도전형 도펀트가 포함되는 제1 도핑 부분(202) 및/또는 제2 도핑 부분(204)을 포함할 수 있다. 제1 도핑 부분(202) 및 제2 도핑 부분(204)은, 실질적으로 도펀트를 포함하지 않는 다른 절연막(반사 방지막(26), 전면 및 후면 패시베이션막(24, 40))보다 높은 도핑 농도를 가질 수 있다. 확산 영역(320, 340) 및 도핑 부분(202, 204)에 대해서는 추후에 좀더 상세하게 설명한다. As such, the control passivation layer 20 having an amorphous structure may contribute to forming the diffusion portions 320 and 340 positioned inside the semiconductor substrate 10 . More specifically, when the control passivation layer 20 has an amorphous structure, the first or second conductivity type dopant included in the conductivity type regions 32 and 34 may easily pass through the control passivation layer 20 . Accordingly, the first or second conductivity-type dopant included in the conductivity-type regions 32 and 34 diffuses through the control passivation film 20 to the inside of the semiconductor substrate 10 and diffuses into the semiconductor substrate 10 . The regions 320 and 340 can be easily formed. In addition, the control passivation film 20 includes a first doped portion 202 and/or a second doped portion ( 204) may be included. The first doped portion 202 and the second doped portion 204 may have a doping concentration higher than that of other insulating films (anti-reflection film 26, front and rear passivation films 24 and 40) that do not contain a substantially dopant. can The diffusion regions 320 and 340 and the doped portions 202 and 204 will be described in more detail later.

상술한 바와 같은 제어 패시베이션막(20)을 통한 캐리어 이동, 도펀트의 확산 제어 등을 위하여 비정질 구조를 가지는 제어 패시베이션막(20)이 얇은 두께를 가질 수 있다. 이에 따라 제어 패시베이션막(20)의 두께가 다른 절연막(반사 방지막(26), 전면 및 후면 패시베이션막(24, 40), 특히, 산화막을 포함하는 다른 절연막)의 두께보다 작을 수 있다. 일 예로, 제어 패시베이션막(20)의 두께가 5nm 이하(좀더 구체적으로는, 2nm 이하, 일 예로, 0.5nm 내지 2nm)일 수 있다. 제어 패시베이션막(20)의 두께가 5nm를 초과하면 캐리어가 이동하기 어려워 태양 전지(100)가 작동하지 않을 수 있고, 제어 패시베이션막(20)의 두께가 0.5nm 미만이면 원하는 품질의 제어 패시베이션막(20)을 형성하기에 어려움이 있을 수 있다. 캐리어의 이동 및 도펀트 확산을 원활하게 하기 위하여 제어 패시베이션막(20)이 2nm 이하(좀더 구체적으로 0.5nm 내지 2nm)의 두께를 가질 수 있다. 이때, 캐리어의 이동 및 도펀트 확산을 좀더 원활하게 할 수 있도록 제어 패시베이션막(20)이 0.5nm 내지 1.5nm의 두께를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제어 패시베이션막(20)의 두께가 다양한 값을 가질 수 있다. As described above, the control passivation layer 20 having an amorphous structure may have a thin thickness for carrier movement through the control passivation layer 20 , diffusion control of a dopant, and the like. Accordingly, the thickness of the control passivation film 20 may be smaller than that of other insulating films (the anti-reflection film 26 , the front and rear passivation films 24 and 40 , in particular, other insulating films including oxide films). For example, the thickness of the control passivation layer 20 may be 5 nm or less (more specifically, 2 nm or less, for example, 0.5 nm to 2 nm). If the thickness of the control passivation film 20 exceeds 5 nm, carriers are difficult to move, so the solar cell 100 may not work, and if the thickness of the control passivation film 20 is less than 0.5 nm, the control passivation film of the desired quality ( 20) may be difficult to form. In order to facilitate carrier movement and dopant diffusion, the control passivation layer 20 may have a thickness of 2 nm or less (more specifically, 0.5 nm to 2 nm). In this case, the control passivation layer 20 may have a thickness of 0.5 nm to 1.5 nm to more smoothly move carriers and diffuse dopant. However, the present invention is not limited thereto, and the thickness of the control passivation layer 20 may have various values.

제어 패시베이션막(20) 위에는 도전형 영역(32, 34)을 포함하는 반도체층(30)이 위치할 수 있다. 본 실시예에서는 제1 및 제2 도전형 영역(32, 34)이 반도체 기판(10) 위(좀더 명확하게는, 제어 패시베이션막(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제1 또는 제2 도전형 도펀트가 도핑된 반도체층(30)으로 구성된다. 일 예로, 반도체층(30)(또는 도전형 영역(32, 34))은 제어 패시베이션막(20)에 접촉하여 형성되어 구조를 단순화하고 캐리어가 쉽게 전달되도록 할 수 있다. A semiconductor layer 30 including conductive regions 32 and 34 may be positioned on the control passivation layer 20 . In this embodiment, the first and second conductivity-type regions 32 and 34 are formed separately from the semiconductor substrate 10 on the semiconductor substrate 10 (more specifically, on the control passivation film 20), and The semiconductor layer 30 is doped with a first or second conductivity type dopant. For example, the semiconductor layer 30 (or the conductive regions 32 and 34 ) may be formed in contact with the control passivation film 20 to simplify the structure and allow carriers to be easily transferred.

본 실시예에서 제1 도전형 영역(32)은 제1 도전형 도펀트를 가져 제1 도전형을 가지고, 제2 도전형 영역(34)은 제2 도전형 도펀트를 가져 제2 도전형을 가질 수 있다. 이때, 제1 및 제2 도전형 영역(32, 34)과 베이스 영역(110)과 동일한 도전형을 가지는 영역(일 예로, 제2 도전형 영역(34))은 베이스 영역(110)보다 높은 도핑 농도를 가진다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 제어 패시베이션막(20) 위에서 연속적으로 형성된 반도체층(30) 내에 함께 위치하여 동일 평면 상에 위치할 수 있다. 그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들과 동일 평면 상에 배리어 영역(36)이 위치할 수 있다. In this embodiment, the first conductivity type region 32 may have a first conductivity type with a first conductivity type dopant, and the second conductivity type region 34 may have a second conductivity type with a second conductivity type dopant. there is. In this case, the first and second conductivity-type regions 32 and 34 and the region having the same conductivity type as the base region 110 (eg, the second conductivity-type region 34 ) have a higher doping than the base region 110 . have concentration. The first conductivity-type region 32 and the second conductivity-type region 34 may be co-located in the semiconductor layer 30 continuously formed on the control passivation film 20 to be positioned on the same plane. In addition, a barrier region 36 may be positioned between the first conductivity-type region 32 and the second conductivity-type region 34 on the same plane as them.

제1 및 제2 도전형 영역(32, 34) 중 베이스 영역(110)과 다른 도전형을 가지는 하나의 영역은 에미터 영역의 적어도 일부를 구성한다. 에미터 영역은 베이스 영역(110)과 pn 접합(또는 pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성한다. 제1 및 제2 도전형 영역(34, 34) 중 베이스 영역(110)과 동일한 도전형을 가지는 다른 하나는 후면 전계(back surface field) 영역의 적어도 일부를 구성한다. 후면 전계 영역은 반도체 기판(10)의 후면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계를 형성한다. Among the first and second conductivity type regions 32 and 34 , one region having a conductivity type different from that of the base region 110 constitutes at least a portion of the emitter region. The emitter region forms a pn junction (or pn tunnel junction) with the base region 110 to generate carriers by photoelectric conversion. Another one of the first and second conductivity type regions 34 and 34 having the same conductivity type as the base region 110 constitutes at least a part of a back surface field region. The rear electric field region forms a rear electric field that prevents loss of carriers due to recombination on the rear surface of the semiconductor substrate 10 .

제1 또는 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 또는 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, 제1 및 제2 도전형 도펀트 중 하나가 보론(B)이고 다른 하나가 인(P)일 수 있다. When the first or second conductivity-type dopant is p-type, a group 3 element such as boron (B), aluminum (Al), gallium (Ga), or indium (In) may be used. When the first or second conductivity-type dopant is n-type, a group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), or antimony (Sb) may be used. For example, one of the first and second conductivity-type dopants may be boron (B) and the other may be phosphorus (P).

그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)이 위치하여 제1 도전형 영역(32)과 제2 도전형 영역(34)을 서로 이격시킨다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(100)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)을 위치시켜 불필요한 션트를 방지할 수 있다. In addition, a barrier region 36 is positioned between the first conductivity-type region 32 and the second conductivity-type region 34 to space the first conductivity-type region 32 and the second conductivity-type region 34 apart from each other. When the first conductivity-type region 32 and the second conductivity-type region 34 come into contact with each other, a shunt may occur, thereby degrading the performance of the solar cell 100 . Accordingly, in the present embodiment, the barrier region 36 is positioned between the first conductivity-type region 32 and the second conductivity-type region 34 to prevent unnecessary shunts.

배리어 영역(36)으로 도핑되지 않은(즉, 언도프트) 절연 물질(일례로, 산화물, 질화물) 등을 사용할 수 있다. 또는, 배리어 영역(36)이 진성(intrinsic) 반도체를 포함할 수도 있다. 이때, 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 영역(36)은 서로 측면이 접촉되면서 연속적으로 형성되는 동일한 반도체(일례로, 다결정 부분(302)을 포함하는 반도체층(30))로 구성되되, 배리어 영역(36)은 실질적으로 도펀트를 포함하지 않는 i형(진성) 반도체 물질일 수 있다. 일 예로, 진성 반도체층을 형성한 다음, 진성 반도체층의 일부 영역에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역(32)을 형성하고 다른 영역 중 일부에 제2 도전형 도펀트를 도핑하여 제2 도전형 영역(34)을 형성하면, 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 형성되지 않은 영역이 배리어 영역(36)을 구성하게 될 수 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 제조 방법을 단순화할 수 있다. An undoped (ie, undoped) insulating material (eg, oxide, nitride) or the like may be used as the barrier region 36 . Alternatively, the barrier region 36 may include an intrinsic semiconductor. In this case, the first conductivity-type region 32 , the second conductivity-type region 34 , and the barrier region 36 are continuously formed while the side surfaces are in contact with each other (eg, a semiconductor including the polycrystalline portion 302 ). layer 30), wherein the barrier region 36 may be an i-type (intrinsic) semiconductor material substantially free of dopant. For example, after an intrinsic semiconductor layer is formed, a first conductivity-type dopant is doped in a portion of the intrinsic semiconductor layer to form a first conductivity-type region 32, and a second conductivity-type dopant is doped in a portion of the other region. When the second conductivity-type region 34 is formed, the first conductivity-type region 32 and the region where the second conductivity-type region 34 is not formed may constitute the barrier region 36 . Accordingly, the manufacturing method of the first conductivity type region 32 , the second conductivity type region 34 , and the barrier region 36 can be simplified.

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 배리어 영역(36)을 다양한 방법에 의하여 형성하여 다양한 두께를 가질 수 있으며 다양한 형상을 가질 수도 있다. 배리어 영역(36)이 빈 공간인 트렌치로 구성될 수도 있다. 그 외의 다양한 변형이 가능하다. 그리고 도면에서는 배리어 영역(36)이 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이를 전체적으로 이격하는 것을 예시하였다. 그러나 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계 부분의 일부만을 이격시키도록 형성될 수도 있다. 또는, 배리어 영역(36)이 형성되지 않아 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계가 서로 접촉할 수도 있다.However, the present invention is not limited thereto. Accordingly, the barrier region 36 may be formed by various methods to have various thicknesses and may have various shapes. The barrier region 36 may be configured as a trench that is an empty space. Various other modifications are possible. In addition, in the drawing, it is exemplified that the barrier region 36 is entirely spaced apart between the first conductivity-type region 32 and the second conductivity-type region 34 . However, the barrier region 36 may be formed to separate only a portion of the boundary between the first conductivity-type region 32 and the second conductivity-type region 34 . Alternatively, since the barrier region 36 is not formed, the boundary between the first conductivity-type region 32 and the second conductivity-type region 34 may contact each other.

본 실시예에서 제1 및 제2 도전형 영역(32, 34) 또는 반도체층(30)이 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가질 수 있다. 예를 들어, 제1 및 제2 도전형 영역(32, 34)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 또는 제2 도전형 도펀트가 도핑되어 형성될 수 있다. 특히, 제1 및 제2 도전형 영역(32, 34)이 다결정 반도체를 가지면 높은 캐리어 이동도를 가질 수 있다. In this embodiment, the first and second conductivity-type regions 32 and 34 or the semiconductor layer 30 may have a different crystal structure from that of the semiconductor substrate 10 so that they can be easily formed on the semiconductor substrate 10 . For example, the first and second conductivity-type regions 32 and 34 may be formed of an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor (eg, amorphous silicon, microcrystalline silicon) that can be easily manufactured by various methods such as deposition. , or polycrystalline silicon) may be formed by doping with a dopant of the first or second conductivity type. In particular, if the first and second conductivity-type regions 32 and 34 have polycrystalline semiconductors, they may have high carrier mobility.

이때, 본 실시예에서는 반도체 기판(10)에 확산 영역(320, 340)이 형성될 수 있다. 확산 영역(320, 340)은 반도체 기판(10)의 일부를 구성하여 베이스 영역(110)과 동일한 결정 구조를 가지며, 베이스 영역(110)과 도전형 또는 도핑 농도가 다를 수 있다. In this case, in the present embodiment, diffusion regions 320 and 340 may be formed in the semiconductor substrate 10 . The diffusion regions 320 and 340 constitute a part of the semiconductor substrate 10 and have the same crystal structure as the base region 110 , and may have a different conductivity type or doping concentration from the base region 110 .

확산 영역(320, 340)은, 제1 확산 영역(320) 및 제2 확산 영역(340) 중 하나를 포함하거나, 제1 확산 영역(320) 및 제2 확산 영역(340)을 각기 포함할 수 있다. 여기서, 제1 확산 영역(320)은 평면으로 볼 때 제1 도전형 영역(32)에 대응하도록 부분적으로 위치하며 두께 방향으로 볼 때 제어 패시베이션막(20)에 인접한 반도체 기판(10)의 영역에 형성될 수 있다. 제1 도전형 불순물의 총 도핑 농도는 제1 도전형 영역(32)보다 제1 확산 영역(320)에서 낮을 수 있다. 그리고 제2 확산 영역(340)은 평면으로 볼 때 제2 도전형 영역(34)에 대응하도록 부분적으로 위치하며 두께 방향으로 볼 때 제어 패시베이션막(20)에 인접한 반도체 기판(10)의 영역에 형성될 수 있다. 제2 도전형 불순물의 총 도핑 농도가 제2 도전형 영역(34)보다 제2 확산 영역(340)에서 낮을 수 있다. 이때, 제2 도전형 불순물의 도핑 농도 또는 총 도핑 농도는 베이스 영역(110)보다 제2 확산 영역(340)에서 클 수 있다. 이와 같이 후면 전극형 구조를 가지는 태양 전지(100)에서는 제1 및 제2 도전형 영역(32, 34)이 함께 후면에 위치하므로 확산 영역(320, 340)이 반도체 기판(10)의 후면에서 전체적으로 형성되면 확산 영역(320, 340)이 오히려 필요한 캐리어의 이동을 방지할 수 있다. 예를 들어, 제1 확산 영역(320)이 전체적으로 형성되면 제1 확산 영역(320)이 제2 도전형 영역(34)에 인접한 부분에서 제2 도전형 영역(34)으로 향하는 캐리어의 흐름을 방해한다. 또는, 제2 확산 영역(340)이 전체적으로 형성되면 제2 확산 영역(340)이 제1 도전형 영역(32)에 인접한 부분에서 제1 도전형 영역(32)으로 향하는 캐리어의 흐름을 방해한다. 특히, 확산 영역(320, 340)은 서로 이격되어 형성되어 확산 영역(320, 340) 사이에 이들을 이격하는 베이스 영역(110)이 위치할 수 있는데, 이에 의하여 반도체 기판(10) 내의 도핑 영역을 줄여 반도체 기판(10)의 특성 변화 등을 최소화할 수 있다. The diffusion regions 320 and 340 may include one of the first diffusion region 320 and the second diffusion region 340 , or may include the first diffusion region 320 and the second diffusion region 340 , respectively. there is. Here, the first diffusion region 320 is partially positioned to correspond to the first conductivity-type region 32 in a plan view and is located in the region of the semiconductor substrate 10 adjacent to the control passivation film 20 in a thickness direction. can be formed. The total doping concentration of the first conductivity type impurities may be lower in the first diffusion region 320 than in the first conductivity type region 32 . In addition, the second diffusion region 340 is partially positioned to correspond to the second conductivity-type region 34 in a plan view and is formed in a region of the semiconductor substrate 10 adjacent to the control passivation film 20 in a thickness direction. can be A total doping concentration of the second conductivity type impurities may be lower in the second diffusion region 340 than in the second conductivity type region 34 . In this case, the doping concentration or the total doping concentration of the second conductivity type impurities may be greater in the second diffusion region 340 than in the base region 110 . In the solar cell 100 having the rear electrode structure as described above, since the first and second conductivity-type regions 32 and 34 are located on the rear surface together, the diffusion regions 320 and 340 are formed entirely on the rear surface of the semiconductor substrate 10 . When formed, the diffusion regions 320 and 340 may rather prevent the necessary carrier movement. For example, when the first diffusion region 320 is formed as a whole, the first diffusion region 320 hinders the flow of carriers from the portion adjacent to the second conductivity-type region 34 to the second conductivity-type region 34 . do. Alternatively, when the second diffusion region 340 is formed as a whole, the second diffusion region 340 prevents the flow of carriers from the portion adjacent to the first conductivity-type region 32 toward the first conductivity-type region 32 . In particular, the diffusion regions 320 and 340 are formed to be spaced apart from each other, and the base region 110 spaced apart from each other may be positioned between the diffusion regions 320 and 340 , thereby reducing the doping region in the semiconductor substrate 10 . A change in characteristics of the semiconductor substrate 10 may be minimized.

그리고 제1 및 제2 확산 영역(32, 34)은 제1 및 제2 도전형 영역(32, 34)에 대응하는 형상을 가지므로 제1 확산 영역(32)과 제2 확산 영역(34)이 서로 교번하여 위치할 수 있다. In addition, since the first and second diffusion regions 32 and 34 have shapes corresponding to the first and second conductivity-type regions 32 and 34 , the first diffusion region 32 and the second diffusion region 34 are separated from each other. They may be positioned alternately.

본 실시예에서 확산 영역(320, 340)은 제1 및 제2 도전형 영역(32, 34), 제어 패시베이션막(20) 및 반도체 기판(10)이 접합되는 부분에서 제1 또는 제2 도전형 영역(32, 34)의 다수 캐리어가 쉽게 통과할 수 있도록 에너지 밴드를 변형하는 역할을 한다. 이에 의하여 개방 전압 및 충밀도를 향상할 수 있는데, 특히 충밀도를 크게 향상할 수 있다. 이를 도 3을 참조하여 좀더 상세하게 설명한다. In the present embodiment, the diffusion regions 320 and 340 are of the first or second conductivity type at a portion where the first and second conductivity type regions 32 and 34, the control passivation film 20 and the semiconductor substrate 10 are bonded. It serves to transform the energy bands so that the majority carriers in regions 32 and 34 can pass easily. Thereby, the open circuit voltage and the filling density can be improved, and in particular, the filling density can be greatly improved. This will be described in more detail with reference to FIG. 3 .

도 3의 (a)는 본 실시예에 따른 태양 전지(100)의 에너지 밴드 다이어그램이고, (b)는 확산 영역(320, 340)을 구비하지 않는 태양 전지의 에너지 밴드 다이어그램이다. 도 3에서는, 일 예로, 베이스 영역(110)이 n형을 가지고, 제1 확산 영역(320) 및 제1 도전형 영역(32)이 p형을 가지는 경우를 도시하였다. 참조로, 제1 확산 영역(320)의 도핑 농도는 제1 도전형 영역(32)의 도핑 농도보다 작다. 3A is an energy band diagram of the solar cell 100 according to the present embodiment, and (b) is an energy band diagram of a solar cell that does not include diffusion regions 320 and 340 . 3 illustrates a case in which the base region 110 has an n-type and the first diffusion region 320 and the first conductivity-type region 32 have a p-type, as an example. For reference, the doping concentration of the first diffusion region 320 is smaller than the doping concentration of the first conductivity-type region 32 .

도 3의 (a)을 참조하면, 제1 확산 영역(320)은 제1 도전형 영역(32), 제어 패시베이션막(20) 및 베이스 영역(10)를 향하면서 전도대 및 가전도대 각각이 점진적이고 연속적으로 감소하도록 에너지 밴드를 변형한다. 이와 같은 에너지 밴드 다이어그램을 가지면, 전도대에 위치한 전자(e-)는 베이스 영역(10)과 제1 도전형 영역(32) 사이에서 에너지 밴드갭(△Ec)이 존재하여 도면의 실선 화살표처럼 제1 도전형 영역(32)으로 이동하지 못하게 되고, 가전도대에 위치한 정공은 베이스 영역(10)과 제1 도전형 영역(32) 사이에서 에너지 밴드갭(△Ev)이 존재하여 도면의 점선 화살표처럼 제1 도전형 영역(32)으로 쉽게 이동하게 된다. 반면, 제1 확산 영역(320)이 없는 경우에는 도 3의 (b)에 도시한 바와 같이 제어 패시베이션막(20)을 기준으로 전도대 및 가전도대가 불연속적으로 위치하게 되고, 이에 의하여 캐리어가 원하는 방향으로 이동하는 것을 방지할 수 있다. 즉, 제어 패시베이션막(20) 부근에서 불연속적인 전도대 및 가전도대가 원하는 캐리어가 도전형 영역(32, 34)으로 이동하는 것을 방지하는 에너지 장벽이 된다. 이와 같이 본 실시예에서 확산 영역(320, 340)은 제1 및 제2 도전형 영역(32, 34)으로 원하는 캐리어가 쉽게 이동할 수 있도록 에너지 밴드를 변형하여, 태양 전지(100)의 개방 전압 및 충밀도를 향상시킬 수 있다. Referring to FIG. 3A , in the first diffusion region 320 , the conduction band and the valence band each gradually increase toward the first conductivity type region 32 , the control passivation layer 20 , and the base region 10 . and transform the energy band to decrease continuously. With such an energy band diagram, an energy band gap ΔEc exists between the base region 10 and the first conductivity-type region 32 for electrons (e-) located in the conduction band, as shown by the solid arrow in the figure. It cannot move to the conductive region 32, and the holes located in the valence conduction band have an energy band gap ΔEv between the base region 10 and the first conductive region 32, as shown by the dotted arrow in the figure. It is easily moved to the first conductivity type region 32 . On the other hand, in the absence of the first diffusion region 320, the conduction band and the valence band are discontinuously located with respect to the control passivation film 20 as shown in FIG. movement in that direction can be prevented. That is, the discontinuous conduction band and valence band in the vicinity of the control passivation film 20 become an energy barrier that prevents the desired carriers from moving to the conductive regions 32 and 34 . As such, in the present embodiment, the diffusion regions 320 and 340 transform an energy band so that desired carriers can easily move to the first and second conductivity-type regions 32 and 34, so that the open-circuit voltage of the solar cell 100 and The filling density can be improved.

다시 도 1 및 도 2를 참조하면, 제어 패시베이션막(20)은 제1 도전형 영역(32)과 제1 확산 영역(320) 사이에 위치하여 제1 도전형 도펀트를 포함하는 제1 도핑 부분(202) 및/또는 제2 도전형 영역(34)과 제2 확산 영역(340) 사이에 위치하여 제2 도전형 도펀트를 포함하는 제2 도핑 부분(204)을 포함할 수 있다. 즉, 제어 패시베이션막(20)에서는 제1 및 제2 도전형 영역(32, 34)에 대응하도록 각기 부분적으로 형성되는 제1 및 제2 도핑 부분(202, 204)이 구비될 수 있다. 본 실시예에서는 일 예로, 제어 패시베이션막(20)은 배리어 영역(36)에 대응하며 도핑되지 않는 미도핑 부분(206)을 사이에 두고 제1 및 제2 도핑 부분(202, 204)이 서로 이격하여 서로 교번적으로 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 이때, 제1 및 제2 도핑 부분(202, 204)에는 부분적으로 도펀트가 집중되어 다른 부분보다 더 높은 농도를 가지는 고농도 도핑 부분(202a, 204a)가 형성될 수 있다. 이러한 고농도 도핑 부분(202a, 204a)은 도펀트가 제어 패시베이션막(20)의 일부분에서 응집되어 잔류하여 형성된 부분일 수 있다. 고농도 도핑 부분(202a, 204a)은 다양하고 랜덤(random)한 형상을 가지면서 불규칙하게 위치할 수 있다. Referring back to FIGS. 1 and 2 , the control passivation layer 20 is positioned between the first conductivity type region 32 and the first diffusion region 320 and includes a first doped portion ( 202 ) and/or a second doped portion 204 positioned between the second conductivity type region 34 and the second diffusion region 340 and including a second conductivity type dopant. That is, the control passivation layer 20 may include first and second doped portions 202 and 204 partially formed to correspond to the first and second conductivity-type regions 32 and 34 , respectively. In this embodiment, for example, the control passivation layer 20 corresponds to the barrier region 36 and the first and second doped portions 202 and 204 are spaced apart from each other with the undoped portion 206 interposed therebetween. Thus, they can be positioned alternately with each other. However, the present invention is not limited thereto. In this case, the dopant is partially concentrated in the first and second doped portions 202 and 204 to form the heavily doped portions 202a and 204a having a higher concentration than other portions. The heavily doped portions 202a and 204a may be portions formed by aggregating and remaining dopants in a portion of the control passivation layer 20 . The heavily doped portions 202a and 204a may have various and random shapes and may be irregularly positioned.

이에 따라 제어 패시베이션막(20)의 제1 및 제2 도핑 부분(202, 204)은 도핑이 되지 않은 다른 절연막(반사 방지막(26), 전면 및 후면 패시베이션막(24, 40), 특히, 산화막을 포함하는 다른 절연막)보다 제1 또는 제2 도전형 도펀트의 도핑 농도가 높다. Accordingly, the first and second doped portions 202 and 204 of the control passivation film 20 are formed with other undoped insulating films (anti-reflection film 26, front and rear surface passivation films 24 and 40), in particular, oxide films. The doping concentration of the dopant of the first or second conductivity type is higher than that of the other insulating film included.

이러한 확산 영역(320, 340)은 상술한 바와 같이 제어 패시베이션막(20)이 비정질 구조를 가져 도전형 영역(32, 34)의 제1 또는 제2 도전형 도펀트가 제어 패시베이션막(20)을 쉽게 통과하는 것에 의하여 형성될 수 있다. 이때, 본 실시예에서는 제1 도전형 영역(32), 그리고 이에 관련된 제1 도핑 부분(202) 및 제1 확산 영역(320)이 특정한 도핑 프로파일을 가지도록 형성할 수 있다. 특히, 베이스 영역(110)과 다른 도전형을 가져 에미터 영역으로 기능하는 도전형 영역(32, 34)(예를 들어, 제1 도전형 영역(32)), 그리고 이에 관련된 도핑 부분(202, 204) 및 확산 영역(320, 340)의 도핑 프로파일을 제어할 수 있다. 후면 전계 영역으로 기능하는 도전형 영역(32, 34)(예를 들어, 제2 도전형 영역(34))은 베이스 영역(10)과 동일한 도전형을 가지므로 확산 영역(320, 340)의 두께, 총 도핑 농도 등이 태양 전지(100)의 특성에 큰 영향을 미치지 않을 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 도전형 영역(32, 34) 중 어느 하나, 그리고 이에 관련된 도핑 부분(202, 204) 및 확산 영역(320, 340)이 후술할 도핑 프로파일을 가질 수 있다. 이때, 본 명세서에서 "제1" 및 "제2" 라는 용어는 서로 간의 구별을 위하여 사용한 것일 뿐 이러한 용어에 한정되는 것은 아니다. As described above, in the diffusion regions 320 and 340 , the control passivation film 20 has an amorphous structure, so that the first or second conductivity-type dopant in the conductivity-type regions 32 and 34 easily forms the control passivation film 20 . It can be formed by passing At this time, in the present embodiment, the first conductivity type region 32 , the first doped portion 202 and the first diffusion region 320 related thereto may be formed to have a specific doping profile. In particular, conductivity-type regions 32 and 34 (eg, first conductivity-type region 32 ) having a different conductivity type than that of the base region 110 and functioning as emitter regions, and a doped portion 202 associated therewith, 204) and the doping profile of the diffusion regions 320 and 340 can be controlled. The thicknesses of the diffusion regions 320 and 340 are that the conductivity-type regions 32 and 34 (eg, the second conductivity-type region 34 ) serving as the back field region have the same conductivity type as the base region 10 . , the total doping concentration, etc. may not significantly affect the characteristics of the solar cell 100 . However, the present invention is not limited thereto, and any one of the first and second conductivity-type regions 32 and 34 and the related doped portions 202 and 204 and the diffusion regions 320 and 340 have a doping profile to be described later. can have At this time, in the present specification, the terms "first" and "second" are used only to distinguish each other, and are not limited to these terms.

제1 도전형 영역(32), 그리고 이에 관련된 제1 도핑 부분(202) 및 제1 확산 영역(320)의 도핑 프로파일을 도 1 및 2와 함께 도 4을 참조하여 상세하게 설명한다. 이러한 도핑 프로파일을 형성하기 위한 구체적인 제조 방법은 추후에 도 5a 내지 5h, 도 6 내지 도 8을 참조하여 상세하게 설명한다. The doping profile of the first conductivity type region 32 and the first doped portion 202 and the first diffusion region 320 related thereto will be described in detail with reference to FIG. 4 together with FIGS. 1 and 2 . A specific manufacturing method for forming such a doping profile will be described in detail later with reference to FIGS. 5A to 5H and FIGS. 6 to 8 .

도 4은 도 1에 도시한 태양 전지에서 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)의 도핑 프로파일을 도시한 그래프이다. 참조로, 도 4에 따른 도핑 프로파일은 이차 이온 질량 분석법(secondary ion mass spectrometry, SIMS)에 의하여 측정된 것을 도시하였다. FIG. 4 is a graph illustrating doping profiles of the first conductivity type region 32 , the first doped portion 202 , and the first diffusion region 320 in the solar cell shown in FIG. 1 . For reference, the doping profile according to FIG. 4 is shown as measured by secondary ion mass spectrometry (SIMS).

도 4에 도시한 바와 같이, 본 실시예에서는 태양 전지(100)의 두께 방향으로 볼 때 제1 도전형 영역(32), 제어 패시베이션막(20) 또는 제1 도핑 부분(202), 그리고 제1 확산 영역(320)을 향하면서 제1 도전형 도펀트의 도핑 농도가 연속적으로 줄어드는 도핑 프로파일을 가진다. 4 , in this embodiment, when viewed in the thickness direction of the solar cell 100 , the first conductivity type region 32 , the control passivation film 20 or the first doped portion 202 , and the first It has a doping profile in which the doping concentration of the dopant of the first conductivity type is continuously decreased toward the diffusion region 320 .

이때, 제어 패시베이션막(20) 또는 이에 인접한 제1 도전형 영역(32)의 부분이 제1 도핑 프로파일(PF1)을 가지며, 제어 패시베이션막(20)에 인접한 제1 확산 영역(320)의 부분이 상기 제1 도핑 프로파일(PF1)과 다른 제2 도핑 프로파일(PF2)을 가질 수 있다. 좀더 구체적으로, 제2 도핑 프로파일(PF2)의 제2 농도 구배의 절대값이 제1 프로파일(PF1)의 제1 농도 구배의 절대값보다 작다. 여기서, 농도 구배는 프로파일 내의 전체 농도 구배를 평균한 값일 수도 있고, 프로파일 내의 각 지점의 농도 구배를 구하여 이를 평균한 값일 수도 있다. 즉, 제어 패시베이션막(20) 또는 이에 인접한 제1 도전형 영역(32)의 부분에서 도핑 농도가 저하하는 정도보다 제어 패시베이션막(20)에 인접한 제1 확산 영역(320)의 부분에서 도핑 농도가 저하하는 정도가 작을 수 있다. 예를 들어, 제2 도핑 프로파일(PF2)에 일종의 킹크(kink) 또는 변곡점을 구비할 수 있다. 이에 의하여 제어 패시베이션막(20)에 인접한 제1 확산 영역(320)이 비교예 또는 종래보다 큰 총 도핑 농도를 가지면서 얇은 두께(T2)로 형성될 수 있다. 이는 제1 도전형 영역(32), 제1 확산 영역(320) 등을 형성할 때 제조 공정을 개선하였기 때문이다. At this time, the control passivation layer 20 or a portion of the first conductivity-type region 32 adjacent thereto has the first doping profile PF1 , and the portion of the first diffusion region 320 adjacent to the control passivation layer 20 is The second doping profile PF2 may be different from the first doping profile PF1 . More specifically, the absolute value of the second concentration gradient of the second doping profile PF2 is smaller than the absolute value of the first concentration gradient of the first profile PF1 . Here, the concentration gradient may be a value obtained by averaging the entire concentration gradient in the profile, or may be a value obtained by calculating the concentration gradient at each point in the profile and averaging them. That is, the doping concentration in the portion of the first diffusion region 320 adjacent to the control passivation film 20 is higher than the degree to which the doping concentration decreases in the control passivation film 20 or in the portion of the first conductivity-type region 32 adjacent thereto. The degree of degradation may be small. For example, a kind of kink or an inflection point may be provided in the second doping profile PF2 . Accordingly, the first diffusion region 320 adjacent to the control passivation layer 20 may be formed to have a thin thickness T2 while having a total doping concentration greater than that of the comparative example or the related art. This is because the manufacturing process is improved when forming the first conductivity type region 32 , the first diffusion region 320 , and the like.

반면, 제조 공정을 개선하지 않은 비교예에서는 제어 패시베이션막 또는 이에 인접한 제1 도전형 영역의 부분과, 제어 패시베이션막에 인접한 제1 확산 영역의 부분이 동일 또는 유사한 도핑 농도 구배를 가지는 것을 알 수 있다. 이는 제1 도전형 도펀트의 도핑 프로파일이 대략적으로 선형적인 형상을 가지면서 확산되어 제어 패시베이션막 또는 이에 인접한 제1 도전형 영역의 부분과, 제어 패시베이션막에 인접한 제1 확산 영역의 부분이 동일 또는 유사한 프로파일을 가지게 되고, 이에 따라 제1 확산 영역의 두께(T2) 또한 상대적으로 커지게 된다. 이에 대해서는 추후에 태양 전지(100)의 제조 방법에서 좀더 상세하게 설명한다. On the other hand, in the comparative example in which the manufacturing process is not improved, it can be seen that the control passivation layer or the portion of the first conductivity type region adjacent thereto and the portion of the first diffusion region adjacent to the control passivation layer have the same or similar doping concentration gradient. . This is because the doping profile of the dopant of the first conductivity type has an approximately linear shape and is diffused such that the control passivation film or a portion of the first conductivity type region adjacent thereto and the portion of the first diffusion region adjacent to the control passivation film are the same or similar. profile, and thus the thickness T2 of the first diffusion region is also relatively large. This will be described in more detail later in the manufacturing method of the solar cell 100 .

본 실시예에서는 제1 확산 영역(320)의 두께(T2)가 100nm 내지 300nm(일 예로, 200nm 내지 300nm)이고, 제1 확산 영역(320)의 총 도핑 농도가 1017/cm3 내지 1019/cm3일 수 있다. 그리고 제1 도전형 영역(32)의 두께(T1)가 400nm 이하(일 예로, 100nm 내지 400nm)일 수 있고, 제1 도전형 영역(32)의 총 도핑 농도가 1020/cm3 이상일 수 있다. 이때, 제1 확산 영역(320)의 두께(T2)가 제1 도전형 영역(32)의 두께(T1)와 같거나 그보다 작을 수 있다. 그리고 제1 도전형 영역(32)의 총 도핑 농도는 제1 확산 영역(320)의 총 도핑 농도의 10배 이상일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 확산 영역(320) 및 제1 도전형 영역(32)의 두께, 총 도핑 농도 등은 다양하게 변형될 수 있다. 예를 들어, 제1 확산 영역(320)의 두께(T2)가 제1 도전형 영역(32)의 두께(T1)보다 클 수도 있다. In this embodiment, the thickness T2 of the first diffusion region 320 is 100 nm to 300 nm (for example, 200 nm to 300 nm), and the total doping concentration of the first diffusion region 320 is 10 17 /cm 3 to 10 19 It can be /cm 3 . In addition, the thickness T1 of the first conductivity type region 32 may be 400 nm or less (for example, 100 nm to 400 nm), and the total doping concentration of the first conductivity type region 32 may be 10 20 /cm 3 or more. . In this case, the thickness T2 of the first diffusion region 320 may be equal to or smaller than the thickness T1 of the first conductivity-type region 32 . In addition, the total doping concentration of the first conductivity-type region 32 may be 10 times or more of the total doping concentration of the first diffusion region 320 . However, the present invention is not limited thereto. The thickness, total doping concentration, etc. of the first diffusion region 320 and the first conductivity-type region 32 may be variously modified. For example, the thickness T2 of the first diffusion region 320 may be greater than the thickness T1 of the first conductivity-type region 32 .

이와 같이 제1 확산 영역(320)의 두께(T2)를 종래(또는 비교예)에 비하여 줄이는 것에 의하여 개방 전압을 향상할 수 있다. 이때, 상대적으로 낮은 총 도핑 농도(1019/cm3 이하)를 가지는 제1 확산 영역(320)은, 낮은 총 도핑 농도를 가지므로 오제 재결합(auger recombination)을 최소화할 수 있으며, 반도체 기판(10)의 표면에 인접한 결함 사이트(defect site)를 감싸는(screening) 것으로 작용하여 재결합을 오히려 줄일 수 있다. 이에 의하여 개방 전압을 더욱 향상할 수 있다. 또한, 제1 확산 영역(320)이 일정 수준 이상의 총 도핑 농도(1017/cm3 이상)를 가져 반도체 기판(10)에서 광전 변환에 의하여 생성된 캐리어가 제1 도전형 영역(32)으로 쉽게 주입되도록 할 수 있다.As described above, by reducing the thickness T2 of the first diffusion region 320 compared to the conventional (or comparative example), the open-circuit voltage may be improved. At this time, a relatively low total doping concentration (10 19 /cm 3 Since the first diffusion region 320 having the hereinafter) has a low total doping concentration, Auger recombination can be minimized, and a defect site adjacent to the surface of the semiconductor substrate 10 is surrounded ( It acts as a screening) and can rather reduce recombination. Thereby, the open circuit voltage can be further improved. In addition, the first diffusion region 320 has a total doping concentration (10 17 /cm 3 ) above a certain level. above), carriers generated by photoelectric conversion in the semiconductor substrate 10 can be easily injected into the first conductivity-type region 32 .

일 예로, 제1 확산 영역(320)의 두께(T2)는 반도체 기판(10)의 표면으로부터 실질적으로 도핑이 되어 있지 않다고 판단되는 기준 도핑 농도(Co)가 되는 부분까지의 거리를 기준으로 할 수 있다. 예를 들어, 도핑 농도가 앞서 설명한 바와 같이 이차 이온 질량 분석법에 의하여 측정될 경우에 기준 도핑 농도(Co)가 1017/cm3일 수 있다. 이는 이차 이온 질량 분석법에 의하면 실제로 도펀트가 도핑되지 않은 경우에도 노이즈(noise) 등에 의하여 도핑 농도가 있는 것으로 표시되는 것을 고려한 것이다. 즉, 도핑 농도가 1017/cm3 미만인 경우에는 비록 도핑 농도가 있는 것으로 표시되더라도 실제로는 도핑이 되지 않은 경우이므로 이 부분은 제1 확산 영역(320)의 두께 판단 시 고려하지 않는 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 다양한 방법에 의하여 제1 확산 영역(320)의 도핑 농도를 측정할 수 있으며, 이를 고려한 다양한 방법에 의하여 제1 확산 영역(320)의 두께를 측정 또는 판별할 수 있다. 제1 도전형 영역(32)의 두께(T1)는 반도체층(30)의 두께를 측정 또는 판별하는 것에 의하여 쉽게 알 수 있다. 그리고, 총 도핑 농도라 함은 해당 영역 내에 위치한 총 도펀트의 양을 총 부피로 나눈 값으로 정의될 수 있다. For example, the thickness T2 of the first diffusion region 320 may be based on a distance from the surface of the semiconductor substrate 10 to a portion at which the reference doping concentration Co is determined to be substantially undoped. there is. For example, when the doping concentration is measured by secondary ion mass spectrometry as described above, the reference doping concentration (Co) may be 10 17 /cm 3 . This is in consideration of the fact that, according to the secondary ion mass spectrometry method, the doping concentration is indicated by noise or the like even when the dopant is not actually doped. That is, when the doping concentration is less than 10 17 /cm 3 , although it is indicated that the doping concentration is present, it is not actually doped, so this part is not considered when determining the thickness of the first diffusion region 320 . However, the present invention is not limited thereto. Therefore, the doping concentration of the first diffusion region 320 may be measured by various methods, and the thickness of the first diffusion region 320 may be measured or determined by various methods in consideration of this. The thickness T1 of the first conductivity type region 32 can be easily found by measuring or determining the thickness of the semiconductor layer 30 . In addition, the total doping concentration may be defined as a value obtained by dividing the total amount of dopants located in the corresponding region by the total volume.

그리고 제1 도전형 영역(32)에서 제어 패시베이션막(20)과 이격된 부분(제1 전극(42) 쪽에 위치한 부분)은 제1 및 제2 도핑 프로파일(PF1, PF2)과 다른 제3 도핑 프로파일(PF3)을 가질 수 있다. 이때, 제1 및 제2 도핑 프로파일(PF1, PF2)의 제1 및 제2 농도 구배의 절대값이 제3 도핑 프로파일(PF3)의 제3 농도 구배의 절대값보다 클 수 있다. 이는 제1 도전형 영역(32)에서 제어 패시베이션막(20)과 이격된 부분에서는 도핑 농도가 동일 또는 유사한 부분이 존재하기 때문이다. 이는 제1 도전형 도펀트가 제공되는 부분에 인접한 제1 도전형 영역(32)의 부분이 상대적으로 균일하며 높은 도핑 농도의 제1 도핑 프로파일을 가지게 되고, 제어 패시베이션막(20) 및 제1 확산 영역(320)을 지나면서 도핑 농도가 낮아지기 때문이다. In the first conductivity-type region 32 , a portion spaced apart from the control passivation layer 20 (a portion located on the first electrode 42 side) has a third doping profile different from the first and second doping profiles PF1 and PF2 . (PF3). In this case, absolute values of the first and second concentration gradients of the first and second doping profiles PF1 and PF2 may be greater than absolute values of the third concentration gradient of the third doping profile PF3 . This is because a portion having the same or similar doping concentration exists in a portion spaced apart from the control passivation layer 20 in the first conductivity type region 32 . This means that the portion of the first conductivity type region 32 adjacent to the portion provided with the first conductivity type dopant is relatively uniform and has a first doping profile of a high doping concentration, and the control passivation film 20 and the first diffusion region are relatively uniform. This is because the doping concentration decreases as it passes through (320).

본 실시예에서, 제2 도전형 영역(34), 제2 도핑 부분(204) 및 제2 확산 영역(340)은 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)과 다른 양상의 도핑 프로파일을 가질 수 있다. 예를 들어, 제2 도전형 영역(34)에서 균일하면서 높은 도핑 농도를 가지고 제어 패시베이션막(340) 및 제2 확산 영역(340)을 향하면서 대략적인 선형 형상 또는 큰 농도 구배 차이 없이 도핑 농도가 저하되는 도핑 프로파일을 가질 수 있다. 일 예로, 제2 도전형 영역(34), 제2 도핑 부분(204) 및 제2 확산 영역(340)이 도 4의 비교예와 유사한 도핑 프로파일을 가질 수 있다. 이는 제2 도전형 영역(34)을 제1 도전형 영역(32)과 다른 도핑 공정에서 다른 도핑 방법으로 도핑하였기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다. In this embodiment, the second conductivity type region 34 , the second doped portion 204 and the second diffusion region 340 are the first conductivity type region 32 , the first doped portion 202 and the first diffusion region. It may have a doping profile different from that of the region 320 . For example, the doping concentration is uniformly high in the second conductivity-type region 34 and toward the control passivation film 340 and the second diffusion region 340 with a high doping concentration without an approximate linear shape or a large concentration gradient difference. It may have a lowering doping profile. For example, the second conductivity type region 34 , the second doped portion 204 , and the second diffusion region 340 may have doping profiles similar to those of the comparative example of FIG. 4 . This is because the second conductivity type region 34 is doped with a different doping method in a doping process different from that of the first conductivity type region 32 . However, the present invention is not limited thereto.

다른 예로, 제2 도전형 영역(34), 제2 도핑 부분(204) 및 제2 확산 영역(340)은 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)과 동일 또는 유사한 양상의 도핑 프로파일을 가질 수 있다. 다만, 구체적인 도핑 농도 또는 제2 확산 영역(340)의 두께(T3) 등은 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제2 확산 영역(320)과 동일할 수도 있고 다를 수도 있다. As another example, the second conductivity type region 34 , the second doped portion 204 , and the second diffusion region 340 include the first conductivity type region 32 , the first doped portion 202 and the first diffusion region ( 320) and may have a doping profile of the same or similar aspect. However, the specific doping concentration or thickness T3 of the second diffusion region 340 may be the same as or different from those of the first conductivity type region 32 , the first doped portion 202 , and the second diffusion region 320 . may be

일 예로, 두께 방향으로 볼 때 제2 확산 영역(340)의 도핑 농도 구배의 절대값이 상술한 제1 확산 영역(320)의 제2 도핑 구배보다 작을 수 있다. 그리고 베이스 영역(110)과 동일한 제2 도전형을 가지는 제2 확산 영역(340)의 두께(T3)가 제1 도전형을 가지는 제1 확산 영역(320)의 두께(T2)보다 클 수 있다. 베이스 영역(110)과 동일한 제2 도전형을 가지는 제2 확산 영역(340)이 베이스 영역(110)에서 상대적으로 큰 두께로 형성되어도 무방하기 때문이다. 그리고 제1 확산 영역(320)은 베이스 영역(110)과 반대되는 제1 도전형을 가지도록 도핑해야 하므로, 상대적으로 두껍게 형성되면 패시베이션 특성을 저하시킬 수 있다. 일 예로, 공정을 단순화하기 위하여 제2 도전형 영역(34)과 전면 전계 영역(130)을 동일한 공정에서 형성할 수 있는 열 확산법에 의하면 제2 도전형 도펀트가 무한하므로 상대적으로 두꺼운 제2 확산 영역(340)을 쉽게 형성할 수 있다. 그리고 제1 도전형 영역(32)은 부분적인 도핑을 위한 레이저를 이용하여 형성되어 제1 도전형 도펀트가 유한하므로 상대적으로 얇은 제1 확산 영역(320)을 쉽게 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 확산 영역(340)의 두께가 제1 확산 영역(320)보다 작은 것도 가능하다. For example, when viewed in the thickness direction, the absolute value of the doping concentration gradient of the second diffusion region 340 may be smaller than the second doping gradient of the first diffusion region 320 . In addition, the thickness T3 of the second diffusion region 340 having the same second conductivity type as the base region 110 may be greater than the thickness T2 of the first diffusion region 320 having the first conductivity type. This is because the second diffusion region 340 having the same second conductivity type as the base region 110 may be formed to have a relatively large thickness in the base region 110 . In addition, since the first diffusion region 320 must be doped to have a first conductivity type opposite to that of the base region 110 , if it is formed to be relatively thick, passivation characteristics may be deteriorated. For example, in order to simplify the process, according to the thermal diffusion method in which the second conductivity type region 34 and the front electric field region 130 can be formed in the same process, the second conductivity type dopant is infinite, so a relatively thick second diffusion region (340) can be easily formed. In addition, since the first conductivity-type region 32 is formed using a laser for partial doping and the first conductivity-type dopant is finite, a relatively thin first diffusion region 320 can be easily formed. However, the present invention is not limited thereto, and the thickness of the second diffusion region 340 may be smaller than that of the first diffusion region 320 .

또는, 제2 확산 영역(340)의 두께가 800nm 이하(50nm 내지 800nm)일 수 있다. 이러한 두께 범위 내에서 제2 확산 영역(340)에 의한 효과를 충분하게 구현할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. Alternatively, the thickness of the second diffusion region 340 may be 800 nm or less (50 nm to 800 nm). Within this thickness range, the effect of the second diffusion region 340 may be sufficiently realized. However, the present invention is not limited thereto.

도면 및 상술한 설명에서는 제1 확산 영역(320) 및 제2 확산 영역(340)이 모두 구비된 것을 예시하였다. 이와 달리 제1 확산 영역(320) 및 제2 확산 영역(340) 중 하나만 구비될 수도 있다. 일 예로, 제1 및 제2 확산 영역(320, 340) 중에서 반도체 기판(10)과 반대되는 도전형을 가지는 도전형 영역(일 예로, 제1 도전형 영역(32))에 대응하는 제1 확산 영역(320)만이 구비되고, 반도체 기판(10)과 동일한 도전형을 가지는 도전형 영역(일 예로, 제2 도전형 영역(34))에 대응하는 제2 확산 영역(340)은 구비되지 않을 수 있다. 이는 반도체 기판(10)에 포함된 도전형 도펀트에 의한 캐리어를 다수 캐리어로 사용하는 도전형 영역으로는 반도체 기판(10)의 캐리어가 쌓이면서 형성된 전계에 의하여 캐리어가 제어 패시베이션막(20)을 통하여 쉽게 이동할 수 있어도, 이와 반대되는 캐리어를 다수 캐리어로 사용하는 도전형 영역으로는 캐리어가 제어 패시베이션막(20)을 통하여 쉽게 이동하기 어렵기 때문이다. 다른 실시예로 제2 확산 영역(340)만 구비되고 제1 확산 영역(320)이 구비되지 않을 수 있다. In the drawings and the above description, it is exemplified that both the first diffusion region 320 and the second diffusion region 340 are provided. Alternatively, only one of the first diffusion region 320 and the second diffusion region 340 may be provided. For example, among the first and second diffusion regions 320 and 340 , the first diffusion corresponding to a conductivity type region (eg, the first conductivity type region 32 ) having a conductivity type opposite to that of the semiconductor substrate 10 . Only the region 320 may be provided, but the second diffusion region 340 corresponding to the conductivity-type region (eg, the second conductivity-type region 34 ) having the same conductivity type as the semiconductor substrate 10 may not be provided. there is. This is a conductive region in which carriers by the conductive dopant included in the semiconductor substrate 10 are used as majority carriers, and carriers are easily controlled through the passivation film 20 by the electric field formed while the carriers of the semiconductor substrate 10 are accumulated. This is because it is difficult for carriers to easily move through the control passivation film 20 to the conductive region using opposite carriers as majority carriers even though they can move. In another embodiment, only the second diffusion region 340 may be provided and the first diffusion region 320 may not be provided.

반도체 기판(10)의 후면에서 제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36) 위에 후면 패시베이션막(40)이 형성될 수 있다. 일 예로, 후면 패시베이션막(40)은 제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36)에 접촉하여 형성되어 구조를 단순화할 수 있다. A rear passivation layer 40 may be formed on the first and second conductivity-type regions 32 and 34 and the barrier region 36 on the rear surface of the semiconductor substrate 10 . For example, the back passivation layer 40 may be formed in contact with the first and second conductivity-type regions 32 and 34 and the barrier region 36 to simplify the structure.

후면 패시베이션막(40)은, 도전형 영역(32, 34)과 전극(42, 42)의 전기적 연결을 위한 컨택홀(46)을 구비한다. 컨택홀(46)은, 제1 도전형 영역(32)과 제1 전극(42)의 연결을 위한 제1 컨택홀(461)과, 제2 도전형 영역(34)과 제2 전극(44)의 연결을 위한 제2 컨택홀(462)를 구비한다. 후면 패시베이션막(40)은 제1 및 제2 도전형 영역(32, 34) 및/또는 배리어 영역(36)을 패시베이션하는 효과를 가질 수 있다. The back passivation layer 40 has contact holes 46 for electrical connection between the conductive regions 32 and 34 and the electrodes 42 and 42 . The contact hole 46 includes a first contact hole 461 for connecting the first conductive region 32 and the first electrode 42 , and the second conductive region 34 and the second electrode 44 . and a second contact hole 462 for connection of The back passivation layer 40 may have an effect of passivating the first and second conductivity-type regions 32 and 34 and/or the barrier region 36 .

그리고 반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 전면 전계 영역(130) 위)에 전면 패시베이션막(24) 및/또는 반사 방지막(26)이 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전면 전계 영역(130) 위에 다른 적층 구조의 절연막이 형성될 수도 있다. In addition, the front passivation film 24 and/or the anti-reflection film 26 may be positioned on the front surface of the semiconductor substrate 10 (more precisely, on the front electric field region 130 formed on the front surface of the semiconductor substrate 10 ). there is. However, the present invention is not limited thereto, and an insulating layer having a different stacked structure may be formed on the front electric field region 130 .

전면 패시베이션막(24) 및 반사 방지막(26)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 그리고 후면 패시베이션막(40)은 컨택홀(46)을 제외하고 반도체층(30)의 후면 위에 전체적으로 형성될 수 있다. The front passivation layer 24 and the anti-reflection layer 26 may be substantially formed entirely on the entire surface of the semiconductor substrate 10 . In addition, the back passivation layer 40 may be entirely formed on the back surface of the semiconductor layer 30 except for the contact hole 46 .

전면 패시베이션막(24) 또는 후면 패시베이션막(40)은 반도체 기판(10) 또는 반도체층(30)에 접촉하여 형성되어 반도체 기판(10) 또는 반도체층(30)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다. 반사 방지막(26)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시켜 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. The front passivation film 24 or the rear passivation film 40 is formed in contact with the semiconductor substrate 10 or the semiconductor layer 30 to prevent defects present in the front surface or the bulk of the semiconductor substrate 10 or the semiconductor layer 30 . immobilize Accordingly, the open circuit voltage of the solar cell 100 may be increased by removing the recombination site of minority carriers. The anti-reflection layer 26 may reduce the reflectance of light incident on the front surface of the semiconductor substrate 10 to increase the amount of light reaching the pn junction. Accordingly, the short-circuit current Isc of the solar cell 100 may be increased.

전면 패시베이션막(24), 반사 방지막(26) 및 후면 패시베이션막(40)은 다양한 물질로 형성될 수 있다. 일례로, 전면 패시베이션막(24), 반사 방지막(26) 또는 패시베이션막(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. The front passivation layer 24 , the anti-reflection layer 26 , and the back passivation layer 40 may be formed of various materials. For example, the front passivation film 24, the anti-reflection film 26 or the passivation film 40 is a silicon nitride film, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, a silicon carbide film, MgF 2 , ZnS, Any single layer selected from the group consisting of TiO 2 and CeO 2 , or a multilayer structure in which two or more layers are combined may have a structure.

일 예로, 본 실시예에서 전면 패시베이션막(24) 및/또는 반사 방지막(26), 후면 패시베이션막(40)은 우수한 절연 특성, 패시베이션 특성 등을 가질 수 있도록 도펀트 등을 구비하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. For example, in the present embodiment, the front passivation film 24 and/or the anti-reflection film 26 and the rear passivation film 40 may not include a dopant or the like so as to have excellent insulating properties and passivation properties. However, the present invention is not limited thereto.

전면 패시베이션막(24), 반사 방지막(26) 및 후면 패시베이션막(40)은 제어 패시베이션막(20)보다 두꺼운 두께를 가질 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 그 외의 다양한 변형이 가능하다. The front passivation layer 24 , the antireflection layer 26 , and the back passivation layer 40 may have a thickness greater than that of the control passivation layer 20 . Thereby, an insulating characteristic and a passivation characteristic can be improved. Various other modifications are possible.

제1 전극(42)은 후면 패시베이션막(40)의 제1 컨택홀(461)의 적어도 일부를 채우면서 형성되어 제1 도전형 영역(32)에 전기적으로 연결(일 예로, 접촉 형성)되고, 제2 전극(44)은 후면 패시베이션막(40)의 제2 컨택홀(462)의 적어도 일부를 채우면서 형성되며 제2 도전형 영역(34)에 전기적으로 연결(일 예로, 접촉 형성)된다. The first electrode 42 is formed while filling at least a portion of the first contact hole 461 of the rear passivation film 40 to be electrically connected to the first conductivity-type region 32 (eg, contact is formed), The second electrode 44 is formed while filling at least a portion of the second contact hole 462 of the back passivation layer 40 , and is electrically connected to the second conductivity-type region 34 (eg, a contact is formed).

본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다. In the present embodiment, the first conductivity-type region 32 and the second conductivity-type region 34 are formed to be elongated to form a stripe shape, respectively, and are alternately positioned in a direction crossing the longitudinal direction. A barrier region 36 spaced apart from the first conductivity-type region 32 and the second conductivity-type region 34 may be positioned.

이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 이에 의하면 넓은 면적을 가지는 에미터 영역이 이동 속도가 상대적으로 느린 정공을 효과적으로 수집하여 광전 변환 효율 향상에 좀더 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W1)이 제2 도전형 영역(34)의 폭(W2)보다 클 수 있다. In this case, the area of the first conductivity type region 32 may be larger than the area of the second conductivity type region 34 . Accordingly, the emitter region having a large area can effectively collect holes having a relatively slow moving speed, thereby further contributing to the improvement of photoelectric conversion efficiency. However, the present invention is not limited thereto. For example, the areas of the first conductivity-type region 32 and the second conductivity-type region 34 may be adjusted by varying their widths. That is, the width W1 of the first conductivity-type region 32 may be greater than the width W2 of the second conductivity-type region 34 .

그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 컨택홀(46)이 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성될 수 있다. 예를 들어, 컨택홀(46)이 복수 개의 컨택홀로 구성될 수 있다. 또는, 컨택홀(46) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 길이에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그 외의 다양한 변형이 가능하다. In addition, the first electrode 42 may be formed in a stripe shape corresponding to the first conductivity type region 32 , and the second electrode 44 may be formed in a stripe shape corresponding to the second conductivity type region 34 . . The contact hole 46 may be formed to connect only a portion of the first and second electrodes 42 and 44 to the first conductivity-type region 32 and the second conductivity-type region 34 , respectively. For example, the contact hole 46 may include a plurality of contact holes. Alternatively, each of the contact holes 46 may be formed in the entire length of the first and second electrodes 42 and 44 to correspond to the first and second electrodes 42 and 44 . Accordingly, carrier collection efficiency can be improved by maximizing the contact area between the first and second electrodes 42 and 44 and the first conductivity-type region 32 and the second conductivity-type region 34 . Various other modifications are possible.

본 실시예에 따른 태양 전지(100)에 광이 입사되면 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 제어 패시베이션막(20)을 통과하여 각기 제1 도전형 영역(32) 및 제2 도전형 영역(34)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 이에 의하여 전기 에너지를 생성하게 된다. When light is incident on the solar cell 100 according to the present embodiment, electrons and holes are generated by photoelectric conversion, and the generated holes and electrons pass through the control passivation film 20 to the first conductivity type region 32 , respectively. and the first and second electrodes 42 and 44 after moving to the second conductivity type region 34 . Thereby, electrical energy is generated.

본 실시예에와 같이 반도체 기판(10)의 후면에 전극(42, 44)이 형성되고 반도체 기판(10)의 전면에는 전극이 형성되지 않는 후면 전극 구조의 태양 전지(100)에서는 반도체 기판(10)의 전면에서 쉐이딩 손실(shading loss)을 최소화할 수 있다. 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 구조의 태양 전지(100)를 추후에 도 9 및 도 10을 참조하여 상세하게 설명한다. In the solar cell 100 having a rear electrode structure in which electrodes 42 and 44 are formed on the rear surface of the semiconductor substrate 10 and electrodes are not formed on the front surface of the semiconductor substrate 10 as in the present embodiment, the semiconductor substrate 10 ) in front of the shading loss (shading loss) can be minimized. Thereby, the efficiency of the solar cell 100 can be improved. However, the present invention is not limited thereto. A solar cell 100 having a different structure will be described in detail later with reference to FIGS. 9 and 10 .

그리고 제1 및 제2 도전형 영역(32, 34)이 제어 패시베이션막(20)을 사이에 두고 반도체 기판(10) 위에 형성되므로 반도체 기판(10)과 다른 별개의 층으로 구성된다. 이에 의하여 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역을 도전형 영역으로 사용하는 경우보다 재결합에 의한 손실을 최소화할 수 있다. 이때, 확산 영역(320, 340)에 의하여 태양 전지(100)의 개방 전압 및 충밀도를 개선하여 태양 전지(100)의 효율을 향상할 수 있다. In addition, since the first and second conductivity-type regions 32 and 34 are formed on the semiconductor substrate 10 with the control passivation film 20 interposed therebetween, they are configured as separate layers different from the semiconductor substrate 10 . Accordingly, loss due to recombination can be minimized compared to the case where the doped region formed by doping the semiconductor substrate 10 with a dopant is used as the conductivity type region. In this case, by improving the open circuit voltage and filling density of the solar cell 100 by the diffusion regions 320 and 340 , the efficiency of the solar cell 100 may be improved.

상술한 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)의 도핑 프로파일은 특정한 제조 방법에 의하여 구현될 수 있다. 이하에서는 도 5a 내지 도 5h를 참조하여 본 발명의 실시예에 따른 태양 전지(100)의 제조 방법을 상세하게 설명한다. The above-described doping profiles of the first conductivity-type region 32 , the first doped portion 202 , and the first diffusion region 320 may be implemented by a specific manufacturing method. Hereinafter, a method of manufacturing the solar cell 100 according to an embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5H .

도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 단면도들이다. 5A to 5H are cross-sectional views illustrating a method of manufacturing the solar cell 100 according to an embodiment of the present invention.

먼저, 도 5a에 도시한 바와 같이, 베이스 영역(110)으로 구성되는 반도체 기판(10)의 후면에 제어 패시베이션막(20)을 형성한다. 제어 패시베이션막(20)은 반도체 기판(10)의 후면에 접촉하여 전체적으로 형성될 수 있다. First, as shown in FIG. 5A , a control passivation film 20 is formed on the rear surface of the semiconductor substrate 10 including the base region 110 . The control passivation layer 20 may be entirely formed in contact with the rear surface of the semiconductor substrate 10 .

본 실시예에서는 상술한 바와 같이 확산 영역(도 5d의 참조부호 320, 340)을 쉽게 형성할 수 있도록 제어 패시베이션막(20)이 비정질 구조를 가질 수 있다. 이와 같이 비정질 구조를 가지는 제어 패시베이션막(20)은 상압 및 600℃ 내지 800℃의 공정 온도에서 열적 산화 공정을 수행하는 것에 의하여 쉽게 형성될 수 있다. 좀더 구체적으로는, 상압의 조건에서, 500℃ 이하의 온도에서부터 600℃ 내지 800℃의 공정 온도까지 가열하여 열적 산화 공정을 수행하고 그 후에 500℃ 내지 550℃의 온도로 냉각하여, 제어 패시베이션막(20)을 형성할 수 있다. 특히, 본 실시예에서는 상술한 열적 산화 공정에 의하여 제어 패시베이션막(20)은 만든 후에 반도체층(30)을 형성하기 전에 제어 패시베이션막(20)을 치밀하게 하기 위한 별도의 열처리를 수행하지 않을 수 있다. 그러면 간단한 공정에 의하여 상술한 바와 같이 비정질 구조를 가지는 제어 패시베이션막(20)을 형성할 수 있다. In this embodiment, as described above, the control passivation layer 20 may have an amorphous structure so that the diffusion regions (reference numerals 320 and 340 in FIG. 5D ) can be easily formed. As such, the control passivation film 20 having an amorphous structure can be easily formed by performing a thermal oxidation process at normal pressure and a process temperature of 600°C to 800°C. More specifically, under normal pressure conditions, the thermal oxidation process is performed by heating from a temperature of 500° C. or less to a process temperature of 600° C. to 800° C., and then cooled to a temperature of 500° C. to 550° C., a control passivation film ( 20) can be formed. In particular, in the present embodiment, after the control passivation film 20 is made by the above-described thermal oxidation process, a separate heat treatment for making the control passivation film 20 dense before forming the semiconductor layer 30 may not be performed. there is. Then, the control passivation layer 20 having an amorphous structure can be formed by a simple process as described above.

상술한 열적 산화 공정에서 기체 분위기가 원료 기체로 산소 기체(O2)를 포함하고, 할로겐 기체를 더 포함할 수 있다. 할로겐 기체는 제어 패시베이션막(20)의 순도 및 품질을 높이는 역할을 할 수 있다. 할로겐 기체로는 쉽게 구할 수 있으며 상대적으로 안정성이 우수한 염소 기체를 사용할 수 있다. 다른 예로, 열적 산화 공정에서 기체 분위기가 비활성 기체 또는 질소 기체를 포함하여 제어 패시베이션막(20)을 형성할 수 있다. 일 예로, 비활성 기체 또는 질소 기체만을 포함할 수 있다. 또 다른 예로, 열적 산화 공정에서 상압 하에서 오존이 포함된 기체를 자외선(UV)로 분해하여 제어 패시베이션막(20)을 형성할 수 있다. In the above-described thermal oxidation process, the gas atmosphere includes oxygen gas (O 2 ) as a raw material gas, and may further include a halogen gas. The halogen gas may serve to increase the purity and quality of the control passivation layer 20 . As the halogen gas, chlorine gas, which is readily available and has relatively good stability, can be used. As another example, in the thermal oxidation process, the gas atmosphere may include an inert gas or nitrogen gas to form the control passivation layer 20 . As an example, it may include only an inert gas or nitrogen gas. As another example, in the thermal oxidation process, the controlled passivation layer 20 may be formed by decomposing the ozone-containing gas into ultraviolet (UV) light under normal pressure.

이어서, 도 5b 내지 도 5f에 도시한 바와 같이, 제어 패시베이션막(20) 위에 제1 도전형 영역(32) 및 제2 도전형 영역(34)을 형성하고, 반도체 기판(10)의 전면에 전면 전계 영역(130)을 형성한다. 그리고 반도체 기판(10)의 전면에 반사 방지 구조(예를 들어, 텍스쳐링 구조)를 형성할 수 있다. 이를 좀더 구체적으로 설명하면 다음과 같다. Next, as shown in FIGS. 5B to 5F , a first conductivity type region 32 and a second conductivity type region 34 are formed on the control passivation film 20 , and the entire surface of the semiconductor substrate 10 is An electric field region 130 is formed. In addition, an anti-reflection structure (eg, a texturing structure) may be formed on the entire surface of the semiconductor substrate 10 . This will be described in more detail as follows.

도 5b에 도시한 바와 같이, 제어 패시베이션막(20) 위에 반도체층(30)을 형성한다. 이때, 반도체층(30)은 진성(intrinsic) 반도체층일 수 있다. 앞서 설명한 바와 같이, 반도체층(30)은 미세 결정질, 비정질, 또는 다결정 반도체로 구성될 수 있다. 이러한 반도체층(30)은, 일례로, 증착법(예를 들어, 저압 화학 기상 증착법(LPCVD)) 등에 의하여 형성될 수 있다. 그 외 다양한 방법이 적용될 수 있다. As shown in FIG. 5B , the semiconductor layer 30 is formed on the control passivation film 20 . In this case, the semiconductor layer 30 may be an intrinsic semiconductor layer. As described above, the semiconductor layer 30 may be formed of a microcrystalline, amorphous, or polycrystalline semiconductor. The semiconductor layer 30 may be formed by, for example, a deposition method (eg, low-pressure chemical vapor deposition (LPCVD)). Various other methods may be applied.

도면에서는 반도체 기판(10)의 후면에만 반도체층(30)이 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 반도체층(30)의 제조 방법에 따라 반도체 기판(10)의 전면 및/또는 측면에도 반도체층(30)이 추가적으로 형성될 수 있다. 이렇게 반도체 기판(10)의 전면 등에 형성된 반도체층(30)은 추후에 별도의 단계에서 제거될 수 있다. Although the drawing illustrates that the semiconductor layer 30 is formed only on the rear surface of the semiconductor substrate 10, the present invention is not limited thereto. According to a method of manufacturing the semiconductor layer 30 , the semiconductor layer 30 may be additionally formed on the front surface and/or the side surface of the semiconductor substrate 10 . The semiconductor layer 30 formed on the front surface of the semiconductor substrate 10 in this way may be removed later in a separate step.

이어서, 도 5c 내지 도 5e에 도시한 바와 같이 반도체층(30)의 일부에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역(32)을 형성하고 반도체 기판(10)의 전면을 텍스처링하여 반사 방지 구조를 형성하고, 도 5f에 도시한 바와 같이 반도체 기판(10)의 전면 및 반도체층(30)의 다른 일부에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(130) 및 제2 도전형 영역(34)을 형성할 수 있다. 이때, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 도펀트가 도핑되지 않은 언도프트 영역이 위치할 수 있으며 이 영역이 배리어 영역(36)을 구성할 수 있다. Subsequently, as shown in FIGS. 5C to 5E , a first conductivity type region 32 is formed by doping a portion of the semiconductor layer 30 with a first conductivity type dopant, and the entire surface of the semiconductor substrate 10 is textured and reflected. A prevention structure is formed, and as shown in FIG. 5F , the front surface of the semiconductor substrate 10 and the other part of the semiconductor layer 30 are doped with a second conductivity type dopant to form the front electric field region 130 and the second conductivity type region. (34) can be formed. In this case, an undoped region not doped with a dopant may be positioned between the first conductivity-type region 32 and the second conductivity-type region 34 , and this region may constitute the barrier region 36 .

이때, 본 실시예에서는 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)을 동시에 형성하고, 제2 도전형 영역(34), 제2 도핑 부분(204) 및 제2 확산 영역(340)을 동시에 형성하는 것을 예시하였다. At this time, in this embodiment, the first conductivity type region 32 , the first doped portion 202 , and the first diffusion region 320 are simultaneously formed, and the second conductivity type region 34 and the second doped portion 204 are formed at the same time. ) and the second diffusion region 340 are simultaneously formed.

먼저, 도 5c에 도시한 바와 같이, 진성을 가지는 반도체층(30) 위에 제1 도전형 영역(32)이 형성될 영역에 대응하는 위치에 제1 도전형 도펀트를 포함하는 제1 도펀트층(322)을 형성한다. 제1 도펀트층(322)은 제1 도전형 도펀트를 포함하는 다양한 물질로 구성될 수 있는데, 예를 들어, 제1 도전형 도펀트를 포함하는 절연층 또는 반도체층일 수 있다. 제1 도펀트층(322)은 제1 도전형 도펀트를 포함하는 실리콘 질화막, 실리콘 산화막, 또는 비정질 실리콘막을 단일 또는 복수로 구비할 수 있다. 그리고 제1 도펀트층(322)은 예를 들어, 열적 성장법, 증착법 등에 의하여 형성될 수 있다. 그 외 다양한 방법이 적용될 수 있다.First, as shown in FIG. 5C , a first dopant layer 322 including a first conductivity type dopant is positioned at a position corresponding to a region where the first conductivity type region 32 is to be formed on the semiconductor layer 30 having intrinsic properties. ) to form The first dopant layer 322 may be made of various materials including the first conductivity type dopant, for example, may be an insulating layer or a semiconductor layer including the first conductivity type dopant. The first dopant layer 322 may include a single or a plurality of silicon nitride films, silicon oxide films, or amorphous silicon films containing the first conductivity type dopant. In addition, the first dopant layer 322 may be formed by, for example, a thermal growth method, a deposition method, or the like. Various other methods may be applied.

이어서, 도 5d에 도시한 바와 같이, 레이저(324)를 이용하여 제1 도펀트층(322)에 포함된 제1 도전형 도펀트를 반도체층(30)에 확산시켜 제1 도전형 영역(32)을 형성한다. 이때, 제어 패시베이션막(20) 및 반도체 기판(10)의 일부에도 제1 도전형 도펀트가 확산되어 제1 도핑 부분(202) 및 제1 확산 영역(320)이 함께 형성된다. Next, as shown in FIG. 5D , the first conductivity type region 32 is formed by diffusing the first conductivity type dopant included in the first dopant layer 322 into the semiconductor layer 30 using a laser 324 . to form In this case, the first conductivity-type dopant is also diffused into the control passivation layer 20 and a part of the semiconductor substrate 10 to form the first doped portion 202 and the first diffusion region 320 together.

이때, 레이저(324)는 디포커스된(defocused) 상태로 조사될 수 있다. 레이저(324)가 디포커스된 상태인지 포커스된 상태인지 여부는 레이저빔의 형상에 의하여 쉽게 구별할 수 있다. 이를 도 6을 함께 참조하여 상세하게 설명한다. In this case, the laser 324 may be irradiated in a defocused state. Whether the laser 324 is in a defocused state or a focused state can be easily distinguished by the shape of the laser beam. This will be described in detail with reference to FIG. 6 .

도 6은 도 5d에 도시한 태양 전지(100)의 제조 방법에 포함되는 도핑 공정에 의하여 제1 도펀트층(322)에 형성된 레이저빔의 형상을 개략적으로 도시한 것으로서, (a)는 포커스된 레이저를 사용한 경우의 레이저빔의 형상이고 (b)는 디포커스된 레이저를 사용한 경우의 레이저빔의 형상이다. FIG. 6 schematically shows the shape of a laser beam formed on the first dopant layer 322 by the doping process included in the method of manufacturing the solar cell 100 shown in FIG. 5D , (a) is a focused laser The shape of the laser beam when using , (b) shows the shape of the laser beam when the defocused laser is used.

도 6의 (a)에 도시한 바와 같이, 포커스된 레이저(324)(예를 들어, 제1 도펀트층(322)에 포커스된 레이저(324))에 의하면, 제1 도펀트층(322)에 형성된 레이저빔의 경계선이 뚜렷하고 명확하며 얇다. 반면, 도 6의 (b)에 도시한 바와 같이, 디포커스된 레이저(324)(예를 들어, 제1 도펀트층(322)에 디포커스된 레이저(324))에 의하면, 제1 도펀트층(322)에 형성된 레이저빔의 경계선이 희미하거나 퍼진 형태를 가진다. 이러한 레이저빔의 형태에 의하여 레이저가 포커스되었는지, 디포커스되었는지 여부를 판단할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 포커스되었는지, 디포커스되었는지 판별할 수 있다. As shown in FIG. 6A , according to the focused laser 324 (eg, the laser 324 focused on the first dopant layer 322 ), the first dopant layer 322 is formed. The boundary line of the laser beam is clear, clear, and thin. On the other hand, as shown in FIG. 6B, according to the defocused laser 324 (eg, the defocused laser 324 on the first dopant layer 322), the first dopant layer ( 322), the boundary line of the laser beam formed is blurred or has a spread shape. Whether the laser is focused or defocused can be determined by the shape of the laser beam. However, the present invention is not limited thereto, and it is possible to determine whether the focus is focused or defocused by various methods.

이와 같이 도핑 공정에서 디포스커된 레이저(324)를 이용하면, 제1 도펀트층(322)에 포함된 제1 도전형 도펀트가 제어 패시베이션막(20)을 통과한 후에 이에 인접한 부분에 축적되도록 할 수 있다. 이에 의하면 제1 확산 영역(320)의 총 도핑 농도를 증가시키면서 제1 확산 영역(320)의 두께(T2)를 최소화할 수 있다. 즉, 제1 도펀트층(322)에 디포커스된 레이저에 의하여 제1 도전형 영역(32), 제1 도핑 부분(202) 및 제1 확산 영역(320)의 도핑 프로파일을 제어할 수 있다. 이에 따라 도 4의 실시예에서와 같이, 제1 내지 제3 도핑 프로파일(PF1, PF2, PF3)를 가질 수 있고, 제1 확산 영역(320)의 두께(T2)가 100nm 내지 300nm일 수 있다. When the defocused laser 324 is used in the doping process as described above, the first conductivity-type dopant included in the first dopant layer 322 can be accumulated in a portion adjacent thereto after passing through the control passivation layer 20 . there is. Accordingly, the thickness T2 of the first diffusion region 320 may be minimized while increasing the total doping concentration of the first diffusion region 320 . That is, the doping profile of the first conductivity-type region 32 , the first doped portion 202 , and the first diffusion region 320 may be controlled by the laser defocused on the first dopant layer 322 . Accordingly, as in the embodiment of FIG. 4 , the first to third doping profiles PF1 , PF2 , and PF3 may be provided, and the thickness T2 of the first diffusion region 320 may be 100 nm to 300 nm.

반면, 본 실시예와 달리 레이저를 포커스된 상태로 사용하면, 제1 도펀트층에 포함된 제1 도전형 도펀트가 반도체 기판의 내부까지 유사한 농도 구배를 가지면서 깊게 확산된다. 이에 따라 도 4의 비교예에서와 같이 제1 도핑 부분 및 제1 확산 영역에서 도핑 프로파일이 대략적으로 선형적인 형상을 가지면서 동일 또는 유사한 농도 구배를 가지게 되고, 이에 따라 제1 확산 영역의 총 도핑 농도가 상대적으로 적고 두께가 상대적으로 커지게 된다. On the other hand, when the laser is used in a focused state, unlike the present embodiment, the dopant of the first conductivity type included in the first dopant layer is deeply diffused to the inside of the semiconductor substrate with a similar concentration gradient. Accordingly, as in the comparative example of FIG. 4 , the doping profile in the first doped portion and the first diffusion region has an approximately linear shape and has the same or similar concentration gradient, and thus the total doping concentration of the first diffusion region is relatively small and the thickness is relatively large.

이와 같이 본 실시예에서는 제1 도펀트층(322) 및 레이저(324)를 사용하는 도핑 공정에서 레이저(324)를 제1 도펀트층(322)에 디포커스된 상태로 조사하여 제1 도전형 도펀트의 도핑 프로파일을 제어하고 제1 확산 영역(320)의 두께(T2)를 최소화할 수 있다. 이에 의하여 제1 확산 영역(320)에 의한 효과를 최대화하면서도 제1 확산 영역(320)의 형성 시 발생할 수 있는 재결합 문제를 최소화 또는 방지할 수 있다. As described above, in the present embodiment, in the doping process using the first dopant layer 322 and the laser 324 , the laser 324 is irradiated to the first dopant layer 322 in a defocused state to form the first conductivity type dopant. The doping profile may be controlled and the thickness T2 of the first diffusion region 320 may be minimized. Accordingly, while maximizing the effect of the first diffusion region 320 , it is possible to minimize or prevent a recombination problem that may occur when the first diffusion region 320 is formed.

이와 같이 레이저(324)를 제1 도펀트층(322)에서 디포커스되도록 하는 방법으로는 다양한 방법이 적용될 수 있다. 도 7 및 도 8을 함께 참조하여 본 실시예에 따른 도핑 공정에서 레이저(324)를 디포커스시키는 구체적인 방법을 설명한다. 도 7은 도 5d에 도시한 태양 전지(100)의 제조 방법에 포함되는 도핑 공정의 일 예를 도시한 개략도이고, 도 8은 도 5d에 도시한 태양 전지(100)의 제조 방법에 포함되는 도핑 공정의 다른 예를 도시한 개략도이다. 도 7및 도 8에서는 명확하고 간략한 도시를 위하여 태양 전지(100) 중에 제1 도펀트층(322) 및 반도체층(30)만을 도시하였으며, 렌즈(324a, 324b, 324c)는 임의의 형상으로 도시하였을 뿐 본 발명이 렌즈(324a, 324b, 324c)의 형태 등에 한정되는 것은 아니다. As a method of defocusing the laser 324 in the first dopant layer 322 as described above, various methods may be applied. A detailed method of defocusing the laser 324 in the doping process according to the present embodiment will be described with reference to FIGS. 7 and 8 together. 7 is a schematic diagram illustrating an example of a doping process included in the method of manufacturing the solar cell 100 illustrated in FIG. 5D , and FIG. 8 is a doping included in the method of manufacturing the solar cell 100 illustrated in FIG. 5D . It is a schematic diagram showing another example of the process. 7 and 8, only the first dopant layer 322 and the semiconductor layer 30 are shown in the solar cell 100 for clear and simple illustration, and the lenses 324a, 324b, and 324c are shown in arbitrary shapes. However, the present invention is not limited to the shape of the lenses 324a, 324b, and 324c.

일 예로, 도 7에 도시한 바와 같이, 레이저(324)를 제1 도펀트층(322)에 포커스되도록 한 다음(즉, 도 6의 (a)에 도시한 바와 같이 레이저빔의 경계선이 명확하게 되도록 위치시킨 다음), 레이저(324)의 위치를 변경하여, 특히, 제1 도펀트층(324)과 레이저(322)의 거리를 줄이거나 늘리는 등으로 변화시켜 디포커스되도록 할 수 있다. 이때, 디포커스를 위한 제1 도펀트층(322)과 레이저(324)의 거리 변화가 30mm 이내일 수 있다. 즉, 포커스된 상태에서 30mm 이내로 레이저(324)와 제1 도펀트층(322)의 사이 거리를 증가시키거나 줄일 수 있다. 상기 거리 변화가 30mm를 초과하면, 레이저(324)에 의한 에너지가 제1 도펀트층(322)에 충분히 전달되기 어려워 도핑 공정이 원활하게 이루어지지 않을 수 있다. 이때, 디포커스를 위한 제1 도펀트층(322)과 레이저(324)의 거리 변화는 제1 도펀트층(324)의 두께보다 클 수 있다. 일 예로, 디포커스를 위한 제1 도펀트층(322)과 레이저(324)의 거리 변화가 0,5mm 이상(일 예로, 0.5mm 내지 2mm)일 수 있다. 이는 디포커스에 의한 효과를 충분하게 구현하기 위함이다. 그러나 본 발명이 이에 한정되는 것은 아니다. 도 7에서는 렌즈(324a) 등을 사용한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. For example, as shown in FIG. 7 , the laser 324 is focused on the first dopant layer 322 (that is, the boundary line of the laser beam is clear as shown in FIG. 6A ). After positioning), the position of the laser 324 may be changed, and in particular, the distance between the first dopant layer 324 and the laser 322 may be decreased or increased so as to be defocused. In this case, a change in the distance between the first dopant layer 322 and the laser 324 for defocusing may be within 30 mm. That is, the distance between the laser 324 and the first dopant layer 322 may be increased or decreased within 30 mm in the focused state. If the distance change exceeds 30 mm, it is difficult for energy by the laser 324 to be sufficiently transmitted to the first dopant layer 322 , so that the doping process may not be smoothly performed. In this case, a change in the distance between the first dopant layer 322 and the laser 324 for defocusing may be greater than the thickness of the first dopant layer 324 . For example, the change in the distance between the first dopant layer 322 and the laser 324 for defocusing may be 0.5 mm or more (eg, 0.5 mm to 2 mm). This is to sufficiently realize the effect of the defocus. However, the present invention is not limited thereto. 7 illustrates that the lens 324a is used, but the present invention is not limited thereto.

다른 예로, 도 8에 도시한 바와 같이, 제1 배율을 가지는 제1 렌즈(324b)를 이용하여 레이저(324)가 제1 도펀트층(322)에 포커스되도록 한 다음(즉, 도 6의 (a)에 도시한 바와 같이 레이저빔의 경계선이 명확하게 되도록 위치시킨 다음), 제1 렌즈(324b)를 제1 배율과 다른 제2 배율을 가지는 제2 렌즈(324c)로 변경하는 것에 의하여 레이저(324)가 제1 도펀트층(322)에 디포커스되도록 할 수 있다. 제1 렌즈(324b)의 제1 배율보다 제2 렌즈(324c)의 제2 배율이 더 클 수도 있고 더 작을 수도 있다. 도 8에 도시한 바와 같이, 렌즈(324b, 324c)를 교체하는 것에 의하여 레이저(324)를 쉽게 디포커스된 상태로 바꿀 수 있다. 디스포커스된 레이저(324)에 의한 레이저빔이 포커스된 레이저(324)에 의한 레이저빔보다 클 수도 있고 작을 수도 있다. 제1 및 제2 렌즈(324b, 324c)의 제1 또는 제2 배율은 X1 내지 X10일 수 있는데, 본 발명이 이에 한정되는 것은 아니다. As another example, as shown in FIG. 8 , the laser 324 is focused on the first dopant layer 322 using the first lens 324b having a first magnification (that is, in FIG. 6(a) ), after positioning so that the boundary line of the laser beam becomes clear), by changing the first lens 324b to a second lens 324c having a second magnification different from the first magnification, the laser 324 ) may be defocused on the first dopant layer 322 . The second magnification of the second lens 324c may be greater or smaller than the first magnification of the first lens 324b. As shown in FIG. 8 , the laser 324 can be easily changed to a defocused state by replacing the lenses 324b and 324c. The laser beam by the defocused laser 324 may be larger or smaller than the laser beam by the focused laser 324 . The first or second magnifications of the first and second lenses 324b and 324c may be X1 to X10, but the present invention is not limited thereto.

다시 도 5d를 참조하면, 본 실시예에서 레이저(324)로는 도핑 공정을 위한 다양한 레이저가 사용될 수 있다. 예를 들어, 레이저(324)가 1064 nm 이하의 파장을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. Referring back to FIG. 5D , various lasers for a doping process may be used as the laser 324 in this embodiment. For example, the laser 324 may have a wavelength of 1064 nm or less. However, the present invention is not limited thereto.

일 예로, 레이저(324)는 펄스 파형으로 일정 시간 동안 출력을 가지고 일정 시간 동안은 출력이 없는 펄스 레이저(pulsed wave laser)일 수 있다. 이에 의하면 단시간에 제1 도펀트층(322)에 충분한 에너지를 제공하여 제1 도전형 도펀트가 안정적으로 확산되도록 할 수 있다. 일 예로, 레이저(324)의 펄스 폭이 펨토초(psec) 내지 나노초(nsec) 수준일 수 있다. 이와 같은 레이저(324)의 펄스 폭에서 도핑 공정에서 제거에 필요한 에너지를 충분히 제공할 수 있다. 레이저(324)의 펄스 폭이 펨토초 수준 미만이면 공정 시간이 길어질 수 있고, 레이저(324)의 펄스 폭이 나노초 수준을 초과하면 제1 도전형 영역(32)이 원하는 도핑 농도를 가지기 어려워 특성이 저하될 수 있다. 반면, 본 실시예와 달리 일정하고 연속적인 출력을 가지는 연속 발진 레이저(continuous wave laser)는 제1 도펀트층(322)에 충분한 에너지를 제공하기 어려울 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 레이저(324)가 다른 펄스폭을 가질 수도 있고, 연속 발진 레이저를 사용할 수도 있다. For example, the laser 324 may be a pulsed wave laser that has an output for a predetermined time in a pulse waveform and no output for a predetermined time. According to this, sufficient energy is provided to the first dopant layer 322 in a short time so that the first conductivity-type dopant can be stably diffused. For example, the pulse width of the laser 324 may be in the range of femtoseconds (psec) to nanoseconds (nsec). In such a pulse width of the laser 324 , energy required for removal in the doping process may be sufficiently provided. If the pulse width of the laser 324 is less than the femtosecond level, the process time may be long. can be On the other hand, unlike the present embodiment, a continuous wave laser having a constant and continuous output may not provide sufficient energy to the first dopant layer 322 . However, the present invention is not limited thereto. Therefore, the laser 324 may have a different pulse width, or a continuous oscillation laser may be used.

레이저(324)의 레이저빔의 크기는 10㎛ 내지 2mm일 수 있다. 이러한 레이저(324)의 레이저빔의 크기는 도핑 공정에 적용되기에 적합한 크기로 한정된 것이다. 이때, 레이저빔의 크기가 10㎛ 미만이면 공정 시간이 길어질 수 있고, 레이저빔의 크기가 2mm를 초과하면 제1 도전형 영역(32)이 원하는 도핑 농도를 가지기 어려워 특성이 저하될 수 있다. 그러나 본 발명이 레이저빔의 크기, 레이저빔의 조사 방법 등에 한정되는 것은 아니다. The size of the laser beam of the laser 324 may be 10 μm to 2 mm. The size of the laser beam of the laser 324 is limited to a size suitable for application to the doping process. In this case, if the size of the laser beam is less than 10 μm, the processing time may be long, and if the size of the laser beam exceeds 2 mm, it is difficult for the first conductivity-type region 32 to have a desired doping concentration, and properties may be deteriorated. However, the present invention is not limited to the size of the laser beam, the laser beam irradiation method, and the like.

이어서, 도 5e에 도시한 바와 같이, 제1 도펀트층(322)을 제거할 수 있다. 제1 도펀트층(322)은 다양한 방법에 의하여 제거될 수 있다. 일 예로, 제1 도펀트층(322)를 제거할 수 있는 물질(일 예로, 용액) 등을 이용하는 습식 공정에 의하여 제거될 수 있다. Subsequently, as shown in FIG. 5E , the first dopant layer 322 may be removed. The first dopant layer 322 may be removed by various methods. For example, the first dopant layer 322 may be removed by a wet process using a material (eg, a solution) capable of removing the first dopant layer 322 .

이때, 반도체 기판(10)의 전면에 반사 방지 구조를 함께 형성할 수 있다. 반사 방지 구조는 텍스처링에 의하여 형성될 수 있는데, 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 습식 텍스처링에 의하면 제1 도펀트층(322)의 제거 및 텍스처링을 동시에 할 수 있어 공정을 단순화할 수 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. In this case, an anti-reflection structure may be formed together on the entire surface of the semiconductor substrate 10 . The anti-reflection structure may be formed by texturing, and wet or dry texturing may be used. Wet texturing may be performed by immersing the semiconductor substrate 10 in a texturing solution, and has the advantage of a short process time. According to the wet texturing, the removal and texturing of the first dopant layer 322 can be simultaneously performed, thereby simplifying the process. In dry texturing, the surface of the semiconductor substrate 10 is cut using a diamond grill or a laser, and the unevenness may be uniformly formed, but the processing time is long and damage to the semiconductor substrate 10 may occur. In addition, the semiconductor substrate 10 may be textured by reactive ion etching (RIE) or the like. As described above, in the present invention, the semiconductor substrate 10 may be textured by various methods.

이어서, 도 5f에 도시한 바와 같이, 제2 도전형 영역(34), 제2 확산 영역(340) 및 전면 전계 영역(130)을 형성할 수 있다. Subsequently, as shown in FIG. 5F , a second conductivity type region 34 , a second diffusion region 340 , and a front electric field region 130 may be formed.

일 예로, 반도체층(30) 위에 제2 도전형 영역(34)이 형성될 영역에 대응하는 위치에 제2 도전형 도펀트를 포함하는 제2 도펀트층(도시하지 않음)을 형성한 다음 이에 열처리(일 예로, 레이저 조사)를 하여 제2 도전형 영역(34) 및 제2 확산 영역(340)을 형성할 수 있다. 그러면, 제2 도전형 영역(34)이 형성될 때 제2 도전형 도펀트가 제2 도전형 영역(34)(또는 반도체층(30)) 및 제어 패시베이션막(20)을 지나 반도체 기판(10)까지 도달하여 제2 도핑 부분(204) 및 제2 확산 영역(340)을 형성한다. 일 예로, 제2 도전형 영역(34), 제2 도핑 부분(204), 제2 확산 영역(340) 및 전면 전계 영역(130)을 제2 도전형 도펀트를 포함하는 기체를 이용한 열 확산법에 의하여 동시에 형성할 수 있다. 이와 같이 제2 도전형 영역(34)을 형성하기 위한 도핑 공정을 제1 도전형 영역(32)을 형성하기 위한 도핑 공정과 다르게 하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제2 도전형 영역(34), 전면 전계 영역(130) 등은 이온 주입법, 제2 도전형 도펀트를 포함하는 제2 도펀트층을 형성한 후에 열처리 또는 레이저를 조사하는 방법 등의 다양한 방법에 의하여 형성될 수 있다. For example, a second dopant layer (not shown) containing a second conductivity type dopant is formed on the semiconductor layer 30 at a position corresponding to the region where the second conductivity type region 34 is to be formed, and then heat treatment ( For example, laser irradiation) may be performed to form the second conductivity type region 34 and the second diffusion region 340 . Then, when the second conductivity type region 34 is formed, the second conductivity type dopant passes through the second conductivity type region 34 (or the semiconductor layer 30 ) and the control passivation film 20 to the semiconductor substrate 10 . to form a second doped portion 204 and a second diffusion region 340 . For example, the second conductivity type region 34 , the second doped portion 204 , the second diffusion region 340 , and the front electric field region 130 are formed by thermal diffusion using a gas containing the second conductivity type dopant. can be formed at the same time. As described above, the doping process for forming the second conductivity-type region 34 may be different from the doping process for forming the first conductivity-type region 32 to simplify the process. However, the present invention is not limited thereto. The second conductivity type region 34 , the front electric field region 130 , etc. are formed by various methods such as an ion implantation method, a method of heat treatment or laser irradiation after forming a second dopant layer containing the second conductivity type dopant. can be

본 실시예에서는 제1 도전형 영역(32) 및 제1 확산 영역(320)을 형성한 후에, 제2 도전형 영역(34) 및 제2 확산 영역(340)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 도전형 도펀트를 포함하는 제1 도펀트층(322) 및 제2 도전형 도펀트를 포함하는 제2 도펀트층(도시하지 않음)을 형성한 이후에 상술한 레이저(324)를 사용한 도핑 공정을 동시에 수행할 수도 있다. 이에 의하면 제2 도전형 영역(34), 제2 도핑 부분(204) 및 제2 확산 영역(340)은, 비록 두께, 도핑 농도, 농도 구배 등에는 차이가 있지만, 도 4에 도시한 바와 같이 제1 내지 제3 도핑 프로파일(PF1, PF2, PF3)를 포함하는 도핑 프로파일을 가질 수 있다. 그리고 본 실시예에서는 제1 및 제2 확산 영역(320, 340)을 모두 구비하는 것을 예시하였으나, 제2 확산 영역(340)이 구비되지 않을 수도 있다. 또한, 전면 전계 영역(130)이 제2 도전형 영역(34) 및/또는 제2 확산 영역(340)과 동일한 도핑 공정에 의하여 형성된 것을 예시하였으나, 전면 전계 영역(130)이 이와 다른 공정에서 형성될 수도 있다. 즉, 제1 도전형 영역(32), 제2 도전형 영역(34), 전면 전계 영역(130), 제1 및 제2 확산 영역(320, 340) 및 텍스쳐링 구조의 형성 순서는 다양하게 변형이 가능하다. In this embodiment, after forming the first conductivity-type region 32 and the first diffusion region 320 , the second conductivity-type region 34 and the second diffusion region 340 are exemplified. However, the present invention is not limited thereto. As another example, after forming the first dopant layer 322 including the first conductivity type dopant and the second dopant layer (not shown) including the second conductivity type dopant, doping using the laser 324 described above The processes may be performed simultaneously. According to this, the second conductivity type region 34, the second doped portion 204, and the second diffusion region 340, although there is a difference in thickness, doping concentration, concentration gradient, etc., as shown in FIG. It may have a doping profile including the first to third doping profiles PF1 , PF2 , and PF3 . In addition, although the first and second diffusion regions 320 and 340 have been illustrated in this embodiment, the second diffusion region 340 may not be provided. In addition, although it has been exemplified that the front electric field region 130 is formed by the same doping process as the second conductivity type region 34 and/or the second diffusion region 340 , the front electric field region 130 is formed in a different process. it might be That is, the formation order of the first conductivity type region 32 , the second conductivity type region 34 , the front electric field region 130 , the first and second diffusion regions 320 and 340 , and the texturing structure may be variously modified. It is possible.

이어서, 도 5g에 도시한 바와 같이, 반도체 기판(10)의 전면 및 후면에 또 다른 절연막을 형성한다. 즉, 반도체 기판(10)의 전면에 전면 패시베이션막(24) 및 반사 방지막(26)을 형성하고, 반도체 기판(10)의 후면에 후면 패시베이션막(40)을 형성한다. Next, as shown in FIG. 5G , another insulating film is formed on the front and rear surfaces of the semiconductor substrate 10 . That is, the front passivation film 24 and the anti-reflection film 26 are formed on the front surface of the semiconductor substrate 10 , and the rear passivation film 40 is formed on the rear surface of the semiconductor substrate 10 .

좀더 구체적으로, 반도체 기판(10)의 전면 위에 전면 패시베이션막(24) 및 반사 방지막(26)을 전체적으로 형성하고, 반도체 기판(10)의 후면 위에 후면 패시베이션막(40)을 전체적으로 형성한다. 전면 패시베이션막(24), 반사 방지막(26), 또는 후면 패시베이션막(40)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 전면 패시베이션막(24), 반사 방지막(26) 및 후면 패시베이션막(40)의 형성 순서가 한정되는 것은 아니다. More specifically, the front passivation film 24 and the anti-reflection film 26 are formed entirely on the front surface of the semiconductor substrate 10 , and the rear passivation film 40 is formed entirely on the rear surface of the semiconductor substrate 10 . The front passivation film 24 , the anti-reflection film 26 , or the rear passivation film 40 may be formed by various methods such as vacuum deposition, chemical vapor deposition, spin coating, screen printing, or spray coating. The formation order of the front passivation film 24, the antireflection film 26, and the rear passivation film 40 is not limited.

이어서, 도 5h에 도시한 바와 같이, 제1 및 제2 도전형 영역(32, 34)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다. Next, as shown in FIG. 5H , first and second electrodes 42 and 44 respectively connected to the first and second conductivity-type regions 32 and 34 are formed.

일 예로, 패터닝 공정에 의하여 후면 패시베이션막(40)에 컨택홀(46)을 형성하고, 그 이후에 컨택홀(46) 내를 채우면서 제1 및 제2 전극(42, 44)을 형성한다. 이때, 컨택홀(46)은 레이저를 이용한 레이저 어블레이션, 또는 식각 용액 또는 식각 페이스트 등을 이용한 다양한 방법에 의하여 형성될 수 있다. 그리고 제1 및 제2 전극(42, 44)은 스퍼터링, 도금법, 증착법 등의 다양한 방법에 의하여 형성될 수 있다. 특히 본 실시예에서는 제1 및 제2 전극(42, 44)이 스퍼터링 방법에 의하여 형성될 수 있다.For example, a contact hole 46 is formed in the back passivation layer 40 by a patterning process, and thereafter, the first and second electrodes 42 and 44 are formed while filling the contact hole 46 . In this case, the contact hole 46 may be formed by laser ablation using a laser or various methods using an etching solution or an etching paste. In addition, the first and second electrodes 42 and 44 may be formed by various methods such as sputtering, plating, and vapor deposition. In particular, in this embodiment, the first and second electrodes 42 and 44 may be formed by a sputtering method.

그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 및 제2 전극 형성용 페이스트를 후면 패시베이션막(40) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 컨택홀(46)이 형성되므로, 별도로 컨택홀(46)를 형성하는 공정을 추가하지 않아도 된다.However, the present invention is not limited thereto. As another example, the first and second electrode forming pastes are respectively coated on the back passivation film 40 by screen printing, etc., and then fire through or laser firing contact is performed to form the above-described shape. It is also possible to form the first and second electrodes 42 and 44 of In this case, since the contact hole 46 is formed when the first and second electrodes 42 and 44 are formed, a separate process of forming the contact hole 46 does not need to be added.

본 실시예에 따르면, 간단한 공정에 의하여 원하는 도핑 프로파일, 두께 등을 가지는 확산 영역(320, 340)을 형성할 수 있다. 이에 의하여 우수한 효율을 가지는 태양 전지(100)의 제조 방법을 단순화할 수 있어, 생산성을 향상할 수 있다.According to the present embodiment, the diffusion regions 320 and 340 having a desired doping profile and thickness can be formed by a simple process. Accordingly, the manufacturing method of the solar cell 100 having excellent efficiency can be simplified, and productivity can be improved.

상술한 실시예에서는 제1 및 제2 도전형 영역(32, 34) 및 제1 및 제2 전극(42, 44)이 모두 반도체 기판(10)의 후면에 위치하는 구조를 예시로 하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다른 구조의 태양 전지(100)에 상술한 제어 패시베이션막(20), 제1 및 제2 도전형 영역(32, 34), 그리고 확산 영역(320, 340)이 적용될 수 있다. In the above-described embodiment, the structure in which the first and second conductivity-type regions 32 and 34 and the first and second electrodes 42 and 44 are both located on the rear surface of the semiconductor substrate 10 has been described as an example. However, the present invention is not limited thereto, and the above-described control passivation film 20 , the first and second conductivity-type regions 32 and 34 , and the diffusion regions 320 and 340 in the solar cell 100 having a different structure. This can be applied.

이하에서는 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.Hereinafter, a solar cell and a method for manufacturing the same according to another embodiment of the present invention will be described in detail. A detailed description of the same or extremely similar parts to the above description will be omitted and only different parts will be described in detail. In addition, combinations of the above-described embodiment or a modified example thereof and the following embodiment or a modified example thereof are also within the scope of the present invention.

도 9는 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이고, 도 10은 도 9에 도시한 태양 전지의 평면도이다. 9 is a cross-sectional view illustrating a solar cell according to another embodiment of the present invention, and FIG. 10 is a plan view of the solar cell shown in FIG. 9 .

도 9 및 도 10을 참조하면, 본 실시예에서는 제1 도전형 영역(32)이 반도체 기판(10)의 일면 위에 제1 제어 패시베이션막(20a) 위에 위치하고, 제2 도전형 영역(34)이 반도체 기판(10)의 다른 일면 위에 위치하는 제2 제어 패시베이션막(20b) 위에 위치한다. 이때, 제1 제어 패시베이션막(20a) 및 제1 도전형 영역(32)이 반도체 기판(10)의 일면 위에서 전체적으로 형성되고, 제2 제어 패시베이션막(20b)이 제2 도전형 영역(34)이 반도체 기판(10)의 타면 위에서 전체적으로 형성될 수 있다. 그리고 본 실시예에서는 도 1 내지 도 5을 참조한 실시예와 달리 전면 전계 영역(130)을 구비하지 않는다. 9 and 10 , in the present embodiment, the first conductivity type region 32 is located on the first control passivation film 20a on one surface of the semiconductor substrate 10 , and the second conductivity type region 34 is It is positioned on the second control passivation film 20b positioned on the other surface of the semiconductor substrate 10 . At this time, the first control passivation film 20a and the first conductivity type region 32 are entirely formed on one surface of the semiconductor substrate 10 , and the second control passivation film 20b is formed with the second conductivity type region 34 . It may be formed entirely on the other surface of the semiconductor substrate 10 . And unlike the embodiment with reference to FIGS. 1 to 5 , the front electric field region 130 is not provided in this embodiment.

일 예로, 제1 제어 패시베이션막(20a)이 반도체 기판(10)에 접촉하고, 제1 도전형 영역(32)이 제1 제어 패시베이션막(20a)에 접촉하여 위치할 수 있다. 일 예로, 제2 제어 패시베이션막(20b)이 반도체 기판(10)에 접촉하고, 제2 도전형 영역(34)이 제2 제어 패시베이션막(20b)에 접촉하여 위치할 수 있다.For example, the first control passivation layer 20a may be in contact with the semiconductor substrate 10 , and the first conductivity-type region 32 may be positioned in contact with the first control passivation layer 20a. For example, the second control passivation layer 20b may be in contact with the semiconductor substrate 10 , and the second conductivity type region 34 may be disposed in contact with the second control passivation layer 20b.

이때, 제1 및 제2 패시베이션막(20a, 20b)이 상술한 실시예의 제어 패시베이션막(20)과 동일 또는 극히 유사할 수 있다. 그리고 제1 및 제2 제어 패시베이션막(20a, 20b)이 상술한 실시예의 제어 패시베이션막(20)과 동일한 방법에 의하여 형성될 수 있다. 일 예로, 제어 패시베이션막(20)을 형성하는 공정에서 반도체 기판(10)의 전면 위에 형성되는 제1 제어패시베이션막(20a) 및 반도체 기판(10)의 후면 위에 형성되는 제2 제어 패시베이션막(20b)을 동일한 공정에 의하여 동시에 함께 형성될 수 있다. 이때, 제1 패시베이션막(20a)은 제1 도전형 도펀트를 포함한 제1 도핑 부분(도 1의 참조부호 202)으로 구성될 수 있고, 제2 패시베이션막(20b)은 전체적으로 제2 도전형 도펀트를 포함한 제2 도핑 부분(도 1의 참조부호 204)으로 구성될 수 있다. 도면에 도시하지는 않았지만, 제1 및 제2 패시베이션막(20a, 20b)은 고농도 도핑 부분(도 1의 참조부호 202a, 204a)를 구비할 수 있다. In this case, the first and second passivation films 20a and 20b may be the same as or very similar to the control passivation film 20 of the above-described embodiment. In addition, the first and second control passivation layers 20a and 20b may be formed by the same method as the control passivation layer 20 of the above-described embodiment. For example, in the process of forming the control passivation film 20 , the first control passivation film 20a formed on the front surface of the semiconductor substrate 10 and the second control passivation film 20b formed on the rear surface of the semiconductor substrate 10 . ) can be simultaneously formed by the same process. In this case, the first passivation film 20a may be composed of a first doped portion (reference numeral 202 in FIG. 1 ) including a first conductivity-type dopant, and the second passivation film 20b entirely contains a second conductivity-type dopant. It may be composed of the included second doped portion (reference numeral 204 in FIG. 1 ). Although not shown in the drawings, the first and second passivation layers 20a and 20b may include heavily doped portions (reference numerals 202a and 204a in FIG. 1 ).

그리고 제1 및 제2 도전형 영역(32, 34)이 형상 및/또는 위치를 제외하고는 상술한 실시예의 제1 또는 제2 도전형 영역(32, 34)과 동일 또는 극히 유사할 수 있다. 이에 따라 제1 및 제2 도전형 영역(32, 34)을 구성하는 제1 및 제2 반도체층(30a, 30b)에 대하여 상술한 실시예에서의 반도체층(도 1의 참조부호 30, 이하 동일)의 설명이 적용될 수 있다.일 예로, 반도체층(30)을 형성하는 공정에서 반도체 기판(10)의 전면 위의 제1 제어 패시이션막(20a) 위에 위치하는 제1 반도체층(30a) 및 반도체 기판(10)의 후면 위의 제2 제어 패시이션막(20b) 위에 위치하는 제2 반도체층(30b)이 동일한 공정에 의하여 동시에 함께 형성될 수 있다. And the first and second conductivity type regions 32, 34 may be the same or extremely similar to the first or second conductivity type regions 32, 34 of the above-described embodiments, except for shape and/or location. Accordingly, the first and second semiconductor layers 30a and 30b constituting the first and second conductivity-type regions 32 and 34 are the semiconductor layers (reference numeral 30 in FIG. 1 , the same hereinafter) in the above-described embodiment. ) may be applied. As an example, in the process of forming the semiconductor layer 30 , the first semiconductor layer 30a positioned on the first control passivation film 20a on the front surface of the semiconductor substrate 10 and The second semiconductor layer 30b positioned on the second control passivation film 20b on the rear surface of the semiconductor substrate 10 may be simultaneously formed by the same process.

그리고 본 실시예에서 제1 도전형 영역(32)의 하부에서 제1 제어 패시베이션막(20a)에 인접한 반도체 기판(10)의 부분에 전체적으로 제1 확산 영역(320)이 형성되고, 제2 도전형 영역(34) 하부에서 제2 제어 패시베이션막(20b)에 인접한 반도체 기판(10)의 부분에 전체적으로 제2 확산 영역(340)이 형성될 수 있다. 그리고 제1 패시베이션막(20a)이 전체적으로 제1 도핑 부분(202)으로 구성되고, 제2 패시베이션막(20b)이 전체적으로 제2 도핑 부분(204)으로 구성될 수 있다. 제1 및 제2 확산 영역(320, 340), 그리고 제1 및 제2 도핑 부분(202, 204)에 대해서는 평면 형상을 제외하고는 상술한 실시예에서의 설명(특히, 도핑 프로파일 등에 대한 설명)이 그대로 적용될 수 있다. In addition, in the present embodiment, the first diffusion region 320 is formed as a whole in the portion of the semiconductor substrate 10 adjacent to the first control passivation film 20a under the first conductivity type region 32 , and the second conductivity type region 32 is formed. A second diffusion region 340 may be formed entirely in a portion of the semiconductor substrate 10 adjacent to the second control passivation layer 20b under the region 34 . In addition, the first passivation film 20a may be entirely composed of the first doped portion 202 , and the second passivation film 20b may be composed entirely of the second doped portion 204 . The first and second diffusion regions 320 and 340, and the first and second doped portions 202 and 204 are described in the above embodiments except for planar shapes (in particular, descriptions of doping profiles, etc.) This can be applied as it is.

그러나 본 발명이 이에 한정되는 것은 아니며 제2 제어 패시베이션막(20b), 제2 도핑 부분(204) 및 제2 확산 영역(340)은 구비되지 않을 수 있다. 전면 패시베이션막(24) 및 반사 방지막(26)이 제1 전극(42)에 대응하는 제1 컨택홀(461)를 제외하고 제1 도전형 영역(32) 위에서 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 일 예로, 전면 패시베이션막(24)이 제1 도전형 영역(32)에 접촉하고, 반사 방지막(26)이 전면 패시베이션막(24)에 접촉할 수 있다. 후면 패시베이션막(40)이 제2 전극(44)에 대응하는 제2 컨택홀(462)를 제외하고 제2 도전형 영역(34) 위에서 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 일 예로, 후면 패시베이션막(40)이 제2 도전형 영역(34)에 접촉하여 형성될 수 있다. However, the present invention is not limited thereto, and the second control passivation layer 20b, the second doped portion 204 and the second diffusion region 340 may not be provided. The front surface passivation film 24 and the antireflection film 26 are substantially on the first conductivity-type region 32 except for the first contact hole 461 corresponding to the first electrode 42 , on the front surface of the semiconductor substrate 10 . may be formed throughout. For example, the front passivation layer 24 may contact the first conductivity type region 32 , and the anti-reflection layer 26 may contact the front passivation layer 24 . A rear passivation layer 40 may be formed on substantially the entire rear surface of the semiconductor substrate 10 on the second conductivity-type region 34 except for the second contact hole 462 corresponding to the second electrode 44 . . For example, the back passivation layer 40 may be formed in contact with the second conductivity type region 34 .

제1 전극(42)은 전면 패시베이션막(24) 및 반사 방지막(26)에 형성된 제1 컨택홀(461)를 통하여(즉, 전면 패시베이션막(24) 및 반사 방지막(26)을 관통하여) 제1 도전형 영역(32)에 전기적으로 연결(일 예로, 접촉)될 수 있다. 제2 전극(44)은 후면 패시베이션막(40)에 형성된 제2 컨택홀(462)를 통하여(즉, 후면 패시베이션막(40)을 관통하여) 제2 도전형 영역(34)에 전기적으로 연결(일 예로, 접촉)될 수 있다. The first electrode 42 is formed through the first contact hole 461 formed in the front passivation film 24 and the anti-reflection film 26 (that is, through the front passivation film 24 and the anti-reflection film 26). It may be electrically connected (eg, contacted) to the first conductivity type region 32 . The second electrode 44 is electrically connected to the second conductivity type region 34 through the second contact hole 462 formed in the rear passivation film 40 (that is, through the rear passivation film 40) ( For example, contact) may be used.

도면에서는 반도체 기판(10)의 전면 및 후면에 각기 반사 방지 구조가 형성된 것을 예시하였으나, 전면 및 후면 중 어느 하나에만 반사 방지 구조가 형성되거나, 전면 및 후면에 반사 방지 구조가 형성되지 않을 수도 있다. Although the drawings illustrate that the anti-reflection structure is formed on the front and rear surfaces of the semiconductor substrate 10, respectively, the anti-reflection structure may be formed on only one of the front and rear surfaces, or the anti-reflection structure may not be formed on the front and rear surfaces of the semiconductor substrate 10 .

도 10을 참조하여 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다. The planar shape of the first and second electrodes 42 and 44 will be described in detail with reference to FIG. 10 .

도 10을 참조하면, 제1 및 제2 전극(42, 44)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(10)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 전극(42, 44)은 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 10에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a, 44a)의 폭보다 버스바 전극(42b, 44b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.Referring to FIG. 10 , the first and second electrodes 42 and 44 may include a plurality of finger electrodes 42a and 44a spaced apart from each other while having a constant pitch. Although the figure illustrates that the finger electrodes 42a and 44a are parallel to each other and parallel to the edge of the semiconductor substrate 10, the present invention is not limited thereto. In addition, the first and second electrodes 42 and 44 may include bus bar electrodes 42b and 44b that are formed in a direction crossing the finger electrodes 42a and 44a and connect the finger electrodes 42a and 44a. there is. One such bus bar electrodes 42b and 44b may be provided, or as shown in FIG. 10 , a plurality of bus bar electrodes 42b and 44b may be provided while having a pitch greater than that of the finger electrodes 42a and 44a. In this case, the width of the bus bar electrodes 42b and 44b may be greater than the width of the finger electrodes 42a and 44a, but the present invention is not limited thereto. Accordingly, the widths of the bus bar electrodes 42b and 44b may be equal to or smaller than the widths of the finger electrodes 42a and 44a.

도면에서는 제1 전극(42)과 제2 전극(44)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다. In the drawings, it is exemplified that the first electrode 42 and the second electrode 44 have the same planar shape. However, the present invention is not limited thereto, and the width and pitch of the finger electrode 42a and the bus bar electrode 42b of the first electrode 42 are determined by the finger electrode 44a and the bus bar electrode of the second electrode 44 . The width and pitch of (44b) may have different values. In addition, it is possible that the first electrode 42 and the second electrode 44 have different planar shapes, and various other modifications are possible.

이와 같이 본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44)이 일정한 패턴을 가져 태양 전지(100)가 반도체 기판(10)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)이 반도체 기판(10)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. 그 외의 다양한 변형이 가능하다. As described above, in the present embodiment, the first and second electrodes 42 and 44 of the solar cell 100 have a constant pattern, so that the solar cell 100 can allow light to be incident on the front and rear surfaces of the semiconductor substrate 10 . It has a bi-facial structure. Accordingly, the amount of light used in the solar cell 100 may be increased, thereby contributing to the improvement of the efficiency of the solar cell 100 . However, the present invention is not limited thereto, and it is also possible to have a structure in which the second electrode 44 is formed entirely on the back side of the semiconductor substrate 10 . Various other modifications are possible.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects, etc. as described above are included in at least one embodiment of the present invention, and are not necessarily limited to one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

100: 태양 전지
10: 반도체 기판
20: 제어 패시베이션막
202: 제1 도핑 부분
204: 제2 도핑 부분
32: 제1 도전형 영역
34: 제2 도전형 영역
36: 배리어 영역
320: 제1 확산 영역
340: 제2 확산 영역
42: 제1 전극
44: 제2 전극
100: solar cell
10: semiconductor substrate
20: control passivation film
202: first doped portion
204: second doped portion
32: first conductivity type region
34: second conductivity type region
36: barrier area
320: first diffusion region
340: second diffusion region
42: first electrode
44: second electrode

Claims (16)

반도체 기판;
상기 반도체 기판의 일면 위에 형성되는 제어 패시베이션막;
상기 제어 패시베이션막 위에 형성되며, 제1 도전형 도펀트를 구비하는 제1 도전형 영역;
상기 제1 도전형 영역에 연결되는 제1 전극;
상기 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 도펀트를 포함하는 제2 도전형 영역; 및
상기 제2 도전형 영역에 연결되는 제2 전극
을 포함하고,
상기 제1 도전형 영역에 대응하는 상기 반도체 기판의 부분에 상기 제1 도전형 도펀트를 구비하는 제1 확산 영역이 형성되고,
상기 제어 패시베이션막이 상기 제1 도전형 영역과 상기 제1 확산 영역 사이에 위치하며 상기 제1 도전형 도펀트를 구비하는 제1 도핑 부분을 포함하며,
상기 제1 도전형 영역, 상기 제어 패시베이션막, 그리고 상기 제1 확산 영역을 향하면서 상기 제1 도전형 도펀트의 도핑 농도가 연속적으로 줄어들어 상기 제1 도전형 영역보다 상기 제1 확산 영역이 더 낮은 도핑 농도를 가지는 도핑 프로파일을 가지되,
상기 제어 패시베이션막 또는 이에 인접한 상기 제1 도전형 영역의 부분이 제1 도핑 프로파일을 가지며, 상기 제어 패시베이션막에 인접한 상기 제1 확산 영역의 부분이 상기 제1 도핑 프로파일과 다른 제2 도핑 프로파일을 가지고,
상기 제2 도핑 프로파일의 제2 농도 구배의 절대값이 상기 제1 도핑 프로파일의 제1 농도 구배의 절대값보다 작고,
상기 제2 도전형 영역에 대응하는 상기 반도체 기판의 부분에 상기 제2 도전형 도펀트를 구비하는 제2 확산 영역이 형성되고,
상기 제어 패시베이션막이 상기 제2 도전형 영역과 상기 제2 확산 영역 사이에 위치하며 상기 제2 도전형 도펀트를 구비하는 제2 도핑 부분을 포함하며,
상기 제2 도전형 영역, 상기 제어 패시베이션막, 그리고 상기 제2 확산 영역을 향하면서 상기 제2 도전형 도펀트의 도핑 농도가 연속적으로 줄어드는 도핑 프로파일을 가지되, 상기 제1 도전형 영역, 상기 제어 패시베이션막, 그리고 상기 제1 확산 영역과 다른 도핑 프로파일을 가지고,
상기 제2 확산 영역의 농도 구배의 절대값이 상기 제2 농도 구배의 절대값보다 작은 태양 전지.
semiconductor substrate;
a control passivation film formed on one surface of the semiconductor substrate;
a first conductivity type region formed on the control passivation layer and including a first conductivity type dopant;
a first electrode connected to the first conductivity type region;
a second conductivity type region comprising a second conductivity type dopant having a second conductivity type opposite to the first conductivity type; and
a second electrode connected to the second conductivity type region
including,
a first diffusion region having the first conductivity type dopant is formed in a portion of the semiconductor substrate corresponding to the first conductivity type region;
the control passivation layer includes a first doped portion positioned between the first conductivity type region and the first diffusion region and comprising the first conductivity type dopant;
The doping concentration of the dopant of the first conductivity type is continuously decreased toward the first conductivity type region, the control passivation layer, and the first diffusion region, so that the first diffusion region has a lower doping than the first conductivity type region. Have a doping profile having a concentration,
The control passivation layer or a portion of the first conductivity type region adjacent thereto has a first doping profile, and a portion of the first diffusion region adjacent to the control passivation layer has a second doping profile different from the first doping profile ,
an absolute value of the second concentration gradient of the second doping profile is smaller than an absolute value of the first concentration gradient of the first doping profile;
a second diffusion region having the second conductivity type dopant is formed in a portion of the semiconductor substrate corresponding to the second conductivity type region;
the control passivation layer includes a second doped portion positioned between the second conductivity type region and the second diffusion region and comprising the second conductivity type dopant;
Doedoe having a doping profile in which the doping concentration of the second conductivity type dopant is continuously decreased toward the second conductivity type region, the control passivation layer, and the second diffusion region, the first conductivity type region and the control passivation region a film, and a doping profile different from that of the first diffusion region,
The solar cell wherein the absolute value of the concentration gradient of the second diffusion region is smaller than the absolute value of the second concentration gradient.
제1항에 있어서,
상기 제1 확산 영역의 두께가 100nm 내지 300nm인 태양 전지.
According to claim 1,
A solar cell wherein the thickness of the first diffusion region is 100 nm to 300 nm.
제2항에 있어서,
상기 제1 확산 영역의 두께가 200nm 내지 300nm인 태양 전지.
3. The method of claim 2,
A solar cell wherein the thickness of the first diffusion region is 200 nm to 300 nm.
제1항에 있어서,
상기 제1 확산 영역의 총 도핑 농도가 1017/cm3 내지 1019/cm3인 태양 전지.
According to claim 1,
A solar cell having a total doping concentration of 10 17 /cm 3 to 10 19 /cm 3 in the first diffusion region.
제1항에 있어서,
상기 제1 도전형 영역의 총 도핑 농도가 1020/cm3 이상인 태양 전지.
According to claim 1,
A solar cell having a total doping concentration of 10 20 /cm 3 or more in the first conductivity-type region.
제1항에 있어서,
상기 제1 확산 영역의 두께가 상기 제1 도전형 영역의 두께와 같거나 그보다 작은 태양 전지.
According to claim 1,
A solar cell in which a thickness of the first diffusion region is less than or equal to a thickness of the first conductivity-type region.
제1항에 있어서,
상기 제어 패시베이션막과 이격된 상기 제1 도전형 영역의 부분이 상기 제1 및 제2 도핑 프로파일과 다른 제3 도핑 프로파일을 가지고,
상기 제1 농도 구배 및 상기 제2 농도 구배의 절대값이 상기 제3 도핑 프로파일의 제3 농도 구배의 절대값보다 큰 태양 전지.
According to claim 1,
a portion of the first conductivity-type region spaced apart from the control passivation layer has a third doping profile different from the first and second doping profiles;
and wherein absolute values of the first concentration gradient and the second concentration gradient are greater than absolute values of a third concentration gradient of the third doping profile.
제1항에 있어서,
상기 제1 도전형 영역이 상기 반도체 기판의 베이스 영역과 반대되는 도전형을 가지는 태양 전지.
According to claim 1,
The solar cell in which the first conductivity type region has a conductivity type opposite to that of the base region of the semiconductor substrate.
반도체 기판의 일면 위에 제어 패시베이션막을 형성하는 단계;
상기 제어 패시베이션막 위에 제1 도전형 도펀트를 포함하는 제1 도전형 영역 및 제2 도전형 도펀트를 포함하는 제2 도전형 영역을 형성하는 단계; 및
상기 제1 도전형 영역에 연결되는 제1 전극 및 상기 제2 도전형 영역에 연결되는 제2 전극을 형성하는 단계
를 포함하고,
상기 제1 도전형 영역을 형성하는 단계는,
진성 반도체층을 형성하는 공정;
상기 진성 반도체층 위에 상기 제1 도전형 도펀트를 포함하는 제1 도펀트층을 형성하는 공정; 및
디포커스된(defocused) 레이저를 이용하여 상기 제1 도펀트층에 포함된 상기 제1 도전형 도펀트를 상기 진성 반도체층에 확산시켜 도핑시키는 도핑 공정
을 포함하고,
상기 제2 도전형 영역은 상기 제1 도전형 영역과 다른 도핑 공정에 의하여 형성되고,
상기 도핑 공정에서, 상기 제1 도전형 영역에 대응하는 상기 반도체 기판의 부분에 제1 확산 영역이 형성되고, 상기 제어 패시베이션막에 상기 제1 도전형 영역과 상기 제1 확산 영역 사이에 위치하는 제1 도핑 부분이 형성되고,
상기 제어 패시베이션막 또는 이에 인접한 상기 제1 도전형 영역의 부분이 제1 도핑 프로파일을 가지며, 상기 제어 패시베이션막에 인접한 상기 제1 확산 영역의 부분이 상기 제1 도핑 프로파일과 다른 제2 도핑 프로파일을 가지고,
상기 제2 도핑 프로파일의 제2 농도 구배의 절대값이 상기 제1 도핑 프로파일의 제1 농도 구배의 절대값보다 작은 태양 전지의 제조 방법.
forming a control passivation film on one surface of a semiconductor substrate;
forming a first conductivity type region including a first conductivity type dopant and a second conductivity type region including a second conductivity type dopant on the control passivation layer; and
forming a first electrode connected to the first conductivity-type region and a second electrode connected to the second conductivity-type region
including,
The step of forming the first conductivity type region,
forming an intrinsic semiconductor layer;
forming a first dopant layer including the first conductivity type dopant on the intrinsic semiconductor layer; and
A doping process in which the first conductivity-type dopant included in the first dopant layer is diffused into the intrinsic semiconductor layer to dope the intrinsic semiconductor layer using a defocused laser
including,
The second conductivity type region is formed by a doping process different from that of the first conductivity type region,
In the doping process, a first diffusion region is formed in a portion of the semiconductor substrate corresponding to the first conductivity-type region, and a first diffusion region is formed in the control passivation layer between the first conductivity-type region and the first diffusion region. 1 a doped portion is formed,
The control passivation layer or a portion of the first conductivity type region adjacent thereto has a first doping profile, and a portion of the first diffusion region adjacent to the control passivation layer has a second doping profile different from the first doping profile ,
The method of manufacturing a solar cell, wherein the absolute value of the second concentration gradient of the second doping profile is smaller than the absolute value of the first concentration gradient of the first doping profile.
제9항에 있어서,
상기 도핑 공정에서는, 상기 레이저를 포커스시킨 다음, 상기 제1 도펀트층과 상기 레이저의 거리를 변화시키거나 상기 레이저의 렌즈 배열을 변경하는 것에 의하여 상기 레이저가 디포커스되도록 하
는 태양 전지의 제조 방법.
10. The method of claim 9,
In the doping process, after focusing the laser, the laser is defocused by changing the distance between the first dopant layer and the laser or by changing the lens arrangement of the laser.
A method of manufacturing a solar cell.
삭제delete 삭제delete 제9항에 있어서,
상기 제1 확산 영역의 두께가 100nm 내지 300nm인 태양 전지의 제조 방법.
10. The method of claim 9,
A method of manufacturing a solar cell wherein the thickness of the first diffusion region is 100 nm to 300 nm.
제10항에 있어서,
상기 도핑 공정에서는, 상기 레이저를 포커스시킨 다음, 상기 제1 도펀트층과 상기 레이저의 거리를 변화키는 것에 의하여 상기 레이저가 디포커스되도록 하고,
상기 제1 도펀트층과 상기 레이저의 거리 변화가 30mm 이내인 태양 전지의 제조 방법.
11. The method of claim 10,
In the doping process, after focusing the laser, the laser is defocused by changing the distance between the first dopant layer and the laser,
A method of manufacturing a solar cell in which a change in a distance between the first dopant layer and the laser is within 30 mm.
제9항에 있어서,
상기 제2 도전형 영역은 열 확산법을 이용한 도핑 공정에 의하여 형성되는 태양 전지의 제조 방법.
10. The method of claim 9,
The method of manufacturing a solar cell wherein the second conductivity type region is formed by a doping process using a thermal diffusion method.
제9항에 있어서,
상기 제어 패시베이션막이 비정질 구조를 포함하며 유전 물질로 구성되는 태양 전지의 제조 방법.
10. The method of claim 9,
The method of manufacturing a solar cell, wherein the control passivation layer includes an amorphous structure and is made of a dielectric material.
KR1020180047931A 2017-01-25 2018-04-25 Solar cell and method for manufacturing the same KR102397999B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180047931A KR102397999B1 (en) 2017-01-25 2018-04-25 Solar cell and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170011969 2017-01-25
KR1020180047931A KR102397999B1 (en) 2017-01-25 2018-04-25 Solar cell and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170011969 Division 2016-09-19 2017-01-25

Publications (2)

Publication Number Publication Date
KR20180087875A KR20180087875A (en) 2018-08-02
KR102397999B1 true KR102397999B1 (en) 2022-05-13

Family

ID=81583722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047931A KR102397999B1 (en) 2017-01-25 2018-04-25 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102397999B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090227095A1 (en) * 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
KR102053140B1 (en) * 2013-09-09 2019-12-06 엘지전자 주식회사 Solar cell
KR102286289B1 (en) * 2014-11-26 2021-08-04 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR20180087875A (en) 2018-08-02

Similar Documents

Publication Publication Date Title
CN107845689B (en) Solar cell
KR102397970B1 (en) Solar cell and method of manufacturing the same
KR102526398B1 (en) Solar cell and method for manufacturing the same
US9356182B2 (en) Solar cell and method of manufacturing the same
KR102373649B1 (en) Solar cell and method for manufacturing the same
US10340396B2 (en) Method for manufacturing solar cell
KR102244838B1 (en) Solar cell and method for manufacturing the same
JP7457449B2 (en) solar cells
KR102550458B1 (en) Solar cell and method for manufacturing the same
US20130344637A1 (en) Mask for manufacturing dopant layer of solar cell, method for manufacturing dopant layer of solar cell, and method for manufacturing dopant layer of solar cell using the mask
KR102397999B1 (en) Solar cell and method for manufacturing the same
KR102286289B1 (en) Solar cell
KR102010390B1 (en) Method for manufacturing solar cell and dopant region thereof
KR102053140B1 (en) Solar cell
KR102053139B1 (en) Solar cell
KR102289891B1 (en) Solar cell
KR101823599B1 (en) Solar cell and method for manufacturing the same
KR102298671B1 (en) Solar cell and method for manufacturing the same
KR102005571B1 (en) Solar cell and method for manufacturing the same
KR102132738B1 (en) Mask assembly and method for manufacutring solar cell using the same
KR101828422B1 (en) Method for manufacturing solar cell
KR20210026294A (en) Solar cell and method for manufacturing the same
KR102219795B1 (en) Solar cell
KR102132739B1 (en) Solar cell
KR20160111624A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant