KR102368001B1 - 반도체 몰딩용 필름 제조 장치 - Google Patents

반도체 몰딩용 필름 제조 장치 Download PDF

Info

Publication number
KR102368001B1
KR102368001B1 KR1020210078459A KR20210078459A KR102368001B1 KR 102368001 B1 KR102368001 B1 KR 102368001B1 KR 1020210078459 A KR1020210078459 A KR 1020210078459A KR 20210078459 A KR20210078459 A KR 20210078459A KR 102368001 B1 KR102368001 B1 KR 102368001B1
Authority
KR
South Korea
Prior art keywords
base film
unit
pattern
film
semiconductor
Prior art date
Application number
KR1020210078459A
Other languages
English (en)
Inventor
이준형
안현철
김형돈
Original Assignee
넥스타테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넥스타테크놀로지 주식회사 filed Critical 넥스타테크놀로지 주식회사
Priority to KR1020210078459A priority Critical patent/KR102368001B1/ko
Application granted granted Critical
Publication of KR102368001B1 publication Critical patent/KR102368001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors

Abstract

본 발명은 반도체 몰딩용 필름 제조 장치에 관한 것으로서, 보다 구체적으로 대면적 반도체 기판에 대한 컴프레션 몰딩 공정을 위해 사용되는 반도체 몰딩용 필름을 연속적인 롤-투-롤 방식으로 제조하는 것이 가능한 반도체 몰딩용 필름 제조 장치에 관한 것이다.

Description

반도체 몰딩용 필름 제조 장치{APPARATUS FOR PREPARING SEMICONDUCTOR MOLDING FILM}
본 발명은 반도체 몰딩용 필름 제조 장치에 관한 것으로서, 보다 구체적으로 대면적 반도체 기판에 대한 컴프레션 몰딩 공정을 위해 사용되는 반도체 몰딩용 필름을 연속적인 롤-투-롤 방식으로 제조하는 것이 가능한 반도체 몰딩용 필름 제조 장치에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다.
또한, 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다.
한편, 이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 생산성이 높고 제조 원가를 절감하기 위하여, 복수의 반도체 칩을 포함하는 적층형 반도체 패키지를 구현하거나, 또는 서로 다른 기능을 가지는 반도체 칩을 집적한 SIP(System in Package)를 구현하고 있다.
반도체 패키지는 반도체 칩간 또는 반도체 칩과 기판간의 전기적 연결을 위하여 범프볼 기술을 이용하는 플립칩 공법에 의해 제조되어 왔다. 이와 같은 범프볼 기술에 있어서, 상기 범프볼의 미세화의 한계로 인하여 패키지의 입출력 패드의 갯수 및 칩의 사이즈가 제한된다는 문제점이 있었다.
즉, 상기 패키지는 반도체칩의 소형화 또는 입출력 패드의 갯수가 증가할 경우, 최종 입출력 단자인 솔더볼의 수를 반도체칩 상면 내에서 모두 수용하는데 한계가 있었다.
이를 개선하기 위해, 패키지는 회로기판 내부에 반도체칩을 실장하는 임베디드 구조나 반도체 칩의 최종 입출력 단자인 솔더볼을 상기 반도체칩의 외주면에 배치시키는 팬아웃(fan-out) 구조 등이 개발되었다.
상기 팬아웃(fan-out) 구조의 반도체 패키징(몰딩) 기술은 반도체 칩의 외관을 보호하는 역할을 하는 에폭시 몰딩용 화합물(epoxy molding compound, EMC)를 사용한 몰딩 공정의 면적을 확대하는 방향으로 기술 개발이 이루어지고 있다.
한편, 반도체 몰딩 공정에서 주로 사용되는 에폭시 몰딩용 화합물은 에폭시 수지와 실리카 필러를 주성분으로 하는 복합 소재로서, 소면적 반도체 패키지의 몰딩 공정에서는 고상 또는 액상 형태로 주로 사용되어 왔다.
도 1은 종래 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 이용한 트랜스퍼 몰딩 공정을 개략적으로 나타낸 것이다.
도 1을 참조하면, 복수의 반도체 칩이 실장된 반도체 기판(웨이퍼)을 상부 몰드와 하부 몰드 사이에 위치시키고, 반도체 기판과 하부 몰드 사이에 형성된 내부 공간으로 플런저를 사용하여 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 주입한 후, 상기 에폭시 몰딩용 화합물을 경화시켜 반도체 칩의 외관을 보호하는 EMC 몰딩을 형성한다.
상기 도 1에 도시된 트랜스퍼 몰딩 공정의 경우, 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 반도체 기판과 하부 몰드 사이에 형성된 내부 공간으로 주입하여야 하는 바, 에폭시 몰딩용 화합물의 조성에 따라 흐름성이 달라질 뿐만 아니라, 반도체 기판에 실장된 반도체 칩간 간격이 좁아짐에 따라 에폭시 몰딩용 화합물이 반도체 칩간 간격에 충분히 충진되지 못하는 경우가 발생할 수 있다는 한계가 있다.
이에 따라, 최근 생산성 향상을 위해 대면적 반도체 기판에 대한 몰딩 공정의 필요성이 커지고 있으나, 상술한 트랜스퍼 몰딩 공정은 대면적 반도체 기판에 대한 몰딩 공정으로써 적합하지 않다.
이에 따라, 대면적 반도체 기판에 대한 새로운 몰딩 공정의 개발이 요구되고 있으며, 이러한 기술적 요구에 따라 필름 형태의 에폭시 몰딩용 화합물을 이용한 새로운 몰딩 공정에 대한 연구가 이어져 오고 있다.
도 2는 필름 형태의 에폭시 몰딩용 화합물을 이용한 컴프레션 몰딩 공정을 개략적으로 나타낸 것이다.
도 2를 참조하면, 반도체 칩이 실장된 반도체 기판(웨이퍼)에 에폭시 몰딩용 화합물로 형성된 몰딩 필름을 압착하여 반도체 칩의 외관을 보호하는 EMC 몰딩을 형성한다.
상기 도 2에 도시된 컴프레션 몰딩 공정의 경우, 트랜스퍼 몰딩 공정과 달리 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 주입할 때 발생하는 초기 유동을 억제할 수 있을 뿐만 아니라, 반도체 칩 상에 몰딩 필름을 압착할 때 복수의 반도체 칩에 가해지는 스트레스 불균일 문제를 해소할 수 있다.
이러한 기술적 배경 하에서, 최근 다양한 대면적 반도체 몰딩용 필름을 제조하기 위한 수지 조성물이 개발되고 있는 가운데, 아직까지 이러한 수지 조성물을 이용하여 반도체 몰딩용 필름을 연속적으로 제조하는 장치 또는 방법의 개발은 미진한 실정이다.
이에 따라, 본 발명은 대면적 반도체 기판에 대한 컴프레션 몰딩 공정을 위해 사용되는 반도체 몰딩용 필름을 연속적인 롤-투-롤 방식으로 제조하는 것이 가능한 반도체 몰딩용 필름 제조 장치 및 이를 이용한 반도체 몰딩용 필름의 제조 방법을 제공하는 것을 목적으로 한다.
특히, 본 발명은 컴프레션 몰딩 공정시 반경화된 반도체 몰딩층에 의해 반도체 칩이 유동되는 현상(die shift)이 발생하는 것을 방지하고, 반도체 칩에 가해지는 압력을 균일하게 함으로써 외력에 의한 반도체 칩의 크랙 현상을 개선할 수 있는 반도체 몰딩용 필름을 연속적으로 제조하는 장치 및 이를 이용한 반도체 몰딩용 필름의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적(예를 들어, 전기 자동차용)으로 제한되지 않으며 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 측면에 따르면, 제1 기재 필름을 일 방향으로 연속적으로 공급하는 제1 언와인더부; 상기 제1 언와인더부의 하류에 위치하며, 상기 제1 기재 필름의 일 면에 반도체 몰딩용 화합물을 도포하여 반도체 몰딩층을 형성하는 제1 코팅부; 상기 제1 코팅부의 하류에 위치하며, 상기 제1 기재 필름의 일 면에 도포된 상기 반도체 몰딩층을 부분적으로 경화시키는 제1 경화부; 상기 제1 경화부의 하류에 위치하며, 제2 기재 필름을 일 방향으로 연속적으로 공급하는 제2 언와인더부; 상기 제1 경화부 및 상기 제2 언와인더부의 하류에 위치하며, 상기 반도체 몰딩층이 형성된 상기 제1 기재 필름과 상기 제2 기재 필름을 합지하여 합지 필름을 형성하는 합지부; 상기 합지부의 하류에 위치하며, 상기 합지 필름의 전송 방향을 따라 상기 합지 필름 중 상기 반도체 몰딩층에 대한 반경화를 수행하는 제2 경화부; 및 상기 제2 경화부의 하류의 하류에 위치하며, 상기 합지 필름을 권취하는 리와인더부;를 포함하는 반도체 몰딩용 필름 제조 장치가 제공된다.
상술한 바와 같이, 본 발명에 따르면, 종래 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 이용한 트랜스퍼 몰딩 공정의 문제점을 해소할 수 있는 컴프레션 몰딩 공정용 반도체 몰딩용 필름을 제조하는 것이 가능하다.
특히, 본 발명에 따르면, 대면적 반도체 기판에 대한 컴프레션 몰딩 공정을 위해 사용되는 반도체 몰딩용 필름을 연속적인 롤-투-롤 방식으로 대량 생산하는 것이 가능함에 따라 반도체 몰딩용 필름의 제조 공정에 대한 생산성 및 경제성 등을 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 몰딩용 필름 제조 장치를 사용하여 제조된 반도체 몰딩용 필름은 반도체 패키지에 대한 컴프레션 몰딩 공정시 반경화된 반도체 몰딩층에 의해 반도체 칩이 유동되는 현상(die shift)이 발생하는 것을 방지하고, 반도체 칩에 가해지는 압력을 균일하게 함으로써 외력에 의한 반도체 칩의 크랙 현상을 개선하는 것이 가능하다.
도 1은 종래 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 이용한 트랜스퍼 몰딩 공정을 개략적으로 나타낸 것이다.
도 2는 필름 형태의 에폭시 몰딩용 화합물을 이용한 컴프레션 몰딩 공정을 개략적으로 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 반도체 몰딩용 필름 제조 장치를 개략적으로 나타낸 것이다.
도 4 및 도 5는 도 3에 도시된 제조 장치에 적용된 제1 코팅부의 일 예를 개략적으로 나타낸 것이다.
도 6은 도 3에 도시된 제조 장치에 적용된 표면 가공부의 일 예를 개략적으로 나타낸 것이다.
도 7은 도 6에 도시된 표면 가공부의 변형예를 나타낸 것이다.
도 8은 도 6 및 도 7에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다.
도 9는 도 3에 도시된 제조 장치에 적용된 표면 가공부의 다른 예를 개략적으로 나타낸 것이다.
도 10은 도 9에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다.
도 11 및 도 12는 도 3에 도시된 제조 장치에 적용된 표면 가공부의 또 다른 예를 개략적으로 나타낸 것이다.
도 13은 도 11 및 도 12에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다.
도 14는 도 3에 도시된 합지부의 변형예를 나타낸 것이다.
도 15는 본 발명의 다른 실시예에 따른 반도체 몰딩용 필름 제조 장치를 개략적으로 나타낸 것이다.
본 발명을 더 쉽게 이해하기 위해 편의상 특정 용어를 본원에 정의한다. 본원에서 달리 정의하지 않는 한, 본 발명에 사용된 과학 용어 및 기술 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미를 가질 것이다. 또한, 문맥상 특별히 지정하지 않는 한, 단수 형태의 용어는 그것의 복수 형태도 포함하는 것이며, 복수 형태의 용어는 그것의 단수 형태도 포함하는 것으로 이해되어야 한다.
이하, 본원에 참조된 도면을 참고하여 본 발명에 따른 반도체 몰딩용 필름 제조 장치에 대하여 보다 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 몰딩용 필름 제조 장치(이하 '제조 장치'라 함)를 개략적으로 나타낸 것이다.
도 3을 참조하면, 상기 제조 장치(100)는 제1 언와인더부(110), 제1 코팅부(120), 제1 경화부(130), 제2 언와인더부(140), 표면 가공부(150), 합지부(160) 및 리와인더부(170)를 포함한다.
상기 제1 언와인더부(110)는 제1 기재 필름(11)이 소정량 권취된 제1 언와인더롤을 포함한다. 상기 제1 기재 필름(11)으로는 폴리에스테르, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리메틸메타아크릴레이트, 폴리에틸렌나프탈레이트, 폴리설폰, 폴리에테르설폰, 고리형 올레핀 고분자, 트라이아세틸셀룰로오스, 폴리비닐알코올, 폴리에테르케톤, 폴리아릴레이트, 폴리이미드 및 폴리스타이렌 등과 같은 수지계 필름 또는 유리가 사용될 수 있으며, 이외에도 반도체 몰딩용 필름을 제조하기 위한 다양한 기재 필름이 사용될 수 있다.
상기 제1 언와인더부(110)의 하류에 위치하는 상기 제1 코팅부(120)는 상기 제1 언와인더부(110)로부터 공급된 상기 제1 기재 필름(11)의 일 면에 반도체 몰딩용 화합물을 코팅하여 미경화 상태의 반도체 몰딩층(12)을 형성한다.
상기 반도체 몰딩용 화합물은 에폭시 몰딩 컴파운드(epoxy molding compound)로 지칭될 수도 있으며, 상기 반도체 몰딩용 화합물은 고상 에폭시 수지, 액상 에폭시 수지, 열가소성 수지, 경화제 및 충진제를 포함할 수 있다.
상기 반도체 몰딩용 화합물 중 고상 에폭시 수지는 에폭시 그룹이 열에 의해 깨지게 되면서 다른 에폭시 그룹과 반응을 하여 연결고리를 이루게 해준다. 이에 따라, 상기 반도체 몰딩용 화합물로 형성된 반도체 몰딩층의 모듈러스, 유리전이온도 및 열팽창계수 등과 같은 물리적 및 기계적 특성을 향상시키는데 기여할 수 있다.
상기 고상 에폭시 수지는 25℃에서 그 성상이 고상이라면 그 종류에 특별히 한정되지 않을 것이나, 비제한적 예로서, 비스페놀계 고상 에폭시 수지, 페놀 노볼락(phenol novolac)계 고상 에폭시 수지, o-크레졸 노볼락(o-cresol novolac)계 고상 에폭시 수지, 비스페놀 노볼락계 고상 에폭시 수지, 다관능성 고상 에폭시 수지, 아민계 고상 에폭시 수지, 복소환 함유 고상 에폭시 수지, 치환형 고상 에폭시 수지 및/또는 나프톨계 고상 에폭시 수지가 사용될 수 있다.
상기 반도체 몰딩용 화합물 중 액상 에폭시는 양쪽 말단에 2개의 에폭시 그룹이 존재함에 따라 고상 에폭시 대비 상대적으로 약한 기계적 특성을 가지나, 반도체 몰딩층의 접착력 및 형성성을 향상시켜주는 역할을 한다.
상기 액상 에폭시 수지는 25℃에서 그 성상이 액상이라면 그 종류에 특별히 한정되지 않을 것이나, 비제한적 예로서, 비스페놀 A형 액상 에폭시 수지, 비스페놀 F형 액상 에폭시 수지, 3관능성 이상의 다관능성 액상 에폭시 수지, 고무 변성 액상 에폭시 수지, 우레탄 변성 액상 에폭시 수지, 아크릴 변성 액상 에폭시 수지 및/또는 감광성 액상 에폭시 수지가 사용될 수 있다.
상기 반도체 몰딩용 화합물 중 열가소성 수지는 분자량이 크고 긴 사슬형 체인을 가지고 있어 반도체 몰딩층의 유연성 및 형성성을 향상시키는 역할을 한다. 상기 반도체 몰딩용 화합물 중 경화제는 열에 의해 경화가 되는 과정에서 고상 에폭시 수지와 액상 에폭시 수지의 에폭시 그룹을 깨트려 경화 반응을 촉진시켜주는 역할을 한다.
마지막으로 상기 반도체 몰딩용 화합물 중 충진제로는 실리카가 대표적이며, 실리카는 에폭시 그룹 사이에 네트워크를 형성해 변형을 막아주어 반도체 몰딩층의 모듈러스, 유리전이온도 및 열팽창계수 등과 같은 물리적 및 기계적 특성을 향상시키는데 기여할 수 있다.
또한, 상술한 반도체 몰딩용 화합물을 사용하여 마련된 반도체 몰딩층이 구비된 반도체 몰딩용 필름을 사용하여 반도체 칩을 몰딩할 경우, 높은 점도로 인해 발생하는 보이드 트랩을 방지하기 위해 상기 반도체 몰딩용 화합물 중 용매를 더 추가할 수 있다.
상기 제1 코팅부(120)의 구체적인 코팅 방식은 상기 반도체 몰딩용 화합물의 조성 및 물성 등에 따라 달라질 수 있다
예를 들어, 도 3에 도시된 제조 장치 중 상기 제1 기재 필름의 일 면에 반도체 몰딩층을 형성하는 제1 코팅부의 몇몇 실시예를 나타낸 도 4 및 도 5을 참조하면, 상기 제1 언와인더부(110)로부터 상기 제1 기재 필름(11)이 공급된 경우, 상기 제1 코팅부(120)는 상기 제1 기재 필름(11)의 일 면에 반도체 몰딩용 화합물을 균일한 두께로 코팅하여 상기 반도체 몰딩층(12)을 형성하기 위한 슬롯 다이 코터 또는 콤마 코터로서 구현될 수 있다.
도 4에 도시된 바와 같이, 상기 제1 코팅부(120)가 슬롯 다이 코터로서 구현된 경우, 상기 제1 언와인더부(110)로부터 공급된 제1 기재 필름(11)은 가이드롤(121)에 의해 일 방향으로 가이드됨과 동시에 소정의 장력이 부여되며(A), 상기 가이드롤(121)의 일 측에는 슬롯 다이(122)가 위치한다.
상기 슬롯 다이(122)는 내부에 마련된 유로를 통해 상기 제1 기재 필름(11)의 일 면으로 액상 형태의 상기 반도체 몰딩용 화합물(에폭시 몰딩용 화합물)을 토출한다. 상기 가이드롤(121)의 회전에 의해 상기 제1 기재 필름(11)의 일 면에 상기 반도체 몰딩용 화합물이 소정의 두께로 코팅되어 미경화 상태의 반도체 몰딩층(12)을 형성한 상태로 상기 제1 기재 필름(11)은 후속 공정으로 이송될 수 있다(B).
또한, 상기 슬롯 다이(122)의 하부에는 진공 챔버(133)가 마련될 수 있으며, 상기 진공 챔버(123)는 상기 슬롯 다이(122)로부터 토출된 상기 반도체 몰딩용 화합물이 상기 제1 기재 필름(11)의 일 면에 코팅되는 대신 하부로 이탈하는 것을 방지하기 위해 상기 슬롯 다이(122)의 하부에 소정의 기체 흐름을 형성할 수 있다.
한편, 도 5에 도시된 바와 같이, 상기 제1 코팅부(120)가 콤마 코터로서 구현된 경우, 상기 제1 언와인더부(110)로부터 공급된 제1 기재 필름(11)은 가이드롤(121)에 의해 일 방향으로 가이드됨과 동시에 소정의 장력이 부여되며(A), 상기 가이드롤(121)의 상부에는 콤마롤(124)이 위치한다.
상기 가이드롤(121)과 상기 콤마롤(124) 사이로 액상 형태의 반도체 몰딩용 화합물(에폭시 몰딩용 화합물)이 공급되며, 상기 가이드롤(121)과 상기 콤마롤(124)의 회전에 의해 상기 제1 기재 필름(11)의 일 면에 상기 반도체 몰딩용 화합물이 소정의 두께로 코팅되어 미경화 상태의 반도체 몰딩층(12)을 형성한 상태로 상기 제1 기재 필름(11)은 후속 공정으로 이송될 수 있다(B).
상기 제1 코팅부(120)로 상기 제1 기재 필름(11)이 공급되어 상기 제1 기재 필름(11)의 일 면에 미경화 상태의 상기 반도체 몰딩층(12)이 형성된 경우, 상기 제1 기재 필름(11)은 상기 제1 경화부(130)로 이송된다.
상기 제1 경화부(130)는 상기 제1 기재 필름(11)의 일 면에 코팅된 미경화 상태의 상기 반도체 몰딩층(12)을 부분적으로 경화시켜 소위 B-stage 상태 또는 B-stage에 가까운 상태의 반도체 몰딩층(12)을 제조하기 위한 것으로서, 상기 제1 경화부(130)에 의한 구체적인 경화 방식은 상기 반도체 몰딩용 화합물의 조성 및 물성 등에 따라 달라질 수 있다.
예를 들어, 상기 제1 경화부(130)는 열 건조 방식, 적외선 건조 방식, 자외선 건조 방식 또는 이들의 조합된 건조 방식으로 구현될 수 있다.
상기 제1 경화부(130)에 의해 상기 반도체 몰딩층(12)은 부분적으로 경화됨으로써 후속 공정(합지 공정)을 통해 상기 제2 기재 필름(21)과 합지되는 경우, 상기 제2 기재 필름(21)의 일 면에 도입된 패턴이 상기 제1 기재 필름(11)의 부분적으로 경화된 상기 반도체 몰딩층(12)에 전사될 수 있다.
만약 상기 제1 경화부(130)에 의해 상기 반도체 몰딩층(12)이 과도하게 경화되거나 완전히 경화된 경우, 상기 제2 기재 필름(21)의 일 면에 도입된 패턴이 상기 반도체 몰딩층(12)에 효과적으로 전사되기 어려울 수 있다.
반면에, 상기 제1 경화부(130)에 의해 상기 반도체 몰딩층(12)이 경화되지 않은 상태로 상기 제2 기재 필름(21)과 합지되는 경우, 상기 제2 기재 필름(21)의 일 면에 도입된 패턴이 상기 반도체 몰딩층(12)에 효과적으로 전사되기 어렵다거나, 상기 반도체 몰딩층(12)의 두께 및/또는 패턴 편차가 커질 우려가 있다.
상기 반도체 몰딩층(12)에 전사된 패턴에 의해 반도체 패키지에 대한 컴프레션 몰딩 공정시 상기 반도체 몰딩층(12)에 패턴이 없는 경우 대비 반도체 칩이 유동되는 현상(die shift)이 발생하는 것을 방지할 수 있으며, 반도체 칩에 가해지는 압력을 균일하게 함으로써 외력에 의한 반도체 칩의 크랙 현상을 개선하는 것이 가능하다.
또한, 상기 반도체 몰딩층(12)에 전사된 패턴에 의해 반도체 패키지에 대한 컴프레션 몰딩 공정시 상기 반도체 칩간 간격에 상기 반도체 몰딩층(12)을 구성하는 에폭시 몰딩용 화합물의 유동성 및 충진성 등을 향상시켜 보이드 트랩 및 불충분 충진(미충진) 현상을 미연에 방지할 수 있다.
상기 제1 경화부(130)에서 상기 반도체 몰딩층(12)이 부분적으로 경화된 상기 제1 기재 필름(11)은 상기 제1 경화부(130)의 하류에 위치하는 상기 합지부(160)에서 상기 제2 언와인더부(140)로부터 연속적으로 공급되는 제2 기재 필름(21)과 합지된다. 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지된 상태의 필름은 합지 필름(30)으로서, 상기 합지 필름(30)이 본원에서 정의된 반도체 몰딩용 필름에 해당한다.
상기 제2 언와인더부(140)는 제2 기재 필름(21)이 소정량 권취된 제2 언와인더롤을 포함한다. 상기 제2 기재 필름(21)으로는 폴리에스테르, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리메틸메타아크릴레이트, 폴리에틸렌나프탈레이트, 폴리설폰, 폴리에테르설폰, 고리형 올레핀 고분자, 트라이아세틸셀룰로오스, 폴리비닐알코올, 폴리에테르케톤, 폴리아릴레이트, 폴리이미드 및 폴리스타이렌 등과 같은 수지계 필름 또는 유리가 사용될 수 있으며, 이외에도 반도체 몰딩용 필름의 이형층으로서 제2 기재 필름(21)을 제조하기 위한 다양한 기재 필름이 사용될 수 있다.
즉, 제2 기재 필름(21)은 상기 반도체 몰딩층(12)이 형성된 상기 제1 기재 필름(11)에 대한 이형 필름으로서 역할하며, 상기 반도체 몰딩용 필름인 상기 합지 필름(30)을 반도체 패키징에 사용할 때, 상기 합지 필름(30)으로부터 상기 제2 기재 필름(21)을 벗겨내 상기 반도체 몰딩층(12)이 마련된 상기 제1 기재 필름(11)을 반도체 몰딩용으로 사용하게 된다.
상술한 바와 같이, 상기 제2 기재 필름(21)의 일 면에는 합지 공정 중 상기 제1 기재 필름(11)에 마련된 상기 반도체 몰딩층(12)에 패턴을 전사하기 위해 패턴이 도입된다.
도 6은 도 3에 도시된 제조 장치에 적용된 표면 가공부의 일 예를 개략적으로 나타낸 것이며, 도 7은 도 6에 도시된 표면 가공부의 변형예를 나타낸 것이다.
도 6을 참조하면, 상기 제2 언와인더부(140)로부터 연속적으로 공급되는 상기 제2 기재 필름(21)은 상기 표면 가공부(150)로 공급되며, 상기 표면 가공부(150)로 공급된 상기 제2 기재 필름(21)은 외주면에 복수의 제1 단위 패턴을 포함하는 제1 패턴이 마련된 패터닝 롤(151)에 접촉한 상태로 일 방향으로 가이드되며, 상기 패터닝 롤(151)에 의해 상기 제2 기재 필름(21)에 소정의 장력이 부여된다(C).
또한, 별도로 도시하지는 않았으나, 상기 패터닝 롤(151)은 상기 제2 기재 필름(21)에 대한 장력 부여 및 패터닝을 위해 상하 방향으로 이동할 수 있다.
여기서, 상기 제1 단위 패턴이란 상기 패터닝 롤(151)의 외주면에 마련된 전체 패턴(제1 패턴)을 구성하는 하나의 단위를 의미하는 것으로서, 상기 제1 단위 패턴은 상기 반도체 몰딩용 필름을 사용하여 패키징되는 하나의 단위 반도체 칩의 크기에 대응할 수 있다.
상기 패터닝 롤(151)에 상기 제2 기재 필름(21)을 롤-투-롤 방식으로 통과시킬 경우, 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 도입될 수 있다(D).
이 때, 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 도입되는 것을 보조하기 위해 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 도입되는 동안 상기 패터닝 롤(151)에 의해 상기 제2 기재 필름(21)이 국부적으로 가열될 수 있다. 이를 위해, 상기 패터닝 롤(151)의 외주면이 소정의 온도 이상을 가질 수 있도록 상기 패터닝 롤(151)의 내부에는 열처리 수단이 마련될 수 있다.
또한, 다른 예에 있어서, 상기 패터닝 롤(151)의 하부에는 열처리부(152)가 마련될 수 있다. 상기 열처리부(152)는 상기 패터닝 롤(151)에 접하는 상기 제2 기재 필름(21)을 국부적으로 가열하여 상기 제2 기재 필름(21)의 유연성을 높이며, 이에 따라 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 원활히 도입될 수 있도록 한다.
도 7을 참조하면, 상기 패터닝 롤(151)의 하부에 상기 제2 기재 필름(21)의 타 면을 지지하는 백업 롤(153)이 더 구비될 수 있다. 상기 백업 롤(153)은 상기 제2 기재 필름(21)의 타 면을 지지하는 동시에 상기 제2 기재 필름(21)을 상기 패터닝 롤(151)에 밀착시켜 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 원활히 도입될 수 있도록 한다.
이 때, 상기 제2 기재 필름(21)의 일 면(21')에 상기 제1 패턴이 도입되는 동안 상기 패터닝 롤(151) 및/또는 상기 백업 롤(153)에 의해 상기 제2 기재 필름(21)이 국부적으로 가열될 수 있다.
도 8은 도 6 및 도 7에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다.
도 8을 참조하면, 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)은 각각 반경화 상태의 반도체 몰딩층(12)과 상기 제1 패턴이 마련된 상기 제2 기재 필름(21)의 일 면(21')이 서로 맞닿을 수 있도록 상기 합지부(160)로 공급된다(E, F).
상기 합지부(160)에는 상하 방향으로 서로 대향하도록 배치된 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161')이 구비되며, 일 면에 반경화 상태의 반도체 몰딩층(12)이 마련된 상기 제1 기재 필름(11)과 상기 제1 패턴이 도입된 상기 제2 기재 필름(21)의 일 면(21')은 상기 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161') 사이를 통과하여 서로 합지된다.
이 때, 상기 상부 라미네이트 롤(161)과 상기 하부 라미네이트 롤(161') 사이로 공급되는 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)의 공급 속도는 상호 동기화될 수 있다.
상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지되는 경우, 상기 제2 기재 필름(21)의 일 면(21')에 도입된 상기 제1 패턴은 상기 제1 기재 필름(11)의 부분적으로 경화된 반도체 몰딩층(12)에 전사되어 결과적으로 상기 제1 패턴에 대응하는 패턴이 도입된 반도체 몰딩층(12')이 형성된다(H).
한편, 상술한 바와 같이 패턴이 도입된 반도체 몰딩층(12')은 반경화 상태이므로 곧바로 상기 반도체 몰딩층(12')의 상부에 평평한 이형 필름을 합지한 후 권취할 경우, 상기 반도체 몰딩층(12')의 일 면에 도입된 상기 제1 패턴의 형상이 유지되지 않을 수 있다.
이에 따라, 상기 반도체 몰딩층(12')의 일 면에 도입된 상기 제1 패턴을 반도체 패키지에 대한 컴프레션 몰딩 공정시까지 유지하기 위해서는 상기 반경화 상태의 반도체 몰딩층(12')이 형성된 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)을 합지한 상태로 유지 및 권취할 필요가 있다.
결과적으로, 본 발명에 따른 반도체 몰딩용 필름 제조 장치(100)에 의해 제조된 반도체 몰딩용 필름은 상기 반경화 상태의 반도체 몰딩층(12')이 형성된 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)을 합지한 상태로 제공되며, 상기 반경화 상태의 반도체 몰딩층(12')은 상기 제1 패턴(21')에 대응하는 형상으로 패턴화될 수 있다.
상술한 방법에 따라 제조된 반도체 몰딩용 필름은 반도체 패키지에 대한 컴프레션 몰딩 공정시 상기 제2 기재 필름(21)을 상기 제1 패턴이 전사된 반도체 몰딩층(12')이 마련된 상기 제1 기재 필름(11)으로부터 박리한 후 상기 제1 기재 필름(11)을 반도체 몰딩용으로 사용하게 된다.
도 9는 도 3에 도시된 제조 장치에 적용된 표면 가공부의 다른 예를 개략적으로 나타낸 것이며, 도 10은 도 9에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다. 이하에서 달리 정의되지 않는 범위 내에서 도 6 내지 도 8에서 설명한 구성은 도 9 및 도 10에도 동일하게 적용될 수 있을 것이다.
도 9를 참조하면, 상기 표면 가공부(150)로 공급되는 상기 제2 기재 필름(21)은 일 면에 미경화 상태의 수지층(22)이 마련된 상태로 공급된다.
별도로 도시하지는 않았으나, 상기 수지층(22)은 상기 제2 언와인더부(140)와 상기 표면 가공부(150) 사이에 위치하는 제2 코팅부에 의해 상기 제2 기재 필름(21)의 일 면에 형성될 수 있다. 상기 제2 코팅부는 전술한 도 4 및 도 5를 통해 설명한 슬롯 다이 코터 또는 콤마 코터로서 구현될 수 있다.
또한, 상기 제2 기재 필름(21)의 일 면에 형성되는 상기 수지층(22)은 광 경화성 수지 또는 열 경화성 수지에 의해 형성될 수 있으며, 상기 수지층(22)을 형성하는 소재에 따라 상기 표면 가공부(150)에 광 경화 수단 또는 열 경화 수단이 추가적으로 마련될 수 있다. 즉, 상기 표면 가공부(150)에서 미경화 상태의 수지층(22)에 제1 패턴이 도입된 후 패턴화된 수지층(22')은 완전 경화된 상태로 후속 공정으로 공급될 수 있다.
상기 표면 가공부(150)로 미경화 상태의 수지층(22)이 형성된 상기 제2 기재 필름(21)이 공급되며(C), 상기 수지층(22)은 외주면에 상기 제1 패턴이 마련된 패터닝 롤(151)에 접촉한 상태로 일 방향으로 가이드되며, 상기 패터닝 롤(151)에 의해 상기 제2 기재 필름(21)에 소정의 장력이 부여된다.
상기 패터닝 롤(151)을 통과한 상기 제2 기재 필름(21)의 일 면에 형성된 상기 수지층(22)의 일 면(즉, 상기 제2 기재 필름(21)과 맞닿지 않는 상기 수지층(22)의 면)에 상기 제1 패턴이 도입되어 패턴화된 수지층(22')이 형성된다(D). 상기 패턴화된 수지층(22')은 후속 공정을 통해 상기 제1 기재 필름(11)의 반경화 상태의 반도체 몰딩층(12)에 대향하는 면이 된다.
이어서, 도 10을 참조하면, 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)은 각각 반경화 상태의 반도체 몰딩층(12)과 상기 패턴화된 수지층(22')이 서로 맞닿을 수 있도록 상기 합지부(160)로 공급된다(E, F).
상기 합지부(160)에는 상하 방향으로 서로 대향하도록 배치된 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161')이 구비되며, 일 면에 반경화 상태의 반도체 몰딩층(12)이 마련된 상기 제1 기재 필름(11)과 패턴화된 수지층(22')이 형성된 상기 제2 기재 필름(21)은 상기 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161') 사이를 통과하여 서로 합지된다. 이 때, 상기 상부 라미네이트 롤(161)과 상기 하부 라미네이트 롤(161') 사이로 공급되는 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)의 공급 속도는 상호 동기화될 수 있다.
상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지되는 경우, 상기 제2 기재 필름(21)의 패턴화된 수지층(22')에 도입된 상기 제1 패턴은 상기 제1 기재 필름(11)의 부분적으로 경화된 반도체 몰딩층(12)에 전사되어 결과적으로 상기 패턴화된 수지층(22')의 상기 제1 패턴에 대응하는 패턴이 도입된 반도체 몰딩층(12')이 형성된다(H).
도 11 및 도 12는 도 3에 도시된 제조 장치에 적용된 표면 가공부의 또 다른 예를 개략적으로 나타낸 것이며, 도 13은 도 11 및 도 12에 도시된 표면 가공부의 하류에 위치하는 합지부를 개략적으로 나타낸 것이다. 이하에서 달리 정의되지 않는 범위 내에서 도 6 내지 도 10에서 설명한 구성은 도 11 내지 도 13에도 동일하게 적용될 수 있을 것이다.
도 11을 참조하면, 상기 제2 언와인더부(140)로부터 연속적으로 공급되는 상기 제2 기재 필름(21)은 상기 표면 가공부(150)로 공급되며, 만약 상기 제2 언와인더부(140)와 상기 표면 가공부(150) 사이에 제2 코팅부가 마련된 경우, 일 면에 미경화 상태의 수지층이 마련된 상태로 공급될 수 있다(C). 이하에서는 편의상 상기 제2 기재 필름(21)의 일 면에 수지층이 형성되지 않은 경우를 예로 들어 설명하나, 필요한 경우, 후술한 제1 패턴 및 제2 패턴은 상기 제2 기재 필름(21)의 일 면에 형성된 수지층에 도입될 수도 있을 것이다.
일 실시예에 있어서, 상기 표면 가공부는(150)는 상기 제2 언와인더부(140)의 하류에 위치하며, 상기 제2 기재 필름(21)의 일 면에 복수의 제1 단위 패턴을 포함하는 제1 패턴을 도입하는 제1 패터닝부(154) 및 상기 제1 패터닝부(154)의 하류에 위치하며, 상기 제1 패턴이 도입된 상기 제2 기재 필름(21)의 일 면(21')에 복수의 제2 단위 패턴을 포함하는 제2 패턴을 도입하는 제2 패터닝부(151)를 포함할 수 있다(D, E).
이 때, 상기 제1 단위 패턴과 상기 제2 단위 패턴의 크기는 서로 상이하며, 상기 제1 단위 패턴이 상기 반도체 몰딩용 필름을 사용하여 패키징되는 하나의 단위 반도체 칩의 크기에 대응할 경우, 상기 제2 단위 패턴은 상기 제1 단위 패턴보다 작을 수 있으며, 반대로 상기 제2 단위 패턴이 상기 반도체 몰딩용 필름을 사용하여 패키징되는 하나의 단위 반도체 칩의 크기에 대응할 경우, 상기 제1 단위 패턴은 상기 제2 단위 패턴보다 작을 수 있다.
상기 제1 패터닝부(154)는 연삭 휠을 이용한 연삭, ELID (electrolytic in-process dressing) 연삭, 전기화학적 연삭, 물리화학적 연삭, 리소그래피, 압입, 레이저 조사, 자외선 조사, 적외선 조사 및 코로나 방전 처리로부터 선택되는 적어도 하나의 공정을 통해 상기 제2 기재 필름(21)의 일 면에 상기 제1 패턴을 도입할 수 있다. 또한, 다른 경우에 있어서, 상기 제1 패터닝부(154)는 후술할 상기 제2 패터닝부(151)과 동일한 방식으로 상기 제2 기재 필름(21)의 일 면에 상기 제1 패턴을 도입할 수 있다.
상기 제2 패터닝부(151)는 표면에 상기 제2 패턴이 마련된 패터닝 롤에 상기 제2 기재 필름을 롤-투-롤 방식으로 통과시켜 상기 제1 패턴이 도입된 상기 제2 기재 필름의 일 면(21')에 상기 제2 패턴을 도입하여 상기 제1 패턴과 상기 제2 패턴을 모두 포함하는 일 면(21")을 형성할 수 있다.
도 12를 참조하면, 상기 제2 언와인더부(140)로부터 연속적으로 공급되는 상기 제2 기재 필름(21)은 상기 표면 가공부(150)로 공급되며, 만약 상기 제2 언와인더부(140)와 상기 표면 가공부(150) 사이에 제2 코팅부가 마련된 경우, 일 면에 미경화 상태의 수지층이 마련된 상태로 공급될 수 있다(C). 이하에서는 편의상 상기 제2 기재 필름(21)의 일 면에 수지층이 형성되지 않은 경우를 예로 들어 설명하나, 필요한 경우, 후술한 제1 패턴 및 제2 패턴은 상기 제2 기재 필름(21)의 일 면에 형성된 수지층에 도입될 수도 있을 것이다.
상기 표면 가공부(150)는 일 면에 복수의 제1 단위 패턴을 포함하는 제1 패턴이 마련된 패터닝 필름(155) 및 외주면에 복수의 제2 단위 패턴을 포함하는 제2 패턴이 마련된 패터닝 롤(151)을 포함할 수 있다.
이 때, 상기 패터닝 롤(151)과 상기 제2 기재 필름(21) 사이에 상기 패터닝 필름(155)을 개재시킨 상태로 상기 제2 기재 필름(21)을 롤-투-롤 방식으로 통과시킬 경우, 상기 제2 기재 필름의 일 면에 상기 제1 패턴과 상기 제2 패턴을 동시에 도입할 수 있다(D, E).
이어서, 도 13을 참조하면, 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)은 각각 반경화 상태의 반도체 몰딩층(12)과 패턴화된 상기 제2 기재 필름(21)의 일 면(21")이 서로 맞닿을 수 있도록 상기 합지부(160)로 공급된다(F, G).
상기 합지부(160)에는 상하 방향으로 서로 대향하도록 배치된 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161')이 구비되며, 일 면에 반경화 상태의 반도체 몰딩층(12)이 마련된 상기 제1 기재 필름(11)과 일 면에 상기 제1 패턴 및 상기 제2 패턴이 도입된 상기 제2 기재 필름(21)은 상기 상부 라미네이트 롤(161)과 하부 라미네이트 롤(161') 사이를 통과하여 서로 합지된다. 이 때, 상기 상부 라미네이트 롤(161)과 상기 하부 라미네이트 롤(161') 사이로 공급되는 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)의 공급 속도는 상호 동기화될 수 있다.
상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지되는 경우, 상기 제2 기재 필름(21)의 일 면(21")에 도입된 상기 제1 패턴 및 상기 제2 패턴은 상기 제1 기재 필름(11)의 부분적으로 경화된 반도체 몰딩층(12)에 전사되어 결과적으로 상기 제2 기재 필름(21)의 일 면(21")에 도입된 상기 제1 패턴 및 상기 제2 패턴에 대응하는 패턴이 도입된 반도체 몰딩층(12')이 형성된다(H).
도 14는 도 3에 도시된 합지부의 변형예를 나타낸 것이다.
도 14를 참조하면, 상기 합지부(160) 및 상기 리와인더부(170) 사이에 상기 합지 필름(30)의 전송 방향을 따라 제2 경화부(163)가 마련될 수 있다. 상기 제2 경화부(163)에 의해 상기 합지 필름(30) 중 상기 반도체 몰딩층(12)의 반경화가 완성될 수 있다.
즉, 상기 제1 기재 필름(11)의 전송 속도가 빨라 상기 제1 경화부(130)에서 상기 반도체 몰딩층(12)의 경화가 부분적으로(반경화에 못미칠 정도로) 이루어진 경우라 하더라도, 상기 제2 경화부(163)에서의 경화 공정을 통해 상기 반도체 몰딩층(12)의 B-stage가 달성될 수 있다.
상기 제2 경화부(163)에 의한 구체적인 경화 방식은 상기 반도체 몰딩용 화합물의 조성 및 물성 등에 따라 달라질 수 있으나, 예를 들어, 상기 제2 경화부(163)는 열 건조 방식, 적외선 건조 방식, 자외선 건조 방식 또는 이들의 조합된 건조 방식으로 구현될 수 있다.
또한, 상기 합지부(160) 내에서 상기 반도체 몰딩층(12)의 신속한 B-stage 달성을 위해 상기 제1 기재 필름(11)을 가이드하는 가이드 롤(162), 상기 상부 라미네이트 롤(161) 및 하부 라미네이트 롤(161') 중 적어도 하나에 열처리 수단이 마련됨으로써 가이드 롤(162), 상기 상부 라미네이트 롤(161) 및/또는 하부 라미네이트 롤(161')의 외주면이 소정의 온도 이상을 가지도록 할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 반도체 몰딩용 필름 제조 장치를 개략적으로 나타낸 것이다. 도 15에 도시된 제조 장치는 제2 언와인더부(140)와 합지부(160) 사이에 표면 가공부(150)가 존재하지 않는 것을 제외하고, 도 3에 도시된 제조 장치와 동일하다. 이에 따라, 아래에서는 도 3에 도시된 제조 장치와 동일한 구성 요소에 대한 구체적인 설명은 편의상 생략하기로 한다.
도 15를 참조하면, 상기 제조 장치(100)는 제1 언와인더부(110), 제1 코팅부(120), 제1 경화부(130), 제2 언와인더부(140), 합지부(160) 및 리와인더부(170)를 포함한다.
도 3에 도시된 제조 장치와 달리, 도 15에 도시된 제조 장치(100)는 상기 제2 언와인더부(140)와 상기 합지부(160) 사이에 표면 가공부(150)가 존재하지 않음에 따라 상기 제2 언와인더부(140)로부터 공급되는 제2 기재 필름(21)은 일 면에 패턴이 도입된 상태로 제공되는 것이 바람직하다.
일 실시예에 있어서, 상기 제2 언와인더부(140)로부터 상기 제2 기재 필름(21)은 일 면(21')에 패턴이 마련된 상태로 공급될 수 있다. 이 경우, 표면 가공부(150)가 존재하지 않더라도, 도 8에 도시된 것과 동일하게 상기 합지부(160)에서 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지됨에 따라 상기 제2 기재 필름(21)의 일 면(21')에 마련된 상기 패턴은 상기 제1 기재 필름(11)의 부분적으로 경화된 반도체 몰딩층(12)에 전사될 수 있다.
다른 실시예에 있어서, 상기 제2 언와인더부(140)로부터 상기 제2 기재 필름(21)은 일 면에 패턴이 마련된 수지층(22')이 적층된 상태로 공급될 수 있다. 이 경우, 표면 가공부(150)가 존재하지 않더라도, 도 10에 도시된 것과 동일하게, 상기 합지부(160)에서 상기 제1 기재 필름(11)과 상기 제2 기재 필름(21)이 합지됨에 따라 상기 제2 기재 필름(21)의 수지층(22')에 마련된 상기 패턴은 상기 제1 기재 필름(11)의 부분적으로 경화된 반도체 몰딩층(12)에 전사될 수 있다.
또한, 별도로 도시하지는 않았으나, 상기 제2 언와인더부(140)와 상기 합지부(160) 사이에 표면 가공부(150)가 존재하지 않을 경우, 상기 제2 기재 필름(21)의 일 면에 마련된 패턴 또는 상기 제2 기재 필름(21)의 일 면에 적층된 수지층에 마련된 패턴은 서로 상이한 크기의 제1 단위 패턴과 제2 단위 패턴을 포함할 수 있다. 여기서, 상기 제1 단위 패턴 및 상기 제2 단위 패턴은 전술한 바와 같다.
이에 따라, 상기 제1 단위 패턴이 상기 반도체 몰딩용 필름을 사용하여 패키징되는 하나의 단위 반도체 칩의 크기에 대응할 경우, 상기 제2 단위 패턴은 상기 제1 단위 패턴보다 작을 수 있으며, 반대로 상기 제2 단위 패턴이 상기 반도체 몰딩용 필름을 사용하여 패키징되는 하나의 단위 반도체 칩의 크기에 대응할 경우, 상기 제1 단위 패턴은 상기 제2 단위 패턴보다 작을 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 몰딩용 필름 제조 장치를 사용할 경우, 상기 반경화 상태의 반도체 몰딩층이 형성된 상기 제1 기재 필름과 소정의 패턴이 도입된 상기 제2 기재 필름을 제조하는 공정뿐만 아니라 상기 반경화 상태의 반도체 몰딩층이 형성된 상기 제1 기재 필름과 소정의 패턴이 도입된 상기 제2 기재 필름을 합지하는 공정 역시 동일한 장치 내에서 연속적인 롤-투-롤 방식으로 대량 생산하는 것이 가능하다는 점에서 생산성 및 경제성 등이 우수한 반도체 몰딩용 필름의 연속식 제조 공정을 확립할 수 있다.
본 발명에 따른 반도체 몰딩용 필름 제조 장치(100)를 사용하여 제조된 반도체 몰딩용 필름은 종래 고상 또는 액상 형태의 에폭시 몰딩용 화합물을 이용한 트랜스퍼 몰딩 공정의 문제점을 해소할 수 있는 컴프레션 몰딩 공정용으로 사용될 수 있으며, 특히 반도체 패키지에 대한 컴프레션 몰딩 공정시 반경화된 반도체 몰딩층에 의해 반도체 칩이 유동되는 현상(die shift)이 발생하는 것을 방지하고, 반도체 칩에 가해지는 압력을 균일하게 함으로써 외력에 의한 반도체 칩의 크랙 현상을 개선할 수 있음은 물론, 상기 반도체 몰딩층을 구성하는 에폭시 몰딩용 화합물의 유동성 및 충진성 등을 향상시켜 반도체 몰딩 공간 및 단위 반도체 칩간 간격 내 보이드 트랩 및 불충분 충진(미충진) 현상을 미연에 방지할 수 있다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

Claims (11)

  1. 제1 기재 필름을 일 방향으로 연속적으로 공급하는 제1 언와인더부;
    상기 제1 언와인더부의 하류에 위치하며, 상기 제1 기재 필름의 일 면에 반도체 몰딩용 화합물을 도포하여 반도체 몰딩층을 형성하는 제1 코팅부;
    상기 제1 코팅부의 하류에 위치하며, 상기 제1 기재 필름의 일 면에 도포된 상기 반도체 몰딩층을 부분적으로 경화시키는 제1 경화부;
    상기 제1 경화부의 하류에 위치하며, 제2 기재 필름을 일 방향으로 연속적으로 공급하는 제2 언와인더부;
    상기 제1 경화부 및 상기 제2 언와인더부의 하류에 위치하며, 상기 반도체 몰딩층이 형성된 상기 제1 기재 필름과 상기 제2 기재 필름을 합지하여 합지 필름을 형성하는 합지부;
    상기 합지부의 하류에 위치하며, 상기 합지 필름의 전송 방향을 따라 상기 합지 필름 중 상기 반도체 몰딩층에 대한 반경화를 수행하는 제2 경화부; 및
    상기 제2 경화부의 하류의 하류에 위치하며, 상기 합지 필름을 권취하는 리와인더부;
    를 포함하며,
    상기 제2 언와인더부 및 상기 합지부 사이에 위치하며, 상기 반도체 몰딩층과 맞닿는 상기 제2 기재 필름의 일 면에 패턴을 도입하는 표면 가공부가 마련되며,
    상기 표면 가공부는,
    상기 제2 언와인더부의 하류에 위치하며, 상기 제2 기재 필름의 일 면에 복수의 제1 단위 패턴을 포함하는 제1 패턴을 도입하는 제1 패터닝부; 및
    상기 제1 패터닝부의 하류에 위치하며, 상기 제1 패턴이 도입된 상기 제2 기재 필름의 일 면에 복수의 제2 단위 패턴을 포함하는 제2 패턴을 도입하는 제2 패터닝부;
    를 포함하며,
    상기 제1 단위 패턴과 상기 제2 단위 패턴의 크기는 서로 상이한,
    반도체 몰딩용 필름 제조 장치.
  2. 제1항에 있어서,
    상기 제2 패터닝부는 외주면에 상기 제2 패턴이 마련된 패터닝 롤에 상기 제2 기재 필름을 롤-투-롤 방식으로 통과시켜 상기 제1 패턴이 도입된 상기 제2 기재 필름의 일 면에 상기 제2 패턴을 도입하는,
    반도체 몰딩용 필름 제조 장치.
  3. 제2항에 있어서,
    상기 제2 기재 필름에 상기 제2 패턴이 도입되는 동안 상기 패터닝 롤에 의해 상기 제2 기재 필름이 국부적으로 가열되는,
    반도체 몰딩용 필름 제조 장치.
  4. 제2항에 있어서,
    상기 제2 패터닝부는 상기 패터닝 롤의 하부에 상기 제2 기재 필름의 타 면을 지지하는 백업 롤을 더 포함하며,
    상기 제2 기재 필름에 상기 제2 패턴이 도입되는 동안 상기 백업 롤에 의해 상기 제2 기재 필름이 국부적으로 가열되는,
    반도체 몰딩용 필름 제조 장치.
  5. 제1항에 있어서,
    상기 제2 언와인더부 및 상기 표면 가공부 사이에 위치하며, 상기 제2 기재 필름의 일 면에 수지층을 형성하는 제2 코팅부를 더 포함하며,
    상기 제1 패턴 및 상기 제2 패턴은 상기 수지층에 도입되는,
    반도체 몰딩용 필름 제조 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020210078459A 2021-06-17 2021-06-17 반도체 몰딩용 필름 제조 장치 KR102368001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210078459A KR102368001B1 (ko) 2021-06-17 2021-06-17 반도체 몰딩용 필름 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210078459A KR102368001B1 (ko) 2021-06-17 2021-06-17 반도체 몰딩용 필름 제조 장치

Publications (1)

Publication Number Publication Date
KR102368001B1 true KR102368001B1 (ko) 2022-02-25

Family

ID=80490382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210078459A KR102368001B1 (ko) 2021-06-17 2021-06-17 반도체 몰딩용 필름 제조 장치

Country Status (1)

Country Link
KR (1) KR102368001B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454636B1 (ko) * 2022-05-02 2022-10-14 넥스타테크놀로지 주식회사 반도체 몰딩용 필름 제조 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065194A (ja) * 1996-08-20 1998-03-06 Fuji Electric Co Ltd 太陽電池モジュールのロール式製造方法および製造装置
KR20070008222A (ko) * 2005-07-13 2007-01-17 주식회사 카노텍 광학용 하드 코팅 필름의 제조방법 및 장치
KR20080020887A (ko) * 2006-09-01 2008-03-06 주식회사 탑 엔지니어링 몰딩 시스템의 테잎 이송장치
KR20090132816A (ko) * 2008-06-23 2009-12-31 한국기계연구원 인쇄장치 및 인쇄방법
KR20130040591A (ko) * 2011-10-14 2013-04-24 주식회사 케이씨씨 점착제 조성물, 반도체 웨이퍼용 다이싱 테이프 및 그 제조방법 및 장치
KR20140014940A (ko) * 2012-07-27 2014-02-06 (주)동성테크 디스플레이용 보안필름의 제조방법
KR20170015624A (ko) * 2015-07-29 2017-02-09 주식회사 나노기술 Imd 필름 및 이의 제조 방법
JP2017162789A (ja) * 2016-03-08 2017-09-14 現代自動車株式会社Ｈｙｕｎｄａｉ Ｍｏｔｏｒ Ｃｏｍｐａｎｙ 燃料電池用膜−電極接合体の製造装置およびその製造方法
KR20190125618A (ko) * 2018-04-30 2019-11-07 에스케이씨하이테크앤마케팅(주) 롤투롤 패턴 형성 방법
KR102066666B1 (ko) * 2018-07-11 2020-01-15 주식회사 네패스디스플레이 광학 필름, 다층 패턴 도광판, 및 다층 패턴 도광판의 제조 방법
KR20200119981A (ko) * 2019-04-11 2020-10-21 (주)프로템 롤투롤 방식의 플렉서블 기판 제조장치 및 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065194A (ja) * 1996-08-20 1998-03-06 Fuji Electric Co Ltd 太陽電池モジュールのロール式製造方法および製造装置
KR20070008222A (ko) * 2005-07-13 2007-01-17 주식회사 카노텍 광학용 하드 코팅 필름의 제조방법 및 장치
KR20080020887A (ko) * 2006-09-01 2008-03-06 주식회사 탑 엔지니어링 몰딩 시스템의 테잎 이송장치
KR20090132816A (ko) * 2008-06-23 2009-12-31 한국기계연구원 인쇄장치 및 인쇄방법
KR20130040591A (ko) * 2011-10-14 2013-04-24 주식회사 케이씨씨 점착제 조성물, 반도체 웨이퍼용 다이싱 테이프 및 그 제조방법 및 장치
KR20140014940A (ko) * 2012-07-27 2014-02-06 (주)동성테크 디스플레이용 보안필름의 제조방법
KR20170015624A (ko) * 2015-07-29 2017-02-09 주식회사 나노기술 Imd 필름 및 이의 제조 방법
JP2017162789A (ja) * 2016-03-08 2017-09-14 現代自動車株式会社Ｈｙｕｎｄａｉ Ｍｏｔｏｒ Ｃｏｍｐａｎｙ 燃料電池用膜−電極接合体の製造装置およびその製造方法
KR20190125618A (ko) * 2018-04-30 2019-11-07 에스케이씨하이테크앤마케팅(주) 롤투롤 패턴 형성 방법
KR102066666B1 (ko) * 2018-07-11 2020-01-15 주식회사 네패스디스플레이 광학 필름, 다층 패턴 도광판, 및 다층 패턴 도광판의 제조 방법
KR20200119981A (ko) * 2019-04-11 2020-10-21 (주)프로템 롤투롤 방식의 플렉서블 기판 제조장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454636B1 (ko) * 2022-05-02 2022-10-14 넥스타테크놀로지 주식회사 반도체 몰딩용 필름 제조 장치

Similar Documents

Publication Publication Date Title
US10615056B2 (en) Method of packaging chip and chip package structure
US8418355B2 (en) Method for manufacturing circuit board
US20110198762A1 (en) Panelized packaging with transferred dielectric
KR102368001B1 (ko) 반도체 몰딩용 필름 제조 장치
US20070290366A1 (en) Embedded chip package structure and fabricating method thereof
KR102333673B1 (ko) 반도체 몰딩용 필름 제조 장치
KR102454636B1 (ko) 반도체 몰딩용 필름 제조 장치
CN102013402A (zh) 粘接带和引线框架的层压方法
KR102266671B1 (ko) 반도체 몰딩용 필름 제조 장치 및 이를 이용한 반도체 몰딩용 필름의 제조 방법
JP3495211B2 (ja) 配線基板形成用転写シート及びその製造方法並びに配線基板の製造方法
KR100601474B1 (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
JP4134866B2 (ja) 封止膜形成方法
JP2015084420A (ja) プリント回路基板の製造方法
CN110289219B (zh) 扇出型模块高压封装工艺、结构以及设备
Kajikawa Fan-out wafer-level packaging advanced manufacturing solution for fan-out WLP/PLP by DFD (die face down) compression mold
JPH05291322A (ja) 封止用樹脂シートの製造方法および樹脂封止型半導体装置の製造方法
CN113628981A (zh) 半导体封装方法及其结构
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
Mori Latest Technologies of Epoxy Molding Compound (EMC) for FO-WLP
US20210057301A1 (en) Flexible semiconductor package and method of manufacturing the same
US20140098507A1 (en) Printed circuit board, semiconductor package using the same, and method for manufacturing the printed circuit board and the semiconductor package
KR20120037748A (ko) 배선 기판의 제조방법
TWI825705B (zh) 保護膠帶以及半導體裝置的製造方法
KR101897609B1 (ko) 회로 기판에서의 레진을 충진하는 방법 및 그 방법에 의해 제조된 회로 기판
JP3212127B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant