KR102366283B1 - 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치 - Google Patents

반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치 Download PDF

Info

Publication number
KR102366283B1
KR102366283B1 KR1020200124747A KR20200124747A KR102366283B1 KR 102366283 B1 KR102366283 B1 KR 102366283B1 KR 1020200124747 A KR1020200124747 A KR 1020200124747A KR 20200124747 A KR20200124747 A KR 20200124747A KR 102366283 B1 KR102366283 B1 KR 102366283B1
Authority
KR
South Korea
Prior art keywords
laser
molding layer
laser cutting
cutting
light source
Prior art date
Application number
KR1020200124747A
Other languages
English (en)
Other versions
KR20210157825A (ko
Inventor
박주억
권용호
박주열
서우선
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Publication of KR20210157825A publication Critical patent/KR20210157825A/ko
Application granted granted Critical
Publication of KR102366283B1 publication Critical patent/KR102366283B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

본 개시의 기술적 사상은 반도체 칩들을 몰딩하는 몰딩층을 포함하는 구조물이 탑재된 스테이지; 및 적어도 하나의 레이저 광원을 포함하고, 상기 몰딩층을 절단하기 위한 레이저를 상기 구조물에 조사하도록 구성된 레이저 공급 장치;를 포함하고, 상기 적어도 하나의 레이저 광원은, 녹색광의 파장 대역 및 나노초 펄스 폭을 가지는 제1 펄스 레이저를 출사하도록 구성된 제1 레이저 광원; 적외선의 파장 대역 및 나노초 펄스 폭을 가지는 제2 펄스 레이저를 출사하도록 구성된 제2 레이저 광원; 적외선의 파장 대역 및 피코초 펄스 폭을 가지는 제3 펄스 레이저를 출사하도록 구성된 제3 레이저 광원; 및 자외선의 파장 대역 및 펨토초 펄스 폭을 가지는 제4 펄스 레이저를 출사하도록 구성된 제4 레이저 광원;을 포함하는 레이저 컷팅 장치를 제공한다.

Description

반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치 {SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME, AND LASER CUTTING APPARATUS FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명의 기술적 사상은 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 제조된 반도체 칩들에 대하여, 반도체 패키지 공정을 수행하여 반도체 패키지를 제조한다. 최근에는 반도체 패키지의 생산 비용을 절감하기 위하여, 웨이퍼 레벨 또는 패널 레벨에서 반도체 패키지 공정을 수행하고, 반도체 패키지 공정을 거친 웨이퍼 레벨 또는 패널 레벨의 구조물을 개별 단위로 분리하는 쏘잉 공정을 수행하는 웨이퍼 레벨 패키지 기술 및 패널 레벨 패키지 기술이 제안되었다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여, 본 개시의 기술적 사상은 반도체 칩들을 몰딩하는 몰딩층을 포함하는 구조물이 탑재된 스테이지; 및 적어도 하나의 레이저 광원을 포함하고, 상기 몰딩층을 절단하기 위한 레이저를 상기 구조물에 조사하도록 구성된 레이저 공급 장치;를 포함하고, 상기 적어도 하나의 레이저 광원은, 녹색광의 파장 대역 및 나노초 펄스 폭을 가지는 제1 펄스 레이저를 출사하도록 구성된 제1 레이저 광원; 적외선의 파장 대역 및 나노초 펄스 폭을 가지는 제2 펄스 레이저를 출사하도록 구성된 제2 레이저 광원; 적외선의 파장 대역 및 피코초 펄스 폭을 가지는 제3 펄스 레이저를 출사하도록 구성된 제3 레이저 광원; 및 자외선의 파장 대역 및 펨토초 펄스 폭을 가지는 제4 펄스 레이저를 출사하도록 구성된 제4 레이저 광원;을 포함하는 레이저 컷팅 장치를 제공한다.
예시적인 실시예들에서, 상기 제1 레이저 광원의 상기 제1 펄스 레이저는 3나노초(ns) 내지 9ns 사이의 펄스 폭 및 10W 내지 150W 사이의 파워를 가진다.
예시적인 실시예들에서, 상기 제2 레이저 광원의 상기 제2 펄스 레이저는 45ns 내지 180ns 사이의 펄스 폭 및 10W 내지 150W 사이의 파워를 가진다.
예시적인 실시예들에서, 상기 제3 레이저 광원의 상기 제3 펄스 레이저는 1.5피코초(ps) 내지 4.5ps 사이의 펄스 폭 및 10W 내지 150W 사이의 파워를 가진다.
예시적인 실시예들에서, 상기 제4 레이저 광원의 상기 제4 펄스 레이저는 450펨토초(fs) 내지 999fs 사이의 펄스 폭 및 10W 내지 150W 사이의 파워를 가진다.
예시적인 실시예들에서, 상기 몰딩층의 두께는 300 마이크로미터(㎛) 내지 1000㎛ 사이일 때, 상기 레이저 컷팅 장치는 상기 제1 펄스 레이저 또는 상기 제2 펄스 레이저를 이용한 1회의 레이저 컷팅 공정으로 상기 몰딩층을 관통하는 절단 영역을 형성하도록 구성된다.
예시적인 실시예들에서, 상기 몰딩층의 두께는 300 마이크로미터(㎛) 내지 1000㎛ 사이일 때, 상기 레이저 컷팅 장치는 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여 상기 몰딩층을 부분적으로 절단하는 레이저 컷팅을 2회 이상 반복하여, 상기 몰딩층을 관통하는 절단 영역을 형성하도록 구성된다.
예시적인 실시예들에서, 상기 레이저 컷팅 장치는, 상기 구조물의 스크라이브 레인을 따라 제1 이동 속도로 레이저를 이동시키면서, 상기 몰딩층의 상면으로부터 상기 몰딩층을 부분 절단하는 제1 레이저 컷팅; 및 상기 구조물의 스크라이브 레인을 따라 제2 이동 속도로 레이저를 이동시키면서, 상기 제1 레이저 컷팅에서 형성된 서브 절단 영역으로부터 상기 몰딩층의 하면을 향해 상기 몰딩층을 더 절단하는 제2 레이저 컷팅;을 순차적으로 수행하도록 구성되되, 상기 제2 이동 속도는 상기 제1 이동 속도보다 작다.
상술한 과제를 해결하기 위하여, 본 개시의 기술적 사상은 반도체 칩들을 몰딩하는 몰딩층을 포함하는 구조물을 캐리어에 부착하는 단계; 및 상기 구조물의 스크라이브 레인을 따라 상기 구조물을 복수의 반도체 패키지들로 분리하는 쏘잉 공정을 수행하는 단계;를 포함하고, 상기 몰딩층의 두께는 300㎛ 내지 1000㎛ 사이이고, 상기 쏘잉 공정을 수행하는 단계는 제1 항의 레이저 컷팅 장치를 이용하여 상기 몰딩층을 적어도 부분적으로 관통하는 절단 영역을 형성하는 레이저 컷팅 단계를 포함하는 패키지의 반도체 패키지의 제조 방법을 제공한다.
예시적인 실시예들에서, 상기 쏘잉 공정을 수행하는 단계에서, 상기 레이저 컷팅 장치는 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여 상기 몰딩층을 관통하는 절단 영역을 형성한다.
예시적인 실시예들에서, 상기 쏘잉 공정을 수행하는 단계는, 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여, 상기 구조물의 상면으로부터 상기 구조물을 부분적으로 절단하는 제1 레이저 컷팅 단계; 및 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여, 상기 제1 레이저 컷팅 단계에서 형성된 서브 절단 영역으로부터 상기 구조물의 하면까지 상기 구조물을 부분적으로 절단하는 제2 레이저 컷팅 단계;를 포함한다.
예시적인 실시예들에서, 상기 제1 레이저 컷팅 단계에서 상기 레이저가 상기 스크라이브 레인을 따라 이동하는 제1 이동 속도는 상기 제2 레이저 컷팅 단계에서 상기 레이저가 상기 스크라이브 레인을 따라 이동하는 제2 이동 속도보다 크다.
예시적인 실시예들에서, 상기 쏘잉 공정을 수행하는 단계는 상기 캐리어에 상기 몰딩층을 관통하는 절단 영역과 연통하는 홈을 형성하는 단계를 더 포함한다.
상술한 과제를 해결하기 위하여, 본 개시의 기술적 사상은 반도체 칩 및 반도체 칩을 몰딩하는 몰딩층을 포함하는 반도체 패키지로서, 상기 반도체 패키지의 상면에 수직한 제1 방향에 있어서, 상기 제1 방향에 대해 제1 사잇각을 형성하도록, 상기 반도체 패키지의 상기 상면으로부터 하방으로 연장된 제1 측벽부; 및 상기 제1 방향에 대해 상기 제1 사잇각보다 작은 제2 사잇각을 형성하도록, 상기 제1 측벽부의 하단으로부터 하방으로 연장된 제2 측벽부;를 포함하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 제1 방향에 대해 제3 사잇각을 형성하도록, 상기 제2 측벽부의 하단으로부터 하방으로 연장된 제3 측벽부; 및 상기 제1 방향에 대해 상기 제3 사잇각보다 작은 제4 사잇각을 형성하도록, 상기 제3 측벽부의 하단으로부터 하방으로 연장된 제4 측벽부;를 더 포함한다.
예시적인 실시예들에서, 상기 몰딩층의 두께는 300㎛ 내지 1000㎛ 사이이다.
상술한 과제를 해결하기 위하여, 본 개시의 기술적 사상은 복수의 반도체 칩; 상기 복수의 반도체 칩 각각에 접하고, 서로 반대된 제1 면 및 제2 면을 가지고, 상기 제1 면으로부터 상기 제2 면까지 연장된 절단 영역을 포함하는 몰딩층; 및 상기 몰딩층의 상기 제1 면에 부착되고, 상기 절단 영역에 연통하는 홈을 포함하는 캐리어;를 포함하는 패키지 구조물을 제공한다.
본 개시의 예시적인 실시예들에 의하면, 레이저를 이용한 쏘잉 공정을 통해 제거되는 영역이 감소될 수 있으므로, 동일한 사이즈의 웨이퍼 또는 패널 형태의 구조물을 이용한 웨이퍼 레벨 또는 패널 레벨 패키지 공정에서 제조 가능한 반도체 패키지의 개수가 증가될 수 있고, 궁극적으로 생산성이 향상될 수 있다.
도 1a 내지 도 1g는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 2a 내지 도 2g는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 3a 및 도 3b는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 4a 및 도 4b는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 5는 본 개시의 예시적인 실시예들에 따른 레이저 컷팅 장치를 나타내는 구성도이다.
도 6은 도 5의 레이저 컷팅 장치를 이용한 피가공물의 레이저 컷팅 공정을 개략적으로 보여주는 도면이다.
도 7 및 도 8은 도 5의 레이저 컷팅 장치를 이용한 레이저 컷팅 공정에 의해 절단된 반도체 패키지의 단면을 개략적으로 보여주는 단면도들이다.
도 9는 도 5의 레이저 컷팅 장치를 이용한 레이저 컷팅 공정에 의해 절단된 반도체 패키지의 단면을 개략적으로 보여주는 단면도들이다.
도 10은 레이저 컷팅 공정의 실험예들에 따라 피가공물에 수행된 레이저 컷팅 공정의 평가 결과를 보여주는 테이블이다.
도 11은 제1 내지 제3 레이저를 이용한 레이저 컷팅 공정에 따른 피가공물의 절단 영역 및 절단면을 보여주는 도면이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1a 내지 도 1g는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 1a을 참조하면, 다수의 반도체 칩들(110)이 형성된 기판(101)을 캐리어(CA)에 부착하고, 상기 기판(101) 상에 재배선 구조체(120)를 형성한다.
예를 들어, 상기 캐리어(CA)는 접착 테이프, 반도체 기판, 유리 기판 등을 포함할 수 있다.
상기 기판(101)은 실리콘(Si), 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘 웨이퍼를 포함할 수 있다.
반도체 칩(110)에는 다양한 종류의 복수의 개별 소자(individual devices)가 형성될 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
재배선 구조체(120)는 재배선 절연층(130) 및 도전성 재배선 패턴(140)을 포함할 수 있다.
재배선 절연층(130)은 기판(101)의 제1 면(103) 상에 차례로 적층된 복수의 절연층을 포함할 수 있다. 예를 들어, 재배선 절연층(130)은 기판(101)의 제1 면(103) 상에 차례로 적층된 제1 절연층(131) 및 제2 절연층(133)을 포함할 수 있다. 도 1a에서 예시된 것과 다르게, 재배선 절연층(130)은 하나의 절연층, 또는 3개 이상의 절연층이 적층된 구조를 가질 수도 있다.
제1 절연층(131) 및 제2 절연층(133) 각각은 절연성 폴리머, 에폭시(epoxy), 또는 이들의 조합으로 형성될 수 있다. 예를 들어, 제1 절연층(131) 및 제2 절연층(133) 각각은 유기 고분자 물질로 구성된 물질막으로부터 형성될 수 있다. 또는, 제1 절연층(131) 및 제2 절연층(133) 각각은 산화물 또는 질화물을 포함할 수 있다. 예를 들어, 제1 절연층(131) 및 제2 절연층(133) 각각은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다. 제1 절연층(131) 및 제2 절연층(133)은 서로 동일한 물질로 형성될 수도 있고, 또는 서로 상이한 물질로 형성될 수도 있다.
도전성 재배선 패턴(140)은 재배선 절연층(130)에 의해 피복될 수 있다. 도전성 재배선 패턴(140)은 반도체 칩(110)의 칩 패드(111)와 외부 연결 단자(170)를 전기적으로 연결시킬 수 있다. 예를 들어, 도전성 재배선 패턴(140)은 제1 도전성 패턴(141) 및 제2 도전성 패턴(143)을 포함할 수 있다.
제1 도전성 패턴(141)은 제1 절연층(131)과 제2 절연층(133) 사이에 개재되고 제1 절연층(131)의 표면을 따라 수평 방향으로 연장된 라인 패턴과, 반도체 칩(110)의 칩 패드(111)를 오픈시키도록 구성된 제1 절연층(131)의 개구부를 통해 연장된 비아 패턴을 포함할 수 있다. 제1 도전성 패턴(141)의 비아 패턴은 제1 절연층(131)의 개구부에 의해 형성된 제1 절연층(131)의 측벽을 따라 연장되며, 제1 도전성 패턴(141)의 라인 패턴을 반도체 칩(110)의 칩 패드(111)에 전기적으로 연결시킬 수 있다.
제2 도전성 패턴(143)은 제1 도전성 패턴(141)의 일부를 오픈시키도록 구성된 제2 절연층(133)의 개구부를 통해 제1 도전성 패턴(141)에 물리적/전기적으로 연결될 수 있다. 예를 들어, 제2 도전성 패턴(143)의 일부는 제2 절연층(133)의 개구부에 의해 형성된 제2 절연층(133)의 측벽을 따라 연장되고, 제2 도전성 패턴(143)의 다른 일부는 제2 절연층(133)의 하부 표면을 따라 연장될 수 있다.
예를 들어, 제1 도전성 패턴(141) 및 제2 도전성 패턴(143) 각각은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru), 또는 이들의 조합을 포함할 수 있다.
예시적인 실시예들에서, 제2 도전성 패턴(143)은 외부 연결 패드로 기능하며, 예를 들어 언더 범프 메탈(under bump metal, UBM)일 수 있다. 제2 도전성 패턴(143) 상에는 외부 연결 단자(170)가 배치될 수 있다.
외부 연결 단자(170)는, 예를 들어 솔더 볼 또는 솔더 범프일 수 있다. 외부 연결 단자(170)는 재배선 구조체(120)의 도전성 재배선 패턴(140)을 통해 반도체 칩(110)의 칩 패드(111)에 전기적으로 연결될 수 있다.
도 1b를 참조하면, 재배선 구조체(120) 상에 외부 연결 단자(170)를 덮는 보호 절연층(180)을 형성한다.
도 1c를 참조하면, 기판(101)의 제1 면(103)이 노출되도록, 기판(101)의 스크라이브 레인을 따라 기판(101)의 제1 면(103) 상의 물질층(들)의 일부분을 제거하는 제1 쏘잉(sawing) 공정을 진행한다. 제1 쏘잉 공정에 의해, 기판(101) 상의 상기 물질층(들)을 관통하는 제1 절단 영역(CR1)이 형성되며, 제1 절단 영역(CR1)을 통해 기판(101)의 제1 면(103)이 부분적으로 노출될 수 있다.
예를 들어, 상기 제1 쏘잉 공정을 통해, 보호 절연층(180)의 일부, 제1 절연층(131)의 일부 및 제2 절연층(133)의 일부가 제거될 수 있다. 또한, 제1 쏘잉 공정은 제1 절연층(131) 및 제2 절연층(133) 외에, 제1 절연층(131) 및/또는 제2 절연층(133) 덮인 금속 패턴 등의 다른 물질을 제거하는 것을 포함할 수 있다.
예시적인 실시예들에서, 상기 제1 쏘잉 공정은 레이저를 이용하여 쏘잉 대상을 제거하는 레이저 컷팅(laser cutting) 공정을 포함할 수 있다. 상기 레이저 컷팅 공정은 도 5를 참조하여 후술되는 레이저 컷팅 장치에 의해 수행될 수 있다. 상기 제1 쏘잉 공정은 1회의 레이저 컷팅으로 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있고, 또는 복수회의 레이저 컷팅을 순차적으로 수행하여 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있다.
일부 예시적인 실시예들에서, 상기 제1 쏘잉 공정은 건식 식각 공정 또는 습식 식각 공정을 포함할 수 있다. 일부 예시적인 실시예들에서, 상기 제1 쏘잉 공정은 플라즈마 쏘잉 장비를 이용한 플라즈마 쏘잉 공정을 포함할 수 있다. 예를 들어, 플라즈마 쏘잉 장비는 식각 가스로부터 플라즈마를 생성하고, 생성된 플라즈마를 쏘잉 대상에 공급할 수 있다. 일부 예시적인 실시예들에서, 상기 제1 쏘잉 공정은 쏘잉 블레이드를 이용하여 쏘잉 대상을 절단하는 공정을 포함할 수 있다.
상기 제1 쏘잉 공정을 진행한 직후, DI 워터(Deionized　water) 등을 이용한 클리닝 공정을 더 수행할 수 있다.
도 1d를 참조하면, 제1 쏘잉 공정을 진행한 이후, 제1 절단 영역(CR1)을 통해 노출된 기판(101)의 일부분을 제거하는 제2 쏘잉 공정을 진행한다. 제2 쏘잉 공정에 의해, 기판(101)에 제1 절단 영역(CR1)과 연통하는 제2 절단 영역(CR2)이 형성될 수 있다. 제2 절단 영역(CR2)은 기판(101)의 제1 면(103)과 제2 면(105) 사이에서 연장되어 기판(101)을 관통할 수 있다. 제2 쏘잉 공정을 통해 기판(101)이 절단되면, 반도체 패키지들(도 1f의 11 참조)은 서로 분리된 상태로 캐리어(CA) 상에 배치될 수 있다. 예를 들어, 반도체 패키지들(11)은 각각 팬-인(fan-in) 구조의 반도체 패키지일 수 있다.
예시적인 실시예들에서, 상기 제2 쏘잉 공정은 레이저를 이용하여 쏘잉 대상인 기판(101)을 절단하는 레이저 컷팅 공정을 포함할 수 있다. 상기 레이저 컷팅 공정은 도 5를 참조하여 후술되는 레이저 컷팅 장치에 의해 수행될 수 있다. 상기 제2 쏘잉 공정은 1회의 레이저 컷팅으로 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있고, 또는 복수회의 레이저 컷팅을 순차적으로 수행하여 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있다.
일부 예시적인 실시예들에서, 상기 제2 쏘잉 공정은 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 장비를 이용한 플라즈마 쏘잉 공정, 및 쏘잉 블레이드를 이용하여 쏘잉 대상인 기판(101)을 절단하는 공정을 포함할 수 있다.
예시적인 실시예들에서, 상기 제2 쏘잉 공정은 레이저 컷팅 공정과, 다른 종류의 쏘잉 공정의 조합을 포함할 수 있다. 예를 들면, 제2 쏘잉 공정은 레이저 컷팅 공정으로 스크라이브 레인 내에서 기판(101)을 소정 깊이만큼 부분 절단하고, 쏘잉 블레이드를 이용하여 스크라이브 레인 내 남아있는 기판(101) 나머지 부분을 절단할 수 있다.
상기 제2 쏘잉 공정을 진행한 직후, DI 워터 등을 이용한 클리닝 공정을 더 수행할 수 있다.
도 1e를 참조하면, 제2 쏘잉 공정을 진행한 이후, 제2 절단 영역(CR2)을 통해 노출된 캐리어(CA)에 홈(GRV)을 형성할 수 있다. 상기 홈(GRV)은 캐리어(CA)를 부분적으로 관통하도록 형성되며, 평면적 관점에서 스크라이브 레인을 따라 연장된 라인 형태일 수 있다. 캐리어(CA)에 홈(GRV)이 형성되면, 후속되는 캐리어(CA)와 반도체 패키지(도 1f의 11 참조)의 분리 단계에서 반도체 패키지(11)의 분리가 보다 용이하게 이루어질 수 있다.
예시적인 실시예들에서, 상기 홈(GRV)은 캐리어(CA)의 두께의 10% 내지 50% 사이의 높이를 가지도록 형성될 수 있다. 예를 들어, 캐리어(CA)의 두께가 110㎛일 때, 홈(GRV)의 높이는 11㎛ 내지 55㎛ 사이일 수 있다. 만약, 홈(GRV)의 높이가 캐리어(CA)의 두께의 10%보다 작으면, 캐리어(CA)와 반도체 패키지(11)의 분리에 홈(GRV)이 기여하는 정도가 미미할 수 있다. 만약, 홈(GRV)의 높이가 캐리어(CA)의 두께의 50%보다 크면, 홈(GRV) 근방에서 캐리어(CA)의 흡착력이 너무 낮아져 캐리어(CA)가 기판(101)으로부터 의도치 않게 분리될 염려가 있다.
예시적인 실시예들에서, 상기 홈(GRV)은 레이저를 이용한 레이저 컷팅 공정을 통해 형성될 수 있다. 캐리어(CA)가 투명한 소재로 이루어진 경우 레이저 흡수율이 상대적으로 작기 때문에, 상기 기판(101)을 절단하기 위한 제2 쏘잉 공정과 비교하여, 보다 더 높은 출력의 레이저를 이용하거나 레이저 조사 시간을 늘릴 수 있다.
예시적인 실시예들에서, 상기 홈(GRV)은 도 1d를 참조하여 설명된 제2 쏘잉 단계에서 제2 절단 영역(CR2)과 함께 형성될 수도 있다.
도 1f를 도 1e와 함께 참조하면, 캐리어(CA)에 홈(GRV)을 형성한 이후, 보호 절연층(180)을 제거할 수 있다.
도 1g를 참조하면, 반도체 패키지들(11)을 캐리어(CA)로부터 분리한다. 예를 들어, 제1 및 제2 절단 영역(CR1 및 CR2)에 의해 분리된 반도체 패키지들(11)은 소정의 픽업 장치에 의해 들어올려져 캐리어(CA)로부터 분리될 수 있다.
본 개시의 예시적인 실시예들에 의하면, 웨이퍼 단위로 제조된 패키지를 개별 단위의 패키지들로 절단하기 위한 쏘잉 공정의 적어도 일부를 레이저 컷팅 공정을 이용함으로써, 쏘잉 공정 시 제거되는 절단 영역의 폭을 매우 낮은 수준으로 줄일 수 있다. 예를 들어, 절단 영역의 폭은 20 마이크로미터(㎛) 이하, 10㎛ 이하로 매우 작을 수 있다. 쏘잉 공정을 통해 제거되는 영역이 줄어들기 때문에, 반도체 패키지 제조 공정의 생산성을 향상시킬 수 있다.
한편, 다른 예시적인 실시예들에서, 도 1d를 참조하여 설명된 제2 쏘잉 단계에서, 레이저 컷팅 공정으로 기판(101)을 소정 깊이만큼 부분 절단한 이후, 다이싱 필름과 같은 필름 형태의 캐리어(CA)를 늘려 기판(101)을 더 절단하는 브레이킹 공정(스트레칭 공정)을 더 수행할 수도 있다.
한편, 다른 예시적인 실시예들에서, 도 1a 내지 도 1g에서는 기판(101)의 제1 면(103)으로부터 쏘잉 공정이 진행되는 것으로 설명되었으나, 이와 다르게 기판(101)의 제2 면(105)으로부터 쏘잉 공정을 수행할 수도 있다. 이 경우, 캐리어(CA)는 기판(101)의 제2 면(105)이 아닌 재배선 구조체(120)에 부착될 수 있고, 쏘잉 공정은 기판(101)의 제2 면(105) 상에 기판(101)의 일부를 제거하는 제1 공정과, 상기 제1 공정에서 형성된 절단 영역을 통해 노출된 재배선 구조체(120)의 일부를 제거하는 제2 공정이 차례로 진행될 수 있다.
또한, 다른 예시적인 실시예들에서, 도 1a 내지 도 1g를 참조하여 설명된 것과 다르게, 기판(101)의 스크라이브 레인 상에는 재배선 절연층(130) 등의 물질막이 형성되지 않을 수 있다. 이 경우 재배선 절연층(130)에 제1 절단 영역(CR1)을 형성하기 위한 상기 제1 쏘잉 공정은 생략될 수 있다.
도 2a 내지 도 2g는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
이하에서, 도 2a 내지 도 2g를 참조하여 팬-아웃 구조의 반도체 패키지를 제조하는 방법을 설명하기로 하며, 앞서 도 1a 내지 도 1g를 참조하여 설명된 내용과의 차이점을 중심으로 설명한다.
도 2a 참조하면, 반도체 칩들(110)을 몰딩하는 몰딩층(190)을 형성하여, 패널 형태의 구조물을 형성한다. 상기 몰딩층(190)은 칩 패드(111)가 마련된 반도체 칩(110)의 일 표면을 외부에 노출시킬 수 있다. 예를 들어, 몰딩층(190)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)로 형성될 수 있다. 예를 들어, 에폭시 수지에 실리카가 함유된 EMC로 형성될 수 있다. 물론, 몰딩층(190)은 에폭시 몰딩 컴파운드에 한정되지 않고 다양한 물질, 예를 들어, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다. 예컨대, 몰딩층(190)은 300㎛ 내지 1000㎛ 사이의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다.
몰딩층(190)을 형성한 이후, 상기 패널 형태의 구조물을 캐리어(CA) 상에 부착하고, 몰딩층(190) 및 상기 반도체 칩들(110) 상에 재배선 구조체(120)를 형성한다.
도 2b를 참조하면, 재배선 구조체(120) 상에 외부 연결 단자(170)를 덮는 보호 절연층(180)을 형성한다.
도 2c를 참조하면, 몰딩층(190)의 제1 면(193)이 노출되도록, 스크라이브 레인을 따라 몰딩층(190)의 제1 면(193) 상의 물질층(들)의 일부분을 제거하는 제1 쏘잉 공정을 진행한다. 제1 쏘잉 공정에 의해, 몰딩층(190)의 제1 면(193) 상의 상기 물질층(들)을 관통하는 제1 절단 영역(CR1)이 형성되며, 제1 절단 영역(CR1)을 통해 몰딩층(190)의 제1 면(193)이 부분적으로 노출될 수 있다.
예시적인 실시예들에서, 상기 제1 쏘잉 공정은 레이저를 이용하여 쏘잉 대상을 제거하는 레이저 컷팅 공정을 포함할 수 있다. 상기 레이저 컷팅 공정은 도 5를 참조하여 후술되는 레이저 컷팅 장치에 의해 수행될 수 있다. 상기 제1 쏘잉 공정은 1회의 레이저 컷팅으로 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있고, 또는 복수회의 레이저 컷팅을 순차적으로 수행하여 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있다.
일부 예시적인 실시예들에서, 상기 제1 쏘잉 공정은 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 공정, 또는 쏘잉 블레이드를 이용한 공정 중 적어도 하나를 포함할 수 있다.
도 2d를 참조하면, 제1 쏘잉 공정을 진행한 이후, 몰딩층(190)을 절단하는 제2 쏘잉 공정을 진행한다. 제2 쏘잉 공정에 의해, 몰딩층(190)에 제1 절단 영역(CR1)과 연통하는 제2 절단 영역(CR2)이 형성될 수 있다. 제2 절단 영역(CR2)은 몰딩층(190)의 제1 면(193)과 제2 면(195) 사이에서 연장되어 몰딩층(190)을 관통할 수 있다. 제2 쏘잉 공정을 통해 몰딩층(190)이 절단되면, 반도체 패키지들(도 2f의 12 참조)은 서로 분리된 상태로 캐리어(CA) 상에 배치될 수 있다. 예를 들어, 반도체 패키지들(12)은 각각 팬-아웃(fan-out) 구조의 반도체 패키지일 수 있다.
예시적인 실시예들에서, 상기 제2 쏘잉 공정은 레이저를 이용하여 쏘잉 대상인 몰딩층(190)을 절단하는 레이저 컷팅 공정을 포함할 수 있다. 상기 레이저 컷팅 공정은 도 5를 참조하여 후술되는 레이저 컷팅 장치에 의해 수행될 수 있다. 상기 제2 쏘잉 공정은 1회의 레이저 컷팅으로 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있고, 또는 복수회의 레이저 컷팅을 순차적으로 수행하여 쏘잉 대상에 대한 절단을 완료하는 공정일 수도 있다.
일부 예시적인 실시예들에서, 상기 제2 쏘잉 공정은 레이저 컷팅 공정, 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 공정, 또는 쏘잉 블레이드를 이용한 공정 중 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 상기 제2 쏘잉 공정은 레이저 컷팅 공정과, 다른 종류의 쏘잉 공정의 조합을 포함할 수 있다. 예를 들면, 제2 쏘잉 공정은 레이저 컷팅 공정으로 스크라이브 레인 내에서 몰딩층(190)을 소정 깊이만큼 부분 절단하고, 쏘잉 블레이드를 이용하여 스크라이브 레인 내 남아있는 몰딩층(190)의 나머지 부분을 절단할 수 있다. 또는, 레이저 컷팅 공정으로 스크라이브 레인 내에서 몰딩층(190)을 소정 깊이만큼 부분 절단한 이후, 다이싱 필름과 같은 필름 형태의 캐리어(CA)를 늘려 남아있는 부분을 더 절단하는 브레이킹 공정(스트레칭 공정)을 더 수행할 수도 있다.
도 2e를 참조하면, 제2 쏘잉 공정을 진행한 이후, 제2 절단 영역(CR2)을 통해 노출된 캐리어(CA)에 홈(GRV)을 형성할 수 있다. 상기 홈(GRV)은 캐리어(CA)를 부분적으로 관통하도록 형성되며, 평면적 관점에서 스크라이브 레인을 따라 연장된 라인 형태일 수 있다. 캐리어(CA)에 홈(GRV)이 형성되면, 후속되는 캐리어(CA)와 반도체 패키지(도 2f의 12 참조)의 분리 단계에서 반도체 패키지(12)의 분리가 보다 용이하게 이루어질 수 있다. 예시적인 실시예들에서, 상기 홈(GRV)은 캐리어(CA)의 두께의 10% 내지 50% 사이의 높이를 가지도록 형성될 수 있다.
예시적인 실시예들에서, 상기 홈(GRV)은 도 2d를 참조하여 설명된 제2 쏘잉 단계에서 제2 절단 영역(CR2)과 함께 형성될 수도 있다.
도 2f를 도 2e와 함께 참조하면, 캐리어(CA)에 홈(GRV)을 형성한 이후, 보호 절연층(180)을 제거할 수 있다.
도 2g를 참조하면, 반도체 패키지들(12)을 캐리어(CA)로부터 분리한다. 예를 들어, 제1 및 제2 절단 영역(CR1 및 CR2)에 의해 분리된 반도체 패키지들(12)은 소정의 픽업 장치에 의해 들어올려져 캐리어(CA)로부터 분리될 수 있다.
도 3a 및 도 3b는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
이하에서, 도 3a 및 도 3b를 참조하여 팬-아웃 구조의 반도체 패키지를 제조하는 방법을 설명하기로 하며, 앞서 도 2a 내지 도 2g를 참조하여 설명된 내용과의 차이점을 중심으로 설명한다.
도 3a를 참조하면, 도 2c의 결과물에 대해 몰딩층(190)의 제1 면(193)으로부터 몰딩층(190)을 부분적으로 관통하는 제2 절단 영역(CR2a)을 형성하기 위한 제2 쏘잉 공정을 수행한다. 상기 제2 쏘잉 공정은 레이저를 이용하여 쏘잉 대상인 몰딩층(190)을 절단하는 레이저 컷팅 공정, 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 공정, 또는 쏘잉 블레이드를 이용한 공정 중 적어도 하나를 포함할 수 있다.
도 3b를 도 3a와 함께 참조하면, 제2 쏘잉 공정을 수행한 이후, 캐리어(CA)를 제거하고, 몰딩층(190)의 제2 면(195)으로부터 몰딩층(190)을 부분적으로 관통하는 제3 절단 영역(CR3)을 형성하기 위한 제3 쏘잉 공정을 수행한다. 제3 절단 영역(CR3)은 제2 절단 영역(CR2a)과 연통하도록 형성될 수 있다. 제3 쏘잉 공정을 통해 몰딩층(190)이 스크라이브 레인을 따라 절단되면, 반도체 패키지들(13)은 서로 분리될 수 있다. 상기 제3 쏘잉 공정은 레이저를 이용하여 쏘잉 대상인 몰딩층(190)을 절단하는 레이저 컷팅 공정, 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 공정, 또는 쏘잉 블레이드를 이용한 공정 중 적어도 하나를 포함할 수 있다.
도 4a 및 도 4b는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
이하에서, 도 4a 및 도 4b를 참조하여 팬-아웃 구조의 반도체 패키지를 제조하는 방법을 설명하기로 하며, 앞서 도 2a 내지 도 2g를 참조하여 설명된 내용과의 차이점을 중심으로 설명한다.
도 4a를 참조하면, 도 2c의 결과물에 대해 몰딩층(190)의 제1 면(193)으로부터 몰딩층(190)을 부분적으로 관통하는 제2 절단 영역(CR2b)을 형성하기 위한 제2 쏘잉 공정을 수행한다. 상기 제2 쏘잉 공정은 레이저를 이용하여 쏘잉 대상인 몰딩층(190)을 절단하는 레이저 컷팅 공정, 건식 식각 공정, 습식 식각 공정, 플라즈마 쏘잉 공정, 또는 쏘잉 블레이드를 이용한 공정 중 적어도 하나를 포함할 수 있다.
도 4b를 도 4a와 함께 참조하면, 제2 쏘잉 공정을 수행한 이후, 캐리어(CA)를 제거하고, 캐리어(CA)가 제거되어 노출된 몰딩층(190)의 표면에 대한 백 그라인딩 공정을 수행할 수 있다. 백 그라인딩 공정은 몰딩층(190)의 제2 면(195a)을 통해 제2 절단 영역(CR2b)이 노출될 때까지 수행될 수 있다. 백 그라인딩 공정을 통해 제2 절단 영역(CR2b)은 몰딩층(190)을 관통하게 되며, 반도체 패키지들(14)은 서로 분리될 수 있다.
도 5는 본 개시의 예시적인 실시예들에 따른 레이저 컷팅 장치(500)를 나타내는 구성도이다. 도 6은 도 5의 레이저 컷팅 장치(500)를 이용한 피가공물(WP)의 레이저 컷팅 공정을 개략적으로 보여주는 도면이다.
도 5 및 도 6를 참조하면, 레이저 컷팅 장치(500)는 피가공물(WP)이 탑재된 스테이지(510) 및 레이저 컷팅 공정을 위한 레이저(LB)를 공급하는 레이저 공급 장치(520)를 포함할 수 있다.
스테이지(510)는 레이저(LB)를 이용하여 처리되는 피가공물(WP)을 지지할 수 있다. 예시적인 실시예들에서, 스테이지(510)는 피가공물(WP)을 진공압을 이용하여 지지하도록 구성된 진공 척일 수 있다. 또는, 스테이지(510)는 피가공물(WP)을 정전기력(electrostatic force)을 이용하여 지지하도록 구성된 정전 척이거나, 피가공물(WP)을 물리적으로 지지하는 클램프 수단을 포함하는 척일 수도 있다.
스테이지(510)는 스테이지(510)의 이동 및 회전을 위한 스테이지 구동부를 포함할 수도 있다. 레이저(LB)를 이용하여 피가공물(WP)이 처리되는 동안에, 상기 스테이지(510)는 상기 스테이지 구동부에 포함된 액츄에이터에 의해 피가공물(WP)을 지지한 상태로 이동 및/또는 회전하도록 구성될 수 있다.
레이저 공급 장치(520)는 적어도 하나의 레이저 광원(521)과 광학계(529)를 포함할 수 있다. 광학계(529)는 예를 들어, 전달 광학부(523), 및 집광 렌즈부(524)를 포함할 수 있다.
레이저 광원(521)은 레이저를 출사할 수 있다. 레이저 공급 장치(520)에는 하나의 레이저 광원이 구비될 수도 있고, 복수의 레이저 광원이 구비될 수도 있다. 레이저 광원(521)에서 출사된 레이저(LB)는 전달 광학부(523)를 통해 집광 렌즈부(524)에 도달할 수 있다. 상기 전달 광학부(523)는, 예를 들어, 반사 미러, 스플리터, 광학 필터 등을 포함할 수 있다. 집광 렌즈부(524)는 피가공물(WP) 내부에 레이저(LB)가 집광시킬 수 있다. 집광 렌즈부(524)는 피가공물(WP) 내부에 레이저(LB)가 집광되는 집광점의 위치가 제어될 수 있도록, 집광 렌즈부(524)는 소정의 액츄에이터에 연결되어 이동하도록 구성될 수 있다.
레이저 공급 장치(520)는 액츄에이터와 같은 소정의 구동수단에 연결되어, 이동 및 회전하도록 구성될 수 있다. 예를 들어, 레이저 공급 장치(520)는 스테이지(510) 상에서 수평 방향(X 방향 및/또는 Y 방향)으로 이동하여, 피가공물(WP)에 조사되는 레이저의 위치를 변경시킬 수 있다. 예를 들어, 레이저 공급 장치(520)는 수직 방향(Z방향)으로 이동하여, 피가공물(WP)에 조사되는 레이저의 집광점을 조절할 수 있다.
구체적으로 도시되지 않았으나, 레이저 컷팅 장치(500)는 레이저 컷팅 장치(500)를 이용한 레이저 컷팅 공정을 전반적으로 제어하기 위한 제어부를 포함할 수 있다. 예를 들어, 상기 제어부는 레이저 컷팅 공정에 관련된 각종 프로그래밍 명령들(programming instructions)이 저장된 메모리와, 상기 메모리에 저장된 프로그래밍 명령들 및 외부에서 제공된 신호를 처리하도록 구성된 마이크로 프로세서, CPU, GPU 등의 프로세서를 포함할 수 있다.
레이저 컷팅 장치(500)는 피가공물(WP)에 대한 레이저 컷팅을 수행하기 위해, 레이저(LB)에 관련된 각종 파라미터들을 조절하도록 구성될 수 있다. 예컨대, 레이저 컷팅 장치(500)는 레이저(LB)의 스폿 사이즈(또는, 스폿의 지름), 파장, 펄스 폭(또는, 펄스 지속 시간), 출력, 주파수 등을 제어할 수 있다. 레이저 컷팅 장치(500)는 레이저(LB)의 각종 파라미터, 레이저(LB)의 집광 위치, 풀컷에 도달하기까지 수행되는 레이저 컷팅의 횟수, 피가공물(WP)에 조사되는 레이저(LB)의 이동 속도 등을 조절하여, 피가공물(WP)의 절단면의 프로파일을 조절할 수 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)에 의해 공급된 레이저(LB)는 적외선　레이저, 이산화탄소　레이저, 녹색　레이저, 자외선 레이저 중 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)에 의해 공급된 레이저(LB)는 나노초 펄스 레이저(Nano-Second Pulsed Laser)(예를 들어, 1나노초(ns) 내지 999ns 사이의 펄스 폭을 가지는 레이저), 피코초 펄스 레이저(Pico-second Pulsed Laser)(예를 들어, 1피코초(ps) 내지 999ps 사이의 펄스 폭을 가지는 레이저), 및 펨토초 펄스 레이저(Femto-second Pulsed Laser)(예를 들어, 1펨토초(fs) 내지 999fs 사이의 펄스 폭을 가지는 레이저) 중 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)에 의해 공급된 레이저(LB)의 평균 출력은 10W 내지 150W 사이일 수 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)에 의해 공급된 레이저(LB)의 주파수는 30kHz 내지 1000kHz 사이일 수 있다.
한편, 레이저 공급 장치(520)는 피가공물의 재료 및 두께 등에 따라 레이저(LB)의 각종 파라미터를 조절하도록 구성될 수 있다. 예를 들면, 레이저 공급 장치(520)는 300㎛ 내지 1000㎛ 사이의 두께를 가지는 EMC로 형성된 몰딩층(도 2d의 190 참조)을 절단하기 위해, 나노초 펄스 폭(예를 들어, 수 나노초(10-9 second) 내지 수백 나노초의 펄스 폭) 및 녹색광의 파장 대역(예를 들어, 500nm 내지 550nm 사이의 파장)의 조건을 만족하는 레이저(LB)를 출력하도록 구성될 수 있다. 레이저 컷팅 장치(500)는 반도체 패키지 제조 공정 중 피가공물(WP)의 일부를 제거하여, 평면적 관점에서 홀 또는 라인 형태(예를 들어, X 방향 또는 Y방향으로 연장된 형태)의 절단 영역을 형성할 수 있다. 또한, 레이저 컷팅 장치(500)는 피가공물(WP)의 상면으로부터 하면까지 피가공물(WP)을 완전히 절단하도록 구성될 수도 있고, 피가공물(WP)을 부분적으로 절단할 수도 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)는 반도체 패키지를 구성하는 몰딩층에 형성된 비아 홀을 형성하는데 이용될 수 있다.
예시적인 실시예들에서, 레이저 컷팅 장치(500)는 반도체 패키지 제조 공정 중 피가공물(WP)을 스크라이브 레인(SL)을 따라 절단하는 쏘잉 공정을 수행하도록 구성될 수 있다. 예를 들면, 레이저 컷팅 장치(500)는 팬-아웃 또는 팬-인과 같은 웨이퍼 레벨 패키지 공정에서 웨이퍼 레벨로 제조된 구조물을 개별 패키지 단위로 분리하기 위한 쏘잉 공정을 수행하거나, 패널 레벨 패키지 공정에서 패널 레벨로 제조된 패널 형태의 구조물을 개별 패키지 단위로 분리하기 위한 쏘잉 공정을 수행하도록 구성될 수 있다. 예를 들어, 레이저 컷팅 장치(500)는 앞서 도 1a 내지 도 1g를 참조하여 설명된 바와 같이 실리콘 웨이퍼로 형성된 기판 및/또는 기판 상의 재배선 절연층을 절단하도록 구성될 수도 있고, 앞서 도 2a 내지 도 2g를 참조하여 설명된 바와 같이 몰딩층 및/또는 몰딩층 상의 재배선 절연층을 절단하도록 구성될 수도 있다.
물론, 레이저 컷팅 장치(500)의 용도가 위에서 언급된 반도체 패키지의 제조에 한정되는 것은 아니며, 레이저 컷팅 장치(500)는 칩 퍼스트(chip first) 방식으로 제조된 반도체 패키지, 칩 라스트(chip last) 방식으로 제조된 반도체 패키지, 패널 레벨 반도체 패키지, 시스템 인 패키지 구조의 반도체 패키지 등의 제조 시 각 반도체 패키지를 구성하는 각종 물질 또는 구조에 대한 레이저 컷팅을 수행할 수 있다.
레이저 컷팅 장치(500)는 피가공물(WP)의 스크라이브 레인(SL)을 따라 레이저(LB)를 이동시키면서 피가공물(WP)을 절단하도록 구성될 수 있다. 예를 들어, 레이저 공급 장치(520)를 고정시킨 상태에서 피가공물(WP)에 레이저(LB)를 조사하되, 스테이지(510)는 피가공물(WP)의 스크라이브 레인(SL)을 따라 레이저(LB)가 조사될 수 있도록 수평 방향(예를 들어, X 방향 및/또는 Y방향)으로 이동할 수 있다. 또는, 스테이지(510)를 고정시킨 상태에서, 레이저 공급 장치(520)는 피가공물(WP)의 스크라이브 레인(SL)을 따라 수평 방향(예를 들어, X 방향 및/또는 Y방향)으로 이동하면서 피가공물(WP)에 레이저(LB)를 공급할 수도 있다. 물론, 피가공물(WP)의 스크라이브 레인(SL)을 따라 피가공물(WP)을 절단하기 위해, 레이저 공급 장치(520)의 이동 및 스테이지(510)의 이동이 함께 병행될 수도 있다.
레이저 컷팅 공정 시, 피가공물(WP)의 스크라이브 레인(SL)을 따라 수평 방향(X 방향 및/또는 Y 방향)으로 이동하는 레이저(LB)의 이동 속도를 피드 속도(feed speed)로 정의할 때, 레이저 컷팅 장치(500)는 20mm/s 내지 1000mm/s 사이의 피드 속도로 피가공물(WP)에 레이저(LB)를 공급할 수 있다.
레이저 컷팅 장치(500)는 피드 속도를 제어하여, 피가공물(WP)의 절단 속도(또는, 단위 시간당 절단량)를 조절할 수 있다. 예컨대, 피가공물(WP)에 대한 레이저 가공 능력을 높일 필요가 있을 때에는 피드 속도를 낮추고, 피가공물(WP)에 대한 레이저 가공 능력을 낮출 필요가 있을 때에는 피드 속도를 높일 수 있다. 상기 피드 속도를 조절하기 위해, 스테이지(510)의 수평 이동 속도 및/또는 레이저 공급 장치(520)의 수평 이동 속도를 제어할 수 있다.
레이저 컷팅 장치(500)는 피가공물(WP)을 완전히 절단하는 풀컷(full-cut)에 도달하기까지 수행되는 레이저 컷팅의 횟수를 조절하도록 구성될 수 있다. 예를 들면, 레이저 컷팅 장치(500)는 1회의 레이저 컷팅만으로 피가공물(WP)을 완전히 절단할 수도 있다. 또는, 레이저 컷팅 장치(500)는 피가공물(WP)을 부분 절단하는 레이저 컷팅을 2회 이상 반복하여 피가공물(WP)을 완전히 절단하도록 구성될 수 있다.
예를 들어, 레이저 컷팅 장치(500)는 3회의 레이저 컷팅을 차례로 수행하여 피가공물(WP)을 완전히 절단하도록 구성될 수도 있다. 이 경우, 레이저 컷팅 장치(500)는, 피가공물(WP)의 상면으로부터 피가공물(WP)을 부분적으로 절단하는 제1 레이저 컷팅, 제1 레이저 컷팅에 의해 형성된 절단 영역으로부터 피가공물(WP)을 더 절단하는 제2 레이저 컷팅, 제2 레이저 컷팅에 의해 형성된 절단 영역으로부터 피가공물(WP)의 하면까지 피가공물(WP)을 더 절단하는 제3 레이저 컷팅을 순차적으로 수행하여, 피가공물(WP)을 완전히 절단할 수 있다. 상기 제1 내지 제3 레이저 컷팅은 모두 피가공물(WP)의 스크라이브 레인(SL)을 따라 레이저(LB)를 이동시키면서 수행되며, 상기 제1 내지 제3 레이저 컷팅이 수행되는 동안 레이저(LB)의 이동 경로는 동일할 수 있다.
복수회의 레이저 컷팅을 순차적으로 수행하여 피가공물(WP)을 완전히 절단하는 경우, 절단 영역의 폭을 보다 균일하고 낮은 수준으로 제어할 수 있다. 또한, 복수회의 레이저 컷팅을 순차적으로 수행하여 피가공물(WP)을 완전히 절단하는 경우, 피가공물(WP)의 코너부(피가공물(WP)의 절단되어 형성되는 두 측벽이 만나는 부분)가 여러 번 가공되면서, 상방에서 보았을 때 피가공물(WP)의 코너부가 보다 라운드지게 가공될 수 있어, 크랙 등의 손상 감소에 유리하다.
또한, 복수회의 레이저 컷팅을 통해 피가공물(WP)을 완전히 절단하는 경우, 개개의 레이저 컷팅을 수행하기 위한 조건(예를 들어, 레이저(LB)의 각종 파라미터, 및 피드 속도)은 레이저 컷팅의 순번에 따라 조절될 수 있다.
나아가, 레이저 컷팅 공정으로 피가공물(WP)이 부분적으로 절단된 이후에, 피가공물(WP)의 남아있는 부분을 절단하기 위해 레이저 컷팅 장치(500)를 이용한 레이저 컷팅 공정과는 상이한 종류의 쏘잉 공정(예를 들어, 블레이드를 이용한 쏘잉 공정)을 더 수행할 수도 있다. 또는, 레이저 컷팅 공정으로 피가공물(WP)을 부분적으로 절단한 이후에, 피가공물(WP)의 남아있는 부분을 절단하기 위해 피가공물(WP)이 부착된 다이싱 필름을 늘려 남아있는 부분을 더 절단하는 브레이킹 공정(스트레칭 공정)을 더 수행할 수도 있다.
본 개시의 실시예들에 의하면, 레이저 컷팅 장치(500)는 레이저(LB)를 이용하여 쏘잉 공정을 수행하므로, 매우 좁은 선폭(즉, 레이저(LB)에 의해 제거된 영역의 수평 폭)으로 피가공물(WP)을 절단할 수 있다. 예를 들어, 레이저 컷팅 장치(500)는 100 ㎛ 이하의 선폭으로 피가공물(WP)을 절단할 수 있다. 예를 들어, 레이저 컷팅 장치(500)는 1㎛ 내지 100㎛ 사이, 또는 1㎛ 내지 50㎛ 사이의 선폭으로 피가공물(WP)을 절단할 수 있다.
도 7 및 도 8은 도 5의 레이저 컷팅 장치(500)를 이용한 레이저 컷팅 공정에 의해 절단된 반도체 패키지들(30, 30a)의 단면을 개략적으로 보여주는 단면도들이다.
도 7 및 도 8은 각각 1회의 레이저 컷팅에 의해 절단된 반도체 패키지(30, 30a)의 단면을 개략적으로 보여준다. 도 7 및 도 8은 각각 반도체 패키지(30, 30a) 전체의 절단 모습, 또는 반도체 패키지(30, 30a)의 일 구성요소(예를 들어, 몰딩층(도 2d의 190 참조))의 절단 모습에 해당할 수 있다.
도 7를 참조하면, 레이저 컷팅에 의해 형성된 절단 영역(321)은 하부로 갈수록 수평 방향에 따른 폭이 좁아지는 테이퍼 형태이며, 레이저 컷팅에 의해 형성된 반도체 패키지(30)의 측벽(311)은 경사를 가질 수 있다. 예를 들면, 반도체 패키지(30)의 측벽(311)은 그 상면(391)으로부터 하면(393)까지 경사지게 연장될 수 있다. 반도체 패키지(30)의 측벽(311)이 경사지게 형성됨에 따라, 반도체 패키지(30)의 상면(391)의 평면적은 반도체 패키지(30)의 하면(393)의 평면적 보다 작을 수 있고, 반도체 패키지(30)의 수직 단면은 도시된 바와 같이 사다리꼴 형태를 가질 수 있다.
본 개시에서, 레이저 컷팅에 의해 생성된 피가공물의 절단면의 상단과 하단 사이의 수평 거리를 슬로프 갭(Gap)으로 정의된다. 예를 들어, 반도체 패키지(30)의 측벽(311)의 슬로프 갭(Gap)은 1㎛ 내지 20㎛ 사이일 수 있다.
절단 영역(321)이 하부로 갈수록 수평 폭이 좁아지는 테이퍼 형태인 경우, 이웃하는 반도체 패키지들(30)의 측벽 상단 사이의 간격이 측벽 하단 사이의 간격보다 크기 때문에, 픽업 장치를 이용하여 반도체 패키지들(30)을 캐리어(CA)로부터 분리하는 과정에서 반도체 패키지들(30) 간의 충돌을 방지할 수 있다.
도 8을 참조하면, 반도체 패키지(30a)의 측벽은 반도체 패키지(30a)의 상면(391)에 수직한 수직 방향(Z방향)과 이루는 사잇각이 서로 다른 2이상의 측벽부를 포함할 수 있다. 예를 들면, 반도체 패키지(30a)의 측벽은 수직 방향(Z방향)에 대해 제1 사잇각(θ1)을 이루도록 상기 반도체 패키지(30a)의 상면(391)으로부터 반도체 패키지(30a)의 하면(393)을 향해 하방으로 연장된 제1 측벽부(331)와, 수직 방향(Z방향)에 대해 제1 사잇각(θ1)보다 작은 제2 사잇각(θ2)을 이루도록 상기 제1 측벽부(331)의 하단으로부터 반도체 패키지(30a)의 하면(393)을 향해 하방으로 연장된 제2 측벽부(332)를 포함할 수 있다.
레이저 컷팅을 위한 레이저가 피가공물의 상면(391)에 조사되면, 피가공물에 흡수되는 레이저의 에너지가 임계치에 도달하는 동안에는 상대적으로 큰 폭을 갖는 제1 서브 절단 영역(341)이 피가공물의 상부에 형성되고, 이후 레이저의 에너지 밀도가 임계치를 넘어서면 상대적으로 작은 폭을 갖는 제2 서브 절단 영역(342)이 피가공물의 하부에 형성될 수 있다. 물론, 도 8에 예시된 반도체 패키지(30a)를 형성하기 위해, 제1 서브 절단 영역(341)을 형성하기 위한 레이저 컷팅과 제2 서브 절단 영역(342)을 형성하기 위한 레이저 컷팅을 2회로 나누어 수행할 수도 있다.
반도체 패키지(30, 30a)의 절단 형태는 피가공물의 재료 및 두께, 레이저의 각종 파라미터(예를 들어, 레이저(LB)의 스폿 사이즈(또는, 스폿의 지름), 파장, 펄스 폭, 출력, 주파수 등) 등에 의해 조절될 수 있다.
본 개시의 예시적인 실시예들에 의하면, 레이저 컷팅 장치(500)는 EMC를 포함하고 적어도 300㎛ 보다 큰 두께를 갖는 몰딩층(도 2d의 190 참조)을 1회의 레이저 컷팅으로 완전 절단하기 위하여, 녹색광의 파장 대역을 가지고 나노초 펄스 폭을 가지는 레이저를 이용할 수 있다. 만일, 나노초 보다 적은 펄스 폭을 갖는 레이저, 예를 들어 피코초 레이저 또는 펨토초 레이저를 이용하는 경우, 1회 레이저 가공으로 절단 가능한 깊이가 300㎛ 보다 큰 두께를 갖는 몰딩층을 완전 절단하기에는 부족할 수 있다.
도 9는 도 5의 레이저 컷팅 장치(500)를 이용한 레이저 컷팅 공정에 의해 절단된 반도체 패키지(30b)의 단면을 개략적으로 보여주는 단면도들이다.
도 9는 순차적으로 진행된 3회의 레이저 컷팅에 의해 절단된 반도체 패키지(30b)의 단면을 개략적으로 보여준다. 도 9는 반도체 패키지(30b) 전체가 절단된 단면, 또는 반도체 패키지(30b)의 일 구성요소(예를 들어, 몰딩층(도 2d의 190 참조))가 절단된 단면에 해당할 수 있다.
도 9을 참조하면, 피가공물은 피가공물의 상면(391)으로부터 피가공물을 부분적으로 절단하는 제1 레이저 컷팅, 제1 레이저 컷팅에 의해 형성된 제1 서브 절단 영역(361)으로부터 피가공물을 더 절단하는 제2 레이저 컷팅, 제2 레이저 컷팅에 의해 형성된 제2 서브 절단 영역(362)으로부터 피가공물의 하면(393)까지 피가공물을 절단하는 제3 레이저 컷팅이 순차적으로 수행되어 절단될 수 있다. 제1 레이저 컷팅에 의해 형성된 제1 서브 절단 영역(361), 제2 레이저 컷팅에 의해 형성된 제2 서브 절단 영역(362), 및 제3 레이저 컷팅에 의해 형성된 제3 서브 절단 영역(363)은 피가공물을 수직 방향으로 관통하는 절단 영역을 형성할 수 있다.
반도체 패키지(30b)의 측벽은 제1 내지 제6 측벽부(351, 352, 353, 354, 355, 356)를 포함할 수 있다. 제1 측벽부(351)는 수직 방향(Z방향)에 대해 제1 사잇각을 이루도록 반도체 패키지(30b)의 상면(391)으로부터 하방으로 연장될 수 있고, 제2 측벽부(352)는 수직 방향(Z방향)에 대해 제2 사잇각을 이루도록 제1 측벽부(351)의 하단으로부터 하방으로 연장될 수 있고, 제3 측벽부(353)는 수직 방향(Z방향)에 대해 제3 사잇각을 이루도록 제2 측벽부(352)의 하단으로부터 하방으로 연장될 수 있고, 제4 측벽부(354)는 수직 방향(Z방향)에 대해 제4 사잇각을 이루도록 제3 측벽부(353)의 하단으로부터 하방으로 연장될 수 있고, 제5 측벽부(355)는 수직 방향(Z방향)에 대해 제5 사잇각을 이루도록 제4 측벽부(354)의 하단으로부터 하방으로 연장될 수 있고, 제6 측벽부(356)는 수직 방향(Z방향)에 대해 제6 사잇각을 이루도록 제5 측벽부(355)의 하단으로부터 반도체 패키지(30b)의 하면(393)까지 연장될 수 있다.
제1 측벽부(351) 및 제2 측벽부(352)는 제1 레이저 컷팅에 의해 형성된 표면으로, 제1 측벽부(351)의 제1 사잇각은 제2 측벽부(352)의 제2 사잇각보다 클 수 있다. 제3 측벽부(353) 및 제4 측벽부(354)는 제2 레이저 컷팅에 의해 형성된 표면으로, 제3 측벽부(353)의 제3 사잇각은 제4 측벽부(354)의 제4 사잇각보다 클 수 있다. 제5 측벽부(355) 및 제6 측벽부(356)는 제3 레이저 컷팅에 의해 형성된 표면으로, 제5 측벽부(355)의 제5 사잇각은 제6 측벽부(356)의 제6 사잇각보다 클 수 있다.
상기 제1 레이저 컷팅에 의해 형성된 제1 측벽부(351) 및 제2 측벽부(352)의 수직 방향(Z방향)에 따른 총 높이, 상기 제2 레이저 컷팅에 의해 형성된 제3 측벽부(353) 및 제4 측벽부(354)의 수직 방향(Z방향)에 따른 총 높이, 상기 제3 레이저 컷팅에 의해 형성된 제5 측벽부(355) 및 제6 측벽부(356)의 수직 방향(Z방향)에 따른 총 높이는 각각 반도체 패키지(30b)의 총 높이의 20% 내지 50% 사이일 수 있다.
본 개시의 예시적인 실시예들에서, 후순위로 진행되는 레이저 컷팅의 피드 속도는 선순위로 진행되는 레이저 컷팅의 피드 속도보다 작을 수 있다. 후순위로 진행되는 레이저 컷팅의 피드 속도를 줄임으로써, 후순위의 레이저 컷팅에 의한 레이저 가공 능력을 높일 수 있다.
예시적인 실시예들에서, 가장 나중에 수행되는 제3 레이저 컷팅은 제1 및 제2 레이저 컷팅보다 낮은 피드 속도로 진행된다. 제3 레이저 컷팅의 피드 속도는 제1 레이저 컷팅 및 제2 레이저 컷팅의 피드 속도의 50% 내지 80% 사이일 수 있다. 예를 들어, 제1 레이저 컷팅 및 제2 레이저 컷팅의 피드 속도는 모두 300mm/s이고, 제3 레이저 컷팅의 피드 속도는 200mm/s이다.
예시적인 실시예들에서, 제1 레이저 컷팅의 피드 속도, 제2 레이저 컷팅의 피드 속도, 및 제3 레이저 컷팅의 피드 속도는 순서대로 점차 감소될 수 있다.
또한, 두 번의 레이저 컷팅으로 피가공물을 완전 절단하도록 구성된 경우에, 두 번째 레이저 컷팅은 첫 번째 레이저 컷팅의 피드 속도보다 낮은 피드 속도로 수행될 수 있다.
일부 예시적인 실시예들에서, 후순위의 레이저 컷팅에 의한 레이저 가공 능력을 높이기 위해, 피드 속도는 유지하되, 후순위 레이저 컷팅의 레이저 출력을 더 높일 수도 있다.
일부 예시적인 실시예들에서, 후순위의 레이저 컷팅은 선순위 레이저 컷팅에 의해 형성된 절단 영역의 바닥면에 레이저가 조사되도록 레이저의 집광점의 위치를 조절할 수도 있다.
도 10은 레이저 컷팅 공정의 실험예들(DOE 1 내지 DOE 15)에 따라 피가공물(WP)에 수행된 레이저 컷팅 공정의 평가 결과를 보여주는 테이블이다.
도 10에서는, 실험예들(DOE 1 내지 DOE 15)의 공정 조건에 따라, 도 5의 레이저 컷팅 장치(500)를 이용하여 700㎛의 두께를 가지는 피가공물(WP)의 몰딩층(도 2d의 190 참조)을 절단한 컷팅 공정에 대한 평가 결과가 예시된다.
도 10을 도 5와 함께 참조하면, 레이저 컷팅 장치(500)는 레이저(LB)에 관련된 파라미터들(스폿 사이즈(spot size), 파장(wave length), 펄스 폭(pulse width), 출력(Power) 등)과, 피드 속도(feed speed) 를 조절할 수 있다. 실험예들(DOE 1 내지 DOE 15)에서, 레이저의 파워는 10W 내지 150W 사이의 범위 내에서 설정되었다.
DOE 1 내지 DOE 3의 실험예들에서는, 적외선 파장 대역 및 90ns의 펄스 폭의 조건을 만족하는 펄스 레이저를 이용하여 몰딩층에 대한 레이저 컷팅을 수행하였다. DOE 1의 실험예에서는, 300mm/s의 피드 속도의 조건에서 1회의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다. DOE 2 및 3의 실험예에서는, 700mm/s 또는 1000mm/s의 피드 속도의 조건 하에서, 3회 이하의 복수의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다.
DOE 4 내지 DOE 6의 실험예들에서는, 적외선 파장 대역 및 120ns의 펄스 폭의 조건을 만족하는 펄스 레이저를 이용하여 몰딩층에 대한 레이저 컷팅을 수행하였다. DOE 4의 실험예에서는, 100mm/s의 피드 속도의 조건에서 1회의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다. DOE 5 및 6의 실험예에서는, 300mm/s 또는 500mm/s의 피드 속도의 조건 하에서, 5회 이하의 복수의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다.
DOE 7 내지 DOE 9의 실험예들에서는, 녹색광 파장 대역 및 6ns의 펄스 폭의 조건을 만족하는 펄스 레이저를 이용하여 몰딩층에 대한 레이저 컷팅을 수행하였다. DOE 7의 실험예에서는, 50mm/s의 피드 속도의 조건에서 1회의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다. DOE 8 및 9의 실험예에서는, 200mm/s 또는 300mm/s의 피드 속도의 조건 하에서, 5회 이하의 복수의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다. DOE 7 내지 DOE 9의 실험예들 모두에서, 몰딩층에 대한 풀컷이 가능하며, 몰딩층의 절단된 측벽의 슬로프 갭(Gap)이 상대적으로 낮은 수준으로 제어되고, 절단 잔류물(debris)의 발생도 상대적으로 낮은 수준으로 제어됨을 확인할 수 있다. 특히, DOE 8의 실험예의 경우, 몰딩층의 절단면의 슬로프 갭(Gap)도 매우 낮은 수준(예를 들어, 0.5㎛ 이하)으로 제어되었다.
DOE 10 내지 DOE 12의 실험예들에서는, 적외선 파장 대역 및 3ps의 펄스 폭의 조건을 만족하는 펄스 레이저를 이용하여 몰딩층에 대한 레이저 컷팅을 수행하였다. DOE 10 및 11의 실험예에서는 3회 이하의 레이저 컷팅을 수행하였고, DOE 12의 실험예에서는 5회의 레이저 컷팅을 수행하였다. DOE 12의 실험예에서, 적외선 파장 대역 및 3ps의 펄스 폭 및 300m/s의 피드 속도의 조건 하에서, 5번의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였고, 몰딩층의 절단면의 슬로프 갭(Gap)도 대략 2㎛ 이하의 낮은 수준으로 제어되었다.
DOE 15의 실험예에서, 자외선 파장 대역 및 900fs의 펄스 폭 의 조건을 만족하는 펄스 레이저를 이용하여 몰딩층에 대한 레이저 컷팅을 수행하였다. DOE 15의 실험예에서, 자외선 파장 대역, 900fs의 펄스 폭, 300mm/s의 피드 속도의 조건 하에서, 6번의 레이저 컷팅으로 몰딩층에 대한 풀컷이 가능하였다.
이하에서는, 본 개시의 레이저 컷팅 장치에 구비된 복수의 레이저 광원에 대해 설명한다. 레이저 컷팅 장치는 복수의 레이저 광원 중 적어도 어느 하나를 이용한 레이저 컷팅 공정을 수행하여, 300㎛ 내지 1000㎛ 사이의 두께를 가지는 몰딩층에 대한 풀컷을 구현할 수 있다.
레이저 컷팅 장치는 DOE 7 내지 DOE 9의 조건들 중 적어도 하나를 만족하는 제1 레이저 광원을 포함할 수 있다. 제1 레이저 광원은 녹색광의 파장 대역 및 나노초 펄스 폭을 가지는 제1 펄스 레이저를 출사하도록 구성될 수 있다. 일부 실시예들에서, 제1 레이저 광원의 제1 펄스 레이저는 3ns 내지 9ns 사이의 펄스 폭, 10W 내지 150W 사이의 파워, 및 50kHZ 내지 150kHZ 사이의 주파수를 가질 수 있다.
레이저 컷팅 장치는 DOE 1 내지 DOE 6의 조건들 중 적어도 하나를 만족하는 제2 레이저 광원을 포함할 수 있다. 제2 레이저 광원은 적외선의 파장 대역 및 나노초 펄스 폭을 가지는 제2 펄스 레이저를 출사하도록 구성될 수 있다. 일부 실시예들에서, 제2 레이저 광원의 제2 펄스 레이저는 1.5ps 내지 45ns 내지 180ns 사이의 펄스 폭, 10W 내지 150WW 사이의 파워, 및 50kHZ 내지 150kHZ 사이의 주파수를 가질 수 있다.
레이저 컷팅 장치는 DOE 12의 조건을 만족하는 제3 레이저 광원을 포함할 수 있다. 제3 레이저 광원은 적외선의 파장 대역 및 피코초 펄스 폭을 가지는 제3 펄스 레이저를 출사하도록 구성될 수 있다. 일부 실시예들에서, 제3 레이저 광원의 제3 펄스 레이저는 1.5ps 내지 4.5ps 사이의 펄스 폭, 10W 내지 150W 사이의 파워, 및 50kHZ 내지 150kHZ 사이의 주파수를 가질 수 있다.
레이저 컷팅 장치는 DOE 15의 조건을 만족하는 제4 레이저 광원을 포함할 수 있다. 제4 레이저 광원은 자외선의 파장 대역 및 펨토초 펄스 폭을 가지는 제4 펄스 레이저를 출사하도록 구성될 수 있다. 일부 실시예들에서, 제4 레이저 광원의 제4 펄스 레이저는 450fs 내지 999fs 사이의 펄스 폭, 10W 내지 150W 사이의 파워, 및 500kHZ 내지 1500kHZ 사이의 주파수를 가질 수 있다.
도 11은 제1 내지 제3 레이저를 이용한 레이저 컷팅 공정에 따른 피가공물의 절단 영역 및 절단면을 보여주는 도면이다.
도 11는 제1 레이저(LASER 1), 제2 레이저(LASER 2), 및 제3 레이저(LASER 3)를 각각 이용하여 레이저 컷팅 공정을 수행하였을 때, 피가공물을 주사전자현미경(Scanning Electron Microscope,　SEM)으로 촬상한 사진이다.
상기 제1 레이저(LASER 1)는 나노초 펄스 폭, 적외선의 파장 대역, 및 40W의 파워를 가지는 레이저이다. 상기 제2 레이저(LASER 2)는 나노초 펄스 폭, 녹색광의 파장 대역, 및 40W의 파워를 가지는 레이저이다. 상기 제3 레이저(LASER 3)는 피코초 펄스 폭, 적외선의 파장 대역, 및 40W의 파워를 가지는 레이저이다.
도 11에 도시된 바와 같이, 레이저를 이용하여 피가공물을 절단하게 되면, 절단 영역의 주변부가 열화될 수 있다. 예를 들어, 레이저를 이용하여 EMC로 구성된 몰딩층을 절단하는 경우, 레이저에 의해 열화된 영역에서 EMC를 구성하는 고분자의 결합이 일부 깨질 수 있다. 예를 들어, 열화된 영역과 열화되지 않은 영역에서 EMC의 중합도는 서로 상이할 수 있다. 예를 들어, 열화된 영역 내의 EMC 중합도는 열화되지 않은 영역의 EMC의 중합도의 10% 내지 90% 사이일 수 있다.
도 11에 도시된 바와 같이, 레이저 컷팅 공정에 이용되는 레이저를 변경함으로써, 절단 영역 주변에 생성되는 열화 영역(901)의 면적을 조절할 수 있다.
일부 예시적인 실시예들에서, 레이저에 의한 열화를 줄이기 위해, 계면 활성제를 레이저에 의한 열화를 억제하고자 하는 부분(예를 들어, 스크라이브 레인의 주변부)에 도포할 수도 있다.
도 11는 제1 레이저(LASER 1), 제2 레이저(LASER 2), 및 제3 레이저(LASER 3)를 각각 이용하여 레이저 컷팅 공정을 수행하였을 때, 피가공물의 절단 영역의 근방의 영역(902)을 상방에서 바라본 모습, 피가공물의 절단된 측벽의 상부(903), 및 피가공물의 절단된 측벽의 하부(904)를 보여준다.
예시적인 실시예들에서, 레이저 컷팅에 이용되는 레이저의 파라미터(들)를 변경함으로써, 레이저에 의해 절단된 절단면의 표면 거칠기를 조절할 수 있다. 예를 들어, 레이저에 의해 절단된 절단면의 표면 거칠기의 Ra 값은 0.001㎛ ~ 10㎛　사이에서 적절히 조절할 수 있다.
또한, 레이저를 이용하여, 피가공물이 절단되어 형성된 측벽의 표면 거칠기는 위치별로 상이하게 조절할 수도 있다. 예컨대, 피가공물의 절단된 측벽의 상부(903)를 컷팅하는데 이용되는 레이저와, 피가공물의 절단된 측벽의 하부(904)를 컷팅하는데 이용되는 레이저를 상이하게 구성함으로써, 피가공물이 절단된 측벽의 상부(903) 및 하부(904)의 표면 거칠기를 서로 다르게 조절할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
500: 레이저 컷팅 장치 510: 스테이지
520: 레이저 공급 장치

Claims (17)

  1. 반도체 칩들을 몰딩하는 몰딩층을 포함하는 구조물이 탑재된 스테이지; 및
    적어도 하나의 레이저 광원을 포함하고, 레이저를 상기 구조물에 조사하도록 구성된 레이저 공급 장치;
    를 포함하고,
    상기 적어도 하나의 레이저 광원은,
    녹색광의 파장 대역 및 3나노초(ns) 내지 9ns 사이의 펄스 폭을 가지는 제1 펄스 레이저를 출사하도록 구성된 제1 레이저 광원;
    적외선의 파장 대역 및 45ns 내지 180ns 사이의 펄스 폭을 가지는 제2 펄스 레이저를 출사하도록 구성된 제2 레이저 광원;
    적외선의 파장 대역 및 1.5피코초(ps) 내지 4.5ps 사이의 펄스 폭을 가지는 제3 펄스 레이저를 출사하도록 구성된 제3 레이저 광원; 및
    자외선의 파장 대역 및 450펨토초(fs) 내지 999fs 사이의 펄스 폭을 가지는 제4 펄스 레이저를 출사하도록 구성된 제4 레이저 광원;
    을 포함하고,
    상기 몰딩층은 에폭시 몰딩 컴파운드를 포함하고,
    상기 몰딩층의 두께는 300㎛ 내지 1000㎛ 사이이고,
    상기 레이저 공급 장치에서 제공된 제1 내지 제4 펄스 레이저 중 어느 하나를 상기 몰딩층에 조사하여 상기 몰딩층의 일부를 제거하는 레이저 컷팅을 1회 내지 5회 수행하여, 상기 몰딩층의 상면으로부터 하면까지 연장되어 상기 몰딩층을 관통하는 절단 영역을 형성하도록 구성된 레이저 컷팅 장치.
  2. 제 1 항에 있어서,
    상기 제1 레이저 광원의 상기 제1 펄스 레이저는 10W 내지 150W 사이의 파워를 가지는 레이저 컷팅 장치.
  3. 제 1 항에 있어서,
    상기 제2 레이저 광원의 상기 제2 펄스 레이저는 10W 내지 150W 사이의 파워를 가지는 레이저 컷팅 장치.
  4. 제 1 항에 있어서,
    상기 제3 레이저 광원의 상기 제3 펄스 레이저는 10W 내지 150W 사이의 파워를 가지는 레이저 컷팅 장치.
  5. 제 1 항에 있어서,
    상기 제4 레이저 광원의 상기 제4 펄스 레이저는 10W 내지 150W 사이의 파워를 가지는 레이저 컷팅 장치.
  6. 제 1 항에 있어서,
    상기 레이저 컷팅 장치는 상기 제1 펄스 레이저 또는 상기 제2 펄스 레이저를 이용한 1회의 레이저 컷팅 공정으로 상기 몰딩층을 관통하는 상기 절단 영역을 형성하도록 구성된 레이저 컷팅 장치.
  7. 제 1 항에 있어서,
    상기 레이저 컷팅 장치는 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여 상기 몰딩층을 부분적으로 절단하는 레이저 컷팅을 2회 이상 반복하여, 상기 몰딩층을 관통하는 상기 절단 영역을 형성하도록 구성된 레이저 컷팅 장치.
  8. 제 7 항에 있어서,
    상기 레이저 컷팅 장치는,
    상기 구조물의 스크라이브 레인을 따라 제1 이동 속도로 레이저를 이동시키면서, 상기 몰딩층의 상기 상면으로부터 상기 몰딩층을 부분 절단하는 제1 레이저 컷팅; 및
    상기 구조물의 스크라이브 레인을 따라 제2 이동 속도로 레이저를 이동시키면서, 상기 제1 레이저 컷팅에서 형성된 서브 절단 영역으로부터 상기 몰딩층의 상기 하면을 향해 상기 몰딩층을 더 절단하는 제2 레이저 컷팅;
    을 순차적으로 수행하도록 구성되되,
    상기 제2 이동 속도는 상기 제1 이동 속도보다 작은 레이저 컷팅 장치.
  9. 반도체 칩들을 몰딩하는 몰딩층을 포함하는 구조물을 형성하는 단계;
    상기 몰딩층의 하면 상에 캐리어에 부착하는 단계;
    상기 몰딩층의 상면 및 상기 반도체 칩들 상에, 상기 반도체 칩들의 칩 패드들에 전기적으로 연결된 도전성 재배선 패턴을 포함하는 재배선 구조체를 형성하는 단계; 및
    상기 구조물의 스크라이브 레인을 따라 상기 구조물을 복수의 반도체 패키지들로 분리하는 쏘잉 공정을 수행하는 단계;
    를 포함하고,
    상기 몰딩층은 에폭시 몰딩 컴파운드를 포함하고,
    상기 몰딩층의 두께는 300㎛ 내지 1000㎛ 사이이고,
    상기 쏘잉 공정을 수행하는 단계는 레이저 컷팅 장치를 이용하여 상기 몰딩층을 적어도 부분적으로 관통하는 절단 영역을 형성하는 레이저 컷팅 단계를 포함하고,
    상기 레이저 컷팅 장치는,
    상기 구조물이 탑재된 스테이지; 및
    적어도 하나의 레이저 광원을 포함하고, 상기 몰딩층을 절단하기 위한 레이저를 상기 구조물에 조사하도록 구성된 레이저 공급 장치;
    를 포함하고,
    상기 적어도 하나의 레이저 광원은,
    녹색광의 파장 대역 및 나노초 펄스 폭을 가지는 제1 펄스 레이저를 출사하도록 구성된 제1 레이저 광원;
    적외선의 파장 대역 및 나노초 펄스 폭을 가지는 제2 펄스 레이저를 출사하도록 구성된 제2 레이저 광원;
    적외선의 파장 대역 및 피코초 펄스 폭을 가지는 제3 펄스 레이저를 출사하도록 구성된 제3 레이저 광원; 및
    자외선의 파장 대역 및 펨토초 펄스 폭을 가지는 제4 펄스 레이저를 출사하도록 구성된 제4 레이저 광원;
    을 포함하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 쏘잉 공정을 수행하는 단계에서, 상기 레이저 컷팅 장치는 상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여 상기 몰딩층을 관통하는 절단 영역을 형성하는 반도체 패키지의 제조 방법.
  11. 제 9 항에 있어서,
    상기 쏘잉 공정을 수행하는 단계는,
    상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여, 상기 구조물의 상면으로부터 상기 구조물을 부분적으로 절단하는 제1 레이저 컷팅 단계; 및
    상기 제1 내지 제4 펄스 레이저 중 어느 하나를 이용하여, 상기 제1 레이저 컷팅 단계에서 형성된 서브 절단 영역으로부터 상기 구조물의 하면까지 상기 구조물을 부분적으로 절단하는 제2 레이저 컷팅 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제1 레이저 컷팅 단계에서 상기 레이저가 상기 스크라이브 레인을 따라 이동하는 제1 이동 속도는 상기 제2 레이저 컷팅 단계에서 상기 레이저가 상기 스크라이브 레인을 따라 이동하는 제2 이동 속도보다 큰 반도체 패키지의 제조 방법.
  13. 제 9 항에 있어서,
    상기 쏘잉 공정을 수행하는 단계는 상기 캐리어에 상기 몰딩층을 관통하는 절단 영역과 연통하는 홈을 형성하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  14. 반도체 칩, 상기 반도체 칩의 측면 및 하면을 덮는 몰딩층, 및 상기 반도체 칩에 전기적으로 연결된 도전성 재배선 패턴을 가지고 상기 몰딩층의 상면 및 상기 반도체 칩 상에 제공된 재배선 구조체를 포함하는 반도체 패키지로서,
    상기 몰딩층은 에폭시 몰딩 컴파운드를 포함하고, 300㎛ 내지 1000㎛ 사이의 두께를 가지고,
    상기 반도체 패키지의 상면에 수직한 제1 방향에 있어서,
    상기 몰딩층은,
    상기 제1 방향에 대해 제1 사잇각을 형성하도록, 상기 반도체 패키지의 상기 상면으로부터 하방으로 연장된 제1 측벽부; 및
    상기 제1 방향에 대해 상기 제1 사잇각보다 작은 제2 사잇각을 형성하도록, 상기 제1 측벽부의 하단으로부터 하방으로 연장된 제2 측벽부;
    를 포함하는 반도체 패키지.
  15. 제 14 항에 있어서,
    상기 몰딩층은,
    상기 제1 방향에 대해 제3 사잇각을 형성하도록, 상기 제2 측벽부의 하단으로부터 하방으로 연장된 제3 측벽부; 및
    상기 제1 방향에 대해 상기 제3 사잇각보다 작은 제4 사잇각을 형성하도록, 상기 제3 측벽부의 하단으로부터 하방으로 연장된 제4 측벽부;
    를 더 포함하는 반도체 패키지.
  16. 삭제
  17. 복수의 반도체 칩;
    상기 복수의 반도체 칩 각각의 측면을 덮고, 서로 반대된 상면 및 하면을 가지고, 상기 상면으로부터 상기 하면까지 연장된 하부 절단 영역을 포함하는 몰딩층;
    상기 복수의 반도체 칩 및 상기 몰딩층의 상기 상면 상에 제공되고, 상기 복수의 반도체 칩의 칩 패드들에 전기적으로 연결된 도전성 재배선 패턴을 포함하고, 상기 하부 절단 영역에 연통하는 상부 절단 영역을 포함하는 재배선 구조체; 및
    상기 몰딩층의 상기 하면에 부착된 캐리어;를 포함하고,
    상기 몰딩층은 에폭시 몰딩 컴파운드를 포함하고, 300㎛ 내지 1000㎛ 사이의 두께를 가지고,
    상기 캐리어는 상기 하부 절단 영역에 연통하고 상기 캐리어를 부분적으로 관통하는 홈을 포함하는 패키지 구조물.
KR1020200124747A 2020-06-22 2020-09-25 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치 KR102366283B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200075942 2020-06-22
KR1020200075942 2020-06-22

Publications (2)

Publication Number Publication Date
KR20210157825A KR20210157825A (ko) 2021-12-29
KR102366283B1 true KR102366283B1 (ko) 2022-02-23

Family

ID=79176930

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200124747A KR102366283B1 (ko) 2020-06-22 2020-09-25 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치
KR1020210080373A KR102609588B1 (ko) 2020-06-22 2021-06-21 레이저 컷팅 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210080373A KR102609588B1 (ko) 2020-06-22 2021-06-21 레이저 컷팅 장치

Country Status (1)

Country Link
KR (2) KR102366283B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543117B1 (ko) 2022-04-13 2023-06-13 조성철 레이저 절단 지그 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002210860A1 (en) * 2000-12-15 2002-06-24 Xsil Technology Limited Laser machining of semiconductor materials
JP4979550B2 (ja) * 2007-11-20 2012-07-18 株式会社ディスコ 筐体カバー機構
TWI469842B (zh) * 2010-09-30 2015-01-21 Mitsuboshi Diamond Ind Co Ltd 雷射加工裝置、被加工物之加工方法及被加工物之分割方法
KR101261266B1 (ko) * 2010-11-03 2013-05-09 유병소 레이저 가공 장치 및 이를 이용한 레이저 가공 방법

Also Published As

Publication number Publication date
KR20210157825A (ko) 2021-12-29
KR102609588B1 (ko) 2023-12-05
KR20210157897A (ko) 2021-12-29

Similar Documents

Publication Publication Date Title
JP4942313B2 (ja) ウエーハのレーザー加工方法
KR101385675B1 (ko) 초단파 레이저 펄스 웨이퍼 스크라이빙
US7585751B2 (en) Wafer dividing method using laser beam with an annular spot
US8846498B2 (en) Wafer dicing using hybrid multi-step laser scribing process with plasma etch
JP4440036B2 (ja) レーザー加工方法
US9768014B2 (en) Wafer coating
KR102345187B1 (ko) 웨이퍼의 가공 방법
KR20140036241A (ko) 다이 접착 필름(daf) 또는 기타 재료층을 다이싱하기 전에 레이저-절삭 반도체의 에칭
US20140206177A1 (en) Wafer processing method
KR102096675B1 (ko) 웨이퍼 가공 방법
KR20090013801A (ko) 짧은 펄스를 이용한 적외선 레이저 웨이퍼 스크라이빙
JP2005209719A (ja) 半導体ウエーハの加工方法
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP2004179302A (ja) 半導体ウエーハの分割方法
KR102366283B1 (ko) 반도체 패키지 및 그 제조 방법, 및 반도체 패키지 제조용 레이저 컷팅 장치
JP5536344B2 (ja) レーザー加工装置
US20130115756A1 (en) Processing method for semiconductor wafer having passivation film on the front side thereof
US9455149B2 (en) Plate-like object processing method
KR102527033B1 (ko) 웨이퍼의 가공 방법
KR102084266B1 (ko) 레이저 가공 방법
US8785298B2 (en) Method of singulating a thin semiconductor wafer
JP2015142015A (ja) 半導体ウェーハの加工方法
JP6188586B2 (ja) ウェーハの加工方法
KR20060115046A (ko) 웨이퍼의 분할 방법 및 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right