KR102361942B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102361942B1
KR102361942B1 KR1020180062765A KR20180062765A KR102361942B1 KR 102361942 B1 KR102361942 B1 KR 102361942B1 KR 1020180062765 A KR1020180062765 A KR 1020180062765A KR 20180062765 A KR20180062765 A KR 20180062765A KR 102361942 B1 KR102361942 B1 KR 102361942B1
Authority
KR
South Korea
Prior art keywords
gas
film
etching
oxide layer
substrate
Prior art date
Application number
KR1020180062765A
Other languages
English (en)
Other versions
KR20180134758A (ko
Inventor
히데오미 하네
겐타로 오시모
시몬 오츠키
준 오가와
노리아키 후키아게
히로아키 이케가와
야스오 고바야시
다케시 오야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180134758A publication Critical patent/KR20180134758A/ko
Application granted granted Critical
Publication of KR102361942B1 publication Critical patent/KR102361942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 할로겐 가스를 사용해서 피 에칭막과 질화 실리콘막이 노출되는 기판을 에칭하는 데 있어서, 질화 실리콘막의 에칭을 억제한다. 기판(W)에 성막용 가스를 공급하여, 피 에칭막(12)에 대하여 적층되는 질화 실리콘막(13)을 형성하는 성막 공정과, 상기 질화 실리콘막(13)의 표면을 산화해서 산화층(14)을 형성하기 위한 산화 가스를 상기 기판(W)에 공급하는 산화 공정과, 상기 피 에칭막(12) 및 상기 산화층(14)이 상기 기판(W)의 표면에 노출된 상태에서 할로겐을 포함하는 에칭 가스를 상기 기판(W)에 공급하여, 당해 피 에칭막을 에칭하는 에칭 공정을 실행한다. 산화층(14)에 의해, 질화 실리콘막(13)의 에칭이 억제된다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판에 질화 실리콘막을 형성하는 처리를 포함하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 질화 실리콘(SiN)막을 형성하고, 당해 SiN막과 피 에칭막이 웨이퍼의 표면에 노출된 상태에서 에칭이 행하여지는 경우가 있다. 또한 특허문헌 1에는 Si(실리콘)막 상에 SiN막을 형성하고, 당해 SiN막에 Si막이 노출되도록 오목부를 형성하고, 이 노출된 Si막을 산화하기 위해서 플라스마 산화 처리를 행하는 것에 대해서 기재되어 있다.
일본 특허 제5231232호 공보
상기 피 에칭막으로서는 예를 들어 TiN(질화티타늄)막일 경우가 있고, 당해 TiN막을 에칭하기 위한 에칭 가스로서는 예를 들어 염소계의 가스가 사용된다. 그러나, 그와 같이 염소계의 가스를 사용한 경우, SiN막과 TiN막의 에칭의 선택비가 비교적 작아져버리기 때문에, SiN막의 에칭 내성을 크게 할 것이 요구되고 있다.
본 발명은, 할로겐 가스를 사용해서 피 에칭막과 질화 실리콘막이 노출되는 기판을 에칭하는 데 있어서, 질화 실리콘막의 에칭을 억제할 수 있는 기술을 제공한다.
본 발명의 기판 처리 방법은, 기판에 성막용 가스를 공급하여, 피 에칭막에 대하여 적층되는 질화 실리콘막을 형성하는 성막 공정과,
상기 질화 실리콘막의 표면을 산화해서 산화층을 형성하기 위한 산화 가스를 상기 기판에 공급하는 산화 공정과,
상기 피 에칭막 및 상기 산화층이 상기 기판의 표면에 노출된 상태에서 할로겐을 포함하는 에칭 가스를 상기 기판에 공급하여, 당해 피 에칭막을 에칭하는 에칭 공정
을 구비한다.
본 발명의 기판 처리 장치는, 본 발명의 기판 처리 방법을 실행하기 위해서 사용되는 기판 처리 장치에 있어서,
진공 용기 내에 설치되고, 상기 기판을 적재해서 공전시키기 위한 회전 테이블과,
상기 회전 테이블 상에서의 제1 영역에, 상기 성막용 가스이며 실리콘을 포함하는 원료 가스를 공급하는 원료 가스 공급부와,
상기 회전 테이블 상에서 상기 제1 영역과는 당해 회전 테이블의 회전 방향으로 이격된 제2 영역에, 상기 원료 가스를 질화해서 질화 실리콘막을 생성하기 위한 질화 가스를 공급하는 질화 가스 공급부와,
상기 제1 영역의 분위기와 제2 영역의 분위기를 분리하기 위한 분리 기구와,
상기 산화층을 형성하기 위해서, 상기 회전 테이블 상에 상기 산화 가스를 공급하는 산화 가스 공급부와,
상기 원료 가스 및 질화 가스가 상기 회전 테이블 상에 공급된 상태에서, 상기 기판이 상기 제1 영역과 제2 영역을 반복해서 복수회 통과한 후에 상기 산화 가스가 상기 회전 테이블 상에 공급되도록 제어 신호를 출력하는 제어부
를 구비한다.
본 발명에 따르면, 기판에 질화 실리콘막을 형성한 후, 당해 질화 실리콘막의 표면을 산화해서 산화층을 형성한다. 그 후, 피 에칭막 및 산화층이 상기 기판의 표면에 노출된 상태에서 할로겐을 포함하는 에칭 가스를 사용해서 피 에칭막을 에칭함으로써, 당해 에칭 가스에 의한 질화 실리콘막의 에칭을 억제할 수 있다.
도 1은 본 발명의 실시 형태에 관한 처리 공정을 나타내는 웨이퍼의 종단 측면도이다.
도 2는 본 발명의 실시 형태에 관한 처리 공정을 나타내는 웨이퍼의 종단 측면도이다.
도 3은 상기 처리 공정을 행하기 위한 시스템 블록도이다.
도 4는 상기 처리 공정에서의 성막 처리 및 산화 처리를 실시하기 위한 성막 장치의 종단 측면도이다.
도 5는 상기 성막 장치의 횡단 평면도이다.
도 6은 상기 성막 장치에 설치되는 가스 샤워 헤드의 종단 측면도이다.
도 7은 상기 가스 샤워 헤드의 하면도이다.
도 8은 상기 성막 장치의 둘레 방향을 따른 개략적인 종단 측면도이다.
도 9는 상기 성막 처리 중의 상기 성막 장치를 도시하는 평면도이다.
도 10은 상기 산화 처리 중의 상기 성막 장치를 도시하는 평면도이다.
도 11은 상기 처리 공정에서의 에칭 처리를 실시하기 위한 에칭 장치의 종단 측면도이다.
도 12는 평가 시험의 결과를 나타내는 그래프도이다.
도 13은 평가 시험의 결과를 나타내는 그래프도이다.
본 발명의 기판 처리 방법의 일 실시 형태에 대해서, 예를 들어 Si에 의해 구성되는 기판인 웨이퍼(W)의 표면의 종단 측면을 도시한 도 1, 도 2의 공정도를 참조하면서 설명한다. 먼저, 웨이퍼(W)의 표면을 이루는 Si층(11) 상에 TiN(질화티타늄)막(12)이 형성된다(도 1의 (a)). 그 후, TiN막(12) 상에 SiN(질화 실리콘)막(13)이 형성된다(도 1의 (b)). 또한, 본 명세서에서는 질화 실리콘에 대해서, Si 및 N의 화학량론비에 관계없이 SiN으로 기재한다. 따라서, SiN이라는 기재에는, 예를 들어 Si3N4가 포함된다. 계속해서, 이 SiN막(13)의 표층이 산화되어, 당해 표층이 한정적으로 SiON에 의해 구성된 산화층(14)이 된다(도 1의 (c)).
그 후, 이 산화층(14) 상에 레지스트막이 형성되고, 당해 레지스트막이 노광된 후, 현상되어, 당해 레지스트막에 레지스트 패턴이 형성된다. 그 후, 레지스트 패턴을 따라 SiN막(13) 및 산화층(14)이 에칭됨으로써, 이들 SiN막(13) 및 산화층(14)에 개구부(15)가 형성된다. 또한, 이 개구부(15)의 형성 후나, 또는 개구부(15)의 형성에 병행해서 레지스트막이 제거된다(도 2의 (a)). 이 도 2의 (a)에 도시하는 바와 같이, 개구부(15)를 통해서 TiN막(12)이 웨이퍼(W)의 표면에 노출됨으로써, 웨이퍼(W)의 표면에는 산화층(14) 및 TiN막(12)이 모두 노출된 상태가 된다. SiN막(13) 및 산화층(14)은, 피 에칭막인 TiN막(12)을 에칭하기 위한 마스크이며, 따라서, 개구부(15)는 당해 마스크에 형성되는 마스크 패턴을 이룬다.
그 후, Cl(염소)계 가스가 에칭 가스로서 웨이퍼(W)에 공급되고, TiN막(12)이 에칭되고, 당해 TiN막(12)에 개구부(16)가 형성되어, 예를 들어 Si층(11)이 노출된다(도 2의 (b)). Cl계의 가스란 Cl을 포함하는 가스이며, 구체적으로는 예를 들어, 염소(Cl2), 염화수소(HCl), 디클로로실란(DCS), 테트라클로로실란(SiCl4), 헥사클로로디실란(Si2Cl6), 트리클로로실란(SiHCl3), 삼염화붕소(BCl3) 등이다.
상기와 같이 SiN막(13)의 표면부를 산화층(14)으로 한 후, Cl계 가스에 의한 TiN막(12)의 에칭을 행하는 이유에 대해서 상세하게 설명한다. SiN막(13)을 구성하는 Si와 N의 결합 에너지는 4.5eV로, Si와 Cl의 결합 에너지인 4.21eV에 가까운 값이다. 따라서, 가령 산화층(14)을 형성하지 않고 상기 에칭 가스를 웨이퍼(W)에 공급해서 TiN막(12)을 에칭할 경우, SiN막(13) 중에서의 Si와 N 사이의 결합의 절단, 및 SiN막(13) 중에서의 Si와 에칭 가스 중의 Cl의 결합이 비교적 일어나기 쉽다. 즉, SiN막(13)이 SiCl4로 되어 웨이퍼(W)로부터 에칭되기 쉽다는 것이다.
그러나, 산화층(14)인 SiON에서의 Si와 O 사이의 결합 에너지는 8.29eV로, Si와 Cl의 결합 에너지인 4.21eV보다 크다. 따라서 산화층(14)에 대해서는 상기 에칭 가스에 포함되는 Cl과의 반응성이 낮기 때문에, 당해 산화층(14)은 에칭되기 어렵다. 따라서, 상기와 같이 산화층(14)을 형성함으로써, 당해 SiN막(13)이 에칭되는 것을 방지하면서, TiN막(12)을 에칭할 수 있다. 즉, 산화층(14)을 형성함으로써, SiN막에 대한 TiN막의 에칭 선택비를 크게 할 수 있다.
또한, SiN막(13) 모두를 산화층(14)으로 해도 된다. 단, 산화됨으로써 SiN의 특성은 변화한다. 일례를 들면, 불산에 대한 에칭 내성이 낮아진다. 따라서, SiN막으로서의 특성을 담보하면서, 에칭 가스에 의한 에칭을 방지하기 위해서는, 상기와 같이 SiN막(13)의 표층만을 산화하는 것이 바람직하다. 예를 들어, 도 1에 도시한 바와 같이 산화층(14)의 두께를 L1, 산화층(14)을 형성하기 전의 SiN막의 막 두께를 L2로 하면, L1/L2≤1/3이 되도록 처리를 행하는 것이 바람직하다.
도 3은, 상기 일련의 처리를 행하는 시스템(10)의 블록도이다. 시스템(10)은, 성막 장치(2), 레지스트 패턴 형성 장치(17) 및 에칭 장치(7)에 의해 구성되어 있고, 웨이퍼(W)는 캐리어에 저장된 상태에서 이 순서로 각 장치에 반송되어 처리를 받는다. 성막 장치(2)는, 도 1의 (a) 내지 도 1의 (c)에서 설명한 SiN막(13)의 형성과 산화층(14)의 형성을 행한다. 레지스트 패턴 형성 장치(17)는, 웨이퍼(W)에 레지스트의 도포에 의한 레지스트막의 형성, 노광 처리, 현상 처리를 차례로 행하여, 상술한 바와 같이 산화층(14) 상에 레지스트 패턴을 형성한다. 에칭 장치(7)는, 도 2의 (a), (b)에서 설명한 바와 같이 SiN막(13) 및 산화층(14)의 에칭, 레지스트막의 제거, TiN막(12)의 에칭을 행한다.
계속해서, 성막 장치(2)에 대해서, 도 4의 종단 측면도 및 도 5의 횡단 평면도를 참조하면서 설명한다. 이 성막 장치(2)는, 본 발명의 기판 처리 장치의 일 실시 형태이며, 상기 SiN막(13)의 형성을 ALD(Atomic Layer Deposition)에 의해 행한다. 도 4 중 21은 편평한 대략 원형의 진공 용기(처리 용기)이며, 측벽 및 저부를 구성하는 용기 본체(21A)와, 천장판(21B)에 의해 구성되어 있다. 도 4 중 22는, 진공 용기(21) 내에 수평으로 설치되는 원형의 회전 테이블이다. 도 4 중 22A는, 회전 테이블(22)의 이면 중앙부를 지지하는 지지부이다. 도 4 중 23은 회전 기구이며, 성막 처리 중에 있어서 지지부(22A)를 거쳐 회전 테이블(22)을, 그 둘레 방향으로 평면에서 보아 시계 방향으로 회전시킨다. 또한, 도 4 중의 X는 회전 테이블(22)의 회전축을 나타내고 있다.
회전 테이블(22)의 상면에는, 회전 테이블(22)의 둘레 방향(회전 방향)을 따라 6개의 원형의 오목부(24)가 설치되어 있고, 각 오목부(24)에 웨이퍼(W)가 수납된다. 즉, 회전 테이블(22)의 회전에 의해 공전하도록, 각 웨이퍼(W)는 회전 테이블(22)에 적재된다. 또한, 도 4 중 25는 히터이며, 진공 용기(21)의 저부에서 동심원 형상으로 복수 설치되어, 회전 테이블(22)에 적재된 웨이퍼(W)를 가열한다. 도 5 중 26은 진공 용기(21)의 측벽에 개구된 웨이퍼(W)의 반송구이며, 도시하지 않은 게이트 밸브에 의해 개폐 가능하게 구성된다. 도시하지 않은 기판 반송 기구에 의해, 웨이퍼(W)는 반송구(26)를 통해서, 진공 용기(21)의 외부와 오목부(24)내의 사이에서 전달된다.
회전 테이블(22) 상에는, 가스 급배기 유닛(3)과, 플라스마 형성 유닛(4A)과, 플라스마 형성 유닛(4B)과, 플라스마 형성 유닛(4C)이, 회전 테이블(22)의 회전 방향 하류측을 향해서, 당해 회전 방향을 따라 이 순서대로 설치되어 있다. 가스 급배기 유닛(3)은, SiN막(13)을 형성하기 위한 원료 가스인 DCS 가스를 웨이퍼(W)에 공급하는 유닛이다. 플라스마 형성 유닛(4A 내지 4C)은, 회전 테이블(22) 상에 공급된 플라스마 형성용 가스를 플라스마화해서 웨이퍼(W)에 플라스마 처리를 행하는 유닛이다. 플라스마 형성 유닛(4C)은, 웨이퍼(W)에 흡착된 DCS 가스를 질화해서 SiN막(13)을 형성하기 위한 플라스마 처리를 행하고, 플라스마 형성 유닛(4A, 4B)은, SiN막(13)을 개질하기 위한 플라스마 처리를 행한다. 또한, 이들 플라스마 형성 유닛(4A 내지 4C)은, 상기 산화층(14)을 형성하기 위한 플라스마 산화 처리도 행한다.
상기 가스 급배기 유닛(3)의 구성에 대해서, 종단 측면도인 도 6 및 하면도인 도 7도 참조하면서 설명한다. 가스 급배기 유닛(3)은, 평면에서 보아, 회전 테이블(22)의 중앙측으로부터 주연측을 향함에 따라서 회전 테이블(22)의 둘레 방향으로 넓어지는 부채 형상으로 형성되어 있고, 가스 급배기 유닛(3)의 하면은, 회전 테이블(22)의 상면에 근접함과 함께 대향하고 있다.
가스 급배기 유닛(3)의 하면에는, 토출부를 이루는 가스 토출구(31), 배기구(32) 및 퍼지 가스 토출구(33)가 개구되어 있다. 도면 중에서의 식별을 용이하게 하기 위해서, 도 7에서는, 배기구(32) 및 퍼지 가스 토출구(33)에 다수의 도트를 찍어 도시하고 있다. 가스 토출구(31)는, 가스 급배기 유닛(3)의 하면의 주연부보다도 내측의 부채 형상 영역(34)에 다수 배열되어 있다. 이 가스 토출구(31)는, 성막 처리 시에 있어서의 회전 테이블(22)의 회전 중에 DCS 가스를 하방으로 샤워 형상으로 토출하여, 웨이퍼(W)의 표면 전체에 공급한다.
이 부채 형상 영역(34)에서는, 회전 테이블(22)의 중앙측으로부터 회전 테이블(22)의 주연측을 향해서, 3개의 구역(34A, 34B, 34C)이 설정되어 있다. 각각의 구역(34A), 구역(34B), 구역(34C)에 설치되는 가스 토출구(31)의 각각에 독립해서 DCS 가스를 공급할 수 있도록, 가스 급배기 유닛(3)에는 서로 구획된 가스 유로(35A, 35B, 35C)가 설치되어 있다. 각 가스 유로(35A, 35B, 35C)의 하류단은, 각각 가스 토출구(31)로서 구성되어 있다.
그리고, 가스 유로(35A, 35B, 35C)의 각 상류측은, 각각 배관을 통해서 DCS 가스의 공급원(36)에 접속되어 있고, 각 배관에는 밸브 및 매스 플로우 컨트롤러에 의해 구성되는 가스 공급 기기(37)가 개재 설치되어 있다. 가스 공급 기기(37)에 의해, DCS 가스 공급원(36)으로부터 공급되는 DCS 가스의 각 가스 유로(35A, 35B, 35C)에서의 하류측에 대한 공급·단절 및 유량이 제어된다. 또한, 후술하는 가스 공급 기기(37) 이외의 각 가스 공급 기기도, 가스 공급 기기(37)와 마찬가지로 구성되어, 하류측에 대한 가스의 공급·단절 및 유량을 제어한다.
계속해서, 상기 배기구(32) 및 퍼지 가스 토출구(33)에 대해서 설명한다. 배기구(32) 및 퍼지 가스 토출구(33)는, 부채 형상 영역(34)을 둘러쌈과 함께 회전 테이블(22)의 상면을 향하도록, 가스 급배기 유닛(3)의 하면의 주연부에 환상으로 개구되어 있고, 퍼지 가스 토출구(33)가 배기구(32)의 외측에 위치하고 있다. 회전 테이블(22) 상에서의 배기구(32)의 내측의 영역은, 웨이퍼(W)의 표면에 대한 DCS의 흡착이 행해지는 흡착 영역(R0)을 구성한다. 퍼지 가스 토출구(33)는, 회전 테이블(22) 상에 퍼지 가스로서 예를 들어 Ar(아르곤) 가스를 토출한다.
성막 처리 중에 있어서, 가스 토출구(31)로부터의 원료 가스의 토출, 배기구(32)로부터의 배기 및 퍼지 가스 토출구(33)로부터의 퍼지 가스의 토출이 함께 행해진다. 그에 의해, 도 6 중에 화살표로 나타낸 바와 같이 회전 테이블(22)을 향해서 토출된 원료 가스 및 퍼지 가스는, 회전 테이블(22)의 상면에서 배기구(32)를 향하게 되고, 당해 배기구(32)로부터 배기된다. 이렇게 퍼지 가스의 토출 및 배기가 행해짐으로써, 흡착 영역(R0)의 분위기는 외부의 분위기로부터 분리되어, 당해 흡착 영역(R0)에 한정적으로 원료 가스를 공급할 수 있다. 즉, 흡착 영역(R0)에 공급되는 DCS 가스와, 후술하는 바와 같이 플라스마 형성 유닛(4A 내지 4C)에 의해 흡착 영역(R0)의 외부에 공급되는 각 가스 및 가스의 활성종이 혼합되는 것을 억제할 수 있으므로, 후술하는 바와 같이 웨이퍼(W)에 ALD에 의한 성막 처리를 행할 수 있다. 이렇게 가스 급배기 유닛(3)은, 원료 가스를 회전 테이블(22)에 공급하는 원료 가스 공급부와, 흡착 영역(R0)의 분위기와 흡착 영역(R0)의 외측 분위기를 분리하는 분리 기구를 구성한다.
도 6 중 33A, 33B는, 각각 가스 급배기 유닛(3)에 설치되는 서로 구획된 가스 유로이며, 상기 원료 가스의 유로(35A 내지 35C)에 대해서도 각각 구획되어 설치되어 있다. 가스 유로(33A)의 상류단은 배기구(32), 가스 유로(33A)의 하류단은 배기 장치(38)에 각각 접속되어 있어, 이 배기 장치(38)에 의해, 배기구(32)로부터 배기를 행할 수 있다. 또한, 가스 유로(33B)의 하류단은 퍼지 가스 토출구(33), 가스 유로(33B)의 상류단은 Ar 가스의 공급원(39)에 각각 접속되어 있다. 가스 유로(33B)와 Ar 가스 공급원(39)을 접속하는 배관에는, 가스 공급 기기(30)가 개재 설치되어 있다.
계속해서, 플라스마화 기구를 이루는 플라스마 형성 유닛(4B)에 대해서, 도 4, 도 5를 참조하면서 설명한다. 플라스마 형성 유닛(4B)은, 후술하는 가스 인젝터로부터 당해 플라스마 형성 유닛(4B)의 하방으로 토출되는 플라스마 형성용 가스에 마이크로파를 공급하여, 회전 테이블(22) 상에 플라스마를 발생시킨다. 플라스마 형성 유닛(4B)은, 상기 마이크로파를 공급하기 위한 안테나(41)를 구비하고 있고, 당해 안테나(41)는, 유전체판(42)과 금속제의 도파관(43)을 포함한다.
유전체판(42)은, 평면으로 보아 회전 테이블(22)의 중앙측으로부터 주연측을 향함에 따라서 넓어지는 대략 부채 형상으로 형성되어 있다. 진공 용기(21)의 천장판(21B)에는 상기 유전체판(42)의 형상에 대응하도록, 대략 부채 형상의 관통구가 형성되어 있고, 당해 관통구의 하단부의 내주면은 관통구의 중심부측으로 약간 돌출되어, 지지부(44)를 형성하고 있다. 상기 유전체판(42)은 이 관통구를 상측으로부터 막아, 회전 테이블(22)에 대향하도록 설치되어 있고, 유전체판(42)의 주연부는 지지부(44)에 지지되어 있다.
도파관(43)은 유전체판(42) 상에 설치되어 있고, 천장판(21B) 상에 연장되는 내부 공간(45)을 구비한다. 도 4 중 46은, 도파관(43)의 하부측을 구성하는 슬롯판이며, 유전체판(42)에 접하도록 설치되고, 복수의 슬롯 구멍(46A)을 갖고 있다. 도파관(43)의 회전 테이블(22)의 중앙측의 단부는 막혀 있고, 회전 테이블(22)의 주연부측의 단부에는, 마이크로파 발생기(47)가 접속되어 있다. 마이크로파 발생기(47)는, 예를 들어 약 2.45GHz의 마이크로파를 도파관(43)에 공급한다.
이 마이크로파는, 슬롯판(46)의 슬롯 구멍(46A)을 통과해서 유전체판(42)에 이르고, 가스 인젝터로부터 유전체판(42)의 하방에 공급된 플라스마 형성용 가스에 공급되어, 당해 유전체판(42)의 하방에 한정적으로 플라스마가 형성되어, 웨이퍼(W)에 처리가 행해진다. 이렇게 유전체판(42)의 하방은 플라스마 형성 영역을 이루고 있으며, R2로서 나타낸다. 또한, 플라스마 형성 유닛(4A, 4C)은 플라스마 형성 유닛(4B)과 마찬가지로 구성되어 있고, 플라스마 형성 유닛(4A, 4C)에서의 플라스마 형성 영역(R2)에 상당하는 영역은, 플라스마 형성 영역(R1, R3)으로서 각각 나타내고 있다. 플라스마 형성 영역(R1 내지 R3)은 제2 영역에, 상기 흡착 영역(R0)은 제1 영역에 각각 상당한다.
또한, 도 5에 도시한 바와 같이, 회전 테이블(22)의 회전 방향으로 보아, 플라스마 형성 영역(R1)의 하류측 단부, 플라스마 형성 영역(R2)의 상류측 단부, 플라스마 형성 영역(R3)의 하류측 단부에는 각각 가스 인젝터(51, 52, 53)가 설치되어 있다. 도 8은 성막 장치(2)의 둘레 방향을 따른 개략적인 종단 측면도이며, 이 도 8도 참조하면서 설명한다. 또한, 도 8 중의 점선의 화살표는, 각 가스 인젝터(51 내지 53)로부터 토출되는 가스의 흐름을 나타내고 있다.
가스 인젝터(51, 52, 53)는, 예를 들어 선단측이 폐쇄된 가늘고 긴 관 형상체로서 구성되고, 진공 용기(21)의 측벽으로부터 중앙부 영역을 향해서 수평으로 신장되어, 회전 테이블(22) 상의 웨이퍼(W)의 통과 영역과 교차하도록 각각 설치되어 있다. 그리고, 가스 인젝터(51, 52, 53)에는, 그 길이 방향을 따라서 가스의 토출구(50)가 다수, 가로 방향으로 개구되어 있다. 회전 테이블(22)의 회전 방향으로 보아, 가스 인젝터(51)는 플라스마 형성 영역(R1)의 상류측을 향하도록 당해 플라스마 형성 영역(R1)에 가스를 토출하고, 가스 인젝터(52)는 플라스마 형성 영역(R2)의 하류측을 향하도록 당해 플라스마 형성 영역(R2)에 가스를 토출하고, 가스 인젝터(53)는 플라스마 형성 영역(R3)의 상류측을 향하도록 당해 플라스마 형성 영역(R3)에 가스를 토출한다.
도 5 중 501, 502는, 가스 인젝터(51) 및 가스 인젝터(52)에 각각 접속되는 배관이며, 그것들의 상류측은 합류해서 합류 배관(503)을 이루고, 가스 공급 기기(504)를 거쳐 H2(수소) 가스 공급원(54)에 접속되어 있다. 또한, 합류 배관(503)에 있어서 가스 공급 기기(504)의 하류측에는 배관(505)의 하류단이 접속되어 있고, 배관(505)의 상류단은 가스 공급 기기(506)를 거쳐 O2(산소) 가스 공급원(55)에 접속되어 있다. 따라서, 가스 인젝터(51, 52)로부터는, H2 가스, O2 가스가 각각 토출된다. 가스 인젝터(51, 52)로부터 토출되는 H2 가스는, 상기 SiN막(13)의 개질을 행하기 위한 개질용 가스이며, O2 가스는 상기 산화층(14)을 형성하기 위한 산화 가스이다.
도 5 중 511은 가스 인젝터(53)에 접속되는 배관이며, 그 상류측은 가스 공급 기기(512)를 거쳐서 NH3 가스 공급원(56)에 접속되어 있다. 이 NH3 가스는, 웨이퍼(W)에 흡착된 DCS 가스와 질화 반응해서 SiN을 생성하기 위한 반응 가스이다. 또한, 배관(511)에 있어서 가스 공급 기기(512)의 하류측에는, 배관(513, 514)의 하류단이 접속되어 있고, 배관(513)의 상류단은 가스 공급 기기(515)를 거쳐서 O2 가스 공급원(55)에 접속되어 있다. 배관(514)의 상류단은 가스 공급 기기(516)를 거쳐서 H2 가스 공급원(54)에 접속되어 있다. 따라서, 가스 인젝터(53)로부터는, 상기 산화 가스인 O2 가스, 상기 개질용 가스인 H2 가스, NH3 가스가 각각 토출된다. 따라서, 가스 인젝터(51 내지 53)는 O2 가스를 토출하는 산화 가스 공급부로서 구성되어 있고, 가스 인젝터(53)에 대해서는 NH3 가스를 토출하는 질화 가스 공급부로서도 구성되어 있다.
플라스마 형성 영역(R2)과 플라스마 형성 영역(R3)의 사이에는, 분리 영역(60)이 설치되어 있다. 이 분리 영역(60)의 천장면은, 플라스마 형성 영역(R2) 및 플라스마 형성 영역(R3)의 각각의 천장면보다도 낮게 설정되어 있다. 분리 영역(60)은 도 5에 도시하는 바와 같이 평면적으로 보아, 회전 테이블(22)의 중앙측으로부터 주연측을 향함에 따라서 회전 테이블(22)의 둘레 방향으로 넓어지는 부채 형상으로 형성되어 있고, 그 천장면은 회전 테이블(22)의 상면에 대향함과 함깨 근접하여, 분리 영역(60)과 회전 테이블(22) 사이의 컨덕턴스가 억제되어 있다.
또한, 도 5에 도시하는 바와 같이 회전 테이블(22)의 외측이며, 플라스마 형성 영역(R1)의 상류측 단부, 플라스마 형성 영역(R2)의 하류측 단부 및 플라스마 형성 영역(R3)의 상류측 단부 각각에 면하는 위치에는, 제1 배기구(61), 제2 배기구(62) 및 제3 배기구(63)가 각각 개구되어 있다. 제1 배기구(61)는, 가스 인젝터(51)로부터 플라스마 형성 영역(R1)에 토출된 가스를 배기한다. 제2 배기구(62)는, 가스 인젝터(52)로부터 토출된 플라스마 형성 영역(R2)의 가스를 배기하고, 분리 영역(60)의 회전 방향 상류측 근방에 설치되어 있다. 제3 배기구(63)는, 가스 인젝터(53)로부터 토출된 플라스마 형성 영역(R3)의 가스를 배기하고, 분리 영역(60)의 회전 방향 하류측 근방에 설치되어 있다.
상기와 같이 분리 영역(60)과 회전 테이블(22)의 사이의 간극의 컨덕턴스가 작기 때문에, 가스 인젝터(52)로부터 토출된 H2 가스는, 당해 간극을 회전 테이블(22)의 회전 방향 하류로 흐르는 것이 억제되어, 상기와 같이 배치된 제2 배기구(62)로부터 배기된다. 그리고, 그렇게 컨덕턴스가 작으므로, 가스 인젝터(53)로부터 토출된 NH3 가스 및 H2 가스에 대해서도 당해 간극을 회전 테이블(22)의 회전 방향 상류로 흐르는 것이 억제되어, 상기와 같이 배치된 제3 배기구(63)로부터 배기된다. 따라서, 가스 인젝터(52, 53)로부터 토출된 각 가스는 서로 혼합되지 않고, 제2 배기구(62), 제3 배기구(63)로부터 각각 배기되어, 플라스마 형성 영역(R3)에서의 NH3 가스의 농도의 저하가 억제된다.
도 5 중 64는 배기 장치이며, 진공 펌프 등에 의해 구성되고, 배기관을 통해서 제1 배기구(61), 제2 배기구(62) 및 제3 배기구(63)에 접속되어 있다. 배기관에 설치되는 도시하지 않은 압력 조정부에 의해 각 배기구(61 내지 63)에 의한 배기량이 조정됨으로써, 진공 용기(21) 내의 진공도가 조정된다.
도 4에 도시한 바와 같이 성막 장치(2)에는, 컴퓨터로 이루어지는 제어부(20)가 설치되어 있고, 제어부(20)에는 프로그램이 저장되어 있다. 이 프로그램에 대해서는, 성막 장치(2)의 각 부에 제어 신호를 송신해서 각 부의 동작을 제어하여, 후술하는 처리가 실행되도록 스텝 군이 짜여져 있다. 구체적으로는, 회전 기구(23)에 의한 회전 테이블(22)의 회전수, 각 가스 공급 기기에 의한 각 가스의 유량 및 공급·단절, 각 배기 장치(38, 64)에 의한 배기량, 마이크로파 발생기(47)로부터의 안테나(41)에 대한 마이크로파의 공급·단절, 히터(25)에 대한 급전 등이, 프로그램에 의해 제어된다. 히터(25)에 대한 급전의 제어는, 즉 웨이퍼(W)의 온도의 제어이며, 배기 장치(64)에 의한 배기량의 제어는, 즉 진공 용기(21) 내의 압력의 제어이다. 이 프로그램은, 하드 디스크, 콤팩트 디스크, DVD, 메모리 카드 등의 기억 매체에 저장되어, 제어부(20)에 인스톨된다.
이하, 성막 장치(2)에 의한 처리에 대해서 도 9, 도 10을 참조하면서 설명한다. 이 도 9, 도 10에서는 진공 용기(21) 내에 공급되는 각 가스의 흐름을 점선의 화살표에 의해 나타내고 있다. 또한, 도 9, 도 10 중의 백색 화살표는, 회전 테이블(22)의 회전 방향을 나타내고 있다. 먼저, 기판 반송 기구에 의해 캐리어로부터 취출된 6매의 웨이퍼(W)를, 회전 테이블(22)의 각 오목부(24)에 반송한다. 이 웨이퍼(W)는 도 1의 (a)에 도시한 웨이퍼(W)이다. 그리고, 진공 용기(21)의 반송구(26)에 설치되는 게이트 밸브를 폐쇄하여, 당해 진공 용기(21) 내가 기밀되게 한다. 오목부(24)에 적재된 웨이퍼(W)는, 히터(25)에 의해 예를 들어 200℃ 내지 600℃, 구체적으로는 예를 들어 450℃ 이하, 보다 구체적으로는 예를 들어 250℃로 가열된다. 그리고, 제1 내지 제3 배기구(61, 62, 63)로부터의 배기에 의해, 진공 용기(21) 내를 소정 압력의 진공 분위기로 함과 함께, 회전 테이블(22)이 소정의 회전수로 회전한다.
그리고, 가스 인젝터(51, 52)로부터 H2 가스가 플라스마 형성 영역(R1, R2)에 각각 공급되고, 가스 인젝터(53)로부터 NH3 가스 및 H2 가스가 플라스마 형성 영역(R3)에 공급된다. 이렇게 각 가스가 공급되는 한편, 마이크로파 발생기(47)로부터 마이크로파가 공급되어, 이 마이크로파에 의해 플라스마 형성 영역(R1, R2)에 H2 가스의 플라스마가, 플라스마 형성 영역(R3)에 NH3 가스 및 H2 가스의 플라스마가 각각 형성된다. 또한, 가스 급배기 유닛(3)에서는 가스 토출구(31)로부터 DCS 가스, 퍼지 가스 토출구(33)로부터 Ar 가스가 각각 토출됨과 함께, 배기구(32)로부터 배기가 행해진다. 도 9는 이와 같이 각 부에 가스가 공급된 상태를 도시하고 있다.
회전 테이블(22)의 회전에 의해, 웨이퍼(W)가 흡착 영역(R0)에 위치하면, DCS 가스가 당해 웨이퍼(W)의 표면에 공급되어 흡착된다. 계속해서 회전 테이블(22)이 회전하여, 웨이퍼(W)가 플라스마 형성 영역(R3)에 이르면, 플라스마에 포함되는 NH3 가스의 활성종이 웨이퍼(W)에 공급되어 DCS 가스와 반응하여, 도 1의 (b)에서 도시한 SiN막(13)이 형성된다. 또한, 플라스마에 포함되는 H2 가스의 활성종에 의해 SiN막(13)이 개질된다. 또한 회전 테이블(22)이 회전하여, 웨이퍼(W)가 플라스마 형성 영역(R1, R2)에 이르면, 플라스마에 포함되는 H2 가스의 활성종에 의해, 더욱 SiN막(13)이 개질된다. 이 개질에 대해서 구체적으로 설명하면, 박막 중에 포함되는 DCS 가스에서 유래되는 염소 성분을 H2 가스의 활성종의 작용에 의해 막으로부터 탈리시켜, 보다 순수한(치밀한) 질화막이 되도록 하고 있다.
회전 테이블(22)의 회전이 계속되고, 웨이퍼(W)가 흡착 영역(R0), 플라스마 형성 영역(R1), 플라스마 형성 영역(R2), 플라스마 형성 영역(R3)을 순서대로 반복해서 이동하여, DCS 가스의 공급, H2 가스의 활성종의 공급, NH3 가스 및 H2 가스의 활성종의 공급이 반복해서 행해져, SiN이 퇴적됨으로써 SiN막(13)의 막 두께가 상승함과 함께 개질이 진행된다. 그리고 SiN막(13)의 막 두께(도 1의 (b) 중의 L2)가 원하는 크기로 되면, 가스 급배기 유닛(3)에서의 각 가스의 토출 및 배기가 정지된다. 한편, 가스 인젝터(51, 52)로부터 플라스마 형성 영역(R1, R2)에 대한 H2 가스의 공급이 정지됨과 함께, 이들 가스 인젝터(51, 52)로부터 플라스마 형성 영역(R1, R2)에 O2 가스가 공급된다. 또한, 가스 인젝터(53)로부터 플라스마 형성 영역(R3)에 대한 NH3 가스 및 H2 가스의 공급이 정지됨과 함께, 당해 가스 인젝터(53)로부터 플라스마 형성 영역(R3)에 O2 가스가 공급된다. 도 10은, 이렇게 각 부에 가스가 공급된 상태를 도시하고 있다. 이때, 웨이퍼(W)는 예를 들어 200℃ 내지 600℃, 구체적으로는 예를 들어 450℃ 이하, 보다 구체적으로는 예를 들어 250℃로 가열되어 있다.
이렇게 플라스마 형성 영역(R1 내지 R3)에 공급된 O2 가스는, 당해 플라스마 형성 영역(R1 내지 R3)에 공급되는 마이크로파에 의해 플라스마화된다. 회전 테이블(22)의 회전에 의해 웨이퍼(W)는, 이 O2 가스의 플라스마에 노출되어, SiN막(13)의 표면이 산화됨으로써, 도 1의 (c)에서 도시한 산화층(14)이 형성된다. 산화가 진행되어 산화층(14)의 두께(도 1의 (c) 중의 L1)가 소정의 두께로 되면, 플라스마 형성 영역(R1 내지 R3)에 대한 O2 가스의 공급 및 마이크로파의 공급이 각각 정지된다. 그 후, 웨이퍼(W)는, 기판 반송 기구에 의해 성막 장치(2)로부터 반출된다.
그런데 상기 성막 장치(2)에 의한 처리에서는, O2 가스의 플라스마에 의해 산화층(14)을 형성했지만, 이 산화층(14)의 형성은 플라스마를 사용하지 않고 행해도 된다. 예를 들어, 히터(25)에 의해 웨이퍼(W)의 온도를 비교적 높게 한 상태에서, 각 가스 인젝터(51 내지 53)로부터 O2 가스를 토출하여, SiN과 O2를 반응시킴으로써 산화층(14)을 형성할 수 있다. 또한, 산화층(14)의 형성에 사용하는 산화 가스로서는 SiN을 산화할 수 있는 것이면 되므로 O2 가스인 것에 한정되지는 않고, O3(오존) 가스여도 되고, NO(일산화질소) 가스여도 된다. 또한, 상기와 같이 SiN막(13)의 형성과 산화층(14)의 형성을 행한 후, 산화층(14) 상에 또한 SiN막(13)을 형성하고, 이 SiN막(13)의 표면을 산화시켜 산화층(14)으로 해도 된다. 즉, 상하 방향으로 보아, SiN막(13), 산화층(14)이 교대로 반복 적층되는 구성으로 해도 된다.
그런데, SiN막(13) 및 산화층(14)의 형성을 행하는 장치로서는 상기 구성예에 한정되지는 않고, 예를 들어 진공 용기(21) 내에 설치된 스테이지에 웨이퍼(W)를 1매씩 탑재해서 가스 처리를 행하는 낱장식의 장치여도 된다. 또한, 세로 방향으로 배열된 복수매의 웨이퍼(W)를 유지하는 기판 유지구를 저장하는 종형의 진공 용기를 구비하여, 당해 진공 용기 내에 성막용 가스, 산화 가스를 각각 공급해서 일괄해서 복수매의 웨이퍼(W)에 가스 처리를 행할 수 있는 장치를 사용하여 SiN막(13) 및 산화층(14)의 형성을 행해도 된다. 또한, SiN막(13)의 형성은 ALD로 행하는 것에 한정되지 않고 CVD(Chemical Vapor Deposition)로 행해도 된다.
또한, SiN막(13)의 형성 처리와 산화층(14)의 형성 처리는 각각 별도의 진공 용기(21) 내에서 행해도 된다. 단, SiN막(13)의 형성 후, 산화층(14)의 형성 전에 SiN막(13)의 표면이 대기 분위기에 노출되면, 이 대기 분위기에 의해 SiN막(13)의 표면에 치밀성이 낮은 산화층이 형성되어버릴 우려가 있으며, 그러한 산화층이 형성되면, 상기와 같이 O2의 플라스마에 의한 산화 처리를 행해도 치밀성이 높은 산화층을 형성할 수 없을 우려가 있다. 따라서, SiN막(13)의 형성 후, 산화층(14)을 형성할 때까지는 웨이퍼(W)를 진공 분위기로부터 반출하지 않는 것이 바람직하다. 상기 성막 장치(2)는, 그렇게 산화층(14)을 형성할 때까지, 웨이퍼(W)가 진공 분위기로부터 반출되지 않기 때문에 바람직하다. 또한, SiN막(13)의 형성 후, 진공 분위기의 반송로를 통해서 성막 장치(2)의 진공 용기(21)와는 다른 진공 용기에 웨이퍼(W)를 반송하여, 반송처의 진공 용기 내에서 산화 처리를 행해도 된다.
계속해서, 상기 에칭 장치(7)의 일례를 설명한다. 도 11에 도시하는 에칭 장치(7)는, 용량 결합 플라스마를 형성해서 에칭 처리를 행한다. 도 11 중 71은 접지된 처리 용기이다. 처리 용기(71) 내는, 배기 기구(79)에 의해 내부가 배기됨으로써, 원하는 압력의 진공 분위기가 된다. 도 11 중 72는 웨이퍼(W)가 적재되는 적재대이며, 웨이퍼(W)를 가열하기 위한 도시하지 않은 히터가 매설되어 있다. 적재대(72)는, 처리 용기(71)의 저면 상에 전기적으로 접속되어 배치되어 있어, 하부 전극으로서의 역할을 하고, 애노드 전극으로서 기능한다.
적재대(72)의 상방에는 이 적재대(72)의 상면과 대향하도록, 샤워 헤드(73)가 설치되어 있다. 도 11 중 74는 절연 부재이며, 샤워 헤드(73)와 처리 용기(71)를 절연한다. 샤워 헤드(73)에는, 플라스마 발생용 고주파 전원(75)이 접속되어 있고, 샤워 헤드(73)는 캐소드 전극으로서 기능한다. 도 11 중 76은 가스 공급부이며, 이미 설명한 각 막의 에칭에 사용되는 에칭 가스를 독립해서, 샤워 헤드(73) 내에 설치되는 확산 공간(77)에 공급한다. 확산 공간(77)에 공급된 에칭 가스는, 샤워 헤드(73)의 토출구부터 웨이퍼(W)에 공급된다. 이렇게 웨이퍼(W)에 에칭 가스가 공급될 때 고주파 전원(75)이 온으로 되어, 전극간에 전계가 형성되어서 에칭 가스가 플라스마화함으로써, 웨이퍼(W) 표면에서의 막의 에칭이 행해진다. 도 2의 (b)에서 설명한 바와 같이 TiN막(12)을 에칭할 때는, 상기 가스 공급부(76)로부터 에칭 가스로서 Cl(염소)계의 가스가 샤워 헤드(73)에 공급되어, 처리가 행해진다.
단, TiN막(12)을 에칭하는 데 있어서는, Cl계 가스 대신에 F(불소)를 포함하는 SF6(육불화황), C4F8(옥타플루오로시클로부탄), CF4(사불화탄소) 등의 F계 가스나, Br(브롬)을 포함하는 HBr(브롬화수소) 등의 Br계 가스에 대해서도 사용할 수 있다. 그리고, 이들 F계 가스 및 Br계 가스를 에칭 가스로서 사용하는 경우도, 상기와 같이 산화층(14)을 형성함으로써 SiN막(13)의 에칭을 억제할 수 있다. 따라서, 에칭 가스로서는, 할로겐 단체 또는 할로겐 화합물을 포함하는 할로겐 가스를 사용할 수 있다. 또한, 할로겐 단체 또는 할로겐 화합물을 포함한다는 것은, 이들 할로겐 단체나 할로겐 화합물을 불순물로서 포함한다는 의미가 아니라, 주성분으로서 포함한다는 의미이다.
또한, TiN막(12)을 피 에칭막으로서 에칭하는 예를 나타냈지만, 피 에칭막으로서는 할로겐 단체 또는 할로겐 화합물에 의해 에칭되는 막이면 되며, 예를 들어 TiN 대신에 TaN(질화탄탈륨)이 피 에칭막이어도 된다. 또한, 피 에칭막의 에칭은, 에칭 가스를 플라스마화하지 않고 행해도 된다.
그런데, SiN막(13)으로서는, 예를 들어 붕소나 탄소 등, Si 및 N 이외의 원소가 첨가된 것이어도 된다. 따라서, 당해 SiN막(13)을 산화해서 형성되는 산화층(14)에 대해서도, 이들 붕소나 탄소를 포함하고 있어도 된다.
또한, 상기와 같이 TiN막(12)의 에칭을 행하는 데 있어서, SiN막(13)의 하방에 TiN막(12)이 위치하고 있는 것에 한정되지는 않는다. TiN막(12)이 SiN막(13) 상에 위치해서 웨이퍼(W)의 표면에 노출되고, TiN막(12)에 개구부가 형성되어, 당해 개구부를 통해서 SiN막(13)이 노출되는 구성을 갖는 웨이퍼(W)에 대하여 에칭을 행하여, TiN막(12)을 제거하는 경우에도 본 발명을 적용할 수 있다. 즉 개구부를 통해서 노출되는 SiN막(13)의 표면을 산화해 둠으로써, SiN막(13)이 에칭되는 것을 방지할 수 있다. 이 경우, 산화는 TiN막(12)을 성막하기 전에 행해도 되고, TiN막(12)에 개구부를 형성해서 SiN(13)을 노출시킨 후에 행해도 된다. 또한, 본 발명은 이상으로 설명한 실시 형태에 한정되는 것은 아니며, 각 실시 형태는 적절히 변경하거나 조합하거나 하는 것이 가능하다.
[평가 시험]
이하, 본 발명에 관련해서 행해진 평가 시험에 대해서 설명한다.
·평가 시험 1
평가 시험 1로서 상기 성막 장치(2)를 사용하여, 도 9에서 설명한 바와 같이 각 가스의 공급 및 플라스마의 형성을 행하여, 웨이퍼(W)에 SiN막(13)을 형성했다. 그 후, 도 10에서 설명한 바와 같이 각 가스의 공급 및 플라스마의 형성을 행하여, SiN막(13)의 표면을 산화 처리하였다. 그리고, SiMS(2차 이온 질량 분석법)에 의해, 웨이퍼(W)의 표면으로부터의 각 깊이에서의 산소 농도를 측정하였다. 또한 비교 시험 1로서, 평가 시험 1과 마찬가지로 SiN막(13)을 형성하여, 도 10에서 설명한 산화 처리를 행하지 않고 평가 시험 1과 마찬가지로 SIMS를 행하여, 산소 농도를 측정하였다.
도 12의 그래프는, 평가 시험 1의 결과를 실선으로, 비교 시험 1의 결과를 점선으로 각각 나타내고 있다. 그래프의 종축은 산소 농도(단위: atoms/cm3)를 나타내고 있다. 이 종축에 있어서, 인접하는 눈금과 눈금의 사이의 산소 농도의 양은, 각 눈금간에 있어서 동일하고, 상측의 눈금일수록 산소 농도가 큰 것을 나타낸다. 그래프의 횡축은, 웨이퍼(W)의 표면으로부터의 깊이(단위: nm)를 나타내고 있다. 그래프에 나타낸 바와 같이, 깊이가 0nm보다 크고 20nm 이하인 범위에서, 산소 농도에 대해서 평가 시험 1쪽이 더 크다. 따라서, 이 평가 시험 1로부터는 O2 가스의 플라스마에 SiN막(13)을 노출시킴으로써, SiN막(13)의 표면은 산화되어, 산화층(14)을 형성할 수 있음이 확인되었다.
·평가 시험 2
평가 시험 2로서 TiN막(12)이 표면에 형성된 웨이퍼(W)에, TiN막(12)의 일부만이 피복되도록 복수의 시험편을 놓고, 도 11에 도시한 것과 마찬가지의 에칭 장치를 사용하여, TiN막(12)이 10nm 에칭되도록 플라스마 에칭 처리를 행하여, 각 시험편의 에칭양을 측정하였다. 또한, 각 시험편에 대해서, 에칭 선택비를 측정하였다. 이 에칭 선택비는, 시험편의 에칭양/TiN막(12)의 에칭양(=10nm)이다.
상기의 복수의 시험편 중 4개를 시험편 1 내지 4라 한다. 시험편 1의 표면은, 성막 장치(2)에 의해 웨이퍼(W)를 250℃로 가열해서 처리를 행함으로써 형성된 SiN막(13)에 의해 구성되어 있다. 단, 이 SiN막(13)의 표면에는 산화층(14)이 형성되어 있지 않다. 시험편 2의 표면은, 성막 장치(2)에 의해 웨이퍼(W)를 250℃로 가열해서 처리를 행함으로써 형성된 SiN막(13)에 의해 구성되어 있고, 이 SiN막(13)의 표면에는 산화층(14)이 형성되어 있다. 시험편 3의 표면은, 성막 장치(2)에 의해 웨이퍼(W)를 450℃로 가열해서 처리를 행함으로써 형성된 SiN막(13)에 의해 구성되어 있다. 이 SiN막(13)의 표면에는, 시험편 1과 마찬가지로 산화층(14)이 형성되어 있지 않다. 시험편 4의 표면은, 웨이퍼(W)를 550℃로 가열해서 CVD를 행함으로써 성막한 SiN막(13)에 의해 구성되어 있다.
상기 플라스마 에칭 처리 조건에 대해서 설명하면, 사용한 에칭 가스는 Cl2 가스와 Ar 가스의 혼합 가스이다. 에칭 처리 중의 처리 용기(71) 내의 압력은 10mTorr이다. 또한, 고주파 전원(75)에 대한 공급 전력은 135MW이며, 웨이퍼(W)의 가열 온도는 40℃이고, 에칭 처리 시간은 15초이다.
도 13에서는, 막대 그래프에 의해 각 시험편의 에칭양을, 원의 플롯으로 에칭 선택비에 대해서 각각 나타내고 있다. 이 도 13으로부터 분명한 바와 같이, 산화층(14)을 형성한 시험편 2에 대해서는, 산화층(14)을 형성하지 않은 시험편 1, 3, 4보다도 시험편의 에칭양이 작아, 에칭 선택비가 크다. 산화층(14)의 유무에 대해서만 상이한 시험편 1, 2를 비교하면, 시험편 2의 에칭 선택비는, 시험편 1의 에칭 선택비의 27배였다. 또한, 이 평가 시험 2에서는, 상기 시험편 1 내지 4 이외에도, 붕소, 탄소, 산소 중 1개 또는 복수의 원소가 첨가되고, 산화층은 형성하지 않은 SiN막을 시험편으로서 사용해서 상기 에칭양, 에칭 선택비를 취득하고 있으며, 이들 시험편의 에칭양보다도 시험편 2의 에칭양은 작고, 또한 이들 시험편의 에칭 선택비보다도 시험편 2의 에칭 선택비가 컸다. 따라서, 이 평가 시험 2로부터는, 산화층(14)을 형성함으로써 SiN막(13)의 에칭을 억제할 수 있다는 본 발명의 효과가 확인되었다.
·평가 시험 3
평가 시험 3으로서, 웨이퍼(W)에 SiN막(13), 산화층(14)의 형성을 행하여, 평가 시험 2에서 설명한 에칭을 행하였다. 이 에칭을 행하기 전, 행한 후에 각각 TEM(투과형 전자 현미경)에 의해, 웨이퍼(W)의 종단 측면을 촬상하였다. 또한, 비교 시험 3으로서, 웨이퍼(W)에 SiN막(13)의 형성을 행하고, 산화층(14)을 형성하지 않고 평가 시험 2에서 설명한 에칭을 행하였다. 이 비교 시험 3에서도 에칭의 전후에 각각 TEM에 의해 웨이퍼(W)의 종단 측면을 촬상하였다.
평가 시험 3의 웨이퍼(W)에 대해서, 에칭 전은 SiN막(13)의 두께가 20.3nm이며, 에칭 후는 SiN막(13)의 두께는 19.8nm이었다. 또한, 에칭 전에 있어서는 SiN막(13) 상에는 산화층(14)이 형성되어 있다는 것이 확인되었다. 비교 시험 3의 웨이퍼(W)에 대해서, 에칭 전은 SiN막(13)의 두께가 22.3nm이며, 에칭 후는 SiN막(13)의 두께가 16.4nm이었다. 이렇게 평가 시험 3의 웨이퍼(W)는, 비교 시험 3의 웨이퍼(W)에 비해 SiN막(13)의 에칭양이 억제되어 있어, 이 평가 시험 3으로부터도 본 발명의 효과가 확인되었다.
W : 웨이퍼 12 : TiN막
13 : SiN막 14 : 산화층
2 : 성막 장치 20 : 제어부
21 : 진공 용기 22 : 회전 테이블
3 : 가스 급배기 유닛 4A 내지 4C : 플라스마 형성 유닛
51 내지 53 : 가스 인젝터

Claims (8)

  1. 기판에 성막용 가스를 공급하여, 피 에칭막에 대하여 적층되는 질화 실리콘막을 형성하는 성막 공정과,
    상기 질화 실리콘막의 표면을 산화해서 산화층을 형성하기 위한 산화 가스를 상기 기판에 공급하는 산화 공정과,
    상기 피 에칭막 및 상기 산화층이 상기 기판의 표면에 노출된 상태에서 할로겐을 포함하는 에칭 가스를 상기 기판에 공급하여, 당해 피 에칭막을 에칭하는 에칭 공정
    을 포함하고,
    상기 산화층을 적층해서 형성하기 위해, 상기 성막 공정 및 산화 공정은 반복하여 여러 번 실시되고,
    상기 산화 공정은, 상기 산화층이 형성되기 전의 상기 질화 실리콘막의 두께의 1/3 이하의 두께를 갖는 상기 산화층이 형성되도록 하는, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 질화 실리콘막은, 상기 피 에칭막을 에칭하기 위한 마스크인, 기판 처리 방법.
  3. 제1항에 있어서,
    상기 에칭 가스는, 염소계 가스인, 기판 처리 방법.
  4. 제1항에 있어서,
    상기 피 에칭막은 질화티타늄막인, 기판 처리 방법.
  5. 제1항에 있어서,
    상기 산화 가스는 산소 가스이며,
    상기 산화 공정은, 플라스마화한 상기 산소 가스를 상기 기판에 공급하는 공정을 포함하는, 기판 처리 방법.
  6. 삭제
  7. 제1항 내지 제5항 중 어느 한 항에 기재된 기판 처리 방법을 실행하기 위해서 사용되는 기판 처리 장치에 있어서,
    진공 용기 내에 설치되고, 상기 기판을 적재해서 공전시키기 위한 회전 테이블과,
    상기 회전 테이블 상에서의 제1 영역에, 상기 성막용 가스이며 실리콘을 포함하는 원료 가스를 공급하는 원료 가스 공급부와,
    상기 회전 테이블 상에서 상기 제1 영역에 대하여 당해 회전 테이블의 회전 방향으로 이격된 제2 영역에, 상기 원료 가스를 질화해서 질화 실리콘을 생성하기 위한 질화 가스를 공급하는 질화 가스 공급부와,
    상기 제1 영역의 분위기와 제2 영역의 분위기를 분리하기 위한 분리 기구와,
    상기 회전 테이블 상에 상기 산화 가스를 공급하는 산화 가스 공급부와,
    상기 원료 가스 및 상기 질화 가스가 상기 회전 테이블 상에 공급된 상태에서 상기 기판이 상기 제1 영역과 상기 제2 영역을 반복해서 복수회 통과한 후에, 상기 산화 가스가 상기 회전 테이블 상에 공급되는 공정이 반복되어 실시되고, 산화층이 형성되기 전의 질화 실리콘막의 두께의 1/3 이하의 두께를 갖는 상기 산화층이 적층하여 형성되도록 제어 신호를 출력하는 제어부
    를 포함하는 기판 처리 장치.
  8. 제7항에 있어서,
    상기 회전 테이블 상에 공급된 상기 산화 가스를 플라스마화해서 상기 기판에 공급하기 위한 플라스마화 기구를 더 포함하는, 기판 처리 장치.
KR1020180062765A 2017-06-09 2018-05-31 기판 처리 방법 및 기판 처리 장치 KR102361942B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017114467A JP6919350B2 (ja) 2017-06-09 2017-06-09 基板処理方法及び基板処理装置
JPJP-P-2017-114467 2017-06-09

Publications (2)

Publication Number Publication Date
KR20180134758A KR20180134758A (ko) 2018-12-19
KR102361942B1 true KR102361942B1 (ko) 2022-02-11

Family

ID=64563715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062765A KR102361942B1 (ko) 2017-06-09 2018-05-31 기판 처리 방법 및 기판 처리 장치

Country Status (3)

Country Link
US (1) US11171014B2 (ko)
JP (1) JP6919350B2 (ko)
KR (1) KR102361942B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638572B1 (ko) * 2015-06-17 2024-02-21 어플라이드 머티어리얼스, 인코포레이티드 프로세스 챔버 내의 가스 제어
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191852A1 (en) * 2003-04-30 2005-09-01 Fujitsu Limited Method for manufacturing semiconductor device
JP2010177480A (ja) * 2009-01-30 2010-08-12 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776747B2 (ja) * 1998-11-12 2011-09-21 株式会社ハイニックスセミコンダクター 半導体素子のコンタクト形成方法
DE19958904C2 (de) * 1999-12-07 2002-01-24 Infineon Technologies Ag Verfahren zur Herstellung einer Hartmaske auf einem Substrat
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
JP2002214793A (ja) * 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
JP3578155B2 (ja) * 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
US7387743B2 (en) * 2005-03-30 2008-06-17 Tokyo Electron Limited Etching method and apparatus, computer program and computer readable storage medium
JP5078617B2 (ja) * 2005-09-22 2012-11-21 東京エレクトロン株式会社 選択的プラズマ処理方法およびプラズマ処理装置
US7910495B2 (en) 2006-09-29 2011-03-22 Tokyo Electron Limited Plasma oxidizing method, plasma processing apparatus, and storage medium
US7910488B2 (en) * 2007-07-12 2011-03-22 Applied Materials, Inc. Alternative method for advanced CMOS logic gate etch applications
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8796150B2 (en) * 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8916054B2 (en) * 2011-10-26 2014-12-23 International Business Machines Corporation High fidelity patterning employing a fluorohydrocarbon-containing polymer
US9478506B2 (en) * 2013-03-06 2016-10-25 Globalfoundries Inc. Multilayer pattern transfer for chemical guides
US9018066B2 (en) * 2013-09-30 2015-04-28 United Microelectronics Corp. Method of fabricating semiconductor device structure
JP2015180768A (ja) * 2014-03-06 2015-10-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びに記録媒体
US9812577B2 (en) * 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191852A1 (en) * 2003-04-30 2005-09-01 Fujitsu Limited Method for manufacturing semiconductor device
JP2010177480A (ja) * 2009-01-30 2010-08-12 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
US11171014B2 (en) 2021-11-09
JP2018207075A (ja) 2018-12-27
JP6919350B2 (ja) 2021-08-18
KR20180134758A (ko) 2018-12-19
US20180358235A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
US11227789B2 (en) Method and apparatus for filling a recess formed within a substrate surface
JP7190814B2 (ja) エアギャップの形成方法
KR102216529B1 (ko) 반도체 장치의 제조 방법
KR20210024420A (ko) 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20200143254A (ko) 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20180135803A (ko) 성막 장치, 성막 장치의 클리닝 방법 및 기억 매체
KR101989657B1 (ko) 기판 처리 장치 및 기판 처리 방법
TW201839849A (zh) 具有選擇性阻隔層的結構
KR20100129311A (ko) 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
KR102361942B1 (ko) 기판 처리 방법 및 기판 처리 장치
US10151029B2 (en) Silicon nitride film forming method and silicon nitride film forming apparatus
JP2022079865A (ja) 基板処理方法および基板処理システム
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
KR102334581B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
WO2020022045A1 (ja) エッチング方法及びエッチング装置
JP6680190B2 (ja) 成膜装置
JP6772886B2 (ja) 成膜装置
CN113892168A (zh) 蚀刻停止层
WO2022185916A1 (ja) 成膜方法、処理装置及び処理システム
KR20220036859A (ko) 성막 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant