KR102350892B1 - 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법 - Google Patents

웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102350892B1
KR102350892B1 KR1020160133334A KR20160133334A KR102350892B1 KR 102350892 B1 KR102350892 B1 KR 102350892B1 KR 1020160133334 A KR1020160133334 A KR 1020160133334A KR 20160133334 A KR20160133334 A KR 20160133334A KR 102350892 B1 KR102350892 B1 KR 102350892B1
Authority
KR
South Korea
Prior art keywords
polymer layer
wafer
layer
temporary adhesive
laminated
Prior art date
Application number
KR1020160133334A
Other languages
English (en)
Other versions
KR20170045720A (ko
Inventor
쇼헤이 다가미
미치히로 스고
히로유키 야스다
마사히토 다나베
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170045720A publication Critical patent/KR20170045720A/ko
Application granted granted Critical
Publication of KR102350892B1 publication Critical patent/KR102350892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/06—Preparatory processes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 300℃를 초과하는 고온 열 프로세스에도 내성이 있고, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체를 제공한다.
[해결수단] 지지체 상에 가접착재층이 형성되고, 또한 해당 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층된 웨이퍼 가공체이며, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층(B)를 포함하는 제2 가접착층과, 해당 제2 가접착층에 박리 가능하게 적층되고, 상기 지지체 상에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것인 웨이퍼 가공체.

Description

웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법{WAFER PROCESSING LAMINATE, TEMPORARY ADHESIVE MATERIAL FOR WAFER PROCESSING, AND METHOD FOR MANUFACTURING THIN WAFER}
본 발명은 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법에 관한 것이다.
3차원의 반도체 실장은 가일층의 고밀도, 대용량화를 실현하기 위해서 필수가 되어왔다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선(結線)하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 회로 비형성면(「이면」이라고도 함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여, 연마시의 웨이퍼 파손을 방지하였다. 그러나 이 테이프는 유기 수지 필름을 기재에 사용하고 있어, 유연성이 있는 반면, 강도나 내열성이 불충분해서, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않다.
따라서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되었다. 이때에 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 간극 없이 접합할 수 있고, 후속 공정에 견딜만한 충분한 내구성이 필요하고, 또한 마지막으로 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다. 이와 같이, 마지막으로 박리하는 점에서, 본 명세서에서는, 이 접착층을 가접착층(또는 가접착재층)이라고 칭하기로 한다.
지금까지 공지된 가접착층과 그 박리 방법으로서는, 광흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하여, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허문헌 1), 및 열용융성 탄화수소계 화합물을 접착재에 사용하여, 가열 용융 상태로 접합·박리를 행하는 기술(특허문헌 2)이 제안되어 있다. 전자의 기술은 레이저 등의 고가 장치가 필요하고, 또한 기판 1장당 처리시간이 길어지는 등의 문제가 있었다. 또한, 후자의 기술은 가열만으로 제어하기 때문에 간편한 반면, 200℃를 초과하는 고온에서의 열 안정성이 불충분하기 때문에, 적용 범위는 좁았다. 또한, 이들 가접착층에서는, 고단차 기판의 균일한 막 두께 형성과, 지지체에의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 사용하는 기술이 제안되어 있다(특허문헌 3). 이것은 기판을 지지체에 부가 경화형 실리콘 점착제를 사용해서 접합하고, 박리 시에는 실리콘 수지를 용해, 또는 분해하는 약제에 침지해서 기판을 지지체로부터 분리하는 것이다. 그 때문에 박리에 매우 장시간을 요하여, 실제의 제조 프로세스에의 적용은 곤란하다.
상기 문제를 감안하여, 열가소성 오르가노폴리실록산 가접착층과 열경화성 변성 실록산 중합체 가접착층을 사용한 기술이 제안되어 있다(특허문헌 4). 이 방법이라면, 어느 정도의 열 프로세스 내성이 있고, 고단차 기판에의 균일한 막 두께로의 형성도 가능하기 때문에, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 박리도 용이하지만, 300℃를 초과하는 고온 내열성에 문제가 있었다.
일본 특허 공개 제2004-64040호 공보 일본 특허 공개 제2006-328104호 공보 미국 특허 제7541264호 공보 일본 특허 공개 제2013-48215호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 CVD(화학적 기상 성장), 레이저 어닐링과 같은 웨이퍼 열 프로세스 내성이 우수하고, 특히 300℃를 초과하는 고온 열 프로세스에도 내성이 있고, 박리 전의 박형 웨이퍼가 절단된 상태라도 용이하게 박리 가능해서, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 이것을 사용하는 박형 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에서는 지지체 상에 가접착재층이 형성되고, 또한 해당 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층된 웨이퍼 가공체이며,
상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층(B)를 포함하는 제2 가접착층과, 해당 제2 가접착층에 박리 가능하게 적층되어, 상기 지지체 상에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것을 특징으로 하는 웨이퍼 가공체를 제공한다.
이러한 웨이퍼 가공체라면, 고단차 기판의 균일한 막 두께로의 형성이 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 열프로세스 내성도 양호하다. 특히, 제1 가접착층으로서 열가소성 오르가노폴리실록산 중합체층(A)를 막 두께 100nm 미만으로 형성하고, 제3 가접착층으로서 열가소성 오르가노폴리실록산 중합체층(A')를 막 두께 100nm 미만으로 형성하고, 양자의 박막으로 제2 가접착층을 사이에 끼우는 것에 의해, 300℃를 초과하는 고온 열 프로세스에도, 구체적으로는 가접착재 온도에서 400℃ 정도까지 양호한 내성을 나타낸다. 이에 의해, 박형 웨이퍼의 생산성을 높일 수 있다.
또한, 본 발명에서는, 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재이며,
상기 웨이퍼의 표면에 박리 가능하게 적층 가능한, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층(B)를 포함하는 제2 가접착층과, 해당 제2 가접착층에 박리 가능하게 적층되고, 상기 지지체 상에 박리 가능하게 적층 가능한, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것을 특징으로 하는 웨이퍼 가공용 가접착재를 제공한다.
이러한 웨이퍼 가공용 가접착재라면, 웨이퍼와 지지체와의 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 열 프로세스 내성도 양호하다. 특히, 제1 가접착층으로서 열가소성 오르가노폴리실록산 중합체층(A)를 막 두께 100nm 미만으로 형성하고, 제3 가접착층으로서 열가소성 오르가노폴리실록산 중합체층(A')를 막 두께 100nm 미만으로 형성하고, 양자의 박막으로 제2 가접착층을 끼우는 것에 의해, 300℃를 초과하는 고온 열 프로세스에 대해서도 양호한 내성을 나타낸다. 이에 의해, 박형 웨이퍼의 생산성을 높일 수 있다.
이들의 경우, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력보다도 강한 것이 바람직하다.
이러한 박리력을 갖는 것이라면, 중합체층(B)를 웨이퍼측에 남긴 상태로 지지체를 박리할 수 있다.
또한, 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및/또는 (A')가 R11R12SiO2 /2로 표현되는 실록산 단위(D 단위)를 99.000 내지 99.999몰%, R13R14R15SiO1/2로 표현되는 실록산 단위(M 단위)를 1.000 내지 0.001몰%, R16SiO3 /2로 표현되는 실록산 단위(T 단위)를 0.000 내지 0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이고, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것이 바람직하다.
또한, 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및/또는 (A')가 R21R22R23SiO1 /2단위(R21, R22, R23은 각각, 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4 /2단위를 함유하고, 상기 R21R22R23SiO1/2단위/SiO4/2단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 일반식(1)로 표현되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 해당 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진과의 비율이 99:1 내지 50:50이며, 중량 평균 분자량이 400,000 내지 1,500,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인, 비반응성 오르가노폴리실록산층인 것이 바람직하다.
Figure 112016099569717-pat00001
(식 중, R31 및 R32는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
이러한 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')라면, 접착성, 내열성이 우수하기 때문에 바람직하다.
또한, 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및/또는 (A')의 막 두께가 1 내지 80nm인 것이 바람직하다.
이러한 막 두께라면, 300℃를 초과하는 고온 열프로세스에 대하여 또한 양호한 내성을 나타낸다.
또한, 이들의 경우, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시 메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것이 바람직하다.
Figure 112016099569717-pat00002
[식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식(3)으로 표시되는 2가의 유기기이다.
Figure 112016099569717-pat00003
(식 중, Z는
Figure 112016099569717-pat00004
중 어느 하나에서 선택되는 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. k는 0, 1, 2 중 어느 하나이다)]
또한, 이들의 경우, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1 분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것이 바람직하다.
Figure 112016099569717-pat00005
[식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식(5)로 표시되는 2가의 유기기이다.
Figure 112016099569717-pat00006
(식 중, V는
Figure 112016099569717-pat00007
중 어느 하나에서 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. h는 0, 1, 2 중 어느 하나이다)]
이러한 열경화성 실록산 변성 중합체층(B)라면, 내열성이 더한층 우수하기 때문에 바람직하다.
또한, 이들의 경우, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 1gf 이상 500gf 이하이고, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 0.5gf 이상 50gf 이하인 것이 바람직하다.
이러한 필 박리력을 갖는 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')라면, 웨이퍼 연마시에 웨이퍼의 어긋남이 발생할 우려가 없고, 박리가 용이하기 때문에 바람직하다.
또한, 본 발명의 웨이퍼 가공체에서의 상기 열가소성 오르가노폴리실록산 중합체층(A)가, 상기 웨이퍼의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것이어도 된다.
또한, 본 발명의 웨이퍼 가공체에서의 상기 열가소성 오르가노폴리실록산 중합체층(A')가, 상기 지지체의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것이어도 된다.
또한, 본 발명의 웨이퍼 가공용 가접착재에서의 상기 열가소성 오르가노폴리실록산 중합체층(A) 및/또는 (A')는 주변부가 일부 제거되어 있는 것이어도 된다.
이러한 형상의 중합체층(A) 및 (A')라면, 중합체층(B)와 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼(회로 부착 웨이퍼)가 부분적으로 직접 적층되고, 중합체층(B)와 지지체가 부분적으로 직접 적층되게 되어, 회로 부착 웨이퍼의 가공 중에 박리가 발생하는 리스크를 경감할 수 있다.
또한, 본 발명에서는, (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층(A)와, 상기 열경화성 실록산 변성 중합체층(B)와, 상기 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때에, 상기 지지체 상에 상기 중합체층(A')가 적층되고, 해당 중합체층(A') 상에 상기 중합체층(B)가 적층된 지지체와, 상기 중합체층(A)가 적층된 상기 웨이퍼를 진공 하(감압 하)에 접합하는 공정과,
(b) 상기 중합체층(B)를 열경화시키는 공정과,
(c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 중합체층(A')를 일체로 박리하는 공정과,
(f) 상기 공정(e)를 행한 후의 상기 웨이퍼로부터 상기 중합체층(B)를 박리하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이러한 박형 웨이퍼의 제조 방법이라면, 본 발명에서의 3층계를 갖는 가접착재층을, 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용해서 관통 전극 구조나, 범프 접속 구조를 갖는 박형 웨이퍼를 용이하게 제조할 수 있다. 또한, 이러한 박리 공정에 의하면, 가공을 실시한 웨이퍼로부터 지지체를 용이하게 박리할 수 있다. 또한, 중합체층(A')와 (B)가 적층된 지지체와, 중합체층(A)가 적층된 회로 부착 웨이퍼를 진공 하에서 접합함으로써, 회로 부착 웨이퍼의 표면 상태에 따르지 않고, 예를 들어, 스핀 코팅법으로 중합체층(B)를 형성할 수 있어, 접합을 실시할 수 있다.
또한, 본 발명에서는, (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층(A)와, 상기 열경화성 실록산 변성 중합체층(B)와, 상기 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때에, 상기 회로 형성면 상에 상기 중합체층(A)가 적층되고, 해당 중합체층(A) 상에 상기 중합체층(B)가 적층된 상기 웨이퍼와, 상기 중합체층(A')가 적층된 상기 지지체를 진공 하(감압 하)에 접합하는 공정과,
(b) 상기 중합체층(B)를 열경화시키는 공정과,
(c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 중합체층(A')를 일체로 박리하는 공정과,
(f) 상기 공정(e)를 행한 후의 상기 웨이퍼로부터 상기 중합체층(B)를 박리하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이러한 박형 웨이퍼의 제조 방법이라면, 본 발명에서의 3층계를 갖는 가접착재층을, 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용해서 관통 전극 구조나, 범프 접속 구조를 갖는 박형 웨이퍼를 용이하게 제조할 수 있다. 또한, 이러한 박리 공정에 의하면, 가공을 실시한 웨이퍼로부터 지지체를 용이하게 박리할 수 있다. 또한, 중합체층(A)와 (B)가 적층된 회로 부착 웨이퍼와, 중합체층(A')가 적층된 지지체를 진공 하에서 접합함으로써, 스핀 코팅법으로 중합체층(B)를 형성하는 경우에 지지체 측면에 중합체층(B)의 잔사 없이 처리를 할 수 있기 때문에, 그 후의 공정 중에 잔사가 박락할 우려가 없다.
본 발명에서의 가접착재층은 3층 구조를 갖고, 특히 3층 구조에서, 중간층으로서 열경화성 실록산 변성 수지(중합체층(B))를 기판 접합용 지지층으로서 사용함으로써, 수지의 열분해가 발생하지 않음은 물론, 고온 시에서의 수지의 유동도 발생하지 않고, 내열성이 높기 때문에, 폭넓은 반도체 성막 프로세스에 적용할 수 있고, 단차를 갖는 웨이퍼에 대해서도, 막 두께 균일성이 높은 접착재층을 형성할 수 있고, 이 막 두께 균일성 때문에 용이하게 50㎛ 이하의 균일한 박형 웨이퍼를 얻는 것이 가능하게 된다. 나아가, 열가소성 오르가노폴리실록산 수지(중합체층(A) 및 (A'))를 모두 막 두께 100nm 미만으로 형성함으로써, 300℃를 초과하는 고온 프로세스에도 양호한 내열성을 나타내게 되고, 박형 웨이퍼 제작 시의 프로세스 선택성을 높일 수 있어, 생산성을 높이는 것이 가능하게 된다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 도시하는 단면도이다.
이하, 본 발명을 더욱 상세하게 설명한다.
상기한 바와 같이 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 웨이퍼 열 프로세스 내성이 우수하고, 특히 300℃를 초과하는 고온 열 프로세스에도 내성이 있고, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체 및 웨이퍼 가공용 가접착재가 요구되고 있다.
본 발명자들은 상기 목적을 달성하기 위해서 예의 검토를 행한 결과,
(A)의 열가소성 오르가노폴리실록산 중합체층을 포함하는 막 두께 100nm 미만의 열가소성 가접착층과,
(B)의 열경화성 실록산 변성 중합체층을 포함하는 열경화성 가접착층과,
(A')의 열가소성 오르가노폴리실록산 중합체를 포함하는 막 두께 100nm 미만의 열가소성 가접착층
의 3층계를 갖는 가접착재층을, 웨이퍼와 지지체의 접합에 웨이퍼측에서 (A), (B), (A')의 순서로 형성한 구조로 해서 사용함으로써, 관통 전극 구조나, 범프 접속 구조를 갖는 박형 웨이퍼를 간단하게 제조하는 방법을 알아내었다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 도시하는 단면도이다. 도 1에 도시한 바와 같이, 본 발명의 웨이퍼 가공체는 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼(1)와, 웨이퍼(1)의 가공 시에 웨이퍼(1)를 지지하는 지지체(3)와, 이들 웨이퍼(1)와 지지체(3) 사이에 개재하는 가접착재층(2)을 구비하고, 이 가접착재층(2)이 막 두께 100nm 미만의 열가소성 오르가노폴리실록산 중합체층(A)(제1 가접착층)와, 열경화성 실록산 변성 중합체층(B)(제2 가접착층)와, 막 두께 100nm 미만의 열가소성 오르가노폴리실록산 중합체층(A')(제3 가접착층)의 3층 구조를 갖고, 제1 가접착층이 웨이퍼(1)의 표면에 박리 가능하게 적층되고, 제3 가접착층이 지지체(3)에 박리 가능하게 적층되어 있는 것이다.
또한, 본 발명의 웨이퍼 가공용 가접착재는 상기 (A), (B) 및 (A')의 적층체를 포함하고, 각각의 층이 박리 가능하게 적층된 것이다.
이하, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
[가접착재층]
-제1 가접착층(A) 및 제3 가접착층(A')/열가소성 오르가노폴리실록산 중합체층-
제1 가접착층 및 제3 가접착층은 열가소성 오르가노폴리실록산 중합체로 구성된다. 본 발명에서 중합체층(A)와 (A')는 동일해도 되고, 달라도 된다.
제1 가접착층 및 제3 가접착층에 사용되는 열가소성 오르가노폴리실록산 중합체로서는, 예를 들어, R11R12SiO2 /2로 표현되는 실록산 단위(D 단위)를 99.000 내지 99.999몰%, 바람직하게는 99.500 내지 99.999몰%, R13R14R15SiO1 /2로 표현되는 실록산 단위(M 단위)를 1.000 내지 0.001몰%, 바람직하게는 0.500 내지 0.001몰%, R16SiO3 /2로 표현되는 실록산 단위(T 단위)를 0.000 내지 0.500몰%, 바람직하게는 0.000 내지 0.100몰% 함유하고, 또한 중량 평균 분자량이 200,000 내지 1,000,000, 바람직하게는 400,000 내지 900,000이고, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산을 들 수 있다.
상기에서, 유기 치환기 R11, R12, R13, R14, R15 및 R16은 비치환 또는 치환된 1가 탄화수소기, 바람직하게는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등과 같은 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있고, 바람직하게는 메틸기 및 페닐기이다.
해당 오르가노폴리실록산의 분자량은 GPC(겔 침투 크로마토그래피)로, 폴리스티렌 표준물질에 의해 작성한 검량선에 준해서 얻어지는 중량 평균 분자량(본 명세서에서는, 「중량 평균 분자량」이란 이것을 의미함)의 값으로, 중량 평균 분자량이 200,000 이상, 보다 바람직하게는 350,000 이상이고, 또한 1,000,000 이하, 보다 바람직하게 800,000 이하이고, 또한 분자량 740 이하의 저분자량 성분 함유량이 0.5질량% 이하, 보다 바람직하게는 0.1질량% 이하이다.
해당 오르가노폴리실록산에서, 중량 평균 분자량이 200,000 이상이면, 웨이퍼를 박형화하기 위한 연삭 공정에 충분히 견딜 수 있기 때문에 바람직하다. 한편, 중량 평균 분자량이 1,000,000 이하일 경우에는, 공정 종료 후의 세정 공정에서 세정할 수 있기 때문에 바람직하다. 한편, 분자량이 740 이하인 저분자량 성분이 0.5질량% 이하이면, 관통 전극 형성 중의 열처리나 웨이퍼 이면에 형성되는 범프 전극의 열처리에 대하여, 충분한 내열성이 얻어지기 때문에 바람직하다.
또한, D 단위는 수지 중의 99.000 내지 99.999몰％를 구성하는 것이 바람직하고, 99.000몰% 이상이면, 웨이퍼 박형화를 위한 연삭 공정에 견딜 수 있기 때문에 바람직하고, 99.999몰% 이하이면, 공정 종료 후의 중합체층(B)와의 박리를 행하기 쉽다.
M 단위는 D 단위를 주성분으로 하는 수지의 말단 활성 기의 밀봉을 위해서 부가되고, 그 분자량을 조정하기 위해서 사용된다.
제1 가접착층 및 제3 가접착층에 사용되는 열가소성 오르가노폴리실록산 중합체의 다른 예로서는, R21R22R23SiO1 /2단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4 /2단위를 함유하고, R21R22R23SiO1 /2단위/SiO4 /2단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 일반식(1)로 표현되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 해당 탈수 축합시키는 오르가노폴리실록산과 오르가노폴리실록산 레진과의 비율(질량비)이 99:1 내지 50:50이며, 중량 평균 분자량이 400,000 내지 1, 500,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인, 비반응성 오르가노폴리실록산(열가소성 레진 변성 오르가노폴리실록산 중합체)을 들 수 있다.
Figure 112016099569717-pat00008
(식 중, R31 및 R32는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
상기 부분 축합물을 포함하는 층은 이형층으로서 작용하기 때문에, 웨이퍼와 지지체와의 박리력을 조정할 수 있다. 여기서, 상기 일반식(1)로 표현되는 오르가노폴리실록산의 중합도가 5000 내지 10000이므로, 이 부분 축합물을 포함하는 중합체층(A) 및 (A')는 열가소성 고중합도 레진 변성 오르가노폴리실록산 중합체층이라고 할 수 있다.
상기에 있어서, R31 및 R32는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기와 같은 1가 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있고, 바람직하게는 메틸기 및 페닐기이다.
또한, R21, R22 및 R23은 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등과 같은 1가 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기, 수산기 등을 들 수 있고, 바람직하게는 메틸기이다.
상기 R21R22R23SiO1 /2단위(M 단위) 및 SiO4 /2단위(Q 단위)를 함유하는 오르가노폴리실록산 레진(이하, MQ 레진이라고도 함)은 규소 원자에 결합한 수산기를 갖는 것이어도 된다. 이 경우, MQ 레진 100g에 대하여, 수산기의 함유량은 0 내지 4.0질량% 정도이고, 바람직하게는 0.5 내지 1.5질량%이다. 또한, 이 MQ 레진은 R24SiO3/2단위(T 단위) 및 R25R26SiO2 /2(D 단위)의 비교적 소량을 갖는 것이어도 좋다(R24, R25, R26은 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기이며, 구체예로서는 상기 R21, R22, R23의 예시와 마찬가지 기를 들 수 있음).
상기 탈수 축합 반응에 사용하는 유기 용제로서는 펜탄, 헥산, 시클로펜탄, 시클로헥산, 메틸시클로헥산, 옥탄, 이소옥탄, 데칸, 운데칸, 이소도데칸, 리모넨, 피넨, 톨루엔 등이 있고, 톨루엔이 바람직하다. 또한, 상기 탈수 축합 반응에 사용하는 아민계 촉매로서는 암모니아수, 트리에틸아민, 피리딘 등이 있고, 암모니아수를 사용하는 것이 바람직하다. 또한, 상기 탈수 축합 반응의 반응시간으로서는 12 내지 100시간, 바람직하게는 18 내지 36시간이다.
또한, 반응 종료 후에 얻어진 오르가노폴리실록산을 톨루엔 등의 용제에 용해시켜, 오르가노폴리실록산 100질량부에 대하여 5 내지 20질량부의 헥사메틸디실라잔을 첨가하여, 3 내지 5시간 환류시키고, 잔존하는 수산기를 트리메틸실록시기로 해도 된다. 또한, 얻어진 레진 변성 오르가노폴리실록산을 헥산 등의 부(富) 용매에 용해시켜, 그 총중량에 대하여 1.5 내지 3배량의 아세톤 등의 빈용매와 혼합하고, 하층에 석출된 레진 변성 오르가노폴리실록산을 사용해도 된다.
얻어진 레진 변성 오르가노폴리실록산의 중량 평균 분자량은 400,000 이상, 바람직하게는 550,000 이상이고, 또한 1,500,000 이하, 바람직하게는 1,200,000 이하이다.
얻어진 레진 변성 오르가노폴리실록산에 있어서, 중량 평균 분자량이 400,000 이상일 경우, 웨이퍼를 박형화하기 위한 연삭 공정에 충분히 견딜 수 있기 때문에 바람직하다. 한편, 중량 평균 분자량이 1,500,000 이하일 경우에는, 공정 종료 후의 세정 공정에서 세정하기 쉽기 때문에 바람직하다. 한편, 분자량이 740 이하인 저분자량 성분이 0.5질량% 이하이면, 관통 전극 형성 중의 열처리나 웨이퍼 이면에 형성되는 범프 전극의 열처리에 대하여 충분한 내열성이 얻어지기 때문에 바람직하다.
또한, D 단위는 수지 중의 95.000 내지 99.999몰％를 구성하는 것이 바람직하고, 95.000몰% 이상이면, 웨이퍼 박형화를 위한 연삭 공정에 견딜 수 있기 때문에 바람직하고, 99.999몰% 이하일 경우에는, 공정 종료 후의 중합체층(B)와의 박리가 이루어지기 쉽기 때문에 바람직하다.
또한, 반응 전의 오르가노폴리실록산 및 오르가노폴리실록산 레진은 각각 1종 단독으로도 2종 이상을 조합해도 사용할 수 있고, 얻어지는 레진 변성 오르가노폴리실록산도 1종 단독이어도 2종 이상이어도 된다.
이 열가소성 오르가노폴리실록산 중합체층은 그 용액을 스핀 코팅, 롤 코터 등의 방법에 의해 웨이퍼 상에 형성해서 사용해도 된다. 스핀 코팅 등의 방법에 의해 웨이퍼 상에 중합체층(A)를 형성하거나, 또는 지지체 상에 중합체층(A')를 형성하는 경우에는, 수지를 용액으로서 코팅하는 것이 바람직하지만, 이때에는 펜탄, 헥산, 시클로헥산, 이소노난, 데칸, 이소도데칸, 리모넨, p-멘탄 등의 탄화수소계 용제가 적합하게 사용된다.
또한, 본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재에서의 중합체층(A) 및 (A')의 막 두께는 100nm 미만이다. 중합체층(A), (A')의 막 두께는 각각 바람직하게는 1 내지 80nm, 더욱 바람직하게는 2 내지 60nm, 특히 바람직하게는 3 내지 50nm이다. 특히, 중합체층(A) 및 (A')의 막 두께가 1 내지 80nm라면, 용이하게 웨이퍼와 지지체를 박리할 수 있다. 한편으로, 중합체층(A) 또는 (A')의 막 두께가 100nm 이상일 경우, 300℃를 초과하는 고온 프로세스에 견딜 수 없다. 그 결과, 적층된 웨이퍼에, 보이드, 웨이퍼 팽창, 웨이퍼 파손 등의 외관 이상이 발생해버린다.
또한, 열가소성 오르가노폴리실록산 중합체층(A)는 회로 부착 웨이퍼의 표면에 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 중합체층(B)가 적층된 상태에서, 중합체층(A)로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 통상 1gf 이상, 또한 500gf 이하이고, 바람직하게는 3gf 이상 300gf 이하이고, 더욱 바람직하게는 5gf 이상 250gf 이하이다. 1gf 이상이라면, 웨이퍼 연마시에 웨이퍼의 어긋남이 발생할 우려가 없고, 500gf 이하라면, 중합체층(B)의 필 박리가 용이하게 되기 때문에 바람직하다.
또한, 열가소성 오르가노폴리실록산 중합체층(A')는 지지체 상에 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 중합체층(B)가 적층된 상태에서, 중합체층(A')로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 통상 0.5gf 이상 50gf 이하이고, 바람직하게는 1gf 이상 40gf 이하이고, 더욱 바람직하게는 3gf 이상 30gf 이하이다. 0.5gf 이상이면, 웨이퍼 가공중에 박리가 발생해버릴 우려가 없고, 50gf 이하면, 웨이퍼의 박리가 용이하게 되기 때문에 바람직하다.
또한, 회로 부착 웨이퍼의 표면에 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 중합체층(B)가 적층된 상태에서, 중합체층(A)로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력이, 지지체 상에 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 중합체층(B)가 적층된 상태에서, 중합체층(A')로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력보다도 강한 것이, 중합체층(B)를 웨이퍼측에 남긴 상태로 지지체를 박리하는 제조 공정의 관점에서 바람직하다.
또한, 중합체층(A)로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력 및 중합체층(A')로부터 열경화 후의 중합체층(B)를 박리하는 데 필요한 박리력은, 중합체층(A) 및 (A')의 구조 및 막 두께와, 웨이퍼 표면 상태 및 지지체 표면 상태로부터 결정된다. 일반적으로, 보다 평탄하고 평활한 면일수록 접착력은 약하고, 요철이 있는 형상일수록 접착력은 높게 나온다. 일반적으로 지지체 표면은 요철이 적은 평탄한 면인 경우가 많고, 회로 부착 웨이퍼는 요철이 많은 면인 것이 많기 때문에, 중합체층(A)와 (A')의 구조와 막 두께가 동일해도, 접착력에는 차이가 나는 경우가 있다. 지지체와 웨이퍼에서 표면 상태에 의한 접착력 차가 생기기 쉬울 경우에는 중합체층(A) 및 (A')에 동일한 재료를 사용해도 좋고, 접착력 차가 생기기 어려울 경우에는 중합체층(A) 및 (A')의 구조나 막 두께를 바꿈으로써 접착력 차를 만드는 것이 바람직하다.
또한, 본 발명의 웨이퍼 가공체에서의 중합체층(A)가 회로 부착 웨이퍼의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것이어도 된다. 마찬가지로, 중합체층(A')가 지지체의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것이어도 좋다. 즉, 본 발명의 웨이퍼 가공용 가접착재에서의 중합체층(A) 및/또는 (A')는 주변부가 일부 제거되어 있는 것이어도 된다. 이에 의해, 중합체층(B)와 회로 부착 웨이퍼가 부분적으로 직접 적층되고, 중합체층(B)와 지지체가 부분적으로 직접 적층하게 되어, 회로 부착 웨이퍼의 가공 중에 박리가 발생하는 리스크를 경감할 수 있다.
-제2 가접착층(B)/열경화성 실록산 변성 중합체층-
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재의 구성 요소인 열경화성 실록산 변성 중합체층(B)는 열경화성 실록산 변성 중합체층이라면 특별히 한정되지 않지만, 하기 일반식(2) 또는 (4)로 표시되는 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성 조성물의 경화물 층이 바람직하다. 또한, 중합체층(B)에는 하기 일반식(2)로 표시되는 중합체와, 하기 일반식(4)로 표시되는 중합체를 병용할 수 있다. 그 경우의 비율(중합비)은 바람직하게는 (2):(4)=0.1:99.9 내지 99.9:0.1, 보다 바람직하게는 (2):(4)=1:99 내지 99:1이다.
일반식(2)의 중합체(페놀성 실록산 중합체):
하기 일반식(2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000, 바람직하게는 10,000 내지 100,000인 실록산 결합 함유 중합체(페놀기 함유 오르가노실록산 결합 함유 고분자 화합물).
Figure 112016099569717-pat00009
[식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식(3)으로 표시되는 2가의 유기기이다.
Figure 112016099569717-pat00010
(식 중 Z는
Figure 112016099569717-pat00011
중 어느 하나에서 선택되는 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. k는 0, 1, 2 중 어느 하나이다)]
이 경우, R1 내지 R4의 구체예로서는 메틸기, 에틸기 등의 알킬기, 페닐기 등을 들 수 있고, m은 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한, B/A는 0 내지 20, 특히 0.5 내지 5이다.
일반식(4)의 중합체(에폭시 변성 실록산 중합체):
하기 일반식(4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체(에폭시기 함유 실리콘 고분자 화합물).
Figure 112016099569717-pat00012
[식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식(5)로 표시되는 2가의 유기기이다.
Figure 112016099569717-pat00013
(식 중, V는
Figure 112016099569717-pat00014
중 어느 하나에서 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. h는 0, 1, 2 중 어느 하나이다)]
이 경우, R1 내지 R4, m의 구체예는 상기 일반식(2)와 마찬가지이다.
상기 일반식(2) 및/또는 (4)의 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성 조성물은 그의 열경화를 위해서, 일반식(2)의 페놀성 실록산 중합체일 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시 메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상의 가교제를 함유한다.
여기서, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지로서는 이하의 것을 들 수 있다. 예를 들어, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지(축합물)는 변성 멜라민 단량체(예를 들어 트리메톡시메틸모노메틸올 멜라민), 또는 이의 다량체(예를 들어, 2량체, 3량체 등의 올리고머체)를 공지된 방법에 따라서 포름알데히드와 원하는 분자량이 될 때까지 부가 축합 중합시켜서 얻을 수 있다. 또한, 이들은 1종 또는 2종 이상을 혼합해서 사용할 수 있다.
또한, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지(축합물)의 제조는 예를 들어, 공지된 방법에 따라서 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화해서 변성하고, 또는 이것을 추가로 알코올로 알콕시화해서 변성해 행해도 된다. 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지의 구체예로서는 예를 들어, 메톡시메틸화 요소 축합물, 에톡시메틸화 요소 축합물, 프로폭시메틸화 요소 축합물 등을 들 수 있다. 또한, 이들은 1종 또는 2종 이상을 혼합해서 사용할 수 있다.
또한, 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시 메틸올기를 갖는 페놀 화합물로서는 예를 들어, (2-히드록시-5-메틸)-1,3-벤젠 디메탄올, 2,2',6,6'-테트라메톡시메틸 비스페놀 A 등을 들 수 있다. 또한, 이들 페놀 화합물은 1종 또는 2종 이상을 혼합해서 사용할 수 있다.
한편, 일반식(4)의 에폭시 변성 실록산 중합체의 경우에는, 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물, 또는 1 분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 일반식(2) 및 (4)에 사용되는 다관능 에폭시기를 갖는 에폭시 화합물로서는, 특별히 그 제약은 없지만, 특히 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들어, 닛본 가야꾸(주)제의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
Figure 112016099569717-pat00015
열경화성 실록산 변성 중합체가, 상기 일반식(4)의 에폭시 변성 실록산 중합체일 경우에는, 그의 가교제로서, m, p-계 크레졸 노볼락 수지, 예를 들어, 아사히 유끼자이 고교제 EP-6030G나, 3관능 페놀 화합물, 예를 들어, 혼슈 가가꾸제 Tris-P-PA나, 4관능성 페놀 화합물, 예를 들어, 아사히 유끼자이 고교제 TEP-TPA 등을 들 수 있다.
가교제의 배합량은 상기 열경화성 실록산 변성 중합체 100질량부에 대하여 0.1 내지 50질량부, 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 20질량부이며, 2종류 또는 3종류 이상을 혼합해서 배합해도 된다.
또한, 열경화성 실록산 변성 중합체 100질량부에 대하여, 산 무수물과 같은 경화 촉매를 10질량부 이하 함유시켜도 좋다.
또한, 열경화성 실록산 변성 중합체 등을 포함하는 조성물을 용액에 용해하고, 도포, 구체적으로는 스핀 코팅, 롤 코터, 다이 코터 등의 방법에 의해 중합체층(A) 또는 (A') 상에 형성해도 된다. 그 경우에는, 예를 들어, 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시 부탄올, 3-메틸-3-메톡시 부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 디메틸에테르, 디에틸렌 글리콜 디메틸에테르 등의 에테르류; 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노에틸 에테르 아세테이트, 락트산 에틸, 피루브산 에틸, 아세트산 부틸, 3-메톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌 글리콜 모노-tert-부틸 에테르 아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있고, 이들 중 1종을 단독으로 또는 2종 이상을 병용할 수 있다.
또한, 내열성을 더 높이기 위해서, 열경화성 실록산 변성 중합체 100질량부에 대하여 공지된 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가해도 된다. 또한, 도포 균일성을 향상시키기 위해서, 계면 활성제를 첨가해도 된다.
중합체층(B) 중에 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스 [메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재에서의 열경화성 실록산 변성 중합체층(B)는 웨이퍼측의 단차에 따라, 막 두께가 15 내지 150㎛인 것이 바람직하고, 20 내지 120㎛인 것이 더욱 바람직하다. 막 두께가 15㎛ 이상이면, 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 150㎛ 이하이면, TSV 형성 공정 등의 열처리 공정에서 수지 변형을 발생할 우려가 없고, 실용에 견딜 수 있기 때문에 바람직하다.
-임의 성분-
본 발명의 웨이퍼 가공용 가접착재에는 상기 각 성분 외에 임의 성분을 첨가할 수 있다. 예를 들어, 폴리디메틸실록산, 폴리디메틸디페닐실록산 등의 비반응성 폴리오르가노실록산; 페놀계, 퀴논계, 아민계, 인계, 포스파이트계, 황계, 티오에테르계 등의 산화 방지제; 트리아졸계, 벤조페논계 등의 광안정제; 인산 에스테르계, 할로겐계, 인계, 안티몬계 등의 난연제; 양이온 활성제, 음이온 활성제, 비이온(non-ionic)계 활성제 등의 대전 방지제; 도공 시의 점도를 내리기 위한 용제로서, 톨루엔, 크실렌 등의 방향족계 용제, 헥산, 옥탄, 이소파라핀 등의 지방족계 용제, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계 용제, 아세트산 에틸, 아세트산 이소부틸 등의 에스테르계 용제, 디이소프로필 에테르, 1,4-디옥산 등의 에테르계 용제, 또는 이들의 혼합 용제 등이 사용된다.
[박형 웨이퍼의 제조 방법]
본 발명의 박형 웨이퍼의 제조 방법은 반도체 회로 등을 갖는 웨이퍼와 지지체와의 접착층으로서, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)와, 열경화성 실록산 변성 중합체층(B)와, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')의 3층을 포함하는 복합 가접착재층을 사용하는 것을 특징으로 한다. 본 발명의 제조 방법에 의해 얻어지는 박형 웨이퍼의 두께는 전형적으로는 5 내지 300㎛, 보다 전형적으로는 10 내지 100㎛이다.
본 발명의 박형 웨이퍼의 제조 방법은 (a) 내지 (f)의 공정을 갖는다. 또한, 필요에 따라, (g) 내지 (j)의 공정을 갖는다.
[공정(a)]
공정(a)는 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼(회로 부착 웨이퍼)의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 열가소성 오르가노폴리실록산 중합체층(A)와, 열경화성 실록산 변성 중합체층(B)와, 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 복합 가접착재층을 개재하여, 지지체에 접합할 때에 상기 지지체 상에 상기 중합체층(A')가 적층되고, 해당 중합체층(A') 상에 상기 중합체층(B)가 적층된 지지체와, 상기 중합체층(A)가 적층된 회로 부착 웨이퍼를 진공 하에서 접합하는 공정, 또는 상기 회로 형성면 상에 상기 중합체층(A)가 적층되고, 해당 중합체층(A) 상에 상기 중합체층(B)가 적층된 회로 부착 웨이퍼와, 상기 중합체층(A')가 적층된 상기 지지체를 진공 하에서 접합하는 공정이다.
또한, 상기 3층의 가접착재층에 있어서, 열가소성 오르가노폴리실록산 중합체층인 제1 가접착층 및 제3 가접착층의 주변부를 일부, 용해 가능한 용제에 의해 제거함으로써, 접착층을 부분적으로 기판 및 지지체 상에 형성할 수 있다. 접착층의 일부를 제거할 때는, 상기와 같이 제1 가접착층과 제3 가접착층의 양쪽을 선택해도 되고, 제1 가접착층만, 또는 제3 가접착층만을 선택해도 된다.
회로 형성면 및 회로 비형성면을 갖는 웨이퍼는 한쪽 면이 회로 형성면이며, 다른 쪽 면이 회로 비형성면인 웨이퍼이다. 본 발명을 적용할 수 있는 웨이퍼는 통상 반도체 웨이퍼이다. 해당 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 해당 웨이퍼의 두께는 특별히 제한은 없지만, 전형적으로는 600 내지 800㎛, 보다 전형적으로는 625 내지 775㎛이다.
지지체로서는 실리콘 웨이퍼나 유리판, 석영 웨이퍼 등의 기판이 사용 가능하지만, 하등 제약은 없다. 본 발명에서는, 지지체를 통해서 가접착재층에 방사 에너지선을 조사할 필요는 없어, 지지체는 광선 투과성을 갖지 않는 것이어도 된다.
중합체층(B)는 필름으로, 웨이퍼나 지지체에 형성할 수도 있거나, 또는 중합체층(A), (B) 및 (A')는 각각의 용액을 스핀 코팅 등의 방법에 의해 웨이퍼나 지지체에 형성할 수 있다. 이 경우, 스핀 코팅 후, 그 용제의 휘발 조건에 따라, 80 내지 200℃의 온도에서 미리 프리 베이크를 행한 후, 사용에 제공된다.
중합체층(A), (B) 및 (A')가 형성된 웨이퍼 및 지지체는 중합체층(B)를 개재해서 중합체층(A) 및 중합체층(A')가 적층되고, 각각을 접합함으로써 접합된 기판으로서 형성된다. 이때, 바람직하게는 40 내지 200℃, 보다 바람직하게는 60 내지 180℃의 온도 영역에서, 이 온도로 감압 하에 이 기판을 균일하게 압착함으로써, 웨이퍼가 지지체와 접합한 웨이퍼 가공체(적층체 기판)가 형성된다. 상술한 바와 같이, 이 웨이퍼 가공체에서의 중합체층(A), (A')의 막 두께는 각각 100nm 미만이다.
웨이퍼 접합 장치로서는 시판되는 웨이퍼 접합 장치, 예를 들어, EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
[공정(b)]
공정(b)는 상기 중합체층(B)를 열경화시키는 공정이다. 상기 웨이퍼 가공체(적층체 기판)가 형성된 후, 120 내지 220℃, 바람직하게는 150 내지 200℃에서 10분 내지 4시간, 바람직하게는 30분 내지 2시간 가열함으로써, 상기 중합체층(B)의 경화를 행한다.
[공정(c)]
공정(c)는 지지체와 접합한 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정, 즉, 공정(a)에서 접합해서 얻어진 웨이퍼 가공체의 웨이퍼 이면측을 연삭 또는 연마하여, 해당 웨이퍼의 두께를 얇게 해 가는 공정이다. 웨이퍼 이면의 연삭가공 방식에는 특별히 제한은 없고, 공지된 연삭 방식이 채용된다. 연삭은 웨이퍼와 지석(다이아몬드 등)에 물을 뿌려서 냉각하면서 행하는 것이 바람직하다. 웨이퍼 이면을 연삭 가공하는 장치로서는 예를 들어, (주)디스코제 DAG-810(상품명) 등을 들 수 있다. 또한, 웨이퍼 이면측을 CMP 연마해도 된다.
[공정(d)]
공정(d)는 회로 비형성면을 연삭한 웨이퍼, 즉, 이면 연삭에 의해 박형화된 웨이퍼의 회로 비형성면에 가공을 실시하는 공정이다. 이 공정에는 웨이퍼 레벨에서 사용되는 여러 가지 프로세스가 포함된다. 예로서는, 웨이퍼 표면처리, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 웨이퍼 표면처리를 위한 CVD, 레이저 어닐링, 전극 등의 형성을 위한 금속 스퍼터링, 증착, 금속 스퍼터링층을 에칭하는 습식 에칭, 금속 배선 형성의 마스크로 하기 위한 레지스트의 도포, 노광 및 현상에 의한 패턴의 형성, 레지스트의 박리, 건식 에칭, 금속 도금의 형성, 표면 보호용의 유기 막 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지된 프로세스를 들 수 있다. 이러한 프로세스에서는, 400℃ 정도까지의 고온 영역에서 넓은 범위로 웨이퍼 가공체로서 내성을 갖는 것이 바람직하고, 특히 300℃ 이상의 온도에서도 강도, 수명이 있는 웨이퍼 가공체인 것이 좋다.
[공정(e)]
공정(e)는 공정(d)에서 가공을 실시한 웨이퍼로부터 지지체 및 이 지지체에 적층된 상기 중합체층(A')를 일체로 박리하는 공정, 즉, 박형화한 웨이퍼에 여러 가지 가공을 실시한 후, 웨이퍼 가공체로부터, 지지체 및 중합체층(A')를 일체로 박리하는 공정이다. 이 박리 공정은 일반적으로 실온 내지 60℃ 정도의 비교적 저온의 조건에서 실시되고, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평으로 고정해 두고, 다른 쪽을 수평 방향으로부터 일정한 각도를 두고 들어올리는 기계 박리 방법, 및 연마된 웨이퍼의 연삭면에 보호 필름을 붙이고, 웨이퍼와 보호 필름을 웨이퍼 가공체로부터 박리하는 필 박리 방법 등을 들 수 있다.
본 발명에는 이들 박리 방법을 모두 적용 가능하다. 물론 상기 방법에는 한정되지 않는다. 이들 박리 방법은 통상 실온에서 실시된다.
또한, 상기 (e)가공을 실시한 웨이퍼로부터 지지체 및 중합체층(A')를 일체로 박리하는 공정은
(g) 가공을 실시한 웨이퍼의 가공면(이면)에 다이싱 테이프를 접착하는 공정과,
(h) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정과,
(i) 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서, 지지체 및 중합체층(A')를, 가공을 실시한 상기 웨이퍼로부터 필 오프(peel off)로 박리하는 공정을 포함하는 것이 바람직하다. 이렇게 함으로써, 지지체 및 중합체층(A')를 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있고, 또한 후속 다이싱 공정을 용이하게 행할 수 있다. 또한, 다이싱 테이프는 폴리에스테르, 폴리에틸렌 필름 등을 사용한 공지된 것을 사용할 수 있다.
[공정(f)]
공정(f)는 공정(e)에서 상기 지지체 및 중합체층(A')를 박리한 후, 가공을 실시한 웨이퍼로부터 상기 중합체층(B)를 테이프 필 등에 의해 박리하는 공정이다.
이 박리 공정은 일반적으로 실온 내지 60℃ 정도의 비교적 저온의 조건에서 실시된다. 공정(f)에서의 박리 방법으로서는, 공정(e)를 행한 후의 웨이퍼를 수평으로 고정해 두고, 노출되어 있는 중합체층(B)에 박리용 테이프재를 접합하고, 이 테이프재를 필 방식에 의해 잡아뗌으로써, 중합체층(B)를 가공을 실시한 웨이퍼로부터 박리하는 방법을 들 수 있다.
테이프재로서는 박리 가능하면 어떤 테이프재라도 사용 가능하지만, 특히 실리콘 점착재를 사용한 테이프가 바람직하고, 예를 들어, (주)데라오카 세이사꾸쇼제 폴리에스테르 필름 점착 테이프 No. 646S, No. 648 등이 적합하게 사용된다.
또한 공정(f)가 행하여진 뒤, (j) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다. 상기 공정(f)에 의해 박리된 웨이퍼의 회로 형성면에는, 가접착층(A)가 일부 잔존해 있을 경우가 있고, 해당 가접착층(A)의 제거는 예를 들어, 웨이퍼를 세정함으로써 행할 수 있다.
상기 공정(j)는 가접착재층 중의 (A)층인 열가소성 오르가노폴리실록산 중합체층을 용해하는 세정액이라면 모두 사용 가능하고, 구체적으로는, 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 들 수 있다. 이들 용제는 1종 단독이어도 2종 이상 조합해서 사용해도 좋다. 또한, 제거하기 어려운 경우에는, 상기 용제에 염기류, 산류를 첨가해도 된다. 염기류의 예로서는 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄 히드록시드 등의 암모늄염류가 사용 가능하다. 산류로서는 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은 세정액 중의 농도로, 0.01 내지 10질량%, 바람직하게는 0.1 내지 5질량%이다. 또한, 잔존물의 제거성을 향상시키기 위해서, 기존의 계면 활성제를 첨가해도 된다. 세정 방법으로서는 상기 액을 사용해서 패들로 세정을 행하는 방법, 스프레이 분무로의 세정 방법, 세정액 조에 침지하는 방법이 가능하다. 온도는 10 내지 80℃, 바람직하게는 15 내지 65℃가 적합하고, 필요가 있으면, 이들 용해액으로 (A)층을 용해한 뒤, 최종적으로 수세 또는 알코올에 의한 린스를 행하고, 건조 처리시켜서, 박형 웨이퍼를 얻는 것도 가능하다.
[실시예]
이하, 실시예 및 비교예를 나타내서 본 발명을 보다 구체적으로 설명하지만, 본 발명은 다음 실시예에 한정되는 것은 아니다.
[수지 합성예 1]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 헥사메틸디실록산 0.24g(0.0015몰)을 투입하고, 온도를 110℃로 유지하였다. 계속해서, 이것에 10질량% 테트라부틸포스포늄 히드록시드 실리코네이트 4g을 가하고, 4시간에 걸쳐 중합한 후, 160℃에서 2시간, 후처리를 행하여 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위와 M 단위의 비율을 조사한 결과, D 단위 99.978%, M 단위 0.022%이고, 대략 중합도 9,000의 하기 구조의 디메틸폴리실록산으로 동정되었다.
Figure 112016099569717-pat00016
이 디메틸폴리실록산 500g을 헥산 500g에 용해한 뒤, 이것을 2L의 아세톤 중에 투입하고, 석출한 수지를 회수한 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량%인, 중량 평균 분자량 700,000의 디메틸폴리실록산 중합체(a1)을 얻었다.
[수지 합성예 2]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 트리스(트리메틸실록시)메틸 실란 0.93g(0.003몰)을 투입하고, 온도를 110℃로 유지하였다. 계속해서, 이것에 10질량% 테트라부틸포스포늄 히드록시드 실리코네이트 4g을 가하고, 4시간에 걸쳐 중합한 후, 160℃에서 2시간, 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위, M 단위, T 단위의 각각의 비율을 조사한 결과, D 단위 99.911%, M 단위 0.067%, T 단위 0.022%이며, 하기 구조의 분지상 디메틸폴리실록산으로 동정되었다.
Figure 112016099569717-pat00017
이 분지상 디메틸폴리실록산 500g을 헥산 500g에 용해한 뒤, 이것을 2L의 아세톤 중에 투입하고, 석출한 수지를 회수한 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.07질량%인, 중량 평균 분자량 400,000의 디메틸폴리실록산 중합체(a2)를 얻었다.
[수지 합성예 3]
4구 플라스크에 분자쇄 양쪽 말단이 수산기로 봉쇄된 생고무 형상의 디메틸폴리실록산(일반식(1)에 있어서, n은 9000)이며, 그의 30% 톨루엔 용액의 25℃에서의 점도가 98,000mPa·s인 디메틸폴리실록산 80부와, (CH3)3SiO1 /2단위 0.75몰과 SiO4/2단위 1몰의 비율로 이루어지고, 또한 고형분 100 중에 1.0몰%의 수산기를 함유하는 메틸폴리실록산 레진 20부를 톨루엔 900부에 용해하였다. 얻어진 용액에, 28%의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반해서 축합 반응시켰다. 계속해서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합수, 암모니아 등을 제거시켜서, 고형화된 부분 축합물을 얻었다. 상기에서 얻어진 부분 축합물 100부에, 톨루엔 900부를 첨가하여 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반해서 잔존하는 수산기를 봉쇄하였다. 계속해서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜서, 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가해서 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하고, 석출한 수지를 회수한 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량%인, 중량 평균 분자량 950,000의 디메틸폴리실록산 중합체(a3)을 얻었다.
[수지 합성예 4]
4구 플라스크에 분자쇄 양쪽 말단이 수산기로 봉쇄된 생고무 형상의 디메틸폴리실록산(일반식(1)에 있어서, n은 9000)이며, 그의 30% 톨루엔 용액의 25℃에서의 점도가 98,000mPa·s인 디메틸폴리실록산 90부와, (CH3)3SiO1 /2단위 0.75몰과 SiO4/2단위 1몰의 비율로 이루어지고, 또한 고형분 100 중에 1.0몰%의 수산기를 함유하는 메틸폴리실록산 레진 10부를 톨루엔 900부에 용해하였다. 얻어진 용액에, 28%의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반해서 축합 반응시켰다. 계속해서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합수, 암모니아 등을 제거시켜서, 고형화된 부분 축합물을 얻었다. 이 부분 축합물 100부에, 톨루엔 900부를 첨가하여 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반해서 잔존하는 수산기를 봉쇄하였다. 계속해서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜서, 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가해서 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하고, 석출한 수지를 회수한 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량%인, 중량 평균 분자량 900,000의 디메틸폴리실록산 중합체(a4)를 얻었다.
[수지 합성예 5]
4구 플라스크에 분자쇄 양쪽 말단이 수산기로 봉쇄된 생고무 형상의 디메틸폴리실록산(일반식(1)에 있어서, n은 9000)이며, 그의 30% 톨루엔 용액의 25℃에서의 점도가 98,000mPa·s인 디메틸폴리실록산 95부와, (CH3)3SiO1 /2단위 0.75몰과 SiO4/2단위 1몰의 비율로 이루어지고, 또한 고형분 100 중에 1.0몰%의 수산기를 함유하는 메틸폴리실록산 레진 5부를 톨루엔 900부에 용해하였다. 얻어진 용액에, 28%의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반해서 축합 반응시켰다. 계속해서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합수, 암모니아 등을 제거시켜서, 고형화된 부분 축합물을 얻었다. 이 부분 축합물 100부에 톨루엔 900부를 첨가하여 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반해서 잔존하는 수산기를 봉쇄하였다. 계속해서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜서, 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가해서 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하고, 석출한 수지를 회수한 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량%인, 중량 평균 분자량 800,000의 디메틸폴리실록산 중합체(a5)를 얻었다.
[수지 합성예 6]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-히드록시페닐)플루오렌(M-1) 43.1g, 평균 구조식(M-3)으로 표시되는 오르가노히드로겐실록산 29.5g, 톨루엔 135g, 염화백금산 0.04g을 투입하고, 80℃로 승온하였다. 그 후, 1,4-비스(디메틸실릴)벤젠(M-5) 17.5g을 1시간에 걸쳐 플라스크 내에 적하하였다. 이때, 플라스크 내 온도는 85℃까지 상승하였다. 적하 종료 후, 80℃에서 2시간 더 숙성한 후, 톨루엔을 증류제거함과 함께, 시클로헥사논을 80g 첨가하여, 수지 고형분 농도 50질량%의 시클로헥사논을 용제로 하는 수지 용액(b1)을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다.
[수지 합성예 7]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 에폭시 화합물(M-2) 84.1g을 톨루엔 600g에 용해 후, 화합물(M-3) 294.6g, 화합물(M-4) 25.5g을 가하고, 60℃로 가온하였다. 그 후, 카본 담지 백금 촉매(5질량%) 1g을 투입하고, 내부 반응 온도가 65 내지 67℃로 승온하는 것을 확인 후, 90℃까지 더 가온하고, 3시간 숙성하였다. 계속해서 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 600g을 가하고, 본 반응 용액을 필터로 가압 여과함으로써 백금 촉매를 제거하였다. 이 수지 용액 중의 용제를 감압 증류 제거함과 함께, 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA) 270g을 첨가하여, 고형분 농도 60질량%의 PGMEA를 용제로 하는 수지 용액(b2)를 얻었다. 이 수지 용액 중의 수지 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다.
Figure 112016099569717-pat00018
[용액 제조예 1]
중합체(a1) 0.5g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-1)을 얻었다.
[용액 제조예 2]
중합체(a2) 0.3g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-2)를 얻었다.
[용액 제조예 3]
중합체(a3) 0.1g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-3)을 얻었다.
[용액 제조예 4]
중합체(a4) 1.0g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-4)를 얻었다.
[용액 제조예 5]
중합체(a5) 0.3g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-5)를 얻었다.
[용액 제조예 6]
중합체(a4) 1.5g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-6)을 얻었다.
[용액 제조예 7]
수지 용액(b1) 50g에, 가교제로서 에폭시 가교제인 EOCN-1020(닛본 가야꾸(주)제)을 7.5g, 경화 촉매로서, 와코 쥰야꾸 고교(주)제, BSDM(비스(tert-부틸술포닐)디아조메탄)을 0.2g, 또한 산화 방지제로서, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60)을 0.1g 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액(B-1)을 얻었다.
[용액 제조예 8]
수지 용액(b2) 100g에 4관능 페놀 화합물인 TEP-TPA(아사히 유끼자이 고교제)를 9g, 테트라히드로 무수 프탈산(신닛본 리까(주)제, 리카시드 HH-A) 0.2g을 첨가하여, 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액(B-2)를 얻었다.
[비교 제조예 1]
중합체(a1) 2.5g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-7)을 얻었다.
[실시예 1 내지 7 및 비교예 1 내지 5]
표면에 높이 10㎛, 직경 40㎛의 구리 포스트가 전체 면에 형성된 직경 200mm 실리콘 웨이퍼(두께: 725㎛)에 상기 수지 용액(A-1) 내지 (A-7)을 스핀 코팅 후, 핫 플레이트에서, 180℃에서 5분간 가열함으로써, (A)층에 대응하는 재료를, 웨이퍼 범프 형성면에 성막하였다. 또한, 실시예 6에 대해서는, 스핀 코팅 후에, 이소도데칸을 사용하여, 웨이퍼 외주부의 (A)층을 표 1에 나타내는 폭으로 에지 커트 처리하였다. 한편, 직경 200mm(두께: 500㎛)의 유리판을 지지체로 해서, 이 지지체에 (A')층에 상당하는 중합체 용액을 유리 지지체 상에 역시 스핀 코팅하였다. 또한, 그 후, 180℃에서 5분간, 핫 플레이트 상에서 가열하였다. 이 지지체 상의 (A')층 위에 (B)층에 상당하는 중합체 용액을, 역시 스핀 코팅하였다. 또한, 그 후, 150℃에서 3분간, 핫 플레이트 상에서 가열하고, (B)층을 가경화시켰다. 이와 같이 하여 제작된 실리콘 웨이퍼 및 유리판을 각각 수지면이 접합되도록, 진공 접합 장치 내에서 표 1에 나타내는 조건에서 접합하여, 적층체를 제작했다(압착 조건). 표 1에, 이 적층체(웨이퍼 가공체)에서의 (A)층, (B)층 및 (A')층의 막 두께를 나타냈다. 또한, (A)층, (B)층 및 (A')층의 막 두께는 200mm 베어 Si 웨이퍼 위에 동일한 조건에서 스핀 코팅했을 때의 막 두께를, 광 간섭식 막 두께 측정기(다이닛본 스크린제, VM-1210)로 측정한 값을 사용하고 있다.
또한, 여기에서는 기판 접착 후의 이상을 육안으로 판별하기 위해서 지지체로서 유리판을 사용했지만, 실리콘 웨이퍼 등의 가시광을 투과하지 않는 기판도 사용 가능하다.
그 후, 이 접합된 기판에 대하여, 하기 시험을 행하고, 실시예 및 비교예의 결과를 표 1에 나타냈다. 또한, 하기 순서로 평가를 했지만, 도중에, 이상(판정이 「×」 또는 「△」)이 된 시점에서, 그 이후의 평가를 중지하고, -로 기재하였다.
-접착성 시험-
200mm의 웨이퍼 접합은 EVG사의 웨이퍼 접합 장치 EVG520IS를 사용해 행하였다. 접합 온도는 표 1에 기재된 값, 접합시의 챔버 내 압력은 10- 3mbar 이하, 하중은 5kN으로 실시하였다. 접합 후, 일단 180℃에서 1시간 오븐을 사용해서 기판을 가열하고, (B)층의 경화를 실시한 뒤, 실온까지 냉각하고, 그 후의 계면 접착 상황을 육안으로 확인하고, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호로 평가해서 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가해서 「×」로 나타냈다.
-이면 연삭 내성 시험-
그라인더(DISCO제, DAG810)로 다이아몬드 지석을 사용해서 실리콘 웨이퍼의 이면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인드한 후, 광학 현미경(100배)으로 크랙, 박리 등의 이상 유무를 조사하였다. 이상이 발생하지 않은 경우를 양호로 평가해서 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가해서 「×」로 나타냈다.
또한, 실시예 3 및 6에 대해서는, 이면 연삭을 행한 후, 다이서(DISCO제)로 이면 연마된 웨이퍼의 다이싱 처리를 행하였다. 다이싱은 칩 사이즈 10mm×10mm, 깊이가 이면 연삭 웨이퍼 및 (A)층과, (B)층의 중간까지가 절단되어, (A')층 및 지지체는 끊어지지 않는 설정으로 행하였다. 다이싱 처리를 행한 것에 대해서는, 표 1 중에 다이싱 있음 없음으로 기재하였다.
-내열성 시험-
실리콘 웨이퍼를 이면 연마한 후의 적층체를 질소 분위기 하에 200℃ 오븐에 2시간 넣은 후, 320℃의 핫 플레이트 상에서 10분 가열한 후의 외관 이상의 유무를 조사하였다. 외관 이상이 발생하지 않은 경우를 양호로 평가해서 「○」로 나타내고, 보이드, 웨이퍼 팽창 등의 외관 이상이 발생한 경우를 「×」로 나타냈다.
-지지체 박리성 시험-
내열성 시험 종료 후에 50㎛까지 박형화한 웨이퍼의 가공면(회로 비형성면)측에 다이싱 프레임을 사용해서 다이싱 테이프를 붙이고, 이 다이싱 테이프면을 진공 흡착에 의해 흡착판에 세팅하였다. 그 후, 실온에서, 유리의 1점을 핀셋으로 들어 올림으로써, 유리 기판을 박리하였다. 50㎛의 웨이퍼를 깨지 않고, 지지체를 박리할 수 있었던 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량으로 평가해서 「×」로 나타냈다. 또한, 에지 커트 처리를 행한 실시예 6만, 에지 커트 부분을 다이서로 트리밍 처리하고 나서 시험을 행하였다.
-테이프 필 박리성 시험-
지지체 박리성 시험까지 종료한 웨이퍼를, 계속해서 다이싱 테이프면을 진공 흡착에 의해, 흡착판에 세팅하였다. 그 후, (주)데라오카 세이사꾸쇼제 폴리에스테르 필름 점착 테이프 No. 648을 표면에 노출된 중합체층(B)에 붙이고, 테이프 필 박리를 행함으로써 웨이퍼로부터 중합체층(B)를 박리하였다. 50㎛의 웨이퍼를 깨지 않고, 박리할 수 있었던 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량으로 평가해서 「×」로 나타냈다. 또한, 외주부의 에지 커트 처리를 행한 실시예 6에 대해서는, 에지 커트 처리를 행하지 않은 부분만 박리할 수 있으면, 「○」로 평가하였다.
-세정 제거성 시험-
상기 테이프 필 박리성 시험 종료 후의 다이싱 테이프를 개재해서 다이싱 프레임에 장착된 200mm 웨이퍼(내열성 시험 조건에 노출된 것)를, 접착층을 위로 해서 스핀 코터에 세팅하고, 세정 용제로서 이소노난을 3분간 분무한 뒤, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무하여 린스를 행하였다. 그 후, 외관을 관찰해서 잔존하는 접착재 수지의 유무를 육안으로 체크하였다. 수지의 잔존이 보이지 않는 것을 양호로 평가해서 「○」로 나타내고, 수지의 잔존이 보인 것을 불량으로 평가해서 「×」로 나타냈다.
-필 박리력 시험-
상기 세정 제거성 시험까지에서 사용한 것과 동일한 구리 포스트가 형성된 실리콘 웨이퍼 상에 상기 실시예 및 비교예에서 제작한 것과 동일 조건에서 중합체층(A)를 형성하고, 그 위에 중합체층(B)를 형성하고, 중합체층(B)의 경화를 실시한 후, 150mm 길이×25mm 폭의 폴리이미드 테이프를 5개 부착하고, 테이프가 붙여지지 않은 부분의 (B)층을 제거하였다. 시마즈 세이사꾸쇼사의 AUTOGRAPH(AG-1)을 사용해서 테이프의 일단부로부터 180° 박리로 120mm 박리하고, 그때에 가해지는 힘의 평균(120mm 스트로크×5회)을 (A)층의 필 박리력으로 하였다.
마찬가지로, 베어 실리콘 웨이퍼 위에 상기 실시예 및 비교예에서 제작한 것과 동일 조건에서 중합체층(A')를 형성하고, 그 위에 중합체층(B)를 형성하고, 중합체층(B)의 경화를 실시한 후, 150mm 길이×25mm 폭의 폴리이미드 테이프를 5개 부착하고, 테이프가 붙여지지 않은 부분의 (B)층을 제거하였다. 시마즈 세이사꾸쇼사의 AUTOGRAPH(AG-1)을 사용해서 테이프의 일단부로부터 180° 박리로 120mm 박리하고, 그때에 가해지는 힘의 평균(120mm 스트로크×5회)을 (A')층의 필 박리력으로 하였다.
Figure 112016099569717-pat00019
표 1에 나타낸 바와 같이, 본 발명의 요건을 충족시키는 실시예 1 내지 7에서는, 가접착 및 박리가 용이한 것을 알 수 있다. 또한, 실시예 3 및 6에서는 디본드(debond) 전의 다이싱 처리를 행하고 있지만, 그래도 문제없이 박리할 수 있음을 알 수 있다. 또한, 박화한 웨이퍼에 320℃라는 고온의 내열 시험을 실시해도, 보이드 발생이나 웨이퍼 파손과 같은 문제가 발생하지 않았다. 한편, 비교예 1은 실시예 2에서 (A)층을 도포하지 않았을 경우인데, (B)층을 테이프 필 박리할 수 없었다. 또한, 비교예 2는 (B)층을 도포하지 않았을 경우인데, 접착시킬 수 없었다. 또한 비교예 3은 (A')층을 도포하지 않았을 경우인데, 지지체를 박리할 수 없었다. 이와 같이, 3층 가운데 어느 1층이 없어도, 마지막까지 처리 가능하지 않은 것을 알 수 있다. 또한, 비교예 4는 (A)층이 150nm인 경우인데, 320℃ 내열 시험에서 보이드의 발생이 확인되었다. 또한, 비교예 5는 (A')층이 150nm인 경우인데, 320℃ 내열 시험에서 보이드의 발생이 확인되었다. 이와 같이, (A)층 또는 (A')층을 100nm 이상으로 형성하면, 300℃를 초과하는 고온 상태에서 에러가 발생하는 것을 알 수 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 마찬가지 작용 효과를 발휘하는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
1 웨이퍼
2 가접착재층
(A) 열가소성 오르가노폴리실록산 중합체층(제1 가접착층)
(B) 열경화성 실록산 변성 중합체층(제2 가접착층)
(A') 열가소성 오르가노폴리실록산 중합체층(제3 가접착층)
3 지지체

Claims (25)

  1. 지지체 상에 가접착재층이 형성되고, 또한 해당 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층된 웨이퍼 가공체이며,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층(B)를 포함하는 제2 가접착층과, 해당 제2 가접착층에 박리 가능하게 적층되고, 상기 지지체 상에 박리 가능하게 적층된, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것을 특징으로 하는 웨이퍼 가공체.
  2. 제1항에 있어서, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력보다도 강한 것을 특징으로 하는 웨이퍼 가공체.
  3. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나가 R11R12SiO2/2로 표현되는 실록산 단위(D 단위)를 99.000 내지 99.999몰%, R13R14R15SiO1/2로 표현되는 실록산 단위(M 단위)를 1.000 내지 0.001몰%, R16SiO3/2로 표현되는 실록산 단위(T 단위)를 0.000 내지 0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이고, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공체.
  4. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나가 R21R22R23SiO1/2단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4/2단위를 함유하고, 상기 R21R22R23SiO1/2단위/SiO4/2단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 일반식(1)로 표현되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 해당 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진과의 비율이 99:1 내지 50:50이며, 중량 평균 분자량이 400,000 내지 1,500,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인, 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112021125398162-pat00020

    (식 중, R31 및 R32는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
  5. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 1 내지 80nm인 것을 특징으로 하는 웨이퍼 가공체.
  6. 제1항 또는 제2항에 있어서, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(2)로 표시되는 반복 단위를 갖는 중량 평균 분자량 3,000 내지 500,000의 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시 메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112016099569717-pat00021

    [식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식(3)으로 표시되는 2가의 유기기이다.
    Figure 112016099569717-pat00022

    (식 중, Z는
    Figure 112016099569717-pat00023

    중 어느 하나에서 선택되는 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. k는 0, 1, 2 중 어느 하나이다)]
  7. 제1항 또는 제2항에 있어서, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(4)로 표시되는 반복 단위를 갖는 중량 평균 분자량 3,000 내지 500,000의 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1 분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112016099569717-pat00024

    [식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식(5)로 표시되는 2가의 유기기이다.
    Figure 112016099569717-pat00025

    (식 중, V는
    Figure 112016099569717-pat00026

    중 어느 하나에서 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. h는 0, 1, 2 중 어느 하나이다)]
  8. 제1항 또는 제2항에 있어서, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 1gf 이상 500gf 이하이고, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 0.5gf 이상 50gf 이하인 것을 특징으로 하는 웨이퍼 가공체.
  9. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A)가 상기 웨이퍼의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것을 특징으로 하는 웨이퍼 가공체.
  10. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A')가 상기 지지체의 표면에 부분적으로 형성되고, 박리 가능하게 접착된 것을 특징으로 하는 웨이퍼 가공체.
  11. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 제1항 또는 제2항에 기재된 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층(A)와, 상기 열경화성 실록산 변성 중합체층(B)와, 상기 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때에 상기 지지체 상에 상기 중합체층(A')가 적층되고, 해당 중합체층(A') 상에 상기 중합체층(B)가 적층된 지지체와, 상기 중합체층(A)가 적층된 상기 웨이퍼를 진공 하에서 접합하는 공정과,
    (b) 상기 중합체층(B)를 열경화시키는 공정과,
    (c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 중합체층(A')를 일체로 박리하는 공정과,
    (f) 상기 공정(e)를 행한 후의 상기 웨이퍼로부터 상기 중합체층(B)를 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  12. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 제1항 또는 제2항에 기재된 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층(A)와, 상기 열경화성 실록산 변성 중합체층(B)와, 상기 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때에 상기 회로 형성면 상에 상기 중합체층(A)가 적층되고, 해당 중합체층(A) 상에 상기 중합체층(B)가 적층된 상기 웨이퍼와, 상기 중합체층(A')가 적층된 상기 지지체를 진공 하에서 접합하는 공정과,
    (b) 상기 중합체층(B)를 열경화시키는 공정과,
    (c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 중합체층(A')를 일체로 박리하는 공정과,
    (f) 상기 공정(e)를 행한 후의 상기 웨이퍼로부터 상기 중합체층(B)를 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  13. 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재이며,
    상기 웨이퍼의 표면에 박리 가능하게 적층 가능한, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층(B)를 포함하는 제2 가접착층과, 해당 제2 가접착층에 박리 가능하게 적층되고, 상기 지지체 상에 박리 가능하게 적층 가능한, 막 두께 100nm 미만인 열가소성 오르가노폴리실록산 중합체층(A')를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  14. 제13항에 있어서, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력보다도 강한 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  15. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나가 R11R12SiO2/2로 표현되는 실록산 단위(D 단위)를 99.000 내지 99.999몰%, R13R14R15SiO1/2로 표현되는 실록산 단위(M 단위)를 1.000 내지 0.001몰%, R16SiO3/2로 표현되는 실록산 단위(T 단위)를 0.000 내지 0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이고, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  16. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나가 R21R22R23SiO1/2단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4/2단위를 함유하고, 상기 R21R22R23SiO1/2단위/SiO4/2단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 일반식(1)로 표현되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 해당 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진과의 비율이 99:1 내지 50:50이며, 중량 평균 분자량이 400,000 내지 1,500,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인, 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112021125398162-pat00027

    (식 중, R31 및 R32는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
  17. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 1 내지 80nm인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  18. 제13항 또는 제14항에 있어서, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(2)로 표시되는 반복 단위를 갖는 중량 평균 분자량 3,000 내지 500,000의 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시 메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112016099569717-pat00028

    [식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식(3)으로 표시되는 2가의 유기기이다.
    Figure 112016099569717-pat00029

    (식 중, Z는
    Figure 112016099569717-pat00030

    중 어느 하나에서 선택되는 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. k는 0, 1, 2 중 어느 하나이다)]
  19. 제13항 또는 제14항에 있어서, 상기 열경화성 실록산 변성 중합체층(B)가 하기 일반식(4)로 표시되는 반복 단위를 갖는 중량 평균 분자량 3,000 내지 500,000의 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1 분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112016099569717-pat00031

    [식 중, R1 내지 R4는 동일하거나 상이할 수 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식(5)로 표시되는 2가의 유기기이다.
    Figure 112016099569717-pat00032

    (식 중, V는
    Figure 112016099569717-pat00033

    중 어느 하나에서 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일하거나 상이할 수 있다. h는 0, 1, 2 중 어느 하나이다)]
  20. 제13항 또는 제14항에 있어서, 상기 웨이퍼의 표면에 상기 열가소성 오르가노폴리실록산 중합체층(A)가 적층되고, 또한 해당 중합체층(A)에 상기 열경화성 실록산 변성 중합체층(B)가 적층된 상태에서, 상기 중합체층(A)로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 1gf 이상 500gf 이하이고, 상기 지지체 상에 상기 열가소성 오르가노폴리실록산 중합체층(A')가 적층되고, 또한 해당 중합체층(A')에 상기 중합체층(B)가 적층된 상태에서, 상기 중합체층(A')로부터 열경화 후의 상기 중합체층(B)를 박리하는 데 필요한 박리력이, 25mm 폭의 시험편의 180° 필 박리력으로 0.5gf 이상 50gf 이하인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  21. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나는 주변부가 일부 제거되어 있는 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  22. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 1 내지 80nm이고, 상기 열경화성 실록산 변성 중합체층(B)의 막 두께가 15 내지 150㎛인 것을 특징으로 하는 웨이퍼 가공체.
  23. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 2 내지 60nm인 것을 특징으로 하는 웨이퍼 가공체.
  24. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 1 내지 80nm이고, 상기 열경화성 실록산 변성 중합체층(B)의 막 두께가 15 내지 150㎛인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  25. 제13항 또는 제14항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')으로부터 선택되는 적어도 하나의 막 두께가 2 내지 60nm인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
KR1020160133334A 2015-10-19 2016-10-14 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법 KR102350892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015205913A JP6502824B2 (ja) 2015-10-19 2015-10-19 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JPJP-P-2015-205913 2015-10-19

Publications (2)

Publication Number Publication Date
KR20170045720A KR20170045720A (ko) 2017-04-27
KR102350892B1 true KR102350892B1 (ko) 2022-01-13

Family

ID=57178188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160133334A KR102350892B1 (ko) 2015-10-19 2016-10-14 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US10147632B2 (ko)
EP (1) EP3159924B1 (ko)
JP (1) JP6502824B2 (ko)
KR (1) KR102350892B1 (ko)
CN (1) CN106952854B (ko)
TW (1) TWI693269B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6443241B2 (ja) * 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
JP6463664B2 (ja) 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6572933B2 (ja) 2016-05-31 2019-09-11 株式会社デンソー 鋳造用中子およびその製造方法
KR102680736B1 (ko) 2016-12-14 2024-07-03 삼성전자주식회사 기판 가공 방법 및 접착층 세정 조성물
JP7025171B2 (ja) * 2017-10-12 2022-02-24 株式会社ディスコ 被加工物の研削方法
JP7045765B2 (ja) 2018-04-16 2022-04-01 信越化学工業株式会社 回路付基板加工体及び回路付基板加工方法
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7035915B2 (ja) * 2018-09-03 2022-03-15 信越化学工業株式会社 薄型ウエハの製造方法
JP7220135B2 (ja) * 2018-11-01 2023-02-09 信越化学工業株式会社 積層体の製造方法、及び基板の製造方法
WO2020111069A1 (ja) * 2018-11-28 2020-06-04 日産化学株式会社 接着剤組成物、積層体及び積層体の製造方法並びに半導体形成基板を薄化する方法
JPWO2022202653A1 (ko) * 2021-03-26 2022-09-29

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098151A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1266926B1 (en) * 2000-02-01 2007-05-23 Nippon Steel Chemical Co., Ltd. Adhesive polyimide resin and adhesive laminate
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
WO2008133293A1 (ja) * 2007-04-25 2008-11-06 Hitachi Chemical Company, Ltd. 接着シート
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5846060B2 (ja) 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5983519B2 (ja) 2012-04-24 2016-08-31 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5767161B2 (ja) * 2012-05-08 2015-08-19 信越化学工業株式会社 ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法
JP5975528B2 (ja) * 2012-10-11 2016-08-23 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6083233B2 (ja) * 2012-12-19 2017-02-22 Jnc株式会社 インモールド成形用転写フィルム、インモールド成形体の製造方法および成形体
JP6404787B2 (ja) 2014-09-26 2018-10-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098151A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN106952854B (zh) 2021-12-14
JP2017079245A (ja) 2017-04-27
JP6502824B2 (ja) 2019-04-17
TWI693269B (zh) 2020-05-11
CN106952854A (zh) 2017-07-14
US20170110360A1 (en) 2017-04-20
EP3159924A1 (en) 2017-04-26
KR20170045720A (ko) 2017-04-27
TW201731997A (zh) 2017-09-16
US10147632B2 (en) 2018-12-04
EP3159924B1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
KR102350892B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법
KR102433296B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102268248B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
JP5983519B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR101924403B1 (ko) 웨이퍼 가공용 가접착재, 이를 이용한 웨이퍼 가공용 부재, 웨이퍼 가공체, 및 박형 웨이퍼의 제조 방법
KR102008307B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102355192B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법
KR102201670B1 (ko) 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법
KR102494875B1 (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법
JP2013048215A (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR102440639B1 (ko) 기판 가공용 가접착 필름 롤, 박형 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant