KR102345787B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102345787B1
KR102345787B1 KR1020170067791A KR20170067791A KR102345787B1 KR 102345787 B1 KR102345787 B1 KR 102345787B1 KR 1020170067791 A KR1020170067791 A KR 1020170067791A KR 20170067791 A KR20170067791 A KR 20170067791A KR 102345787 B1 KR102345787 B1 KR 102345787B1
Authority
KR
South Korea
Prior art keywords
transistor
pattern
line
node
driving power
Prior art date
Application number
KR1020170067791A
Other languages
English (en)
Other versions
KR20180131149A (ko
Inventor
우창승
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170067791A priority Critical patent/KR102345787B1/ko
Publication of KR20180131149A publication Critical patent/KR20180131149A/ko
Application granted granted Critical
Publication of KR102345787B1 publication Critical patent/KR102345787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원의 일 예는 화소의 크기 및 화소들 간의 간격이 감소하더라도 구동 전원 라인이 데이터 라인과 중첩되는 문제를 방지할 수 있는 유기 발광 표시 장치에 관한 것이다. 본 출원의 복수의 구동 전원 라인 각각은 제 1 방향을 따라 일정한 간격으로 마련되고 제 2 전극 패턴을 통해 전기적으로 서로 연결된 복수의 라인 패턴을 포함한다. 본 출원의 예들에 따른 유기 발광 표시 장치는 구동 전원 라인을 단일하게 형성하지 않고 소스/드레인 패턴으로 이루어진 2개의 라인 패턴 사이를 스토리지 커패시터의 상부 금속층을 형성하는 탑 메탈의 연장 패턴을 이용하여 점핑 구조로 연결시켜 구동 전원 라인의 중앙부에서의 설계를 용이하게 하고, 화소의 크기 및 화소들 간의 간격이 감소하더라도 구동 전원 라인이 데이터 라인과 중첩되는 문제를 방지할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 출원의 일 예는 유기 발광 표시 장치에 관한 것이다.
최근, 표시 장치(Display Device)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치 등 여러 가지 종류의 평판 표시 장치가 상용화되고 있다. 평판 표시 장치 중에서 유기 발광 표시 장치는 박형화, 경량화, 저 소비전력화 등의 우수한 특성으로 인하여 노트북 컴퓨터, 텔레비전, 태블릿 컴퓨터, 모니터, 스마트폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 장치로 널리 사용되고 있다.
유기 발광 표시 장치에 사용되는 표시 패널은 박막 트랜지스터(Thin Film Transistor, TFT) 및 스토리지 커패시터(Storage Capacitor, Cst)를 필수 구성 요소로 포함하고 있다. 다수의 박막 트랜지스터와 스토리지 커패시터를 이용하여 하나의 화소를 이루는 화소 회로를 구현할 수 있다. 또한, 유기 발광 표시 장치는 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 갖는다.
구동 전원 라인은 각각의 화소열마다 배치된다. 이에 따라 구동 전원 라인은 데이터 라인과 인접하여 배치된다. 표시 장치 화소의 수가 증가할수록 화소열의 개수가 증가하고, 화소의 크기 및 화소들 간의 간격은 감소한다. 특히, 플라스틱 유기 발광 소자(POLED)가 고해상도(UHD)의 휴대용 단말기에 사용되는 경우, 화소의 크기 및 화소들 간의 간격이 감소함에 따라 구동 전원 라인이 데이터 라인과 중첩되어 단락이 발생하는 문제가 발생한다.
본 출원의 일 예는 화소의 크기 및 화소들 간의 간격이 감소하더라도 구동 전원 라인이 데이터 라인과 중첩되는 문제를 방지할 수 있는 유기 발광 표시 장치를 제공하고자 한다.
본 출원의 일 예에 따른 유기 발광 표시 장치는 유기 발광 소자 및 유기 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터와 스토리지 커패시터를 포함하는 화소 회로를 갖는 복수의 화소와 제 1 방향을 따라 마련되고 상기 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 포함한다. 본 출원의 스토리지 커패시터는 구동 트랜지스터의 게이트 전극에 연결된 제 1 전극 패턴과 구동 전원 라인에 연결된 제 2 전극 패턴 간의 중첩 영역에 마련된다. 본 출원의 복수의 구동 전원 라인 각각은 제 1 방향을 따라 일정한 간격으로 마련되고 제 2 전극 패턴을 통해 전기적으로 서로 연결된 복수의 라인 패턴을 포함한다.
본 출원의 예들에 따른 유기 발광 표시 장치는 구동 전원 라인을 단일하게 형성하지 않고 소스/드레인 패턴으로 이루어진 2개의 라인 패턴 사이를 스토리지 커패시터의 상부 금속층을 형성하는 탑 메탈의 연장 패턴을 이용하여 점핑 구조로 연결시켜 구동 전원 라인의 중앙부에서의 설계를 용이하게 하고, 화소의 크기 및 화소들 간의 간격이 감소하더라도 구동 전원 라인이 데이터 라인과 중첩되는 문제를 방지할 수 있다.
도 1은 본 출원의 일 예에 따른 유기 발광 표시 장치의 적용 예를 나타내는 사시도이다.
도 2는 본 출원의 일 예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
도 3은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소를 상세하게 나타낸 회로도이다.
도 4는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 구간별 입출력 신호들 및 전압들을 나타낸 파형도이다.
도 5는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층을 나타낸 평면도이다.
도 6은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층 및 제 1 전극 패턴을 나타낸 평면도이다.
도 7은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층, 제 1 전극 패턴, 및 제 2 전극 패턴을 나타낸 평면도이다.
도 8은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층, 제 1 전극 패턴, 제 2 전극 패턴, 및 컨택 홀들을 나타낸 평면도이다.
도 9는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 평면도이다.
도 10은 도 9의 I-I`를 나타낸 단면도이다.
도 11은 본 출원의 일 예에 따른 화소 회로의 A 부분을 상세히 나타낸 평면도이다.
도 12는 본 출원의 다른 예에 따른 유기 발광 표시 장치의 화소의 액티브층, 제 1 전극 패턴, 및 제 2 전극 패턴을 나타낸 평면도이다.
도 13은 본 출원의 다른 예에 따른 유기 발광 표시 장치의 화소의 평면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 출원의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 전자 기기의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다
도 1은 본 출원의 일 예에 따른 유기 발광 표시 장치의 적용 예를 나타내는 사시도이다.
본 출원의 일 예에 따른 유기 발광 표시 장치는 표시 영역(DA)과 비표시 영역(NDA)을 포함한다.
표시 영역(DA)은 화상을 통하여 정보를 나타내거나 영상을 표현하는 영역이다. 표시 영역은 표시 패널을 갖는다. 표시 패널은 박막 트랜지스터(Thin Film Transistor, TFT) 및 스토리지 커패시터(Storage Capacitor, Cst)를 필수 구성 요소로 포함하고 있다. 다수의 박막 트랜지스터와 스토리지 커패시터를 이용하여 하나의 화소를 이루는 화소 회로를 구현할 수 있다. 또한, 유기 발광 표시 장치는 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 갖는다.
비표시 영역(NDA)은 표시 영역(DA)의 외곽에 마련된다. 비표시 영역(NDA)은 표시 영역(DA)의 테두리 부분이 파손되는 것을 방지한다. 비표시 영역(NDA)은 유기 발광 표시 장치의 형태를 결정하는 하우징(Housing)으로서의 역할을 수행한다. 일 예로, 도 1과 같이 유기 발광 표시 장치가 휴대용 단말기인 경우, 비표시 영역(NDA)은 표시 영역의 네 모서리 중 X 축 방향인 휴대용 단말기의 양 측 모서리 부분에는 극히 얇게 형성되어 베젤이 없는 엣지형 휴대용 단말기를 구현할 수 있고, Y 축 방향인 휴대용 단말기의 상부 및 하부에는 상대적으로 두껍게 마련될 수 있다.
본 출원의 일 예에 따른 유기 발광 표시 장치는 도 1에 나타낸 바와 같이 휴대용 단말기에 적용될 수 있다. 그러나 이에 한정되지 않고, 본 출원의 일 예에 따른 유기 발광 표시 장치는 화상을 통하여 정보를 나타내거나 영상을 표현하는 기능을 수행하는 다양한 종류의 전자 기기에 적용될 수 있다.
도 2는 본 출원의 일 예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
본 출원의 일 예에 따른 유기 발광 표시 장치는 표시 영역(DA), 제어부(100), 데이터 구동회로부(110), 및 스캔 구동회로부(120)를 포함한다. 도 2에서는 기능에 따른 블록도를 표현하였으나, 제어부(100), 데이터 구동회로부(110), 및 스캔 구동회로부(120)는 유기 발광 표시 장치의 표시 영역(DA) 외부 영역에 실장된 단일한 구동 칩인 Driver-IC로 구현될 수 있다.
표시 영역(DA)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함한다. 표시 영역(DA)은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 표시 영역(DA)에는 스캔 신호들을 공급하는 스캔 라인들(SL1~SLp, p는 2 이상의 양의 정수), 데이터 전압들을 공급하는 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수), 및 구동 전원을 공급하는 구동 전원 라인들(RL1~RLq)이 마련된다. 데이터 라인들(DL1~DLq) 및 구동 전원 라인들(RL1~RLq)은 스캔 라인들(SL1~SLp)과 교차할 수 있다. 데이터 라인들(DL1~DLq)과 구동 전원 라인들(RL1~RLq)은 서로 평행할 수 있다. 표시 영역(DA)은 화소(P)들이 마련되는 하부 기판과 봉지(Encapsulation) 기능을 수행하는 상부 기판을 포함할 수 있다.
화소(P)들 각각은 스캔 라인들(SL1~SLp) 중 어느 하나, 데이터 라인들(DL1~DLq) 중 어느 하나 및 구동 전원 라인들(RL1~RLq) 중 어느 하나에 접속될 수 있다. 화소(P)들 각각은 유기 발광 소자(organic light emitting diode, OLED)와 유기 발광 소자(OLED)에 전류를 공급하는 화소 회로를 포함할 수 있다.
제어부(100)는 유기 발광 표시 장치에 화상을 구현하기 위한 디지털 비디오 데이터(DATA)와 유기 발광 표시 장치를 구동시키는 타이밍을 제어하기 위한 타이밍 신호들을 생성한다. 타이밍 신호는 수직 동기 신호(Vertical sync signal), 수평 동기 신호(Horizontal sync signal), 데이터 인에이블 신호(Data Enable signal), 및 도트 클럭(Dot clock)을 포함한다.
제어부(100)는 타이밍 신호들을 이용하여 데이터 구동회로부(110)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS) 및 스캔 구동회로부(120)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 생성한다. 제어부(100)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동회로부(110)로 출력한다. 제어부(100)는 스캔 제어 신호(SCS)를 스캔 구동회로부(120)로 출력한다.
데이터 구동회로부(110)는 제어부(100)로부터 데이터 제어 신호(DCS)를 공급받는다. 데이터 구동회로부(110)는 데이터 제어 신호(DCS)에 기초하여 데이터 전압들을 생성한다. 데이터 구동회로부(110)는 데이터 전압들을 데이터 라인들(DL1~DLq)에 공급한다.
스캔 구동회로부(120)는 제어부(100)로부터 스캔 제어 신호(SCS)를 공급받는다. 스캔 구동회로부(120)는 스캔 제어 신호(SCS)에 기초하여 스캔 신호들을 생성한다. 스캔 구동회로부(120)는 스캔 신호들을 스캔 라인들(SL1~SLp)에 공급한다.
상술한 바와 같이, 제어부(100), 데이터 구동회로부(110), 및 스캔 구동회로부(120)는 유기 발광 표시 장치의 표시 영역(DA) 외부 영역에 실장된다. 이 때, 제어부(100), 데이터 구동회로부(110), 및 스캔 구동회로부(120)는 게이트 드라이브 인 패널(Gate Drive in Panel, GIP) 방식으로 표시 영역(DA)을 둘러싸고 있는 외부 영역인 비표시 영역에 실장될 수 있다.
데이터 구동회로부(110), 및 스캔 구동회로부(120)를 실장하고 있는 Driver-IC는 연성 인쇄회로보드(FPCB)와 연결될 수 있다. 연성 인쇄회로보드는 유기 발광 표시 장치의 내부 중, 전면 가장자리와 배면 가장자리 영역에 부착될 수 있다.
이 경우, 연성 인쇄회로보드 상에 제어부(100)를 실장할 수 있으며, 제어 인쇄회로보드 상에서 Driver-IC로 데이터 제어 신호(DCS) 및 스캔 제어 신호(SCS)를 전달할 수 있다. 연성 인쇄회로보드는 유기 발광 표시 장치의 내부에서 가장자리 영역에서 접힌 상태로 배치되어 있다. 따라서, 유기 발광 표시 장치의 내부에 별도의 공간을 마련하지 않고도 않고도 연성 인쇄회로보드를 실장할 수 있다. 또한, 연성 인쇄회로보드 상에 제어부(100)를 실장하는 경우, Driver-IC 내부의 회로에서 수행하는 기능을 감소시킬 수 있어, Driver-IC의 크기를 감소시킬 수 있다.
도 3은 본 출원의 일 예에 따른 화소(P)를 상세하게 나타낸 회로도이다. 본 출원의 일 예에 따른 화소(P)는 구동 트랜지스터(DT), 유기 발광 소자(OLED), 스토리지 커패시터(Cst), 및 제 1 내지 제 6 트랜지스터(T1~T6)을 포함한다.
구동 트랜지스터(DT)는 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 구동 트랜지스터(DT)의 게이트 전극은 커패시터(Cst)의 일 측 전극, 제 1 트랜지스터(T1)의 드레인 전극, 및 제 5 트랜지스터(T5)의 소스 전극이 연결된 제 1 노드(N1)에 접속된다. 구동 트랜지스터(DT)의 소스 전극은 화소 구동 전원(ELVDD)을 소스 전극으로 공급받는 제 3 트랜지스터(T3)의 드레인 전극과 연결된다. 구동 트랜지스터(DT)의 드레인 전극은 제 4 트랜지스터(T4)의 소스 전극과 연결된다.
구동 트랜지스터(DT)의 게이트 전극에 문턱 전압보다 큰 전압이 공급되는 경우 턴-온 된다. 구동 트랜지스터(DT)가 P형 MOSFET으로 구현되는 경우, 턴-온 된 구동 트랜지스터(DT)는 소스 전극에서 드레인 전극으로 구동 전류를 흘린다.
유기 발광 소자(OLED)는 애노드 전극 및 캐소드 전극을 포함한다. 유기 발광 소자(OLED)는 애노드 전극으로부터 캐소드 전극으로 구동 전류를 흘린다. 유기 발광 소자(OLED)의 애노드 전극은 제 4 트랜지스터(T4)의 드레인 전극이 연결된 제 2 노드(N2)에 접속된다. 유기 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 형성된 접지 라인에 캐소드 전극이 연결된다. 유기 발광 소자(OLED)는 구동 트랜지스터(DT)로부터 흐르는 구동 전류에 대응하는 밝기로 발광한다.
유기 발광 소자(OLED)는 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 더 포함한다. 유기 발광 소자(OLED)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 정공과 전자가 서로 결합하여 발광하게 된다.
스토리지 커패시터(Cst)는 양 측 전극을 갖는다. 스토리지 커패시터(Cst)의 일 측 전극은 제 1 노드(N1)에 연결된다. 스토리지 커패시터(Cst)의 타 측 전극은 화소 구동 전원(ELVDD) 라인에 연결된다.
스토리지 커패시터(Cst)는 제 1 노드(N1)에 연결된 제 5 트랜지스터(T5)가 턴-온 된 경우 화소 구동 전원(ELVDD)과 제 1 노드(N1)의 차전압을 저장한다. 스토리지 커패시터(Cst)는 제 5 트랜지스터(T5)가 턴-오프 된 경우 제 1 노드(N1)에 저장한 차전압을 유지한다. 또한, 스토리지 커패시터(Cst)는 저장되어 유지한 전압을 이용하여 구동 트랜지스터(DT)의 구동을 제어할 수 있다.
제 1 트랜지스터(T1)의 게이트 전극은 제 2 스캔 신호(Scan2)를 공급받는다. 제 1 트랜지스터(T1)의 소스 전극은 구동 트랜지스터(DT)의 드레인 전극과 연결된다. 제 1 트랜지스터(T1)의 드레인 전극은 제 1 노드(N1)와 연결된다. 제 1 트랜지스터(T1)는 제 2 스캔 신호(Scan2)에 의해 턴-온 되어, 제 1 노드(N1)의 전압을 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압(Vtp)의 합인 Vdata+Vtp까지 상승시킨다.
제 2 트랜지스터(T2)의 게이트 전극은 제 2 스캔 신호(Scan2)를 공급받는다. 제 2 트랜지스터(T2)의 소스 전극은 데이터 라인(DL)과 연결되어 데이터 전압(Vdata)을 공급받는다. 제 2 트랜지스터(T2)의 드레인 전극은 구동 트랜지스터(DT)의 소스 전극과 연결된다. 제 2 트랜지스터(T1)는 제 2 스캔 신호(Scan2)에 의해 턴-온 되어, 구동 트랜지스터(DT)의 소스 전극에 데이터 전압(Vdata)을 공급한다.
제 3 트랜지스터(T3)의 게이트 전극은 발광 제어 신호(EM)를 공급받는다. 제 3 트랜지스터(T3)의 소스 전극은 화소 구동 전원(ELVDD)을 공급받는다. 제 3 트랜지스터(T3)의 드레인 전극은 구동 트랜지스터(DT)의 소스 전극과 연결된다. 제 3 트랜지스터(T3)는 발광 제어 신호(EM)에 의해 턴-온 되어, 구동 트랜지스터(DT)에 화소 구동 전원(ELVDD)을 공급하여 구동 트랜지스터(DT)가 구동 전류를 흐르게 한다.
제 4 트랜지스터(T4)의 게이트 전극은 발광 제어 신호(EM)를 공급받는다. 제 4 트랜지스터(T4)의 소스 전극은 구동 트랜지스터(DT)의 드레인 전극과 연결된다. 제 4 트랜지스터(T4)의 드레인 전극은 제 2 노드(N2)와 연결된다. 제 4 트랜지스터(T4)는 발광 제어 신호(EM)에 의해 턴-온 되어, 구동 전류가 유기 발광 소자(OLED)를 흐르게 하여 유기 발광 소자(OLED)를 발광시킨다.
제 5 트랜지스터(T5)의 게이트 전극은 제 1 스캔 신호(Scan1)를 공급받는다. 제 5 트랜지스터(T5)의 소스 전극은 초기화 전압(Vinit)을 공급받는다. 제 5 트랜지스터(T5)의 드레인 전극은 제 1 노드(N1)와 연결된다. 제 5 트랜지스터(T5)는 제 1 스캔 신호(Scan1)에 의해 턴-온 되어, 제 1 노드(N1)의 전압을 초기화 전압(Vinit)으로 초기화시킨다.
제 6 트랜지스터(T6)의 게이트 전극은 제 1 스캔 신호(Scan1)를 공급받는다. 제 6 트랜지스터(T6)의 소스 전극은 초기화 전압(Vinit)을 공급받는다. 제 6 트랜지스터(T6)의 드레인 전극은 제 2 노드(N2)와 연결된다. 제 6 트랜지스터(T6)는 제 1 스캔 신호(Scan1)에 의해 턴-온 되어, 제 2 노드(N2)의 전압을 초기화 전압(Vinit)으로 초기화시킨다.
도 4는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 구간별 입출력 신호들 및 전압들을 나타낸 파형도이다. 본 발명의 일 예에 따른 유기 발광 표시 장치의 화소 내부의 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)는 P형 MOSFET으로 구현된다. 이에 따라, 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)의 게이트 전극에 하이 로직 레벨에 해당하는 제 1 로직 레벨(L1)이 공급되는 경우, 각각의 트랜지스터는 턴-오프 된다. 또한, 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)의 게이트 전극에 로우 로직 레벨에 해당하는 제 2 로직 레벨(L2)이 공급되는 경우, 각각의 트랜지스터는 턴-온 된다.
제 1 구간(S1)에서는 제 1 스캔 신호(Scan1), 제 2 스캔 신호(Scan2), 및 발광 제어 신호(EM)가 모두 제 1 로직 레벨(L1)이다. 이에 따라, 모든 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)가 모두 턴-오프된다. 또한 제 1 노드(N1)의 전압인 제 1 노드 전압(VN1)은 0인 상태이다.
제 2 구간(S2)에서는 제 1 스캔 신호(Scan1)가 제 2 로직 레벨(L2)이고, 제 2 스캔 신호(Scan2) 및 발광 제어 신호(EM)는 제 1 로직 레벨(L1)이다. 이에 따라, 제 5 및 제 6 트랜지스터(T5, T6)가 턴-온 되고, 구동 트랜지스터(DT) 및 제 1 내지 제 4 트랜지스터(T1~T4)는 턴-오프 상태를 유지한다. 제 5 트랜지스터(T5)에 의해 제 1 노드 전압(VN1)은 초기화 전압(Vinit)으로 초기화된다. 이와 동시에 제 6 트랜지스터(T6)에 의해 제 2 노드(N2)의 전압 역시 초기화 전압(Vinit)으로 초기화된다.
제 3 구간(S3)에서는 제 1 스캔 신호(Scan1), 제 2 스캔 신호(Scan2), 및 발광 제어 신호(EM)가 모두 제 1 로직 레벨(L1)이다. 이에 따라, 모든 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)가 모두 턴-오프된다. 이 때, 스토리지 커패시터(Cst)에 의해 제 1 노드 전압(VN1)은 초기화 전압(Vinit)을 유지한다. 또한, 데이터 전압(Vdata)은 입력 데이터(data)를 전달하기 위해 변동하게 된다.
제 4 구간(S4)에서는 제 2 스캔 신호(Scan2)가 제 2 로직 레벨(L2)이고, 제 1 스캔 신호(Scan1) 및 발광 제어 신호(EM)는 제 1 로직 레벨(L1)이다. 이에 따라, 제 1 및 제 2 트랜지스터(T1, T2)가 턴-온 되고, 구동 트랜지스터(DT) 및 제 3 내지 제 6 트랜지스터(T3~T6)는 턴-오프 상태를 유지한다. 제 2 트랜지스터(T2)는 구동 트랜지스터(DT)의 소스 전극에 데이터 전압(Vdata)을 공급한다. 이와 동시에 제 1 트랜지스터(T1)에 의해 제 1 노드 전압(VN1)은 데이터 전압(Vdata)과 구동 트랜지스터의 문턱 전압(Vtp)의 합인 Vdata+Vtp까지 상승하게 된다.
제 5 구간 내지 제 7 구간(S5~S7)에서는 제 1 스캔 신호(Scan1), 제 2 스캔 신호(Scan2), 및 발광 제어 신호(EM)가 모두 제 1 로직 레벨(L1)이다. 이에 따라, 모든 구동 트랜지스터(DT) 및 제 1 내지 제 6 트랜지스터(T1~T6)가 모두 턴-오프된다. 이 때, 스토리지 커패시터(Cst)에 의해 제 1 노드 전압(VN1)은 데이터 전압(Vdata)과 구동 트랜지스터의 문턱 전압(Vtp)의 합인 Vdata+Vtp을 유지한다. 또한, 데이터 전압(Vdata)은 입력 데이터(data)를 전달한 후 다시 원래 전압으로 복귀된다.
제 8 구간(S8)에서는 발광 제어 신호(EM)가 제 2 로직 레벨(L2)이고, 제 1 스캔 신호(Scan1) 및 제 2 스캔 신호(Scan2)는 제 1 로직 레벨(L1)이다. 이에 따라, 제 3 및 제 4 트랜지스터(T3, T4)가 턴-온 되고, 구동 트랜지스터(DT), 제 1, 2, 5, 6 트랜지스터(T1, T2, T5, T6)는 턴-오프 상태를 유지한다. 제 3 트랜지스터(T3)는 구동 트랜지스터(DT)의 소스 전극에 화소 구동 전압(ELVDD)을 공급한다. 이와 동시에 제 4 트랜지스터(T4)에 의해 구동 전류가 유기 발광 소자(OLED)를 흐르게 되어 유기 발광 소자(OLED)가 발광하게 된다.
도 5는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층(210)을 나타낸 평면도이다.
액티브층(210)은 좌측 상단에 형성되는 제 6 트랜지스터(T6)가 형성되는 좌측 상부 영역에서부터 배치된다. 액티브층(210)은 제 6 트랜지스터(T6)가 형성되는 좌측 상부 영역에서 시작하여 제 6 트랜지스터(T6)의 길이만큼 제 1 방향(D1)으로 연장된다. 제 1 방향(D1)은 화소 구동 전압(ELVDD)을 공급하는 구동 전원 라인 및 데이터 전압(Vdata)을 공급하는 데이터 라인(DL)이 배치된 방향과 평행한 방향이다.
액티브층(210)은 제 1 방향(D1)으로 연장된 후, 제 5 트랜지스터(T5)가 형성되는 상단 중앙 영역까지 제 2 방향(D2)으로 연장된다. 제 5 트랜지스터(T5)는 상단 중앙 영역에서 형성되며, 2개의 영역 상에서 나뉘어서 형성된다. 제 2 방향(D2)은 제 1 방향(D1)과 교차하는 방향이며, 제 1 및 제 2 스캔 신호(Scan1, Scan2)를 공급하는 스캔 라인들(SL1, SL2)이 배치된 방향과 평행한 방향이다.
액티브층(210)은 제 5 트랜지스터(T5)가 형성되는 상단 중앙 영역에서 제 5 트랜지스터(T5)의 길이만큼 제 1 방향(D1)의 반대 방향로 연장된 후, 제 5 트랜지스터(T5)의 넓이만큼 제 2 방향(D2)으로 연장된다. 이후, 액티브층(210)은 제 1 트랜지스터(T1)가 형성되는 영역과 제 2 방향(D2)으로 평행한 직선상의 영역까지 제 1 방향(D1)으로 연장된다. 이후, 액티브층(210)은 제 2 방향(D2)의 반대 방향으로 연장되어, 제 1 트랜지스터(T1)가 형성되는 영역까지 연장된다. 제 1 트랜지스터(T1)는 좌측 중앙 영역에서 형성되며, 2개의 영역 상에서 나뉘어서 형성된다. 이후, 액티브층(210)은 제 4 트랜지스터(T4)가 형성되는 좌측 하부 영역까지 제 1 방향(D1)으로 연장된다.
또한, 액티브층(210)은 제 2 트랜지스터(T2)가 형성되는 영역인 우측 중앙 영역에서부터 제 3 트랜지스터(T3)가 형성되는 영역인 우측 하부 영역까지 제 1 방향(D1)으로 연장된다.
또한, 액티브층(210)은 제 1 트랜지스터(T1)가 형성되는 영역과 제 4 트랜지스터(T4)가 형성되는 영역의 사이에서 제 2 방향(D2)으로 연장되며, 제 2 트랜지스터(T2)가 형성되는 영역과 제 3 트랜지스터(T3)가 형성되는 영역의 사이에서 제 2 방향(D2)의 반대 방향으로 연장된다. 액티브층(210)은 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)가 형성되는 영역에서 구동 트랜지스터(DT) 형상으로 배치된다.
액티브층(210)은 Zinc Oxide, Tin Oxide, Ga-In-Zn Oxide, In-Zn Oxide, 또는 In-Sn Oxide 등의 금속 산화물로 이루어지거나, 금속 산화물에 Al, Ni, Cu, Ta, Mo, Zr, V, Hf 또는 Ti 등의 금속의 이온이 도핑된 합금 산화물로 이루어질 수 있다. 액티브층(210)은 채널층, 드레인층, 및 소스층으로 변화한다. 드레인층과 소스층 각각은 도체화 공정에 의해 도체화된다.
도 6은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층(210) 및 제 1 전극 패턴(220)을 나타낸 평면도이다.
제 1 전극 패턴(220)은 제 6 트랜지스터(T6)가 형성되는 영역과 제 5 트랜지스터(T5)가 형성되는 영역을 제 2 방향(D2)으로 가로지르면서 배치된다. 이렇게 배치된 제 1 전극 패턴(220)은 제 1 스캔 신호(Scan1)를 공급하는 제 1 스캔 라인을 형성한다.
또한, 제 1 전극 패턴(220)은 제 1 트랜지스터(T1)가 형성되는 영역과 제 2 트랜지스터(T2)가 형성되는 영역을 제 2 방향(D2)으로 가로지르면서 배치된다. 이렇게 배치된 제 1 전극 패턴(220)은 제 2 스캔 신호(Scan2)를 공급하는 제 2 스캔 라인을 형성한다.
또한, 제 1 전극 패턴(220)은 제 3 트랜지스터(T3)가 형성되는 영역과 제 4 트랜지스터(T4)가 형성되는 영역을 제 2 방향(D2)으로 가로지르면서 배치된다. 이렇게 배치된 제 1 전극 패턴(220)은 발광 제어 신호(EM)를 공급하는 발광 제어 라인을 형성한다.
또한, 제 1 전극 패턴(220)은 구동 트랜지스터(DT)가 형성되는 영역 중에서 일부 영역인 스토리지 커패시터(Cst)가 형성되는 영역에 배치된다. 이렇게 배치된 제 1 전극 패턴(220)은 스토리지 커패시터(Cst)의 하부 전극을 형성한다.
제 1 전극 패턴(220)은 게이트 금속층으로서의 역할을 수행한다. 제 1 전극 패턴(220)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
도 7은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층(210), 제 1 전극 패턴(220), 및 제 2 전극 패턴(240)을 나타낸 평면도이다. 제 1 전극 패턴(220)과 제 2 전극 패턴(240) 간의 단락을 방지하는 역할을 수행하는 제 1 층간 절연막(230)은 평면도 상에 표현할 경우 혼동이 발생하여 도시하지 않았다.
제 2 전극 패턴(240)은 제 6 트랜지스터(T6)가 형성되는 영역 상에서 제 1 방향(D1)으로 연장된다. 이후, 제 2 전극 패턴(240)은 제 2 방향(D2)으로 연장된다. 이 때, 제 2 전극 패턴(240)은 제 1 방향(D1)으로 연장될 때는 액티브층(210)과 중첩되면서 배치되고, 제 2 방향(D2)으로 연장될 때는 액티브층(210)과 중첩되지 않으면서 배치된다.
이후, 제 2 전극 패턴(240)은 제 5 트랜지스터(T5)가 형성되는 영역 상에서 제 1 방향(D1)의 반대 방향으로 연장된다. 이후, 제 2 전극 패턴(240)은 제 2 방향으로 연장된다. 이 때, 제 2 전극 패턴(240)은 제 1 방향(D1)으로 연장될 때는 액티브층(210)과 중첩되지 않으면서 배치되고, 제 2 방향(D2)으로 연장될 때는 액티브층(210)과 일부 중첩되면서 배치된다.
또한, 제 2 전극 패턴(240)은 스토리지 커패시터(Cst)가 형성되는 영역에 배치된다. 제 2 전극 패턴(240)은 제 1 전극 패턴(220)과 중첩되도록 배치된다. 스토리지 커패시터 영역에 형성된 제 2 전극 패턴(240)은 스토리지 커패시터(Cst)의 상부 전극을 형성한다.
여기에서, 스토리지 커패시터(Cst)가 형성되는 영역에 배치된 제 2 전극 패턴(240)은 연장 패턴(EXP)을 더 갖는다.
연장 패턴(EXP)은 제 2 전극 패턴(240)의 일측으로부터 제 1 방향(D1)의 반대 방향으로 연장된다. 보다 구체적으로, 연장 패턴(EXP)은 제 2 전극 패턴(240) 중 스토리지 커패시터(Cst)가 형성되는 영역의 상부 모서리의 우측에서 제 1 방향(D1)의 반대 방향으로 연장된다.
연장 패턴(EXP)은 제 2 전극 패턴(240)에서 연장되기 시작하는 부분의 두께보다 끝나는 부분의 두께가 더 굵다. 연장 패턴(EXP)은 구동 전원 라인의 일부를 형성한다.
제 2 전극 패턴(240)은 탑 메탈층, 즉 상부 금속층으로서의 역할을 수행한다. 제 2 전극 패턴(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
도 8은 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 액티브층(210), 제 1 전극 패턴(220), 제 2 전극 패턴(240), 및 컨택 홀들을 나타낸 평면도이다. 도 9는 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소의 평면도이다.
도 8 및 도 9를 참조하면, 본 출원의 일 예에 따른 유기 발광 표시 장치의 화소는 액티브층(210), 제 1 전극 패턴(220), 제 2 전극 패턴(240), 컨택 홀들, 및 소스/드레인 패턴(260)을 포함한다. 제 2 전극 패턴(240)과 소스/드레인 패턴(260) 간의 단락을 방지하는 역할을 수행하는 제 2 층간 절연막(250)은 평면도 상에 표현할 경우 혼동이 발생하여 도시하지 않았다.
소스/드레인 패턴(260)은 제 2 트랜지스터(T2) 및 제 3 트랜지스터(T3)가 형성되는 영역의 우측에서 제 1 방향(D1)으로 배치된다. 제 2 트랜지스터(T2) 및 제 3 트랜지스터(T3)가 형성되는 영역의 우측에 배치된 소스/드레인 패턴(260)은 데이터 라인(DL)을 형성한다. 데이터 라인(DL)을 형성하는 소스/드레인 패턴(260)은 화소에 데이터 전압(Vdata)을 공급한다.
또한, 소스/드레인 패턴(260)은 제 2 전극 패턴(240) 중 연장 패턴(EXP)이 형성된 영역의 상부에서 제 1 방향(D1)으로 연장되어, 연장 패턴(EXP)과 일부 중첩되도록 배치된다. 연장 패턴(EXP)의 상부에 배치된 소스/드레인 패턴(260)은 제 1 라인 패턴(LP1)을 형성한다. 제 1 라인 패턴(LP1)을 형성하는 소스/드레인 패턴(260)은 구동 전원 라인을 형성하며, 데이터 구동회로부(110)로부터 화소 구동 전원(ELVDD)을 공급받는다.
또한, 소스/드레인 패턴(260)은 제 2 전극 패턴(240) 중 구동 트랜지스터(TD)가 형성된 영역의 하부에서 제 1 방향(D1)으로 연장되어, 제 3 트랜지스터(T3)이 형성되는 영역과 중첩되도록 배치된다. 구동 트랜지스터(TD)가 형성된 영역의 하부에서 연장된 소스/드레인 패턴(260)은 제 2 라인 패턴(LP2)을 형성한다. 연장 패턴(EXP)의 상부에 배치된 소스/드레인 패턴(260)은 제 3 트랜지스터(T3)에 화소 구동 전원(ELVDD)을 공급한다.
또한, 소스/드레인 패턴(260)은 제 1 트랜지스터(T1)와 제 5 트랜지스터(T5)의 사이인 제 1 노드(N1)에 배치된 액티브층(210)과 스토리지 커패시터(Cst)가 형성되는 영역에 배치된 제 1 전극 패턴(220) 사이에 배치된다. 액티브층(210)과 제 2 전극 패턴(240)을 연결하는 소스/드레인 패턴(260)은 노드 브릿지 패턴(BP)을 형성한다. 노드 브릿지 패턴(BP)은 제 1 방향(D1) 또는 제 2 방향(D2)과 평행하지 않고, 제 1 방향(D1)으로부터 소정의 각도 만큼 경사져서 형성된다. 노드 브릿지 패턴(BP)은 제 1 노드 전압(VN1)을 스토리지 커패시터(Cst)의 하부 전극을 형성하는 제 1 전극 패턴(220)에 공급한다.
또한, 소스/드레인 패턴(260)은 제 4 트랜지스터(T4)가 형성되는 영역 상 및 제 5 트랜지스터(T5)가 형성되는 영역 상에 독립적으로 배치된다. 제 4 및 제 5 트랜지스터(T4, T5)가 형성되는 영역에 배치된 소스/드레인 패턴(260)은 제 4 및 제 5 트랜지스터(T4, T5)의 소스 전극 및 드레인 전극을 형성한다.
컨택 홀들에는 데이터 라인 컨택홀(DLH), 제 1 및 제 2 전원 라인 컨택홀(PLH1, PLH2), 제 1 및 제 2 노드 컨택홀(NH1, NH2), 제 1 및 제 2 발광 제어 컨택홀(EH1, EH2), 초기화 컨택홀(IH)이 있다.
데이터 라인 컨택홀(DLH)은 제 2 트랜지스터(T2)가 형성되는 영역에 배치된 액티브층(210)에 마련된다. 데이터 라인 컨택홀(DLH)은 데이터 라인(DL)을 형성하는 소스/드레인 패턴(260)과 제 2 트랜지스터(T2)의 액티브층(210)을 전기적으로 접속시킨다. 데이터 라인 컨택홀(DLH)은 제 2 트랜지스터(T2)의 소스 전극에 데이터 전압(Vdata)을 전달한다.
제 1 전원 라인 컨택홀(PLH1)은 제 2 전극 패턴(240) 중 연장 패턴(EXP) 상에 배치된다. 제 1 전원 라인 컨택홀(PLH1)은 제 2 전극 패턴(240)과 구동 전원 라인을 형성하는 소스/드레인 패턴(260) 중 상부 영역에 배치된 제 1 라인 패턴(LP1)을 전기적으로 접속시킨다. 제 1 전원 라인 컨택홀(PLH1)은 제 1 라인 패턴(LP1)에 공급되는 화소 구동 전원(ELVDD)을 제 2 전극 패턴(240)으로 전달한다.
제 2 전원 라인 컨택홀(PLH2)은 제 2 전극 패턴(240) 중 스토리지 커패시터(Cst)가 형성된 영역 상에 배치된다. 제 2 전원 라인 컨택홀(PLH2)은 제 2 전극 패턴(240)과 구동 전원 라인을 형성하는 소스/드레인 패턴(260) 중 하부 영역에 배치된 제 2 라인 패턴(LP2)을 전기적으로 접속시킨다. 제 2 전원 라인 컨택홀(PLH2)은 제 2 전극 패턴(240)에 공급되는 화소 구동 전원(ELVDD)을 제 2 라인 패턴(LP2)으로 전달한다.
제 1 노드 컨택홀(PLH1)은 제 1 트랜지스터(T1) 및 제 5 트랜지스터(T5)의 사이에 형성된 액티브층(210) 중 노드 브릿지 패턴(BP)이 형성된 부분에 마련된다. 제 1 노드 컨택홀(PLH1)은 액티브층(210)과 노드 브릿지 패턴(BP)을 전기적으로 접속시킨다.
제 2 노드 컨택홀(PLH2)은 스토리지 커패시터(Cst)가 형성된 영역 중 제 1 전극 패턴(220)이 형성된 부분에 마련된다. 제 2 노드 컨택홀(PLH2)은 제 1 전극 패턴(220)과 노드 브릿지 패턴(BP)을 전기적으로 접속시킨다.
제 1 발광 제어 컨택홀(EH1)은 제 3 트랜지스터(T3)가 형성되는 영역 상에 형성된다. 제 1 발광 제어 컨택홀(EH1)은 제 3 트랜지스터(T3) 상의 액티브층(210)을 구동 전원 라인과 전기적으로 연결시킨다. 제 1 발광 제어 컨택홀(EH1)은 제 3 트랜지스터(T3)의 소스 전극이 화소 구동 전원(ELVDD)을 공급받을 수 있도록 한다.
제 2 발광 제어 컨택홀(EH2)은 제 4 트랜지스터(T4)가 형성되는 영역 상에 형성된다. 제 2 발광 제어 컨택홀(EH2)은 제 4 트랜지스터(T4) 상의 액티브층(210)을 구동 전원 라인과 전기적으로 연결시킨다. 제 2 발광 제어 컨택홀(EH2)은 제 4 트랜지스터(T4)의 소스 전극이 화소 구동 전원(ELVDD)을 공급받을 수 있도록 한다.
초기화 컨택홀(IH)은 제 5 트랜지스터(T5)가 형성되는 영역 상에 형성된다. 초기화 컨택홀(IH)은 제 5 트랜지스터(T5) 상의 액티브층(210)을 제 2 전극 패턴(240)과 전기적으로 연결시킨다. 초기화 컨택홀(IH)은 제 5 트랜지스터(T5)가 초기화 전압(Vinit)을 제 1 노드(N1)로 공급할 수 있도록 한다.
정리하면, 본 출원의 일 예에 따른 유기 발광 표시 장치는 유기 발광 소자(OLED)와 유기 발광 소자(OLED)에 흐르는 전류를 제어하기 위한 구동 트랜지스터(DT)와 스토리지 커패시터(Cst)를 포함하는 화소 회로를 갖는 복수의 화소(P) 및 제 1 방향(D1)을 따라 마련되고 복수의 화소(P)들에 화소 구동 전원(ELVDD)을 공급하는 복수의 구동 전원 라인을 포함한다.
본 출원의 일 예에 따른 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극에 연결된 제 1 전극 패턴(220)과 구동 전원 라인에 연결된 제 2 전극 패턴(240) 간의 중첩 영역에 마련된다.
또한, 본 출원의 일 예에 따른 복수의 구동 전원 라인 각각은 제 1 방향(D1)을 따라 일정한 간격으로 마련되고 제 2 전극 패턴(240)을 통해 전기적으로 서로 연결된 복수의 라인 패턴(LP1, LP2)을 포함한다. 본 출원의 일 예에 따른 구동 전원 라인은 제 1 라인 패턴(LP1), 제 2 전극 패턴(240)의 연장 패턴(EXP), 및 제 2 라인 패턴(LP2)이 일직선 상으로 배치되어 하나의 구동 전원 라인을 이룬다.
이와 같이 제 2 전극 패턴(240)을 통해 복수의 라인 패턴(LP1, LP2)을 전기적으로 연결시키는 경우, 복수의 라인 패턴(LP1, LP2)을 단일하게 형성하거나 물리적으로 접촉하도록 형성하지 않고도 구동 전원 라인을 형성할 수 있다. 복수의 라인 패턴(LP1, LP2)을 단일하게 형성하기 위해서는 중앙부에서도 소정의 굵기로 라인 패턴을 형성하여야 구동 전원 라인을 형성할 수 있다.
구동 전원 라인은 각각의 화소열마다 배치된다. 이에 따라 구동 전원 라인은 데이터 라인과 인접하여 배치된다. 표시 장치 화소의 수가 증가할수록 화소열의 개수가 증가하고, 화소의 크기 및 화소들 간의 간격은 감소한다. 특히, 플라스틱 유기 발광 소자(POLED)가 고해상도(UHD)의 휴대용 단말기에 사용되는 경우, 화소의 크기 및 화소들 간의 간격이 감소함에 따라 구동 전원 라인이 데이터 라인과 중첩되어 단락이 발생하는 문제가 발생한다. 즉, 화소의 크기가 감소할수록, 구동 전원 라인이 형성될 공간이 부족하게 된다.
본 출원의 일 예는 구동 전원 라인을 형성할 때, 화소의 양 측에는 제 1 및 제 2 라인 패턴(LP1, LP2)을 배치하고, 화소의 중앙부에 형성되는 구동 전원 라인을 형성하는 라인 패턴을 제 2 전극 패턴(240)의 연장 패턴(EXP)으로 대체한다. 즉, 제 1 라인 패턴(LP1), 제 2 전극 패턴(240)의 연장 패턴(EXP), 및 제 2 라인 패턴(LP2)의 순으로 형성된 패턴이 하나의 구동 전원 라인을 형성한다.
이에 따라, 본 출원의 일 예는 화소의 중앙부에서 구동 전원 라인이 차지하는 공간을 감소시킬 수 있다. 화소의 중앙부에서 구동 전원 라인이 차지하는 공간을 감소시켜, 각각의 화소의 크기를 더욱 감소시킬 수 있다. 또한, 구동 전원 라인이 데이터 라인과 중첩되어 단락이 발생하는 문제를 해결하여, 화소의 면적을 감소시킬 때 발생할 수 있는 구동 상의 문제를 방지할 수 있다.
본 출원의 일 예에 따른 제 2 전극 패턴(240)은 복수의 라인 패턴(LP1, LP2)과 다른 층에 마련된다. 상술한 바와 같이, 제 2 전극 패턴(240)은 탑 메탈 또는 상부 금속층으로 정의되는, 스토리지 커패시터(Cst)의 상부 전극을 이루는 층이다. 반면, 복수의 라인 패턴(LP1, LP2)은 제 2 전극 패턴(240)의 상부에 제 2 층간 절연막(250)을 형성한 후, 제 2 층간 절연막(250)의 상부에 형성한 소스/드레인 패턴(260)이다. 즉, 본 발명의 일 예에 따른 구동 전원 라인은 제 1 및 제 2 라인 패턴(LP1, LP2)의 사이에 있는 제 2 전극 패턴(240)이 점핑(jumping) 구조를 이루고 있다.
이에 따라, 본 출원의 일 예는 제 2 전극 패턴(240)을 이용하여 구동 전원 라인의 중앙부를 복수의 라인 패턴(LP1, LP2)과 동일한 층에 설계하기 위한 공간을 절약할 수 있다. 또한, 본 출원의 일 예에 따른 화소는 구동 전원 라인과 데이터 라인 사이의 거리를 감소시키거나, 구동 전원 라인과 스토리지 커패시터(Cst) 사이의 거리를 감소시키더라도, 구동 전원 라인의 중앙부에서 접촉이 발생하여 단락이 발생하는 문제를 방지할 수 있다.
본 출원의 일 예에 따른 복수의 화소 각각에 마련된 제 2 전극 패턴(240)은 제 1 방향(D1)과 교차하는 제 2 방향(D2)을 따라 배치되어 전기적으로 서로 연결된다. 도 9에서 도시한 화소들은 제 2 방향(D2)으로 배열되면서 스캔 라인들(Scan1, Scan2)과 동일한 방식으로 제 2 전극 패턴(240)이 모두 연결되어 있다.
기존에는 제 2 전극 패턴(240)은 화소마다 분리된 상태로 배치되어 있었다. 이 경우, 제 2 방향(D2)으로 인접한 제 2 전극 패턴(240)들 각각은 서로 다른 구동 전원 라인으로부터 개별적으로 화소 구동 전압(ELVDD)을 공급받는다. 이 경우, 구동 전원 라인들 각각에서 공급하는 화소 구동 전압(ELVDD)에 차이 또는 리플(ripple)이 발생할 수 있어, 제 2 방향(D2)으로 휘도가 불균일한 현상이 발생할 수 있다.
본 출원의 일 예는 제 2 방향(D2)으로 인접한 화소의 제 2 전극 패턴(240)이 전기적으로 연결되어 있다. 이에 따라, 제 2 방향(D2)으로 인접한 화소에는 인접한 구동 전원 라인들의 화소 구동 전압(ELVDD)이 같이 공급된다. 이에 따라, 본 출원의 일 예는 화소 구동 전압(ELVDD)을 제 2 방향(D2)으로 균일하게 공급할 수 있고, 제 2 방향(D2)으로 휘도가 불균일한 현상이 발생하는 문제를 해결할 수 있다.
이를 구현하기 위한 하나의 구체적인 구현 구조로서, 본 출원의 일 예는 복수의 화소를 갖는 표시 영역(DA), 표시 영역(DA)을 둘러싸는 비표시 영역, 비표시 영역에 마련되고 비표시 영역에 인접한 복수의 구동 전원 라인 각각의 라인 패턴(LP1, LP2)에 화소 구동 전원을 인가하는 제 1 전원 인가부 및 비표시 영역에 마련되고 비표시 영역에 인접한 제 2 전극 패턴(240) 중 적어도 하나에 화소 구동 전원을 인가하는 제 2 전원 인가부를 포함한다.
보다 상세하게, 본 출원의 일 예에 따른 제 1 및 제 2 전원 인가부는 구동 전원 라인의 일 측이 연결된 비표시 영역 내부에 마련된다. 즉, 본 출원의 일 예에 따른 제 1 및 제 2 전원 인가부는 유기 발광 표시 장치의 상부 또는 하부에 마련된다. 본 출원의 일 예에 따른 유기 발광 표시 장치가 휴대용 단말기인 경우, 제 1 전원 인가부는 데이터 구동회로부(110)를 포함하는 Driver-IC에 내장될 수 있다. 제 2 전원 인가부에서 연장된 배선은 유기 발광 표시 장치의 측면으로 연장되어, 측면의 표시 영역(DA)과 연결된다.
본 출원의 일 예에 따른 제 1 전원 인가부는 구동 전원 라인 중 라인 패턴(LP1, LP2)에 화소 구동 전원(ELVDD)을 인가하여, 기본적인 구동 전원 라인 전압 공급 역할을 수행한다.
부가적으로, 본 출원의 일 예에 따른 제 2 전원 인가부는 제 2 전극 패턴(240)에 화소 구동 전원(ELVDD)을 인가한다. 본 출원의 제 2 전극 패턴(240)이 제 2 방향(D2)으로 전기적으로 연결되어 있으므로, 본 출원은 제 2 전극 패턴(240)을 통하여 화소 구동 전원(ELVDD)을 제 2 방향(D2)으로도 공급할 수 있다. 이에 따라, 본 출원의 일 예에 따른 유기 발광 표시 장치는 화소 구동 전원(ELVDD)을 메쉬(mesh) 방식으로 교차하면서 인가하여, 표시 영역(DA)에 화소 구동 전원(ELVDD)을 균일하게 공급할 수 있도록 한다.
도 10은 도 9의 I-I`를 나타낸 단면도이다. 도 10은 본 출원의 일 예에 따른 유기 발광 표시 장치의 전원 라인 컨택부를 상세히 나타내고 있다.
본 출원의 일 예에 따른 복수의 화소 각각은 복수의 라인 패턴(LP1, LP2) 중 화소 내에서 제 1 방향(DA1)을 따라 이격된 제 1 및 제 2 라인 패턴(LP1, LP2) 각각을 제 2 전극 패턴(240)에 전기적으로 연결하는 전원 라인 컨택부를 포함한다.
전원 라인 컨택부의 최하층은 기판(200)이다. 기판(200)은 가요성이 있는 플라스틱으로 형성되어, 유기 발광 표시 장치가 가요성이 있도록 할 수 있다.
기판(200)의 상부에는 제 1 전극 패턴(220)이 배치되어, 제 1 스캔 라인(Scan1)을 형성한다.
기판(200) 및 제 1 전극 패턴(220)의 상부에는 제 1 층간 절연막(230)이 형성된다. 제 1 층간 절연막(230)은 절연성이 우수한 재료로 형성된다. 제 1 층간 절연막(230)은 제 1 전극 패턴(220)을 상부에 배치된 층으로부터 전기적으로 분리한다.
제 1 층간 절연막(230)의 상부에는 제 2 전극 패턴(240)이 배치된다.
제 1 층간 절연막(240) 및 제 2 전극 패턴(250)의 상부에는 제 2 층간 절연막(250)이 형성된다. 제 2 층간 절연막(250)은 절연성이 우수한 재료로 형성된다. 제 2 층간 절연막(250)은 컨택 홀이 형성된 부분을 제외하고는 제 2 전극 패턴(240)을 상부에 배치된 층으로부터 전기적으로 분리한다.
제 2 층간 절연막(250)의 상부에는 제 1 및 제 2 라인 패턴(LP1, LP2)이 형성된다. 제 1 및 제 2 라인 패턴(LP1, LP2)은 소스/드레인 패턴(260) 중 구동 전원 라인을 형성하는 부분이다. 본래 구동 전원 라인은 하나의 화소 내에서는 단일한 직선으로 형성하는 것이 일반적이나, 본 출원은 구동 전원 라인을 화소 내에서도 제 1 및 제 2 라인 패턴(LP1, LP2)으로 분리시켜 형성한다.
본 출원의 일 예는 전원 라인 컨택부를 통해 제 1 라인 패턴(LP1), 제 2 전극 패턴(240), 및 제 2 라인 패턴(LP2)을 이용하여 구동 전원 라인을 형성한다. 전원 라인 컨택부를 통해 구동 전원 라인을 형성하는 경우 단일한 배선에 비해 구동 전원 라인의 굵기 및 배치 면적을 감소시킬 수 있다. 이에 따라, 본 출원의 일 예는 구동 전원 라인을 단일한 배선으로 형성하는 경우에 비해 화소 내에서 설계가 용이하도록 할 수 있다.
본 출원의 일 예에 따른 전원 라인 컨택부는 제 2 전극 패턴(240)의 일측으로부터 제 1 방향(D1)의 반대 방향인 제 1 라인 패턴(LP1) 쪽으로 연장된 연장 패턴(EXP), 연장 패턴(EXP)과 제 1 라인 패턴(LP1)을 전기적으로 연결시키는 제 1 전원 라인 컨택홀(PLH1), 및 제 2 전극 패턴(240)과 제 2 라인 패턴(LP2)을 전기적으로 연결시키는 제 2 전원 라인 컨택홀(PLH2)을 포함한다.
제 1 및 제 2 전원 라인 컨택홀(PLH1, PLH2)은 제 2 층간 절연막(250)을 관통하여 형성된다. 이에 따라, 화소 구동 전원(ELVDD)은 제 1 라인 패턴(LP1), 제 1 전원 라인 컨택홀(PLH1), 연장 패턴(EXP), 제 2 전극 패턴(240), 제 2 전원 라인 컨택홀(PLH2), 및 제 2 라인 패턴(LP2)의 순서로 전달된다.
본 출원의 일 예는 제 1 및 제 2 전원 라인 컨택홀(PLH1, PLH2)을 이용하여 구동 전원 라인을 다른 층 간에 형성하는 구체적인 방안을 제시하였다. 특히, 기존에 구동 전원 라인을 형성할 때는 활용하지 않았던 제 2 전극 패턴(240)을 이용하여 구동 전원 라인을 형성하여, 구동 전원 라인의 굵기 및 면적을 감소시킬 수 있다.
본 출원의 일 예는 제 2 방향(D2)을 따라 배치된 각 화소의 제 1 라인 패턴(LP1)과 교차하도록 제 2 방향(D2)을 따라 마련되고 상기 화소 회로에 제 1 스캔 신호(Scan1)를 공급하는 복수의 제 1 스캔 라인 및 제 1 방향(D1)과 교차하는 제 2 방향(D2)을 따라 마련되고 화소 회로에 제 2 스캔 신호(Scan2)를 공급하는 복수의 제 2 스캔 라인을 더 포함한다. 복수의 제 2 스캔 라인 각각은 제 1 방향(D2)으로 배치된 각 화소의 연장 패턴(EXP)과 교차한다.
도 9에서 살펴보면 연장 패턴(EXP)과 제 2 스캔 라인을 형성하는 제 1 전극 패턴(220)이 서로 십(十)자 형상으로 교차하고 있음을 알 수 있다. 이에 따라, 연장 패턴(EXP)은 제 2 스캔 라인이 형성된 영역 위에 형성되어, 화소 회로에서 차지하는 영역을 감소시킬 수 있다.
또한, 연장 패턴(EXP)은 제 2 전극 패턴(240)에서 연장된 부분이므로, 제 1 전극 패턴(220)과는 제 1 층간 절연막(230)에 의해 전기적으로 분리된다. 따라서, 본 출원의 일 예는 전기적으로 절연된 두 층을 서로 교차하도록 형성하여, 화소 구동 전원(ELVDD)을 전달하는 연장 패턴(EXP)과 제 2 스캔 신호(Scan2)를 전달하는 제 1 스캔 라인이 물리적 또는 전기적으로 서로 충돌하는 것을 방지하면서 한정된 영역 내에 배치할 수 있다.
본 출원은 제 1 방향(D1)을 따라 마련되고 화소 회로에 데이터 전압을 공급하는 복수의 데이터 라인 및 제 2 방향(D2)을 따라 배치된 각 화소의 제 2 라인 패턴(LP2)과 교차하도록 제 2 방향(D2)을 따라 마련되고 화소 회로에 발광 제어 신호(EM)를 공급하는 복수의 발광 제어 라인을 더 포함한다. 복수의 데이터 라인 각각은 복수의 발광 제어 라인과 교차한다.
본 출원의 데이터 라인은 소스/드레인 패턴(260)의 일부 영역을 이용하여 형성되고, 발광 제어 라인은 제 1 전극 패턴(220)의 일부 영역을 이용하여 형성된다. 이에 따라, 본 출원의 일 예는 데이터 전압(Vdata)을 공급하는 데이터 라인과 발광 제어 신호(EM)을 공급하는 발광 제어 라인이 물리적 또는 전기적으로 서로 충돌하는 것을 방지하면서 한정된 영역 내에 배치할 수 있다.
도 3을 결부하여 설명한 바와 같이, 본 출원의 일 예에 따른 화소 회로는 구동 트랜지스터(DT)의 게이트 전극에 연결된 제 1 노드(N1), 구동 트랜지스터(DT)와 유기 발광 소자(OLED) 사이의 제 2 노드(N2), 제 1 스캔 신호(Scan1)에 응답하여 제 1 노드(N1)의 전압을 초기화시키는 제 5 트랜지스터(T5), 제 1 스캔 신호(Scan1)에 응답하여 제 2 노드(N2)의 전압을 초기화시키는 제 6 트랜지스터(T6), 제 2 스캔 신호(Scan2)에 응답하여 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압(Vtp)의 합에 해당하는 전압(Vdata+Vtp)을 제 1 노드(N1)에 충전시키는 제 1 트랜지스터(T1), 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 소스 전극에 공급하는 제 2 트랜지스터(T2), 제어 신호(EM)에 응답하여 구동 트랜지스터(DT)에 공급되는 화소 구동 전원(ELVDD)을 제어하는 제 3 트랜지스터(T3), 및 발광 제어 신호(EM)에 응답하여 구동 트랜지스터(DT)로부터 유기 발광 소자(OLED)로 흐르는 전류를 제어하는 제 4 트랜지스터(T4)를 포함한다.
이에 따라, 본 출원의 일 예에 따른 화소 회로는 7개의 트랜지스터와 1개의 커패시터로 하나의 화소가 구성된 7T1C 화소 회로 구조를 구현할 수 있다. 7T1C 화소 회로 구조에서는 화소 내부에서 구동 트랜지스터(DT)의 문턱 전압 보상과 유기 발광 소자(OLED)의 특성 편차에 대한 보상이 모두 완료된다. 이에 따라 본 출원의 일 예에 따른 유기 발광 표시 장치는 화소의 외부에서 구동 트랜지스터(DT)의 문턱 전압 또는 유기 발광 소자(OLED)의 전압 또는 전류를 센싱할 필요가 없다. 이에 따라, 센싱을 위한 배선 및 별도의 외부 보상 회로를 설계할 필요가 없어, 화소 회로의 크기 및 Driver-IC의 크기를 감소시킬 수 있다.
도 11은 본 출원의 일 예에 따른 화소 회로의 A 부분을 상세히 나타낸 평면도이다.
본 출원의 일 예에 따른 제 1 노드(N1)는 구동 트랜지스터(DT)의 게이트 전극과 제 5 트랜지스터(T5)를 전기적으로 연결하는 노드 브리지 패턴(BP)을 포함한다.
노드 브리지 패턴(BP)은 제 1 방향(D1)과 제 2 방향(D2) 사이의 대각선 방향을 따라 경사지도록 제 1 스캔 라인과 중첩된다. 노드 브리지 패턴(BP)은 소스/드레인 패턴(260)을 이용하여 제 1 노드(N1)가 형성되는 영역 상에 형성한다.
노드 브리지 패턴(BP)은 제 1 각도(θ1)만큼 제 1 방향(D1)과 기울어지도록 배치되면서 제 1 스캔 라인과 일부 중첩된다. 제 1 각도(θ1)는 제 1 스캔 라인과의 중첩 면적의 넓이를 고려하여 다양하게 설정될 수 있다. 일반적으로, 제 1 각도(θ1)는 30° 이상 60° 이하이다.
본 출윈의 일 예는 노드 브리지 패턴(BP)을 이용하여 구동 트랜지스터(DT)의 게이트 전극과 제 5 트랜지스터(T5)를 전기적으로 연결하여 제 1 노드(N1)와 제 2 노드(N2)를 동시에 초기화시킬 수 있다. 기존에는 제 2 노드(N2)를 별도의 스캔 신호 및 스캔 라인이 하나 더 필요하였는데 노드 브리지 패턴(BP)을 이용하여 스캔 신호 및 스캔 라인의 개수를 하나 감소시킬 수 있다. 이에 따라, 화소 회로의 크기 및 Driver-IC의 크기를 감소시킬 수 있다.
보다 구체적으로, 본 출원의 노드 브리지 패턴(BP)의 일 측은 제 1 노드 컨택홀(NH1)을 통해 제 5 트랜지스터(T5)에 전기적으로 연결되고, 노드 브리지 패턴(BP)의 타 측은 제 2 노드 컨택홀(NH2)을 통해 구동 트랜지스터(DT)의 게이트 전극에 전기적으로 연결된다.
제 5 트랜지스터(T5)는 제 1 노드(N1)와 연결되어 있으므로, 제 1 노드(N1)에 초기화 전압(Vinit)을 저장할 수 있다. 또한 제 1 노드(N1)의 전압은 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압(Vtp)의 합인 Vdata+Vtp까지 상승할 수도 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극이 제 1 노드(N1)와 연결되어 있다. 따라서, 본 출원의 노드 브리지 패턴(BP)은 구동 트랜지스터(DT)의 구동을 위한 전압을 설정하는 역할을 수행하게 된다.
본 출원의 제 2 트랜지스터(T2)는 데이터 라인 컨택홀(DLH)을 통해 데이터 라인과 전기적으로 연결되고, 연장 패턴(EXP)은 제 1 노드 컨택홀(NH1)과 데이터 라인 컨택홀(DLH) 사이에 마련된다. 연장 패턴(EXP)은 제 1 노드 컨택홀(NH1) 및 데이터 라인 컨택홀(DLH)과 중첩되지 않는다. 또한, 연장 패턴(EXP)은 제 1 노드 컨택홀(NH1) 및 데이터 라인 컨택홀(DLH)과 전기적으로 연결되지 않고, 분리되도록 배치된다.
본 출원의 제 2 트랜지스터(T2)는 구동 트랜지스터(DT)에 데이터 전압을 공급한다. 반면, 연장 패턴(EXP)은 제 1 라인 패턴(LP1)과 연결되어 화소 구동 전원(ELVDD)을 공급받는다. 이에 따라, 본 출원의 일 예는 연장 패턴(EXP)이 제 1 노드 컨택홀(NH1) 또는 제 2 트랜지스터(T2)와 연결된 데이터 라인 컨택홀(DLH)과 접촉하지 않도록 하여, 신호 간 충돌을 방지할 수 있다. 또한, 본 출원의 일 예는 화소 구동 전원(ELVDD)을 전달하는 연장 패턴(EXP)을 제 1 노드 컨택홀(NH1)과 데이터 라인 컨택홀(DLH) 사이에 마련하여 구동 전원 라인이 화소 내에서 차지하는 면적 비율을 감소시킬 수 있다.
본 출원의 일 예는 제 2 방향(D2)을 기준으로 제 1 전원 라인 컨택홀(PLH1)과 제 1 노드 컨택홀(NH1) 및 데이터 라인 컨택홀(DLH) 각각의 폭이 제 1 마진(M1) 이하이다. 제 1 마진(M1)은 화소 제조 공정의 정밀도에 따라 설정될 수 있다. 제 1 마진(M1)은 1㎛ 이상 2㎛ 이하의 값을 갖는다. 제 1 마진(M1)을 작게 할수록, 컨택홀을 작게 마련할 수 있고, 라인의 폭 또한 감소시킬 수 있어, 화소 전체 크기를 감소시킬 수 있다.
본 출원의 일 예는 제 2 방향(D2)을 기준으로 제 1 노드 컨택홀(NH1)과 연장 패턴(EXP) 사이의 간격 및 데이터 라인 컨택홀(DLH)과 연장 패턴(EXP) 사이의 간격이 제 2 마진 이하(M2) 이하이다. 제 2 마진(M2)은 화소 제조 공정의 정밀도에 따라 설정될 수 있다. 제 2 마진(M2)은 0.125㎛ 이상 0.5㎛ 이하의 값을 갖는다. 제 2 마진(M1)을 작게 할수록, 컨택홀과 라인 또는 패턴을 구분하는 영역을 작게 마련할 수 있고, 라인의 폭 또한 감소시킬 수 있어, 화소 전체 크기를 감소시킬 수 있다.
도 12는 본 출원의 다른 예에 따른 유기 발광 표시 장치의 화소의 액티브층(210), 제 1 전극 패턴(220), 및 제 2 전극 패턴(240)을 나타낸 평면도이다. 도 13은 본 출원의 다른 예에 따른 유기 발광 표시 장치의 화소의 평면도이다.
본 출원의 다른 예에 따른 제 2 전극 패턴(240)은 제 1 전극 패턴(220) 및 노드 브리지 패턴(BP)과 중첩된 연장 쉴드부(EXS)를 더 포함한다.
연장 쉴드부(EXS)는 연장 패턴(EXP)에서 제 2 방향(D2)의 반대 방향으로 분기되어 형성될 수 있다. 연장 쉴드부(EXS)는 제 1 전극 패턴(220) 중 제 2 스캔 라인을 형성하는 제 1 전극 패턴(220)과 중첩된다. 또한, 연장 쉴드부(EXS)는 노드 브리지 패턴(BP)과 중앙부에서 교차하면서 중첩된다.
제 2 스캔 라인을 형성하는 제 1 전극 패턴(220)과 소스/드레인 패턴(260) 중 노드 브리지 패턴(BP)은 다른 층에 형성되어 있지만, 중첩된 영역에 형성되어 기생 커패시턴스가 발생할 수 있다. 제 2 스캔 라인과 노드 브리지 패턴(BP) 간 기생 커패시턴스가 발생하는 경우, 화소의 개구율이 감소하고 구동 성능이 저하되는 문제가 발생한다.
본 출원의 다른 예는 연장 쉴드부(EXS)를 이용하여 제 2 스캔 라인과 노드 브리지 패턴(BP) 사이까지 제 2 전극 패턴(240)이 형성되도록 한다. 이에 따라, 본 출원의 다른 예는 제 2 스캔 라인과 노드 브리지 패턴(BP) 간 기생 커패시턴스가 발생하지 않도록 하여, 화소의 개구율을 증가시키고 구동 성능을 향상시킬 수 있다.
본 출원의 예들에 따른 유기 발광 표시 장치는 구동 전원 라인을 단일하게 형성하지 않고 소스/드레인 패턴으로 이루어진 2개의 라인 패턴 사이를 스토리지 커패시터의 상부 금속층을 형성하는 탑 메탈의 연장 패턴을 이용하여 점핑 구조로 연결시켜 구동 전원 라인의 중앙부에서의 설계를 용이하게 하고, 화소의 크기 및 화소들 간의 간격이 감소하더라도 구동 전원 라인이 데이터 라인과 중첩되는 문제를 방지할 수 있다.
100: 제어부 110: 데이터 구동회로부
120: 스캔 구동회로부 200: 기판
210: 액티브층 220: 제 1 전극 패턴
230: 제 1 층간 절연막 240: 제 2 전극 패턴
250: 제 2 층간 절연막 260: 소스/드레인 패턴
DA: 표시 영역 NDA: 비표시 영역
D1, D2: 제 1 및 제 2 방향 DT: 구동 트랜지스터
Cst: 스토리지 커패시터 T1~T6: 제 1 내지 제 6 트랜지스터
OLED: 유기 발광 소자 N1, N2: 제 1 및 제 2 노드
EXP: 연장 패턴 DLH: 데이터 라인 컨택홀
PLH1, PLH2: 제 1 및 제 2 전원 라인 컨택홀
NH1, NH2: 제 1 및 제 2 노드 컨택홀
EH1, EH2: 제 1 및 제 2 발광 제어 컨택홀
IH: 초기화 컨택홀 LP1, LP2: 제 1 및 제 2 라인 패턴
BP: 노드 브릿지 패턴 EXS: 연장 쉴드부

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 유기 발광 소자, 및 상기 유기 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터와 스토리지 커패시터를 포함하는 화소 회로를 갖는 복수의 화소; 및
    제 1 방향을 따라 마련되고 상기 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 포함하며,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 전극 패턴과 상기 구동 전원 라인에 연결된 제 2 전극 패턴 간의 중첩 영역에 마련되고,
    상기 제1 방향과 교차하는 제 2 방향을 따라 배치된 각 화소의 제 1 라인 패턴과 교차하도록 상기 제 2 방향을 따라 마련되고 상기 화소 회로에 제 1 스캔 신호를 공급하는 복수의 제 1 스캔 라인; 및
    상기 제 2 방향을 따라 마련되고 상기 화소 회로에 제 2 스캔 신호를 공급하는 복수의 제 2 스캔 라인을 더 포함하고,
    상기 복수의 구동 전원 라인 각각은 상기 제 1 방향을 따라 일정한 간격으로 마련된 제 1 라인 패턴 및 제 2 라인 패턴을 포함하며,
    상기 제 1 및 제 2 라인 패턴은 상기 제 2 전극 패턴을 통해 전기적으로 서로 연결되며,
    상기 복수의 제 2 스캔 라인 각각은 상기 제 1 방향으로 배치된 각 화소의 연장 패턴과 교차하는, 유기 발광 표시 장치.
  8. 유기 발광 소자, 및 상기 유기 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터와 스토리지 커패시터를 포함하는 화소 회로를 갖는 복수의 화소; 및
    제 1 방향을 따라 마련되고 상기 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 포함하며,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 전극 패턴과 상기 구동 전원 라인에 연결된 제 2 전극 패턴 간의 중첩 영역에 마련되고,
    상기 복수의 화소 각각은,
    상기 제 1 방향을 따라 마련되고 상기 화소 회로에 데이터 전압을 공급하는 복수의 데이터 라인; 및
    상기 제1 방향과 교차하는 제 2 방향을 따라 배치된 각 화소의 제 2 라인 패턴과 교차하도록 상기 제 2 방향을 따라 마련되고 상기 화소 회로에 발광 제어 신호를 공급하는 복수의 발광 제어 라인을 포함하고,
    상기 복수의 구동 전원 라인 각각은 상기 제 1 방향을 따라 일정한 간격으로 마련된 제 1 라인 패턴 및 제 2 라인 패턴을 포함하며,
    상기 제 1 및 제 2 라인 패턴은 상기 제 2 전극 패턴을 통해 전기적으로 서로 연결되며,
    상기 복수의 데이터 라인 각각은 상기 복수의 발광 제어 라인과 교차하는, 유기 발광 표시 장치.
  9. 유기 발광 소자, 및 상기 유기 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터와 스토리지 커패시터를 포함하는 화소 회로를 갖는 복수의 화소; 및
    제 1 방향을 따라 마련되고 상기 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 포함하며,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 전극 패턴과 상기 구동 전원 라인에 연결된 제 2 전극 패턴 간의 중첩 영역에 마련되고,
    상기 복수의 구동 전원 라인 각각은 상기 제 1 방향을 따라 일정한 간격으로 마련된 제 1 라인 패턴 및 제 2 라인 패턴을 포함하며,
    상기 제 1 및 제 2 라인 패턴은 상기 제 2 전극 패턴을 통해 전기적으로 서로 연결되며,
    상기 화소 회로는,
    상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 노드;
    상기 구동 트랜지스터와 상기 유기 발광 소자 사이의 제 2 노드;
    제 1 스캔 신호에 응답하여 상기 제 1 노드의 전압을 초기화시키는 제 5 트랜지스터;
    상기 제 1 스캔 신호에 응답하여 상기 제 2 노드의 전압을 초기화시키는 제 6 트랜지스터;
    제 2 스캔 신호에 응답하여 데이터 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 해당하는 전압을 상기 제 1 노드에 충전시키는 제 1 트랜지스터;
    데이터 전압을 상기 구동 트랜지스터의 소스 전극에 공급하는 제 2 트랜지스터;
    발광 제어 신호에 응답하여 상기 구동 트랜지스터에 공급되는 상기 화소 구동 전원을 제어하는 제 3 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터로부터 상기 유기 발광 소자로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하고,
    상기 제 1 노드는 상기 구동 트랜지스터의 게이트 전극과 상기 제 5 트랜지스터를 전기적으로 연결하는 노드 브리지 패턴을 포함하고,
    상기 노드 브리지 패턴은 상기 제 1 방향과 상기 제1 방향과 교차하는 제 2 방향 사이의 대각선 방향을 따라 경사지도록 상기 제 1 스캔 라인과 중첩되는, 유기 발광 표시 장치.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 노드 브리지 패턴의 일 측은 제 1 노드 컨택홀을 통해 상기 제 5 트랜지스터에 전기적으로 연결되고,
    상기 노드 브리지 패턴의 타 측은 제 2 노드 컨택홀을 통해 상기 구동 트랜지스터의 게이트 전극에 전기적으로 연결된, 유기 발광 표시 장치.
  12. 유기 발광 소자, 및 상기 유기 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터와 스토리지 커패시터를 포함하는 화소 회로를 갖는 복수의 화소; 및
    제 1 방향을 따라 마련되고 상기 복수의 화소들에 화소 구동 전원을 공급하는 복수의 구동 전원 라인을 포함하며,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 전극 패턴과 상기 구동 전원 라인에 연결된 제 2 전극 패턴 간의 중첩 영역에 마련되고,
    상기 복수의 구동 전원 라인 각각은 상기 제 1 방향을 따라 일정한 간격으로 마련된 제 1 라인 패턴 및 제 2 라인 패턴을 포함하며,
    상기 제 1 및 제 2 라인 패턴은 상기 제 2 전극 패턴을 통해 전기적으로 서로 연결되며,
    상기 화소 회로는,
    상기 구동 트랜지스터의 게이트 전극에 연결된 제 1 노드;
    상기 구동 트랜지스터와 상기 유기 발광 소자 사이의 제 2 노드;
    제 1 스캔 신호에 응답하여 상기 제 1 노드의 전압을 초기화시키는 제 5 트랜지스터;
    상기 제 1 스캔 신호에 응답하여 상기 제 2 노드의 전압을 초기화시키는 제 6 트랜지스터;
    제 2 스캔 신호에 응답하여 데이터 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 해당하는 전압을 상기 제 1 노드에 충전시키는 제 1 트랜지스터;
    상기 데이터 전압을 상기 구동 트랜지스터의 소스 전극에 공급하는 제 2 트랜지스터;
    발광 제어 신호에 응답하여 상기 구동 트랜지스터에 공급되는 상기 화소 구동 전원을 제어하는 제 3 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터로부터 상기 유기 발광 소자로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하고,
    상기 제 2 트랜지스터는 데이터 라인 컨택홀을 통해 상기 데이터 라인과 전기적으로 연결되고,
    연장 패턴은 상기 제 1 노드 컨택홀과 상기 데이터 라인 컨택홀 사이에 마련된, 유기 발광 표시 장치.
  13. 제 12 항에 있어서,
    상기 제1 방향과 교차하는 제 2 방향을 기준으로 제 1 전원 라인 컨택홀과 상기 제 1 노드 컨택홀 및 상기 데이터 라인 컨택홀 각각의 폭은 제 1 마진 이하인, 유기 발광 표시 장치.
  14. 제 12 항에 있어서,
    상기 제1 방향과 교차하는 제 2 방향을 기준으로 상기 제 1 노드 컨택홀과 상기 연장 패턴 사이의 간격 및 상기 데이터 라인 컨택홀과 상기 연장 패턴 사이의 간격은 제 2 마진 이하인, 유기 발광 표시 장치.
  15. 제 12 항에 있어서,
    상기 제 2 전극 패턴은 상기 제 1 전극 패턴 및 노드 브리지 패턴과 중첩된 연장 쉴드부를 더 포함하는, 유기 발광 표시 장치.
KR1020170067791A 2017-05-31 2017-05-31 유기 발광 표시 장치 KR102345787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170067791A KR102345787B1 (ko) 2017-05-31 2017-05-31 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170067791A KR102345787B1 (ko) 2017-05-31 2017-05-31 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20180131149A KR20180131149A (ko) 2018-12-10
KR102345787B1 true KR102345787B1 (ko) 2021-12-30

Family

ID=64670473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067791A KR102345787B1 (ko) 2017-05-31 2017-05-31 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102345787B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383580B (zh) * 2018-12-29 2021-06-08 上海和辉光电股份有限公司 一种像素补偿电路版图结构及虚拟现实显示装置
CN113853643B (zh) * 2019-11-29 2023-12-26 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114556579A (zh) * 2020-09-10 2022-05-27 京东方科技集团股份有限公司 显示基板和显示面板
CN113013218B (zh) * 2021-03-09 2024-05-24 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
CN117392952A (zh) * 2022-07-12 2024-01-12 北京京东方技术开发有限公司 显示基板以及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188146B1 (ko) * 2013-12-13 2020-12-08 삼성디스플레이 주식회사 유기전계발광 표시장치

Also Published As

Publication number Publication date
KR20180131149A (ko) 2018-12-10

Similar Documents

Publication Publication Date Title
KR102345787B1 (ko) 유기 발광 표시 장치
CN108122500B (zh) 晶体管基板、有机发光显示面板及有机发光显示装置
US20240096277A1 (en) Display Device
KR102482758B1 (ko) 표시 장치
EP3331019B1 (en) Display device
US11217185B2 (en) Display device and fabricating method thereof
US9337247B2 (en) Organic light-emitting diode display with bottom shields
US9331101B2 (en) Organic light emitting display panel
KR20180070334A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US11347360B2 (en) Touch display substrate and method for driving the same, display device
US11569334B2 (en) Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same
KR20170136072A (ko) 터치 스크린
WO2020004663A1 (ja) 表示装置
CN109524447B (zh) 有机发光显示面板和显示装置
US20220320243A1 (en) Display substrate, display panel and display device
KR101972574B1 (ko) 유기 발광 표시 장치
US11335242B2 (en) Display substrate and display device
CN115084165A (zh) 阵列基板、显示面板和显示装置
CN114743989A (zh) 阵列基板及显示面板
KR20190071159A (ko) 유기 발광 표시 장치
KR102520698B1 (ko) Oled 표시패널
KR20220092098A (ko) 표시장치
KR20210113531A (ko) 표시 장치
US20240122007A1 (en) Display apparatus
WO2023040356A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant