KR102337084B1 - 멤스 미러 및 그의 제조 방법 - Google Patents

멤스 미러 및 그의 제조 방법 Download PDF

Info

Publication number
KR102337084B1
KR102337084B1 KR1020210054438A KR20210054438A KR102337084B1 KR 102337084 B1 KR102337084 B1 KR 102337084B1 KR 1020210054438 A KR1020210054438 A KR 1020210054438A KR 20210054438 A KR20210054438 A KR 20210054438A KR 102337084 B1 KR102337084 B1 KR 102337084B1
Authority
KR
South Korea
Prior art keywords
layer
nitride
silicon substrate
comb
comb electrode
Prior art date
Application number
KR1020210054438A
Other languages
English (en)
Inventor
김세민
김환선
Original Assignee
주식회사 멤스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 멤스 filed Critical 주식회사 멤스
Priority to KR1020210054438A priority Critical patent/KR102337084B1/ko
Priority to KR1020210170820A priority patent/KR20220147489A/ko
Application granted granted Critical
Publication of KR102337084B1 publication Critical patent/KR102337084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10—Scanning systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/033—Comb drives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

본 발명은 멤스 미러(MEMS mirror) 및 그의 제조 방법을 제공한다. 본 발명에 따른 멤스 미러는 미러와, 미러를 요동시키는 정전 구동기를 포함하다. 정전 구동기는 하부의 중심에 홈이 형성된 실리콘 기판을 구비한다. 질화물계 버퍼층이 실리콘 기판의 홈을 덮도록 실리콘 기판의 상부면에 형성된다. 제1 콤 전극층은 질화물계 버퍼층 위에 제1 질화물계 반도체 소재로 형성되며, 적어도 일측의 외측면을 따라서 배열된 복수의 제1 콤 전극을 구비한다. 제2 콤 전극층은 제2 질화물계 반도체 소재로 형성되며, 제1 콤 전극층의 상부에 적층되며, 복수의 제1 콤 전극의 상부에 교번되게 형성되는 복수의 제2 콤 전극을 구비한다. 그리고 홈 위의 실리콘 기판 부분은 질화물계 버퍼층, 제1 콤 전극층 및 제2 콤 전극층과 함께 패터닝되어 제1 콤 전극층 아래에 보강층을 형성한다.

Description

멤스 미러 및 그의 제조 방법{MEMS mirror and manufacturing method thereof}
본 발명은 멤스 미러(MEMS mirror) 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 멤스(MEMS; Micro Electro Mechanical Systems) 공정을 통해 제조되는 멤스 미러 및 그의 제조 방법에 관한 것이다.
최근, 디스플레이, 프린팅 장치, 정밀 측정, 정밀 가공 등 다양한 기술 분야에서 반도체 공정기술에 의해 제조되는 멤스(MEMS; Micro Electro Mechanical Systems) 디바이스에 대한 연구가 활발히 진행되고 있다. 특히 광원으로부터 입사된 광을 소정의 화면영역에 대해 주사하여 영상을 구현하는 디스플레이 분야 또는 소정의 화면영역에 대해 광을 주사하고 반사된 광을 수광하여 화상 정보를 읽어들이는 스캐닝 분야에서는 미소 구조의 멤스 미러(MEMS mirror)가 주목받고 있다. 멤스 미러는 광 스캐너(optical scanner)로 불리기도 한다.
이러한 멤스 미러는 일반적으로 멤스 공정 기술을 이용하여 광을 반사시키는 미러와, 미러를 지지하는 지지축 및 미러를 요동시키기 위한 정전 구동기를 단일의 칩 형태로 구성한 것을 지칭한다.
정전 구동기는 운동체인 스테이지 또는 이동구조물의 평면에 대해 나란한 방향으로 구동 전극이 형성되고, 구동 전극에 대응하는 고정 전극이 위치 고정된 상태에서 구동 전극과 교번적으로 배치되고, 구동 전극과 같이 스테이지의 평면 방향에 나란하게 형성되는 구조를 가진다.
정전 구동기는 정전기력에 의해 회전운동을 하기 위해서는 구동 전극과 고정 전극 사이에 높이 또는 기울기 차이를 갖는다. 이로 인해 정전 구동기는 구동 전극과 고정 전극의 높이를 같게 제작한 후 높이 또는 기울기 차이를 발생시키기 위한 추가 공정이 필요하다.
등록특허공보 제10-1090961호에 개시된 멤스 미러(광 스캐너)에 따르면, 필러를 포함하는 덮개부로 아래에 위치하는 장치부를 위에서 눌러 장치부에 포함된 구동 전극을 고정 전극에 대해서 소정 각도로 기울어지게 하는 구성을 개시하고 있다. 여기서 장치부는 미러, 레버가 연결된 지지축 및 정전 구동기를 포함한다. 덮개부는 장치부에 결합할 때 필러가 레버를 위에서 누름으로써, 레버와 연결되어 있는 지지축이 소정 각도 회전하게 된다. 이로 인해 정전 구동기의 구동 전극이 고정 전극에 대해 소정 각도로 기울어지게 된다.
이와 같은 멤스 미러는 정전 구동기를 포함하는 장치부의 상부에 덮개부가 결합된 구조를 갖기 때문에, 제조 공정이 복잡하며 정교한 정렬을 해야 하는 어려움으로 인해 자동화 및 대량생산에 적합하지 못하다.
또는 등록특허 제10-2032287호, 등록특허 제10-21083434호에 개시된 바와 같이, 멤스 스캐너는 쉬프트부(리프트부)가 장치부의 하부에서 위로 올려주는 쉬프트 방식으로 구동 전극과 고정 전극이 서로 어긋나게 구성하여 정전 구동력을 발생시킬 수 있다.
전술된 바와 같은 누르는 방식과 쉬프트 방식 모두 구동 전극 또는 고정 전극에 물리적인 힘을 작용하기 때문에, 물리적인 힘이 작용하는 정전 구동기 부분에 물리적인 스트레스가 작용하여 크랙이 발생하거나 파손되는 문제가 발생할 수 있다.
그리고 물리적인 힘으로 구동 전극과 고정 전극을 어긋나게 하는 과정에서, 구동 전극과 고정 전극 간의 정렬이 틀어지는 문제가 발생할 수 있다.
따라서 본 발명의 목적은 물리적인 힘의 사용 없이 구동 전극과 고정 전극을 서로 어긋나게 형성하는 멤스 미러 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 콤 전극층을 보강할 수 있는 멤스 미러 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 미러를 지지하면서 요동시키는 지지축을 보강하는 멤스 미러 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 하부면과, 상기 하부면에 반대되는 상부면을 가지며, 상기 하부면에서 상기 상부면을 향하여 안쪽으로 홈이 형성된 실리콘 기판; 상기 실리콘 기판의 홈을 덮도록 상기 실리콘 기판의 상부면에 형성된 질화물계 버퍼층; 상기 질화물계 버퍼층 위에 제1 질화물계 반도체 소재로 형성되며, 적어도 일측의 외측면을 따라서 배열된 복수의 제1 콤 전극을 구비하는 제1 콤 전극층; 및 제2 질화물계 반도체 소재로 형성되며, 상기 제1 콤 전극층의 상부에 적층되며, 상기 복수의 제1 콤 전극의 상부에 교번되게 형성되는 복수의 제2 콤 전극을 구비하는 제2 콤 전극층;을 포함하는 멤스 미러용 정전 구동기를 제공한다.
상기 홈 위의 실리콘 기판 부분은 상기 질화물계 버퍼층, 상기 제1 콤 전극층 및 상기 제2 콤 전극층과 함께 패터닝되어 상기 제1 콤 전극층 아래에 보강층을 형성한다.
상기 홈 내에 상기 복수의 제1 콤 전극과 상기 복수의 제2 콤 전극이 노출된다.
상기 제1 콤 전극층은, 상기 복수의 제1 콤 전극과 교번되게 형성되며, 상부에 상기 제2 콤 전극이 위치하는 더미 콤 전극;을 더 포함한다.
본 발명에 따른 멤스 미러용 정전 구동기는, 질화물계 절연 소재로 형성되며, 상기 제1 콤 전극층과 상기 제2 콤 전극층 사이에 개재되고, 상기 더미 콤 전극과 상기 제2 콤 전극 사이에 개재되는 스페이서를 구비하는 질화물계 절연층;을 더 포함한다.
상기 복수의 제1 콤 전극과 상기 복수의 제2 콤 전극은 적층된 더미 콤 전극/스페이서/제2 콤 전극과 상기 제1 콤 전극이 교번되게 배열된다.
상기 스페이서를 매개로 상기 제2 콤 전극 아래에 형성된 상기 제1 콤 전극은 더미 콤 전극으로 상기 제2 콤 전극과 이웃하게 위치하는 다른 상기 제1 콤 전극과는 분리되어 있다.
상기 제1 및 제2 콤 전극층은 각각, 상기 실리콘 기판에 의해 지지되며, 상기 복수의 제1 및 제2 콤 전극이 각각 연결되는 제1 및 제2 콤 전극판;을 더 포함할 수 있다.
상기 제1 콤 전극층은, 상기 제1 콤 전극판; 상부에 미러가 형성되는 미러 설치판; 상기 미러 설치판에 대해서 양쪽으로 돌출되어 상기 제1 콤 전극판에 연결되는 한 쌍의 지지축; 및 상기 지지축을 중심으로 양쪽에 배열되며, 상기 미러 설치판에 연결되는 상기 복수의 제1 콤 전극;을 포함할 수 있다.
상기 복수의 제1 콤 전극은 상기 지지축을 중심으로 양쪽으로 연결되어 배열될 수 있다.
상기 보강층은, 상기 제1 콤 전극 하부에 형성된 제1 보강층; 상기 더미 콤 전극 하부에 형성된 제2 보강층; 상기 미러 설치판 하부에 형성된 제3 보강층; 및 상기 지지축 하부에 형성된 제4 보강층;을 포함할 수 있다.
상기 질화물계 버퍼층은 절연성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 질화물계 반도체 소재는 반도체성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함할 수 있다.
상기 질화물계 절연층은 절연성을 갖는 GaN, AlGaN 및 InGaN 중에 적어도 하나를 포함할 수 있다.
상기 실리콘 기판은, 하부 실리콘 기판; 상기 하부 실리콘 기판 위에 형성되는 식각 저지층; 및 상기 식각 저지층 위에 형성되는 상부 실리콘 기판;을 포함할 수 있다.
상기 상부 실리콘 기판 아래의 상기 식각 저지층과 상기 하부 실리콘 기판의 중심 부분을 관통하여 상기 홈이 형성될 수 있다.
상기 홈 위의 상기 상부 실리콘 기판 부분이 패터닝되어 상기 보강층으로 형성될 수 있다.
본 발명은 또한, 광을 반사시키는 미러; 및 상기 미러를 요동시키는 상기 정전 구동기;를 포함하는 멤스 미러를 제공한다.
그리고 본 발명은, 실리콘 기판 위에 질화물계 버퍼층을 형성하는 단계; 상기 질화물계 버퍼층 위에 제1 질화물계 반도체층을 형성하는 단계; 상기 제1 질화물계 반도체층 위에 질화물계 절연층을 형성하는 단계; 상기 질화물계 절연층 위에 제2 질화물계 반도체층을 형성하는 단계; 상기 제2 질화물계 반도체층을 패터닝하여 복수의 제2 콤 전극을 구비하는 제2 콤 전극층을 형성하는 단계; 상기 제2 콤 전극층 아래의 상기 질화물계 절연층을 상기 제2 콤 전극층에 대응되게 패터닝하는 단계; 상기 제2 콤 전극층 아래의 상기 제1 질화물계 반도체층을 패터닝하여 미러 설치판과, 상기 미러 설치판에 연결되되 상기 복수의 제2 콤 전극에 교번되는 복수의 제1 콤 전극을 구비하는 제1 콤 전극층을 형성하는 단계; 상기 제1 콤 전극층 아래의 상기 실리콘 기판의 상부면에서 일정 깊이로 패터닝하여 상기 제1 콤 전극층 아래에 상기 실리콘 기판 소재의 보강층을 형성하는 단계; 상기 미러 설치판에 미러를 증착하는 단계; 및 상기 실리콘 기판의 하부로 상기 미러, 상기 복수의 제1 콤 전극 및 상기 복수의 제2 콤 전극이 위치하는 상기 보강층이 노출되게 상기 실리콘 기판의 하부에 홈을 형성하는 단계;를 포함하는 멤스 미러의 제조 방법을 제공한다.
상기 보강층을 형성하는 단계에서, 상기 제1 콤 전극층을 패터닝하는 마스크 패턴을 이용하여 상기 실리콘 기판의 상부면에서 일정 깊이로 패터닝하여 상기 보강층을 형성할 수 있다.
상기 실리콘 기판은, 하부 실리콘 기판; 상기 하부 실리콘 기판 위에 형성되는 식각 저지층; 및 상기 식각 저지층 위에 형성되는 상부 실리콘 기판;을 포함할 수 있다.
상기 보강층을 형성하는 단계에서, 상기 식각 저지층 위의 상기 상부 실리콘 기판을 패터닝하여 상기 보강층을 형성할 수 있다.
그리고 상기 홈을 형성하는 단계에서, 상기 상부 실리콘 기판 아래의 상기 식각 저지층과 상기 하부 실리콘 기판의 중심 부분을 관통하게 상기 홈을 형성할 수 있다.
본 발명에 따르면, 실리콘 기판 위에 MEMS 공정을 통하여 질화물 소재의 구동 전극층과 고정 전극층을 적층하여 형성한 후, 구동 전극층과 고정 전극층의 패터닝을 통하여 상하로 구동 전극과 고정 전극을 교번되게 형성함으로써, 멤스 미러의 제조 공정 중 구동 전극과 고정 전극을 서로 어긋나게 형성하기 위해 물리적인 힘을 작용하는 것을 배제할 수 있다. 이로 인해 본 발명에 따른 멤스 미러는 물리적인 힘에 의한 물리적인 스트레스가 작용하여 크랙이 발생하거나 파손되는 문제를 차단할 수 있다.
본 발명에 따른 멤스 미러는 물리적인 힘의 작용 없이 패터닝 공정을 통하여 구동 전극과 고정 전극을 교번되게 형성하기 때문에, 구동 전극과 고정 전극 간의 정렬 불량이 발생하는 것을 최소화할 수 있다. 이로 인해 본 발명에 따른 멤스 미러의 제조 방법에 따르면, 수율을 향상시킬 수 있다.
본 발명에 따른 멤스 미러는 구동 전극 또는 고정 전극을 가압하는 가압 부재가 필요하지 않기 때문에, 멤스 미러의 구조를 간소화하면서 컴팩트하게 제조할 수 있다.
그리고 본 발명에 따른 멤스 미러는 미러를 지지하면서 요동시키는 지지축 아래에 실리콘 기판 소재의 보강층이 함께 형성되어 지지축을 보강함으로써, 얇게 형성되는 지지축에 안정성을 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 멤스 미러의 평면도이다.
도 2는 도 1의 2-2 선 단면도이다.
도 3은 도 1의 A 부분을 확대하여 보여주는 사시도이다.
도 4 내지 도 10은 본 발명의 제1 실시예에 따른 멤스 미러의 제조 방법에 따른 각 단계를 보여주는 단면도들이다.
도 11은 본 발명의 제2 실시예에 따른 멤스 미러의 단면도이다.
도 12 내지 도 14는 본 발명의 제2 실시예에 따른 멤스 미러의 제조 방법에 따른 각 단계를 보여주는 단면도들이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 벗어나지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에 따른 멤스 미러의 평면도이다. 도 2는 도 1의 2-2 선 단면도이다. 그리고 도 3은 도 1의 A 부분을 확대하여 보여주는 사시도이다.
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 멤스 미러(100)는 멤스(MEMS) 공정을 통해 제조되는 광 스캐너(optical scanner)로서, 광을 반사시키는 미러(10)와, 미러(10)를 요동시키는 정전 구동기(20)를 포함한다.
제1 실시예에 따른 정전 구동기(20)는 실리콘 기판(30), 질화물계 버퍼층(40), 제1 콤 전극층(50) 및 제2 콤 전극층(70)을 포함한다. 실리콘 기판(30)은 하부면과, 하부면에 반대되는 상부면을 가지며, 하부면에서 상부면을 향하여 안쪽으로 홈(31)이 형성되어 있다. 질화물계 버퍼층(40)은 실리콘 기판(30)의 홈(31)을 덮도록 실리콘 기판(30)의 상부면에 형성된다. 제1 콤 전극층(50)은 질화물계 버퍼층(40) 위에 제1 질화물계 반도체 소재로 형성되며, 적어도 일측의 외측면을 따라서 배열된 복수의 제1 콤 전극(53)을 구비한다. 제2 콤 전극층(70)은 제2 질화물계 반도체 소재로 형성되며, 제1 콤 전극층(50)의 상부에 적층되며, 복수의 제1 콤 전극(53)의 상부에 교번되게 형성되는 복수의 제2 콤 전극(73)을 구비한다. 그리고 홈(31) 위의 실리콘 기판(30) 부분은 질화물계 버퍼층(40), 제1 콤 전극층(50) 및 제2 콤 전극층(70)과 함께 패터닝되어 제1 콤 전극층(50) 아래에 보강층(38)을 형성한다. 여기서 제1 및 제2 콤 전극(53,73)은 하나가 고정 전극이고 다른 하나가 구동 전극이다. 미러(10)는 구동 전극에 연결된다.
제1 실시예에 따른 정전 구동기(20)는 질화물계 절연층(60), 제1 전극 패드(59) 및 제2 전극 패드(79)를 더 포함할 수 있다.
상부면에 질화물계 버퍼층(40)이 형성된 실리콘 기판(30)은 제1 및 제2 콤 전극층(50,70)을 지지하며, 제1 및 제2 콤 전극층(50,70)을 형성할 수 있는 베이스 기판이다.
실리콘 기판(30)은 미러(10), 제1 콤 전극층(50) 및 제2 콤 전극층(70)을 지지하며, 멤스 미러(100)를 제조하는 공정과 제조 완료 후 멤스 미러(100)의 핸들링 및 이송을 쉽게 할 수 있도록 하는 베이스 기판이다. 실리콘 기판(10)은 멤스 공정을 통해 가공이 쉬운 실리콘을 기반으로 하는 기판이다.
이러한 실리콘 기판(30)은 하부의 중심에 홈(31)이 형성되어 있다. 홈(31)으로 미러(10), 복수의 제1 콤 전극(53) 및 복수의 제2 콤 전극(73)이 노출된다. 홈(31)을 통하여 미러(10)와, 미러(10)에 연결된 구동 전극이 요동하게 된다.
질화물계 버퍼층(40)은 실리콘 기판(30) 위에 형성되어 실리콘 기판(30)의 홈(31)을 덮는다. 질화물계 버퍼층(40)은 상부에 형성되는 제1 콤 전극층(50)에 도핑되는 물질이 실리콘 기판(30)으로 확산되는 것을 방지한다. 이러한 질화물계 버퍼층(40)은 실리콘 기판(30) 위에 형성되는 제1 버퍼층(41)과, 제1 버퍼층(41)과 연결되어 홈(31)에 노출되는 제2 버퍼층(43)과 제3 버퍼층(45)을 포함한다. 제2 및 제3 버퍼층(43,45)는 제1 및 제2 콤 전극(53,73)과 함께 패터닝되어 분할된다. 분할된 제2 버퍼층(43)는 복수의 제1 콤 전극(53)의 하부에 위치한다. 제3 버퍼층(45)은 미러 설치판(57)의 하부에 위치한다.
이러한 질화물계 버퍼층(40)은 절연성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함한다. 예컨대 질화물계 버퍼층(40)은 도핑되지 않은 GaN(u-GaN), AlN, AlGaN, InGaN 및 InN 중에 적어도 하나로 형성될 수 있다.
질화물계 버퍼층(40)은 MOCVD(유기금속 기상증착법), MBE(분자빔성장법), HVPE(하이브리드 기상증착법) 등으로 성장하여 형성할 수 있다. 예컨대 질화물계 버퍼층(40)은 400 내지 1200℃에서 500 내지 3000nm 두께로 성장하여 형성할 수 있다.
질화물계 버퍼층(40)으로 u-GaN이 형성된 실리콘 기판(30)은 GaN-On-Si 기판으로 명명할 수 있다.
제1 콤 전극층(50)은 질화물계 버퍼층(40) 위에 형성된 제1 질화물계 반도체층을 패터닝하여 형성한다. 제1 질화물계 반도체층은 제1 질화물계 반도체 소재로 형성된다.
제2 콤 전극층(70)은 제1 콤 전극층(50) 위에 형성된 제2 질화물계 반도체층을 패터닝하여 형성한다. 제2 질화물계 반도체층은 제2 질화물계 반도체 소재로 형성된다.
여기서 제1 및 제2 질화물계 반도체 소재는 반도체성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함한다. 예컨대 제1 및 제2 질화물계 반도체 소재는 n-타입의 반도체 소재로서, GaN 및 InGaN 중에 적어도 하나를 포함할 수 있다.
제1 및 제2 콤 전극층(50,70)은 800 내지 1200℃에서 1 내지 10㎛ 두께로 성장하여 형성된 제1 및 제2 질화물계 반도체층을 기반으로 형성할 수 있다. 제1 또는 제2 질화물계 반도체층은 단일층 또는 복수층으로 형성될 수 있다. 단일층으로 제1 또는 제2 질화물계 반도체층을 형성하는 경우, 1 내지 4㎛의 두께로 형성될 수 있다. 복수층으로 제1 또는 제2 질화물계 반도체층이 형성될 경우, 2 내지 10㎛의 두께로 형성될 수 있다.
제1 및 제2 콤 전극층(50,70)은 실리콘 기판(30)에 의해 지지되며, 복수의 제1 및 제2 콤 전극(53,73)이 각각 연결되는 제1 및 제2 콤 전극판(55,75)을 포함한다. 실리콘 기판(30) 위에 형성된 제1 및 제2 콤 전극판(55,75)은 물리적으로 분리되어 있다.
제1 실시예에서는 제1 콤 전극(53)이 구동 전극이고, 제2 콤 전극(73)이 고정 전극으로 사용된 예를 개시하였다. 따라서 제1 콤 전극층(50)은 구동 전극층이고, 제1 콤 전극판(55)은 구동 전극판이다. 제2 콤 전극층(70)은 고정 전극층이고, 제2 콤 전극판(75)은 고정 전극판이다.
제1 콤 전극층(50)은 제1 콤 전극(53)에 연결되는 미러 설치판(57)을 포함한다. 미러 설치판(57)의 상부에 미러(10)가 형성된다.
미러(10)는 광 반사성이 양호한 금속 소재를 증착하여 형성할 수 있다. 미러(10)의 소재로는 금(Au)이 사용될 수 있다. 증착 방법으로 화학적 기상 증착(Chemical Vapor Deposition; CVD), 물리적 기상 증착(Physics Vapor Deposition; PVD), 원자층 증착(Atomic Layer Deposition; ALD) 등이 사용될 수 있다.
제1 콤 전극층(50)은 미러 설치판(57)에 대해서 양쪽으로 돌출되어 제1 콤 전극판(55)에 연결되는 한 쌍의 지지축(58)을 포함한다. 한 쌍의 지지축(58)을 중심으로 양쪽에 복수의 제1 콤 전극(53)이 배열되어 있다.
제1 실시예에서는 미러 설치판(57)을 중심에 양쪽에 복수의 제1 및 제2 콤 전극(53,73)이 교번되게 형성된 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 미러 설치판(57)의 외측면에 복수의 제1 콤 전극(53)을 형성하고, 복수의 제1 콤 전극(53)에 교번되게 복수의 제2 콤 전극(73)을 형성할 수도 있다.
제1 콤 전극층(50)은 복수의 제1 콤 전극(53)과 교번되게 형성되며, 상부에 제2 콤 전극(73)이 형성되는 복수의 더미 콤 전극(54)을 포함한다. 복수의 더미 콤 전극(54)은 복수의 제1 콤 전극(53)과 함께 동일 평면 상에 형성되며, 지지축(58)으로부터 분리되어 있다.
보강층(38)은 질화물계 버퍼층(40)을 매개로 제1 콤 전극층(50)의 하부에 형성된다. 보강층(38)은 5㎛ 내지 30㎛의 두께로 형성될 수 있다.
이러한 보강층(38)은 제1 콤 전극(53) 하부에 형성된 제1 보강층(33), 더미 콤 전극(54) 하부에 형성된 제2 보강층(35), 미러 설치판(57) 하부에 형성된 제3 보강층(37), 및 지지축(58) 하부에 형성된 제4 보강층(39)을 포함한다.
제4 보강층(39)은 지지축(58)을 보강함으로써, 얇게 형성되는 지지축(58)에 안정성을 제공할 수 있다. 즉 얇게 형성되는 지지축(58)은 미러 설치판(57)을 지지하면서, 미러(10)의 요동에 따라서 시계 방향 또는 반시계 방향으로 반복적인 비틀림이 발생되기 때문에, 기계적인 스트레스에 취약한 점이 있다. 하지만 제1 실시예와 같이 지지축(58)에 제4 보강층(39)을 형성함으로써, 지지축(58)이 기계적 강성을 보강하여 지지축(58)에 안정성을 제공할 수 있다.
제1 또는 제2 질화물계 반도체층에는 불순물이 도핑될 수 있다. 예컨대 불순물은 Si, Ge, Mg, Zn, Se, Mn, Ti, Ni 및 Fe 중에 적어도 하나를 포함할 수 있다. 불순물 주입은 인-시츄 도핑(in-situ doping), 익스-시츄 도핑(ex-situ doping) 및 이온 주입(ion implantation) 중에 적어도 하나의 방법으로 수행될 수 있다.
제1 및 제2 질화물계 반도체층은 1×1017 내지 5×1020/cm3의 도핑 레벨(doping density)을 가질 수 있다.
질화물계 절연층(60)은 질화물계 절연 소재로 형성되며, 제1 콤 전극층(50)과 제2 콤 전극층(70) 사이에 개재되고, 더미 콤 전극(54)과 제2 콤 전극(73) 사이에 개재되는 스페이서(61)를 구비한다. 제1 및 제2 콤 전극(53,73)을 서로 교번되게 형성할 때, 제2 콤 전극(73) 아래에 더미 콤 전극(54)이 위치한다.
질화물계 절연층(60)을 매개로 복수의 제1 및 제2 콤 전극(53,73)이 형성될 때, 복수의 제1 및 제2 콤 전극(53,73)의 상하로 교번되게 형성된다. 복수의 제1 콤 전극(53)이 일렬로 배열된다. 복수의 제2 콤 전극(73)이 복수의 제1 콤 전극(53) 위에 형성되되, 복수의 제1 콤 전극(53)과 교번되게 형성된다.
이러한 질화물계 절연층(60)은 절연성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함한다. 예컨대 질화물계 절연층(60)은 도핑되지 않은 GaN(u-GaN), AlGaN 및 InGaN 중에 적어도 하나로 형성될 수 있다. 질화물계 절연층(60)은 400 내지 1200℃에서 100 내지 5000nm 두께로 단일층 또는 복수층으로 성장하여 형성할 수 있다. 단일층으로 질화물계 절연층(60)을 형성하는 경우, 100 내지 1000nm의 두께로 형성될 수 있다. 복수층으로 질화물계 절연층(60)이 형성될 경우, 500 내지 5000nm의 두께로 형성될 수 있다.
질화물계 절연층(60)에는 불순물이 도핑될 수 있다. 예컨대 불순물은 Mg, C, Fe, Ge, Zn, Mn, Ti 및 Ni 중에 적어도 하나를 포함할 수 있다. 질화물계 절연층(60)은 1×1016/cm3 이하의 도핑 레벨을 가질 수 있다.
복수의 제2 콤 전극(73)이 복수의 제1 콤 전극(53)과 교번되게 배열될 수 있도록, 복수의 제2 콤 전극(73)은 복수의 제1 콤 전극(53)과 교번되게 형성되는 더미 콤 전극(54) 위에 스페이서(61)를 매개로 형성된다. 즉 더미 콤 전극(54)/스페이서(61)/제2 콤 전극(73)과 제1 콤 전극(53)이 교번되게 배열된다.
여기서 스페이서(61)를 매개로 제2 콤 전극(73)의 하부에 위치하는 더미 콤 전극(54)은 지지축(58)에서 분리되어 있다. 즉 스페이서(61)를 매개로 제2 콤 전극(73)의 하부에 위치하는 더미 콤 전극(54)은 제1 콤 전극(53)과 함께 형성되지만 제1 콤 전극(53)으로서의 기능을 수행하진 않는다. 더미 콤 전극(54)은 제2 콤 전극(73)과 제1 콤 전극(53) 간에 단차를 형성하는 요소로 사용된다.
그리고 제1 및 제2 전극 패드(59,79)는 제1 콤 전극(53) 및 제2 콤 전극(73)에 각각 반대되는 극성의 구동 전압을 공급한다. 제1 전극 패드(59)는 제1 콤 전극판(55) 위에 형성될 수 있다. 제2 전극 패드(79)는 제2 콤 전극판(75) 위에 형성될 수 있다. 그리고 제1 및 제2 전극 패드(59,79)는 미러(10)를 증착할 때 함께 형성할 수 있다.
이와 같이 제1 및 제2 전극 패드(59,79)를 통하여 제1 콤 전극(53) 및 제2 콤 전극(73)으로 인가되는 구동 전압의 세기를 조절함으로써, 복수의 제2 콤 전극(73)에 대한 복수의 제1 콤 전극(53)의 회전량을 조절하여 미러(10)의 회전 각도를 조절할 수 있다.
그리고 제1 및 제2 콤 전극층(50,70)을 형성하는 질화물 소재와 기존의 실리콘 소재를 비교하면 아래의 표1과 같다. 표1에서 Si는 실리콘 소재를 나타내고, GaN은 질화물 소재를 나타낸다. 여기서 면저항은 두께 2.5㎛의 n타입의 GaN을 사용하여 측정하였다.
유전상수 탄성계수
(Gpa)		 면저항
(mΩ/□)		 열팽창계수
(K^-1)
Si 10.7 165 <17 2.6×10-6
GaN 9.5 398 <15 3.2×10-6
탄성계수를 비교하면, 질화물 소재는 실리콘 소재 대비 고탄성 및 고강도 소재이기 때문에, 제1 및 제2 콤 전극을 보다 얇은 두께로 제조가 가능하다. 이로 인해 정전 구동기(20)는 구동력(driving force)를 증가시킬 수 있다.
또한, 탄성이 클수록 물질의 고유진동수가 증가하므로 공진주파수가 높게 형성될 것으로 판단된다. 따라서 멤스 미러(100)는 고주파용 전자기기에 적용이 가능할 것으로 판단된다. 여기서 고주파용 전자기기는 디스플레이, LiDAR, 프로젝터 등을 포함하며, 이것에 한정되는 것은 아니다.
면저항을 비교하면, 질화물 소재는 실리콘 소재 대비 유사하거나 낮은 저항 특성을 갖기 때문에, 질화물 소재로 제1 및 제2 콤 전극층(50,70)을 구현하는 데 문제가 없을 것으로 판단된다.
그리고 열팽창계수를 비교하면, 질화물 소재는 실리콘 소재 대비 유사한 특성을 갖기 때문에, 질화물 소재로 제1 및 제2 콤 전극층을 구현하는 데 문제가 없을 것으로 판단된다.
[제1 실시예에 따른 멤스 미러의 제조 방법]
이와 같은 제1 실시예에 따른 멤스 미러(100)의 제조 방법에 대해서 도 4 내지 도 10을 참조하여 설명하면 다음과 같다. 여기서 도 4 내지 도 10은 본 발명의 제1 실시예에 따른 멤스 미러(100)의 제조 방법에 따른 각 단계를 보여주는 단면도들이다.
먼저 도 4에 도시된 바와 같이, 실리콘 기판(30) 위에 질화물계 버퍼층(40)을 형성한다. 질화물계 버퍼층(40)은 MOCVD, MBE, HVPE 등으로 성장하여 형성할 수 있다.
다음으로 도 5에 도시된 바와 같이, 질화물계 버퍼층(40) 위에 제1 질화물계 반도체층(51), 질화물계 절연층(60), 및 제2 질화물계 반도체층(71)을 순차적으로 적층하여 형성한다. 여기서 제1 질화물계 반도체층(51), 질화물계 절연층(60), 및 제2 질화물계 반도체층(71) 또한 MOCVD, MBE, HVPE 등으로 성장하여 형성할 수 있다.
이후에 진행되는 제2 콤 전극층(70), 질화물계 절연층(60), 제1 콤 전극층(50), 질화물계 버퍼층(40) 및 실리콘 기판(30)에 대한 패터닝은 감광제를 이용한 사진 공정으로 마스크 패턴을 형성하여 진행된다. 패터닝 이후에는 해당 마스크 패턴은 제거된다. 사진 공정은 일반적으로 알려진 공정이기 때문에, 이에 대한 상세한 설명은 생략한다.
다음으로 도 6에 도시된 바와 같이, 제2 질화물계 반도체층(71)을 패터닝하여 제2 콤 전극층(70)을 형성한다. 여기서 제2 콤 전극층(70)은 복수의 제2 콤 전극(73)과, 복수의 제2 콤 전극(73)이 연결되는 제2 콤 전극판(75)을 포함한다.
그리고 질화물계 절연층(60)은 제2 콤 전극층(70)에 대응되게 패터닝되어 제2 콤 전극층(70) 아래에 위치한다.
이때 제2 질화물계 반도체층(71)과 질화물계 절연층(60)의 패턴닝은 함께 수행할 수도 있고, 제2 질화물계 반도체층(71)에 대한 패터닝을 수행한 이후에 질화물계 절연층(60)에 대한 패턴닝을 수행할 수 있다.
다음으로 도 6 및 도 7에 도시된 바와 같이, 제2 콤 전극층(70) 아래의 제1 질화물계 반도체층(51) 및 질화물계 버퍼층(40)을 패터닝하여 제1 콤 전극층(50)을 형성한다. 여기서 제1 콤 전극층(50)은 미러 설치판(57)과, 미러 설치판(57)에 연결되되 복수의 제2 콤 전극(73)에 교번되는 복수의 제1 콤 전극(53)을 구비하는 제1 콤 전극층(50)과, 제1 콤 전극판(55)을 포함한다.
제1 콤 전극층(50)은 복수의 제2 콤 전극(73) 아래에 각각 형성되는 복수의 더미 콤 전극(54)을 더 포함한다. 복수의 더미 콤 전극(54)은 복수의 제1 콤 전극(53)과 함께 형성되며, 복수의 더미 콤 전극(54)과 복수의 제1 콤 전극(53)은 동일 평면 상에 교번되게 형성된다.
그리고 질화물계 버퍼층(40)은 제1 콤 전극층(50)에 대응되게 패터닝되어 제1 콤 전극층(50) 아래에 위치한다.
다음으로 도 8에 도시된 바와 같이, 제1 콤 전극층(50) 아래의 실리콘 기판(30)의 상부면에서 일정 깊이로 패터닝하여 제1 콤 전극층(50) 아래에 실리콘 기판(30) 소재의 보강층(38)을 형성한다. 즉 보강층(38)은 패터닝된 제1 콤 전극층(50)에 대응되게 제1 콤 전극층(50) 아래에 형성하기 위해서, 제1 콤 전극층(50)을 패터닝하는 데 사용된 마스크 패턴을 이용하여 실리콘 기판(30)의 상부면에서 일정 깊이로 실리콘 기판(30)을 패터닝하여 보강층(38)을 형성한다.
이어서 도 9에 도시된 바와 같이, 미러 설치판(57)에 미러(10)를 증착하여 형성한다. 미러(10)를 증착할 때, 제1 및 제2 콤 전극층(50,70) 위에 제1 및 제2 전극 패드(59,79)를 함께 증착할 수 있다. 여기서 미러(10), 제1 및 제2 전극 패드(59,79)는 동일 소재의 금속을 증착하여 형성할 수 있다.
그리고 도 10에 도시된 바와 같이, 실리콘 기판(30)의 하부를 통하여 실리콘 기판(30)의 중심 부분에 홈(31)을 형성함으로써, 제1 실시예에 따른 멤스 미러(100)를 얻을 수 있다. 여기서 홈(31)을 통하여 미러(10), 복수의 제1 콤 전극(53) 및 복수의 제2 콤 전극(73)이 노출된다. 홈(31)을 통하여 노출되는 면은 제1 콤 전극층(50) 아래에 형성되는 보강층(38)이다.
이와 같이 제1 실시예에 따른 제조 방법에 따르면, 실리콘 기판(30) 위에 MEMS 공정을 통하여 질화물 소재의 구동 전극층(제1 콤 전극층(50))과 고정 전극층(제2 콤 전극층(70))을 적층하여 형성한 후, 구동 전극층과 고정 전극층의 패터닝을 통하여 상하로 구동 전극(제1 콤 전극(53))과 고정 전극(제2 콤 전극(73))을 교번되게 형성함으로써, 멤스 미러(100)의 제조 공정 중 구동 전극과 고정 전극을 서로 어긋나게 형성하기 위해 물리적인 힘을 작용하는 것을 배제할 수 있다. 이로 인해 제1 실시예에 따른 멤스 미러(100)는 물리적인 힘에 의한 물리적인 스트레스가 작용하여 크랙이 발생하거나 파손되는 문제를 차단할 수 있다.
제1 실시예에 따른 멤스 미러(100)는 물리적인 힘의 작용 없이 패터닝 공정을 통하여 구동 전극과 고정 전극을 교번되게 형성하기 때문에, 구동 전극과 고정 전극 간의 정렬 불량이 발생하는 것을 최소화할 수 있다. 이로 인해 제1 실시예에 따른 멤스 미러(100)의 제조 방법에 따르면, 수율을 향상시킬 수 있다.
제1 실시예에 따른 멤스 미러(100)는 구동 전극 또는 고정 전극을 가압하는 가압 부재가 필요하지 않기 때문에, 멤스 미러(100)의 구조를 간소화하면서 컴팩트하게 제조할 수 있다.
그리고 제1 실시예에 따른 멤스 미러(100)는 미러(10)를 지지하면서 요동시키는 지지축(58) 아래에 실리콘 기판(30) 소재의 제4 보강층(39)이 함께 형성되어 지지축(58)을 보강함으로써, 얇게 형성되는 지지축(58)에 안정성을 제공할 수 있다.
[제2 실시예]
제1 실시예에 따른 멤스 미러(100)는 실리콘 기판(30)의 식각 깊이 조절을 통하여 보강층(38)을 형성하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 실리콘 기판(130)으로는, 도 11에 도시된 바와 같이, 중심에 식각 정지층(34)이 형성된 SOI(silicon on insulator) 기판이 사용될 수 있다.
도 11은 본 발명의 제2 실시예에 따른 멤스 미러(200)의 단면도이다.
도 11을 참조하면, 제2 실시예에 따른 멤스 미러(200)는 미러(10)와, 미러(10)를 요동시키는 정전 구동기(120)를 포함한다.
제2 실시예에 따른 정전 구동기(120)는 실리콘 기판(130), 질화물계 버퍼층(40), 제1 콤 전극층(50) 및 제2 콤 전극층(70)을 포함한다. 실리콘 기판(130)은 하부면과, 하부면에 반대되는 상부면을 가지며, 하부면에서 상부면을 향하여 안쪽으로 홈(31)이 형성되어 있다. 질화물계 버퍼층(40)은 실리콘 기판(130)의 홈(31)을 덮도록 실리콘 기판(130)의 상부면에 형성된다. 제1 콤 전극층(50)은 질화물계 버퍼층(40) 위에 제1 질화물계 반도체 소재로 형성되며, 적어도 일측의 외측면을 따라서 배열된 복수의 제1 콤 전극(53)을 구비한다. 제2 콤 전극층(70)은 제2 질화물계 반도체 소재로 형성되며, 제1 콤 전극층(50)의 상부에 적층되며, 복수의 제1 콤 전극(53)의 상부에 교번되게 형성되는 복수의 제2 콤 전극(73)을 구비한다. 그리고 홈(31) 위의 실리콘 기판(130) 부분은 질화물계 버퍼층(40), 제1 콤 전극층(50) 및 제2 콤 전극층(70)과 함께 패터닝되어 제1 콤 전극층(50) 아래에 보강층(38)을 형성한다. 여기서 제1 및 제2 콤 전극(53,73)은 하나가 고정 전극이고 다른 하나가 구동 전극이다. 미러(10)는 구동 전극에 연결된다.
여기서 제2 실시예에 따른 정전 구동기(120)는 실리콘 기판(130)을 제외하면 제1 실시예에 따른 정전 구동기(도 10의 20)와 동일한 구조를 갖기 때문에, 실리콘 기판(130)을 중심으로 설명하면 다음과 같다.
실리콘 기판(130)은 SOI 기판으로서, 하부 실리콘 기판(32), 하부 실리콘 기판(32) 위에 형성되는 식각 저지층(34), 및 식각 저지층(34) 위에 형성되는 상부 실리콘 기판(36)을 포함한다.
식각 저지층(34)을 기준으로 하부 및 상부에 적층되는 하부 실리콘 기판(32) 및 상부 실리콘 기판(36)은 각각 형성될 홈(31)의 깊이와 보강층(38)의 두께에 대응되는 두께로 설계된다.
여기서 식각 저지층(34)은 실리콘 소재와 대비하여 선택적인 식각비를 갖는 절연 소재로 형성되며, 예컨대 실리콘산화막 또는 실리콘질화막으로 형성될 수 있다. 즉 식각 저지층(34)은 하부 실리콘 기판(34) 및 상부 실리콘 기판(36)을 각각 식각할 때, 식각의 기준점을 제공한다.
따라서 식각 저지층(34)을 이용하여 상부 실리콘 기판(36)을 식각하여 정확한 두께의 보강층(38)을 형성할 수 있다. 또한 식각 저지층(34)을 이용하여 하부 실리콘 기판(32)을 식각하여 정확한 깊이로 홈(31)을 형성할 수 있다.
이때 상부 실리콘 기판(36) 아래의 식각 저지층(34)과 하부 실리콘 기판(32)의 중심 부분을 관통하여 홈(31)이 형성된다.
그리고 홈(31) 위의 상부 실리콘 기판(36)이 패터닝되어 보강층(38)으로 형성된다. 홈(31)으로 보강층(38)의 하부면이 노출된다.
[제2 실시예에 따른 멤스 미러의 제조 방법]
이와 같은 제2 실시예에 따른 멤스 미러(200)의 제조 방법에 대해서 도 11 내지 도 14를 참조하여 설명하면 다음과 같다. 여기서 도 12 내지 도 14는 본 발명의 제2 실시예에 따른 멤스 미러(200)의 제조 방법에 따른 각 단계를 보여주는 단면도들이다.
도 12에 도시된 바와 같이, 실리콘 기판(130) 위에 질화물계 버퍼층(40)을 형성하는 단계부터 제1 콤 전극층(50)을 형성하는 단계까지는 제1 실시예와 동일하게 진행되기 때문에, 이에 대한 상세한 설명은 생략한다.
다음으로 도 12에 도시된 바와 같이, 제1 콤 전극층(50) 아래의 상부 실리콘 기판(36)을 패터닝하여 보강층(38)을 형성한다. 즉 식각 저지층(34) 위의 상부 실리콘 기판(36)만을 선택적으로 식각하여 식각 저지층(34) 위에 보강층(38)을 형성한다. 식각 저지층(34) 위에 정확한 깊이로 보강층(38)을 형성할 수 있다.
다음으로 도 13에 도시된 바와 같이, 미러 설치판(57)에 미러(10)를 증착하여 형성한다. 미러(10)를 증착할 때, 제1 및 제2 콤 전극층(50,70) 위에 제1 및 제2 전극 패드(59,79)를 함께 증착할 수 있다. 여기서 미러(10), 제1 및 제2 전극 패드(59,79)는 동일 소재의 금속을 증착하여 형성할 수 있다.
이어서 도 14에 도시된 바와 같이, 식각 저지층(34) 아래의 하부 실리콘 기판(32)의 중심 부분에 관통되게 홈(31)을 형성한다. 즉 식각 저지층(34) 아래의 하부 실리콘 기판(32)만을 선택적으로 식각하여 홈(31)을 형성한다. 식각 저지층(34) 아래에 정확한 깊이로 홈(31)을 형성할 수 있다.
그리고 도 11에 도시된 바와 같이, 홈(31)에 노출된 식각 저지층(34) 부분을 제거함으로써, 제2 실시예에 따른 멤스 미러(200)를 얻을 수 있다. 여기서 홈(31)을 통하여 미러(10), 복수의 제1 콤 전극(53) 및 복수의 제2 콤 전극(73)이 노출된다. 홈(31)을 통하여 노출되는 면은 제1 콤 전극층(50) 아래에 형성되는 보강층(38)이다.
이와 같이 제2 실시예에 따른 멤스 미러(200) 또한 제4 보강층을 구비하기 때문에, 제1 실시예와 동일하게 얇게 형성되는 지지축에 안정성을 제공할 수 있다.
그리고 제2 실시예에 따른 멤스 미러(200)의 제조 방법에 따르면, 식각 저지층(34)을 구비하는 실리콘 기판(130)을 이용하여 정확한 깊이로 보강층과 홈(31)을 형성할 수 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 미러 20, 120 : 정전 구동기
30, 130 : 실리콘 기판 31 : 홈
32 : 하부 실리콘 기판 33 : 제1 보강층
34 : 식각 정지층 35 : 제2 보강층
36 : 상부 실리콘 기판 37 : 제3 보강층
38 : 보강층 39 : 제4 보강층
40 : 질화물계 버퍼층 41 : 제1 버퍼층
43 : 제2 버퍼층 45 : 제3 버퍼층
50 : 제1 콤 전극층 51 : 제1 질화물계 반도체층
53 : 제1 콤 전극 54 : 더미 콤 전극
55 : 제1 콤 전극판 57 : 미러 설치판
58 : 지지축 59 : 제1 전극 패드
60 : 질화물계 절연층 61 : 스페이서
70 : 제2 콤 전극층 71 : 제2 질화물계 반도체층
73 : 제2 콤 전극 75 : 제2 콤 전극판
79 : 제2 전극 패드 100, 200 : 멤스 미러

Claims (18)

  1. 실리콘 기판 위에 질화물계 버퍼층을 형성하는 단계;
    상기 질화물계 버퍼층 위에 제1 질화물계 반도체층을 형성하는 단계;
    상기 제1 질화물계 반도체층 위에 질화물계 절연층을 형성하는 단계;
    상기 질화물계 절연층 위에 제2 질화물계 반도체층을 형성하는 단계;
    상기 제2 질화물계 반도체층을 패터닝하여 복수의 제2 콤 전극을 구비하는 제2 콤 전극층을 형성하는 단계;
    상기 제2 콤 전극층 아래의 상기 질화물계 절연층을 상기 제2 콤 전극층에 대응되게 패터닝하는 단계;
    상기 제2 콤 전극층 아래의 상기 제1 질화물계 반도체층을 패터닝하여 미러 설치판과, 상기 미러 설치판에 연결되되 상기 복수의 제2 콤 전극에 교번되는 복수의 제1 콤 전극을 구비하는 제1 콤 전극층을 형성하는 단계;
    상기 제1 콤 전극층 아래의 상기 실리콘 기판의 상부면에서 일정 깊이로 패터닝하여 상기 제1 콤 전극층 아래에 상기 실리콘 기판 소재의 보강층을 형성하는 단계;
    상기 미러 설치판에 미러를 증착하는 단계; 및
    상기 실리콘 기판의 하부로 상기 미러, 상기 복수의 제1 콤 전극 및 상기 복수의 제2 콤 전극이 위치하는 상기 보강층이 노출되게 상기 실리콘 기판의 하부에 홈을 형성하는 단계;
    를 포함하는 멤스 미러의 제조 방법.
  2. 제1항에 있어서, 상기 보강층을 형성하는 단계에서,
    상기 제1 콤 전극층을 패터닝하는 마스크 패턴을 이용하여 상기 실리콘 기판의 상부면에서 일정 깊이로 패터닝하여 상기 보강층을 형성하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  3. 제1항에 있어서, 상기 실리콘 기판은,
    하부 실리콘 기판;
    상기 하부 실리콘 기판 위에 형성되는 식각 저지층; 및
    상기 식각 저지층 위에 형성되는 상부 실리콘 기판;을 포함하며,
    상기 보강층을 형성하는 단계에서, 상기 식각 저지층 위의 상기 상부 실리콘 기판을 패터닝하여 상기 보강층을 형성하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  4. 제3항에 있어서, 상기 홈을 형성하는 단계에서,
    상기 상부 실리콘 기판 아래의 상기 식각 저지층과 상기 하부 실리콘 기판의 중심 부분을 관통하게 상기 홈을 형성하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  5. 제1항에 있어서,
    상기 질화물계 버퍼층은 절연성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 및 제2 질화물계 반도체층은 각각 반도체성을 갖는 질소를 기반으로 Al, In 및 Ga 중에 적어도 하나를 포함하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  7. 제1항에 있어서,
    상기 질화물계 절연층은 절연성을 갖는 GaN, AlGaN 및 InGaN 중에 적어도 하나를 포함하는 것을 특징으로 하는 멤스 미러의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020210054438A 2021-04-27 2021-04-27 멤스 미러 및 그의 제조 방법 KR102337084B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210054438A KR102337084B1 (ko) 2021-04-27 2021-04-27 멤스 미러 및 그의 제조 방법
KR1020210170820A KR20220147489A (ko) 2021-04-27 2021-12-02 멤스 미러 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210054438A KR102337084B1 (ko) 2021-04-27 2021-04-27 멤스 미러 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170820A Division KR20220147489A (ko) 2021-04-27 2021-12-02 멤스 미러 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR102337084B1 true KR102337084B1 (ko) 2021-12-08

Family

ID=78867489

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210054438A KR102337084B1 (ko) 2021-04-27 2021-04-27 멤스 미러 및 그의 제조 방법
KR1020210170820A KR20220147489A (ko) 2021-04-27 2021-12-02 멤스 미러 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210170820A KR20220147489A (ko) 2021-04-27 2021-12-02 멤스 미러 및 그의 제조 방법

Country Status (1)

Country Link
KR (2) KR102337084B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233087B1 (en) * 1998-12-18 2001-05-15 Eastman Kodak Company Electro-mechanical grating device
KR100469062B1 (ko) * 2002-08-13 2005-02-02 한국전자통신연구원 광통신용 주사 미세거울 및 그 제조 방법
US20110136283A1 (en) * 2001-12-13 2011-06-09 Joseph E. Ford Process for fabricating MEMS devices
KR20180126957A (ko) * 2017-05-19 2018-11-28 엘지이노텍 주식회사 반도체 소자
JP2021018294A (ja) * 2019-07-18 2021-02-15 株式会社デンソー 微小電気機械システムミラー

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233087B1 (en) * 1998-12-18 2001-05-15 Eastman Kodak Company Electro-mechanical grating device
US20110136283A1 (en) * 2001-12-13 2011-06-09 Joseph E. Ford Process for fabricating MEMS devices
KR100469062B1 (ko) * 2002-08-13 2005-02-02 한국전자통신연구원 광통신용 주사 미세거울 및 그 제조 방법
KR20180126957A (ko) * 2017-05-19 2018-11-28 엘지이노텍 주식회사 반도체 소자
JP2021018294A (ja) * 2019-07-18 2021-02-15 株式会社デンソー 微小電気機械システムミラー

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Zhang et al.,InGaN/GaN micro mirror with electrostatic comb drive actuation integrated on patterned silicon-on-insulator wafer. Optics Express: 2018.03.15, Vol. 26, No. 6, 319388* *

Also Published As

Publication number Publication date
KR20220147489A (ko) 2022-11-03

Similar Documents

Publication Publication Date Title
KR0178192B1 (ko) 광로조절장치의 제조 방법
KR102337083B1 (ko) 캡핑층을 포함하는 멤스 미러 및 그의 제조 방법
JP2008277780A (ja) 面発光レーザアレイおよびその製造方法ならびに半導体装置
KR102337084B1 (ko) 멤스 미러 및 그의 제조 방법
KR102404049B1 (ko) 질화물 기반의 멤스 미러 및 그의 제조 방법
KR100209401B1 (ko) 광로조절장치의 제조방법
KR970003008B1 (ko) 투사형 화상표시장치용 광로조절장치의 제조방법
KR102343643B1 (ko) 이중 soi를 이용한 광 스캐너 및 그의 제조 방법
KR0151453B1 (ko) 광로조절장치 및 그 제조방법
JP4578001B2 (ja) ガルバノ装置の製造方法
KR100209398B1 (ko) 광로조절장치의 제조방법
JP3755178B2 (ja) 半導体レーザ
KR100207366B1 (ko) 광로조절장치 및 그 제조방법
WO2024094195A1 (zh) 半导体结构的制备方法、半导体结构及电子设备
US20230126339A1 (en) Ultra-thin fin led device and ultra-thin fin led electrode assembly
KR100212566B1 (ko) 광로 조절 장치용 액츄에이터의 제조 방법
KR970003447B1 (ko) 투사형화상표시장치용 광로조절장치의 제조방법
EP3888130B1 (en) Method of fabricating micro light emitting diode array substrate
KR100239044B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR970003463B1 (ko) 광로조절장치의 제조방법
KR0154958B1 (ko) 광로조절장치의 제조방법
KR0154923B1 (ko) 광로 조절 장치의 제조방법
KR0159401B1 (ko) 광로 조절 장치의 제조방법
KR0154924B1 (ko) 광로조절장치의 제조방법
KR100209948B1 (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant