KR102326715B1 - 방사선 검출기용 전자 전하 주입 회로 - Google Patents

Abstract

본 발명은 방사선 검출기용 전자 판독 회로에 관한 것으로, 그 전자 판독 회로는,

방사선 감응성 엘리먼트 (11),

감응성 엘리먼트 (11) 의 하나의 단자에 전하를 주입할 수 있는 주입 회로를 포함하고, 주입 회로 (14) 는 적어도 하나의 입력 단자와 하나의 출력 단자 사이에서 연장되고, 출력 단자는 상기 감응성 엘리먼트 (11) 에 연결될 수 있고, 주입 회로 (14) 는 트리거 펄스의 영향 하에서 전하를 생성할 수 있다. 주입 회로는 입력 단자가 제 1 입력 전위에 연결될 때에는 제 1 전하를 그리고 입력 단자가 제 2 입력 전위 (V_inj2, Phi_inj) 에 연결될 때에는 제 2 전하를 주입할 수 있다. 이 회로는, 평형 전위라고 지칭되는, 주입 회로 (14) 의 출력 전위와 기준 전위 사이의 차이를 저장하여 제 2 전하가 제 2 입력 전위와 상기 평형 전위에 의존하도록 하는 수단을 포함한다.

Description

방사선 검출기용 전자 전하 주입 회로{ELECTRONIC CHARGE INJECTION CIRCUIT FOR RADIATION DETECTOR}

본 발명은 카운터-전하 주입 회로에 의해 수신된 포톤 (photon) 들의 방사선을 정량화하기에 적합한 방사선 검출기용 전자 회로에 관한 것이다. 본 발명은 특히, X 또는 감마선들을 전기 전하들로 컨버팅하기 위한 구조와 연관된 CMOS 기술의 픽셀들의 매트릭스를 포함하여, X 또는 감마선 방사능 이미징을 위해 의도된 매트릭스 방사선 검출기들에 관한 것이다.

매트릭스 방사선 검출기는 판독 수단을 형성하는 전자 회로 및 픽셀들의 매트릭스를 포함한다. 각각의 픽셀은 수신된 포톤들의 양에 비례하여 전기 전하들을 생성하는 감광성 엘리먼트를 포함한다. 광전하들이라고도 또한 지칭되는, 이들 전기 전하들은, 각각의 감광성 엘리먼트에 의해 수신된 포톤들의 양을 표현하는 정보 아이템을 공급하기 위해 판독 수단에 의해 프로세싱된다. CMOS 기술의 이용은 각각의 픽셀에 판독 수단을 통합할 수 있게 하였다. 따라서, 전기 전하들은 픽셀들 그 자체 내에서 디지털 신호들로 컨버팅되어 매트릭스 외측으로의 검출 결과의 전송을 단순화시킬 수 있다. 판독 수단을 생성하기 위한 하나의 현재 솔루션은 전기 전하들의 집적 (integration) 에 의해 동작하는 회로를 이용하는 것이다. 이 집적 회로는 감광성 엘리먼트로부터 전하들을 수신하는 집적 커패시턴스, 임계치 비교기, 카운터 및 카운터-전하 주입 회로를 포함한다. 노광 페이즈 (phase) 동안, 집적 커패시턴스 상의 전기 전하들의 도달은 그의 단자들에서의 전압의 드롭을 야기시킨다. 전기 전하 판독 페이즈 동안, 임계치 비교기는, 집적 커패시턴스의 단자들에서의 전압이 임계 전압을 하회하는 동안은, 소정 횟수로 스위치오버한다. 비교기의 각각의 스위치오버는 카운터를 1 단위씩 증분시키고, 카운터-전하들의 패킷을 주입하라고 주입 회로에게 지시하고, 그의 양 Q0 이 게이징된다 (gauged). 카운터는 그에 따라 집적 커패시턴스의 단자들에서 전압이 임계 전압을 상회하게 할 필요가 있는 전하들의 패킷들의 수만큼 증분된다. 일반적으로, 광전하들이 수집됨에 따라 카운터-전하들의 주입이 수행되고, 카운터가 비교기의 스위치오버들의 수를 결정하여, 주입된 전하들의 총 양을 추정한다. 판독은 그 후에 카운터들의 콘텐츠의 판독에 대응한다. 카운터의 증분들의 수는 감광성 엘리먼트에 의해 수신된 포톤들의 양을 표현하는 수치 값을 제공한다.

카운터-전하 주입 회로는 집적 회로의 중대한 엘리먼트이다. 사실상, 측정의 정확도는 카운터-전하들의 양 Q0 의 게이징에 의존한다. 한편, 카운터-전하들의 양 Q0 은 전하 정량화 피치에 대응하므로 비교적 작아야 한다; 한편, 이 양은 집적 커패시턴스에 의해 수신된 전하들을 정량화하므로 카운터-전하들의 각각의 패킷에 대해 동일해야 한다.

지금은, 현재의 카운터-전하 주입 회로들에서, 비교기의 각각의 스위치오버시에 주입된 전하들의 양이 변동될 수 있다. 사실상, 이들 회로들은 전계 효과 트랜지스터들을 포함하고, 그의 채널들은 "랜덤한 전신 신호 (random telegraph signal)" 를 의미하는 RTS 라고 지칭되는 랜덤한 노이즈에 의해 영향을 받는다. 이 노이즈의 랜덤한 성질은 주입된 카운터-전하들의 양에 영향을 준다: 주입들은 이 노이즈에 의해 그 모두가 서로 상이하게 영향을 받는다. 그래서, 소정 수의 주입들에 의해 주입된 총 전하를 추정하려고 시도할 때, 주입들이 정확히 얼마나 영향을 받았는지를 알지 못한다.

예를 들어, 카운터-전하 주입 회로는 종종, 직렬로 연결된 2 개의 전계 효과 트랜지스터들 (FET), 및 트랜지스터들의 링크 포인트와 고정된 전압, 예를 들어, 그라운드 사이에 연결된 커패시터를 포함한다. 제 1 트랜지스터는, 이 트랜지스터의 게이트 전압에 의해 제어되는, 충전 전압이라고 지칭되는 제 1 전압 값으로 커패시터를 충전할 수 있게 한다. 제 2 트랜지스터는, 이 트랜지스터의 게이트 전압에 의해 제어되는, 방전 전압이라고 지칭되는 제 2 전압 값으로 커패시터를 방전할 수 있게 한다. 커패시터로부터 집적 회로의 집적 커패시터로 주입된 카운터-전하들의 양 Q0 은, 커패시터의 커패시턴스의 값의, 그리고 충전 및 방전 전압들 사이의 차이의 함수이다. 그러나, 충전 및 방전 전압들은 트랜지스터들의 게이트 전압들로부터 직접적으로 추론될 수 없다. 충전 및 방전 전압들은 트랜지스터들의 내부 전위들에 대응하고, 이 내부 전위들은 각각의 트랜지스터의 채널에서의 전하들의 트래핑으로 인한 RTS 노이즈 때문에 정확히 알지 못한다. 이 RTS 노이즈는 카운터-전하들의 비교적 적은 양들 Q0 을 생성하기 위해 컴포넌트들이 감소된 치수들을 가질 때 더욱 더 커진다. 실제로, 이 RTS 노이즈는 몇 퍼센티지 포인트들만큼 양 Q0 의 값을 변경시킨다. 이 변경은 수신된 포톤들의 양의 평가에 직접적으로 반영되고, 그에 따라 획득된 이미지의 품질에 반영된다. 지금은, 이러한 에러가 특히 의료 이미징 분야에서 일반적으로 유해하다.

상술된 결점들을 해결하기 위한 솔루션들이 존재한다. 이들은 감광성 엘리먼트에 의해 생성된 전하들의 양을 평가하기 위해 주입된 카운터-전하들의 양을 정확히 결정하는 것으로 이루어진다. 따라서, 비교기의 각각의 스위치오버시에 주입된 전하들의 양이 제어된다. 검출기에 의해 수집된 전하의 총 양의 측정이 그 후에 개선되고, 이것은 측정의 정확도를 증가시킨다.

이 기법은 카운터-전하들의 양 Q0 이 상당할 때 잘 동작한다. 그러나, 보다 적은 전하들 Q0 (통상적으로, 주입된 대략 100 개의 기본 전하들, 다시 말해, 전자들 또는 정공들, 또는 그 이하) 에 액세스하려고 시도할 때, 결점들이 나타난다. 예를 들어, 주입된 전하 Q0 은 기술적 분산들 때문에 가변하는 전위 차이에 의존할 수 있다. 이 전위 차이의 값은 수용가능한 Q0 의 분산들에 대한 그의 변동보다 더 커야 한다. 환언하면, 전위 차이의 변동은 전위 차이 그 자체에 비해 무시해도 될 정도이어야 한다. 더욱이, 작은 Q0 값들을 획득하기 위해, RTS 노이즈에 더 감응적인 소형 트랜지스터들이 이용된다. 이 노이즈는 가변 지속기간들의 임계 전압들의 변동들을 발생시킨다. 이들 변동들을 정정하는 것은 복잡한 디바이스들을 요구한다.

이 문제는 특허 출원 FR2977413 에 언급되어 있다.

본 발명은 비교기의 각각의 스위치오버시에 주입된 전하들의 양을 제어하는 것과 소량의 카운터-전하들을 전달하는 것 양쪽을 할 수 있게 하는 방사선 검출기용 전자 회로를 제안하는 것에 의해 상술된 문제들 중 전부 또는 일부를 완화시키는 것을 목적으로 한다.

이를 위해, 본 발명의 요지는 방사선 검출기용 전자 회로로서, 이 전자 회로는,

방사선-감응성 엘리먼트,

감응성 엘리먼트의 단자에 전하를 주입하기에 적합한 주입 회로로서, 주입 회로는 적어도 하나의 입력 단자와 하나의 출력 단자 사이에서 연장되고, 출력 단자는 상기 감응성 엘리먼트에 연결되기에 적합하고, 주입 회로는 트리거 펄스의 영향 하에서 전하를 생성하기에 적합한, 그 주입 회로,

임계 전위를 수신하는 제 1 입력, 및 방사선의 수신시에 감응성 엘리먼트에 의해 생성된 전기 전하들을 저장할 수 있는 집적 노드에 연결되기에 적합한 제 2 입력을 갖는, 스위치오버 전위를 갖는 비교기로서, 전하들은 집적 노드에서의 전위의 변동을 야기시키고, 주입 회로는 비교기의 각각의 스위치오버시에 집적 노드에 전하들을 주입하기에 적합한, 그 비교기

를 포함하고,

주입 회로는 입력 단자가 제 1 입력 전위에 연결될 때에는 제 1 전하를 그리고 입력 단자가 제 2 입력 전위에 연결될 때에는 제 2 전하를 주입하기에 적합하고,

전자 회로는 평형 전위와 기준 전위 사이의 차이를 저장하는 수단을 포함하고, 평형 전위는 제 1 전하의 하나 이상의 주입들 후의 주입 회로의 출력 전위에 대응하고, 기준 전위는 고정된 전위이며, 주입 회로는, 제 2 입력 전위 및 상기 평형 전위에 의존하는 제 2 전하를 주입하기에 적합한 것을 특징으로 한다.

본 발명의 다른 요지는 전자 회로의 구현 방법이며, 이 구현 방법은, 다음 단계들:

제 1 전위로의 주입 회로의 입력 단자의 연결

주입 회로의 출력 단자 상의 제 1 전하의 주입

평형 전위와 기준 전위 사이의 차이의 저장으로서, 평형 전위는 제 1 전하의 하나 이상의 주입들 후의 주입 회로의 출력 전위에 대응하고, 기준 전위는 고정된 전위인, 그 평형 전위와 기준 전위 사이의 차이의 저장

필요하다면, 상회시에 주입 회로가 전하들을 주입하는, 집적 노드의 전위의 임계치에 대응하는, 트리거 전위에서의 집적 노드의 설정

주입 회로가 집적 노드의 전위와 트리거 전위 사이의 차이의 함수로서 제 2 전하를 전달하도록, 제 2 전위로의 주입 회로의 입력 단자의 연결

을 포함하는 초기화 페이즈를 포함하는 것을 특징으로 한다.

하나의 실시형태에 따르면, 평형 전위는 초기화 페이즈의 끝에서 집적 노드에서의 전위에 대응한다. 이 평형 전위는 그 후에 트리거 전위를 구성하고, 그 트리거 전위의 하회시에 또는 상회시에 주입 회로가 제 2 전하를 전달한다.

본 발명은 예로서 주어진 실시형태의 상세한 설명을 읽을 때 더 잘 이해될 것이고 다른 이점들이 나타날 것이며, 이 설명은 첨부된 도면에 의해 예시된다:
- 도 1 은 당업계의 기술수준에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램을 표현한다;
- 도 2a, 도 2b, 도 2c 는 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 실시형태들을 표현한다;
- 도 3 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 제 1 변형의 다른 실시형태를 표현한다;
- 도 4 는 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 다른 변형을 표현한다;
- 도 5 는 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 6 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 7 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 8 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 9 는 본 발명에 따른 전자 회로를 구현하는 초기화 페이즈의 단계들을 예시한다;
- 도 10 은 본 발명에 따른 전자 회로를 포함하는 방사선 검출기를 표현한다;
- 도 11 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 12 는 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다;
- 도 13 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 변형을 표현한다.
명료성을 위해, 상이한 도면들에서 동일한 엘리먼트들은 동일한 참조부호들을 가질 것이다.

도 1 은 (예를 들어 특허 출원 FR2977413 에 설명된) 종래 기술에 따른 매트릭스 방사선 검출기에서의 픽셀 (10) 의 전자 회로의 회로 다이어그램을 표현한다. 각각의 픽셀 (10) 은 매트릭스 검출기의 감광성 포인트를 형성한다. 전자 회로는, 방사선-감응성 엘리먼트 (11), 임계 전위 V_comp 를 수신하는 제 1 입력 및 감응성 엘리먼트 (11) 의 캐소드에 링크된 집적 노드 (integration node; B) 에 연결되기 위한 제 2 입력을 갖는, 스위치오버 전위 V_{comp_bascul} 을 갖는 비교기 (12) 를 포함한다.

감응성 엘리먼트 (11) 는 부유 커패시턴스를 갖는다. 방사선의 수신시에 감응성 엘리먼트 (11) 에 의해 생성된 전기 전하들은 감응성 엘리먼트 (11) 의 부유 커패시턴스에 의해 저장될 수 있다. 수집된 전하들은, 집적 전위라고 지칭되는, 집적 노드 (B) 상의 전위의 변동을 야기시킨다. 감응성 엘리먼트 (11) 는 포토다이오드 또는 포토트랜지스터일 수 있거나 또는, 더 일반적으로는, 수신하는 포톤 (photon) 들의 양에 비례하여 전기 전하들을 생성하는 임의의 감광성 엘리먼트일 수 있다. 고려되는 포톤들은, 예를 들어, 가시 범위, 적외선 범위 또는 X-선 범위에서의 파장을 갖는다. 후자의 경우, 감광성 엘리먼트는 X 방사선의 영향 하에서 전기 전하들을 직접적으로 생성하거나, 또는 가시 광선에 감응적이고, 신틸레이터가 그 후에 X 방사선 소스와 감광성 엘리먼트 사이에 개재된다.

감응성 엘리먼트 (11) 는 노광 페이즈 (phase) 동안 생성된 전기 전하들을 저장하기 위한 집적 커패시턴스로서 이용되는 부유 커패시턴스 C_det 를 갖는다. 감응성 엘리먼트의 부유 커패시턴스 C_det 는 일반적으로 충분하다. 그럼에도 불구하고, 커패시터는, 이하 상술되는 바와 같이, 집적 커패시턴스를 증가시키기 위해 감응성 엘리먼트에 병렬로 연결될 수 있다. 감응성 엘리먼트 (11) 의 단자는 고정된 전위에 링크된다. 그것은 예를 들어 전기 그라운드에 연결된다. 임계치 비교기 (12) 는, 포지티브 입력 상에서, 임계 전위 Vcomp 를 수신한다. 네거티브 입력은 감응성 엘리먼트 (11) 의 집적 노드에 연결된다.

전자 회로는 집적 노드 (B) 에 전하들을 주입하기에 적합한 전하 주입 회로 (14) 를 포함한다. 주입 회로 (14) 는 또한 인젝터 (injector) 라고도 지칭될 수 있다. 주입 회로 (14) 는 비교기 (12) 의 각각의 스위치오버시에 집적 노드 (B) 에 전하들을 주입하기에 적합하다. 검출기의 동작에 따라, 이들 전하들은 (검출기가 전자들을 수집할 때) 포지티브이거나, 또는 (검출기가 정공들을 수집할 때) 네거티브이다.

집적 전위 V_B 가 트리거 전위라고 지칭되는 임계치로부터 벗어날 때, 주입 회로 (14) 는 집적 노드 (B) 에 전하들을 주입하도록 구성된다. 검출기 (11) 가 전자들을 수집할 때, 집적 전위 V_B 는 트리거 전위보다 더 낮아진다. 비교기 (12) 는 스위치오버하여, 집적 노드 (B) 에서 "카운터-전하들" 이라고 지칭되는 전하들의 주입을 발생시킨다. 카운터-전하들이라는 용어는 주입된 전하들이 집적 전위 V_B 가 트리거 전위를 상회하게 하도록 의도된다는 사실을 설명한다.

이와 유사하게, 검출기 (11) 가 포지티브 전하들 (또한 정공들이라고도 지칭됨) 을 수집할 때, 집적 전위 V_B 는 트리거 전위보다 더 커진다. 비교기 (12) 가 스위치오버하여, 집적 전위 V_B 가 트리거 전위를 하회하게 하도록 의도된 전하들의 주입을 발생시킨다.

따라서, 일반적으로, 전하 주입 회로 (14) 는 집적 전위 V_B 와 트리거 전위 사이의 비교의 함수로서 집적 노드 (B) 를 향한 전하들의 주입에 적합하다.

주입 회로 (14) 는 펄스 모드에서 동작한다: 그것은 펄스의 액션 하에서 전하들의 결정된 양 Q0 을 전달한다. 주입 사이클들이라는 용어가 또한 사용된다. 집적 전위 V_B 가 트리거 전위를 가로지르지 않는 동안은, 주입 회로 (14) 는 상기 양의 전하들 Q0 을 연속적으로 주입한다.

도 1 에 표현된 예에서, 트리거 전위는, 비교기의 오프셋 이내로, 비교기 (12) 의 입력의 전위 V_comp 에 링크된다. 집적 전위 V_B 가, V_{comp_bascul} 이라고 지칭되는, 비교기 (12) 의 스위치오버 전위보다 더 낮을 때, 비교기 (12) 는 스위치오버하여, 집적 전위 V_B 가 V_{comp_bascul} 을 가로지를 때까지 카운터-전하들의 연속적인 주입들을 발생시킨다. 따라서, 이 예에서, 트리거 전위는 V_{comp_bascul} 에 대응한다.

전자 회로는 비교기의 스위치오버들의 수를 카운트하도록, 다시 말해 전하 주입 사이클들의 수를 카운트하도록 비교기 (12) 의 출력에 연결된 카운터 (13) 를 포함한다. 비교기 (12) 로부터의 신호를 포맷화하기 위한 엘리먼트들은 후자와 카운터 (13) 사이에 개재될 수 있다.

임계치 비교기 (12), 카운터 (13) 및 주입 회로 (14) 는 감응성 엘리먼트 (11) 를 판독할 수 있게 하는 전자 회로를 형성한다.

카운터-전하 주입 회로 (14) 는 Phi_1 및 Phi_2 각각에 의해 구동되는 2 개의 스위치들 (21 및 22), 주입 전압 V_inj 에 대한 전압 소스 (141), 주입 커패시턴스 C_inj 의 커패시터 (143) 를 포함한다. 스위치 (21), 스위치 (22) 및 커패시터 (143) 의 단자는 카운터-전하 주입 회로의 노드라고 지칭되는 포인트 (A) 에 링크된다. 제 1 스위치 (21) 는 이전에 정의된 포인트 (A) 와 전압 소스 (141) 를 연결할 수 있게 한다. 제 1 스위치 (21) 는 전하 주입 회로의 노드 (A) 에서 전하를 형성할 수 있게 한다. 이것은 프리차지 스위치라고 지칭될 것이다.

스위치 (22) 는 카운터-전하들을 주입할 수 있도록 감응성 엘리먼트 (11) 의 캐소드에 포인트 (A) 를 연결할 수 있게 한다. 또한, 스위치 (22) 는 전송 스위치라고 지칭될 수 있다. 감응성 엘리먼트 (11) 의 캐소드는 검출기에서 방사선의 상호작용들에 의해 생성된 전하들이 축적되는 포인트에 또한 대응한다는 것이 특정되어야 한다. 이 포인트는 픽셀의 집적 노드 (B) 라고 지칭될 수 있다. 환언하면, 노드 (B) 는 감응성 엘리먼트 (11) 와 그의 전자 판독 회로 사이의 연결의 포인트이다. 그 노드는, 한편으로는, 그것이 노광될 때 감응성 엘리먼트 (11) 로부터 전기 전하들을 그리고, 한편으로는, 카운터-전하 주입 회로 (14) 로부터 전기 카운터-전하들을 수신할 수 있다.

노드 (B) 상의 전기 전하들의 수집 및 카운터-전하들의 주입은 집적 노드 (B) 에서의 전위의 변동을 야기시킨다. 예로서, 포톤들의 수신시, 감응성 엘리먼트 (11) 는 그의 캐소드 상에 저장된 네거티브 전하들 (전자들) 을 생성한다는 것이 고려된다. 이들 네거티브 전하들은 노드 (B) 에서의 전위의 드롭을 야기시킨다. 노드 (B) 에서의 전위가 비교기의 스위치오버 전위 V_{comp_bascul} 보다 더 낮아질 때, 비교기 (12) 는 스위치오버한다. 각각의 스위치오버는 카운터 (13) 에 의해 카운트된다.

카운터-전하 주입 회로 (14) 의 동작 원리는 다음과 같다. 주입 전위 V_inj 가 delta_V_inj 만큼 임계 전위 V_comp 보다 더 크도록 선택된다. 환언하면, 141 의 주입 전위 V_inj 는 임계 전위 V_comp 와 delta_V_inj 의 합과 동일하다. 포인트 (A) 는 스위치 (21) 로부터의 펄스 Phi_1 에 의해 전위 V_inj 로 프리차지된다. 집적 노드 (B) 에서의 전위 V_B 가 비교기의 스위치오버 전위를 하회하게 될 때, 스위치 (22) 는 펄스 Phi_2 에 의해 스위치 온된다. 전하 Q0 이 그 후에 집적 노드 (B) 상에 주입된다. 집적 노드 (B) 상에 그리고 그에 따라 감응성 엘리먼트 (11) 상에 주입된 카운터-전하들의 양 Q0 은 C_inj x delta_V_inj x C_det / (C_det + C_inj) 이다. 프리차지 및 주입 사이클은 필요한 만큼, 다시 말해, 노드 (B) 에서의 전위가 비교기의 스위치오버 전위에 도달할 때까지 복수회 반복된다. 이들 사이클들은 카운터에서 카운트된다. 감응성 엘리먼트 (11) 의 커패시턴스는, 단일 카운터-전하의 주입으로는 노드 (B) 의 전위를, 비교기 (12) 의 스위치오버를 발생시키는 스위치오버 전위에 이르게 하기에 충분히 낮을 수 있다는 것에 주목해야 한다.

이제, C_inj x C_det / (C_det + C_inj) 는, CMOS 설계에서 일반적으로 제어되는 것보다 이미 더 낮은 펨토 패럿 (fF) 과 동일하다고 가정한다. 그 목적이 주입된 100 개의 기본 전하들과 동일한 Q0 의 값을 갖는 것이라면, delta_V_inj = 100 x q / 1fF = 16 mV 이어야 한다.

이미저 (imager) 의 상이한 픽셀들의 비교기들은, 대략 10 mV 의, 그리고 이미저의 기술적 분산들, 온도 및 에이징 (aging) 때문에 픽셀 간에서 명백히 변하는, 임계 전압들의 변동들을 겪게 된다. 그에 따라, 불가능하더라도, 낮은 전하 Q0 을 제어하는 것이 매우 어렵다.

게다가, 셋업에서는, 특히 스위치들 (21 및 22) 의 Phi_1 및 Phi_2 커맨드들에 의해 부유 커패시턴스들이 존재한다. Phi_1 및 Phi_2 가 0 과 1.2V 사이에서 펄싱되고 부유 커패시턴스들이 또한 1 펨토 패럿으로 된다고 가정한다면, 주입된 부유 전하들은 1.2 x 1 fF/q, 즉, 7500 개의 주입된 기본 전하들이다.

종래 기술에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램은 작은 카운터-전하들 Q0 을 생성하기에 적합하지 않다. 제시된 본 발명은 작은 카운터-전하들 Q0 을 갖는 기능적 전기 회로 다이어그램을 제안하는 것을 목적으로 한다.

도 2a 는 본 발명에 따른 방사선 검출기의 전자 회로의 제 1 실시형태를 표현한다. 픽셀 (20) 의 전기 회로 다이어그램은 도 1 에 표현된 픽셀 (10) 의 전기 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 본 발명에 따르면, 주입 회로 (14) 는 감응성 엘리먼트 (11) 의 단자에 전하를 주입하기에 적합하다. 주입 회로 (14) 는 적어도 하나의 입력 단자 (E1) 와 하나의 출력 단자 (S) 사이에서 연장되고, 출력 단자 (S) 는 상기 감응성 엘리먼트 (11) 에 연결되기에 적합하다. 주입 회로 (14) 는 트리거 펄스의 영향 하에서 전하를 생성하기에 적합하다. 이 실시형태에 따르면, 주입 회로 (14) 는 입력 단자 (E1) 가 제 1 입력 전위 V_ing_1 에 연결될 때에는 제 1 전하를 그리고 입력 단자 (E1) 가 제 2 입력 전위 V_inj_2 에 연결될 때에는 제 2 전하를 주입하기에 적합하다. 전자 회로는, 평형 전위 V_equ 라고 지칭되는, 주입 회로 (14) 의 출력 전위 Vs 와 기준 전위 사이의 차이를 저장하여 제 2 전하가 제 2 입력 전위와 상기 평형 전위 V_equ 에 의존하도록 하는 수단을 포함한다. 이 예에서, 기준 전위는 비교기의 스위치오버 전위에 대응한다.

주입 회로 (14) 는 집적 노드 (B) 에 링크되고 전하 Qtot 를 전달하기에 적합하다. 픽셀 (20) 의 전자 회로는, 초기화 페이즈 동안, 집적 노드 (B) 가 V_equ 로 표시된 평형 전위에 도달할 때 스위치오버 전압에서 비교기 (12) 를 설정하는 수단, 및 비교기 (12) 의 스위치오버 전압을 저장하기에 적합한, 비교기 (12) 의 입력에 연결된 저장 수단을 더 포함한다.

도 2a 에서, 저장 수단은, 비교기 (12) 의 제 2 입력, 즉, 인버팅 입력에 링크된 제 2 커패시터 (200), 및 제 2 커패시터 (200) 가 링크되는 비교기 (12) 의 인버팅 입력과 비교기 (12) 의 출력 사이에 연결된 스위치 (I_3) 를 포함한다. 커패시턴스 C_L 의 커패시터 (200) 는 비교기 (12) 의 인버팅 입력에 대응하는 포인트 (C) 와 집적 노드 (B) 사이에 연결된다. 커패시터 (200) 는 집적 노드 (B) 에서의 전압 변동들이 무엇보다도 먼저 비교기 (12) 의 제 2 입력에 송신되도록 하기 위해 부유 커패시턴스들에 비해 충분히 높은 커패시턴스 C_L 을 가져야 한다.

이 제 1 변형에서, 주입 회로 (14) 는 제 1 전위 (V_inj_1) 또는 제 2 전위 (V_inj_2) 에 연결되기에 적합한 입력 단자 (E1) 를 포함한다. 이 주입 회로는 또한, 여기에서는 검출기 (11) 의 집적 노드 (B) 에 대응하는 출력 단자 (S) 를 포함한다.

입력 단자 (E1) 가 제 1 전위 (V_inj_1) 에 연결될 때, 주입 회로 (14) 는 제 1 전하 Q1 을 전달한다. 입력 단자 (E1) 가 제 2 전위 (V_inj_2) 에 연결될 때, 주입 회로 (14) 는 제 2 전하 Q2 를 전달한다.

제 1 초기화 페이즈에서, 주입 회로 (14) 의 입력 단자 (E1) 는 제 1 전위 V_inj_1 에 연결된다. 2 개의 스위치들 (21 및 22) 는 온 상태에 있다. 감응성 엘리먼트 (11) 의 단자들에서의 전압은 그에 따라 V_inj_1 과 동일하다. 스위치 (I_3) 도 또한 온 상태에 있다. 비교기 (12) 는 그의 스위치오버 전위 V_{comp_bascul} 로 클로즈된다. 스위치오버 전위는, 비교기 (12) 의 오프셋 이내로, 임계 전위 Vcomp 에 대응한다. 커패시터 (200) 의 커패시턴스 C_L 은 그에 따라 제 1 주입 전위 (V_inj_1) 와 비교기 (12) 의 스위치오버 전위 사이의 차이, 즉, (V_inj_1 - V_{comp_bascul}) 와 동일한 전압으로 충전된다. 스위치 (I_3) 는 그 후에 스위치 오프된다. "스위치 오프" 라는 용어는 스위치가 개방된다는 사실을 표시한다. 커패시터 (200) 상의 전하가 그 후에 고정된다.

따라서, 링크 커패시턴스 C_L 의 단자들에서의 전압은 제 1 전위 (V_inj_1) 및 비교기의 스위치오버 전위 (V_{comp_bascul}) 를 고려한 값으로 고정되고, 후자는 고정된 기준 전위에 비유될 수 있다. 사실상, 그 전압은 임계 전위 (비-인버팅 입력 전위) 및 비교기 (12) 의 오프셋에 의존한다. 집적 노드 (B) 의 전위가 제 1 주입 전위 V_inj_1 에 도달할 때마다, 비교기 (12) 의 인버팅 입력은 스위치오버 전위 V_{comp_bascul} 에 있다.

스위치 (I_3) 가 스위치 오프될 때, 커패시턴스는, 또한 주입 회로 (14) 의 출력 단자 (S) 의 전위인, 집적 노드에서의 전위와 기준 전위 V_{comp_bascul} 사이의 차이를 저장하는 수단을 구성한다. 출력 단자 (S) 와 집적 노드 (B) 는 동일하다는 것이 상기될 것이다.

초기화 페이즈의 끝에서, 커패시턴스의 단자들에 저장된 전위 차이는, 평형 전위 V_equ (이 예에서는 V_equ = V_inj_1 임) 라고 지칭되는, 인젝터의 출력에서의 전위와 기준 전위 V_{comp_bascul} 사이의 차이에 대응한다.

검출기 이용의 제 2 페이즈에서, 스위치들 (21 및 22) 이 초기에는 스위치 오프된다. 주입 전위 V_inj 가 그 후에 제 2 전위 V_inj_2 와 동일하게 되고, 여기서

이다.

제 2 주입 전위 V_inj_2 에서 주입 회로 (14) 의 노드 (A) 를 프리차지하기 위해 제 1 스위치 (21) 가 그 후에 펄스에 의해 활성화된다.

검출기 (11) 에서 상호작용이 발생할 때, 검출기에 의해 수집된 전하는 집적 노드 (B) 에서의 전위 V_B 를 변경시킨다. 집적 노드 (B) 에서의 전위가 주입 전위 V_inj_1 에 도달할 때마다, 비교기 (12) 의 입력 (C) 은 그의 스위치오버 전위에 있다. 카운터-전하 주입 사이클이 트리거링된다: 비교기 (12) 의 입력 (C) 의 전위가 스위치오버 전위 V_{comp_bascul} 을 하회할 때, 스위치 (22) 는 Phi_2 의 펄스에 의해 스위치 온된다. 제 2 전하 Q2 가 그 후에 집적 노드 (B) 상에 주입된다. 집적 노드 (B) 상에 그리고 그에 따라 감응성 엘리먼트 (11) 상에 주입된 카운터-전하들의 양 Q2 는 다음과 같다.

따라서, 제 2 전하는 주입 회로 (14) 의 제 2 입력 전위 V_inj_2, 및 주입 회로 (14) 가 제 1 전하 Q1 을 전달하는 동안 저장된 출력 전위 V_inj_1 에 의존한다.

주입 커패시턴스 C_inj 의 커패시터 (143) 및 2 개의 스위치들 (21 및 22) 에 의해 형성된 어셈블리는 스위칭된 커패시턴스들을 갖는 저항으로서 고려될 수 있다: 전달된 전하의 양은 입력 전위 (V_inj_1 또는 V_inj_2) 와 출력 전위 사이의 전위 차이에 비례한다.

프리차지 및 주입 사이클은 필요한 만큼, 다시 말해, 노드 (B) 에서의 전위가 평형 전위 V_equ 에 도달하거나 그 평형 전위를 초과할 때까지 복수회 반복되고, 후자는 이 실시형태에서 V_inj_1 과 동일하며, 부유 전하들의 영향이 무시되었다. 환언하면, 주입 회로 (14) 는 집적 노드 (B) 에서의 전위의 값의 함수로서 전하들을 주입하고, 주입 회로 (14) 의 스위치들 (21, 22) 은, 상호작용시 검출기에 의해 수집된 전하의 양에 의존하여, 복수회 활성화된다. 이들 사이클들은 수집된 총 전하를 추정하도록 카운터 (13) 에서 카운트된다.

커패시터 (200) 의 도입은 비교기 (12) 의 스위치오버 전압의 변동들을 극복할 수 있게 한다. 그 도입은 또한 비교기 (12) 의 스위치오버 전위와는 독립적으로 감응성 엘리먼트 (11) 의 동작 전위 V_B 를 선택할 수 있게 하고, 이것은 특히 감응성 엘리먼트 (11) 및 비교기 (12) 가 동일한 동작 전위 최적도들을 갖지 않을 때 유리하다.

그에 반해, 전자 회로의 부유 커패시턴스들의 존재는 원하는 전하들 Q2 의 훨씬 더 많은 주입을 유발한다.

의도적인 주입의 부존재시, 다시 말해 제 2 주입 전위 V_inj_2 가 제 1 주입 전위 V_inj_1 과 동일하게 되도록 선택되는 경우, 부유 커플링들이 부유 주입 Qpar 을 생성한다. 따라서, 스위치들 (21 및 22) 의 각각의 주입 사이클시에, delta_V_inj = 0 인 동안 집적 노드 (B) 상에 양 Qpar 이 주입된다. 그 결과, 집적 노드 (B) 의 전위는 Qpar 이 포지티브인 경우에는 포지티브로 향하고, Qpar 이 네거티브인 경우에는 네거티브로 향한다.

제 2 실시형태에 따르면, 그 목적은 검출기의 동작 동안, 각각의 사이클시에, 주입된 전하들의 양을 제어하기 위해, 부유 전하들의 영향을 극복하는 것이다. 이 실시형태에 따르면, 초기화 페이즈 동안, 제 1 전하들 Q1 의 다수의 주입들이 연속하여 수행된다.

각각의 주입시에, 부유 전하들의 양 Qpar 이 집적 노드 (B) 에 주입되고, 그 양은 포지티브이거나 네거티브이다. 다음 주입시, 집적 노드 (B) 의 전위가 제 1 전위 V_inj_1 에 비해, 다시 말해, 포인트 (A) 의 프리차지 전위에 비해 포지티브 (각각, 네거티브) 로 되었다면, 스위치 (22) 가 스위치 온할 때, 포지티브 전하 Q_echap (각각, 네거티브) 는 집적 노드 (B) 의 전위의 성장 (각각, 붕괴) 에 대항하기 위해 B 로부터 탈출하여 A 로 간다. 집적 노드 (B) 로부터 탈출하여 포인트 (A) 로 간 전하들은 집적 노드 (B) 의 전압이 증가 (각각, 감소) 함에 따라 모두 더 커진다.

부유 커플링 커패시턴스들의 존재시, V_equ 로 표시되는 평형 전위가 인젝터의 출력 (S) 에 반드시 존재하고, 이에 대해 부유에 의한 전하들 Qpar 의 유입은 스위치 (22) 가 온 상태에 있을 때 전하들 Q_echap 의 탈출과 동일하다. 이 평형 전위에 도달될 때, 주입된 전하는 0 (nil) 이고 부유 전하들 때문에 변동하지 않는다. 주입된 전하가 0 이라는 표현은 전하가 미리 결정된 임계치를 하회한다는 것을 의미한다는 것으로 이해되어야 하고, 그 미리 결정된 임계치의 하회시에는 전하의 주입이 무시해도 될 정도인 것으로 고려된다.

주입된 제 1 전하 Q1 은 다음 관계로 표현될 수 있다:

Q1 = (V_inj_1 - Vs)x(C_inj x C_det)/(C_det + C_inj) + Qpar,

Vs 는 인젝터의 출력 전위에 대응한다 (V_S = V_B).

Vs 가 평형 전위 V_equ 에 도달할 때, Q1 = 0 이고, 그에 따라

Qpar = - (V_inj_1 - Vequ)x(C_inj x C_det)/(C_det + C_inj) 이다.

이러한 평형 전위의 확립을 고려하여, 회로의 동작 원리는 다음 단계들을 포함하는 초기화 페이즈를 포함한다:

제 1 전위로의 주입 회로의 입력 단자의 연결,

주입 회로의 출력 단자 상의 제 1 전하의 주입,

평형 전위 (V_equ) 라고 지칭되는, 주입 회로 (14) 의 출력 전위 (Vs) 와 기준 전위 V_ref 사이의 차이의 저장, 이 저장은 바람직하게는 주입 회로에 의해 전달된 상기 제 1 전하가 미리 결정된 임계치를 하회할 때 수행됨,

필요하다면, 트리거 전위로의 집적 노드의 설정,

인젝터가 집적 노드의 전위와 트리거 전위 사이의 차이의 함수로서 제 2 전하를 전달하도록, 제 2 전위로의 주입 회로의 입력 단자의 연결.

이 실시형태에 따르면, 기준 전위 V_ref 는, 비교기의 스위치오버 전위 V_{comp_bascul} 에 대응하는, 고정된 전위이다.

그에 따라 정의된 초기화 페이즈의 목적은 모든 부유들을 고려하고 이들을 상쇄시키는 것이다. 주입 전위 V_inj 는 값 V_inj_1 로 주어진다. 환언하면, 주입 회로 (14) 의 입력 단자 (E1) 는 제 1 전위 V_inj_1 에 연결되어, 집적 노드 (B) 에 제 1 전하 Q1 을 주입하도록 한다. 스위치 (I_3) 는 온 상태에 있다. 비교기 (12) 의 입력 (C) 은 그의 스위치오버 전위 V_{comp_bascul} 에 있다, 다시 말해 V_C 는 V_{comp_bascul} 과 동일하다. 스위치들 (21 및 22) 은, 이전에 설명된 평형 전위 V_equ 에 도달하도록, 주입 회로 (14) 의 출력 전위에 또한 대응하는, 집적 노드 (B) 의 전위에 대해 충분한 횟수로 연속하여 활성화된다.

이론상, 2 개의 스위치들 (21 및 22) 의 폐쇄 및 개방 사이클들의 수가 증가할수록, 집적 노드 (B) 에서의 전위가 점근적으로 평형 전위 Vequ 에 근접하게 된다. 통상적으로, 대략 50 μs 의 지속기간을 통해, 펄스들이 10 회와 100 회 사이로 반복된다. 주입된 전하가 0 인 것으로 고려될 때 평형 전위 V_equ 에 도달되고, 집적 노드 (B) 의 전위가 그 후에 V_equ 와 동일하게 된다. 그 순간에, 평형 전위 V_equ 는 2 개의 연속적인 전하 주입들 사이에서 더 이상 변화하지 않는다.

전자 회로는, 미리 결정된 수의 트리거 펄스들 후에, 이 예에서는 비교기 (12) 의 스위치오버 전위에 대응하는, 기준 전위 V_ref 와 평형 전위 V_equ 사이의 전위 차이를 저장하는 수단을 포함한다. 실제로, 평형 전위는 수용가능한 에러 이내로 그 평형 전위에 도달된다고 추정될 때 저장된다. 그 평형 전위에 도달될 때, 주입 회로의 출력 전위는 더 이상 상당히 변화하지 않는다: 각각의 전하 주입시에 전달된 전하는 그 후에, 미리 결정된 임계치 이내로 0 이다. 트리거 펄스들의 미리 결정된 수는 경험적으로, 또는 시뮬레이션들에 의해 결정된다.

초기화 페이즈는, 평형 전위 V_equ 라고 지칭되는, 주입 회로 (14) 의 출력 전위 Vs 와 기준 전위 V_ref 사이의 차이의, 링크 커패시턴스 C_L 의 커패시터 (200) 의 단자들에의, 저장에 의해 완료된다. 이 저장은 커패시터 (200) 상의 전하가 고정되고 V_equ - V_{comp_bascul} 과 동일하게 되도록, 스위치 (I_3) 를 개방하는 것에 의해 획득된다. 이 전하는 비교기 (12) 의 스위치오버 전압의 변동들뿐만 아니라, 부유 커플링들에 링크된 집적 노드 (B) 의 평형 전압을 고려한다.

회로의 나머지 동작은 이전에 제시된 경우와 동일하다: 전하 주입 회로 (14) 의 입력 단자 (E1) 가 제 2 전위 V_inj_2 에 연결되어, 각각의 전하 주입시에, 전하 주입 회로 (14) 가 제 2 전하 Q2 를 주입하도록 하고,

Q2 = (V_inj_2 - Vequ)x(C_inj x C_det)/(C_det + C_inj) + Qpar 이며,

여기서 Qpar 은 부유 전하를 표현한다.

이제

Qpar = - (V_inj_1 - Vequ) x (C_inj x C_det)/(C_det + C_inj) 이다.

따라서

Q2 = (V_inj_2 - V_inj_1)x(C_inj x C_det)/(C_det + C_inj) 이다.

주입된 카운터-전하들의 양 Q0 = Q2 가 Qpar 과는 독립적이라는 것에 주목한다.

집적 노드에서의 전위가 평형 전위 V_equ 로부터 벗어나고, 그에 따라 비교기 (12) 가 그의 스위치오버 전위에 있을 때마다, 카운터-전하 주입 사이클이 트리거링되고, 스위치들 (21 및 22) 이 작동된다. 전하 Q2 가 그 후에 집적 노드 (B) 상에 주입된다. 프리차지 및 주입 사이클은 필요한 만큼, 다시 말해, 노드 (B) 에서의 전위가 평형 전위 V_equ 에 도달할 때까지 복수회 반복된다. 이들 사이클들은 카운터에서 카운트된다. 이 실시형태에 따르면, 하회시에 전하들의 주입이 지시되는 전위에 대응하는 트리거 전위가 평형 전위 V_equ 에 대응한다는 것에 주목한다.

초기화 페이즈는 커플링 부유들의 영향을 자동적으로 제거할 수 있게 한다. 그 초기화 페이즈는 픽셀 상에서 직면하게 될 수 있는 변동들, 즉, 기술적, 열적, 구동 변동들뿐만 아니라, 에이징으로 인한 변동들에 대해 적응할 수 있게 한다.

따라서, 비교기의 각각의 스위치오버시에 주입된 카운터-전하가 제어되고, 후자는 V_inj_1 및 V_inj_2 를 설정하는 것에 의해 조정될 수 있다.

예를 들어, 주변 온도가 변할 때, 또는 주기적으로 초기화 페이즈가 반복되어 에이징에 대해 보호할 수 있다.

도 2b 의 픽셀 (20') 에 대해 표현되는, 이 실시형태의 변형에 따르면, 주입 회로 (14) 는 다음 사이에서 스위치되기에 적합한 입력 단자 (145) 를 포함한다:

베이스 전위 Phi_inj_0 과 Phi_inj_1 과 동일한 제 1 입력 전위,

또는

베이스 전위 Phi_inj_0 과 Phi_inj_2 와 동일한 제 2 입력 전위.

게다가, 주입 회로 (14) 는 고정된 공급 전위 V_inj 에 연결된다. 입력 단자 (145) 가 베이스 전위 Phi_inj_0 에 링크되는 동안, 주입 커패시턴스 C_inj 를 프리차지하도록, 스위치 (21) 를 작동시키는 것에 의해 전하의 주입이 획득된다. 커패시턴스 C_inj 가 프리차지될 때, 스위치 (21) 가 스위치 오프된 후에 스위치 (22) 가 스위치 온된다; 입력 단자 (145) 가 그 후에 제 1 전위 Phi_inj_1 에 링크되어, 집적 노드 (B) 에 대응하는, 주입 회로 (14) 의 출력 (S) 에서의 제 1 전하 Q1 의 주입을 가능하게 한다.

Q1 = (V_inj - Vs)x(C_inj x C_det)/(C_det + C_inj) + Qpar

+ (Phi_inj_1 - Phi_inj_0) x (C_inj x C_det)/(C_det + C_inj).

초기화 페이즈 동안, 앞선 실시형태에서처럼, 출력 전위 Vs 가 평형 전위 V_equ 에 도달할 때까지, 제 1 전하들 Q1 의 복수의 주입들이 수행된다. 그 순간에, 미리 결정된 임계치를 하회하는, 주입된 제 1 전하 Q1 은 0 인 것으로 고려된다. 인젝터의 출력에서의 (다시 말해 집적 노드 (B) 에서의) 평형 전위 V_equ 와 기준 전위 V_ref 사이의 차이를 커패시턴스 C2 의 단자들에 저장하도록 스위치 (I_3) 가 그 후에 스위치 오프되고, 후자는 비교기 (12) 의 스위치오버 전위 V_{comp_bascul} 에 대응한다.

이 초기화 페이즈의 끝에서, 입력 단자 (145) 는 베이스 전위 Phi_inj_0 과 제 2 전위 Phi_inj_2 사이에서 스위치되어, 주입 회로 (14) 가 제 2 전하 Q2 를 다음과 같이 생성하기에 적합하다.

Q2 = (V_inj - Vequ)x(C_inj x C_det)/(C_det + C_inj) + Qpar

+ (Phi_inj_2 - Phi_inj_0) x (C_inj x C_det)/(C_det + C_inj)

이전에 관측된 바와 같이, Vs = V_equ 일 때 Q1 = 0 인 것을 안다면,

Q2 = (Phi_inj_2 - Phi_inj_1)x(C_inj x C_det)/(C_det + C_inj) 이다.

주입된 카운터-전하들의 양 Q0 = Q2 가 Qpar 과는 독립적이라는 것에 주목한다.

앞선 예에서처럼, 하회시에 전하들의 주입이 지시되는 전위에 대응하는 트리거 전위가 평형 전위 Vequ 에 대응한다.

스위치들 (21, 22 및 I_3) 은 전혀 완벽하지 않다. 이들은 스위치 오프될 때 누설 전류들을 갖는다. 스위치들 (21 및 22) 의 경우, 누설 전류들이 감응성 엘리먼트 (11) 로부터의 전류에 부가된다. 감응성 엘리먼트 (11) 그 자체는 스위치들의 누설 전류들보다 일반적으로 더 큰 누설 전류를 갖는다. 이들 누설 전류들은 오프셋 캘리브레이션들에 의해 제거될 수 있다. 스위치들 (21 및 22) 의 누설 전류들은 그에 따라 동시에 다루어진다.

그에 반해, 스위치 (I_3) 의 누설 전류들은 포인트 (C) 에, 그에 따라 커패시터 (200) 의 포일 (foil) 들 중 하나 상에 축적된다. 이들 누설 전류들은 초기화 페이즈 동안 커패시터 (200) 에 축적된 전하의 값을 조금씩 변경시킨다. 카운터-전하들의 값의 드리프트가 수용불가능하게 될 때, 초기화 사이클은 재론칭되어야 한다. 초기화 사이클들을 가능한 한 멀리 이격시키는 것이 바람직하기 때문에, 스위치 (I_3) 의 누설 전류를 가능한 한 감소시키는 것에 모든 관심이 있다.

도 3 은 본 발명에 따른 방사선 검출기에서의, 도 2a 에 제시된 제 1 변형의 다른 실시형태의 픽셀 (30) 의 전기 회로 다이어그램을 표현한다. 픽셀 (30) 의 전기 회로 다이어그램은 도 2a 에 표현된 픽셀 (20) 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 스위치 (I_3) 는 게이트 (G), 소스 (S), 드레인 (D) 을 포함하는 MOS 타입의 트랜지스터이다. 소스 (S) 및 드레인 (D) 은 2 개의 단자들을 형성한다. 제 1 단자 (이 예에서는 소스) 는 비교기 (12) 의 제 2 입력에 연결되고, 제 2 단자 (이 예에서는 드레인) 는 비교기 (12) 의 출력에 연결된다. 소스 및 드레인의 지정들은 증폭기의 피드백-모드 MOS 트랜지스터에 대해 역으로 될 수도 있다는 것에 주목해야 한다.

소스 (S) 상의 누설은 소스-드레인 전압에 의존하는 누설로부터 유래할 수 있다. 이 전압은 초기화 페이즈의 끝에서 0 이지만, 그 후에, 소스 전위, 다시 말해 비교기 (12) 의 입력 전위가 아주 조금 이동하는 경우, 드레인 전위, 다시 말해 비교기 (12) 의 출력 전위는, 그에 반해, 검출된 광전하들의 함수로서 많이 이동한다. 누설은 또한 소스-기판 전압에 의존하는 누설로부터 유래할 수 있다.

도 4 는 본 발명에 따른 방사선 검출기에서의 픽셀 (40) 의 전기 회로 다이어그램의 다른 변형을 표현한다. 픽셀 (40) 의 전기 회로 다이어그램은 도 3 에 표현된 픽셀 (30) 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 그 전기 회로 다이어그램은 또한, 스위치 (I_3) 의 드레인 (D) 과 비교기 (12) 의 출력 사이에 연결된 스위치 (I_4), 스위치 (I_3) 의 드레인 (D) 과 고정된 전압 사이에 연결된 커패시터 (C2), 스위치 (I_3) 의 소스 (S) 와 드레인 (D) 사이에 연결된 커패시터 (C3) 를 포함한다.

이 변형은 스위치 (I_3) 의 누설 전류를 감소시킬 수 있게 한다. 초기화 페이즈 동안, 스위치들 (I_3 및 I_4) 은 온 상태로 유지된다. 동작은 도 2a 에 대응하는 동작에 대해 변화되지 않은 채로 유지된다. 초기화 페이즈의 끝에서, 스위치들 (I_3 및 I_4) 은 스위치 오프된다. 바람직하게는, 스위치 (I_3) 는 스위치 (I_4) 전에 스위치 오프된다. 스위치 (I_3) 가 스위치 오프되기 전에, 스위치 (I_3) 를 형성하는 MOS 타입의 트랜지스터의 소스 및 드레인 전압들은 동일하다. 스위치 (I_3) 를 스위치 오프시키는 것은, 비교기 (12) 의 셋업을 인테그레이터 (integrator) 셋업으로 변환시키고, 집적 커패시터는 C3 이다. 스위치 (I_3) 를 스위치 오프시키는 것에 의해 C 에 주입된 스위치 (I_3) 의 부유 전하 Qpar 은 그에 따라 집적 커패시터 (C3) 상에 주로 저장된다. 스위치 (I_3) 의 부유 전하 Qpar 은 그에 따라 노드 C 에서 어떠한 외란도 거의 생성시키지 않는다. 노드 D 에서 생성된 외란에 대해, 그의 값은 -Qpar/C3 이다. 부유 전하인 스위치 (I_3) 의 부유 전하 Qpar 은 그에 따라 낮고, 노드 D 의 외란은 그에 따라 또한 낮지만, 노드 C 에서보다는 명백히 더 높다. C 와 D 사이의 전압들의 차이에 의존하는 스위치 (I_3) 의 소스-드레인 누설 전류는 그에 따라 또한 낮다.

I_4 가 스위치 오프될 때, 노드 D 에 주입된 부유 전하는 C2 상에 저장된다. C2 의 커패시턴스가 충분히 크게 선택되었다면, 노드 D 의 전압의 변동이 작고, C 와 D 사이의 전압들의 차이가 낮게 유지된다. 스위치 (I_3) 의 소스-드레인 누설 전류는 그에 따라 낮게 유지된다.

도 5 는 본 발명에 따른 방사선 검출기에서의 픽셀 (50) 의 전기 회로 다이어그램의 다른 변형을 표현한다. 픽셀 (50) 의 전기 회로 다이어그램은 도 4 에 표현된 픽셀 (40) 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 스위치 (I_3) 를 형성하는 MOS 트랜지스터는 기판 (Sub) 상에 생성되고, 기판 (Sub) 은 스위치 (I_3) 의 드레인 (D) 에 연결된다. 초기화 페이즈의 끝은, V_{comp_bascul} 과, 포인트 (D) 에서의, 비교기 (12) 의 제 2 입력에서의 전압들 사이의 사실상의 균일성 (virtual equality) 을 보장한다. 스위치 (I_3) 의 소스 (S) 와 드레인 (D) 사이의 전압이 감소되고, 그에 따라 스위치 (I_3) 에서의 누설 전류들이 감소된다. 드레인 (D) 으로의 스위치 (I_3) 의 기판 (Sub) 의 연결은 스위치 (I_3) 의 소스-기판 전압이 사실상 0 인 것을 보장한다. 이 때문에, 소스-기판 누설 전류가 제한된다.

커패시터 (C2) 로의 스위치 (I_3) 의 기판 (Sub) 의 연결의 구현은, MOS 트랜지스터들의 (그리고 그에 따라 스위치 (I_3) 의) 생성을 위해 채용된 기술적 방법이 MOS 스위치 (I_3) 의 기판 (Sub) 이 원하는 대로 연결되게 한다는 것을 전제로 하는 것에 주목해야 한다. P MOS 가 이용되는 경우, 그것은 일반적으로 어떠한 문제도 제기되지 않는다. 그럼에도 불구하고, N MOS 가 이용되는 경우에는, 이용된 기술적 방법에 의존하는 설계 룰들은 때때로 이러한 연결을 방해한다. N 또는 P MOS 의 선택은, 원하는 비교기 (12) 의 스위치오버 전압에 또한 의존한다.

도 6 은 본 발명에 따른 방사선 검출기에서의 픽셀 (60) 의 전기 회로 다이어그램의 다른 실시형태를 표현한다. 본 발명에 따르면, 주입 회로 (14) 는 감응성 엘리먼트 (11) 가 링크되는 집적 노드 (B) 에 링크된다. 주입 회로 (14) 는 제 1 전하 Q1 또는 제 2 전하 Q2 를 전달하기에 적합하다. 비교기 (12) 는 그의 포지티브 단자에서 집적 노드 (B) 에 링크된다. 픽셀 (60) 의 전자 회로는, 집적 노드가 평형 전위에 도달할 때 임계 전위 V_comp 에서 비교기 (12) 의 인버팅 입력을 설정하는 수단, 및 비교기 (12) 의 스위치오버 전압을 저장하기에 적합한, 비교기 (12) 의 입력에 연결된 저장 수단을 더 포함한다.

도 2a 에서처럼, 저장 수단은, 비교기 (12) 의 입력에 링크된 커패시터 (201), 및 커패시터 (201) 가 링크되는 비교기 (12) 의 입력과 비교기 (12) 의 출력 사이에 연결된 스위치 (I_3) 를 포함한다. 커패시터 (201) 는, 비교기 (12) 의 네거티브 단자와 고정된 전압, 예를 들어, 전기 그라운드 사이에 연결된다.

초기화 페이즈 동안, 스위치 (I_3) 는 온 상태에 있다. 주입 회로 (14) 의 스위치들 (21 및 22) 은, 집적 노드에서의 전위가 평형 전위 V_equ 에 도달할 때까지, 집적 노드 (B) 에서의 제 1 전하들 Q1 을 연속적으로 주입하도록 활성화된다. 집적 노드 (B) 의 전위는 더 이상 변화하지 않는다, 다시 말해, 스위치들 (21 및 22) 이 활성화되는 경우, 주입된 전하는 미리 결정된 임계치 이내로 무시해도 될 정도이다.

비교기 (12) 의 포지티브 단자의 전위에 대응하는, 집적 노드 (B) 의 평형 전위 V_equ 는, 이 비교기의 네거티브 단자에서 오프셋 이내로 된다.

스위치 (I_3) 는 그 후에 스위치 오프된다. 커패시터 (201) 는 그 후에, 상기 제 1 전하가 미리 결정된 임계치를 하회할 때, 평형 전위 V_equ 라고 지칭되는, 주입 회로 (14) 의 출력 전위 Vs 와 기준 전위 V_ref 사이의 차이를 저장할 수 있게 한다. 이 예에서, 고정된 기준 전위는 그라운드이다.

앞선 예에서처럼, 스위치오버 전위는 평형 전위 V_equ 에 대응한다.

도 2a 내지 도 6 에 제시된 변형에 의하면, 비교기 (12) 의 스위치오버 전위 V_{comp_bascul} 은 고정되고, 집적 노드 (B) 에서의 평형 전위 V_equ 는 비교기 (12) 의 스위치오버 전압 V_{comp_bascul} 과는 상이하다.

도 6 에 제시된 변형에 의하면, 비교기 (12) 의 임계 전압 V_comp 는 가변되고, 집적 노드에서의 평형 전위 V_equ 에 따라 조정된다.

양쪽 경우들에서, 커패시터는 집적 노드 (B) 에서의 평형 전위 V_equ 와 기준 전위 사이의 차이를 저장할 수 있게 하고, 후자는:

도 2a 내지 도 5 에 제시된 변형에서는 전위 V_{comp_bascul} 이고,

도 6 에 제시된 변형에서는 그라운드이다.

도 2a, 도 2b, 도 3, 도 4, 도 5 및 도 6 에 제시된 변형들에서, 인젝터의 출력 전위가 평형 포인트에 도달하기 위해 초기화 페이즈 동안 주입된 전하들의 양은, 주입 회로 (14) 의 출력과 주입 회로 (14) 의 입력 단자 (141 또는 Phi_inj_1) 사이의 전위 차이에 의존한다.

도 2a 내지 도 6 에서, 이용 페이즈 동안, 전하들의 각각의 주입시에 주입된 전하의 양은, 주입 회로 (14) 의 출력과 주입 회로 (14) 의 입력 단자 (141 또는 Phi_inj_1) 사이의 전위 차이에 또한 의존하다. 그러나, 그것은 도 7 에서는 그렇지 않다. 사실상, 그 도면에서 설명된 변형에서, 전하 주입 회로는 2 개의 입력들을 포함하고, 주입된 전하는 그의 입력들 각각의 전위 차이들에 의존한다. 초기화 페이즈 동안, 입력 단자는 출력 단자에 링크되는 반면, 이용 페이즈 동안, 출력 단자는 입력 단자가 아니라 집적 노드에 링크된다.

이용 페이즈 동안, 전하들의 주입이 출력 전위와는 독립적이라는 사실은, 주입 회로의 출력이 집적 노드에 연결될 때 출력 전위의 변동을 극복할 수 있게 한다.

도 7 은 본 발명에 따른 방사선 검출기에서의 픽셀 (70) 의 전기 회로 다이어그램의 변형을 표현한다. 픽셀 (70) 의 전기 회로 다이어그램은 도 1 에 표현된 픽셀 (10) 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 본 발명에 따르면, 그리고 도 2a 에 제시된 변형에서처럼, 집적 노드 (B) 에 링크된 주입 회로 (14) 는 전하 Qtot 를 전달하기에 적합하다. 이 주입 회로는 제 1 주입 회로 (14₁) 및 제 2 주입 회로 (14₂) 를 포함한다.

특허 출원 FR2977413 에서 설명된 제 1 주입 회로 (14₁) 는 출력 포인트 (S) 에 포지티브 전하를 전달할 수 있게 한다. 그 제 1 주입 회로는, 포지티브 펄스들 Phi1₁ 의 생성기에 링크된, p 타입의, 2 개의 MOS 트랜지스터들 (21₁ 및 22₁) 을 포함한다. 펄스 Phi1₁ 은 제 1 주입 회로 (14₁) 의 주입 노드 (A₁) 를 프리차지할 수 있게 한다. 트랜지스터 (22₁) 는 출력 포인트 (S) 에 전하를 주입하도록, 펄스 Phi2₁ 에 의해 활성화되기에 적합하다. 펄스 생성기의 피크 전위 Phi_2₁ 은 입력 (E) 의 전위에 대응한다.

주입 회로 (14₂) 는 출력 포인트 (S) 에 네거티브 전하를 전달하기 위한 유사한 회로이다. 제 2 주입 회로에서, MOS 트랜지스터들 (21₂ 및 22₂) 은 n 타입의 트랜지스터들이라는 것에 주목해야 한다. 펄스 Phi1₂ 는 제 2 주입 회로 (14₂) 의 주입 노드 (A₂) 를 프리차지할 수 있게 한다. 트랜지스터 (22₂) 는 출력 포인트 (S) 에 전하를 주입하도록, 펄스 Phi2₂ 에 의해 활성화되기에 적합하다. 펄스 생성기의 피크 전위 Phi_2₂ 는 입력 (E) 의 전위에 대응한다.

저장 수단은 커패시터 (Cmem) 를 포함하고, 그의 제 1 단자는 노드 (E) 에 연결되고 그의 제 2 단자는 기준 전위에 연결된다. 저장 수단은 또한, 노드 (E) 와 출력 포인트 (S) 사이에 연결된 스위치 (I_1) 를 포함한다. 노드 (E) 는 스위치 (I_1) 가 온 상태에 있을 때 집적 노드 (B) 와 등가이다.

트랜지스터들 (22₁ 및 22₂) 은 포화 모드에서 바이어스된다는 것에 주목한다: 이들이 출력 포인트 (S) 에서의 전위에 의존하지 않는 전하. 게다가, 2 개의 주입 회로들 (14₁ 및 14₂) 은 동일한 입력 단자 (E) 를 포함한다. 제 1 및 제 2 주입 회로들 (14₁ 및 14₂) 에 의해 각각 주입된 전하들이 상쇄되는 E 의 소정 전위가 존재한다.

주입 회로들 (14₁ 및 14₂) 은 동기적으로 활성화된다. 이를 위해, 도 7 에 표현된 전자 회로는 또한, 초기화 페이즈 동안 비교기 (12) 의 출력과는 독립적으로 일련의 전하 주입들을 트리거링하도록 하는 제어 회로 (15) 를 포함한다.

초기화 페이즈 동안, 스위치 (I_1) 는 온 상태에 있다. 따라서, 인젝터의 출력 전위 V_S 는 입력 전위 V_E 와 동일하다 (V_S = V_E). 집적 노드 (B) 와 인젝터의 출력 사이에 놓인 스위치 (I_2) 는 우선적으로 오프 상태에 있다.

초기화 페이즈는 주입 회로들 (14₁ 및 14₂) 을 수회 작동시키는 것으로 이루어진다. 각각의 주입시에, 주입 노드 (S) 는 전하 Qtot₁ = C x (Vg1 - V_S) + C2 x (Vg2 - V_S) + Qpar 을 수신한다. 주입된 전하 Qtot₁ 은 V_S 의 값에 의존한다:

Vs > (C x Vg1 + C2 x Vg2 + Qpar)/(C+C2) 이면, Qtot₁<0 이고, V_S 가 감소한다;

Vs < (C x Vg1 + C2 x Vg2 + Qpar)/(C+C2) 이면, Qtot₁>0 이고, V_S 가 증가한다;

Vs = (C x Vg1 + C2 x Vg2 + Qpar)/(C+C2) 이면, Qtot₁=0 이고, V_S 가 일정하다.

초기화 페이즈의 끝에서, 평형 값 V_equ 는 다음과 같이 획득된다.

V_equ = (C x Vg1 + C2 x Vg2 + Qpar)/(C+C2)

이 값은 부유들 또는 임의의 열적 드리프트를 고려한다.

출력 전위 V_S 는 그 후에 평형 전위 V_equ 에 도달하고, 그 평형 전위는 스위치 (I_1) 를 스위치 오프시키는 것에 의해 커패시터 (Cmem) 의 단자들에 저장될 수 있다. 따라서, 커패시터는, 평형 전위와 기준 전위, 이 경우에서는 그라운드 사이의 전위 차이를 저장하기에 적합한 저장 수단을 형성한다.

초기화 페이즈의 끝에서, 스위치들 (I_2 및 I_3) 은 스위치 온된다. 따라서, V_B = V_S = V_{comp_bascul} 이다. 스위치 (I_3) 는 그 후에 스위치 오프된다.

동작 페이즈 동안, 트랜지스터 (21₁ 또는 21₂) 의 제어들 (Vg1, Vg2) 중 하나가 조정되어, 인젝터 (14) 가, 출력 전위 V_S 와는 독립적인, 0 이 아닌 전하 Qtot₂ 를 주입한다.

따라서, 동작 페이즈 동안, 주입된 전하는 평형 전위 V_equ 및 적절히 변경된 커맨드 전위 (Vg1, Vg2) 에 단지 의존한다. 각각의 커맨드 (Vg1) (각각, Vg2) 는 주입 회로 (14₁) (각각, 14₂) 의 입력 단자를 구성한다.

이전에 설명된 바와 같이, 초기화 페이즈 동안, 출력 노드 (S) 에서의 전압은 그의 평형 값을 찾기 위해 전개되도록 놓여진다. 이 평형 상태가 획득되도록 하기 위해, 감응성 엘리먼트 (11) 는 이 노드 (S) 에 전류를 전달하지 않을 필요가 있다. 도 7 에 설명된 변형의 경우, 이것은 이 초기화 페이즈 동안 스위치 (I_2) 를 스위치 오프시키는 것에 의해 우선적으로 획득된다. 도 2a 내지 도 6 에 설명된 변형들의 경우들에 대해, 기본 솔루션은 감응성 엘리먼트 (11) 가 감응적인 방사선을 겪게 되지 않을 때의 순간에 초기화 페이즈를 수행하는 것으로 이루어진다. 이것은 펄싱된 X-선 방출 튜브들이 이용될 때 특히 방사선에서 가능하다. 2 개의 연속적인 이미지들에 대응하는 2 개의 방사 페이즈들 사이에는, 초기화를 행하는데 활용될 수 있는 다크니스 (darkness) 페이즈가 존재한다.

그럼에도 불구하고, 일부 적용들의 경우에는, 방사가 연속적이다. 연속적인 X-선 방출 튜브들이 이용될 때 방사선에서 그러한 경우가 있다. 또한, 가시 광선 또는 적외선 방사의 검출기에 대해서도 그러한 경우가 있다. 더욱이, 다크니스 페이즈에서조차도, 상쇄되지 않은 감응성 엘리먼트 (11) 로부터의 전류가 생긴다. 예를 들어, 검출기 그 자체로 인한 것 또는 감광성 엘리먼트를 커버하는 섬광 층과 같은 다른 엘리먼트로 인한 것일 수 있는 스트리킹 (streaking) 이 존재할 때 그러한 경우가 있다.

감응성 엘리먼트 (11) 로부터의 전류는 그에 따라 초기화 페이즈 동안 중단되어야 한다.

도 8 은 본 발명에 따른 방사선 검출기에서의 픽셀의 전기 회로 다이어그램의 다른 변형을 표현한다. 픽셀 (80) 의 전기 회로 다이어그램은 도 2a 에 표현된 픽셀 (20) 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 도 8 에서, 전자 회로는 감응성 엘리먼트 (11) 와 집적 노드 (B) 사이에 연결된 스위치 (I_5) 를 포함한다. 이와 마찬가지로, 그것은 도 2b, 도 3, 도 4, 도 5, 도 6 및 도 7 에 표현된 픽셀들 (20', 30, 40, 50, 60 및 70) 의 전기 회로 다이어그램들에서 감응성 엘리먼트 (11) 와 집적 노드 (B) 사이에 스위치 (I_5) 를 완전히 연결할 수 있다.

초기화 페이즈는 스위치 (I_5) 에 의한 집적 노드 (B) 로부터의 감응성 엘리먼트 (11) 의 연결해제의 예비 단계를 포함한다. 초기화 페이즈 동안, 스위치 (I_5) 가 개방된다. 스위치 (I_5) 가 개방되는 동안 조명에 의해 생성된 전하들이 유실되지 않는다는 것에 주목해야 한다. 스위치 (I_5) 의 폐쇄 후에, 전하들은 감응성 엘리먼트 (11) 의 커패시턴스 상에 축적되고, 초기화 페이즈의 끝 후에 집적 노드 (B) 로 리턴할 것이다.

유리하게는, 감응성 엘리먼트 (11) 및 스위치 (I_5) 는, 문헌에서 "핀치 다이오드 (pinched diode)" 라고 지칭되는 다이오드로 대체될 수 있다. 또한, 연속적인 방사 모드에서 동작할 수 있게 하기 위해, 문헌에서 전송 게이트라고도 또한 지칭되는, 출력 트랜지스터가 제공된 핀치 다이오드를 이용할 수 있다. 이러한 핀치 다이오드는 다수의 이점들을 갖는다. 전하들이 축적되는 드레인 존 및 검출 존이 분리된다. 드레인 존은 용량성 존이 검출 존에 대응하는 종래의 포토다이오드에서보다 명백히 더 적은 용량을 갖는다. 핀치 다이오드가 포함되는 전자 회로는 그에 따라 훨씬 더 많이 감응적이다. 출력 트랜지스터가 오프 상태에 있을 때, 전하들이 검출 존 상에 축적되고, 출력의 전기 커패시턴스는 드레인 존의 것과 동일하게 유지된다. 그것은 그에 따라 변화되지 않는다. 이것은 초기화 페이즈의 품질을 개선시킨다.

도 9 는 본 발명에 따른 전자 회로를 구현하는 초기화 페이즈의 단계들을 예시한다. 초기화 페이즈는 다음 단계들을 포함한다:

제 1 전위로의 인젝터의 입력 단자의 연결 (단계 301),

인젝터의 출력 단자 상의 제 1 전하의 주입 (단계 302),

평형 전위 (V_equ) 라고 지칭되는, 주입 회로 (14) 의 출력 전위 Vs 와 기준 전위 V_ref 사이의 차이의 저장, 이 저장은 바람직하게는 주입 회로에 의해 전달된 상기 제 1 전하가 미리 결정된 임계치를 하회할 때 수행됨 (단계 303),

트리거 전위로의 집적 노드의 설정 (단계 304),

인젝터가 집적 노드의 전위와 트리거 전위 사이의 차이의 함수로서 제 2 전하를 전달하도록, 제 2 전위로의 인젝터의 입력 단자의 연결 (단계 305).

초기화 페이즈는 집적 노드 (B) 로부터의 감응성 엘리먼트 (11) 의 연결해제의 예비 단계를 포함할 수 있다 (단계 300).

본 발명에 따른 픽셀의 전기 회로 다이어그램의 변형에 따르면, 주입 회로 (14) 는 집적 노드 (B) 의 전위의 값의 함수로서 제 1 전하를 주입할 수 있고 (단계 302), 주입 회로 (14) 의 스위치들 (21, 22) 은 복수회 활성화된다 (단계 301). 그 복수는 주입된 전하들이 미리 결정된 임계 값을 하회하는 값에 도달하도록 미리 결정된다.

따라서, 초기화 페이즈는 미리 결정된 수의 제 1 전하들의 주입을 포함하고, 그에 후속하여 집적 노드 (B) 가 평형 전위에 도달한다. 환언하면, 초기화 페이즈는 미리 결정된 수 (N) 의 트리거 펄스들의 지시를 포함하여, N 개의 펄스들 후에, 상기 주입된 제 1 전하가 상기 미리 결정된 임계치를 하회하도록 한다. N 은 1 과 동일할 수 있지만, 일반적으로 10 과 100 사이에 있다.

도 10 은 본 발명에 따른 전자 회로를 포함하는 방사선 검출기 (90) 를 표현한다. 방사선 검출기 (90) 는 도 2a, 도 2b, 도 3, 도 4, 도 5, 도 6, 도 7 및 도 8 에 표현된 전자 회로 (20, 20', 30, 40, 50, 60, 70 또는 80) 를 포함할 수 있다. 이 검출기는 매트릭스 검출기일 수 있다. 픽셀들은 로우 (row) 들 및 컬럼 (column) 들에 배열되어 매트릭스를 형성한다. 매트릭스는 단일 로우를 포함할 수 있다. 이 경우 매트릭스는 어레이라고 지칭된다.

카운터 (13) 는 임계 전압 V_comp 가 검출 전압에 의해 가로지르게 되는 횟수를 카운트하도록 비교기 (12) 의 출력에 연결될 수 있다. 카운터 (13) 는 또한 매트릭스 또는 어레이의 로우 끝에 연결될 수 있다.

이전에 설명된 실시형태들 모두에 적용가능한 변형에 따르면, 검출기의 동작 페이즈 동안, 전하 주입 회로 (14) 에 의해 전달된 전하들의 양은 가변된다.

환언하면, 전하 주입 회로 (14) 는 제 2 전하뿐만 아니라, 제 2 전하와는 상이한 제 3 전하를 생성하도록 적응된다.

따라서, 동작 페이즈 동안, 제어 수단은 각각의 전하 주입시에 주입 회로 (14) 에 의해 전달된 전하를 변조하도록 전하 주입 회로 상에서 동작할 수 있다.

동작 페이즈의 시작시, 집적 노드 (B) 는 트리거 전위로 설정되어, 집적 노드 (B) 가 검출기에 의해 생성된 전하들을 집적할 때, 집적 노드 (B) 에서의 전위가 트리거 전위에 도달할 때까지 전하 주입이 트리거링된다는 것이 상기될 것이다.

검출기가 카운팅 모드에서 이용될 때, 방사선 검출기가 전자들을 수집하는 상호작용 동안, 집적 노드 (B) 에서의 전위가 드롭된다. 집적 노드 (B) 의 전위가 이전에 확립된 트리거 전위보다 더 낮은 동안은, 회로는 카운터-전하들의 주입들을 지시한다. 주입 사이클들의 수는 상호작용에 의해 검출기에서 릴리스된 에너지의 표시자이다. 카운터 (13) 는, 에너지의 추정을 가능하게 하는, 전하 주입 사이클들의 수를 카운트할 수 있게 한다.

이러한 동작에서, 각각의 사이클시에 주입된 전하는 최대 에너지보다 더 적어야 한다. 그 전하는, 에너지 분해능의 관점에서 원하는 성능 레벨에 따라, 십분의 일이더라도, 백분의 일이더라도, 명백히 최대 에너지의 절반일 수 있다. 통상적으로, 100 개의 전자들과 등가인 카운터-전하는 각각의 주입 사이클시에 주입될 수 있다.

검출기가 집적 모드에서 이용될 때, 주어진 주기 동안 검출기에 의해 수집된 양의 전하들이 축적된다. 주입 사이클들의 수는 집적 시간 동안 검출기에서 릴리스된 에너지의 표시자이다. 카운터는, 상호작용 주기 동안 수집된 에너지의 추정을 가능하게 하는, 전하 주입 사이클들의 수를 카운트할 수 있게 한다.

측정의 동적 범위는 앞선 경우에서보다 훨씬 더 크고, 수집된 전하들의 양이 훨씬 더 클 수 있다. 이러한 실시형태에서, 각각의 집적 사이클시에 주입된 카운터-전하는, 검출기가 카운팅 모드에서 동작할 때 주입된 것보다 더 클 수 있는데, 예를 들어 10 배 또는 100 배 더 클 수 있다. 더 큰 카운터-전하의 이용은 카운터-전하 주입 사이클들의 수를 감소시키고, 이것은 검출기에 의해 수집된 총 전하의 추정의 정확도를 손상시키는 소모를 감소시킨다.

따라서, 그 목적이 각각의 상호작용 (카운팅 모드) 동안 수집된 전하들의 양을 추정하는 것일 때, 전하 주입 회로는 전하들의 제 2 양 Q2 를 주입하도록 구성된다. 그것을 위해, 스위치는 주입 회로의 입력 단자를 제 2 전위 (V_inj_2, Phi_inj_2) 에 놓는다.

역으로, 그 목적이 주어진 주기 동안 검출기에 의해 수집된 전하들의 양을 추정하는 것일 때, 전하 주입 회로 (14) 는, 픽셀 (20") 의 도 2c 에 표현된 바와 같이, Q3 > Q2 이도록, 전하들의 제 3 양 Q3 을 주입하도록 구성된다. 도 2c 의 회로 다이어그램은 도 2b 의 회로 다이어그램과 동일한 엘리먼트들을 포함한다. 부가적으로, 스위치는 주입 회로 (14) 의 입력 단자를 제 3 전위 (V_inj_3 Phi_inj_3) 에 놓는다.

정밀화 (refinement) 에 따르면, 스위치는 카운터 (13) 에 저장된 카운터-전하 주입 사이클들의 수의 함수로서 카운터-전하 주입 회로 (14) 상에서 동작할 수 있다. 각각의 카운터-전하에 의해 생성된 전하의 양은 그 후에, 카운터 (13) 에서 레코딩된 주입 사이클들의 수의 함수로서 변조된다.

예를 들어, 검출기가 집적 모드에서 동작할 때, 회로는 전하들의 제 4 양 Q4 를 주입하도록 구성될 수 있다. 그것을 위해, 스위치는 주입 회로의 입력 단자를 제 4 전위 (V_inj4, Phi_inj4) 에 놓는다. 카운터-전하 주입들의 수가 미리 결정된 임계치에 도달하지 않는 동안은, 각각의 주입시의 전하들의 양은 Q3 에 이르게 된다. 임계치가 가로지르게 될 때, 각각의 주입시의 전하들의 양은 Q4 에 이르게 되고, 여기서 Q3 < Q4 이다. 그것은, 특히 낮은 방사들에 대해, 측정의 정확도를 개선시킬 수 있게 한다.

동작 페이즈 동안, 주입 회로 (14) 가 변조가능 전하를 주입하기에 적합하게 하는 이러한 정밀화는, 설명된 실시형태들 모두에 양립할 수 있다는 것이 명시되어야 한다.

실시형태들 모두의 다른 정밀화에 따르면, 이 스위치는, 집적 페이즈의 시작에 대응할 수 있는 초기 인스턴트 이후로 경과된 시간의 함수로서 카운터-전하 주입 회로 (14) 상에서 동작할 수 있다. 각각의 카운터-전하에 의해 생성된 전하들의 양은 그 후에, 이 초기 인스턴트 이후로 경과된 시간의 함수로서 변조된다.

이 시간이 총 집적 시간 T 의 소정 퍼센티지, 예를 들어, 90% 에 도달할 때까지, 각각의 주입시의 전하들의 양은 Q3 에 이르게 된다. 집적 주기 T 의 끝을 지나서 그리고 그 때까지, 각각의 주입시의 전하들의 양은 Q4 에 이르게 된다. 그것은 측정의 정확도를 개선시킬 수 있게 한다. 이 정밀화에 따르면, Q4 < Q3 이다. 예를 들어, 10,000 및 100 개의 전자들에 각각 대응하는 Q3 및 Q4 를 가질 수 있다.

집적 시간의 90% 의 경우, 비정밀한 정확도에 따라 신호 양이 결정되고, 그 정확도는 용어 "최소 유효 비트 (Least Significant Bit)" 에 의해 정량화된다. 집적의 끝에서, 측정의 정확도가 증가된다.

따라서, 동일한 집적 주기 동안, 전하 주입 회로는 전하들의 가변 양 (Q2, Q3, Q4) 을 생성하기에 적합하다.

도 11 은 도 2a 에 표현된 회로와 유사한 회로를 표현한다. 제 2 주입 커패시턴스 C_inj2 는 주입 커패시턴스 C_inj 와 병렬로, 집적 노드 (A) 의 상류에 연결된다. 그 제 2 주입 커패시턴스는 커맨드 I_inj 에 의해 구동되는 스위치에 링크된다.

I_inj 가 오프 상태에 있을 때, 각각의 전하 주입 동안 주입된 카운터-전하의 값은 다음과 동일하다:

Q2 = (V_inj_2-V_inj_1) x (C_inj x C_det)/(C_det + C_inj).

I_inj 가 온 상태에 있을 때, 각각의 전하 주입 동안 주입된 카운터-전하의 값은 다음과 동일하다:

Q3 = (V_inj_2-V_inj_1) x ((C_inj + C_inj2)(_det)/(C_det + C_inj + C_inj2).

도 12 는 도 2b 에 표현된 회로와 유사한 회로를 표현한다. 제 2 주입 커패시턴스 C_inj2 는 주입 커패시턴스 C_inj 와 병렬로, 입력 단자 (145) 와 주입 노드 (A) 사이에 연결된다. 그 제 2 주입 커패시턴스는 커맨드 I_inj 에 의해 구동되는 스위치에 링크된다.

커맨드 I_inj 에 의해 구동되는 스위치가 오프 상태에 있을 때, 각각의 전하 주입 동안 주입된 카운터-전하의 값은 다음과 동일하다:

Q2 = (Phi_inj_2-Phi_inj_0) x (C_inj x C_det)/(C_det + C_inj).

커맨드 I_inj 에 의해 구동되는 스위치가 온 상태에 있을 때, 각각의 전하 주입 동안 주입된 카운터-전하의 값은 다음과 동일하다:

Q2 = (Phi_inj_2-Phi_inj_0) x ((C_inj + C_inj2) x C_det)/(C_det + C_inj + C_inj2).

따라서, 주입 회로 (14) 는, 주입 회로 (14) 에 의해 생성된 전하를 변조시킬 수 있게 하는, 주입 노드에 연결되기에 적합한 제 2 주입 커패시턴스를 포함할 수 있다.

이러한 주입 회로는, 무시해도 될 정도의 전하 주입에 대응하는, 인젝터의 출력에서의 평형 전위를 확립하기 위해, 초기화 페이즈에 대한 의지를 반드시 요구하지는 않다는 것에 주목한다. 이와 마찬가지로, 이러한 주입 회로는 도 1 내지 도 7 에 관련하여 설명된 평형 전위를 저장하는 수단을 반드시 요구하지는 않는다.

도 13 에 예시된 다른 실시형태에 따르면, 검출기의 피상 커패시턴스 (apparent capacitance) C_det 를 변조하는 수단이 존재한다. 그 수단은 명백히, 검출기에 병렬로 배열되고, 스위치 (I_lest) 가 활성화될 때 집적 노드 (B) 에 연결되기에 적합한, 밸러스트 커패시턴스 (ballast capacitance) 라고 지칭되고 C_lest 로 표시되는, 커패시턴스일 수 있다. 스위치 (I_lest) 의 활성화가 검출기의 피상 커패시턴스 C_app 를 증가시키고, 후자는 값 C_app = C_det + C_lest 를 취한다. 역으로, 스위치 (I_lest) 를 스위치 오프시키는 것은 검출기의 피상 커패시턴스 C_app 를 감소시키고, 후자는 값 C_app = C_det 를 취한다.

도 2a 에 표현된 실시형태를 참조하면, 각각의 전하 주입 동안, 집적 노드 (B) 에서의 전위는 하기 식에 따라 변동된다:

ΔV_B = (V_inj_2-V_inj_1) x C_inj/(C_det+C_inj).

이와 유사하게, 도 2b 에 표현된 실시형태를 참조하면, 각각의 전하 주입 동안, 집적 노드 (B) 에서의 전위는 하기 식에 따라 변동된다:

ΔV_B = (Phi_inj_2-Phi_inj_1) x C_inj/(C_det+C_inj).

집적 노드 (B) 에서의 전위의 변동은 검출기의 커패시턴스의 함수로서 변화한다는 것에 주목한다. 검출기가 카운팅 모드에서 동작할 때, 주어진 전하 주입을 위해, 포인트 (B) 에서의 전위의 변동이 상당하여 비교기의 응답 시간을 감소시키도록 하는 것이 바람직하다. 또한, C_det 가 낮은 것이 바람직하다.

검출기가 집적 모드에서 동작할 때, 주입된 전하의 양은 더 크게 선택될 수 있다. 포인트 (B) 에서의 전위의 변동을 제한하기 위해, C_det 가 더 높은 것이 바람직하다. 검출기에 관련하여 병렬로 장착된 커패시턴스를 부가하도록, 스위치 (I_lest) 를 활성화시키는 것에 의해, 도 2a 에 표현된 구성에서 다음이 획득된다:

ΔV_B = (V_inj_2-V_inj_1) x C_inj/(C_app+C_inj).

커패시턴스 C_lest 의 부가는 집적 노드에서의 전위의 변동의 범위를 제어할 수 있게 한다. 그것은, 예를 들어, 회로의 정정 동작과 양립할 수 있는, 수용가능한 동작 범위 내에서 집적 노드에서의 전위를 설정할 수 있게 한다.

Claims (14)

1. 방사선 검출기용 전자 회로로서,
   방사선-감응성 엘리먼트,
   상기 감응성 엘리먼트의 단자에 전하를 주입하기에 적합한 주입 회로로서, 상기 주입 회로는 적어도 하나의 입력 단자와 하나의 출력 단자 사이에서 연장되고, 상기 출력 단자는 상기 감응성 엘리먼트에 연결되기에 적합하고, 상기 주입 회로는 트리거 펄스의 영향 하에서 전하를 생성하기에 적합한, 상기 주입 회로,
   임계 전위를 수신하는 제 1 입력, 및 방사선의 수신시에 상기 감응성 엘리먼트에 의해 생성된 전기 전하들을 저장할 수 있는 집적 노드 (integration node) 에 연결되기에 적합한 제 2 입력을 갖는, 스위치오버 전위를 갖는 비교기로서, 상기 전하들은 상기 집적 노드에서의 전위의 변동을 야기시키고, 상기 주입 회로는 상기 집적 노드에서의 전위가 평형 전위에 도달하거나 평형 전위를 초과할 때까지 상기 비교기의 각각의 스위치오버시에 상기 집적 노드에 전하들을 주입하기에 적합한, 상기 비교기
   를 포함하고,
   상기 주입 회로는 입력 단자가 제 1 입력 전위에 연결될 때에는 제 1 전하를 그리고 입력 단자가 제 2 입력 전위에 연결될 때에는 제 2 전하를 주입하기에 적합하고,
   상기 전자 회로는 상기 평형 전위와 기준 전위 사이의 차이를 저장하는 수단을 포함하고, 상기 평형 전위는 상기 제 1 전하의 하나 이상의 주입들 후의 상기 주입 회로의 출력 전위에 대응하고, 상기 기준 전위는 고정된 전위이며, 상기 저장하는 수단은 상기 비교기의 입력에 연결되고, 상기 제 1 전하의 주입 동안 상기 비교기의 상기 입력이 상기 비교기의 출력에 연결되도록, 상기 입력은 상기 비교기의 상기 출력에 연결되기에 적합하고,
   상기 주입 회로는, 상기 제 2 입력 전위 및 상기 평형 전위에 의존하는 상기 제 2 전하를 주입하기에 적합한 것을 특징으로 하는 방사선 검출기용 전자 회로.
2. 제 1 항에 있어서,
   상기 전자 회로는, 미리 결정된 수의 트리거 펄스들 후에 전위의 상기 차이를 저장하는 수단을 더 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
3. 제 1 항에 있어서,
   상기 전자 회로는, 임계 전위를 수신하는 제 1 입력, 및 방사선의 수신시에 상기 감응성 엘리먼트에 의해 생성된 전기 전하들을 저장할 수 있는 집적 노드에 연결되기에 적합한 제 2 입력을 갖는, 스위치오버 전위를 갖는 비교기를 포함하고,
   상기 전하들은 상기 집적 노드에서의 전위의 변동을 야기시키고,
   상기 전자 회로는, 상기 감응성 엘리먼트와 상기 집적 노드 사이에 연결된 제 1 스위치를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
4. 제 1 항에 있어서,
   상기 저장 수단은,
   제 1 단자가 상기 집적 노드에 연결되고 제 2 단자가 기준 전위에 연결되는 제 1 커패시터,
   상기 제 1 커패시터의 제 1 단자와 상기 집적 노드 사이에 연결된 제 2 스위치
   를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
5. 제 3 항에 있어서,
   상기 저장 수단은,
   상기 비교기의 제 2 입력에 링크된 제 2 커패시터,
   상기 제 2 커패시터가 링크되는 상기 비교기의 제 2 입력과 상기 비교기의 출력 사이에 연결된 제 3 스위치
   를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
6. 제 5 항에 있어서,
   상기 제 3 스위치는, 게이트, 소스, 드레인을 포함하는 MOS 타입의 트랜지스터이고,
   상기 소스 및 상기 드레인은 2 개의 단자들을 형성하고,
   제 1 단자가 상기 비교기의 제 2 입력에 연결되고 제 2 단자가 상기 비교기의 출력에 연결되며,
   상기 전자 회로는,
   상기 제 3 스위치의 드레인과 상기 비교기의 출력 사이에 연결된 제 4 스위치,
   상기 제 3 스위치의 드레인과 고정된 제 2 전압 사이에 연결된 제 3 커패시터,
   상기 제 3 스위치의 2 개의 단자들 사이에 연결된 제 4 커패시터
   를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
7. 제 6 항에 있어서,
   상기 제 3 스위치를 형성하는 트랜지스터는 기판 상에 생성되고,
   상기 기판은 상기 드레인에 연결되는 것을 특징으로 하는 방사선 검출기용 전자 회로.
8. 제 3 항에 있어서,
   상기 전자 회로는, 임계 전위를 수신하는 제 1 입력, 및 방사선의 수신시에 상기 감응성 엘리먼트에 의해 생성된 전기 전하들을 저장할 수 있는 집적 노드에 연결되기에 적합한 제 2 입력을 갖는, 스위치오버 전위를 갖는 비교기를 포함하고,
   상기 전하들은 상기 집적 노드에서의 전위의 변동을 야기시키고,
   상기 저장 수단은,
   상기 비교기의 제 1 입력에 링크된 제 5 커패시터,
   상기 제 5 커패시터가 링크되는 상기 비교기의 제 1 입력과 상기 비교기의 출력 사이에 연결된 제 3 스위치
   를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
9. 제 3 항에 있어서,
   상기 비교기의 스위치오버들의 수를 카운트하도록, 상기 비교기의 출력에 연결된 카운터를 포함하는 것을 특징으로 하는 방사선 검출기용 전자 회로.
10. 픽셀들로 구성된 매트릭스 검출기로서,
    상기 픽셀들 각각은, 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 전자 회로를 포함하는 것을 특징으로 하는 매트릭스 검출기.
11. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 전자 회로의 구현 방법으로서,
    상기 구현 방법은, 다음 단계들:
    제 1 전위로의 주입 회로의 입력 단자의 연결,
    상기 주입 회로의 출력 단자 상의 제 1 전하의 주입,
    상기 비교기의 출력 단자와 상기 저장하는 수단에 연결되는, 상기 비교기의 입력 단자의 연결,
    평형 전위와 기준 전위 사이의 차이의 저장으로서, 상기 평형 전위는 상기 제 1 전하의 하나 이상의 주입들 후의 상기 주입 회로의 출력 전위에 대응하고, 상기 기준 전위는 고정된 전위인, 상기 평형 전위와 기준 전위 사이의 차이의 저장,
    트리거 전위로의 집적 노드의 설정으로서, 상기 트리거 전위는, 상회시에 상기 주입 회로가 전하들을 주입하는, 상기 집적 노드의 전위의 임계치에 대응하는, 상기 트리거 전위로의 집적 노드의 설정,
    상기 주입 회로가 상기 집적 노드의 전위와 상기 트리거 전위 사이의 차이의 함수로서 제 2 전하를 전달하도록, 제 2 전위로의 상기 주입 회로의 입력 단자의 연결
    을 포함하는 초기화 페이즈 (phase) 를 포함하는 것을 특징으로 하는 전자 회로의 구현 방법.
12. 제 11 항에 있어서,
    상기 초기화 페이즈는 미리 결정된 수의 제 1 전하들의 주입을 포함하고, 그에 후속하여 상기 집적 노드가 평형 전위에 도달하는 것을 특징으로 하는 전자 회로의 구현 방법.
13. 제 12 항에 있어서,
    상기 평형 전위는 상기 초기화 페이즈 후의 상기 집적 노드에서의 전위에 대응하고,
    상기 평형 전위는 그 후에 상기 트리거 전위를 구성하고, 상기 트리거 전위의 하회시에 또는 상회시에 상기 주입 회로가 제 2 전하를 전달하는 것을 특징으로 하는 전자 회로의 구현 방법.
14. 제 11 항에 있어서,
    상기 평형 전위와 상기 기준 전위 사이의 전위의 상기 차이는 링크 커패시터의 단자들에 저장되고,
    상기 링크 커패시터는 검출기의 집적 노드와 비교기의 제 2 입력 사이에 배열되는 것을 특징으로 하는 전자 회로의 구현 방법.

Images