KR102319813B1 - Light Emitting Device - Google Patents
Light Emitting Device Download PDFInfo
- Publication number
- KR102319813B1 KR102319813B1 KR1020150031578A KR20150031578A KR102319813B1 KR 102319813 B1 KR102319813 B1 KR 102319813B1 KR 1020150031578 A KR1020150031578 A KR 1020150031578A KR 20150031578 A KR20150031578 A KR 20150031578A KR 102319813 B1 KR102319813 B1 KR 102319813B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- light emitting
- roughness
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시예는 발광소자에 관한 것으로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물의 제1 면에 배치되고, 표면에 표면 거칠기(surface roughness)를 갖는 투광성 기판; 상기 투광성 기판의 상기 표면에 배치되는 거칠기 완화층; 및 상기 거칠기 완화층의 표면에 배치되는 반사층을 포함한다.An embodiment relates to a light emitting device, comprising: a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; a light-transmitting substrate disposed on the first surface of the light emitting structure and having a surface roughness on the surface; a roughness reducing layer disposed on the surface of the light-transmitting substrate; and a reflective layer disposed on a surface of the roughness alleviating layer.
Description
실시예는 발광소자에 관한 것으로, 보다 상세하게는 발광소자 제작시 그라인딩(griding) 공정 중에 발광소자의 기판에 형성되는 표면 거칠기를 완만하게 하여 기판에 반사층이 균일한 두께로 증착될 수 있는 발광소자에 관한 것이다.The embodiment relates to a light emitting device, and more particularly, a light emitting device in which a reflective layer can be deposited with a uniform thickness on the substrate by smoothing the surface roughness formed on the substrate of the light emitting device during a grinding process when manufacturing the light emitting device is about
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors are developed in various colors such as red, green, blue, and ultraviolet rays due to the development of thin film growth technology and device materials. By using fluorescent materials or combining colors, high-efficiency white light can be realized, and compared to conventional light sources such as fluorescent and incandescent lamps, low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness are possible. have an advantage
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.With the development of these technologies, a light emitting diode backlight, fluorescent or incandescent light bulb that replaces Cold Cathode Fluorescence Lamp (CCFL) constituting the backlight of LCD (Liquid Crystal Display) display devices, as well as display devices as well as transmission modules of optical communication means. Its application is expanding to white light emitting diode lighting devices, automobile headlights, and traffic lights that can replace them.
여기서, 발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.Here, the light emitting device is light having energy determined by an energy band unique to the material constituting the active layer (light emitting layer) when electrons injected through the first conductivity type semiconductor layer and holes injected through the second conductivity type semiconductor layer meet each other. emits
도 1은 종래의 발광소자를 나타내는 도면이다.1 is a view showing a conventional light emitting device.
도 1에 도시한 바와 같이 종래의 발광소자(1)는 제1 전극패드(22a), 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함하는 발광구조물(20), 제2 전극패드(26a), 제2 도전형 반도체층(26)과 제2 전극패드(26a) 사이에 배치되는 ITO(Indium Tin Oxide)층(27), 투광성 기판(40),투광성 기판(40)의 상부에 구비되는 버퍼층(21)을 포함한다. 그리고, 발광소자에서 방출되는 빛의 반사도를 높이기 위해 투광성 기판(40)에 반사층(80)을 배치시킨다.As shown in FIG. 1 , the conventional
이러한 발광소자의 광추출효율을 최적화하기 위해 발광소자의 제조과정 중 후공정 단계에서 발광소자의 기판을 일정 두께로 그라인딩(grinding)해 준다. 이때, 그라인딩(grinding)된 기판의 표면에는 표면 거칠기가 형성되고, 이와 같이 평탄도가 균일하지 못한 기판(40)의 표면에 반사층(80)을 증착시키게 되면 반사층(80)의 두께가 균일하게 증착되지 않아 원하는 반사도로 빛을 방출할 수 없게 되는 문제점이 있다.In order to optimize the light extraction efficiency of the light emitting device, the substrate of the light emitting device is ground to a predetermined thickness in a post-processing step during the manufacturing process of the light emitting device. At this time, a surface roughness is formed on the surface of the ground substrate, and when the
실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 후정공 후에 표면 거칠기가 형성된 발광소자의 기판 표면에 균일한 두께로 반사층을 증착할 수 있는 발광소자를 제공하는데 그 목적이 있다.The embodiment has been devised to solve the above problems, and an object of the present invention is to provide a light emitting device capable of depositing a reflective layer with a uniform thickness on the substrate surface of a light emitting device having a surface roughness formed after a post hole.
상기와 같은 목적을 달성하기 위하여, 실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물의 제1 면에 배치되고, 표면에 표면 거칠기(surface roughness)를 갖는 투광성 기판; 상기 투광성 기판의 상기 표면에 배치되는 거칠기 완화층; 및 상기 거칠기 완화층의 표면에 배치되는 반사층을 포함하는 발광소자를 제공한다.In order to achieve the above object, an embodiment provides a light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; a light-transmitting substrate disposed on the first surface of the light emitting structure and having a surface roughness on the surface; a roughness reducing layer disposed on the surface of the light-transmitting substrate; and a reflective layer disposed on a surface of the roughness alleviating layer.
실시예에서, 상기 투광성 기판은 사파이어를 포함할 수 있다.In an embodiment, the light-transmitting substrate may include sapphire.
그리고, 상기 투광성 기판의 평균 표면 거칠기 높이는 1㎛ 내지 3 ㎛일 수 있다.In addition, the average surface roughness height of the light-transmitting substrate may be 1 μm to 3 μm.
또한, 상기 거칠기 완화층은 스핀온 유전체(Spin-On Dielectric : SOD) 박막일 수 있다.In addition, the roughness alleviating layer may be a spin-on dielectric (SOD) thin film.
아울러, 상기 스핀온 유전체 박막은 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.In addition, the spin-on dielectric thin film may include perhydropolysilazane (PHPS).
그리고, 상기 거칠기 완화층의 두께는 0.5㎛ 내지 5㎛일 수 있다.The thickness of the roughness alleviating layer may be 0.5 μm to 5 μm.
한편, 상기 반사층은 분산 브래그 반사층(Distributed Bragg Reflector Layer : DBR)일 수 있다.Meanwhile, the reflective layer may be a Distributed Bragg Reflector Layer (DBR).
그리고, 상기 반사층의 두께는 2.2㎛ 내지 2.6㎛일 수 있다.And, the thickness of the reflective layer may be 2.2㎛ to 2.6㎛.
상술한 바와 같은 실시예에 의하면, 발광소자의 기판 표면에 반사층이 균일한 두께로 증착될 수 있으므로 원하고자 하는 반사도로 빛을 방출할 수 있다.According to the above-described embodiment, since the reflective layer can be deposited with a uniform thickness on the surface of the substrate of the light emitting device, light can be emitted with a desired reflectivity.
또한, 기판과 반사층 사이에 스핀온 유전체(SOD)를 배치하여 기판과 스핀온 유전체(SOD)의 굴절률 차이 및 기판의 표면 거칠기에 의하여 반사층을 투과하는 광자(光子, photon)의 양을 증가시킬 수 있다.In addition, by disposing a spin-on dielectric (SOD) between the substrate and the reflective layer, the amount of photons passing through the reflective layer can be increased by the difference in refractive index between the substrate and the spin-on dielectric (SOD) and the surface roughness of the substrate. have.
도 1은 종래의 발광소자를 나타내는 도면이다.
도 2는 실시예에 따른 발광소자를 나타내는 도면이다.
도 3a 내지 도 3d는 실시예에 따른 발광소자의 제조 공정을 나타내는 도면이다.
도 4는 실시예에 따른 스핀온 유전체 박막의 광흡수도를 나타내는 푸리에변환 적외선 분광(Fourier Transform Infrared Spectrum : FTIR) 그래프이다.1 is a view showing a conventional light emitting device.
2 is a view showing a light emitting device according to an embodiment.
3A to 3D are views illustrating a manufacturing process of a light emitting device according to an embodiment.
4 is a Fourier Transform Infrared Spectrum (FTIR) graph showing light absorption of a spin-on dielectric thin film according to an embodiment.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention that can specifically realize the above object will be described with reference to the accompanying drawings.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 “상(위) 또는 하(아래)(on or under)”에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed in "on or under" of each element, above (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as “up (up) or down (on or under)”, it may include not only the upward direction but also the meaning of the downward direction based on one element.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not fully reflect the actual size.
도 2는 실시예에 따른 발광소자를 나타내는 도면이다.2 is a view showing a light emitting device according to an embodiment.
도 2에 도시한 바와 같이, 본 실시예에 따른 발광소자(100)는 발광구조물(120), 투광성 기판(140), 거칠기 완화층(160), 반사층(180)을 포함하여 이루어진다. 또한, 발광소자(100)는 제1 전극패드(122a) 및 제2 전극패드(126a)를 더 포함할 수 있다.As shown in FIG. 2 , the
그리고, 발광구조물(120)은 제1 도전형 반도체층(122), 제1 도전형 반도체층(122)의 상부에 구비되는 활성층(124), 활성층(124)의 상부에 구비되는 제2 도전형 반도체층(126)을 포함한다.In addition, the
여기서, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.Here, the
또한, 제1 도전형 반도체층(122)과 투광성 기판(140) 사이에는 버퍼층(121)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(121)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(121) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.In addition, a
아울러, 제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In addition, the first conductivity
그리고, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.And, the first conductivity
한편, 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.Meanwhile, in the
또한, 활성층(124)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.In addition, the
활성층(124)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the
그리고, 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.In addition, a conductive cladding layer (not shown) may be formed above and/or below the
아울러, 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.In addition, the second conductivity
한편, 발광소자(100)에 구비되는 제1 전극패드(122a)는 제2 도전형 반도체층(126), 활성층124) 및 제1 도전형 반도체층(122)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(126a)는 제2 도전형 반도체층(126)의 상단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(126)의 상단면과 제2 전극패드(126a) 사이에는 ITO(Indium Tin Oxide)층(127)이 더 배치될 수 있다.On the other hand, in the
또한, 제1 전극패드(122a)와 제2 전극패드(126a)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.In addition, the
실시예에서, 발광구조물(120)의 하면에 배치되는 투광성 기판(140)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.In the embodiment, the light-transmitting
또한, 투광성 기판(140)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.In addition, the light-transmitting
아울러, 투광성 기판(140)의 제1 면은 표면 거칠기(surface roughness)(142)를 갖는다. 여기서, 발광소자(100)의 광추출 최적화를 위해 투광성 기판(140)을 일정 두께로 만들어 주기 위해 슬러리(slurry) 등을 이용하여 투광성 기판(140)을 그라인딩(grinding)해 주는데, 이 공정 중에 투광성 기판(140)에 표면 거칠기(142)가 형성된다. 여기서, 투광성 기판(140)을 투과하는 빛의 광량을 증가시킬 수 있도록 표면 거칠기(142)의 평균 표면 거칠기 높이는 1㎛ 내지 3 ㎛일 수 있다. 하지만, 이와 같이 형성된 표면 거칠기(142)는 투광성 기판(140)을 투과하는 빛의 광량을 증가시켜주는 이점이 있지만, 종래의 발광소자에서 발광소자의 빛을 원하는 반사도로 방출하기 위해 투광성 기판(도 1의 40)에 배치되는 반사층(도 1의 80)이 표면 거칠기를 가진 투광성 기판에 균일한 두께로 증착되지 못하는 문제점이 있다.In addition, the first surface of the light-transmitting
따라서, 본 실시예에서는 투광성 기판(140)의 제1 면에는 표면 거칠기를 완만하게 해 주는 거칠기 완화층(160)이 구비될 수 있다.Accordingly, in the present embodiment, the
여기서, 거칠기 완화층(160)은 표면 거칠기(142)가 형성된 투광성 기판(140)의 표면에 스핀온 유전체(Spin-On Dielectric : SOD) 박막으로 구비될 수 있다. 또한, 스핀온 유전체 박막은 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.Here, the
그리고, 표면 거칠기가 형성된 투광성 기판(140)의 표면에 퍼하이드로폴리실라잔을 스핀 코팅(spin coating)하고, 열공정을 진행한다. 이러한 열공정을 큐어링(curing) 공정이라고 한다. 이때, 큐어링 공정은 퍼니스(Furnace)에서 진행하는 건식 열공정으로서, 200℃ 내지 300℃의 온도에서 진행할 수 있다. 이와 같은 공정을 거친 뒤, 퍼하이드로폴리실라잔이 코팅된 투광성 기판의 표면을 과산화수소수(H2O2)에 담그는 공정을 거치게 되면 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 대부분 Si-O 결합으로 치환된다. 따라서, 표면 거칠기가 형성된 투광성 기판(140)의 표면에는 -(SiH2NH)n-(n은 양의 정수)의 일반식을 갖는 실리콘산화막(Silicon Oxide : SiOx)이 형성된다.Then, perhydropolysilazane is spin-coated on the surface of the
여기서, 거칠기 완화층(160)의 두께는 투광성 기판(140)에 형성된 표면 거칠기의 거칠기를 완화시킬 수 있는 두께로 형성되되, 실리콘산화막을 포함하는 거칠기 완화층이 너무 두껍게 증착되면 크랙(crack)이 발생할 수 있으므로 거칠기 완화층(160)의 두께는 0.5㎛ 내지 5㎛로 도포될 수 있다.Here, the thickness of the
한편, 거칠기 완화층(160)의 표면에는 발광소자(100)에서 방출되는 빛의 높은 반사율을 제공하여 실질적인 휘도 향상을 위해 반사층(180)이 배치될 수 있다.Meanwhile, the
그리고, 상술한 바와 같이 표면 거칠기(142)를 완만하게 하여 투광성 기판(140)에 반사층(180)이 균일한 두께로 증착될 수 있다.Also, as described above, the
또한, 반사층(180)은 분산 브래그 반사층(Distributed Bragg Reflector Layer : DBR)일 수 있고, 실시예에 따른 발광소자(100)에서 방출되는 빛의 높은 반사율을 위해 반사층(180)의 두께는 2.2㎛ 내지 2.6㎛일 수 있다.In addition, the
도 3a 내지 도 3d는 실시예에 따른 발광소자(100)의 제조 공정을 나타내는 도면이다.3A to 3D are diagrams illustrating a manufacturing process of the
도 3a에 도시한 바와 같이, 투광성 기판(140) 상에 버퍼층 및 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 성장시킨다. 여기서, 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.As shown in FIG. 3A , a
한편, 투광성 기판(140)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있는데, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하며, 예를 들면 사파이어(Al2O3)를 사용할 수 있다. 그리고, 투광성 기판에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.On the other hand, the light-transmitting
도 3b에 도시한 바와 같이, 발광소자(100)의 최적의 광추출 효율을 얻기 위해 투광성 기판(140)의 제1 면을 슬러리(slurry) 등으로 그라인딩(grinding) 공정을 진행하여 투광성 기판(140)의 두께를 일정 두께로 만들어준다. 이때, 그라인딩 공정을 거친 투광성 기판(140)의 제1 면에는 표면 거칠기(142)가 형성된다. 여기서, 표면 거칠기(142)의 평균 표면 거칠기 높이(h1)는 1㎛ 내지 3 ㎛일 수 있고, 상기 표면 거칠기(142)로 인해 투광성 기판(140)을 투과하는 광원의 광량을 증가시킬 수 있게 된다.As shown in FIG. 3B , in order to obtain the optimal light extraction efficiency of the
도 3c를 참조하면, 투광성 기판(140)의 표면에는 표면 거칠기를 완만하게 해 주는 거칠기 완화층(160)이 구비될 수 있다.Referring to FIG. 3C , a
여기서, 거칠기 완화층(160)은 표면 거칠기(142)가 형성된 투광성 기판(140)의 표면에 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함하는 스핀온 유전체(Spin-On Dielectric : SOD) 박막으로 구비될 수 있다.Here, the
또한, 표면 거칠기가 형성된 투광성 기판(140)의 표면에 퍼하이드로폴리실라잔을 스핀 코팅(spin coating)하고, 200℃ 내지 300℃의 온도에서 열공정을 진행한다. 이때, 퍼하이드로폴리실라잔은 스핀 코팅되는 속도를 제어하거나 더블 코팅을 하여 0.5㎛ 내지 5㎛의 두께(t1)로 투광성 기판(140)에 증착될 수 있다. 그리고, 1㎛ 내지 3 ㎛의 평균 표면 거칠기를 갖는 투광성 기판(140)의 표면에 상술한 거칠기 완화층(160)이 증착되면서 투광성 기판(140)의 표면이 평탄하게 형성될 수 있다.In addition, perhydropolysilazane is spin-coated on the surface of the light-transmitting
아울러, 퍼하이드로폴리실라잔이 코팅된 투광성 기판(140)의 표면을 과산화수소수(H2O2)에 담그는 공정을 거치게 되면 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 대부분 Si-O 결합으로 치환되어 표면 투광성 기판(140)의 표면에는 실리콘산화막(Silicon Oxide : SiOx)이 형성된다.In addition, when the surface of the
도 3d에 도시한 바와 같이, 상기 실리콘산화막에는 발광소자의 빛이 원하는 반사도로 투과될 수 있도록 반사층(180)이 배치될 수 있다. 여기서, 반사층(180)은 다른 굴절률을 가지는 두 개의 물질로 구성된 다층 구조로 구비되는 분산 브래그 반사층(Distributed Bragg Reflector Layer : DBR)일 수 있다. 그리고, 발광소자의 활성영역에서 방출된 빛이 높은 반사도로 방출될 수 있도록 분산 브래그 반사층(180)의 두께(t2)는 2.2㎛ 내지 2.6㎛로 구비될 수 있다.As shown in FIG. 3D , the
상술한 바와 같이, 표면 거칠기가 형성된 투광성 기판(140)의 표면에 실리콘산화막이 코팅되면, 투광성 기판(140)의 표면이 평탄해지므로 투광성 기판(140)에 반사층(180)이 증착될 때, 반사층(180)이 균일한 두께로 증착될 수 있다. 따라서, 발광소자의 빛이 원하는 반사도로 방출될 수 있게 된다.As described above, when a silicon oxide film is coated on the surface of the light-transmitting
도 4는 실시예에 따른 스핀온 유전체 박막의 광흡수도를 나타내는 푸리에변환 적외선 분광(Fourier Transform Infrared Spectrum : FTIR) 그래프이다.4 is a Fourier Transform Infrared Spectrum (FTIR) graph showing light absorption of a spin-on dielectric thin film according to an embodiment.
푸리에변환 적외선 분광은 분자의 진동에 의한 스펙트럼이나 회전에 기인하는 스펙트럼을 관측하는 것으로 스펙트럼의 파장이나 세기를 해석함으로써 분자의 형상이나 원자 간의 결합력 또는 그것들의 조성을 알 수 있다.Fourier transform infrared spectroscopy observes a spectrum caused by vibration or rotation of a molecule, and by analyzing the wavelength or intensity of the spectrum, the shape of a molecule, bonding force between atoms, or their composition can be known.
도 4를 참조하면, 실선은 실시예에 따라 표면 거칠기가 형성된 투광성 기판(140)에 증착된 실리콘산화막(Silicon Oxide : SiOx)의 적외선 흡수스펙트럼을 나타낸 것이고, 점선으로 나타낸 그래프는 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 방식으로 증착한 종래의 실리콘산화막의 적외선 흡수스펙트럼을 나타낸 것이다.Referring to FIG. 4 , the solid line shows an infrared absorption spectrum of a silicon oxide film (SiOx) deposited on the
도 4의 그래프를 통하여, 본 실시예에 따른 실리콘산화막(SiOx)이 종래의 실리콘산화막(SiOx)보다 흡광도(Absorbance)가 높은 것을 알 수 있다.From the graph of FIG. 4 , it can be seen that the silicon oxide film (SiOx) according to the present embodiment has higher absorbance than the conventional silicon oxide film (SiOx).
따라서, 실시예에 따라 형성되는 실리콘산화막(SiOx)은 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 Si-O 결합으로 치환되는 과정에서 보다 안정된 박막으로 열처리 후에 비정질도가 높으며 거칠기가 감소된 박막이 형성될 수 있음을 알 수 있다.Therefore, the silicon oxide film (SiOx) formed according to the embodiment is a more stable thin film in the process of replacing Si-H and Si-N bonds with Si-O bonds in perhydropolysilazane. It can be seen that a reduced thin film can be formed.
상술한 바와 같이, 후정공 후에 표면 거칠기가 형성된 발광소자의 기판 표면에 스핀온 유전체(SOD)를 스핀 코팅(spin coating)한 후 기판에 증착되는 스핀온 유전체(SOD)의 스텝 커버리지(step coverage)를 향상시킴으로써 반사층이 발광소자의 기판 표면에 균일한 두께로 증착되어 원하고자 하는 반사도로 빛을 방출할 수 있다.As described above, the step coverage of the spin-on dielectric (SOD) deposited on the substrate after spin-coating the spin-on dielectric (SOD) on the substrate surface of the light emitting device on which the surface roughness is formed after the post hole. By improving the reflective layer, a reflective layer is deposited with a uniform thickness on the substrate surface of the light emitting device, so that light can be emitted with a desired reflectivity.
또한, 기판과 반사층 사이에 스핀온 유전체(SOD)를 배치하여 기판과 스핀온 유전체의 굴절률 차이 및 기판의 표면 거칠기에 의하여 반사층을 투과하는 광자(光子, photon)의 양을 증가시킬 수 있으며, 발광소자에서 방출되는 빛의 지향각이 넓고, 높은 광효율을 얻을 수 있다.In addition, by disposing a spin-on dielectric (SOD) between the substrate and the reflective layer, the amount of photons passing through the reflective layer can be increased due to the difference in refractive index between the substrate and the spin-on dielectric and the surface roughness of the substrate. The beam angle of the light emitted from the device is wide, and high light efficiency can be obtained.
상술한 발광소자는 하나 또는 복수 개가 하나의 발광소자 패키지 내에 배치될 수 있다.One or a plurality of the above-described light emitting devices may be disposed in one light emitting device package.
여기서, 발광소자 패키지 내에 발광소자가 배치될 때, 발광소자의 제1 전극과 제2 전극은 각각 제1 리드 프레임과 제2 리드 프레임에 전기적으로 연결될 수 있다. 또한, 발광소자의 둘레에는 실리콘 등을 포함하는 몰딩부가 배치되어 발광소자를 보호할 수 있다.Here, when the light emitting device is disposed in the light emitting device package, the first electrode and the second electrode of the light emitting device may be electrically connected to the first lead frame and the second lead frame, respectively. In addition, a molding part including silicon or the like is disposed around the light emitting device to protect the light emitting device.
그리고, 상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.In addition, the above-described light emitting device or light emitting device package may be used as a light source of a lighting system, and may be used, for example, in a backlight unit of an image display device and a lighting device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.When used as a backlight unit of an image display device, it may be used as an edge-type backlight unit or a direct-type backlight unit, and when used in a lighting device, it may be used for a lamp or a bulb-type light source.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
1, 100 : 발광소자 20, 120 : 발광구조물
22, 122 : 제1 도전형 반도체층 24, 124 : 활성층
26, 126 : 제2 도전형 반도체층 40, 140 : 투광성 기판
42, 142 : 표면 거칠기 80, 180 : 반사층
160 : 거칠기 완화층1, 100: light emitting
22, 122: first conductivity
26, 126: second conductivity
42, 142:
160: roughness relief layer
Claims (8)
상기 발광구조물이 배치되는 제1 면, 및 상기 제1 면의 반대측 면이며 표면 거칠기(surface roughness)를 갖는 제2 면을 갖는 투광성 기판;
상기 투광성 기판의 상기 제2 면에 배치되고, 상기 제2 면과 접하는 제3 면과 상기 제3 면의 반대측 제4 면을 갖는 거칠기 완화층; 및
상기 거칠기 완화층의 상기 제4 면에 배치되는 반사층을 포함하고,
상기 거칠기 완화층은 스핀온 유전체(Spin-On Dielectric : SOD) 박막이고,
상기 스핀온 유전체 박막은 하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함하는 발광소자.a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
a light-transmitting substrate having a first surface on which the light emitting structure is disposed, and a second surface opposite to the first surface and having a surface roughness;
a roughness alleviating layer disposed on the second surface of the light-transmitting substrate and having a third surface in contact with the second surface and a fourth surface opposite to the third surface; and
a reflective layer disposed on the fourth surface of the roughness alleviating layer;
The roughness alleviating layer is a spin-on dielectric (SOD) thin film,
The spin-on dielectric thin film is a light emitting device comprising a hydropolysilazane (Perhydropolysilazane: PHPS).
상기 투광성 기판의 평균 표면 거칠기 높이는 1㎛ 내지 3 ㎛인 발광소자.According to claim 1,
An average surface roughness height of the light-transmitting substrate is 1 μm to 3 μm.
상기 거칠기 완화층의 두께는 0.5㎛ 내지 5㎛인 발광소자.According to claim 1,
The thickness of the roughness alleviating layer is 0.5㎛ to 5㎛ the light emitting device.
상기 반사층은 분산 브래그 반사층(Distributed Bragg Reflector Layer : DBR)이고,
상기 반사층의 두께는 2.2㎛ 내지 2.6㎛인 발광소자.According to claim 1,
The reflective layer is a Distributed Bragg Reflector Layer (DBR),
The reflective layer has a thickness of 2.2 μm to 2.6 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150031578A KR102319813B1 (en) | 2015-03-06 | 2015-03-06 | Light Emitting Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150031578A KR102319813B1 (en) | 2015-03-06 | 2015-03-06 | Light Emitting Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160107949A KR20160107949A (en) | 2016-09-19 |
KR102319813B1 true KR102319813B1 (en) | 2021-11-01 |
Family
ID=57103476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150031578A KR102319813B1 (en) | 2015-03-06 | 2015-03-06 | Light Emitting Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102319813B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275276B2 (en) * | 2010-03-08 | 2013-08-28 | 株式会社東芝 | Semiconductor light emitting device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101712543B1 (en) * | 2010-02-12 | 2017-03-07 | 서울바이오시스 주식회사 | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
-
2015
- 2015-03-06 KR KR1020150031578A patent/KR102319813B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275276B2 (en) * | 2010-03-08 | 2013-08-28 | 株式会社東芝 | Semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR20160107949A (en) | 2016-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806233B2 (en) | Light emitting device | |
KR101908657B1 (en) | Light emitting device | |
KR102188500B1 (en) | Light emitting diode package and lighting device using the same | |
KR102227772B1 (en) | Semiconductor light emitting device | |
KR20130072825A (en) | Light emitting device | |
KR102506957B1 (en) | Light emitting device | |
KR102016515B1 (en) | Light emittng device and light emitting device including the same | |
KR102319813B1 (en) | Light Emitting Device | |
KR102050053B1 (en) | Light emitting device | |
KR20130022719A (en) | Semiconductor device | |
KR102656859B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR102432588B1 (en) | Light Emitting Device | |
KR102346719B1 (en) | Light Emitting Device | |
KR102542228B1 (en) | Nitride-based semiconductor layer and method for growing the same | |
KR102462648B1 (en) | Light Emitting Device Package | |
KR102302320B1 (en) | Light emitting device | |
KR102374171B1 (en) | Light Emitting Device Package | |
KR101915212B1 (en) | Light emitting device | |
KR20160066319A (en) | Light Emitting Device Package | |
KR102473764B1 (en) | Nitride-based semiconductor layer and method for growing the same | |
KR102189131B1 (en) | Light emitting device | |
KR102419857B1 (en) | Light emitting device and light emitting device package including the same | |
KR102455225B1 (en) | Light emitting device | |
KR20120059859A (en) | Light emitting diode and method for fabricating the light emitting device | |
KR20130061342A (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |