KR102374171B1 - Light Emitting Device Package - Google Patents

Light Emitting Device Package Download PDF

Info

Publication number
KR102374171B1
KR102374171B1 KR1020150053877A KR20150053877A KR102374171B1 KR 102374171 B1 KR102374171 B1 KR 102374171B1 KR 1020150053877 A KR1020150053877 A KR 1020150053877A KR 20150053877 A KR20150053877 A KR 20150053877A KR 102374171 B1 KR102374171 B1 KR 102374171B1
Authority
KR
South Korea
Prior art keywords
light emitting
conductivity
emitting device
type
emitting devices
Prior art date
Application number
KR1020150053877A
Other languages
Korean (ko)
Other versions
KR20160123621A (en
Inventor
김원중
배철진
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150053877A priority Critical patent/KR102374171B1/en
Publication of KR20160123621A publication Critical patent/KR20160123621A/en
Application granted granted Critical
Publication of KR102374171B1 publication Critical patent/KR102374171B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 발광소자 패키지에 관한 것으로서, 수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및 제1 및 제2 솔더부와 연결되고, 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자를 포함하고, 복수의 발광소자 중 하나인 제1 발광소자는 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고, 복수의 발광소자 중 다른 하나인 제2 발광소자는 제1 발광소자 또는 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고, 공급되는 전원은 해당하는 발광소자를 우회하여 공급되는 발광소자 패키지를 제공한다.An embodiment relates to a light emitting device package, comprising: first and second lead frames electrically spaced apart from each other in a horizontal direction; first and second solder portions respectively disposed on the first and second lead frames; and a plurality of light emitting devices connected to the first and second solder parts and disposed to be sequentially overlapped in a vertical direction on the first and second lead frames, wherein the first light emitting device, which is one of the plurality of light emitting devices, is a first light emitting device. Power is directly supplied from the first and second lead frames, and the second light emitting device that is the other one of the plurality of light emitting devices supplies power through the first light emitting device or the third light emitting device that is another one of the plurality of light emitting devices The received and supplied power provides a light emitting device package that bypasses the corresponding light emitting device and is supplied.

Description

발광소자 패키지{Light Emitting Device Package}Light Emitting Device Package

실시예는 발광소자 패키지에 관한 것으로, 보다 상세하게는 복수의 발광소자를 수직으로 본딩하여 좁은 공간에 칩을 효율적으로 실장할 수 있는 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device package, and more particularly, to a light emitting device package capable of efficiently mounting a chip in a narrow space by vertically bonding a plurality of light emitting devices.

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED) is a type of semiconductor device that converts electricity into infrared or light by using characteristics of a compound semiconductor to send and receive signals or used as a light source.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다.BACKGROUND ART Group III-V nitride semiconductors are attracting attention as a core material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

그리고, 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.In addition, since the light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting fixtures such as incandescent lamps and fluorescent lamps, it has excellent eco-friendliness, and has advantages such as long lifespan and low power consumption characteristics. They are replacing light sources.

이러한 발광소자가 실장되는 발광소자 패키지의 광속 향상을 위해 발광소자 패키지에 복수 개의 발광소자를 수평으로 배치할 경우, 발광소자 패키지의 내부공간이 협소하여 배치시킬 수 있는 발광소자의 갯수에 한계가 있고, 발광소자에서 방출되는 빛을 반사시킬 수 있는 리플렉터의 면적이 줄어들어 휘도가 감소하는 문제점이 있다.When a plurality of light emitting devices are horizontally disposed in the light emitting device package to improve the luminous flux of the light emitting device package on which the light emitting device is mounted, the internal space of the light emitting device package is narrow, and there is a limit to the number of light emitting devices that can be disposed. , there is a problem in that the area of the reflector that can reflect the light emitted from the light emitting device is reduced, so that the luminance is reduced.

실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 크기가 다른 복수의 발광소자를 수직으로 배치할 수 있는 발광소자 패키지를 제공하고자 한다.The embodiment has been devised to solve the above problems, and an object of the present invention is to provide a light emitting device package capable of vertically disposing a plurality of light emitting devices having different sizes.

상기와 같은 목적을 달성하기 위하여, 실시예는 수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및 제1 및 제2 솔더부와 연결되고, 상기 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자를 포함하고, 상기 복수의 발광소자 중 하나인 제1 발광소자는 상기 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고, 상기 복수의 발광소자 중 다른 하나인 제2 발광소자는 상기 제1 발광소자 또는 상기 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고, 상기 공급되는 전원은 해당하는 발광소자를 우회하여 공급되는 발광소자 패키지를 제공할 수 있다.In order to achieve the above object, an embodiment includes first and second lead frames electrically spaced apart from each other in a horizontal direction; first and second solder portions respectively disposed on the first and second lead frames; and a plurality of light emitting devices connected to the first and second solder parts and disposed to be sequentially overlapped in a vertical direction on the first and second lead frames, the first light emitting device being one of the plurality of light emitting devices is directly supplied with power from the first and second lead frames, and a second light emitting device that is another one of the plurality of light emitting devices is the first light emitting device or a third light emitting device that is another one of the plurality of light emitting devices It is possible to provide a light emitting device package in which power is supplied through the device, and the supplied power bypasses the corresponding light emitting device and is supplied.

실시예에서, 상기 복수의 발광소자 각각은 투광성 기판; 상기 투광성 기판 아래에 적층되어 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층; 및In an embodiment, each of the plurality of light emitting devices is a light-transmitting substrate; a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer stacked under the light-transmitting substrate; and

상기 제1 도전형 반도체층과 연결되는 제1 패드와 상기 제2 도전형 반도체층과 연결되는 제2 패드를 포함하는 발광구조물을 포함할 수 있다.and a light emitting structure including a first pad connected to the first conductivity type semiconductor layer and a second pad connected to the second conductivity type semiconductor layer.

그리고, 상기 제1 발광소자는 상기 제1 패드와 상기 제1 도전형 반도체층 사이에 배치된 제1-1 도전형 하부 전극; 상기 제1-1 도전형 하부 전극으로부터 상기 발광구조물의 일측을 우회하여 연장 배치된 제1 도전형 상부 전극; 상기 제2 패드와 상기 제2 도전형 반도체층 사이에 배치된 제2-1 도전형 하부 전극; 및 상기 제2-1 도전형 하부 전극으로부터 상기 발광구조물의 타측을 우회하여 연장 배치된 제2 도전형 상부 전극을 더 포함할 수 있다.The first light emitting device may include: a 1-1 conductivity type lower electrode disposed between the first pad and the first conductivity type semiconductor layer; a first conductivity-type upper electrode extending from the 1-1 conductivity-type lower electrode by bypassing one side of the light emitting structure; a 2-1-th conductivity-type lower electrode disposed between the second pad and the second conductivity-type semiconductor layer; and a second conductivity-type upper electrode extending from the 2-1-th conductivity-type lower electrode to bypass the other side of the light emitting structure.

예를 들어, 상기 제1 발광소자는 상기 제1-1 도전형 하부 전극과 상기 제1 도전형 상부 전극을 연결하는 제1 연결부; 및 상기 제2-1 도전형 하부 전극과 상기 제2 도전형 상부 전극을 연결하는 제2 연결부를 더 포함할 수 있다.For example, the first light emitting device may include: a first connection part connecting the 1-1 conductivity type lower electrode and the first conductivity type upper electrode; and a second connector connecting the 2-1-th conductivity-type lower electrode and the second conductivity-type upper electrode.

예를 들어, 상기 제1 및 제2 발광소자는 상기 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 상기 발광구조물의 외측면에 배치된 절연부재를 더 포함할 수 있다.For example, the first and second light emitting devices may further include an insulating member disposed on an outer surface of the light emitting structure to expose the 1-1 and 2-1 conductivity-type lower electrodes.

예를 들어, 상기 제2 발광소자는 상기 제1 도전형 반도체층과 상기 제1 도전형 상부 전극 사이에 연결된 제1-2 도전형 하부 전극; 및 상기 제2 도전형 반도체층과 상기 제2 도전형 상부 전극 사이에 연결된 제2-2 도전형 하부 전극을 더 포함할 수 있다.For example, the second light emitting device may include a 1-2 conductivity type lower electrode connected between the first conductivity type semiconductor layer and the first conductivity type upper electrode; and a 2-2 conductivity-type lower electrode connected between the second conductivity-type semiconductor layer and the second conductivity-type upper electrode.

예를 들어, 상기 제1 도전형 상부 전극과 상기 제1 및 제2 발광소자의 제1 패드 사이에 배치되는 제3 솔더부와, 상기 제2 도전형 상부 전극와 상기 제1 및 제2 발광소자의 제2 패드 사이에 배치되는 제4 솔더부를 더 포함할 수 있다.For example, a third solder portion disposed between the first conductivity type upper electrode and the first pads of the first and second light emitting devices, and the second conductivity type upper electrode and the first and second light emitting devices A fourth solder portion disposed between the second pads may be further included.

예를 들어, 상기 제1 및 제2 발광소자는 전기적으로 병렬 연결될 수 있다.For example, the first and second light emitting devices may be electrically connected in parallel.

예를 들어, 상기 발광소자 패키지는 상기 제1 및 제2 리드 프레임 상에 상기 발광소자와 이격되어 배치되는 리플렉터; 및 상기 복수의 발광소자를 감싸는 몰딩 부재를 더 포함할 수 있다.For example, the light emitting device package may include: a reflector disposed on the first and second lead frames to be spaced apart from the light emitting device; and a molding member surrounding the plurality of light emitting devices.

예를 들어, 상기 복수의 발광소자의 크기는 서로 동일하거나 다를 수 있다.For example, the sizes of the plurality of light emitting devices may be the same or different from each other.

상술한 바와 같은 실시예에 의하면, 복수의 발광소자를 수직으로 배치하여, 좁은 공간에 칩을 효율적으로 실장할 수 있다.According to the above-described embodiment, the plurality of light emitting devices are vertically arranged, so that the chip can be efficiently mounted in a narrow space.

또한, 발광소자를 수직으로 본딩하여 발광소자의 본딩영역을 최소화할 수 있으며, 이에 따라 리플렉터 영역을 극대화함으로써 고광속을 구현할 수 있는 효과가 있다.In addition, the bonding area of the light emitting device can be minimized by bonding the light emitting device vertically, and thus a high luminous flux can be realized by maximizing the reflector area.

아울러, 발광소자를 중앙에 배치시켜 광속을 향상시킬 수 있고, 배광특성을 향상시킬 수 있다.In addition, by arranging the light emitting device in the center, the luminous flux can be improved, and the light distribution characteristic can be improved.

도 1 내지 도 6은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다.
도 7 내지 도 12는 실시예에 따른 발광소자를 나타내는 단면도이다.1 to 6 are cross-sectional views illustrating a light emitting device package according to an embodiment.
7 to 12 are cross-sectional views illustrating a light emitting device according to an embodiment.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention that can specifically realize the above object will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed on "on or under" of each element, on (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as “up (up) or down (on or under)”, the meaning of not only the upward direction but also the downward direction based on one element may be included.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not fully reflect the actual size.

도 1 내지 도 6은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다.1 to 6 are cross-sectional views illustrating a light emitting device package according to an embodiment.

본 실시예에 따른 발광소자 패키지(100C, 100D)는 제1 및 제2 리드 프레임(210, 220), 제1 및 제2 솔더부(211, 222), 발광소자(300, 310, 320), 리플렉터(400) 및 몰딩 부재(500)를 포함할 수 있다.The light emitting device packages 100C and 100D according to the present embodiment include first and second lead frames 210 and 220 , first and second solder parts 211 and 222 , light emitting devices 300 , 310 , 320 , The reflector 400 and the molding member 500 may be included.

다른 실시예에 따른 발광소자 패키지(100E, 100F)는 제1 및 제2 리드 프레임(210, 220), 제1 및 제2 솔더부(211, 222), 발광소자(300, 310, 320), 몰딩 부재(500) 및 패키지 몸체(600) 를 포함할 수 있다.Light emitting device packages 100E and 100F according to another embodiment include first and second lead frames 210 and 220, first and second solder parts 211 and 222, light emitting devices 300, 310, 320, It may include a molding member 500 and a package body 600 .

실시예에서, 제1 및 제2 리드 프레임(210, 220)은 수평 방향으로 서로 이격되어 배치될 수 있다. 아울러, 제1 및 제2 리드 프레임(210, 220)은 도전성 물질, 예를 들어 구리(Cu)로 이루어지며, 서로 전기적으로 분리되어 있다. 그리고, 제1 및 제2 리드 프레임(210, 220)은 동일한 재료로 이루어지고 서로 전기적으로 분리될 수 있다.In an embodiment, the first and second lead frames 210 and 220 may be disposed to be spaced apart from each other in a horizontal direction. In addition, the first and second lead frames 210 and 220 are made of a conductive material, for example, copper (Cu), and are electrically separated from each other. Also, the first and second lead frames 210 and 220 may be made of the same material and may be electrically separated from each other.

한편, 제1 및 제2 리드 프레임(210, 220)에는 발광소자(300, 310, 320)가 배치될 수 있는데, 발광소자는 복수 개가 제1 및 제2 리드 프레임(210, 220) 위에 수직 방향으로 순차적으로 중첩되어 배치될 수 있고, 제1 및 제2 리드 프레임(210, 220)에 전기적으로 연결될 수 있다.Meanwhile, light emitting devices 300 , 310 , 320 may be disposed on the first and second lead frames 210 and 220 , and a plurality of light emitting devices are disposed on the first and second lead frames 210 and 220 in a vertical direction. may be sequentially overlapped, and may be electrically connected to the first and second lead frames 210 and 220 .

여기서, 발광소자 패키지(100E, 100F)는 패키지 몸체(600)에 캐비티(C)가 구비되어 캐비티(C) 내에 발광소자(310, 320)이 배치될 수 있다.Here, in the light emitting device packages 100E and 100F, a cavity C is provided in the package body 600 so that the light emitting devices 310 and 320 may be disposed in the cavity C.

그리고, 상기 복수의 발광소자(300) 중 하나의 제1 발광소자(310)는 제1 및 제2 리드 프레임(210, 220)으로부터 전원을 직접 공급받고, 복수의 발광소자(300) 중 다른 하나인 제2 발광소자(320)는 제1 발광소자(310) 또는 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받을 수 있다. 여기서, 상기 공급되는 전원은 해당하는 발광소자를 우회하여 공급될 수 있다.In addition, one first light emitting device 310 of the plurality of light emitting devices 300 receives power directly from the first and second lead frames 210 and 220 , and the other one of the plurality of light emitting devices 300 . The second light emitting device 320 may receive power through the first light emitting device 310 or a third light emitting device that is another one of the plurality of light emitting devices. Here, the supplied power may be supplied bypassing the corresponding light emitting device.

도 7 내지 도 12는 실시예에 따른 발광소자를 나타내는 단면도이다.7 to 12 are cross-sectional views illustrating a light emitting device according to an embodiment.

도 7 내지 도 10을 참조하면, 복수의 발광소자(300A, 300B) 각각은 투광성 기판(315, 325)과 투광성 기판(315, 325) 아래로 적층되어 배치된 제1 도전형 반도체층(311, 321), 활성층(312, 322), 제2 도전형 반도체층(313, 323)을 포함하는 발광구조물(E)을 포함할 수 있다.7 to 10, each of the plurality of light emitting devices (300A, 300B) is a light-transmitting substrate (315, 325) and the light-transmitting substrate (315, 325) is a first conductive semiconductor layer 311, 321 ), active layers 312 and 322 , and a light emitting structure E including second conductivity-type semiconductor layers 313 and 323 .

또한, 복수의 발광소자(300C, 300D) 각각은 투광성 기판(315, 325)과 투광성 기판(315, 325) 아래로 적층되어 배치된 제1 도전형 반도체층(311, 321), 활성층(312, 322), 제2 도전형 반도체층(313, 323), 제1 도전형 반도체층(311, 321)과 연결되는 제1 패드(331)와 제2 도전형 반도체층(313, 323)과 연결되는 제2 패드(332)를 포함하는 발광구조물(E)을 포함할 수 있다.In addition, the plurality of light emitting devices (300C, 300D), each of the first conductivity type semiconductor layers (311, 321), the active layer (312, stacked under the light-transmitting substrates 315 and 325) and the light-transmitting substrates (315, 325), 322), the second conductivity-type semiconductor layers 313 and 323, the first pad 331 connected to the first conductivity-type semiconductor layers 311 and 321, and the second conductivity-type semiconductor layers 313 and 323 are connected The light emitting structure E including the second pad 332 may be included.

실시예에서, 투광성 기판(315, 325)은 사파이어 기판 등이 사용될 수 있고, 제1 및 제2 발광소자(310, 320)의 투광성 기판(315, 325)은 절연성 기판을 포함할 수 있다.In an embodiment, the light-transmitting substrates 315 and 325 may include a sapphire substrate, and the light-transmitting substrates 315 and 325 of the first and second light emitting devices 310 and 320 may include an insulating substrate.

그리고, 투광성 기판(315, 325)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.In addition, the light-transmitting substrates 315 and 325 may be formed of a material having excellent thermal conductivity, and in addition to sapphire (Al2O3), at least one of SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 may be used. can

또한, 투광성 기판(315, 325)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(E)이 배치된다. 그리고, 발광구조물(E)은 투광성 기판(315, 325)의 하부에 구비되는 버퍼층(미도시), 버퍼층(미도시)의 하부에 구비되는 제1 도전형 반도체층(311, 321), 제1 도전형 반도체층(311, 321)의 하부에 구비되는 활성층(312, 322) 및 활성층(312, 322)의 하부에 구비되는 제2 도전형 반도체층(313, 323)을 포함한다.도 11 내지 도 12를 참조하면, TFFC(Thin Film Flip Chip)을 도시한 것으로 발광구조물(E)에서 투광성 기판이 분리된 발광소자(300E, 300F)인데, 발광소자에서 방출되는 빛의 광효율을 높이기 위해 발광구조물로부터 투광성 기판을 분리한 뒤 발광구조물에 요철(미도시)을 형성시켜 광효율을 향상시킬 수 있다.In addition, a light-emitting structure E in which a plurality of semiconductor compounds are stacked is disposed on one surface of the light-transmitting substrates 315 and 325 . In addition, the light emitting structure E includes a buffer layer (not shown) provided under the light-transmitting substrates 315 and 325, first conductivity-type semiconductor layers 311 and 321 provided under the buffer layer (not shown), and a first and active layers 312 and 322 provided under the conductive semiconductor layers 311 and 321 and second conductivity-type semiconductor layers 313 and 323 provided under the active layers 312 and 322. FIGS. 11 to 12, a thin film flip chip (TFFC) is shown, which is a light emitting device 300E, 300F in which a light-transmitting substrate is separated from a light emitting structure E. In order to increase the light efficiency of the light emitted from the light emitting device, the light emitting structure After separating the light-transmitting substrate from the light-emitting structure, it is possible to improve the light efficiency by forming irregularities (not shown) on the light emitting structure.

그리고, 도 7 내지 도 10을 참조하면, 제1 발광소자(300A, 300B, 300C, 300D)는 제1-1 도전형 하부 전극(310a)이 배치되는 제1 도전형 반도체층(311), 제1 도전형 반도체층(311)의 하부에 구비되는 활성층(312), 활성층(312)의 하부에 구비되고, 제2-1 도전형 하부 전극(310c)이 배치되는 제2 도전형 반도체층(313)을 포함한다. 7 to 10 , the first light emitting devices 300A, 300B, 300C, and 300D include a first conductivity type semiconductor layer 311 on which a 1-1 conductivity type lower electrode 310a is disposed, a first light emitting device 300A, 300B, 300C, and 300D. The active layer 312 provided under the first conductivity type semiconductor layer 311, the second conductivity type semiconductor layer 313 provided under the active layer 312 and on which the 2-1 conductivity type lower electrode 310c is disposed ) is included.

여기서, 제1 도전형 반도체층(311, 321)과 활성층(312, 322) 및 제2 도전형 반도체층(313, 323)을 포함하는 발광구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.Here, the light emitting structure including the first conductivity-type semiconductor layers 311 and 321 , the active layers 312 and 322 , and the second conductivity-type semiconductor layers 313 and 323 is, for example, a metal organometallic chemical vapor deposition (MOCVD) method. Organic Chemical Vapor Deposition), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Deposition (HVPE) Vapor Phase Epitaxy) may be formed using a method such as, but is not limited thereto.

또한, 제1 도전형 반도체층(311, 321)과 투광성 기판(315, 325) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(미도시)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(316, 326) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.In addition, a buffer layer (not shown) may be grown between the first conductivity-type semiconductor layers 311 and 321 and the light-transmitting substrates 315 and 325 in order to alleviate a lattice mismatch of materials and a difference in coefficient of thermal expansion. The material of the buffer layer (not shown) may be formed of at least one of a group III-5 compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layers 316 and 326 , but is not limited thereto.

아울러, 제1 도전형 반도체층(311, 321)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(311, 321)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In addition, the first conductivity-type semiconductor layers 311 and 321 may be formed of a semiconductor compound. In more detail, it may be implemented as a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layers 311 and 321 are n-type semiconductor layers, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

그리고, 제1 도전형 반도체층(311, 321)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(311, 321)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.In addition, the first conductivity type semiconductor layers 311 and 321 include a semiconductor material having a composition formula of AlxInyGa(1-xy)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) can do. The first conductivity-type semiconductor layers 311 and 321 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. .

한편, 활성층(312, 322)은 제1 도전형 반도체층(311, 321)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(313, 323)을 통해서 주입되는 정공이 서로 만나서 활성층(312, 322)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.On the other hand, in the active layers 312 and 322, electrons injected through the first conductivity type semiconductor layers 311 and 321 and holes injected through the second conductivity type semiconductor layers 313 and 323 formed later meet each other to form the active layer ( 312, 322) is a layer that emits light having an energy determined by the intrinsic energy band of the material.

또한, 활성층(312, 322)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(312, 322)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.In addition, the active layers 312 and 322 may have a double junction structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum wire (Quantum-Wire) structure, or a quantum dot structure. Dot) structure may be formed in at least one of. For example, the active layers 312 and 322 are injected with trimethyl gallium gas (TMGa), ammonia gas (NH3), nitrogen gas (N2), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited.

활성층(312, 322)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well/barrier layers of the active layers 312 and 322 are, for example, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs (InGaAs)/AlGaAs, GaP (InGaP)/AlGaP. It may be formed in any one or more pair structures, but is not limited thereto. Here, the well layer may be formed of a material having a band gap lower than that of the barrier layer.

그리고, 활성층(312, 322)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(312, 322)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.In addition, a conductive cladding layer (not shown) may be formed above and/or below the active layers 312 and 322 . The conductive cladding layer may be formed of a barrier layer of the active layers 312 and 322 or a semiconductor having a wider bandgap than the bandgap. For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

아울러, 제2 도전형 반도체층(313, 323)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(313, 323)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.In addition, the second conductivity-type semiconductor layers 313 and 323 may be formed of a semiconductor compound. In more detail, it may be implemented as a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a second conductivity-type dopant. For example, it may include a semiconductor material having a compositional formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1). In addition, when the second conductivity-type semiconductor layers 313 and 323 are p-type semiconductor layers, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

한편, 발광소자(300A, 300B, 300C, 300D)에 구비되는 제1-1 도전형 하부 전극(310a)과 제1-2 도전형 하부 전극(320a)은 제1 도전형 반도체층(311, 321)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2-1 도전형 하부 전극(310c)과 제2-2 도전형 하부 전극(320b)은 제2 도전형 반도체층(313, 323)의 하단면 일측에 배치된다.On the other hand, the 1-1 conductivity type lower electrode 310a and the 1-2 conductivity type lower electrode 320a provided in the light emitting devices 300A, 300B, 300C, and 300D include the first conductivity type semiconductor layers 311 and 321 . ) part is mesa-etched to be disposed on the exposed surface, and the 2-1 conductivity type lower electrode 310c and the 2-2 conductivity type lower electrode 320b are the second conductivity type semiconductor layers 313 and 323 ) is disposed on one side of the lower surface.

여기서, 도전성을 높이기 위해 제2 도전형 반도체층(313, 323)의 하면과, 제2-1 도전형 하부 전극(310c) 및 제2-2 도전형 하부 전극(320d) 사이에는 ITO(Indium Tin Oxide)(314, 324)가 더 포함될 수 있다.Here, indium tin (ITO) is disposed between the lower surfaces of the second conductivity type semiconductor layers 313 and 323 and the 2-1 conductivity type lower electrode 310c and the 2-2 conductivity type lower electrode 320d to increase conductivity. Oxide) (314, 324) may be further included.

또한, 각 전극은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.In addition, each electrode may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au) to have a single-layer or multi-layer structure.

한편, 제1 발광소자(300A, 300C)의 상면에는 다수의 전극을 더 포함할 수 있다. 여기서, 제1-1 도전형 하부 전극(310a)은 제1 리드 프레임(210)과 제1 도전형 반도체층(311) 사이에 배치될 수 있고, 제1 도전형 상부 전극(310b)은 제1-1 도전형 하부 전극(310a)으로부터 발광구조물(E)의 일측을 우회하여 연장 배치될 수 있다.Meanwhile, a plurality of electrodes may be further included on the upper surfaces of the first light emitting devices 300A and 300C. Here, the 1-1 conductivity-type lower electrode 310a may be disposed between the first lead frame 210 and the first conductivity type semiconductor layer 311 , and the first conductivity-type upper electrode 310b is the first The -1 conductivity type lower electrode 310a may be disposed to bypass one side of the light emitting structure E and extend.

그리고, 제2-1 도전형 하부 전극(310c)은 제2 리드 프레임(220)과 제2 도전형 반도체층(313) 사이에 배치될 수 있으며, 제2 도전형 상부 전극(310d)은 제2-1 도전형 하부 전극(310c)으로부터 발광구조물(E)의 타측을 우회하여 연장 배치될 수 있다.In addition, the 2-1-th conductivity-type lower electrode 310c may be disposed between the second lead frame 220 and the second conductivity-type semiconductor layer 313 , and the second conductivity-type upper electrode 310d is the second The -1 conductivity type lower electrode 310c may be disposed to bypass the other side of the light emitting structure E and extend.

아울러, 제1 발광소자(300A, 300C, 300E)는 제1-1 도전형 하부 전극(310a)과 제1 도전형 상부 전극(310b)을 연결하는 제1 연결부(317a)와, 제2-1 도전형 하부 전극(310c)과 제2 도전형 상부 전극(310d)을 연결하는 제2 연결부(317b)를 더 포함할 수 있다.In addition, the first light emitting devices 300A, 300C, and 300E include a first connection part 317a connecting the 1-1 conductivity-type lower electrode 310a and the first conductivity-type upper electrode 310b, and the 2-1-th conductive type lower electrode 310a. A second connection part 317b connecting the conductive lower electrode 310c and the second conductive upper electrode 310d may be further included.

그리고, 제1 연결부(317a) 및 제2 연결부(317b)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 전극과 같은 재질로 구비될 수 있고, 제1 연결부(317a)를 통해 제1-1 도전형 하부 전극(310a)이 제1 도전형 상부 전극(310b)과 전기적으로 연결되고 제2 연결부(317b)를 통해 제2-1 도전형 하부 전극(310c)이 제2 도전형 상부 전극(310d)과 전기적으로 연결될 수 있다.In addition, the first connection part 317a and the second connection part 317b include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au). to be made of the same material as the electrode, the 1-1 conductive type lower electrode 310a is electrically connected to the first conductive type upper electrode 310b through the first connection part 317a, and the second connection part 317b ), the 2-1-th conductivity-type lower electrode 310c may be electrically connected to the second conductivity-type upper electrode 310d.

한편, 제1 및 제2 발광소자(310, 320)에는 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 발광구조물(E)의 외측면에 절연부재(318)가 배치될 수 있다.Meanwhile, in the first and second light emitting devices 310 and 320 , an insulating member 318 may be disposed on the outer surface of the light emitting structure E so that the 1-1 and 2-1 conductivity-type lower electrodes are exposed. .

그리고, 제2 발광소자(300B, 300D는 제1 도전형 반도체층(321)과 제1 발광소자(310)의 제1 도전형 상부 전극(310b) 사이에 연결된 제1-2 도전형 하부 전극(320a) 및 제2 도전형 반도체층(323)과 제1 발광소자(310)의 제2 도전형 상부 전극(310d) 사이에 연결된 제2-2 도전형 하부 전극(320b)을 더 포함할 수 있다.In addition, the second light emitting devices 300B and 300D are a 1-2 conductivity type lower electrode connected between the first conductivity type semiconductor layer 321 and the first conductivity type upper electrode 310b of the first light emitting device 310 ( 320a) and a second conductivity type lower electrode 320b connected between the second conductivity type semiconductor layer 323 and the second conductivity type upper electrode 310d of the first light emitting device 310 may be further included. .

상술한 바와 같이, 제1 발광소자(310)의 제1 도전형 상부 전극(310b)과 제2 발광소자(320)의 제1-2 도전형 하부 전극(320a)이 연결되고, 제1 발광소자(310)의 제2 도전형 상부 전극(310d)과 제2 발광소자(320)의 제2-2 도전형 하부 전극(320b)이 연결되어 제1 발광소자(310)를 통해 제2 발광소자(320)에 간접적으로 전원이 공급될 수 있다. 이때, 제1 및 제2 발광소자(310, 320)는 전기적으로 병렬 연결될 수 있다.As described above, the first conductivity type upper electrode 310b of the first light emitting device 310 and the 1-2 conductivity type lower electrode 320a of the second light emitting device 320 are connected, and the first light emitting device The second conductivity type upper electrode 310d of 310 and the 2-2 conductivity type lower electrode 320b of the second light emitting device 320 are connected through the first light emitting device 310 to the second light emitting device ( 320) may be indirectly supplied with power. In this case, the first and second light emitting devices 310 and 320 may be electrically connected in parallel.

여기서, 제1 및 제2 발광소자(310, 320)가 연결될 때 플립칩 본딩될 수 있다.Here, when the first and second light emitting devices 310 and 320 are connected, flip-chip bonding may be performed.

도 1과 도 2 및 도 7과 도 8을 참조하면, 제1 발광소자(310, 300A)와 제2 발광소자(320, 300B)는 플립칩 본딩될 수 있고, 복수의 제1 발광소자(310, 300A) 간에도 플립칩 본딩될 수 있는데, 여기서, 제1 발광소자(310, 300A)와 제2 발광소자(320, 300B) 사이와, 복수의 제1 발광소자(310, 300A) 간에는 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)을 이용하여 본딩될 수 있다. 여기서, 제1 발광소자(300A)의 제1-1 도전형 하부 전극(310a)과 제1 발광소자(310)의 제2 도전형 상부 전극(310d)이 배치되는 높이는 다르므로 수평으로 구비되는 발광소자 패키지(100A, 100B)의 제1 및 제2 리드 프레임(210, 220)에 배치되기 위해서, 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)의 두께를 조절하여 발광소자를 수평으로 배치시킬 수 있다.1 and 2 and 7 and 8 , the first light emitting devices 310 and 300A and the second light emitting devices 320 and 300B may be flip-chip bonded, and a plurality of first light emitting devices 310 may be flip-chip bonded. , 300A) can also be flip-chip bonded, where the solder paste ( It can be bonded using solder paste) or a solder ball. Here, since the height at which the 1-1 conductivity type lower electrode 310a of the first light emitting device 300A and the second conductivity type upper electrode 310d of the first light emitting device 310 are disposed are different, the light emission is provided horizontally. In order to be disposed on the first and second lead frames 210 and 220 of the device packages 100A and 100B, the light emitting device may be horizontally disposed by adjusting the thickness of solder paste or solder ball. can

그리고, 도 3 내지 도 6에 도시한 바와 같이 제1 발광소자(310)는 제1 발광소자의 제1 패드(331)와 제1 리드 프레임(210) 사이에 배치되는 제1 솔더부(211)와 솔더링(soldering)되고, 제1 발광소자(310)의 제2 패드(332)와 제2 리드 프레임(220) 사이에 배치되는 제2 솔더부(222)와 솔더링(soldering)되어 제1 및 제2 리드 프레임(210, 220)과 전기적으로 연결될 수 있다.And, as shown in FIGS. 3 to 6 , the first light emitting device 310 includes a first solder part 211 disposed between the first pad 331 of the first light emitting device and the first lead frame 210 . It is soldered with, and is soldered with the second solder portion 222 disposed between the second pad 332 and the second lead frame 220 of the first light emitting device 310 to be first and first 2 It may be electrically connected to the lead frames (210, 220).

여기서, 제1 및 제2 솔더부(211, 222) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있다.Here, each of the first and second solder parts 211 and 222 may be a solder paste or a solder ball.

전술한 제1 및 제2 솔더부(211, 222)는 제1 및 제2 패드(331, 332)를 통해 발광 소자(310)의 제1 및 제2 도전형 반도체층(311, 313)을 제1 및 제2 리드 프레임(210, 220)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다.The first and second solder portions 211 and 222 described above form the first and second conductivity-type semiconductor layers 311 and 313 of the light emitting device 310 through the first and second pads 331 and 332 . By electrically connecting the first and second lead frames 210 and 220, respectively, it is possible to eliminate the need for a wire.

또한, 제1 발광소자(310)의 제1 및 제2 패드(311, 332)와 제1 및 제2 도전형 상부 전극(310b, 310d) 사이에는 각각 제1 및 제2 연결부(317a, 317b)가 배치되어 전기적으로 연결될 수 있다.In addition, between the first and second pads 311 and 332 of the first light emitting device 310 and the first and second conductivity-type upper electrodes 310b and 310d, first and second connecting portions 317a and 317b, respectively may be disposed and electrically connected.

상술한 바와 같이 제1 및 제2 리드 프레임(210,220)에 배치되는 제1 발광소자(310) 상부에는 제2 발광소자(320)가 배치될 수 있고, 2개 이상의 발광소자를 적층하기 위해서는 제1 발광소자(310)와 동일한 구조를 가진 복수 개의 발광소자가 수직으로 적층될 수도 있다.As described above, the second light emitting device 320 may be disposed on the first light emitting device 310 disposed on the first and second lead frames 210 and 220 , and in order to stack two or more light emitting devices, the first A plurality of light emitting devices having the same structure as the light emitting device 310 may be vertically stacked.

여기서, 하부에 배치되는 발광소자의 제1 및 제2 도전형 상부 전극(310b, 310d)과 상부에 배치되는 제1 및 2 발광소자의 제1 및 제2 패드(331, 332) 사이에는 각각 제3 및 제4 솔더부(213, 214)가 배치되어 전기적으로 연결될 수 있다.그리고, 복수의 발광소자는 크기가 동일한 발광소자가 배치될 수 있을 뿐만 아니라, 발광소자의 상하면에 전극이 배치될 수 있으므로 상하로 적층된 발광소자의 전극들을 솔더(solder)로 쉽게 본딩하여 크기가 서로 다른 발광소자가 적층되도록 배치될 수도 있다.Here, between the first and second conductivity-type upper electrodes 310b and 310d of the light emitting device disposed on the lower portion and the first and second pads 331 and 332 of the first and second light emitting devices disposed on the upper portion, respectively The third and fourth solder parts 213 and 214 may be disposed to be electrically connected to each other. In addition, light emitting devices having the same size may be disposed in the plurality of light emitting devices, and electrodes may be disposed on upper and lower surfaces of the light emitting devices. Therefore, the electrodes of the light-emitting devices stacked up and down may be easily bonded with solder so that light-emitting devices having different sizes may be stacked.

또한, 제1 및 제2 리드 프레임(210, 220) 상에는 리플렉터(400)가 배치될 수 있는데, 리플렉터(400)는 제1 및 제2 리드 프레임(210, 220)에 배치된 발광소자(300, 310, 320)의 가장자리에서 소정의 거리로 이격되어 제1 및 제2 리드 프레임(210, 220) 상에 배치될 수 있다. 여기서, 리플렉터(400)는 발광소자(300, 310, 320)로부터 방출되는 빛을 발광소자 패키지의 전면(도 1과 도 2에서 윗 방향)으로 반사시켜 휘도를 증가시킬 수 있다.In addition, a reflector 400 may be disposed on the first and second lead frames 210 and 220 , and the reflector 400 includes the light emitting device 300 disposed on the first and second lead frames 210 and 220 , It may be spaced apart from the edges of the 310 and 320 by a predetermined distance and disposed on the first and second lead frames 210 and 220 . Here, the reflector 400 may increase the luminance by reflecting light emitted from the light emitting devices 300 , 310 , and 320 toward the front surface of the light emitting device package (upward direction in FIGS. 1 and 2 ).

그리고, 한편, 고출력 발광소자 패키지를 구현하기 위해 종래에는 발광소자 패키지에 2개의 발광소자를 수평으로 배치하고, 와이어로 발광소자를 연결하였다. 이러한 구조는 협소한 발광소자 패키지 내의 공간의 제약 때문에 발광소자 패키지 내에 배치할 수 있는 발광소자의 갯수에 제약을 받을 뿐 아니라, 발광소자에서 방출되는 빛을 반사시키는 리플렉터의 면적이 감소하게 되어 휘도를 증가시키는데 한계가 있다.On the other hand, in order to realize a high-power light emitting device package, in the related art, two light emitting devices are horizontally arranged in the light emitting device package, and the light emitting devices are connected with wires. This structure is limited in the number of light emitting devices that can be disposed in the light emitting device package due to space constraints in the narrow light emitting device package, as well as the area of the reflector that reflects the light emitted from the light emitting device is reduced to increase luminance. There is a limit to increase.

하지만, 실시예에 따른 발광소자 패키지는 발광소자 패키지의 중앙부에 복수 개의 발광소자를 수직으로 적층시킴으로써, 종래의 발광소자 패키지의 리플렉터보다 발광소자에서 방출되는 빛을 반사시킬 수 있는 리플렉터의 면적을 넓게 확보할 수 있게 된다. 이와 같이, 리플렉터의 면적이 증가함에 따라 발광소자에서 방출되는 빛의 휘도를 증가시킬 수 있다.However, in the light emitting device package according to the embodiment, by vertically stacking a plurality of light emitting devices in the center of the light emitting device package, the reflector capable of reflecting light emitted from the light emitting device is wider than the reflector of the conventional light emitting device package. can be obtained As described above, as the area of the reflector increases, the luminance of light emitted from the light emitting device may be increased.

그리고, 리플렉터(400)는 반사율이 우수한 물질로 이루어지며, 일 예로서 은(Ag)이 코팅될 수 있다. In addition, the reflector 400 is made of a material having excellent reflectance, and may be coated with silver (Ag) as an example.

아울러, 몰딩 부재(500)가 발광소자를 보호하도록 복수의 발광소자(300, 310, 320)의 둘레에 배치될 수 있고, 몰딩 부재(500)는 실리콘 등을 포함할 수 있다.In addition, the molding member 500 may be disposed around the plurality of light emitting devices 300 , 310 , and 320 to protect the light emitting devices, and the molding member 500 may include silicon or the like.

상술한 바와 같은 실시예에 따르면, 복수의 발광소자가 패키지 몸체의 중앙에 배치될 수 있기 때문에 광속을 향상시킬 수 있고, 배광특성을 향상시킬 수 있다.According to the above-described embodiment, since the plurality of light emitting devices can be disposed in the center of the package body, the luminous flux can be improved and the light distribution characteristics can be improved.

그리고, 복수의 발광소자를 수직으로 배치하여, 좁은 공간에 칩을 효율적으로 실장할 수 있다.In addition, by arranging a plurality of light emitting devices vertically, the chip can be efficiently mounted in a narrow space.

또한, 발광소자를 수직으로 본딩하여 발광소자의 본딩영역을 최소화할 수 있으며, 이에 따라 리플렉터 영역을 극대화함으로써 고광속을 구현할 수 있는 효과가 있다.In addition, the bonding area of the light emitting device can be minimized by bonding the light emitting device vertically, and thus a high luminous flux can be realized by maximizing the reflector area.

상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.The above-described light emitting device or light emitting device package may be used as a light source of a lighting system, and may be used, for example, in a backlight unit of an image display device and a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.When used as a backlight unit of an image display device, it may be used as an edge-type backlight unit or a direct-type backlight unit, and when used in a lighting device, it may be used for a lamp or a bulb-type light source.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10, 20 : 발광소자 패키지 210 : 제1 리드 프레임
220 : 제2 리드 프레임 300, 310. 320 : 발광소자
310a : 제1-1 도전형 하부 전극 310b : 제1 도전형 상부 전극
310c : 제2-1 도전형 하부 전극 310d : 제2 도전형 상부 전극
311, 321 : 제1 도전형 반도체층 312, 322 : 활성층
313, 323 : 제2 도전형 반도체층 314, 324 : ITO
315, 325 : 투광성 기판 316, 326 : 버퍼층
317a : 제1 연결부 317b : 제2 연결부
318 : 절연부재 320a : 제1-2 도전형 하부 전극
320b : 제2-2 도전형 하부 전극 400 : 리플렉터
500 : 몰딩 부재10, 20: light emitting device package 210: first lead frame
220: second lead frame 300, 310. 320: light emitting element
310a: 1-1 conductivity type lower electrode 310b: first conductivity type upper electrode
310c: 2-1th conductivity type lower electrode 310d: second conductivity type upper electrode
311, 321: first conductivity type semiconductor layer 312, 322: active layer
313, 323: second conductivity type semiconductor layer 314, 324: ITO
315, 325: light transmitting substrate 316, 326: buffer layer
317a: first connection part 317b: second connection part
318: insulating member 320a: first-second conductivity type lower electrode
320b: 2-2 conductivity type lower electrode 400: reflector
500: molding member

Claims (10)

수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부;
상기 제1 및 제2 솔더부와 연결되고, 상기 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자;
상기 제1 및 제2 리드 프레임 상에 상기 발광소자와 이격되어 배치되는 리플렉터; 및
상기 복수의 발광소자를 감싸는 몰딩 부재를 포함하고,
상기 복수의 발광소자 중 하나인 제1 발광소자는 상기 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고,
상기 복수의 발광소자 중 다른 하나인 제2 발광소자는 상기 제1 발광소자 또는 상기 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고,
상기 복수의 발광소자 각각은,
투광성 기판;
상기 투광성 기판 아래에 적층되어 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및
상기 제1 도전형 반도체층과 연결되는 제1 패드; 및
상기 제2 도전형 반도체층과 연결되는 제2 패드;를 포함하고,
상기 제1 발광 소자는,
상기 제1 패드와 상기 제1 도전형 반도체층 사이에 배치된 제1-1 도전형 하부 전극;
상기 제1-1 도전형 하부 전극으로부터 상기 발광구조물의 일측을 우회하여 연장 배치된 제1 도전형 상부 전극;
상기 제2 패드와 상기 제2 도전형 반도체층 사이에 배치된 제2-1 도전형 하부 전극; 및
상기 제2-1 도전형 하부 전극으로부터 상기 발광구조물의 타측을 우회하여 연장 배치된 제2 도전형 상부 전극;을 포함하고,
상기 제2 발광소자는,
상기 제1 도전형 반도체층과 상기 제1 도전형 상부 전극 사이에 연결된 제1-2 도전형 하부 전극; 및
상기 제2 도전형 반도체층과 상기 제2 도전형 상부 전극 사이에 연결된 제2-2 도전형 하부 전극;을 포함하는,
발광소자 패키지.first and second lead frames electrically spaced apart from each other in a horizontal direction;
first and second solder portions respectively disposed on the first and second lead frames;
a plurality of light emitting devices connected to the first and second solder portions and disposed to be sequentially overlapped in a vertical direction on the first and second lead frames;
a reflector disposed on the first and second lead frames to be spaced apart from the light emitting device; and
A molding member surrounding the plurality of light emitting devices,
A first light emitting device, which is one of the plurality of light emitting devices, is directly supplied with power from the first and second lead frames,
The second light emitting device which is the other one of the plurality of light emitting devices is supplied with power through the third light emitting device which is another one of the first light emitting device or the plurality of light emitting devices,
Each of the plurality of light emitting devices,
light-transmitting substrate;
a light-emitting structure including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer stacked under the light-transmitting substrate; and
a first pad connected to the first conductivity-type semiconductor layer; and
a second pad connected to the second conductivity-type semiconductor layer;
The first light emitting device,
a 1-1 conductivity-type lower electrode disposed between the first pad and the first conductivity-type semiconductor layer;
a first conductivity type upper electrode extending from the 1-1 conductivity type lower electrode by bypassing one side of the light emitting structure;
a 2-1-th conductivity-type lower electrode disposed between the second pad and the second conductivity-type semiconductor layer; and
a second conductivity-type upper electrode extending from the second-first conductivity-type lower electrode by bypassing the other side of the light emitting structure;
The second light emitting device,
a 1-2 conductivity type lower electrode connected between the first conductivity type semiconductor layer and the first conductivity type upper electrode; and
a second conductivity-type lower electrode connected between the second conductivity-type semiconductor layer and the second conductivity-type upper electrode;
light emitting device package. 삭제delete 제1 항에 있어서, 상기 제1 발광소자는,
상기 제1-1 도전형 하부 전극과 상기 제1 도전형 상부 전극을 연결하는 제1 연결부; 및
상기 제2-1 도전형 하부 전극과 상기 제2 도전형 상부 전극을 연결하는 제2 연결부;를 포함하는 발광소자 패키지.According to claim 1, wherein the first light emitting device,
a first connection part connecting the 1-1 conductivity-type lower electrode and the first conductivity-type upper electrode; and
A light emitting device package comprising a; a second connection portion connecting the 2-1-th conductivity-type lower electrode and the second conductivity-type upper electrode. 제1 항에 있어서, 상기 제1 및 제2 발광소자는
상기 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 상기 발광구조물의 외측면에 배치된 절연부재를 더 포함하는 발광소자 패키지.The method of claim 1, wherein the first and second light emitting devices are
The light emitting device package further comprising an insulating member disposed on an outer surface of the light emitting structure to expose the 1-1 and 2-1 conductivity-type lower electrodes. 제4 항에 있어서,
상기 제1 도전형 상부 전극과 상기 제1 및 제2 발광소자의 제1 패드 사이에 배치되는 제3 솔더부와, 상기 제2 도전형 상부 전극와 상기 제1 및 제2 발광소자의 제2 패드 사이에 배치되는 제4 솔더부를 더 포함하는 발광소자 패키지.5. The method of claim 4,
A third solder portion disposed between the first conductivity type upper electrode and the first pads of the first and second light emitting devices, and between the second conductivity type upper electrode and the second pads of the first and second light emitting devices The light emitting device package further comprising a fourth solder portion disposed on. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150053877A 2015-04-16 2015-04-16 Light Emitting Device Package KR102374171B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150053877A KR102374171B1 (en) 2015-04-16 2015-04-16 Light Emitting Device Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150053877A KR102374171B1 (en) 2015-04-16 2015-04-16 Light Emitting Device Package

Publications (2)

Publication Number Publication Date
KR20160123621A KR20160123621A (en) 2016-10-26
KR102374171B1 true KR102374171B1 (en) 2022-03-15

Family

ID=57251965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150053877A KR102374171B1 (en) 2015-04-16 2015-04-16 Light Emitting Device Package

Country Status (1)

Country Link
KR (1) KR102374171B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087861A1 (en) 2003-09-26 2005-04-28 Tessera, Inc. Back-face and edge interconnects for lidded package
KR101332794B1 (en) 2008-08-05 2013-11-25 삼성전자주식회사 Light emitting device, light emitting system comprising the same, and fabricating method of the light emitting device and the light emitting system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200640045A (en) * 2005-05-13 2006-11-16 Ind Tech Res Inst Alternating current light-emitting device
KR101592201B1 (en) * 2008-11-06 2016-02-05 삼성전자 주식회사 Light emitting device and fabricating method thereof
KR101710358B1 (en) * 2010-11-16 2017-02-27 엘지이노텍 주식회사 Light Emitting diode and Light Emitting diode Package
KR102085897B1 (en) * 2013-06-10 2020-03-06 엘지이노텍 주식회사 Light emitting device and light emitting device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087861A1 (en) 2003-09-26 2005-04-28 Tessera, Inc. Back-face and edge interconnects for lidded package
KR101332794B1 (en) 2008-08-05 2013-11-25 삼성전자주식회사 Light emitting device, light emitting system comprising the same, and fabricating method of the light emitting device and the light emitting system

Also Published As

Publication number Publication date
KR20160123621A (en) 2016-10-26

Similar Documents

Publication Publication Date Title
US9806233B2 (en) Light emitting device
KR101110937B1 (en) Nitride semiconductor light emitting diode
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
EP2701211B1 (en) Light emitting device
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
US9525106B2 (en) Semiconductor light emitting device
US9941443B2 (en) Semiconductor light emitting device
KR20130049568A (en) Light emitting device and manufacturing method thereof
US20170324004A1 (en) Light-emitting device and lighting system
KR102374171B1 (en) Light Emitting Device Package
KR20170082889A (en) Light emitting device
JP6087142B2 (en) Light emitting element
KR101742617B1 (en) Light emitting device
KR101628384B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102309093B1 (en) Light Emitting Device
KR102008349B1 (en) Light emitting device and light emitting device package
KR20130061454A (en) A light source module and a head lamp including the same
KR101895979B1 (en) Led luminaire integrated with led chip substrate
KR20130053781A (en) Light source module
KR20160066319A (en) Light Emitting Device Package
KR20170082872A (en) Light emitting device
KR102441311B1 (en) Light Emitting Device
KR102342718B1 (en) Red light emitting device and lighting system
KR102302321B1 (en) Light emitting device
KR102261950B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant