KR102346719B1 - Light Emitting Device - Google Patents

Light Emitting Device Download PDF

Info

Publication number
KR102346719B1
KR102346719B1 KR1020150044220A KR20150044220A KR102346719B1 KR 102346719 B1 KR102346719 B1 KR 102346719B1 KR 1020150044220 A KR1020150044220 A KR 1020150044220A KR 20150044220 A KR20150044220 A KR 20150044220A KR 102346719 B1 KR102346719 B1 KR 102346719B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
light emitting
light
type semiconductor
Prior art date
Application number
KR1020150044220A
Other languages
Korean (ko)
Other versions
KR20160116470A (en
Inventor
정성호
성동현
이상열
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150044220A priority Critical patent/KR102346719B1/en
Publication of KR20160116470A publication Critical patent/KR20160116470A/en
Application granted granted Critical
Publication of KR102346719B1 publication Critical patent/KR102346719B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자에 관한 것으로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층을 포함한다.An embodiment relates to a light emitting device, comprising: a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; and a light extraction layer including a first insulating layer and a second insulating layer disposed on the surface of the light emitting structure.

Description

발광소자{Light Emitting Device}Light Emitting Device

실시예는 발광소자에 관한 것으로, 보다 상세하게는 굴절률이 다른 절연층을 적층하여 광추출 효율을 높일 수 있는 발광소자에 관한 것이다.The embodiment relates to a light emitting device, and more particularly, to a light emitting device capable of increasing light extraction efficiency by stacking insulating layers having different refractive indices.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue, and ultraviolet rays due to the development of thin film growth technology and device materials. By using fluorescent materials or combining colors, high-efficiency white light can be realized. Compared to conventional light sources such as fluorescent and incandescent lamps, low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness are possible. have an advantage

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.With the development of these technologies, light emitting diode backlight, fluorescent or incandescent light bulbs that replace Cold Cathode Fluorescence Lamp (CCFL) constituting the backlight of LCD (Liquid Crystal Display) display devices, as well as display devices as well as transmission modules of optical communication means. The application is expanding to white light emitting diode lighting devices, automobile headlights, and traffic lights that can replace them.

여기서, 발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.Here, the light emitting device is light having energy determined by an energy band unique to the material constituting the active layer (light emitting layer) when electrons injected through the first conductivity type semiconductor layer and holes injected through the second conductivity type semiconductor layer meet each other. emits

상술한 바와 같이 발광소자에서 방출되는 빛의 광추출 효율을 향상시키기 위해 발광소자에 광추출층 등을 추가적으로 배치시킬 수 있다.As described above, in order to improve the light extraction efficiency of light emitted from the light emitting device, a light extraction layer or the like may be additionally disposed on the light emitting device.

한국공개특허 제10-2014-0046148호에서 개시하고 있는 '발광소자 패키지'는 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및 상기 발광소자를 포위하는 몰딩부;를 포함하고, 상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고, 상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고, 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁으며 측면에 경사면을 포함하고, 발광소자와 몰딩부의 계면에서 존재 가능한 보이드를 활성층으로부터 소정 간격 이격시킴으로써 보이드에 의한 전반사를 최소화시켜 광속을 향상시킬 수 있다.The 'light emitting device package' disclosed in Korean Patent Application Laid-Open No. 10-2014-0046148 includes an electrically separated first lead frame and a second lead frame; a light emitting device electrically connected to the first and second lead frames; and a molding unit surrounding the light emitting device, wherein the light emitting device includes a light extraction layer positioned on at least a portion of an upper surface in contact with the molding unit, and the light extraction layer is several micrometers to several hundred micrometers. It has a thickness in the range, and the area of the upper surface in contact with the molding part is narrower than the area of the bottom surface, and includes an inclined surface on the side. The luminous flux can be improved by minimizing total reflection.

하지만, 광추출층이 발광소자의 일면에만 배치되므로 발광소자의 측면으로 방출되는 빛의 제어가 어렵고, 광추출층이 단층으로 배치되므로 광추출 효율을 향상시키는데 한계가 있다.However, since the light extraction layer is disposed only on one surface of the light emitting device, it is difficult to control the light emitted to the side of the light emitting device, and since the light extraction layer is disposed as a single layer, there is a limit in improving the light extraction efficiency.

실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 발광소자의 표면에 굴절률이 서로 다른 절연층을 적층한 광추출층을 구비하여 광추출 효율을 향상시킬 수 있는 발광소자를 제공하고자 한다.The embodiment has been devised to solve the above problems, and it is intended to provide a light emitting device capable of improving light extraction efficiency by providing a light extraction layer in which insulating layers having different refractive indices are stacked on the surface of the light emitting device.

상기와 같은 목적을 달성하기 위하여, 실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층을 포함하고, 상기 제1 절연층의 굴절률과 상기 제2 절연층의 굴절률은 서로 다른 발광소자를 제공한다.In order to achieve the above object, an embodiment provides a light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; and a light extraction layer including a first insulating layer and a second insulating layer disposed on the surface of the light emitting structure, wherein the refractive index of the first insulating layer and the refractive index of the second insulating layer are different from each other. do.

실시예에서, 상기 제1 도전형 반도체층 상의 제1 전극패드와 상기 제2 도전형 반도체층 상의 제2 전극패드를 더 포함하고, 상기 제1 전극패드와 제2 전극패드는 상기 광추출층 외부로 노출될 수 있다.In an embodiment, the method further includes a first electrode pad on the first conductivity-type semiconductor layer and a second electrode pad on the second conductivity-type semiconductor layer, wherein the first electrode pad and the second electrode pad are outside the light extraction layer can be exposed as

그리고, 상기 제1 절연층은 SiO2를 포함할 수 있다.In addition, the first insulating layer may include SiO 2 .

또한, 상기 제2 절연층은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있다.In addition, the second insulating layer may include a spin-on-dielectric (SOD).

여기서, 상기 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.Here, the spin-on dielectric may include perhydropolysilazane (PHPS).

아울러, 상기 제2 절연층은 스핀 코팅(spin coating)되고, NH4OH로 에칭(etching)될 수 있다.In addition, the second insulating layer may be spin coated and etched with NH 4 OH.

한편, 상기 제2 절연층의 굴절률은 상기 제1 절연층의 굴절률보다 작을 수 있다.Meanwhile, the refractive index of the second insulating layer may be smaller than that of the first insulating layer.

그리고, 상기 제2 절연층의 두께는 1 um 내지 5 um일 수 있다.And, the thickness of the second insulating layer may be 1 um to 5 um.

또한, 상기 제2 절연층의 표면에는 표면거칠기(surface roughness)가 형성될 수 있다.In addition, a surface roughness may be formed on the surface of the second insulating layer.

그리고, 상기 발광구조물이 배치되는 투광성 기판을 더 포함할 수 있다.And, it may further include a light-transmitting substrate on which the light emitting structure is disposed.

아울러, 상기 투광성 기판의 표면에는 표면거칠기(surface roughness)가 형성될 수 있다.In addition, a surface roughness may be formed on the surface of the light-transmitting substrate.

상술한 바와 같은 실시예에 의하면, 굴절률이 다른 절연층을 발광소자의 표면에 배치시킴으로써 광추출 효율을 증가시킬 수 있는 효과가 있다.According to the embodiment as described above, there is an effect that can increase the light extraction efficiency by disposing the insulating layers having different refractive indices on the surface of the light emitting device.

도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.
도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.
도 3a 내지 도 3d는 실시예에 따른 발광소자의 제조 공정을 나타내는 도면이다.
도 4는 제2 절연층의 표면을 HNO3와 NH4OH로 각각 큐어링했을 때, 제2 절연층을 이루는 성분과 제2 절연층의 굴절률을 도시한 그래프와 표이다.
도 5a는 제2 절연층의 표면을 H2O2로 큐어링 했을 때, 제2 절연층의 표면을 나타낸다.
도 5b는 제2 절연층의 표면을 NH4OH로 큐어링했을 때, 제2 절연층의 표면에 형성된 표면거칠기를 나타낸다.
1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.
2 is a cross-sectional view illustrating a light emitting device according to a second embodiment.
3A to 3D are views illustrating a manufacturing process of a light emitting device according to an embodiment.
4 is a graph and a table showing components constituting the second insulating layer and refractive index of the second insulating layer when the surface of the second insulating layer is cured with HNO 3 and NH 4 OH, respectively.
5A shows the surface of the second insulating layer when the surface of the second insulating layer is cured with H 2 O 2 .
5B shows the surface roughness formed on the surface of the second insulating layer when the surface of the second insulating layer is cured with NH 4 OH.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention that can specifically realize the above object will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed on "on or under" of each element, on (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as “up (up) or down (on or under)”, the meaning of not only the upward direction but also the downward direction based on one element may be included.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not fully reflect the actual size.

도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.

본 실시예에 따른 발광소자(100)는 수평형 발광소자일 수 있으며, 투광성 기판(120), 발광구조물(140), 광추출층(160)을 포함하여 이루어진다.The light emitting device 100 according to the present embodiment may be a horizontal light emitting device, and includes a translucent substrate 120 , a light emitting structure 140 , and a light extraction layer 160 .

실시예에서, 투광성 기판(120)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.In the embodiment, the light-transmitting substrate 120 may be a sapphire substrate or the like, and includes, but is not limited to, a light-transmitting conductive substrate or an insulating substrate.

그리고, 투광성 기판(120)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.In addition, the light-transmitting substrate 120 may be formed of a material having excellent thermal conductivity, and in addition to sapphire (Al 2 O 3 ), SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga 2 0 3 At least one of them can be used.

또한, 투광성 기판(120)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(140)이 배치된다. 그리고, 발광구조물(140)은 투광성 기판(120)의 하부에 구비되는 버퍼층(130), 버퍼층(130)의 하부에 구비되고, 제1 전극패드(141a)를 포함하는 제1 도전형 반도체층(141), 제1 도전형 반도체층(141)의 하부에 구비되는 활성층(142), 활성층(142)의 하부에 구비되고, 제2 전극패드(143a)를 포함하는 제2 도전형 반도체층(143)을 포함한다.In addition, the light-emitting structure 140 in which a plurality of semiconductor compounds are stacked is disposed on one surface of the light-transmitting substrate 120 . The light emitting structure 140 includes a buffer layer 130 provided under the light-transmitting substrate 120 , a first conductivity type semiconductor layer provided under the buffer layer 130 , and including a first electrode pad 141a ( 141), an active layer 142 provided under the first conductivity type semiconductor layer 141, and a second conductivity type semiconductor layer 143 provided under the active layer 142 and including a second electrode pad 143a ) is included.

여기서, 제1 도전형 반도체층(141)과 활성층(142) 및 제2 도전형 반도체층(143)을 포함하는 발광구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.Here, the light emitting structure 140 including the first conductivity type semiconductor layer 141 , the active layer 142 , and the second conductivity type semiconductor layer 143 is formed by, for example, a metal organic chemical vapor deposition (MOCVD) method. Deposition), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE) ) may be formed using a method such as, but is not limited thereto.

또한, 제1 도전형 반도체층(141)과 투광성 기판(120) 사이에는 버퍼층(130)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(130)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(130) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.In addition, a buffer layer 130 may be grown between the first conductivity type semiconductor layer 141 and the light-transmitting substrate 120 , in order to alleviate a lattice mismatch of materials and a difference in coefficient of thermal expansion. The material of the buffer layer 130 may be formed of a group III-5 compound semiconductor, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer 130 , but the present invention is not limited thereto.

아울러, 제1 도전형 반도체층(141)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(141)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In addition, the first conductivity type semiconductor layer 141 may be formed of a semiconductor compound. In more detail, it may be implemented as a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 141 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

그리고, 제1 도전형 반도체층(141)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(141)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.And, the first conductivity type semiconductor layer 141 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) may include The first conductivity type semiconductor layer 141 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

한편, 활성층(142)은 제1 도전형 반도체층(141)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(143)을 통해서 주입되는 정공이 서로 만나서 활성층(142)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.Meanwhile, in the active layer 142 , electrons injected through the first conductivity type semiconductor layer 141 and holes injected through the second conductivity type semiconductor layer 143 formed later meet each other to form the active layer 142 . A layer that emits light with an energy determined by the energy band of

또한, 활성층(142)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(142)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.In addition, the active layer 142 may have a double junction structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum wire (Quantum-Wire) structure, or a quantum dot (Quantum Dot) structure. It may be formed of at least one of the structures. For example, in the active layer 142, trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) may be injected to form a multi-quantum well structure. It is not limited.

활성층(142)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 142 may be, for example, any of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs (InGaAs)/AlGaAs, and GaP (InGaP)/AlGaP. It may be formed in one or more pair structures, but is not limited thereto. Here, the well layer may be formed of a material having a band gap lower than that of the barrier layer.

그리고, 활성층(142)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(142)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.In addition, a conductive cladding layer (not shown) may be formed above and/or below the active layer 142 . The conductive cladding layer may be formed of a barrier layer of the active layer 142 or a semiconductor having a bandgap wider than the bandgap. For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

아울러, 제2 도전형 반도체층(143)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(143)이 p형 반도체층인 경우, 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.In addition, the second conductivity type semiconductor layer 143 may be formed of a semiconductor compound. In more detail, it may be implemented as a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a second conductivity-type dopant. For example, it may include a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). In addition, when the second conductivity-type semiconductor layer 143 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

한편, 발광소자(100)에 구비되는 제1 전극패드(141a)는 제1 도전형 반도체층(141)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(143a)는 제2 도전형 반도체층(143)의 하단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(143)의 하단면과 제2 전극패드(143a) 사이에는 ITO(Indium Tin Oxide)(150)가 더 포함될 수 있다.On the other hand, the first electrode pad 141a provided in the light emitting device 100 is disposed on a surface in which a part of the first conductivity-type semiconductor layer 141 is mesa-etched and a part thereof is exposed, and the second electrode pad 143a is It is disposed on one side of the lower surface of the second conductivity type semiconductor layer 143 . Here, indium tin oxide (ITO) 150 may be further included between the lower surface of the second conductivity type semiconductor layer 143 and the second electrode pad 143a to increase conductivity.

또한, 제1 전극패드(141a)와 제2 전극패드(143a)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.In addition, the first electrode pad 141a and the second electrode pad 143a may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au). It may be formed in a single-layer or multi-layer structure, including

그리고, 투광성 기판(120)과 발광구조물(140)의 표면에는 발광소자(100)의 외부양자효율을 향상시키기 위해 광추출층(160)이 배치될 수 있다.In addition, a light extraction layer 160 may be disposed on the surface of the light-transmitting substrate 120 and the light-emitting structure 140 to improve the external quantum efficiency of the light-emitting device 100 .

실시예에서, 광추출층(160)은 굴절률이 서로 다른 제1 절연층(161)과 제2 절연층(162)이 투광성 기판(120)과 발광구조물(140) 표면에 적층되어 배치될 수 있다. 여기서, 광추출층(160)은 제1 전극패드(141a)와 제2 전극패드(143a) 및 투광성 기판(120)의 하면은 광추출층 외부로 노출되도록 투광성 기판(120)과 발광구조물(140) 표면에 배치될 수 있다.In an embodiment, the light extraction layer 160 may be disposed by stacking a first insulating layer 161 and a second insulating layer 162 having different refractive indices on the surface of the light-transmitting substrate 120 and the light emitting structure 140 . . Here, the light extraction layer 160 includes the first electrode pad 141a and the second electrode pad 143a, and the light-transmitting substrate 120 and the light-emitting structure 140 so that the lower surface of the light-transmitting substrate 120 is exposed to the outside of the light extraction layer. ) can be placed on the surface.

그리고, 제2 절연층(162)의 굴절률은 제1 절연층(161)의 굴절률보다 작을 수 있는데, 이와 같이 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 크게 향상시킬 수 있다.In addition, the refractive index of the second insulating layer 162 may be smaller than that of the first insulating layer 161. As such, the light extraction efficiency of the light emitting device is greatly improved due to the difference in refractive index between the first insulating layer and the second insulating layer. can do it

또한, 제1 절연층(161)은 SiO2를 포함할 수 있고, 제2 절연층(162)은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있으며, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.In addition, the first insulating layer 161 may include SiO 2 , the second insulating layer 162 may include a spin-on-dielectric (SOD), and the spin-on dielectric is perhydro Polysilazane (Perhydropolysilazane: PHPS) may be included.

아울러, 제1 절연층의 두께(T1)는 1000 Å 내지 3000 Å으로 배치될 수 있는데, 제1 절연층의 두께가 1000 Å보다 얇게 배치되면, 제1 절연층을 통해 투과되는 빛이 제대로 굴절되지 않을 수 있고, 제1 절연층의 두께가 3000 Å보다 두껍게 배치되면, 발광소자에서 방출되는 빛의 광투과율이 저하될 수 있다.In addition, the thickness T1 of the first insulating layer may be arranged in a range of 1000 Å to 3000 Å. If the thickness of the first insulating layer is thinner than 1000 Å, light transmitted through the first insulating layer is not properly refracted. Also, when the thickness of the first insulating layer is greater than 3000 Å, the light transmittance of light emitted from the light emitting device may be reduced.

또한, 제2 절연층의 두께(T2)는 1 um 내지 5 um으로 배치될 수 있는데, 제2 절연층의 두께가 1 um보다 얇게 배치되면, 제1 절연층을 통해 투과된 빛의 굴절률과 제2 절연층에서 빛의 굴절률의 차이가 매우 작아 광추출효율이 향상되지 못할 수 있고, 제2 절연층의 두께가 5 um보다 두껍게 배치되면, 발광소자에서 방출되는 빛의 광투과율이 저하될 수 있다.In addition, the thickness T2 of the second insulating layer may be arranged in a range of 1 um to 5 um. When the thickness of the second insulating layer is arranged to be thinner than 1 um, the refractive index of the light transmitted through the first insulating layer and the 2 The difference in the refractive index of light in the insulating layer is very small, so the light extraction efficiency may not be improved. .

따라서, 제1 절연층의 두께와 제2 절연층의 두께의 비율이 0.02 : 1 내지 0.3 : 1로 배치되었을 때 발광소자의 광추출효율을 향상시킬 수 있으나 발광소자의 크기나 제1 절연층과 제2 절연층의 굴절률을 고려하여 제1 절연층의 두께와 제2 절연층의 두께는 결정될 수 있다.Therefore, when the ratio of the thickness of the first insulating layer to the thickness of the second insulating layer is 0.02:1 to 0.3:1, the light extraction efficiency of the light emitting device can be improved, but the size of the light emitting device or the first insulating layer The thickness of the first insulating layer and the thickness of the second insulating layer may be determined in consideration of the refractive index of the second insulating layer.

또한, 제2 절연층(162)에는 표면거칠기(162a)가 형성되어 발광소자에서 방출되는 빛의 광추출효율을 더욱 향상시킬 수 있다.In addition, the surface roughness 162a is formed on the second insulating layer 162 to further improve the light extraction efficiency of the light emitted from the light emitting device.

여기서, 표면 거칠기는 제2 절연층을 NH4OH로 에칭하는 과정에서 결정 방향성이 없이 형성될 수 있는데, 표면거칠기의 높이(hR)는 제2 절연층의 두께에 따라 달라질 수 있으며, 평균적으로 제2 절연층 두께의 0.05 내지 0.3배로 형성될 수 있다.Here, the surface roughness may be formed without crystal directionality in the process of etching the second insulating layer with NH 4 OH, and the height of the surface roughness (h R ) may vary depending on the thickness of the second insulating layer, and on average It may be formed to be 0.05 to 0.3 times the thickness of the second insulating layer.

도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.2 is a cross-sectional view illustrating a light emitting device according to a second embodiment.

도 2를 참조하면, 본 실시예에 따른 발광소자(200)는 수직형 발광소자일 수 있으며, 지지기판(210), 접합층(220), 반사층(230), 오믹층(240), 발광구조물(250), 채널층(260), 전류 차단층(270), 제2 전극(280), 광추출층(290)을 포함하여 이루어진다.Referring to FIG. 2 , the light emitting device 200 according to the present embodiment may be a vertical light emitting device, and includes a support substrate 210 , a bonding layer 220 , a reflective layer 230 , an ohmic layer 240 , and a light emitting structure. 250 , a channel layer 260 , a current blocking layer 270 , a second electrode 280 , and a light extraction layer 290 .

지지기판(210) 상에 접합층(220)과 반사층(230) 및 오믹층(240)이 배치되고, 오믹층(240) 상에 발광구조물(light emitting structure)이 배치될 수 있고, 발광구조물의 하부의 가장 자리 영역에는 채널층(channel layer, 260)이 배치될 수 있다.A bonding layer 220 , a reflective layer 230 , and an ohmic layer 240 are disposed on the support substrate 210 , and a light emitting structure may be disposed on the ohmic layer 240 , and A channel layer 260 may be disposed in the lower edge region.

지지기판(210)은 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 지지기판(210)은 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등으로 구현될 수 있다.The support substrate 210 is a base substrate and may be implemented with at least one of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), and the like. Also, the support substrate 210 may be implemented as a carrier wafer, for example, Si, Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3 , GaN, or the like.

상기 지지기판(210)상에는 접합층(220)이 배치될 수 있다. 접합층(220)은 지지기판(210)에 반사층(230)을 접합시킬 수 있다. 접합층(220)는 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. A bonding layer 220 may be disposed on the support substrate 210 . The bonding layer 220 may bond the reflective layer 230 to the support substrate 210 . The bonding layer 220 may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta.

접합층(220) 상에는 반사층(230)이 형성될 수 있다. 반사층(230)은 반사특성이 우수한 물질, 예를 들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(230)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있으며 이에 한정하지 않는다.A reflective layer 230 may be formed on the bonding layer 220 . The reflective layer 230 is made of a material having excellent reflective properties, for example, silver (Ag), nickel (Ni), aluminum (Al), rubidium (Rh), palladium (Pd), iridium (Ir), ruthenium (Ru), or magnesium. (Mg), zinc (Zn), platinum (Pt), gold (Au), hafnium (Hf), and formed from a material consisting of an optional combination thereof, or the metal material and IZO, IZTO, IAZO, IGZO, IGTO, It can be formed as a multi-layer using a light-transmitting conductive material such as AZO or ATO. In addition, the reflective layer 230 may be stacked with IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, or the like, but is not limited thereto.

반사층(230) 상에는 오믹층(240)이 형성될 수 있다. 발광구조물(130)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(240)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.An ohmic layer 240 may be formed on the reflective layer 230 . It is in ohmic contact with the lower surface of the light emitting structure 130 and may be formed in a layer or a plurality of patterns. The ohmic layer 240 may include a light-transmitting electrode layer and a metal selectively, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium aluminum zinc oxide (IAZO). , IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, and at least one of Ni/IrOx/Au/ITO may be used to form a single layer or multiple layers.

지지기판(210), 접합층(220), 반사층(230) 및 오믹층(240)은 제1 전극일 수 있으며 발광구조물에 전류를 공급할 수 있다.The support substrate 210 , the bonding layer 220 , the reflective layer 230 , and the ohmic layer 240 may be a first electrode and may supply a current to the light emitting structure.

제1 전극과 발광구조물 사이에 채널층(260)이 배치될 수 있다. 채널층(260)은 발광구조물의 하부 가장자리 영역에 배치될 수 있고 투광성 물질로 형성될 수 있으며 예컨대 금속 산화물, 금속 질화물, 투광성 질화물, 투광성 산화물 또는 투광성 절연층으로 형성될 수 있다. 예를 들어, 채널층(260)는 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.A channel layer 260 may be disposed between the first electrode and the light emitting structure. The channel layer 260 may be disposed on the lower edge region of the light emitting structure and may be formed of a light-transmitting material, for example, may be formed of a metal oxide, metal nitride, light-transmitting nitride, light-transmitting oxide, or light-transmitting insulating layer. For example, the channel layer 260 may include indium tin oxide (ITO), indium zinc oxide (IZO), IZO nitride (IZON), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), or indium gallium (IGZO). zinc oxide), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, etc. have.

제1 전극 상에는 발광구조물(250)이 배치될 수 있다. 발광구조물(250)은 제1 도전형 반도체층(251)과 활성층(252) 및 제2 도전형 반도체층(253)을 포함하여 이루어진다.A light emitting structure 250 may be disposed on the first electrode. The light emitting structure 250 includes a first conductivity type semiconductor layer 251 , an active layer 252 , and a second conductivity type semiconductor layer 253 .

제1 도전형 반도체층(251)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(251)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 251 may be implemented with a group III-V group or group II-VI compound semiconductor, and may be doped with a first conductivity type dopant. The first conductivity type semiconductor layer 251 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), AlGaN , GaN, InAlGaN, AlGaAs, GaP, may be formed of any one or more of GaAs, GaAsP, AlGaInP.

제1 도전형 반도체층(251)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(251)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the first conductivity-type semiconductor layer 251 is an n-type semiconductor layer, the first conductivity-type dopant may include an n-type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductivity type semiconductor layer 251 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(252)은 제1 도전형 반도체층(251)과 제2 도전형 반도체층(253) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The active layer 252 is disposed between the first conductivity type semiconductor layer 251 and the second conductivity type semiconductor layer 253 , and has a single well structure, a multiple well structure, a single quantum well structure, and a multiple quantum well. It may include any one of a (MQW: Multi Quantum Well) structure, a quantum dot structure, or a quantum wire structure.

활성층(252)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.The active layer 252 is formed of a well layer and a barrier layer, for example, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs (InGaAs) using a III-V group element compound semiconductor material. It may be formed in any one or more pair structure of /AlGaAs, GaP(InGaP)/AlGaP, but is not limited thereto.

우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer may be formed of a material having an energy band gap smaller than that of the barrier layer.

제2 도전형 반도체층(253)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(253)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(253)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The second conductivity type semiconductor layer 253 may be formed of a semiconductor compound. The second conductivity-type semiconductor layer 253 may be implemented with a group III-V group or group II-VI compound semiconductor, and may be doped with a second conductivity-type dopant. The second conductivity type semiconductor layer 253 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), AlGaN , GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, may be formed of any one or more of AlGaInP.

제2 도전형 반도체층(253)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(253)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductivity-type semiconductor layer 253 is a p-type semiconductor layer, the second conductivity-type dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductivity type semiconductor layer 253 may be formed as a single layer or a multilayer, but is not limited thereto.

도시되지는 않았으나, 활성층(252)과 제2 도전형 반도체층(253)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있으나 이에 한정하지 않는다.Although not shown, an electron blocking layer may be disposed between the active layer 252 and the second conductivity type semiconductor layer 253 . The electron blocking layer may have a superlattice structure. In the superlattice, for example, AlGaN doped with a second conductivity type dopant may be disposed, and GaN having a different composition ratio of aluminum is formed as a layer. A plurality may be alternately disposed with each other, but the present invention is not limited thereto.

제1 도전형 반도체층(251)의 표면이 요철 등의 패턴을 이루어 광추출 효율을 향상시킬 수 있고, 제1 도전형 반도체층(251)의 표면에는 제2 전극(280)이 배치되는데 도시된 바와 같이 제2 전극(280)이 배치되는 제1 도전형 반도체층(251)의 표면은 제1 도전형 반도체층(251)의 표면을 따라 패턴을 이루거나 패턴을 이루지 않을 수 있다. 제2 전극(280)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The surface of the first conductivity-type semiconductor layer 251 can form a pattern such as irregularities to improve light extraction efficiency, and the second electrode 280 is disposed on the surface of the first conductivity-type semiconductor layer 251. As shown, the surface of the first conductivity-type semiconductor layer 251 on which the second electrode 280 is disposed may or may not form a pattern along the surface of the first conductivity-type semiconductor layer 251 . The second electrode 280 may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au) to have a single-layer or multi-layer structure. have.

발광구조물의 하부에는 제2 전극(280)와 대응하여 전류 차단층(270, current blocking layer)이 배치될 수 있는데, 전류 차단층(270)은 절연성 물질로 이루어질 수 있으며, 전류 차단층(270)에 의하여 지지기판(210) 방향에서 공급되는 전류가 제2 도전형 반도체층(253)의 전 영역으로 고루 공급될 수 있다.A current blocking layer 270 may be disposed under the light emitting structure to correspond to the second electrode 280 . The current blocking layer 270 may be made of an insulating material, and the current blocking layer 270 may be formed of an insulating material. Accordingly, the current supplied from the direction of the support substrate 210 may be uniformly supplied to the entire region of the second conductivity-type semiconductor layer 253 .

지지기판(210)의 하면과 제2 전극(280)이 노출되도록 제1 절연층(291)이 배치되고, 제1 절연층(291) 상에 제2 절연층(292)이 순차적으로 적층되어 광추출층(290)이 배치될 수 있다. 그리고, 제1 실시예에서와 같이, 제2 절연층(292)에는 광추출효율을 더욱 향상시키기 위해 표면거칠기(292a)가 더 형성될 수 있다.The first insulating layer 291 is disposed so that the lower surface of the support substrate 210 and the second electrode 280 are exposed, and the second insulating layer 292 is sequentially stacked on the first insulating layer 291 to provide light An extraction layer 290 may be disposed. And, as in the first embodiment, a surface roughness 292a may be further formed on the second insulating layer 292 to further improve light extraction efficiency.

도 3a 내지 도 3d는 실시예에 따른 발광소자의 제조 공정을 나타내는 도면이다.3A to 3D are views illustrating a manufacturing process of a light emitting device according to an embodiment.

도 3a에 도시한 바와 같이, 투광성 기판(120) 상에 버퍼층 및 제1 도전형 반도체층(141)과 활성층(142) 및 제2 도전형 반도체층(143)을 포함하는 발광구조물(140)을 성장시킨다. 여기서, 발광구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.As shown in FIG. 3A , a light emitting structure 140 including a buffer layer, a first conductivity type semiconductor layer 141 , an active layer 142 and a second conductivity type semiconductor layer 143 on the light transmitting substrate 120 is formed. Grow. Here, the light emitting structure is, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD; plasma-enhanced chemical vapor deposition), molecular beam growth method (MBE; Molecular Beam Epitaxy), hydride vapor phase growth method (HVPE; Hydride Vapor Phase Epitaxy) may be formed using a method such as, but is not limited thereto.

한편, 투광성 기판(120)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있는데, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하며, 예를 들면 사파이어(Al2O3)를 사용할 수 있다. 그리고, 투광성 기판 위에는 요철 구조가 형성될 수 있고 이에 대해 한정하지는 않으며, 투광성 기판에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.On the other hand, the light-transmitting substrate 120 may be formed of a material suitable for semiconductor material growth, a carrier wafer, and includes a light-transmitting conductive substrate or an insulating substrate, for example, sapphire (Al 2 O 3 ) may be used. In addition, a concave-convex structure may be formed on the light-transmitting substrate, but the present invention is not limited thereto, and impurities on the surface may be removed by wet cleaning the light-transmitting substrate.

그리고, 발광구조물(140)에는 발광소자 패키지의 기판에 전기적으로 연결되는 제1 및 제2 전극패드(143a, 141a)가 배치된다.In addition, first and second electrode pads 143a and 141a electrically connected to the substrate of the light emitting device package are disposed on the light emitting structure 140 .

실시예에서 발광소자에서 방출되는 빛의 광효율을 향상시키기 위해 발광소자의 표면에는 광추출층이 배치될 수 있는데, 광추출층은 굴절률이 다른 제1 절연층과 제2 절연층을 포함할 수 있고, 제2 절연층의 굴절률은 제1 절연층의 굴절률보다 작을 수 있다.In an embodiment, a light extraction layer may be disposed on the surface of the light emitting device to improve the light efficiency of light emitted from the light emitting device, and the light extraction layer may include a first insulating layer and a second insulating layer having different refractive indices, , a refractive index of the second insulating layer may be smaller than a refractive index of the first insulating layer.

도 3b에 도시한 바와 같이, 제1 및 제2 전극패드(143a, 141a)는 외부에 노출되도록 투광성 기판(120)과 발광구조물(140)의 표면에 제1 절연층(161)이 배치될 수 있다. 여기서, 발광소자가 발광소자 패키지의 본체에 장착될 때, 발광소자 패키지의 리드프레임에 투광성 기판(120)의 하면이 접하므로 투광성 기판(120)의 하면도 외부에 노출될 수 있다.As shown in FIG. 3B , the first insulating layer 161 may be disposed on the surface of the light-transmitting substrate 120 and the light emitting structure 140 so that the first and second electrode pads 143a and 141a are exposed to the outside. have. Here, when the light emitting device is mounted on the main body of the light emitting device package, since the lower surface of the transmissive substrate 120 is in contact with the lead frame of the light emitting device package, the lower surface of the light transmissive substrate 120 may also be exposed to the outside.

그리고, 제1 절연층(161)의 두께는 후술할 제2 절연층이 제1 절연층(161)에 적층되었을 때, 제1 및 제2 전극패드(143a, 141a)를 덮지 않도록 제1 및 제2 전극패드(143a, 141a)의 높이보다 낮은 두께로 배치될 수 있다.In addition, the thickness of the first insulating layer 161 is such that when a second insulating layer, which will be described later, is stacked on the first insulating layer 161 , the first and second electrode pads 143a and 141a are not covered. The second electrode pads 143a and 141a may be disposed to have a thickness lower than the height.

여기서, 제1 절연층(161)은 SiO2를 포함할 수 있다.Here, the first insulating layer 161 may include SiO 2 .

도 3c를 참조하면, 제1 및 제2 전극패드(143a, 141a)는 외부에 노출되도록 제1 절연층(161)에는 제2 절연층(162)이 스핀 코팅(spin coating)될 수 있다. 그리고, 제2 절연층(162)의 굴절률은 제1 절연층(161)의 굴절률보다 작을 수 있다.Referring to FIG. 3C , the second insulating layer 162 may be spin coated on the first insulating layer 161 so that the first and second electrode pads 143a and 141a are exposed to the outside. In addition, the refractive index of the second insulating layer 162 may be smaller than the refractive index of the first insulating layer 161 .

또한, 제2 절연층(162)은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있으며, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.In addition, the second insulating layer 162 may include a spin-on-dielectric (SOD), and the spin-on dielectric may include perhydropolysilazane (PHPS).

도 3d를 참조하면, 제2 절연층(162)은 제1 절연층(161)에 스핀 코팅(spin coating)된 후에, 제2 절연층(162)의 표면에 표면 거칠기(surface roughness)(162a)가 형성될 수 있도록 열공정이 수행된다. 이러한 열공정을 큐어링(curing) 공정이라고 한다. 이때, 큐어링 공정은 퍼니스(Furnace)에서 진행하는 건식 열공정으로서, 200℃ 내지 300℃의 온도에서 진행할 수 있다.Referring to FIG. 3D , after the second insulating layer 162 is spin-coated on the first insulating layer 161 , a surface roughness 162a is formed on the surface of the second insulating layer 162 . A thermal process is performed to form This thermal process is called a curing process. In this case, the curing process is a dry heat process performed in a furnace, and may be performed at a temperature of 200°C to 300°C.

도 4는 제2 절연층의 표면을 HNO3와 NH4OH로 각각 큐어링했을 때, 제2 절연층을 이루는 성분과 제2 절연층의 굴절률을 도시한 그래프와 표이다.4 is a graph and a table showing components constituting the second insulating layer and refractive index of the second insulating layer when the surface of the second insulating layer is cured with HNO 3 and NH 4 OH, respectively.

도 4의 그래프는 제2 절연층의 광흡수도를 나타내는 푸리에변환 적외선 분광(Fourier Transform Infrared Spectrum : FTIR) 그래프인데, 푸리에변환 적외선 분광은 분자의 진동에 의한 스펙트럼이나 회전에 기인하는 스펙트럼을 관측하는 것으로 스펙트럼의 파장이나 세기를 해석함으로써 분자의 형상이나 원자 간의 결합력 또는 그것들의 조성을 알 수 있다.The graph of Figure 4 is a Fourier Transform Infrared Spectrum (FTIR) graph showing the light absorption of the second insulating layer. By analyzing the wavelength or intensity of the spectrum, it is possible to know the shape of molecules, the bonding force between atoms, or their composition.

상술한 바와 같이 열공정을 거친 뒤, 퍼하이드로폴리실라잔을 포함하는 제2 절연층을 암모니아수(NH4OH)에 담궈 에칭(etching)시킬 수 있다. 이러한 에칭 공정을 통하여 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 대부분 Si-O 결합으로 치환된다. 그리고, 제2 절연층은 -(SiH2NH)n-(n은 양의 정수)의 일반식을 갖는 실리콘산화막(Silicon Oxide : SiOx)이 형성된다. 도 5의 그래프에서와 같이, 제2 절연층의 표면을 HNO3로 큐어링했을 때와 제2 절연층의 표면을 NH4OH로 각각 큐어링했을 때의 제2 절연층의 조성을 비교해 봤을 때, NH4OH로 큐어링했을 때에만 제2 절연층에 Si-O 결합이 있는 것을 확인할 수 있다.After the thermal process as described above, the second insulating layer including perhydropolysilazane may be immersed in aqueous ammonia (NH 4 OH) to be etched. Most of the Si-H and Si-N bonds in the perhydropolysilazane are replaced with Si-O bonds through this etching process. In addition, as the second insulating layer, a silicon oxide film (SiOx) having the general formula of -(SiH2NH)n- (n is a positive integer) is formed. As shown in the graph of FIG. 5 , when the surface of the second insulating layer was cured with HNO 3 and when the surface of the second insulating layer was cured with NH 4 OH, when comparing the composition of the second insulating layer, It can be confirmed that there is a Si-O bond in the second insulating layer only when it is cured with NH 4 OH.

또한, 실시예에 의하여 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 향상시킬 수 있는데, 제2 절연층의 표면을 HNO3로 큐어링했을 때와 제2 절연층의 표면을 NH4OH로 각각 큐어링했을 때의 제2 절연층의 굴절률은 각각 1.443과 1.5543으로 NH4OH로 각각 큐어링했을 때, 제2 절연층의 굴절률이 더 작다.In addition, according to the embodiment, the light extraction efficiency of the light emitting device can be improved due to the difference in refractive index between the first insulating layer and the second insulating layer, when the surface of the second insulating layer is cured with HNO 3 and the second insulating layer The refractive indices of the second insulating layer when the surface of were cured with NH 4 OH were 1.443 and 1.5543, respectively, and when cured with NH 4 OH, the refractive index of the second insulating layer was smaller.

실시예에서는 제1 절연층의 굴절률(n1=1.456)보다 작은 굴절률(n2=1.443)을 갖는 제2 절연층을 제1 절연층에 적층하여 빛을 방출하도록 하여 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 크게 향상시킬 수 있다.In the embodiment, a second insulating layer having a refractive index (n2=1.443) smaller than the refractive index (n1=1.456) of the first insulating layer is laminated on the first insulating layer to emit light, and the first insulating layer and the second insulating layer It is possible to greatly improve the light extraction efficiency of the light emitting device due to the difference in the refractive index of .

도 5a는 제2 절연층의 표면을 H2O2로 큐어링 했을 때, 제2 절연층의 표면을 나타낸 것이고, 도 5b는 제2 절연층의 표면을 NH4OH로 큐어링했을 때, 제2 절연층의 표면에 형성된 표면거칠기를 나타낸다.FIG. 5a shows the surface of the second insulating layer when the surface of the second insulating layer is cured with H 2 O 2 , and FIG. 5b is when the surface of the second insulating layer is cured with NH 4 OH. 2 Indicates the surface roughness formed on the surface of the insulating layer.

도 5a와 도 5b를 참조하면, 제2 절연층을 H2O2로 큐어링 했을 때 제2 절연층의 표면은 매끈한 반면, 제2 절연층의 표면을 NH4OH로 큐어링했을 때 제2 절연층의 표면에는 표면거칠기가 형성되는 것을 알 수 있다. 이와 같이 제2 절연층의 표면에 형성된 표면거칠기 또한 발광소자의 광추출 효율을 향상시켜준다.Referring to FIGS. 5A and 5B , when the second insulating layer is cured with H 2 O 2 , the surface of the second insulating layer is smooth, while the surface of the second insulating layer is cured with NH 4 OH. It can be seen that a surface roughness is formed on the surface of the insulating layer. As such, the surface roughness formed on the surface of the second insulating layer also improves the light extraction efficiency of the light emitting device.

상술한 발광소자는 하나 또는 복수 개가 하나의 발광소자 패키지 내에 배치될 수 있다.One or a plurality of the above-described light emitting devices may be disposed in one light emitting device package.

여기서, 발광소자 패키지 내에 발광소자가 배치될 때, 발광소자의 제1 전극패드와 제2 전극패드는 발광소자 패키지의 기판에 구비되는 제1 리드 프레임과 제2 리드 프레임에 각각 전기적으로 연결될 수 있다. 또한, 발광소자의 둘레에는 실리콘 등을 포함하는 몰딩부가 배치되어 발광소자를 보호할 수 있다.Here, when the light emitting device is disposed in the light emitting device package, the first electrode pad and the second electrode pad of the light emitting device may be electrically connected to the first lead frame and the second lead frame provided on the substrate of the light emitting device package, respectively. . In addition, a molding part including silicon or the like is disposed around the light emitting device to protect the light emitting device.

그리고, 상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.In addition, the above-described light emitting device or light emitting device package may be used as a light source of a lighting system, and may be used, for example, in a backlight unit of an image display device and a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.When used as a backlight unit of an image display device, it may be used as an edge-type backlight unit or a direct-type backlight unit.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an illustration and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100, 200 : 발광소자 120 : 투광성 기판
130 : 버퍼층 140, 250 : 발광구조물
141, 251 : 제1 도전형 반도체층 142, 252 : 활성층
143, 253 : 제2 도전형 반도체층 141a : 제1 전극패드
143a : 제2 전극패드 160, 290 : 광추출층
161, 291 : 제1 절연층 162, 292 : 제2 절연층
100, 200: light emitting element 120: light-transmitting substrate
130: buffer layer 140, 250: light emitting structure
141, 251: first conductivity type semiconductor layer 142, 252: active layer
143, 253: second conductivity type semiconductor layer 141a: first electrode pad
143a: second electrode pad 160, 290: light extraction layer
161, 291: first insulating layer 162, 292: second insulating layer

Claims (11)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층;
상기 제1 도전형 반도체층 상의 제1 전극패드와 상기 제2 도전형 반도체층 상의 제2 전극패드; 및
상기 발광구조물이 배치되는 기판;을 포함하고,
상기 제1 절연층의 굴절률과 상기 제2 절연층의 굴절률은 서로 다르고,
상기 제1 절연층은 SiO2를 포함하고, 상기 제2 절연층은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함하고,
상기 제2 절연층의 두께는 1 um 내지 5 um이고, 상기 제2 절연층은 스핀 코팅(spin coating)되고, NH4OH로 에칭(etching)되어 상기 제2 절연층의 표면은 표면거칠기(surface roughness)를 가지는 요철 구조가 형성되고,
상기 제1 전극패드 및 제2 전극패드의 상면의 높이는, 인접한 영역의 상기 제2 절연층의 요부의 높이보다 높고 철부의 높이보다 낮고,
상기 광 추출층은 상기 발광구조물과 상기 기판 상에 배치된, 발광소자.
a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
a light extraction layer including a first insulating layer and a second insulating layer disposed on the surface of the light emitting structure;
a first electrode pad on the first conductivity type semiconductor layer and a second electrode pad on the second conductivity type semiconductor layer; and
and a substrate on which the light emitting structure is disposed;
The refractive index of the first insulating layer and the refractive index of the second insulating layer are different from each other,
The first insulating layer includes SiO 2 , and the second insulating layer includes a spin-on-dielectric (SOD),
The thickness of the second insulating layer is 1 um to 5 um, and the second insulating layer is spin coated and etched with NH 4 OH so that the surface of the second insulating layer has a surface roughness. roughness) is formed,
The height of the upper surfaces of the first electrode pad and the second electrode pad is higher than the height of the recessed portion of the second insulating layer in the adjacent region and lower than the height of the convex portion,
The light extraction layer is disposed on the light emitting structure and the substrate, a light emitting device.
제1 항에 있어서,
상기 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함하고,
상기 제1 절연층은 상기 발광구조물의 측면 전체 및 상기 제1 및 제2 전극패드를 제외한 상기 발광구조물의 나머지 상면을 덮는, 발광소자.
According to claim 1,
The spin-on dielectric includes perhydropolysilazane (PHPS),
The first insulating layer covers the entire side surface of the light emitting structure and the remaining upper surface of the light emitting structure except for the first and second electrode pads.
삭제delete 삭제delete 제1 항 또는 제2 항에 있어서,
상기 기판은 투광성 기판이고,
상기 투광성 기판의 표면에는 표면거칠기(surface roughness)가 형성되고,
상기 제2 절연층은 상기 제1 절연층 상에 배치된, 발광소자.
3. The method according to claim 1 or 2,
The substrate is a light-transmitting substrate,
A surface roughness is formed on the surface of the light-transmitting substrate,
The second insulating layer is disposed on the first insulating layer, a light emitting device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150044220A 2015-03-30 2015-03-30 Light Emitting Device KR102346719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150044220A KR102346719B1 (en) 2015-03-30 2015-03-30 Light Emitting Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150044220A KR102346719B1 (en) 2015-03-30 2015-03-30 Light Emitting Device

Publications (2)

Publication Number Publication Date
KR20160116470A KR20160116470A (en) 2016-10-10
KR102346719B1 true KR102346719B1 (en) 2022-01-03

Family

ID=57146104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150044220A KR102346719B1 (en) 2015-03-30 2015-03-30 Light Emitting Device

Country Status (1)

Country Link
KR (1) KR102346719B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096116A (en) * 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd Light emitting element
JP2008300580A (en) * 2007-05-30 2008-12-11 Nichia Corp Light emitting element and light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096116A (en) * 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd Light emitting element
JP2008300580A (en) * 2007-05-30 2008-12-11 Nichia Corp Light emitting element and light emitting device

Also Published As

Publication number Publication date
KR20160116470A (en) 2016-10-10

Similar Documents

Publication Publication Date Title
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
CN105576108B (en) Light emitting device
KR102007402B1 (en) Light emitting device
KR101908657B1 (en) Light emitting device
KR20130066308A (en) Light emitting device
KR101976531B1 (en) Light emitting module
KR101852390B1 (en) Light source module
KR20130072825A (en) Light emitting device
KR102540645B1 (en) Light emitting device
KR101963220B1 (en) Light emitting device
KR101929933B1 (en) Light emitting device and lighting system including the device
KR102346719B1 (en) Light Emitting Device
KR102050053B1 (en) Light emitting device
KR102066609B1 (en) Light Emitting Device
KR102007401B1 (en) Light emitting device
KR102319813B1 (en) Light Emitting Device
KR102432588B1 (en) Light Emitting Device
KR102397266B1 (en) Light emitting device and lighting apparatus
KR101915212B1 (en) Light emitting device
KR101992365B1 (en) Light emitting device
KR20120029232A (en) Light emitting diode
KR101843895B1 (en) Light emitting device and illumination system for using the same
KR102200075B1 (en) Uv light emitting device and lighting system
KR102432587B1 (en) Lens and light emitting unit including the same
KR102302321B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant