KR102540645B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102540645B1
KR102540645B1 KR1020160002176A KR20160002176A KR102540645B1 KR 102540645 B1 KR102540645 B1 KR 102540645B1 KR 1020160002176 A KR1020160002176 A KR 1020160002176A KR 20160002176 A KR20160002176 A KR 20160002176A KR 102540645 B1 KR102540645 B1 KR 102540645B1
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
type semiconductor
semiconductor layer
conductivity
Prior art date
Application number
KR1020160002176A
Other languages
Korean (ko)
Other versions
KR20170082889A (en
Inventor
박용남
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160002176A priority Critical patent/KR102540645B1/en
Publication of KR20170082889A publication Critical patent/KR20170082889A/en
Application granted granted Critical
Publication of KR102540645B1 publication Critical patent/KR102540645B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21SNON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141Light emitting diodes [LED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21WINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
    • F21W2102/00Exterior vehicle lighting devices for illuminating purposes
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21WINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
    • F21W2111/00Use or application of lighting devices or systems for signalling, marking or indicating, not provided for in codes F21W2102/00 – F21W2107/00
    • F21W2111/02Use or application of lighting devices or systems for signalling, marking or indicating, not provided for in codes F21W2102/00 – F21W2107/00 for roads, paths or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

실시 예의 발광소자는 기판; 및 상기 기판 상에 서로 이격되어 배치된 복수의 발광 셀을 포함하고, 상기 복수의 발광 셀 각각은 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 활성층; 및 상기 활성층 상에 배치된 제2 도전형 반도체층을 포함하고, 이웃하는 상기 발광 셀의 상기 제1 도전형 반도체층은 V자형 홈의 형태로 분리된다.The light emitting device of the embodiment includes a substrate; and a plurality of light emitting cells disposed spaced apart from each other on the substrate, each of the plurality of light emitting cells comprising: a first conductivity type semiconductor layer disposed on the substrate; an active layer disposed on the first conductivity-type semiconductor layer; and a second conductivity-type semiconductor layer disposed on the active layer, wherein the first conductivity-type semiconductor layers of the adjacent light emitting cells are separated in a V-shaped groove.

Description

발광소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광다이오드 (Light Emitting Diode)나 레이저다이오드와 같은 발광소자는 박막 성장기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색광선도 구현이 가능하며 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors are developed in thin film growth technology and device materials to produce various colors such as red, green, blue and ultraviolet. It is possible to implement white light with high efficiency by using fluorescent materials or combining colors, and compared to conventional light sources such as fluorescent and incandescent lights, low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness are advantages. have

따라서, 광통신수단의 송신모듈, LCD(Liquid Crystal Display) 표시장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광다이오드 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광다이오드 조명장치, 자동차 헤드라이트 및 신호등에까지 응용이 확대되고 있으며, 이러한 어플리케이션의 확대로 최근 복수의 발광 셀이 적용된 고전압용 발광소자가 구현되고 있다.Therefore, a light emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) constituting the backlight of the transmission module of the optical communication means, the backlight of the LCD (Liquid Crystal Display) display device, and the white light emitting diode that can replace the fluorescent lamp or incandescent lamp Applications are expanding to lighting devices, automobile headlights, and traffic lights, and with the expansion of these applications, a high-voltage light emitting device to which a plurality of light emitting cells is applied has recently been implemented.

도 1은 종래의 수평형 고전압 구동 발광소자(1)를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional horizontal high voltage driving light emitting device 1 .

도 1에서 종래의 발광소자는 기판(10) 위에 복수 개의 발광 셀(20)이 배치될 수 있고, 각각의 발광 셀은(20)은 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)으로 이루어지며, 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극패드(21a), 제2 도전형 반도체층 상부에 배치되는 제2 전극패드(23a) 및 발광 셀을 보호하고 제1 전극패드와 제2 전극패드를 전기적으로 분리하는 패시베이션층(40)을 포함하여 이루어진다.1, a conventional light emitting device may have a plurality of light emitting cells 20 disposed on a substrate 10, and each light emitting cell 20 includes a first conductivity type semiconductor layer 21, an active layer 22 and A first electrode pad 21a made of the second conductivity type semiconductor layer 23 and electrically connected to the first conductivity type semiconductor layer, a second electrode pad 23a disposed on the second conductivity type semiconductor layer, and It includes a passivation layer 40 that protects the light emitting cells and electrically separates the first electrode pad and the second electrode pad.

도 1에 도시된 종래의 수평형 고전압 구동 발광소자 구조의 경우, 서브 칩(sub chip)을 분리하는 과정에서 포토(photo) 공정과 ICP 드라이 에칭(dry etching) 공정을 진행하게 되어 발광소자를 제작공정이 복잡하고, 제작시간이 오래 걸리는 문제가 있다.In the case of the conventional horizontal high-voltage driving light emitting device structure shown in FIG. 1, a photo process and an ICP dry etching process are performed in the process of separating sub chips to manufacture a light emitting device. There is a problem that the process is complex and takes a long time to manufacture.

실시 예는 발광소자의 제작 공정을 간단히 하고, 광효율을 향상시키고자 한다.The embodiment simplifies the manufacturing process of the light emitting device and improves light efficiency.

실시 예는 기판; 및 상기 기판 상에 서로 이격되어 배치된 복수의 발광 셀을 포함하고, 상기 복수의 발광 셀 각각은 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 활성층; 및 상기 활성층 상에 배치된 제2 도전형 반도체층을 포함하고, 이웃하는 상기 발광 셀의 상기 제1 도전형 반도체층은 V자형 홈의 형태로 분리된 발광소자를 제공한다.An embodiment is a substrate; and a plurality of light emitting cells disposed spaced apart from each other on the substrate, each of the plurality of light emitting cells comprising: a first conductivity type semiconductor layer disposed on the substrate; an active layer disposed on the first conductivity-type semiconductor layer; and a second conductivity type semiconductor layer disposed on the active layer, wherein the first conductivity type semiconductor layer of the adjacent light emitting cell is separated in the form of a V-shaped groove to provide a light emitting device.

예를 들어, 상기 홈의 상단 폭은 8㎛ 내지 12㎛일 수 있다.For example, the upper end of the groove may have a width of 8 μm to 12 μm.

예를 들어, 상기 홈은 상기 기판에 연장되어 형성될 수 있다.For example, the groove may be formed extending from the substrate.

예를 들어, 상기 기판에 형성된 홈의 상단 폭은 4㎛ 내지 6㎛일 수 있다.For example, the top width of the groove formed in the substrate may be 4 μm to 6 μm.

예를 들어, 상기 제1 도전형 반도체층에 배치된 제1 전극패드와 상기 제2 도전형 반도체층에 배치된 제2 전극패드를 더 포함할 수 있다.For example, a first electrode pad disposed on the first conductivity-type semiconductor layer and a second electrode pad disposed on the second conductivity-type semiconductor layer may be further included.

예를 들어, 상기 제1 전극패드와 상기 제2 전극패드를 노출시키고, 상기 발광 셀의 표면과 상기 홈의 표면에 배치되는 패시베이션층을 더 포함할 수 있다.For example, a passivation layer exposing the first electrode pad and the second electrode pad and disposed on the surface of the light emitting cell and the surface of the groove may be further included.

예를 들어, 상기 패시베이션층의 두께는 550nm 내지 650nm일 수 있다.For example, the passivation layer may have a thickness of 550 nm to 650 nm.

예를 들어, 상기 패시베이션층은 동일한 두께로 상기 홈의 표면에 배치될 수 있다.For example, the passivation layer may be disposed on the surface of the groove with the same thickness.

예를 들어, 상기 패시베이션층은 상기 홈을 메우고 상면이 평면일 수 있다.For example, the passivation layer may fill the groove and have a flat upper surface.

예를 들어, 상기 패시베이션층 상에 배치되고, 상기 발광 셀의 상기 제1 전극패드와 이웃하는 상기 발광 셀의 상기 제2 전극패드를 연결하는 연결 전극을 더 포함할 수 있다.For example, a connection electrode disposed on the passivation layer and connecting the first electrode pad of the light emitting cell and the second electrode pad of the neighboring light emitting cell may be further included.

실시 예에 따른 발광소자는 제작하는데 드는 시간과 비용을 크게 절감할 수 있어 생산성을 높일 수 있다.The light emitting device according to the embodiment can greatly reduce the time and cost required to manufacture, thereby increasing productivity.

도 1은 종래의 수평형 고전압 구동 발광소자를 나타낸 단면도이다.
도 2는 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 3은 다른 실시 예에 다른 발광소자를 나타낸 단면도이다.
도 4a 내지 도 4f는 실시 예에 따른 발광소자의 제조 방법을 나타낸 도면들이다.
도 5a와 도 5b는 종래의 발광소자의 활성영역(active area)과 본 실시 예의 발광소자의 활성영역(active area)을 나타낸 도면이다.
1 is a cross-sectional view showing a conventional horizontal high voltage driving light emitting device.
2 is a cross-sectional view showing a light emitting device according to an embodiment.
3 is a cross-sectional view showing another light emitting device according to another embodiment.
4A to 4F are diagrams illustrating a method of manufacturing a light emitting device according to an embodiment.
5A and 5B are views showing an active area of a conventional light emitting device and an active area of a light emitting device according to the present embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, examples will be described in order to explain the present invention in detail, and will be described in detail with reference to the accompanying drawings to help understanding of the present invention. However, embodiments according to the present invention can be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed on the "upper (above)" or "under (on or under)" of each element, the upper (upper) or lower (lower) (on or under) includes both elements formed by directly contacting each other or by indirectly placing one or more other elements between the two elements. In addition, when expressed as “up (up)” or “down (down) (on or under)”, it may include the meaning of not only the upward direction but also the downward direction based on one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.In addition, relational terms such as "first" and "second", "upper/upper/upper" and "lower/lower/lower" used below refer to any physical or logical relationship or It may be used only to distinguish one entity or element from another, without necessarily requiring or implying an order.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 실시 예에 따른 발광소자를 나타낸 단면도이다.2 is a cross-sectional view showing a light emitting device according to an embodiment.

실시 예에 따른 발광소자(100)는 기판(110), 복수의 발광 셀(120), 홈(130) 및 패시베이션층(140)을 포함할 수 있다.The light emitting device 100 according to the embodiment may include a substrate 110, a plurality of light emitting cells 120, a groove 130, and a passivation layer 140.

실시 예에 따른 발광소자에서 기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있고, 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 기판은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다. 또한, 상기 기판은 광추출 효율을 높이기 위하여 표면에 요철(115)이 가공된 사파이어 기판(PSS: Patterned Sapphire Substrate)이 사용될 수 있다.In the light emitting device according to the embodiment, the substrate 110 may be formed of a material suitable for growing a semiconductor material, a carrier wafer, may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, the substrate may use at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 . In addition, the substrate may be a sapphire substrate (PSS: Patterned Sapphire Substrate) having irregularities 115 processed on its surface in order to increase light extraction efficiency.

상기 실시 예에서 복수의 발광 셀(120)은 기판(110) 상에 배열되며, 복수의 발광 셀은 적어도 2개 이상이며, 그보다 많은 복수 개의 발광 셀이 복수의 열 또는 행을 이룰 수 있다. 각각의 발광 셀(120)은 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다.In the above embodiment, the plurality of light emitting cells 120 are arranged on the substrate 110, the plurality of light emitting cells is at least two, and a plurality of light emitting cells more than that can form a plurality of rows or columns. Each light emitting cell 120 may include a first conductivity type semiconductor layer 121 , an active layer 122 , and a second conductivity type semiconductor layer 123 .

제1 도전형 반도체층(121)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑 될 수 있다. 상기 제1 도전형 반도체층이 n형 반도체층인 경우, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 제1 도전형 반도체층은 InxAlyGa(1-x-y)N (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity-type semiconductor layer 121 may be formed of a semiconductor compound. It may be implemented as a compound semiconductor of group 3-5, group 2-6, etc., and may be doped with a first conductivity type dopant. When the first conductivity type semiconductor layer is an n-type semiconductor layer, the first conductivity type dopant is an n-type dopant and may include Si, Ge, Sn, Se, or Te, but is not limited thereto. The first conductivity-type semiconductor layer is a semiconductor having a composition formula of In x Al y Ga (1-xy) N (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1) may contain substances. The first conductivity-type semiconductor layer may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

활성층(122)은 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.In the active layer 122, electrons injected through the first conductivity-type semiconductor layer and holes injected through the second conductivity-type semiconductor layer meet each other to emit light having energy determined by an energy band specific to a material constituting the active layer. It is a layer. The active layer is at least one of a double hetero junction structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. can be formed For example, the active layer may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure, but is limited thereto It is not.

활성층의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer may be, for example, one or more pairs of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, and GaP(InGaP)/AlGaP. It may be formed into a structure, but is not limited thereto. The well layer may be formed of a material having a band gap lower than that of the barrier layer.

활성층의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed above or/and below the active layer. The conductive cladding layer may be formed of a semiconductor having a bandgap wider than that of the barrier layer or bandgap of the active layer. For example, the conductive cladding layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. Also, the conductive cladding layer may be doped with n-type or p-type.

활성층(122) 위에는 제2 도전형 반도체층(123)이 배치된다. 제2 도전형 반도체층(123)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1 -x-yN (0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.A second conductivity type semiconductor layer 123 is disposed on the active layer 122 . The second conductivity type semiconductor layer 123 may be formed of a semiconductor compound. It may be implemented as a compound semiconductor of group 3-5, group 2-6, etc., and may be doped with a second conductivity type dopant. For example, a semiconductor material having a composition formula of In x Al y Ga 1 -xy N (0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x+y≤≤1) may be included. When the second conductivity type semiconductor layer 123 is a p-type semiconductor layer, the second conductivity type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

제1 도전형 반도체층(121) 상에는 제1 전극패드(121a)가 배치될 수 있고, 제2 도전형 반도체층(123) 상에는 제2 전극패드(123a)가 배치될 수 있다.A first electrode pad 121a may be disposed on the first conductivity-type semiconductor layer 121 , and a second electrode pad 123a may be disposed on the second conductivity-type semiconductor layer 123 .

제1 전극패드(121a)는 n형 오믹전극층일 수 있으며, 반사층의 역할을 하기 위하여 Al(Aluminum) 또는 Ag(Silver) 등이 포함될 수 있으며 Al, Cr(Chrome)/Al, Ti(Titanium)/Al, Ag, 또는 Ni(Nickel)/Ag 등으로 이루어질 수 있다.The first electrode pad 121a may be an n-type ohmic electrode layer, and may include Al (Aluminum) or Ag (Silver) to serve as a reflective layer, and may include Al, Cr (Chrome)/Al, Ti (Titanium)/ It may be made of Al, Ag, or Ni (Nickel)/Ag.

제2 전극패드(123a)는 투광성 전도물질과 금속물질이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있다.The second electrode pad 123a may be formed of a light-transmissive conductive material and a metal material. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium tin oxide (IAZO) may be used as the second electrode pad 123a. aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO ( Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al , Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, may be formed including at least one of Hf.

또한, 제2 전극패드(123a)는 p형 오믹전극층과 반사층으로 구성될 수 있다. p형 오믹전극층은 ITO(Indium Tin Oxide), ZnO, InO, SnO 또는 이들의 합금일 수 있으며, 반사층은 Ag 또는 Al을 포함할 수 있으나, 이러한 재료에 한정되지 않는다.In addition, the second electrode pad 123a may be composed of a p-type ohmic electrode layer and a reflective layer. The p-type ohmic electrode layer may be ITO (Indium Tin Oxide), ZnO, InO, SnO, or an alloy thereof, and the reflective layer may include Ag or Al, but is not limited to these materials.

복수의 발광 셀(120)이 기판(110) 상에 배치될 때, 이웃하는 발광 셀(120)은 이웃하는 발광 셀(120)의 제1 도전형 반도체층(121) 사이에 형성되는 홈(130)에 의해 분리될 수 있다.When the plurality of light emitting cells 120 are disposed on the substrate 110, the adjacent light emitting cells 120 are adjacent to the grooves 130 formed between the first conductivity type semiconductor layers 121 of the neighboring light emitting cells 120. ) can be separated by

홈(130)은 발광 셀(120)이 기판(110)에 실장되는 방향으로 레이저를 조사하여 형성될 수 있고, 단면이 하부로 갈수록 좁아지는 형상으로 형성될 수 있다. 제1 도전형 반도체층(121)에 형성된 홈(130)은 기판(110)의 상부에 연장되어 형성될 수 있다.The groove 130 may be formed by irradiating a laser in a direction in which the light emitting cell 120 is mounted on the substrate 110, and may be formed in a shape in which a cross section becomes narrower toward the bottom. The groove 130 formed in the first conductivity-type semiconductor layer 121 may be formed to extend over the substrate 110 .

제1 도전형 반도체층(121)에 형성된 홈(130)의 상단 폭(W1)은 8㎛ 내지 12㎛일 수 있다. 홈(130)의 표면에는 후술할 패시베이션층(140)과 연결 전극(150)이 배치될 수 있는데, 홈(130)의 상단 폭(W1)이 8㎛보다 작으면 패시베이션층과 연결 전극이 배치될 공간이 협소하여 패시베이션층과 연결 전극이 배치될 수 없게 되고, 홈(130)의 상단 폭(W1)이 12㎛보다 커지게 되면 불필요하게 발광소자의 크기가 커질 수 있다.The top width W1 of the groove 130 formed in the first conductive semiconductor layer 121 may be 8 μm to 12 μm. A passivation layer 140 and a connection electrode 150, which will be described later, may be disposed on the surface of the groove 130. If the upper width W1 of the groove 130 is smaller than 8 μm, the passivation layer and the connection electrode will be disposed. Since the space is narrow, the passivation layer and the connection electrode cannot be disposed, and when the upper width W1 of the groove 130 is greater than 12 μm, the size of the light emitting device may unnecessarily increase.

그리고, 기판(110)에 형성된 홈의 상단 폭(W2)은 4㎛ 내지 6㎛일 수 있다. 제1 도전형 반도체층(121)의 높이가 낮아 제1 도전형 반도체층(121)에 형성된 홈에 패시베이션층과 연결 전극이 배치되기에는 공간이 협소할 수 있는데, 홈이 기판(110)의 상부에 연장되어 형성됨으로써, 패시베이션층(140)이 배치될 수 있는 공간을 확보해 주어 안정적으로 패시베이션층(140)이 홈에 배치될 수 있다.Also, the top width W2 of the groove formed in the substrate 110 may be 4 μm to 6 μm. Since the height of the first conductivity type semiconductor layer 121 is low, the space may be narrow for the passivation layer and the connection electrode to be disposed in the groove formed in the first conductivity type semiconductor layer 121. By being formed extending to the groove, a space in which the passivation layer 140 can be disposed is secured so that the passivation layer 140 can be stably disposed in the groove.

제1 전극패드(121a)와 제2 전극패드(123a)가 노출되도록 발광 셀(120)의 표면과 홈(130)의 표면에는 패시베이션층(140)이 배치될 수 있다.A passivation layer 140 may be disposed on the surface of the light emitting cell 120 and the surface of the groove 130 so that the first electrode pad 121a and the second electrode pad 123a are exposed.

패시베이션층(140)은 발광 셀(120)을 보호하는 역할을 하며, 인접한 발광 셀(120) 사이 또는 하나의 발광 셀 내에서 제1 전극패드(121a)와 제2 전극패드(123a)를 전기적으로 분리하도록 형성될 수 있다.The passivation layer 140 serves to protect the light emitting cells 120, and electrically connects the first electrode pad 121a and the second electrode pad 123a between adjacent light emitting cells 120 or within one light emitting cell. It can be formed to separate.

패시베이션층(140)의 두께(T1)는 550nm 내지 650nm일 수 있는데, 패시베이션층(140)의 두께(T1)가 550nm보다 얇으면 패시베이션층에 크랙이 생길 수 있고, 패시베이션층(140)의 두께(T1)가 650nm보다 두꺼우면 이웃하는 발광 셀 사이에 패시베이션층과 연결 전극이 배치될 수 있는 공간이 협소해 질 수 있다. 그러나, 발광소자의 크기나 홈의 형상에 따라 패시베이션의 두께는 달라질 수 있다.The thickness T1 of the passivation layer 140 may be 550 nm to 650 nm. If the thickness T1 of the passivation layer 140 is smaller than 550 nm, cracks may occur in the passivation layer, and the thickness of the passivation layer 140 ( If T1) is thicker than 650 nm, a space in which a passivation layer and a connection electrode can be disposed between adjacent light emitting cells may be narrowed. However, the thickness of the passivation may vary depending on the size of the light emitting device or the shape of the groove.

도 2에 도시한 바와 같이, 패시베이션층(140)은 동일한 두께로 홈(130)의 표면에 배치될 수 있다. 즉, 발광 셀(120)의 표면이나 홈(130)의 표면에 배치되는 패시베이션층(140)은 동일한 두께로 배치되어 패시베시션층(140) 상에 연결 전극(150)이 배치될 때 연결 전극(150)도 홈(130)을 메우도록 배치될 수 있다.As shown in Figure 2, The passivation layer 140 may be disposed on the surface of the groove 130 with the same thickness. That is, the passivation layer 140 disposed on the surface of the light emitting cell 120 or the surface of the groove 130 is disposed to have the same thickness, and when the connection electrode 150 is disposed on the passivation layer 140, the connection electrode ( 150) may also be arranged to fill the groove 130.

도 3은 다른 실시 예에 다른 발광소자를 나타낸 단면도이다.3 is a cross-sectional view showing another light emitting device according to another embodiment.

도 3에 도시된 바와 같이, 패시베이션층(140)은 홈(130)을 메우고 상면이 평면일 수 있다. 즉, 패시베이션층(140)이 홈(130)을 메우고, 패시베이션층(140)의 상면이 기판(110)과 평행을 이루도록 평면으로 배치될 수 있다.As shown in FIG. 3 , the passivation layer 140 may fill the groove 130 and have a flat upper surface. That is, the passivation layer 140 may fill the groove 130 and may be disposed in a plane such that an upper surface of the passivation layer 140 is parallel to the substrate 110 .

또한, 패시베이션층(140) 상에 연결 전극(150)이 배치될 수 있고, 연결 전극(150)은 발광 셀(120)의 제1 전극패드(121a)와 이웃하는 발광 셀(120)의 제2 전극패드(123a)를 전기적으로 연결할 수 있다.In addition, a connection electrode 150 may be disposed on the passivation layer 140 , and the connection electrode 150 is a second electrode of the light emitting cell 120 adjacent to the first electrode pad 121a of the light emitting cell 120 . The electrode pad 123a may be electrically connected.

형성된 연결 전극(150)은 인접한 두 개의 발광 셀(120) 중 어느 하나의 발광 셀(120)의 제1 전극패드(121a)와 다른 하나의 발광 셀(120)의 제2 전극패드(123a)를 연속되게 연결함으로써 복수 개의 발광 셀(120)을 전기적으로 직렬로 연결할 수 있으며, 또는 인접한 두 개의 발광 셀(120) 중 어느 하나의 발광 셀(120)과 다른 하나의 발광 셀(120)에서 동일한 극성의 전극을 서로 연결함으로써 복수 개의 발광 셀(120)을 병렬 연결할 수도 있다.The formed connection electrode 150 connects the first electrode pad 121a of one light emitting cell 120 among the two adjacent light emitting cells 120 and the second electrode pad 123a of the other light emitting cell 120. A plurality of light emitting cells 120 can be electrically connected in series by continuously connecting them, or one light emitting cell 120 and another light emitting cell 120 of two adjacent light emitting cells 120 have the same polarity. A plurality of light emitting cells 120 may be connected in parallel by connecting the electrodes of the light emitting cells 120 to each other.

패시베이션층(140)은 무기막 또는 비전도성 산화물 또는 질화물로 이루어질 수 있으며, SiN, SiO2, TiO2 등과 같은 Si, N, Ti 및 O중 어느 하나를 포함하는 물질로 이루어질 수 있다.The passivation layer 140 may be made of an inorganic film or a non-conductive oxide or nitride, and may be made of a material including any one of Si, N, Ti, and O, such as SiN, SiO 2 , and TiO 2 .

실시 예에 따른 발광소자 내의 각 층은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 한정되지는 않는다.Each layer in the light emitting device according to the embodiment is formed by metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD), or molecular beam growth. It may be formed using methods such as Molecular Beam Epitaxy (MBE) and Hydride Vapor Phase Epitaxy (HVPE), but is not limited thereto.

도 4a 내지 도 4f는 실시 예에 따른 발광소자의 제조 방법을 나타낸 도면들이다.4A to 4F are diagrams illustrating a method of manufacturing a light emitting device according to an embodiment.

도 4a에서 기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있고, 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함할 수 있다.In FIG. 4A , the substrate 110 may be formed of a material suitable for growing a semiconductor material, a carrier wafer, may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or an insulating substrate.

도 4b는 광추출 효율을 높이기 위하여 발광 셀층이 형성될 기판(110)의 상면에는 요철(115)이 가공된다.In FIG. 4B , irregularities 115 are formed on the upper surface of the substrate 110 on which the light emitting cell layer is to be formed in order to increase light extraction efficiency.

도 4c는 기판(110) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 순차적으로 성장시켜서 발광 셀층을 형성한다.4C , a light emitting cell layer is formed by sequentially growing a first conductivity type semiconductor layer 121 , an active layer 122 , and a second conductivity type semiconductor layer 123 on a substrate 110 .

도 4d는 연결되어 형성된 이웃하는 발광 셀(120)의 제1 도전형 반도체층(121)을 레이저를 조사하여 제1 도전형 반도체층(121)과 기판(110)의 상부 일부에 홈(130)을 형성함으로써 이웃하는 발광 셀(120)을 분리시킨다.FIG. 4D shows that the first conductivity type semiconductor layer 121 of the neighboring light emitting cells 120 formed by being connected is irradiated with a laser to form a groove 130 in the upper portion of the first conductivity type semiconductor layer 121 and the substrate 110. By forming the adjacent light emitting cells 120 are separated.

도 4e는 제1 도전형 반도체층(121)에 배치된 제1 전극패드(121a)와 제2 도전형 반도체층(123)에 배치된 제2 전극패드(123a)가 노출되도록 발광 셀(120)의 표면과 홈(130)의 표면에 패시베이션층(140)이 배치된다.4E shows the light emitting cell 120 so that the first electrode pad 121a disposed on the first conductivity type semiconductor layer 121 and the second electrode pad 123a disposed on the second conductivity type semiconductor layer 123 are exposed. A passivation layer 140 is disposed on the surface of the groove 130 and the surface of the groove 130 .

도 4f는 하나의 발광 셀(120)의 제1 전극패드(121a)와 하나의 발광 셀(120)과 이웃하는 발광 셀(120)의 제2 전극패드(123a)가 전기적으로 연결되도록 패시베이션층(140) 상에 연결 전극(150)이 배치된다.FIG. 4F shows a passivation layer so that the first electrode pad 121a of one light emitting cell 120 and the second electrode pad 123a of one light emitting cell 120 and the neighboring light emitting cell 120 are electrically connected. 140), the connection electrode 150 is disposed.

도 5a와 도 5b는 종래의 발광소자의 활성영역(active area)과 본 실시 예의 발광소자의 활성영역(active area)을 나타낸 도면이다.5A and 5B are views showing an active area of a conventional light emitting device and an active area of a light emitting device according to the present embodiment.

도 5a와 도 5b를 참조하면, 종래의 발광소자(1)의 경우, 발광 셀(20)들을 분리하기 위해 포토(photo) 공정을 거친 후에 제1 도전형 반도체층을 식각하였기 때문에 발광 셀(20)의 활성영역(active area)이 상대적으로 감소하였다. 그러나, 실시예에 따른 발광소자(100)는 발광 셀(120)들을 분리하기 위해 발광 셀(120)의 제1 도전형 반도체층에 레이저를 조사하여 홈을 형성하는 공정을 거치게 됨으로써, 인접하는 발광 셀(120)의 제1 도전형 반도체층 간의 간격을 최소한으로 유지하면서 발광 셀(120)들을 분리할 수 있게 된다.Referring to FIGS. 5A and 5B , in the case of the conventional light emitting device 1, the light emitting cells 20 are separated because the first conductivity type semiconductor layer is etched after a photo process is performed to separate the light emitting cells 20. ) of the active area (active area) was relatively reduced. However, in order to separate the light emitting cells 120, the light emitting device 100 according to the embodiment undergoes a process of forming grooves by irradiating a laser beam on the first conductivity type semiconductor layer of the light emitting cells 120, thereby emitting adjacent light. The light emitting cells 120 can be separated while maintaining a minimum distance between the first conductivity type semiconductor layers of the cells 120 .

도 5a와 도 5b에 도시된 바와 같이, 실시예에 따른 발광소자(100)의 활성영역은 종래의 발광소자(1)의 활성영역보다 16.67% 증가하였고, 이에 따라 발광소자의 발광효율이 1.2% 증가하였다.As shown in FIGS. 5A and 5B, the active area of the light emitting device 100 according to the embodiment is increased by 16.67% compared to the active area of the conventional light emitting device 1, and thus the luminous efficiency of the light emitting device is 1.2%. increased.

따라서, 실시예에 따른 발광소자는 발광 셀(120)의 활성영역(active area)을 크게 감소시키지 않고 발광 셀(120)들을 분리시킬 수 있게 되고, 이에 따라 발광소자의 발광효율을 크게 향상시킬 수 있다.Therefore, the light emitting device according to the embodiment can separate the light emitting cells 120 without significantly reducing the active area of the light emitting cells 120, and thus, the light emitting efficiency of the light emitting device can be greatly improved. there is.

그리고, 종래의 수평형 고전압 구동 발광소자 구조의 경우, 서브 칩(sub chip)을 분리하는 과정에서 포토(photo) 공정과 ICP 드라이 에칭(dry etching) 공정을 진행하게 되어 발광소자를 제작공정이 복잡하였으나 실시 예에 따른 발광소자는 제작하는데 드는 시간과 비용을 크게 절감할 수 있어 생산성을 높일 수 있다.In addition, in the case of the conventional horizontal high voltage driving light emitting device structure, a photo process and an ICP dry etching process are performed in the process of separating sub chips, which makes the light emitting device manufacturing process complicated. However, the light emitting device according to the embodiment can greatly reduce the time and cost required to manufacture, thereby increasing productivity.

본 실시 예에 따른 발광소자는 서브 마운트(submount)에 실장되어 발광소자의 제1 전극 패드와 제2 전극 패드가 서브 마운트의 제1 및 제2 범프부에 전기적으로 연결될 수 있는 발광소자 패키지에 적용될 수 있다.The light emitting device according to the present embodiment is mounted on a submount to be applied to a light emitting device package in which the first electrode pad and the second electrode pad of the light emitting device can be electrically connected to the first and second bump portions of the submount. can

서브 마운트는 패키지 몸체(package body) 또는 인쇄 회로 기판(Printed Circuit Board) 등으로 구현될 수 있고, 서브 마운트는 폴리프탈아미드(PolyPhthal Amide, PPA), 액정 고분자(Liquid Crystal Polymer, LCP), 폴리아미드9T(PolyAmide9T, PA9T), 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어, 세라믹, 인쇄회로기판(Printed Circuit Board) 등을 포함할 수 있다. 그러나, 실시 예에 따른 서브 마운트가 이러한 물질로 한정되는 것은 아니다.The submount may be implemented as a package body or a printed circuit board, and the submount may be polyphthalamide (PPA), liquid crystal polymer (LCP), or polyamide. Resin such as 9T (PolyAmide9T, PA9T), metal, photo sensitive glass, sapphire, ceramic, printed circuit board, and the like may be included. However, the submount according to the embodiment is not limited to these materials.

제1 범프부 및 제2 범프부는 서브 마운트와 발광소자 사이에 배치된다.The first bump part and the second bump part are disposed between the submount and the light emitting element.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment may be arrayed on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on a light path of the light emitting device package. The light emitting device package, substrate, and optical member may function as a backlight unit.

또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.In addition, it may be implemented as a display device including a light emitting device package according to an embodiment, a pointing device, and a lighting device.

여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Here, the display device includes a bottom cover, a reflector disposed on the bottom cover, a light emitting module emitting light, a light guide plate disposed in front of the reflector and guiding light emitted from the light emitting module forward, and a light guiding plate disposed in front of the light guide plate. An optical sheet including prism sheets disposed thereon, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying image signals to the display panel, and a color filter disposed in front of the display panel. can include Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.In addition, the lighting device includes a light source module including a substrate and a light emitting device package according to an embodiment, a radiator for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing it to the light source module. can include For example, the lighting device may include a lamp, a head lamp, or a street lamp.

해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.The head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector that reflects light emitted from the light emitting module in a certain direction, for example, forward, and a lens that refracts the light reflected by the reflector forward. , and a shade that blocks or reflects a part of the light reflected by the reflector and directed to the lens to form a light distribution pattern desired by the designer.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to the embodiments, these are only examples and do not limit the present invention, and those skilled in the art to which the present invention belongs will not deviate from the essential characteristics of the present embodiment. It will be appreciated that various variations and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

100: 발광소자 120: 발광 셀
121: 제1 도전형 반도체층 122: 활성층
123: 제2 도전형 반도체층 130: 홈
140: 패시베이션층 150: 연결 전극
100: light emitting element 120: light emitting cell
121: first conductivity type semiconductor layer 122: active layer
123: second conductivity type semiconductor layer 130: groove
140: passivation layer 150: connection electrode

Claims (10)

기판; 및
상기 기판 상에 서로 이격되어 배치된 복수의 발광 셀을 포함하고,
상기 복수의 발광 셀 각각은,
상기 기판 상에 배치된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치된 활성층; 및
상기 활성층 상에 배치된 제2 도전형 반도체층;을 포함하고,
V자형 홈; 상기 발광 셀의 표면과 상기 V자형 홈의 표면에 배치되는 패시베이션층; 및 상기 패시베이션층 상에 배치되고 이웃하는 발광 셀과 전기적으로 연결되는 연결 전극;을 더 포함하고,
상기 이웃하는 발광 셀의 상기 제1 도전형 반도체층은 상기 기판에 연장되어 형성되는 상기 V자형 홈의 형태로 분리되고,
상기 연결 전극의 적어도 일부는 상기 V자형 홈에 배치된, 발광소자.
Board; and
It includes a plurality of light emitting cells disposed spaced apart from each other on the substrate,
Each of the plurality of light emitting cells,
a first conductivity type semiconductor layer disposed on the substrate;
an active layer disposed on the first conductivity-type semiconductor layer; and
A second conductivity-type semiconductor layer disposed on the active layer; includes,
V-shaped groove; a passivation layer disposed on a surface of the light emitting cell and a surface of the V-shaped groove; And a connection electrode disposed on the passivation layer and electrically connected to a neighboring light emitting cell; further comprising,
The first conductivity-type semiconductor layer of the neighboring light emitting cell is separated in the form of the V-shaped groove extending from the substrate,
At least a portion of the connection electrode is disposed in the V-shaped groove.
제1 항에 있어서,
상기 패시베이션층은 균일한 두께로 상기 V자형 홈의 표면에 배치되고,
상기 패시베이션층의 두께는 550nm 내지 650nm인, 발광소자.
According to claim 1,
The passivation layer is disposed on the surface of the V-shaped groove with a uniform thickness,
A thickness of the passivation layer is 550 nm to 650 nm, a light emitting device.
제1 항에 있어서,
상기 제1 도전형 반도체층에 배치된 제1 전극패드와 상기 제2 도전형 반도체층에 배치된 제2 전극패드를 더 포함하고,
상기 패시베이션층은 상기 제1 전극패드와 상기 제2 전극패드를 노출시키는 발광소자.
According to claim 1,
Further comprising a first electrode pad disposed on the first conductivity-type semiconductor layer and a second electrode pad disposed on the second conductivity-type semiconductor layer,
The passivation layer exposes the first electrode pad and the second electrode pad.
제1 항에 있어서,
상기 제1 도전형 반도체층에 형성된 상기 V자형 홈의 상단 폭은 8㎛ 내지 12㎛이고,
상기 기판에 형성된 상기 V자형 홈의 상단 폭은 4㎛ 내지 6㎛인, 발광소자.
According to claim 1,
The width of the upper end of the V-shaped groove formed in the first conductive semiconductor layer is 8 μm to 12 μm,
The width of the upper end of the V-shaped groove formed on the substrate is 4㎛ to 6㎛, the light emitting device.
제1 항에 있어서,
상기 제1 도전형 반도체층에 배치된 제1 전극패드와 상기 제2 도전형 반도체층에 배치된 제2 전극패드를 더 포함하고,
상기 연결 전극은 상기 발광 셀의 상기 제1 전극패드와 상기 이웃하는 발광 셀의 상기 제2 전극패드를 연결하는, 발광소자.
According to claim 1,
Further comprising a first electrode pad disposed on the first conductivity-type semiconductor layer and a second electrode pad disposed on the second conductivity-type semiconductor layer,
The connection electrode connects the first electrode pad of the light emitting cell and the second electrode pad of the neighboring light emitting cell.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160002176A 2016-01-07 2016-01-07 Light emitting device KR102540645B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002176A KR102540645B1 (en) 2016-01-07 2016-01-07 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002176A KR102540645B1 (en) 2016-01-07 2016-01-07 Light emitting device

Publications (2)

Publication Number Publication Date
KR20170082889A KR20170082889A (en) 2017-07-17
KR102540645B1 true KR102540645B1 (en) 2023-06-08

Family

ID=59443084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002176A KR102540645B1 (en) 2016-01-07 2016-01-07 Light emitting device

Country Status (1)

Country Link
KR (1) KR102540645B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483533B1 (en) * 2017-11-02 2023-01-02 엘지이노텍 주식회사 Semiconductor device array and method of manufacturing semiconductor device array using the same
US11398581B2 (en) 2017-11-02 2022-07-26 Lg Innotek Co., Ltd. Semiconductor device
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120048331A (en) * 2010-11-05 2012-05-15 서울옵토디바이스주식회사 Light emitting diode chip and method of fabricating the same
KR20130091022A (en) * 2012-02-07 2013-08-16 서울옵토디바이스주식회사 Light emitting diode having plurality of light emitting elements and method of fabricating the same

Also Published As

Publication number Publication date
KR20170082889A (en) 2017-07-17

Similar Documents

Publication Publication Date Title
US9356007B2 (en) Light emitting device and lighting apparatus including the same
KR102197082B1 (en) Light emitting device and light emitting device package including the same
EP2696375B1 (en) Light emitting diode
US9673254B2 (en) Light emitting device
TWI434437B (en) Light emitting device, light emitting device package, and lighting device
KR102080775B1 (en) Light emitting device
KR101908657B1 (en) Light emitting device
KR101941029B1 (en) Light emitting device and lighting system including the same
KR102540645B1 (en) Light emitting device
KR20130055121A (en) Light source module
KR102194805B1 (en) Light emitting device
KR101954202B1 (en) Light emitting device and illuminating system including the same
KR20130138416A (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR101941030B1 (en) Light emitting device package
KR20140019521A (en) Light emitting device
KR20130061454A (en) A light source module and a head lamp including the same
KR20120029232A (en) Light emitting diode
KR20170082872A (en) Light emitting device
KR101904324B1 (en) Light emitting device
KR102302321B1 (en) Light emitting device
KR101983775B1 (en) Light emitting device
KR101915214B1 (en) Light emitting device array and illuminating system including the same
KR102365836B1 (en) Light emitting device, and light emitting device array including the same
KR101983773B1 (en) Lihgt emitting device and light emitting device package including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right