KR102319347B1 - 대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터웨이퍼를 이용한 광학 소자 제조 방법 - Google Patents

Abstract

대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터 웨이퍼를 이용한 광학 소자 제조 방법이 개시된다.
개시된 대면적 마스터 웨이퍼는 패턴이 형성된 복수 개의 단위 웨이퍼, 상기 복수 개의 단위 웨이퍼에 형성된 적어도 하나의 결합면, 및 상기 복수 개의 단위 웨이퍼를 결합시키는 결합부를 포함할 수 있다.

Description

대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터웨이퍼를 이용한 광학 소자 제조 방법{Large area master wafer, method of manufacturing the same, and method of manufacturing of optical device}

예시적인 실시예는 대면적으로 제조할 수 있는 마스터 웨이퍼, 마스터 웨이퍼의 제조 방법 및 대면적 마스터 웨이퍼를 이용한 광학 소자 제조 방법에 관한 것이다.

많은 응용분야에서 광원에서 나온 광을 편리하게 제어하기 위하여 광의 편광 특성을 이용한다. 예를 들어 액정 패널을 이용한 액정 디스플레이 장치의 경우, 액정 패널은 액정분자가 직선편광의 편광방향을 변화시킴으로써 빛을 통과시키거나 차단하는 셔터 기능을 수행한다. 액정 디스플레이 장치는 편광 방향이 직교하는 제1 및 제2 편광판과 그 사이에 구비된 액정층을 포함하고, 각 화소마다 TFT(Thin Film Transistor)를 구비한다. TFT의 스위칭 동작에 따라 각 화소마다 전압의 on-off가 제어된다. 예를 들어, 화소에 전압이 on 되었을 때, 액정 분자들이 일렬로 정렬되고, 입사광은 그 편광 방향이 변하지 않고 액정층을 통과하여 제2 편광판에 의해 차단될 수 있다. 화소에 전압이 off 되었을 때, 액정 분자들이 꼬이게 배열되고, 입사광은 그 편광 방향이 액정 분자 배열을 따라 변하면서 액정층을 통과하여 제2 편광판을 통과한다. 즉, 액정이 꼬여 있으면 화이트가 표시되고, 액정의 꼬임이 풀려 있으면 블랙이 표시된다.　그런데, 편광판에 의한 광의 이용 효율이 낮아 액정 표시 장치의 광 효율이 저하될 수 있다. 광 효율을 높이기 위해, 흡수형 편광판 대신 반사형 편광판을 사용할 수 있다.

액정 표시 장치의 면적이 커짐에 따라 반사형 편광판도 크게 제작될 필요가 있다. 하지만, 편광판을 제작하기 위한 웨이퍼의 사이즈의 한계 때문에 대면적의 편광판을 제작하는 것이 어렵다.

본 발명의 실시예는 대면적 마스터 웨이퍼를 제공한다.

본 발명의 실시예는 대면적 마스터 웨이퍼 제조 방법을 제공한다.

본 발명의 실시예는 대면적 마스터 웨이퍼를 이용하여 광학 소자를 제조하는 방법을 제공한다.

본 발명의 실시예에 따른 대면적 마스터 웨이퍼는,

패턴이 형성된 복수 개의 단위 웨이퍼;

상기 복수 개의 단위 웨이퍼에 형성된 적어도 하나의 결합 면: 및

상기 복수 개의 단위 웨이퍼를 결합시키는 결합부;를 포함할 수 있다.

상기 복수 개의 단위 웨이퍼는 적어도 하나의 정렬 마크를 포함할 수 있다.

상기 결합 면은 5㎛ 이하의 거칠기(roughness)를 가질 수 있다.

상기 결합부는 광 경화성 수지 또는 열 경화성 수지를 포함할 수 있다.

본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼 제조 방법은,

복수 개의 단위 웨이퍼에 패턴을 형성하는 단계;

상기 복수 개의 단위 웨이퍼를 절단하여 적어도 하나의 결합 면을 형성하는 단계;

상기 결합 면을 마주보게 하여 복수 개의 단위 웨이퍼를 정렬하는 단계: 및

상기 복수 개의 단위 웨이퍼를 결합하는 단계;를 포함할 수 있다.

상기 제조 방법은 상기 복수 개의 웨이퍼에 각각 적어도 하나의 정렬 마크를 형성하는 단계를 더 포함할 수 있다.

상기 복수 개의 단위 웨이퍼를 절단하는 단계는 심도 반응 이온 에칭 방법, 스텔스 다이싱 방법, 습식 에칭 방법 중 하나를 포함할 수 있다.

상기 심도 반응 이온 에칭 방법은 BOSCH 방법을 포함할 수 있다.

상기 단위 웨이퍼를 결합하는 단계는 결합할 단위 웨이퍼를 접근시키는 단계, 상기 접근된 단위 웨이퍼들 사이에 광 경화성 수지 또는 열 경화성 수지를 주입하는 단계, 및 상기 광 경화성 수지 또는 열 경화성 수지를 경화시키는 단계를 포함할 수 있다.

상기 단위 웨이퍼를 정렬하는 단계는 액츄에이터를 이용하여 단위 웨이퍼를 직선 이동하거나 틸트 이동하는 것을 포함할 수 있다.

상기 액츄에이터는 복수 개의 피에조 일렉트릭 액츄에이터를 포함할 수 있다.

상기 단위 웨이퍼를 정렬하는 단계는 결합할 단위 웨이퍼를 작업 스테이지 위에 표면 에너지가 낮은 물질로 코팅층을 형성하는 단계와, 상기 코팅층에 단위 웨이퍼의 패턴이 마주보도록 단위 웨이퍼를 탑재하는 단계를 포함할 수 있다.

상기 코팅층은 테프론으로 형성될 수 있다.

상기 제조 방법은, 상기 단위 웨이퍼의 두께 편차를 줄이기 위해 단위 웨이퍼를 폴리싱하는 단계를 더 포함할 수 있다.

상기 단위 웨이퍼를 정렬하는 단계는 각 단위 웨이퍼에 정렬 마크가 적어도 2개 이상 남아 있도록 복수 개의 단위 웨이퍼를 정렬하는 것을 포함할 수 있다.

본 발명의 실시예에 따른 광학 소자 제조 방법은,

복수 개의 단위 웨이퍼에 패턴을 형성하는 단계;

상기 복수 개의 단위 웨이퍼를 절단하여 적어도 하나의 결합 면을 형성하는 단계;

상기 결합 면을 마주보게 하여 복수 개의 단위 웨이퍼를 정렬하는 단계:

상기 복수 개의 단위 웨이퍼를 결합하여 마스터 웨이퍼를 형성하는 단계;

상기 마스터 웨이퍼에 제1수지층을 형성하는 단계;

상기 제1수지층 상에 스탬프 필름을 적층하는 단계;

상기 제1수지층에 패턴을 전사하는 단계;

상기 제1수지층과 스탬프 필름을 분리하는 단계;

기판에 제2수지층을 적층하는 단계; 및

상기 제2수지층 상에 상기 제1수지층과 스탬프 필름을 얹어 상기 패턴을 전사하는 단계;를 포함할 수 있다.

본 발명의 실시예에 따른 마스터 웨이퍼는 복수의 단위 웨이퍼를 결합하여 넓은 면적으로 제작될 수 있다.

대면적 마스터 웨이퍼를 이용하여 대면적의 광학 소자의 생산성을 높일 수 있다.

도 1은 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼의 단위 웨이퍼를 도시한 것이다.
도 2는 단위 웨이퍼를 절단하여 결합면을 형성한 예를 도시한 것이다.
도 3 및 도 5는 두 개의 단위 웨이퍼를 결합한 예를 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼의 단위 웨이퍼를 접근시키는 동작을 보인 것이다.
도 7은 단위 웨이퍼의 패턴이 형성된 면이 작업대를 향하여 배치된 예를 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼를 제조하는 장치를 도시한 것이다.
도 9는 도 8의 A-A선 단면도이다.
도 10은 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼를 작업대에서 분리하는 것을 보인 것이다.
도 11 내지 도 16은 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼의 제조 방법을 설명하기 위한 도면이다.
도 17 내지 도 22는 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼를 이용하여 광학 소자를 제조하는 방법을 설명하기 위한 도면이다.

이하, 본 발명의 실시예에 따른 대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터 웨이퍼를 이용한 광학 소자 제조 방법에 대해 첨부 도면을 참조하여 설명한다.

도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 예를 들면, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 대면적 마스터 웨이퍼의 제조 방법을 도시한 것이다.

도 1을 참조하면, 패턴(P)이 형성된 단위 웨이퍼(10-1)가 준비될 수 있다. 상기 단위 웨이퍼(10-1)는 예를 들어 실리콘 웨이퍼일 수 있다. 하지만, 여기에 한정되는 것은 아니고, 실리콘을 함유한 웨이퍼 등 다양하게 준비될 수 있다. 상기 단위 웨이퍼(10-1)에 패턴(P)이 형성될 수 있다. 패턴(P)은 예를 들어, 미크론 사이즈를 가질 수 있다. 미크론 사이즈는 예를 들어, 1000㎛보다 작은 사이즈를 나타낼 수 있다. 패턴(P)은 예를 들어 나노 사이즈를 가질 수 있다. 나노 사이즈는 예를 들어 1000nm보다 작은 사이즈를 나타낼 수 있다. 상기 패턴(P)은 식각 공정에 의해 형성될 수 있다.

상기 단위 웨이퍼(10-1)는 적어도 하나의 정렬 마크(M)를 포함할 수 있다. 정렬 마크(M)는 복수 개의 단위 웨이퍼를 결합할 때, 단위 웨이퍼를 정렬하는데 기준이 되어 미스 매치되는 것을 줄일 수 있다. 정렬 마크(M)는 패턴(P)이 형성되지 않은 나머지 영역에 구비될 수 있다. 나중에 패턴이 형성된 영역만 남기고 절단하여 다른 단위 웨이퍼와 결합하기 위해, 예를 들어, 패턴(P)이 형성된 영역은 사각 형상을 가질 수 있다. 원형의 단위 웨이퍼에 사각형 영역에 패턴(P)이 형성되고, 단위 웨이퍼의 주변부에 정렬 마크(M)가 복수 개 구비될 수 있다. 상기 정렬 마크(M)는 패턴 형성시 같이 형성될 수 있다.

도 2를 참조하면, 단위 웨이퍼(10-1)를 절단하여 결합면(CS)을 형성할 수 있다. 결합면(CS)은 다른 단위 웨이퍼(10-1)와 결합하기 위한 면일 수 있다. 단위 웨이퍼(10-1)는 하나 이상의 결합 면을 가질 수 있다. 도 3을 참조하면, 두 개의 단위 웨이퍼가 구비될 수 있다. 여기서, 10-1을 제1 단위 웨이퍼, 10-2를 제2 단위 웨이퍼로 칭하기로 한다. 제1 단위 웨이퍼(10-1)와 도 2 단위 웨이퍼(10-2)는 도 2를 참조하여 설명한 바와 같이 준비될 수 있다. 제1 단위 웨이퍼(10-1)의 결합면(CS)과 제2 단위 웨이퍼(10-2)의 결합면(CS)을 마주보도록 하여 접근시킬 수 있다. 상기 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 접근시킬 때, 정렬 마크(M)를 이용하여 정밀하여 정렬할 수 있다. 도 4에 도시된 바와 같이, 상기 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)는 예를 들어, 결합면(CS) 사이에 결합부를 구비하여 접착될 수 있다. 결합부는 예를 들어 접착제일 수 있다. 이에 대해서는 후술하기로 한다. 하지만, 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)는 접착층 없이 화학적 결합에 의해 결합되는 것도 가능하다.

도 5를 참조하면, 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 결합한 후에, 다른 단위 웨이퍼를 추가로 결합하기 위해 결합할 부분에 웨이퍼 절단을 통해 결합면(CS)을 더 구비할 수 있다.

단위 웨이퍼에서 결합면을 형성하기 위해 한꺼번에 절단하는 공정을 수행할 수도 있으나, 이렇게 하면 정렬 마크도 함께 제거되므로, 정렬 마크를 최대한 이용하기 위해 결합면이 필요할 때마다 절단 작업을 할 수 있다.

웨이퍼 절단 작업은 예를 들어, 심도 반응 이온 에칭 방법(Deep Reactive Ion Etching method), 스텔스 다이싱 방법(Stealth Dicing method), 습식 에칭 방법 (Wet etching method) 중 하나에 의해 수행될 수 있다.

심도 반응 이온 에칭 방법은 예를 들어, BOSCH 공정 또는 변형 BOSCH 공정(Modified BOSCH process)을 포함할 수 있다. 심도 반응 이온 에칭 방법은 예를 들어, 에칭면의 각도가 대략 90도를 가질 수 있으며, 절단면의 거칠기(roughness)가 매우 작을 수 있다. 절단면의 거칠기가 작을 때, 두 개의 단위 웨이퍼를 결합한 이음매 부분이 에러 없이 결합될 수 있다. 예를 들어, 결합면은 5㎛ 이하의 거칠기(roughness)를 가질 수 있다. 예를 들어, 결합면은 수백 나노 이하 또는 수십 나노 이하의 거칠기를 가질 수 있다. 예를 들어, 결합면은 400나노 이하의 거칠기를 가질 수 있다. 예를 들어, 결합면은 200나노 이하의 거칠기를 가질 수 있다.

한편, 절단면의 거칠기를 줄이기 위해 절단면의 절단 깊이를 줄이는 것이 좋다. 즉, 웨이퍼의 두께가 클수록 절단 깊이에 따라 거칠기가 증가할 수 있으므로, 절단 깊이를 줄이기 위해 박막의 웨이퍼를 사용할 수 있다.

또한, 두 개의 단위 웨이퍼가 두께가 다른 경우, 다 개의 단위 웨이퍼를 결합했을 때, 두께 편차가 생길 수 있다. 이 경우 두께 편차를 줄이기 위해 단위 웨이퍼의 뒷면(패턴이 없는 면)을 면가공(polishing)할 수 있다.

스텔스 다이싱 방법은 고에너지 레이저 빔을 단위 웨이퍼에 집속하여 순간적인 고열에 의해 실리콘 결정이 녹도록 하는 단계를 포함할 수 있다. 레이저 빔을 단위 웨이퍼의 뒷면(패턴이 형성되지 않은 면)으로부터 집속하여 패턴이 형성된 부분에 근접한 영역까지 집속 작업을 할 수 있다. 이러한 레이저 집속 작업을 일정 간격으로 수행하여 예비 절단면을 형성할 수 있다. 그리고, 예비 절단면에 힘을 가하여 절단 작업을 할 수 있다. 예비 절단면을 절단할 때, 예를 들어, 예비 절단면의 양쪽에 접착 테이프(adhesive tape)를 부착하고, 양쪽에서 균일한 힘으로 접착 테이프를 잡아 당기면, 예비 절단면이 절단될 수 있다. 스텔스 다이싱 방법에서 레이저에 의해 집속된 예비 절단면은 레이저 집속시 열전달에 의해 구조가 변형될 수 있지만, 패턴이 형성된 상층부는 거칠기가 낮은 절단면을 가질 수 있다. 이 절단면이 다른 단위 웨이퍼와 결합되는 결합면이 될 수 있다.

상술한 방법에 의해 절단되어 형성된 결합면을 마주보게 하여 복수 개의 단위 웨이퍼를 결합하여 대면적의 웨이퍼 마스터를 제작할 수 있다. 이와 같이 복수 개의 단위 웨이퍼를 결합하는 공정을 타일링(Tiling) 공정이라고 칭할 수 있다.

도 6은 작업대(S; stage) 위에 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 탑재하고, 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 접근시키는 과정을 보여 준 것이다. 도 6에 도시된 바와 같이 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 탑재할 때, 패턴이 형성된 면이 상부로 향하도록 탑재할 수 있다. 제1 및 제2 단위 웨이퍼(10-1)(10-2)를 작업대에 탑재하기 전에, 두 개의 단위 웨이퍼의 두께 편차를 줄이기 위해 면가공을 선행할 수 있다. 이렇게, 두 개의 단위 웨이퍼를 접근시켜 결합시킬 수 있다. 결합 공정에 대해서는 후술하기로 한다.

도 7을 참조하면, 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 패턴(P)이 형성된 면을 작업대(S)를 향하도록 하여 작업대(S)에 탑재할 수 있다. 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 접근시키기 위해 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 중 적어도 하나를 이동시킬 수 있다. 여기서, 제1 단위 웨이퍼 또는 제2 단위 웨이퍼의 이동시 패턴에 스크래치가 형성될 수 있으므로, 작업대(S)와 제1 및 제2 단위 웨이퍼(10-1)(10-2) 사이에 스크래치 방지를 위한 코팅층(20)을 더 구비할 수 있다. 상기 코팅층(20)은 예를 들어, 테프론과 같이 표면 에너지가 낮은 물질을 포함할 수 있다.

도 7에 도시된 바와 같이, 단위 웨이퍼의 패턴(P)이 작업대(S)를 향하도록 단위 웨이퍼를 탑재할 때, 단위 웨이퍼의 두께가 다르더라도 패턴이 형성된 면은 균일하게 결합될 수 있다. 그러므로, 이 경우에는 단위 웨이퍼의 두께 편차를 줄이기 위한 면가공을 하지 않아도 된다.

도 8은 단위 웨이퍼를 접근시키기 위해 단위 웨이퍼를 이동하는 장치(100)의 평면도를 개략적으로 도시한 것이다. 도 9는 도 8의 A-A 단면도이다.

도 8 및 도 9를 참조하면, 상기 장치(100)는 제1 단위 웨이퍼(10-1)가 탑재되는 제1작업대(S1)와 제2 단위 웨이퍼(10-2)가 탑재되는 제2작업대(S2)를 포함할 수 있다. 그리고, 상기 제1 작업대(S1) 위에 제1 단위 웨이퍼(10-1)를 고정하기 위한 적어도 하나의 홀딩 블록(Holding block)(HB)이 구비될 수 있다. 예를 들어, 세 개의 홀딩 블록이 구비될 수 있다.

제2 작업대(S2)는 제2 단위 웨이퍼(10-2)를 이동시키기 위한 구동부를 포함할 수 있다. 구동부는 예를 들어, 피에조 일렉트릭 액츄에이터를 포함할 수 있다. 하지만, 구동부가 여기에 한정되는 것은 아니고 단위 웨이퍼를 미세하게 이동시키기 위한 다양한 액츄에이터가 사용될 수 있다. 피에조 일렉트릭 액츄에이터는 예를 들어, 제1 내지 제5 피에조 일렉트릭 액츄에이터(111)(112)(113)(114)(115)를 포함할 수 있다. 피에조 일렉트릭 액츄에이터의 개수는 단위 웨이퍼의 이동을 제어하는데 필요한 개수로 조절될 수 있다. 제1 내지 제5 피에조 일렉트릭 액츄에이터(111)(112)(113)(114)(115)에 의해 상기 제2 단위 웨이퍼(10-2)가 직선 이동을 하거나, 틸팅 이동을 할 수 있다. 예를 들어, 제1 내지 제5 피에조 일렉트릭 액츄에이터(111)(112)(113)(114)(115)가 같이 구동되면 제2 단위 웨이퍼(10-2)는 직선 이동할 수 있다. 예를 들어, 제1 및 제2 피에조 일렉트릭 액츄에이터(111)(112)가 구동되고, 제3 내지 제5 피에조 일렉트릭 액츄에이터(113)(114)(115)가 구동되지 않는 경우에는 제2 단위 웨이퍼(10-2)가 도 8에서 반시계 방향으로 틸팅될 수 있다. 이와 같이 제1 내지 제5 피에조 일렉트릭 액츄에이터를 선택적으로 온-오프 구동하여 제2 단위 웨이퍼(10-2)의 이동을 정밀하게 제어할 수 있다.

제1작업대(S-1)와 제1 단위 웨이퍼(10-1) 사이 및 제2 작업대(S-2)와 제2단위 웨이퍼(10-2) 사이에 각각 스크래치 방지를 위한 코팅층(125)을 더 구비할 수 있다. 상기 코팅층(125)은 예를 들어, 테프론과 같이 표면 에너지가 낮은 물질을 포함할 수 있다. 상기 코팅층(125)은 표면 거칠기가 작아 상기 코팅층(125) 상을 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)가 이동할 때, 표면 마찰로 인한 스크래치가 적게 발생하거나 거의 발생하지 않을 수 있다.

상기 제2 단위 웨이퍼(10-2)를 이동시 이동 방향은 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)에 표시된 정렬 마크(M)를 기준으로 미세하게 조절할 수 있다.

한편, 여기서는 제2 단위 웨이퍼(10-2)만을 미세 이동시키는 것에 대해 설명하였지만, 여기에 한정되지는 않고, 제1 단위 웨이퍼(10-1)도 같이 미세 이동시키기 위해 구동부를 더 구비할 수 있다.

제1 단위 웨이퍼(10-1) 또는 제2 단위 웨이퍼(10-2)를 미세 이동시, 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 사이의 간격을 검출하기 위한 광센서(OS)가 더 구비될 수 있다. 상기 광센서(OS)는 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 사이의 상부에 배치될 수 있다. 상기 광센서(OS)는 상기 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 사이의 간격을 검출하며, 제1 및 제2 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)가 소정 간격까지 접근했을 때 멈출 수 있도록 할 수 있다.

한편, 제1 단위 웨이퍼 및 제2 단위 웨이퍼 중 적어도 하나를 이동시키기 전에 제1작업대(S1) 및 제2 작업대(S2) 중 적어도 하나를 이동시켜 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 가깝게 근접하도록 하는 매크로 구동부(120)를 더 포함할 수 있다.

매크로 구동부(120)는 예를 들어, 제1작업대(S1)와 제2작업대(S2)에 각각 구비된 롤 스크류(roll screw)(120-1)와 스크류 바(120-2)를 포함할 수 있다. 하지만, 롤 스크류와 스크류 바는 일 예일 뿐이며, 제1작업대와 제2작업대를 이동시키기 위한 다양한 구동 방식이 채용될 수 있다.

상기와 같이, 매크로 이동과 미세 이동에 의해 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 접근시킨 다음, 결합부(130)를 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 사이에 주입할 수 있다. 상기 결합부(130)는 예를 들어 접착제일 수 있다. 상기 접착제는 예를 들어, 광경화성 수지 또는 열경화성 수지를 포함할 수 있다. 상기 결합부(130)를 경화시켜 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)를 결합할 수 있다. 상기 결합부(130)가 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2) 사이의 결합면(CS)의 거칠한 틈새를 채우면서 제1 단위 웨이퍼와 제2 단위 웨이퍼가 결합될 수 있다.

상기 제1 단위 웨이퍼(10-1)와 제2 단위 웨이퍼(10-2)가 결합되어 마스터 웨이퍼(10-T)가 될 수 있다. 여기서는, 두 개의 단위 웨이퍼를 결합한 예를 설명하였지만, 더 많은 개수의 단위 웨이퍼를 상기와 같은 방식으로 결합하여 마스터 웨이퍼를 제작할 수 있다.

상기 마스터 웨이퍼(10-T)를 작업대로부터 분리하는 분리부(140)가 더 구비될 수 있다. 상기 분리부(140)는 예를 들어, 진공 척(vacuum chuck)을 포함할 수 있다.

다음은 세 개 이상의 단위 웨이퍼를 타일링하는 방법에 대해 설명한다. 도 11을 참조하면, 제1 단위 웨이퍼(200-1)를 절단하여 제1결합부(CS1)를 형성할 수 있다. 상기 제1 단위 웨이퍼(200-1)는 적어도 하나의 정렬 마크(M)를 포함할 수 있다.

도 12를 참조하면, 제2 단위 웨이퍼(200-2)를 절단하여 제2결합부(CS2) 및 제3결합부(CS3)을 형성할 수 있다.

도 13을 참조하면, 제3 단위 웨이퍼(200-3)를 절단하여 제4결합부(CS4)를 형성할 수 있다.

각 단위 웨이퍼를 절단하는 공정에 대해서는 앞서 설명한 바와 동일하므로 여기서는 상세한 설명을 생략하기로 한다.

상기 제1 내지 제3 단위 웨이퍼(200-1)(200-2)(200-3)의 여러 가지 조합을 통한 결합에 의해 마스터 웨이퍼를 제작할 수 있다. 예를 들어, 1X7 배열의 단위 웨이퍼를 결합할 때, 제1 단위 웨이퍼(200-1)와 제2 단위 웨이퍼(200-2)를 결합하고, 이어서 5개의 제2 단위 웨이퍼(200-2)를 결합하고, 끝에 있는 제2 단위 웨이퍼(200-2)에 제3 단위 웨이퍼(200-3)를 결합할 수 있다.

단위 웨이퍼를 결합시 정렬 마크가 가능한 많이 남아 있도록 한 상태에서 결합하는 것이 나노 사이즈의 패턴을 정밀하게 매칭시키는데 유리할 수 있다. 단위 웨이퍼를 결합시, 단위 웨이퍼를 배열하는 방식이 여러 가지 가능한데, 예를 들어 최소 2개의 정렬 마크를 가지고 결합될 수 있도록 하는 방식을 채택할 수 있다.

도 14는 1X7 배열의 단위 웨이퍼를 결합한 마스터 웨이퍼(210)를 도시한 것이다. 상기 마스터 웨이퍼(210)에서 정렬 마크가 남아 있는 부분은 최종적으로는 제거될 수 있다.

다음, 예를 들어 3X7 배열의 마스터 웨이퍼를 제작할 때, 도 11 내지 도 14를 참조하여 설명한 바와 같은 방법을 이용하여, 1X7 배열을 가지는 제1 중간 마스터 웨이퍼(211), 제2 중간 마스터 웨이퍼(212) 및 제3 중간 마스터 웨이퍼(213)를 제작할 수 있다(도 15 참조). 그리고, 제1 중간 마스터 웨이퍼(211)의 일 측에 있는 주변부를 절단한다. 제2 중간 마스터 웨이퍼(212)의 양측에 있는 주변부를 절단한다. 제3 중간 마스터 웨이퍼(213)의 일 측에 있는 주변부를 절단한다. 주변부를 절단하여 형성된 결합면을 마주보게 하여, 제1, 제2 및 제3 중간 마스터 웨이퍼(211)(212)(213)를 결합할 수 있다. 제1, 제2 및 제3 중간 마스터 웨이퍼(211)(212)(213)를 결합하는 방법은 도 8 내지 도 10을 참조하여 설명한 방법을 이용할 수 있다. 이와 같이 제1, 제2 및 제3 중간 마스터 웨이퍼(211)(212)(213)를 결합하여 마스터 웨이퍼(220)를 제작할 수 있다.

상기 마스터 웨이퍼(220)에서 정렬 마크가 남아 있는 부분은 최종적으로는 제거될 수 있다. 상술한 바와 같이, 본 발명의 실시예에 따른 마스터 웨이퍼를 타일링 결합 방법을 이용하여 대면적으로 제작될 수 있다.

본 발명의 실시예에 따른 마스터 웨이퍼를 이용하여 대면적의 광학 소자나 반도체 부품들을 용이하게 제작할 수 있고, 수율을 높일 수 있다. 본 발명의 예시적인 실시예에서는, 마스터 웨이퍼를 이용하여 나노 임프린팅 방법에 의해 대면적 나노 패턴을 형성할 수 있다. 대면적 마스터 웨이퍼를 이용하여 반복 구조의 패턴을 가지는 광학 소자를 제작할 수 있다.

광학 소자로는 예를 들어, 와이어 그리드 편광자일 수 있다. 예를 들어, 본 발명의 실시예에 따른 마스터 웨이퍼를 이용하여 대면적의 와이어 그리드 편광자를 제작할 수 있다. 와이어 그리드 편광자는 예를 들어 액정 디스플레이 장치에 사용될 수 있다. 도 17을 참조하면, 마스터 웨이퍼(300)에 패턴(P)을 형성하고, 상기 마스터웨이퍼(300)에 제1수지층(305)을 형성할 수 있다. 상기 마스터 웨이퍼(300)는 도 1내지 도 16을 참조하여 설명한 바에 따라 제조될 수 있다. 상기 패턴(P)은 미크론 사이즈 또는 나노 사이즈를 가질 수 있다. 도 18을 참조하면, 상기 제1수지층(305) 상에 스탬프 필름(310)을 적층할 수 있다. 상기 스탬프 필름(310)에 상기 패턴(P)을 전사하여 제1 패턴(P1)을 형성할 수 있다.

도 19를 참조하면, 상기 제1수지층(305)과 상기 스탬프 필름(310)을 마스터웨이퍼(300)로부터 분리할 수 있다. 도 20을 참조하면, 기판(320)에 제2수지층(325)을 적층할 수 있다. 도 21을 참조하면, 상기 제2수지층(325) 상에 상기 스탬프 필름(310)을 얹어 상기 제1패턴(P1)을 상기 제2 수지층(325)에 전사할 수 있다. 상기 스탬프 필름(310)을 기판(320)으로부터 분리한다. 상기 제2 수지층(325)에는 제2패턴(P2)이 형성될 수 있다. 상기 제2패턴(P2)은 마스터 웨이퍼(300)에 형성된 패턴(P)과 동일한 형상을 가질 수 있다.

상기와 같이 상기 스탬프 필름(310)을 반복적으로 이용하여 대면적의 광학 소자, 예를 들어, 대면적의 와이어그리드 편광자를 대량으로 만들 수 있다.

본 발명의 실시예에 따른 대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터 웨이퍼를 이용한 광학 소자 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

10-1,10-2,200-1,200-2,200-3...단위 웨이퍼, M...정렬 마크
CS,CS-1,CS-2...결합면, S,S1,S2...작업대
P, P1, P2...패턴, 111,112,113,114,115...구동부
120...매크로 구동부, 130...결합부

Claims (21)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 복수 개의 단위 웨이퍼에 패턴을 형성하는 단계;
   상기 복수 개의 단위 웨이퍼를 절단하여 적어도 하나의 결합 면을 형성하는 단계;
   상기 결합 면을 마주보게 하여 복수 개의 단위 웨이퍼를 정렬하는 단계: 및
   상기 복수 개의 단위 웨이퍼를 결합하는 단계;를 포함하고,
   상기 단위 웨이퍼를 정렬하는 단계는 액츄에이터를 이용하여 단위 웨이퍼를 직선 이동하거나 틸트 이동을 하는 것을 포함하는 대면적 마스터 웨이퍼 제조 방법.
6. 제 5항에 있어서,
   상기 복수 개의 웨이퍼에 각각 적어도 하나의 정렬 마크를 형성하는 단계를 더 포함하는 대면적 마스터 웨이퍼 제조 방법.
7. 제 5항에 있어서,
   상기 복수 개의 단위 웨이퍼를 절단하는 단계는 심도 반응 이온 에칭 방법, 스텔스 다이싱 방법, 습식 에칭 방법 중 하나를 포함하는 대면적 마스터 웨이퍼 제조 방법.
8. 제 7항에 있어서,
   상기 심도 반응 이온 에칭 방법은 BOSCH 방법을 포함하는 대면적 마스터 웨이퍼 제조 방법.
9. 제 5항 내지 제 8항 중 어느 한 항에 있어서,
   상기 결합 면은 5㎛ 이하의 거칠기(roughness)를 가지는 대면적 마스터 웨이퍼 제조 방법.
10. 제 5항에 있어서,
    상기 단위 웨이퍼를 결합하는 단계는 결합할 단위 웨이퍼를 접근시키는 단계, 상기 접근된 단위 웨이퍼들 사이에 광 경화성 수지 또는 열 경화성 수지를 주입하는 단계, 및 상기 광 경화성 수지 또는 열 경화성 수지를 경화시키는 단계를 포함하는 대면적 마스터 웨이퍼 제조 방법.
11. 삭제
12. 제 5항에 있어서,
    상기 액츄에이터는 복수 개의 피에조 일렉트릭 액츄에이터를 포함하는 대면적 마스터 웨이퍼 제조 방법.
13. 제 5항 내지 제 8항 중 어느 한 항에 있어서,
    상기 단위 웨이퍼를 정렬하는 단계는 결합할 단위 웨이퍼를 작업 스테이지 위에 표면 에너지가 낮은 물질로 코팅층을 형성하는 단계와 상기 코팅층에 단위 웨이퍼의 패턴이 마주보도록 단위 웨이퍼를 탑재하는 단계를 포함하는 대면적 마스터 웨이퍼 제조 방법.
14. 제 13항에 있어서,
    상기 코팅층은 테프론으로 형성된 대면적 마스터 웨이퍼 제조 방법.
15. 제 5항 내지 제 8항 중 어느 한 항에 있어서,
    상기 단위 웨이퍼의 두께 편차를 줄이기 위해 단위 웨이퍼를 폴리싱하는 단계를 더 포함하는 대면적 마스터 웨이퍼 제조 방법.
16. 제 6항에 있어서,
    상기 단위 웨이퍼를 정렬하는 단계는 각 단위 웨이퍼에 정렬 마크가 적어도 2개 이상 남아 있도록 복수 개의 단위 웨이퍼를 정렬하는 것을 포함하는 대면적 마스터 웨이퍼 제조 방법.
17. 복수 개의 단위 웨이퍼에 패턴을 형성하는 단계;
    상기 복수 개의 단위 웨이퍼를 절단하여 적어도 하나의 결합 면을 형성하는 단계;
    상기 결합 면을 마주보게 하여 복수 개의 단위 웨이퍼를 정렬하는 단계:
    상기 복수 개의 단위 웨이퍼를 결합하여 마스터 웨이퍼를 형성하는 단계;
    상기 마스터 웨이퍼에 제1수지층을 형성하는 단계;
    상기 제1수지층 상에 스탬프 필름을 적층하는 단계;
    상기 제1수지층에 패턴을 전사하는 단계;
    상기 제1수지층과 스탬프 필름을 분리하는 단계;
    기판에 제2수지층을 적층하는 단계; 및
    상기 제2수지층 상에 상기 제1수지층과 스탬프 필름을 얹어 상기 패턴을 전사하는 단계;를 포함하는 광학 소자 제조 방법.
18. 제 17항에 있어서,
    상기 복수 개의 웨이퍼에 각각 적어도 하나의 정렬 마크를 형성하는 단계를 더 포함하는 광학 소자 제조 방법.
19. 제 17항에 있어서,
    상기 복수 개의 단위 웨이퍼를 절단하는 단계는 심도 반응 이온 에칭 방법, 스텔스 다이싱 방법, 습식 에칭 방법 중 하나를 포함하는 광학 소자 제조 방법.
20. 제 19항에 있어서,
    상기 심도 반응 이온 에칭 방법은 BOSCH 방법을 포함하는 광학 소자 제조 방법.
21. 제 17항 내지 제 20항 중 어느 한 항에 있어서,
    상기 결합 면은 5㎛ 이하의 거칠기(roughness)를 가지는 광학 소자 제조 방법.

Images