KR102307440B1 - 어레이 기판 및 디스플레이 스크린 - Google Patents

어레이 기판 및 디스플레이 스크린 Download PDF

Info

Publication number
KR102307440B1
KR102307440B1 KR1020207006739A KR20207006739A KR102307440B1 KR 102307440 B1 KR102307440 B1 KR 102307440B1 KR 1020207006739 A KR1020207006739 A KR 1020207006739A KR 20207006739 A KR20207006739 A KR 20207006739A KR 102307440 B1 KR102307440 B1 KR 102307440B1
Authority
KR
South Korea
Prior art keywords
display area
output transistor
insulating layer
heterogeneous
gate insulating
Prior art date
Application number
KR1020207006739A
Other languages
English (en)
Other versions
KR20200032226A (ko
Inventor
롱페이 판
롱얀 왕
잔지에 마
시밍 후
젠젠 한
후이 주
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20200032226A publication Critical patent/KR20200032226A/ko
Application granted granted Critical
Publication of KR102307440B1 publication Critical patent/KR102307440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

본 발명은 어레이 기판 및 디스플레이 스크린에 관한 것으로서, 상기 어레이 기판 상의 해당 표시 영역은 이형의 표시 영역 및 비이형의 표시 영역을 포함하고, 상기 어레이 기판은 비표시 영역에 위치하고 이형의 표시 영역의 대응하는 제1게이트 구동유닛, 비표시 영역에 위치하고 비이형의 표시 영역의 대응하는 제2게이트 구동유닛을 포함한다. 제1게이트 구동유닛의 제1출력 트랜지스터의 종횡비는 제2게이트 구동유닛의 제2출력 트랜지스터의 종횡비보다 작고, 이형의 표시 영역에 대응하는 제1리드아웃 라인의 폭 및 비이형의 표시 영역에 대응하는 제2리드아웃 라인의 폭을 설치함으로써, 이형의 표시 영역과 비이형의 표시 영역 사이의 차이를 정확하게 보상하여, 이형의 표시 영역 및 비이형의 표시 영역의 부하 차이로 인해 표시된 이미지의 휘도가 불균일한 기술적 문제를 해결한다.

Description

어레이 기판 및 디스플레이 스크린
본 출원은 디스플레이 기술 분야에 관한 것으로서, 특히 어레이 기판 및 디스플레이 스크린에 관한 것이다.
현재, 예를 들어, 디스플레이, 텔레비전, 휴대폰, 태블릿 PC 등과 같은 종래의 디스플레이 장치의 스크린은 일반적으로 규칙적인 직사각형이다. 디스플레이 기술의 발전으로 직사각형 디스플레이 스크린은 사용자의 다양한 요구를 충족시킬 수 없다. 따라서, 디스플레이 스크린의 모양은 갈수록 다양해지고 있다.
일반적으로, 직사각형이 아닌 디스플레이 스크린은 이형(異形)의 디스플레이로 지칭된다. 이형의 디스플레이는 이형의 표시 영역 및 비이형의 표시 영역을 포함한다. 이형의 표시 영역에서 행의 픽셀 수는 비이형의 표시 영역에서 행의 픽셀 수와 상이하다.
종래 기술에서, 디스플레이 패널에서 구동회로는 상이한 스캔라인을 통해 대응하는 행에 위치한 픽셀을 제어한다. 하지만, 스캔라인이 대응하는 행에 위치한 픽셀에 동일한 스캔신호를 제공할 경우, 이형의 표시 영역 및 비이형의 표시 영역에서 각 행의 픽셀 수의 차이로 인해 스캔라인 상의 부하도 상이해지기에, 표시된 이미지의 휘도가 균일하지 않게 되고, 디스플레이 효과에 영향을 미친다.
이에 기초하여, 본 출원은 이형의 표시 영역 및 비이형의 표시 영역의 각 행의 셀 개수의 차이로 인한 디스플레이된 이미지의 휘도가 균일하지 않다는 기술적인 문제를 해결하기 위한 어레이 기판 및 디스플레이 스크린을 제공한다.
본 출원은:
어레이 배열된 픽셀을 포함하고, 이형의 표시 영역 및 비이형의 표시 영역을 포함하는 표시 영역, 및 비표시 영역이 배치된 기판;
상기 비표시 영역에 위치하고, 제1리드아웃 라인을 통해 상기 이형의 표시 영역에서 대응하는 행에 위치한 픽셀에 연결되어, 상기 대응하는 행의 픽셀을 구동하도록 구성된 적어도 하나의 제1게이트 구동유닛; 및
상기 비표시 영역에 위치하고, 제2리드아웃 라인을 통해 상기 비이형의 표시 영역에서 대응하는 행의 픽셀에 연결되어, 상기 대응하는 행의 픽셀을 구동하도록 구성된 적어도 하나의 제2게이트 구동유닛을 포함하며,
여기서, 상기 제1게이트 구동유닛은 적어도 하나의 제1출력 트랜지스터를 포함하고, 상기 제2게이트 구동유닛은 적어도 하나의 제2출력 트랜지스터를 포함하되, 상기 제1출력 트랜지스터의 종횡비는 제2출력 트랜지스터의 종횡비보다 작으며, 상기 이형의 표시 영역에 대응하는 상기 제1리드아웃 라인의 폭 및 상기 비이형의 표시 영역에 대응하는 상기 제2리드아웃 라인의 폭은 각각 적절하게 설치되어 상기 이형의 표시 영역 및 상기 비이형의 표시 영역의 발광 전류가 동일하도록 하는 어레이 기판을 제공한다.
일 실시예에서, 상기 이형의 표시 영역에서 각 행의 픽셀 수는 상기 비이형의 표시 영역에서 임의의 행에 배열된 픽셀 수보다 모두 적다.
일 실시예에서, 상기 제1게이트 구동유닛은 스캔 구동회로 및/또는 방출 구동회로를 포함한다.
일 실시예에서, 상기 제2게이트 구동유닛은 스캔 구동회로 및/또는 방출 구동회로를 포함한다.
일 실시예에서, 상기 이형의 표시 영역에서 적어도 두개 행의 픽셀의 수는 상이하고, 상기 이형의 표시 영역에서 각 행의 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비는 위치된 행의 픽셀 수의 감소에 따라 감소된다.
일 실시예에서, 상기 이형의 표시 영역은 적어도 하나의 서브 이형의 표시 영역을 포함하고, 상기 각 서브 이형의 표시 영역은 적어도 두개 행의 픽셀을 포함한다.
일 실시예에서, 상기 서브 이형의 표시 영역에서 각 행의 픽셀 수는 모두 동일하고, 상기 서브 이형의 표시 영역에서 임의의 행에 배열된 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비가 동일하다.
일 실시예에서, 상기 각 서브 이형의 표시 영역에서 각 행의 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비는 상기 각 서브 이형의 표시 영역에서 각 행의 픽셀 수와 정적 상관관계를 갖는다.
일 실시예에서, 상기 제1출력 트랜지스터의 게이트 면적은 상기 제2출력 트랜지스터의 게이트 면적보다 크다.
일 실시예에서, 상기 이형의 표시 영역은 복수의 서브 이형의 표시 영역을 포함하고, 상기 각 서브 이형의 표시 영역은 적어도 두개 행의 픽셀을 포함하고, 상이한 서브 이형의 표시 영역에서 각 행의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 상기 상이한 서브 이형의 표시 영역의 각 행의 픽셀 수와 정적 상관관계를 갖는다.
일 실시예에서, 상기 어레이 기판은 상기 이형의 표시 영역 및 상기 비이형의 표시 영역에 각각 위치된 신호라인을 더 포함하되, 상기 이형의 표시 영역에서 상기 신호라인은 상기 이형의 표시 영역의 가장자리를 따라 집중적으로 구부러지도록 배선되며; 상기 비이형의 표시 영역에 위치한 신호라인은 상기 제1출력 트랜지스터를 연결하고, 상기 이형의 표시 영역에서 대응하는 행의 픽셀에 구동신호를 전송하고, 상기 이형의 표시 영역에서 신호라인의 저항과 상기 비이형의 표시 영역에서 신호라인의 저항 사이의 저항 차이를 보상하도록 구성된다.
일 실시예에서, 상기 이형의 표시 영역의 상기 신호라인의 폭은 상기 비이형의 표시 영역의 상기 신호라인의 폭과 상이하다.
일 실시예에서, 상기 이형의 표시 영역의 상기 신호라인은 복수의 서브 신호라인을 포함하되, 상기 복수의 서브 신호라인 중 적어도 하나의 폭은 상기 비이형의 표시 영역의 신호라인의 폭과 상이하다.
일 실시예에서, 상기 신호라인은 스캔 신호라인 및 방출 제어 신호라인을 포함하되, 여기서, 상기 스캔 신호라인은 스캔 구동회로 및 대응하는 픽셀을 연결하여 스캔신호를 전송하도록 구성되고, 상기 방출 제어 신호라인은 방출 구동회로 및 대응하는 픽셀을 연결하여 방출 제어신호를 전송하도록 구성된다.
일 실시예에서, 상기 어레이 기판의 비표시 영역에 장착 그루브가 배치되고, 상기 이형의 표시 영역의 상기 신호라인은 상기 장착 그루브의 가장자리를 따라 집중적으로 구부러지도록 배선된다.
일 실시예에서, 상기 제1출력 트랜지스터의 게이트 절연층의 유전상수는 제2출력 트랜지스터의 게이트 절연층의 유전상수보다 크다.
일 실시예에서, 상기 제1출력 트랜지스터의 게이트 절연층의 두께는 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작다.
일 실시예에서, 상기 제1마스크층은 상기 제1출력 트랜지스터의 게이트 절연층 표면에 형성되며; 상기 제1출력 트랜지스터의 게이트 절연층은 상기 제1마스크층으로부터 노출되고, 상기 제1마스크층을 마스크로서 사용하여 상기 제1출력 트랜지스터의 게이트 절연층에 대해 마이크로 에칭(micro-etching)을 수행하여, 상기 제1출력 트랜지스터의 게이트 절연층의 두께는 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작게 형성된다.
일 실시예에서, 상기 제1출력 트랜지스터는 반도체층, 반도체층 상에 형성된 제1게이트 절연층, 제1게이트 절연층 상에 형성된 제2게이트 절연층, 및 상기 제2게이트 절연층의 표면 상에 형성된 제2마스크층을 구비하되, 상기 제1출력 트랜지스터의 제2게이트 절연층은 상기 제2마스크층으로부터 노출되고, 상기 제2마스크층을 마스크로서 사용하여 상기 제1출력 트랜지스터의 제2게이트 절연층을 제거하여, 상기 제1출력 트랜지스터의 제1마스크층을 노출시킴으로써, 상기 제1출력 트랜지스터의 제1게이트 절연층과 제2게이트 절연층의 두께의 합은 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작게 형성된다.
본 출원은 상기 어느 하나의 어레이 기판을 포함하는 디스플레이 스크린을 더 제공한다.
본 출원은 어레이 기판 및 디스플레이 스크린을 제공하며, 상기 어레이 기판 상의 해당 표시 영역은 이형의 표시 영역 및 비이형의 표시 영역, 비표시 영역 및 이형의 표시 영역에 위치한 대응하는 제1게이트 구동유닛, 비표시 영역 및 비이형의 표시 영역에 위치한 대응하는 제2게이트 구동유닛을 포함한다. 제1게이트 구동유닛의 제1출력 트랜지스터의 종횡비는 제2게이트 구동유닛의 제2출력 트랜지스터의 종횡비보다 작고, 이형의 표시 영역에 대응하는 제1리드아웃 라인의 폭 및 비이형의 표시 영역에 대응하는 제2리드아웃 라인의 폭을 설치함으로써, 이형의 표시 영역과 비이형의 표시 영역 사이의 차이를 정확하게 보상하며, 이로써 이형의 표시 영역과 비이형의 표시 영역의 발광 전류가 동일해지므로, 이형의 표시 영역 및 비이형의 표시 영역의 부하 차이로 인해 표시된 이미지의 휘도가 불균일한 기술적 문제를 해결하고, 디스플레이 효과를 개선시킨다.
도 1a는 본 출원의 일 실시예에 따른 어레이 기판의 구조를 제시하는 도면이다.
도 1b는 본 출원의 일 실시예에 따른 제1리드아웃 라인 및 제2리드아웃 라인의 구조를 제시하는 도면이다.
도 2는 본 출원의 다른 실시예에 따른 어레이 기판의 구조를 제시하는 도면이다.
도 3은 본 출원의 일 실시예에 따른 6T2C 회로를 제시하는 도면이다.
도 4는 본 출원의 일 실시예에 따른 13T3C 픽셀 회로를 제시하는 도면이다.
도 5는 본 출원의 일 실시예에 따른 복수의 서브 이형의 표시 영역의 구조를 제시하는 도면이다.
도 6은 본 출원의 일 실시예에 따른 제1출력 트랜지스터의 구조를 제시하는 도면이다.
도 7은 본 출원의 일 실시예에 따른 이형의 표시 영역에서 스캔 신호라인을 제시하는 도면이다.
도 8은 본 출원의 일 실시예에 따른 디스플레이 장치를 제시하는 도면이다.
이하, 첨부된 도면을 참조하여 본 출원의 구체적인 실시예를 상세히 설명하여 본 출원의 전술한 목적, 특징, 장점에 대한 이해를 돕도록 한다. 본 출원을 충분히 이해할 수 있도록 하기 위해 이하의 설명에서 여러 특정 세부 사항이 설명된다. 하지만, 본 출원은 기술된 것 이외의 많은 다른 방법으로 구현될 수 있고, 당업자는 본 출원의 범위를 벗어나지 않고 유사한 변경을 할 수 있으므로, 본 출원은 아래에 개시된 구체적인 실시예에 의해 제한되지 않는다.
일 실시예에서, 도 1a를 참조하면, 본 출원은 기판을 포함하는 어레이 기판을 제공하되, 상기 기판 상에 표시 영역 및 비표시 영역(110)이 배치되고, 표시 영역은 이형의 표시 영역(120) 및 비이형의 표시 영역(130)을 포함한다. 상기 기판 상의 해당되는 표시 영역은 어레이 배열된 픽셀(140)을 포함하고, 이형의 표시 영역(120)의 각 행의 픽셀 수는 비이형의 표시 영역(130)의 임의의 행에 배열된 픽셀 수보다 적다. 여기서, 이형의 표시 영역의 각 행 상의 픽셀 및 비이형의 표시 영역의 각 행 상의 픽셀이 드라이버에 의해 구동될 경우, 이형의 표시 영역 및 비이형의 표시 영역에서 각 행에 배열된 픽셀 수는 서로 다른 이유로, 즉 서로 다른 부하를 갖고 있기에, 이형의 표시 영역 및 비이형의 표시 영역의 디스플레이 효과는 불균일하게 된다.
비이형의 표시 영역에서 각 행의 픽셀 수는 동일하고, 비이형의 표시 영역은 일반적으로 규칙적인 영역이며, 예를 들어, 비이형의 표시 영역의 모양은 직사각형인 것으로 이해할 수 있다. 비이형의 표시 영역의 각 행에 배열된 픽셀 수는 일반적으로 동일하므로, 비이형의 표시 영역에서 각 행에 배열된 픽셀의 발광 특성은 동일하게 유지된다.
도 1a를 참조하면, 상기 어레이 기판은 적어도 하나의 제1게이트 구동유닛(150) 및 적어도 하나의 제2게이트 구동유닛(160)을 더 포함한다. 제1게이트 구동유닛(150)은 비표시 영역(110)에 위치한다. 제1게이트 구동유닛(150)은 제1리드아웃 라인(170)을 통해 이형의 표시 영역(120)에서 대응하는 행의 픽셀(140)에 연결된다. 제1게이트 구동유닛(150)은 대응하는 행의 픽셀(140)을 구동하도록 구성된다. 제2게이트 구동유닛(160)은 비표시 영역(110)에 위치한다. 제2게이트 구동유닛(160)은 제2리드아웃 라인(180)을 통해 비이형의 표시 영역(130)에서 대응하는 행의 픽셀(140)에 연결된다. 제2게이트 구동유닛(160)은 대응하는 행의 픽셀(140)을 구동하도록 구성된다. 여기서, 제1게이트 구동유닛(150)은 적어도 하나의 제1출력 트랜지스터를 포함하고, 제2게이트 구동유닛(160)은 적어도 하나의 제2출력 트랜지스터를 포함한다. 제1출력 트랜지스터 및 제2출력 트랜지스터는 각각 게이트, 소스 및 드레인을 포함하고, 게이트의 전압에 의해 제1/제2출력 트랜지스터의 턴-오프 또는 턴-온을 제어할 수 있다. 제1출력 트랜지스터의 종횡비는 제2출력 트랜지스터의 종횡비보다 작다. 이형의 표시 영역(120)에 대응하는 제1리드아웃 라인(170)의 폭과 비이형의 표시 영역(130)에 대응하는 제2리드아웃 라인(180)의 폭을 각각 적절하게 설치함으로써, 이형의 표시 영역과 비이형의 표시 영역의 발광 전류가 동일하도록 한다. 여기서, 트랜지스터의 종횡비란 트랜지스터의 도전 채널의 폭과 길이의 비인 즉 W/L을 의미하며, 여기서, W는 트랜지스터의 도전 채널의 폭이고, L은 트랜지스터의 도전 채널의 길이이다. 일반적으로, 트랜지스터의 종횡비가 클수록 구동능력인 즉 부하용량(loading capability)이 커지게 되고, 트랜지스터를 흐르는 구동전류가 커지게 된다.
예시적으로, 도 1b를 참조하면, 스캔 신호라인은 제2방향을 따라 연장된다. 제1리드아웃 라인(170)은 이형의 표시 영역(120)의 스캔 신호라인에 연결된다. 제2리드아웃 라인(180)은 비이형의 표시 영역(130)의 스캔 신호라인에 연결된다. 제1리드아웃 라인(170)의 폭이란 제1리드아웃 라인(170)의 제1방향을 따른 사이즈(W1)를 의미하고, 제2리드아웃 라인(180)의 폭이란 제2리드아웃 라인(180)의 제1방향을 따른 사이즈(W2)를 의미한다. 여기서, 제1방향과 제2방향은 서로 수직된다. 또한, 스캔 신호라인은 제1방향을 따라 일정한 사이즈인 즉 스캔 신호라인의 폭을 갖고, 스캔 신호라인은 복수의 서브 스캔 신호라인을 포함할 수 있고, 각 서브 스캔 신호라인은 제1방향을 따라 일정한 사이즈인 즉 서브 스캔 신호라인의 폭을 가지며, 여기서 생략하고자 한다.
구체적으로, 제1출력 트랜지스터의 종횡비만 변경하는 것을 통해 이형의 표시 영역과 비이형의 표시 영역 사이의 차이를 정확하게 보상할 수 없다. 즉, 제1출력 트랜지스터의 종횡비를 감소시킨 후, 제1게이트 구동유닛의 구동능력은 여전히 이형의 표시 영역(120)과 비이형의 표시 영역(130) 사이의 디스플레이 효과가 불균일한 문제를 완전히 개선할 수 없다. 따라서, 제1출력 트랜지스터의 종횡비를 변경하는 한편, 제1리드아웃 라인(170)과 제2리드아웃 라인(180)의 폭에 대한 적절한 추가 설치를 통해, 예를 들어, 제1리드아웃 라인(170)의 폭과 제2리드아웃 라인(180)의 폭을 동일하게 설치하거나, 제1리드아웃 라인(170)의 폭이 제2리드아웃 라인(180)의 폭보다 작도록 설치하거나, 또는 제1리드아웃 라인(170)의 폭이 제2리드아웃 라인(180)의 폭보다 크도록 설치하여, 보다 정확한 보상을 구현할 수 있다. 이를 위해, 이형의 표시 영역(120)에서 제1출력 트랜지스터의 종횡비를 감소시켜 이형의 표시 영역(120)에서 제1게이트 구동유닛(150)의 구동능력을 감소시키고, 이형의 표시 영역(120)에서 제1리드아웃 라인(170)의 폭을 적절하게 설치하여, 이에 따라 용량성 부하(capacitive load)를 변경시킨다. 제1출력 트랜지스터의 종횡비를 감소시키는 방식과 제1리드아웃 라인(170)의 폭을 적응적으로 조절하는 방식을 결합하여 사용함으로써, 제1게이트 구동유닛(150)의 구동능력 및 용량성 부하의 2가지 측면으로부터 이형의 표시 영역(120)과 비이형의 표시 영역 사이의 디스플레이 효과가 불균일한 문제를 해결할 수 있다.
예를 들어, 이형의 표시 영역(120)의 픽셀 수에 대한 종횡비가 감소된 후의 제1게이트 구동유닛의 구동능력이 여전히 보다 큰 경우, 이형의 표시 영역에 대응하는 제1리드아웃 라인(170)의 폭을 증가시킴으로써, 제1리드아웃 라인(170)의 폭이 비이형의 표시 영역에 대응하는 제2리드아웃 라인(180)의 폭보다 크도록 하여, 이에 따라 이형의 표시 영역(120)의 용량성 부하를 증가시킨다. 이형의 표시 영역(120)의 픽셀 수에 대한, 종횡비가 감소된 제1게이트 구동유닛의 구동능력이 여전히 보다 약한 경우, 이형의 표시 영역에 대응하는 제1리드아웃 라인(170)의 폭을 감소시킴으로써, 제1리드아웃 라인(170)의 폭이 비이형의 표시 영역에 대응하는 제2리드아웃 라인(180)의 폭보다 작도록 하여, 이에 따라 이형의 표시 영역(120)의 용량성 부하를 감소시킨다.
제1출력 트랜지스터의 종횡비를 감소시키는 방법만 사용하는 경우, 시뮬레이션 결과는 이하의 표에 제시된 바와 같다. 제1출력 트랜지스터의 종횡비를 감소시키는 경우, 이형의 표시 영역과 비이형의 표시 영역 사이의 전류 차이는 0.27 nA이다. 제1출력 트랜지스터의 종횡비를 변경하기 전에, 이형의 표시 영역과 비이형의 표시 영역 사이의 전류 차이는 5 nA이며, 이형의 표시 영역과 비이형의 표시 영역 사이의 휘도는 적어도 5 계조의 차이를 보이며, 이형의 표시 영역과 비이형의 표시 영역 사이의 불균일한 휘도는 특히 저계조에서 더 명백하다.
변경 전의 전류(nA) 변경 후의 전류(nA)
이형의 표시 영역 181.84 177.49
비이형의 표시 영역 176.28 177.22
제1출력 트랜지스터의 종횡비를 감소시키는 방식과 제1리드아웃 라인의 폭을 적절하게 조절하는 방식의 조합을 사용하는 경우, 그 시뮬레이션 결과는 이하 표에 제시된 바와 같다. 제1출력 트랜지스터의 종횡비를 감소시키고 제1리드아웃 라인의 폭을 적절하게 조절하는 경우, 이형의 표시 영역과 비이형의 표시 영역 사이의 전류 차이는 0.08 nA이다. 따라서, 한가지 방식으로 보상된 후의 전류 차이와 대비할 경우, 2가지 방식의 조합으로 보상된 후의 전류 차이가 더 작기 때문에, 이형의 표시 영역과 비이형의 표시 영역 사이의 휘도가 보다 균일해질 수 있다.
변경 전의 전류(nA) 변경 후의 전류(nA)
이형의 표시 영역 181.84 177.30
비이형의 표시 영역 176.28 177.22
본 실시예에서, 이형의 표시 영역에서 제1출력 트랜지스터의 종횡비를 감소시키고 이형의 표시 영역의 제1리드아웃 라인의 폭을 합리적으로 설치함으로써, 이형의 표시 영역의 제1게이트 구동유닛의 구동능력을 감소시키고 커패시터 보상을 적절히 수행하여, 이형의 표시 영역과 비이형의 표시 영역의 발광 전류가 동일하게 하며, 이형의 표시 영역과 비이형의 표시 영역 사이의 부하 차이로 인해 표시된 이미지의 휘도가 불균일한 기술적 문제를 해결하고, 이형의 표시 영역과 비이형의 표시 영역 사이의 휘도 균일성을 향상시킨다.
일 실시예에서, 제1게이트 구동유닛 및 제2게이트 구동유닛은 모두 게이트 구동유닛이고, 게이트 구동유닛은 스캔 구동회로 및/또는 방출 구동회로를 포함한다. 여기서, 게이트 구동유닛은 스캔 구동회로 또는 방출 구동회로만 포함하거나, 또는 스캔 구동회로 및 방출 구동회로를 모두 포함할 수 있다. 스캔 구동회로는 픽셀에 스캔신호를 순차적으로 인가하도록 구성된다. 방출 구동회로는 픽셀에 방출 제어신호를 인가하도록 구성된다.
예시적으로, 도 2를 참조하면, 게이트 구동유닛은 스캔 구동회로(210) 및 방출 구동회로(220)를 포함한다. 스캔 구동회로(210)는 스캔 신호라인(S1~Sn)을 통해 매트릭스 형태로 배열된 복수의 픽셀(PX11~PXnm)에 연결되고, 픽셀(PX11~PXnm)은 방출 제어 신호라인(E1~Em)에 연결되며, 방출 제어 신호라인(E1~Em)을 통해 방출 구동회로에 연결된다. 여기서, 방출 제어 신호라인(E1~Em)은 스캔 신호라인(S1~Sn)과 대체적으로 평행하다.
예시적으로, 도 3을 참조하면, 스캔 구동회로(210)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 트랜지스터(M4), 트랜지스터(M5), 트랜지스터(M6), 커패시터(C1) 및 커패시터(C2)를 포함하는 6T2C 회로이다. 여기서, 트랜지스터(M5) 및 트랜지스터(M6)은 스캔 구동회로(210)의 출력 트랜지스터이다. 트랜지스터(M5) 및 트랜지스터(M6)은 각자 게이트의 전압에 따라 턴온 또는 턴오프 된다. 트랜지스(M5)가 턴온되는 경우, 클록신호 입력단자(SCK2)의 입력 신호는 스캔 구동회로(210)의 출력단자로 전송된다. 트랜지스터(M6)이 턴온되는 경우, 전원전압 신호 입력단자(VGH)의 입력 신호는 스캔 구동회로(210)의 출력단자로 전송된다. 또한, 도 1a 및 도3을 참조하면, 이형의 표시 영역(120)의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 제2출력 트랜지스터의 종횡비보다 작다. 구체적으로, 이형의 표시 영역(120)의 픽셀에 대응하는 트랜지스터(M5)의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 트랜지스터(M5)의 종횡비보다 작다. 이형의 표시 영역(120)의 픽셀에 대응하는 트랜지스터(M6)의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 트랜지스터(M6)의 종횡비보다 작다.
예시적으로, 도 4를 참조하면, 방출 구동회로(220)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 트랜지스터(M4), 트랜지스터(M5), 트랜지스터(M6), 트랜지스터(M7), 트랜지스터(M8), 트랜지스터(M9), 트랜지스터(M10), 트랜지스터(M11), 트랜지스터(M12), 트랜지스터(M13), 커패시터(C1), 커패시터(C2) 및 커패시터(C3)를 포함하는 13T3C 회로이다. 여기서, 트랜지스터(M9) 및 트랜지스터(M10)은 방출 구동회로(220)의 출력 트랜지스터이다. 트랜지스터(M9) 및 트랜지스터(M10)은 각자 게이트의 전압에 따라 턴온 또는 턴오프 된다. 트랜지스(M9)가 턴온되는 경우, 전원전압 신호 입력단자(VGH)의 입력 신호는 방출 구동회로(220)의 출력단자로 전송된다. 트랜지스터(M10)이 턴온되는 경우, 전원전압 신호 입력단자(VGL)의 입력 신호는 방출 구동회로(220)의 출력단자로 전송된다. 또한, 도 1a 및 도 4를 참조하면, 이형의 표시 영역(120)의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 제2출력 트랜지스터의 종횡비보다 작다. 구체적으로, 이형의 표시 영역(120)의 픽셀에 대응하는 트랜지스터(M9)의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 트랜지스터(M9)의 종횡비보다 작다. 이형의 표시 영역(120)의 픽셀에 대응하는 트랜지스터(M10)의 종횡비는 비이형의 표시 영역(130)의 픽셀에 대응하는 트랜지스터(M10)의 종횡비보다 작다.
예시적으로, 도 1a, 도 2, 도 3 및 도 4를 참조하면, 어레이 기판에서 게이트 구동유닛은 스캔 구동회로(210) 및 방출 구동회로(220)를 포함하고, 스캔 구동회로(210) 및 방출 구동회로(220) 중 어느 하나 또는 둘 모두에 대응하는 제1출력 트랜지스터 종횡비는 변경할 수 있으며, 예를 들어, 스캔 구동회로(210)에서 트랜지스터(M5) 및 트랜지스터(M6)의 종횡비만 감소시키거나, 방출 구동회로(220)에서 트랜지스터(M9) 및 트랜지스터(M10)의 종횡비만 감소시키거나, 또는 스캔 구동회로(210)에서 트랜지스터(M5) 및 트랜지스터(M6)의 종횡비 및 방출 구동회로(220)에서 트랜지스터(M9) 및 트랜지스터(M10)의 종횡비를 동시에 감소시킬 수 있다.
게이트 구동유닛은 스캔 구동회로 또는 방출 구동회로 중 하나를 포함하거나, 또는 스캔 구동회로 및 방출 구동회로를 모두 포함할 수 있는 것으로 이해할 수 있다. 예를 들어, 게이트 구동유닛은 스캔 구동회로만 포함하거나, 또는 스캔 구동회로 및 방출 구동회로를 모두 포함할 수 있다. 설계자는 실제 조건에 따라 이형의 표시 영역에 대응하는 제1출력 트랜지스터와 비이형의 표시 영역에 대응하는 제2출력 트랜지스터의 종횡비 파라미터를 다르게 설계할 수 있다.
본 실시예에서, 스캔 구동회로, 방출 구동회로 중 어느 하나 또는 둘 모두에 대응하는 제1출력 트랜지스터의 종횡비를 감소시켜, 스캔 구동회로 및 방출 구동회로 중 어느 하나 또는 둘 모두의 구동능력을 감소시킴으로써, 이형의 표시 영역과 비이형의 표시 영역 사이의 부하가 불균형한 문제를 해결하며, 이형의 표시 영역과 비이형의 표시 영역의 디스플레이 효과가 균일하도록 디스플레이 효과를 개선시킨다.
일 실시예에서, 이형의 표시 영역에서 적어도 두개 행의 픽셀 수는 상이하고, 각 행의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 위치된 행의 픽셀 수의 감소에 따라 감소된다. 여기서, 이형의 표시 영역은 복수의 행의 픽셀을 가지며, 적어도 두개 행의 픽셀 수는 상이하다. 이형의 표시 영역에서 각 행의 픽셀 수가 감소되는 경우, 이형의 표시 영역과 비이형의 표시 영역의 디스플레이 효과를 일치하게 하기 위해, 이형의 표시 영역에 대응하는 게이트 구동유닛의 구동능력을 약화시켜야 하며, 이에 의해 이형의 표시 영역에서 각 행의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 위치된 행의 픽셀 수의 감소에 따라 감소된다. 일반적으로, 표시 영역의 픽셀은 드라이버에 의해 행 단위로 구동된다. 실제 경우에 따라, 표시 영역의 픽셀은 드라이버에 의해 열 단위로 구동될 수 있다. 이형의 표시 영역에서 각 열의 픽셀이 드라이버에 의해 구동되는 경우, 드라이버의 부하는 이형의 표시 영역에서 각 열의 픽셀 수와 연관된다. 이형의 표시 영역에서 각 열의 픽셀 수가 감소되는 경우, 이형의 표시 영역에 대응하는 제1출력 트랜지스터의 종횡비는 열 방향을 따라 감소될 수 있다. 본 실시예에서, 상이한 종횡비를 갖는 제1출력 트랜지스터는 이형의 표시 영역에서 각 행의 픽셀 수에 따라 정확하게 설계될 수 있으며, 이로써 이형의 표시 영역과 비이형의 표시 영역 사이의 디스플레이 효과가 불균일한 기술적 문제를 해결할 수 있다.
일 실시예에서, 이형의 표시 영역은 적어도 하나의 서브 이형의 표시 영역을 포함하되, 각 서브 이형의 표시 영역은 적어도 두개 행의 픽셀을 포함하고, 각 행의 픽셀 수는 모두 동일하다. 각 서브 이형의 표시 영역 내의 제1출력 트랜지스터의 종횡비는 동일하다.
여기서, 이형의 표시 영역은 하나의 서브 이형의 표시 영역 또는 복수의 서브 이형의 표시 영역을 포함할 수 있으며, 각 서브 이형의 표시 영역은 적어도 두개 행의 픽셀을 포함하고, 각 행은 동일한 수의 픽셀을 갖는다. 도 5를 참조하면, 이형의 표시 영역은 제1서브 이형의 표시 영역(510), 제2서브 이형의 표시 영역(520), 제3서브 이형의 표시 영역(530) 및 제4서브 이형의 표시 영역(540)을 포함한다. 제1서브 이형의 표시 영역(510)을 예시로 설명하면, 제1서브 이형의 표시 영역(510)은 적어도 두개 행의 픽셀을 포함하고, 제1서브 이형의 표시 영역(510)에 대응하는 각 행의 픽셀 수는 거의 동일하므로, 제1서브 이형의 표시 영역(510)의 제1출력 트랜지스터의 종횡비는 기본상 동일하고, 제1서브 이형의 표시 영역(510)에서 임의의 행에 배열된 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 동일하다. 이 따라, 제2서브 이형의 표시 영역(520), 제3서브 이형의 표시 영역(530) 및 제4서브 이형의 표시 영역(540)의 제1출력 트랜지스터의 종횡비도 알 수 있기에, 여기서 생략하도록 한다.
또한, 상이한 서브 이형의 표시 영역에서 각 행의 픽셀 수는 상이할 수 있다. 서로 다른 서브 이형 표시 영역에서, 각 행의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 상기 서로 다른 서브 이형 표시 영역에서 각 행의 픽셀 수와 정적 상관관계를 갖는다. 예를 들어, 제1서브 이형 표시 영역(510)에서 각 행의 픽셀 수는 제3서브 이형 표시 영역(530)에서 각 행의 픽셀 수보다 적기 때문에, 제1서브 이형 표시 영역(510)에 대응하는 제1출력 트랜지스터의 종횡비는 제3서브 이형 표시 영역(530)에 대응하는 제1출력 트랜지스터의 종횡비보다 작다.
구체적으로, 각 서브 이형의 표시 영역에서 각 행의 픽셀 수는 동일하거나, 상이할 수 있다. 각 서브 이형의 표시 영역에서, 픽셀 수가 상이한 행의 픽셀 각각에 대응하는 제1출력 트랜지스터의 종횡비도 상이하며, 각 행의 픽셀에 대응하는 제1출력 트랜지스터의 종횡비는 각 서브 이형의 표시 영역에서 각 행의 픽셀 수와 정적 상관 관계를 가지며, 즉 제1출력 트랜지스터의 종횡비는 위치된 각 서브 이형의 표시 영역에서 각 행의 픽셀 수의 감소에 따라 감소되고, 각 서브 이형의 표시 영역에서 각 행의 픽셀 수의 증가에 따라 증가한다.
본 실시예에서, 이형의 표시 영역은 서로 다른 서브 이형의 표시 영역으로 분할되고, 서브 이형의 표시 영역에서 각 행의 픽셀 수는 거의 동일한 것으로 간주하며, 상기 서브 이형의 표시 영역에 대해 제1출력 트랜지스터를 설계할 경우, 서브 이형의 표시 영역에서 각 행의 픽셀에 대응하는 제1출력 트랜지스터는 동일한 종횡비를 갖도록 하여, 어레이 기판의 레이아웃은 간단하고 프로세스는 복잡성을 감소시킬 수 있다
일 실시예에서, 제1출력 트랜지스터의 게이트 면적은 제2출력 트랜지스터의 게이트 면적보다 크다. 여기서, 트랜지스터의 게이트 면적은 게이트 길이 및 게이트 폭을 곱한 값이며, 이는 트랜지스터의 도전 채널의 폭 및 길이의 곱인 즉 W * L의 값과 거의 같다. 일반적으로, 트랜지스터의 전도 채널의 폭과 길이를 곱한 값이 클수록 트랜지스터 자체의 기생 용량(parasitic capacitance)이 커진다. 구체적으로, 제1출력 트랜지스터의 종횡비가 제2출력 트랜지스터의 종횡비보다 작을 경우, 제1출력 트랜지스터의 종횡비를 동일하게 유지하기 위해 제1출력 트랜지스터의 폭 및 길이는 거의 비례 증가되고, 제1출력 트랜지스터의 게이트 면적을 동시에 증가시키므로, 제1출력 트랜지스터의 게이트 면적은 제2출력 트랜지스터의 게이트 면적보다 크다.
본 실시예에서, 제1출력 트랜지스터의 종횡비가 제2출력 트랜지스터의 종횡비보다 작을 경우, 제1출력 트랜지스터의 종횡비를 동일하게 유지하기 위해 제1출력 트랜지스터의 게이트 길이 및 게이트 폭은 거의 비례 증가되며, 제1출력 트랜지스터의 게이트와 채널층의 중첩 면적은 증가되어, 이에 따라 용량성 부하가 증가하고, 단일 행에 배열된 픽셀 수의 감소로 인한 이형의 표시 영역의 부하 감소를 보상함으로써, 이형의 표시 영역과 비이형의 표시 영역에서 각 행의 픽셀 수 차이로 인해 디스플레이가 불균일한 기술적 문제를 해결한다.
일 실시예에서, 어레이 기판은 이형의 표시 영역 및 비이형의 표시 영역에 각각 배치된 신호라인을 더 포함한다. 이형의 표시 영역에서, 신호라인은 상기 이형의 표시 영역의 가장자리를 따라 집중적으로 구부러지도록 배선된다. 비이형의 표시 영역에 배치된 신호라인은 제1출력 트랜지스터를 연결하고, 이형의 표시 영역에서 대응하는 행에 위치한 픽셀에 구동신호를 전송하고, 이형의 표시 영역에서 신호라인의 저항과 비이형의 표시 영역에서 신호라인의 저항 사이의 저항 차이를 보상하도록 구성된다.
신호라인은 스캔 신호라인 및 방출 제어 신호라인을 포함한다. 스캔 신호라인은 스캔 구동회로 및 대응하는 픽셀에 연결되어 스캔신호를 전송하도록 구성되며, 방출 제어 신호라인은 방출 구동회로 및 대응된 픽셀에 연결되어 방출 제어신호를 전송하도록 구성된다. 어레이 기판의 비표시 영역에 장착 그루브가 배치된다. 장착 그루브의 개구부의 방향은 행 또는 열 방향을 따를 수 있다. 본 출원에서, 장착 그루브의 개구부의 방향 및 구체적인 위치는 제한되지 않는다. 장착 그루브는 카메라, 이어 피스, 지문 인식 소자 및 홍채 인식 소자 등과 같은 센서를 배치하도록 구성될 수 있다. 이형의 표시 영역은 장착 그루브로 인해 형성된 것이고, 이형의 표시 영역 내의 부하는 보다 작다. 따라서, 이형의 표시 영역과 비이형의 표시 영역의 휘도를 균일하게 유지하기 위해, 제1출력 트랜지스터의 게이트 영역은 비례적으로 증가된다. 하지만, 제1출력 트랜지스터의 게이트 면적이 제2출력 트랜지스터의 게이트 면적보다 클 경우, 제2출력 트랜지스터의 게이트 라인 저항에 대한 제1출력 트랜지스터의 게이트 라인 저항은 감소된다. 본 실시예에서, 이형 영역에서, 스캔신호를 전송하기 위한 스캔 신호라인은 이형의 표시 영역의 가장자리를 따라 집중적으로 구부러지도록 배선된다. 이형의 표시 영역에 위치한 스캔 신호라인의 이형 표시 영역의 가장자리를 따른 길이는 증가하고, 이에 따라 이형의 표시 영역의 스캔 신호라인의 저항을 증가시켜, 이형의 표시 영역의 스캔 신호라인의 저항과 비이형의 표시 영역의 스캔 신호라인의 저항의 차이를 보상할 수 있다.
구체적으로, 장착 그루브는 U자형, 호형, 또는 원형으로 형성될 수 있다. 장착 그루브는 어레이 기판을 관통하며, 바닥면 및 바닥면의 양측에 위치한 측면을 포함한다. 어레이 기판 상에서 장착 그루브의 수직 투영 영역은 그루브 가공 영역이고, 그루브 가공 영역은 밑변 및 밑변의 양측에 위치한 측변을 포함한다. 그루브 가공 영역의 밑변은 픽셀이 배열되는 행 또는 열 방향을 따라 연장될 수 있다. 예를 들어, 스캔 신호라인을 예시로 도 7을 참조하여 설명하면, 장착 그루브(710)는 U자형 그루브이고, 장착 그루브(710)는 비표시 영역에 위치한다. 어레이 기판 상의 장착 그루브의 수직 투영에 대응하는 영역은 그루브 가공 영역이다. 그루브 가공 영역은 밑변(713) 및 밑변(713) 양측에 분포된 측변(711)과 측변(712)를 포함한다. 이형의 표시 영역에 대응하는 스캔 신호라인은 밑변(713), 측변(711) 및 측변(712)를 따라 배선된다. 구체적으로, 이형의 표시 영역에서의 스캔 신호라인은 제1서브 스캔 신호라인(721), 측변(711)을 따른 제2서브 스캔 신호라인(722), 밑변(713)을 따른 제3서브 스캔 신호라인(723), 측변(712)을 따른 제4서브 스캔 신호라인(724) 및 제5서브 스캔 신호라인(725)을 포함한다.
또한, 이형의 표시 영역의 신호라인은 복수의 서브 신호라인을 포함하고, 복수의 서브 신호라인 중 적어도 하나의 서브 신호라인의 폭은 비이형의 표시 영역의 신호라인의 폭과 다르다. 여기서, 신호라인의 폭은 신호라인의 저항과 관련된다. 이형의 표시 영역의 신호라인의 폭을 변경함으로써, 이에 따라 신호라인의 저항을 변경할 수 있으며, 이로써 이형의 표시 영역의 신호라인의 저항 및 비이형의 표시 영역의 신호라인의 저항 사이의 차이를 보다 정확하게 보상할 수 있다.
본 실시예에서, 스캔 신호라인을 예시로 도 7을 참조하며 설명하면, 제1서브 스캔 신호라인(721) 및 제5서브 스캔 신호라인(725)의 폭은 제1출력 트랜지스터의 게이트 폭과 동일할 수 있다. 제1출력 트랜지스터의 게이트 면적이 보다 크기 때문에, 제1서브 스캔 신호라인(721) 및 제5서브 스캔 신호라인(725)의 폭은 보다 커지게 되며, 이로써 스캔 신호라인의 저항이 감소되지만, 제2서부 스캔 신호라인(722), 제3서브 스캔 신호라인(723) 및 제4서브 스캔 신호라인(724)의 폭을 조절하여 저항에 대한 정확한 보상을 구현한다. 예를 들어, 제2서브 스캔 신호라인(722), 제3서브 스캔 신호라인(723) 및 제4서브 스캔 신호라인(724)의 폭을 감소시켜 이형의 표시 영역에서 스캔 신호라인의 저항을 이에 따라 증가시킨다. 또한, 제1서브 스캔 신호라인(721) 및 제5서브 스캔 신호라인(725)에서 일부 구간의 폭은 제1출력 트랜지스터의 게이트 폭과 다를 수 있기 때문에, 제1서브 스캔 신호라인(721), 제2서브 스캔 신호라인(722), 제3서브 스캔 신호라인(723), 제4서브 스캔 신호라인(724) 및 제5서브 스캔 신호라인(725)의 폭을 조절할 수 있으며, 예를 들어, 제1서브 스캔 신호라인(721), 제2서브 스캔 신호라인(722), 제3서브 스캔 신호라인(723), 제4서브 스캔 신호라인(724) 및 제5서브 스캔 신호라인(725)으로 이루어진 군으로부터 선택된 적어도 하나의 스캔 신호라인의 폭을 감소시킨다.
본 실시예에서, 이형의 표시 영역에서 스캔 신호라인은 장착 그루브의 가장자리를 따라 배선하여, 이형의 표시 영역에서 스캔 신호라인의 길이를 증가시키고, 스캔 신호라인의 저항을 증가시켜, 이형의 표시 영역에서 적은 수의 픽셀로 인해 저항이 불균일한 문제를 해결하고, 이형의 표시 영역의 저항에 대한 정확한 보상을 구현한다.
일 실시예에서, 도 6을 참조하면, 제1출력 트랜지스터는 버퍼층(610), 버퍼층(610)상에 위치한 반도체층(미도시), 반도체층 상에 위치한 게이트 절연층(630), 반도체층으로부터 멀리 떨어진 게이트 절연층(630)의 일측에 위치한 게이트(640), 게이트(640) 상에 위치한 층간 절연층(650), 반도체층으로부터 멀리 떨어진 층간 절연층(650)의 일측에 위치한 소스 드레인 금속층(source-drain metal layer)을 포함하되, 반도체층은 소스(621), 드레인(622) 및 채널(623)을 포함한다. 소스 드레인 금속층은 소스 금속 리드아웃 와이어(source metal lead-out wire)(661) 및 드레인 금속 리드아웃 와이어(drain metal lead-out wire)(662)를 포함한다. 제1출력 트랜지스터의 기생 용량은 게이트 절연층의 두께 및 유전상수와 관련되며, 제1출력 트랜지스터의 기생 용량은 다음과 같은 두 가지 방식에 의해 증가될 수 있다.
방식 1: 제1출력 트랜지스터의 게이트 절연층(630)의 유전상수를 변경하여 제1출력 트랜지스터의 기생 용량을 변경한다. 구체적으로, 제1출력 트랜지스터의 게이트 절연층의 유전상수는 제2출력 트랜지스터의 게이트 절연층의 유전상수보다 크게 설정한다. 트랜지스터의 기생 용량은 트랜지스터의 유전상수와 정비례하고, 이형의 표시 영역에 대응하는 제1출력 트랜지스터의 게이트 절연층의 재료를 변경하여 이형의 표시 영역에 대응하는 제1출력 트랜지스터의 게이트 절연층의 유전상수가 비이형의 표시 영역에 대응하는 제2출력 트랜지스터의 게이트 절연층의 유전상수보다 크도록 한다.
방식 2: 이형의 표시 영역에 대응하는 게이트 절연층(630)의 두께를 감소시켜 이형의 표시 영역에 해당하는 제1출력 트랜지스터의 기생 용량을 증가시킨다. 구체적으로, 제1출력 트랜지스터의 게이트 절연층의 두께는 제2출력 트랜지스터의 게이트 절연층의 두께보다 작게 형성된다. 게이트 절연층이 형성될 경우, 게이트 절연층의 두께는 다음과 같은 두가지 방식에 의해 변경될 수 있다.
첫째, 게이트 절연층의 표면에 제1마스크층이 형성되고, 이형의 표시 영역의 게이트 절연층은 제1마스크층으로부터 노출된다. 이형의 표시 영역의 게이트 절연층의 두께를 감소시키기 위해, 제1마스크층을 마스크로서 사용하여 이형의 표시 영역의 게이트 절연층에 대해 마이크로 에칭을 수행한다.
둘째, 반도체층 상에 제1게이트 절연층을 형성한다. 제1게이트 절연층 상에 제2게이트 절연층을 형성한다. 제2게이트 절연층의 표면에 제2마스크층을 형성한다. 이형의 표시 영역의 제2게이트 절연층은 제2마스크층으로부터 노출된다. 제2게이트 절연층을 마스크로서 사용하여 이형의 표시 영역의 제2게이트 절연층을 제거함으로써, 이형의 표시 영역의 제1게이트 절연층을 노출시킨다. 따라서, 이형의 표시 영역에 대응하는 게이트 절연층의 두께는 비이형의 표시 영역에 대응하는 게이트 절연층의 두께보다 작게 형성된다. 본 실시예에서, 이형의 표시 영역의 게이트 절연층의 유전상수가 증가되거나, 또는 게이트 절연층의 두께가 감소되는 경우, 설계자는 제1출력 트랜지스터 및 제2출력 트랜지스터의 특성이 변화하지 않도록 보장해야 한다.
일 실시예에서, 본 출원은 전술한 실시예 중 어느 하나에 따른 어레이 기판을 포함하는 디스플레이 스크린을 제공한다. 본 출원의 실시예에서, 디스플레이 스크린의 모양은 원형, 타원형, 다각형 및 원호를 포함하는 그래픽으로 이루어진 군으로부터 선택된 하나 이상의 폐쇄형 도형일 수 있다. 예를 들어, R각도, 그루브, 노치(notch) 또는 원형을 갖는 디스플레이 스크린이다.
일 실시예에서, 도 8을 참조하면, 본 출원은 디스플레이 장치(800)를 제공하고, 디스플레이 장치(800)는 전술한 실시예에 따른 디스플레이 스크린(810)을 포함한다.
명시하고자 하는 것은, 이형의 표시 영역의 픽셀 수는 비이형의 표시 영역에 분포된 픽셀 수와 상이하며, 예를 들어, 이형의 표시 영역에서 각 행의 픽셀 수는 비이형의 표시 영역에서 각 행의 픽셀 수와 상이하다. 이형의 표시 영역과 비이형의 표시 영역에 대한 구별은 상대적인 것으로 이해할 수 있다. 본 출원에서, 표시 영역의 픽셀 수가 보다 적은 부분 영역을 "이형의 표시 영역"으로 사용하고, 표시 영역의 픽셀 수가 보다 많은 부분 영역을 "비이형의 표시 영역"으로 사용한다.
또한, 본 출원의 실시예들에서 사용된 용어 "제1", "제2" 등은 본 명세서에서 다양한 요소를 설명하기 위해 사용될 수 있지만, 이들 요소는 이러한 용어에 의해 제한되지 않는다. 이러한 용어는 하나의 요소를 다른 요소와 구별하기 위해서만 사용된다. 예를 들어, 본 출원의 범주를 벗어나지 않으면서, 제1출력 트랜지스터는 제2출력 트랜지스터로 지칭될 수 있고, 마찬가지로 제2출력 트랜지스터는 제1출력 트랜지스터로 지칭될 수 있다. 제1출력 트랜지스터 및 제2출력 트랜지스터는 모두 출력 트랜지스터이지만, 동일한 출력 트랜지스터가 아니다.
전술한 실시예의 기술적인 특징은 임의로 조합될 수 있으며, 설명의 편의를 위해, 상기 실시예에서의 기술적인 특징의 모든 가능한 조합은 설명되지 않았지만, 이들 기술적인 특징의 조합 사이에 모순이 없는 한, 모두 본 명세서의 범위로 간주해야 한다.
전술한 실시예는 단지 본 출원의 일부 실시예이며, 그 설명은 보다 구체적이고 상세하지만, 본 발명의 범위를 제한하는 것으로 해석되어서는 아니된다. 본 출원의 사상 및 범위를 벗어나지 않고, 당업자에 의해 이루어진 다양한 변화 및 수정은 본 출원의 청구 범위 내에 속한다. 따라서, 본 출원의 범위는 청구범위에 의해 결정된다.

Claims (20)

  1. 어레이 기판으로서,
    어레이 배열된 픽셀을 포함하고, 이형의 표시 영역 및 비이형의 표시 영역을 포함하는 표시 영역, 및 비표시 영역이 배치된 기판;
    상기 비표시 영역에 위치하고, 제1리드아웃 라인을 통해 상기 이형의 표시 영역에서 대응하는 행에 위치한 픽셀에 연결되어, 상기 대응하는 행의 픽셀을 구동하도록 구성된 적어도 하나의 제1게이트 구동유닛; 및
    상기 비표시 영역에 위치하고, 제2리드아웃 라인을 통해 상기 비이형의 표시 영역에서 대응하는 행의 픽셀에 연결되어, 상기 대응하는 행의 픽셀을 구동하도록 구성된 적어도 하나의 제2게이트 구동유닛을 포함하며,
    상기 제1게이트 구동유닛은 적어도 하나의 제1출력 트랜지스터를 포함하고, 상기 제2게이트 구동유닛은 적어도 하나의 제2출력 트랜지스터를 포함하되, 상기 제1출력 트랜지스터의 종횡비는 제2출력 트랜지스터의 종횡비보다 작으며, 상기 이형의 표시 영역에 대응하는 상기 제1리드아웃 라인의 폭 및 상기 비이형의 표시 영역에 대응하는 상기 제2리드아웃 라인의 폭은 상기 제1출력 트랜지스터의 종횡비 변경에 근거하여 동일하거나 동일하지 않도록 설치되어, 상기 이형의 표시 영역 또는 상기 비이형의 표시 영역의 용량성 부하를 변경함으로써, 상기 이형의 표시 영역 및 상기 비이형의 표시 영역의 발광 전류가 동일하도록 하는, 어레이 기판.
  2. 제1항에 있어서,
    상기 제1게이트 구동유닛은 스캔 구동회로 또는 방출 구동회로를 포함하거나,
    또는, 상기 제2게이트 구동유닛은 스캔 구동회로 및/또는 방출 구동회로를 포함하는 것인, 어레이 기판.
  3. 제1항에 있어서,
    상기 이형의 표시 영역에서 적어도 두개 행의 픽셀 수는 서로 상이하고, 상기 이형의 표시 영역에서 각 행의 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비는 위치된 행에서의 픽셀 수의 감소에 따라 작아지는 것인, 어레이 기판.
  4. 제1항에 있어서,
    상기 이형의 표시 영역은 적어도 하나의 서브 이형의 표시 영역을 포함하고, 상기 각 서브 이형의 표시 영역은 적어도 두개 행의 픽셀을 포함하고,
    상기 서브 이형의 표시 영역에서 각 행의 픽셀 수는 모두 동일하고, 상기 서브 이형의 표시 영역에서 임의의 행에 배열된 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비는 동일하거나; 또는, 상기 각 서브 이형의 표시 영역에서 각 행의 픽셀에 대응하는 상기 제1출력 트랜지스터의 종횡비는 상기 각 서브 이형의 표시 영역에서 각 행의 픽셀 수와 정적 상관관계를 갖는 것인, 어레이 기판.
  5. 제1항에 있어서,
    상기 제1출력 트랜지스터의 게이트 면적은 상기 제2출력 트랜지스터의 게이트 면적보다 큰 것인, 어레이 기판.
  6. 제1항에 있어서,
    상기 어레이 기판은 상기 이형의 표시 영역 및 상기 비이형의 표시 영역에 각각 위치한 신호라인을 더 포함하되, 상기 이형의 표시 영역에서 상기 신호라인은 상기 이형의 표시 영역의 가장자리를 따라 집중적으로 구부러지도록 배선되며;
    상기 비이형의 표시 영역에 위치한 신호라인은, 상기 제1출력 트랜지스터를 연결하고, 상기 이형의 표시 영역에서 대응하는 행의 픽셀에 구동신호를 전송하고, 상기 이형의 표시 영역에서 상기 신호라인의 저항과 상기 비이형의 표시 영역에서 상기 신호라인의 저항 사이의 저항 차이를 보상하도록 구성되는 것인, 어레이 기판.
  7. 제6항에 있어서,
    상기 이형의 표시 영역의 상기 신호라인의 폭은 상기 비이형의 표시 영역의 상기 신호라인의 폭과 상이하도록 구성되거나,
    상기 이형의 표시 영역의 상기 신호라인은 복수의 서브 신호라인을 포함하되, 상기 복수의 서브 신호라인 중 적어도 하나의 폭은 상기 비이형의 표시 영역의 상기 신호라인의 폭과 상이하도록 구성되거나,
    또는, 상기 신호라인은 스캔 신호라인 및 방출 제어 신호라인을 포함하되, 상기 스캔 신호라인은 스캔 구동회로 및 대응하는 픽셀을 연결하여 스캔신호를 전송하도록 구성되고, 상기 방출 제어 신호라인은 방출 구동회로 및 대응하는 픽셀을 연결하여 방출 제어 신호를 전송하도록 구성되는 것인, 어레이 기판.
  8. 제6항에 있어서,
    상기 어레이 기판의 비표시 영역에 장착 그루브가 배치되고, 상기 이형의 표시 영역의 상기 신호라인은 상기 장착 그루브의 가장자리를 따라 집중적으로 구부러지도록 배선되는 것인, 어레이 기판.
  9. 제1항에 있어서,
    상기 제1출력 트랜지스터의 게이트 절연층의 유전상수는 제2출력 트랜지스터의 게이트 절연층의 유전상수보다 크거나,
    또는, 상기 제1출력 트랜지스터의 게이트 절연층의 두께는 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작은 것인, 어레이 기판.
  10. 제9항에 있어서,
    상기 제1출력 트랜지스터의 게이트 절연층 표면에 제1마스크층이 형성되며, 상기 제1출력 트랜지스터의 게이트 절연층은 상기 제1마스크층으로부터 노출되고, 상기 제1마스크층을 마스크로서 사용하여 상기 제1출력 트랜지스터의 게이트 절연층에 대해 마이크로 에칭을 수행함으로써, 상기 제1출력 트랜지스터의 게이트 절연층의 두께는 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작게 형성되거나,
    또는, 상기 제1출력 트랜지스터는 반도체층, 반도체층 상에 형성된 제1게이트 절연층, 제1게이트 절연층 상에 형성된 제2게이트 절연층, 및 상기 제2게이트 절연층의 표면 상에 형성된 제2마스크층을 구비하며, 상기 제1출력 트랜지스터의 제2게이트 절연층은 상기 제2마스크층으로부터 노출되고, 상기 제2마스크층을 마스크로서 사용하여 상기 제1출력 트랜지스터의 제2게이트 절연층을 제거하여, 상기 제1출력 트랜지스터의 제1마스크층을 노출시킴으로써, 상기 제1출력 트랜지스터의 제1게이트 절연층과 제2게이트 절연층의 두께의 합은 상기 제2출력 트랜지스터의 게이트 절연층의 두께보다 작게 형성되는 것인, 어레이 기판.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207006739A 2018-05-14 2018-09-18 어레이 기판 및 디스플레이 스크린 KR102307440B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810454350.3A CN108447439B (zh) 2018-05-14 2018-05-14 阵列基板、显示屏及显示装置
CN201810454350.3 2018-05-14
PCT/CN2018/106317 WO2019218557A1 (zh) 2018-05-14 2018-09-18 阵列基板和显示屏

Publications (2)

Publication Number Publication Date
KR20200032226A KR20200032226A (ko) 2020-03-25
KR102307440B1 true KR102307440B1 (ko) 2021-09-30

Family

ID=63203145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006739A KR102307440B1 (ko) 2018-05-14 2018-09-18 어레이 기판 및 디스플레이 스크린

Country Status (7)

Country Link
US (1) US11011119B2 (ko)
EP (1) EP3640927A4 (ko)
JP (1) JP6932234B2 (ko)
KR (1) KR102307440B1 (ko)
CN (1) CN108447439B (ko)
TW (1) TWI682376B (ko)
WO (1) WO2019218557A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190213939A1 (en) * 2018-01-19 2019-07-11 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Emission control circuit, emission control driver and display device
CN108447439B (zh) * 2018-05-14 2019-07-02 昆山国显光电有限公司 阵列基板、显示屏及显示装置
TWI674571B (zh) * 2018-08-28 2019-10-11 友達光電股份有限公司 顯示裝置及補償電容的操作方法
TWI673551B (zh) * 2018-09-20 2019-10-01 友達光電股份有限公司 陣列基板
CN109188751B (zh) * 2018-09-29 2021-11-05 武汉天马微电子有限公司 显示面板、显示装置以及显示面板的制作方法
CN109410761B (zh) * 2018-10-30 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
CN109410771B (zh) * 2018-10-31 2021-06-25 武汉天马微电子有限公司 显示面板和显示装置
CN109272955B (zh) * 2018-11-06 2021-02-12 信利半导体有限公司 Gip走线图处理方法和gip走线图处理装置
TWI703550B (zh) * 2018-11-07 2020-09-01 友達光電股份有限公司 顯示裝置及閘極驅動裝置
CN110599937B (zh) * 2018-11-07 2023-03-17 友达光电股份有限公司 显示装置及栅极驱动装置
CN111179792B (zh) * 2018-11-12 2021-05-07 重庆先进光电显示技术研究院 一种显示面板、检测方法及显示装置
CN109459900A (zh) * 2018-12-24 2019-03-12 信利半导体有限公司 像素阵列基板及显示设备
CN109637421A (zh) 2019-01-14 2019-04-16 京东方科技集团股份有限公司 栅极驱动电路以及显示基板
CN109637374B (zh) * 2019-01-29 2021-07-23 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109686243A (zh) * 2019-01-31 2019-04-26 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109935193B (zh) * 2019-04-25 2022-06-03 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示面板和装置
CN110989255A (zh) * 2019-12-11 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111261640A (zh) * 2020-01-21 2020-06-09 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111583865B (zh) * 2020-06-12 2021-11-26 京东方科技集团股份有限公司 显示面板、显示装置及开关器件的沟道宽长比的确定方法
CN111816112B (zh) * 2020-07-24 2022-04-08 昆山国显光电有限公司 显示面板的补偿参数确定方法及装置
CN112634807A (zh) * 2020-12-22 2021-04-09 昆山国显光电有限公司 栅极驱动电路、阵列基板和显示面板
CN114155814B (zh) * 2021-12-09 2022-12-06 武汉天马微电子有限公司 像素驱动电路及显示面板、显示装置
CN114038423B (zh) 2021-12-09 2023-03-21 京东方科技集团股份有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054166A1 (ja) 2007-10-24 2009-04-30 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
CN103632633A (zh) 2012-08-21 2014-03-12 三星显示有限公司 发射控制驱动器和具有其的有机发光显示装置
JP2015087474A (ja) * 2013-10-29 2015-05-07 パナソニック株式会社 表示パネル装置および電子機器
CN104715719A (zh) 2013-12-16 2015-06-17 双叶电子工业株式会社 显示驱动装置、显示驱动方法及显示设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674867B1 (ko) * 2005-05-18 2007-01-30 삼성전기주식회사 과전류/과전압 보호 기능을 갖는 직류-직류 컨버터 및 이를구비한 ｌｅｄ 구동회로
US7411354B2 (en) * 2006-12-20 2008-08-12 Niko Semiconductor Co., Ltd. Feedback and protection circuit of liquid crystal display panel backlight apparatus
KR101962432B1 (ko) 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9450581B2 (en) * 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
JP6568755B2 (ja) 2015-09-11 2019-08-28 株式会社ジャパンディスプレイ 表示装置
CN109313879A (zh) * 2016-08-08 2019-02-05 夏普株式会社 显示装置
WO2017036430A2 (en) * 2016-11-28 2017-03-09 Viewtrix Technology Co., Ltd Distributive-driving of display panel
CN106711180B (zh) * 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
CN106710525B (zh) * 2017-01-06 2019-02-05 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN107564452B (zh) * 2017-09-21 2020-08-18 信利（惠州）智能显示有限公司 显示面板
CN113964158A (zh) * 2017-10-19 2022-01-21 武汉天马微电子有限公司 一种显示面板及显示装置
CN107610645B (zh) * 2017-10-26 2020-04-28 上海天马有机发光显示技术有限公司 一种oled显示面板、其驱动方法及显示装置
CN107610636B (zh) * 2017-10-30 2021-02-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN107784939A (zh) * 2017-10-31 2018-03-09 昆山国显光电有限公司 异形显示屏和集成异形显示屏的显示装置
CN107749247B (zh) * 2017-11-03 2019-09-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN107731153A (zh) * 2017-11-30 2018-02-23 武汉天马微电子有限公司 异形显示面板和异形显示装置
CN107742499B (zh) * 2017-11-30 2021-02-19 武汉天马微电子有限公司 一种异形显示面板及显示装置
CN208271541U (zh) * 2018-05-14 2018-12-21 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN108492775B (zh) * 2018-05-14 2020-03-17 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN108447439B (zh) * 2018-05-14 2019-07-02 昆山国显光电有限公司 阵列基板、显示屏及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054166A1 (ja) 2007-10-24 2009-04-30 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
US20100141570A1 (en) * 2007-10-24 2010-06-10 Satoshi Horiuchi Display panel and display device
CN103632633A (zh) 2012-08-21 2014-03-12 三星显示有限公司 发射控制驱动器和具有其的有机发光显示装置
JP2015087474A (ja) * 2013-10-29 2015-05-07 パナソニック株式会社 表示パネル装置および電子機器
CN104715719A (zh) 2013-12-16 2015-06-17 双叶电子工业株式会社 显示驱动装置、显示驱动方法及显示设备

Also Published As

Publication number Publication date
CN108447439A (zh) 2018-08-24
CN108447439B (zh) 2019-07-02
JP2020527749A (ja) 2020-09-10
EP3640927A1 (en) 2020-04-22
US20190371251A1 (en) 2019-12-05
EP3640927A4 (en) 2020-12-16
WO2019218557A1 (zh) 2019-11-21
US11011119B2 (en) 2021-05-18
KR20200032226A (ko) 2020-03-25
TWI682376B (zh) 2020-01-11
TW201903742A (zh) 2019-01-16
JP6932234B2 (ja) 2021-09-08

Similar Documents

Publication Publication Date Title
KR102307440B1 (ko) 어레이 기판 및 디스플레이 스크린
US10692438B2 (en) Display panel and display device
US10644038B2 (en) Array substrate, display panel, and display device thereof
US10290694B2 (en) Organic light-emitting display panel and organic light-emitting display device
CN108417172B (zh) 阵列基板、显示屏及显示装置
CN108492775B (zh) 阵列基板、显示屏及显示装置
US11069720B2 (en) Display panel and display device
CN107749247A (zh) 一种显示面板及显示装置
CN108511466B (zh) 阵列基板、显示屏及显示装置
US8035596B2 (en) Liquid crystal display device
US10777646B2 (en) Thin film transistor and display device
US9634040B2 (en) Array substrate and curved display device
KR20010030241A (ko) 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법
US10290273B2 (en) Display pixel structure, array substrate, and display device
US10985214B2 (en) Flexible display substrate for foldable display apparatus, method of manufacturing flexible display substrate, and foldable display apparatus
CN109859690B (zh) 异形显示面板和显示装置
US20170139247A1 (en) Thin Film Transistor Array Substrate, Manufacturing for the Same, and Liquid Crystal Display Panel Having the Same
US20170352312A1 (en) Display device
US20230157113A1 (en) Display substrate, method for manufacturing the same and display device
CN114842809A (zh) 一种显示面板和显示装置
CN108803178B (zh) 液晶显示面板
CN109949737B (zh) 一种显示面板及显示装置
CN113885262B (zh) 显示面板及显示装置
US7800729B2 (en) Display device and manufacturing method thereof
JP2019536093A (ja) 薄膜トランジスタアレイ基板及び表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right