TWI703550B

TWI703550B - 顯示裝置及閘極驅動裝置

Info

Publication number: TWI703550B
Application number: TW108123966A
Authority: TW
Inventors: 蔡堯鈞; 莊銘宏
Original assignee: 友達光電股份有限公司
Priority date: 2018-11-07
Filing date: 2019-07-08
Publication date: 2020-09-01
Also published as: TW202018689A

Abstract

顯示裝置及閘極驅動裝置。顯示裝置包括顯示面板、多個第一閘極驅動電路以及多個第二閘極驅動電路。顯示面板具有第一顯示區以及至少一第二顯示區。第一顯示區具有多個第一畫素，至少一第二顯示區具有多個第二畫素，其中多個第一畫素所形成的第一負載大於多個第二畫素所形成的第二負載。多個第一閘極驅動電路用以驅動多個第一畫素。多個第二閘極驅動電路用以驅動多個第二畫素，其中各第二閘極驅動電路的驅動能力小於各第一閘極驅動電路的驅動能力。

Description

顯示裝置及閘極驅動裝置

本發明是有關於一種顯示裝置及閘極驅動裝置，且特別是有關於一種可改善顯示面板的顯示影像視效的顯示裝置及閘極驅動裝置。

近年來，顯示面板的市場趨勢是增加可視區的屏佔比，許多廠商藉由增加顯示面板多個弧形可視區的方式，來進一步提升顯示面板可視區的屏佔比及美感。然而，顯示面板中的弧形可視區的電阻電容負載與一般顯示區的電阻電容負載會產生差異，而此種差異會導致顯示面板出現顯示影像亮度不均勻(Mura)的視效問題。

本發明提供一種可使顯示面板的顯示影像亮度均勻，並能提升顯示影像視效的顯示裝置及閘極驅動裝置。

本發明的顯示裝置包括顯示面板、多個第一閘極驅動電路以及多個第二閘極驅動電路。顯示面板具有第一顯示區以及至少一第二顯示區，第一顯示區具有多個第一畫素，至少一第二顯示區具有多個第二畫素，其中多個第一畫素所形成的第一負載大於多個第二畫素所形成的第二負載。多個第一閘極驅動電路分別具有多個第一輸出級以驅動多個第一畫素。多個第二閘極驅動電路分別具有多個第二輸出級以驅動多個第二畫素，其中各第二閘極驅動電路的驅動能力小於各第一閘極驅動電路的驅動能力，各第一輸出級的等效電容大於各第二輸出級的等效電容。

本發明的閘極驅動裝置適用於驅動顯示面板，其中顯示面板具有第一顯示區以及至少一第二顯示區，且第一顯示區中多個第一畫素所形成的第一負載大於至少一第二顯示區中多個第二畫素所形成的第二負載。閘極驅動裝置包括多個第一閘極驅動電路以及多個第二閘極驅動電路。多個第一閘極驅動電路分別具有多個第一輸出級以驅動多個第一畫素。多個第二閘極驅動電路分別具有多個第二輸出級以驅動多個第二畫素，其中各第二閘極驅動電路的驅動能力小於各第一閘極驅動電路的驅動能力，且各第一輸出級的等效電容大於各第二輸出級的等效電容。

基於上述，本發明藉由具有較小驅動能力的多個第二閘極驅動電路來分別驅動至少一第二顯示區中的多個第二畫素，以及藉由具有較大驅動能力的多個第一閘極驅動電路來驅動第一顯示區中的多個第一畫素，以使第一顯示區的亮度以及第二顯示區的亮度實質上相等，藉此達到使整個顯示面板顯示影像亮度均勻，並增加顯示影像視效品質之目的。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、400:顯示裝置

110、410:顯示面板

111、411:第一顯示區

112a、112b、412a、412b:第二顯示區

121、122、421、422:第二閘極驅動電路

131、132、431、432:第一閘極驅動電路

220、230、341:輸出級電路

342:拉高控制器

343:拉低控制器

413:第三顯示區

413a、413b:第三顯示區的子顯示區

501:介電層

C1a、C1b、C2a、C2b:等效電容

CA1:電容

CK:時脈信號

G1、G3:輸出驅動信號

CS1:進位信號

LCR:負載補償區

M1a、M1b、M1c:掃描線

Q1、Q3、P1、P3、Q[N]、P[N]:控制信號

R1a、R1b、R2a、R2b:等效電阻

RCC:電阻電容電路

T1~T8、TA~TC:電晶體

VGH:閘極高電壓

XDONB:參考電壓

圖1繪示本發明一實施例的顯示裝置的電路方塊示意圖。

圖2A繪示本發明圖1實施例的第二閘極驅動電路的實施方式示意圖。

圖2B繪示本發明圖1實施例的第一閘極驅動電路的實施方式示意圖。

圖3繪示本發明圖1實施例的閘極驅動電路的實施方式示意圖。

圖4繪示本發明另一實施例的顯示裝置的電路方塊示意圖。

圖5A繪示本發明圖4實施例的顯示面板的內部結構示意圖。

圖5B繪示本發明圖4實施例的負載補償區內部結構的等效電路示意圖。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件”上”或”連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為”直接在另一元件上”或”直接連接到”另一元件時，不存在中間元件。如本文所使用的，”連接”可以指物理及/或電性連接。再者，”電性連接”或”耦合”係可為二元件間存在其它元件。

請參照圖1，圖1繪示本發明一實施例的顯示裝置的電路方塊示意圖。顯示裝置100包括顯示面板110、多個第一閘極驅動電路(例如是第一閘極驅動電路131、132)以及多個第二閘極驅動電路(例如是第二閘極驅動電路121、122)。顯示面板110具有第一顯示區111以及至少一第二顯示區(例如是第二顯示區112a、112b)，需要注意的是，為簡化說明，本發明圖1僅繪示兩個第二顯示區112a、112b，以作為示範性實施例進行說明，然本發明實際上並未對第二顯示區的數量有加以限制。第一顯示區111中具有多個第一畫素，而第二顯示區112a、112b中具有多個第二畫素，其中由多個第一畫素所形成的第一負載會大於由多個第二畫素所形成的第二負載。換句話說，在顯示面板110中，第一顯示區111的負載會大於第二顯示區112a、112b的負載。

此外，第一閘極驅動電路131、132耦接至顯示面板110的第一顯示區111，用以驅動第一顯示區111的多個第一畫素，其中，本實施例的第一閘極驅動電路131、132會以交錯驅動的方式來驅動多個第一畫素。舉例來說，由第一閘極驅動電路131驅動第一顯示區111中第一列的多個第一畫素，而第一顯示區111中第二列的多個第一畫素則由第一閘極驅動電路132驅動，接著，再由第一閘極驅動電路131驅動第一顯示區111中第三列的多個第一畫素，請依此類推。而第二閘極驅動電路121會耦接至顯示面板110的第二顯示區112a，第二閘極驅動電路122則耦接至顯示面板110的第二顯示區112b，用以驅動至少一第二顯示區(即第二顯示區112a、112b)中的多個第二畫素。

在本實施例中，第二閘極驅動電路121會驅動第二顯示區112a中的第二畫素，第二閘極驅動電路122則會驅動第二顯示區112b中的第二畫素，其中各第二閘極驅動電路121、122的驅動能力會小於各第一閘極驅動電路131、132的驅動能力。詳細來說明，第一顯示區111中第一畫素的數量大於第二顯示區112a、112b中第二畫素的數量，亦即各第一閘極驅動電路131、132所需要驅動的第一畫素的數量大於各第二閘極驅動電路121、122所需要驅動的第二畫素的數量。因此，各第二閘極驅動電路121、122的驅動能力會小於各第一閘極驅動電路131、132的驅動能力。此外，各第一閘極驅動電路131、132所分別具有的，用以驅動第一顯示區111中第一畫素的輸出級的第一等效電容，可大於各第二閘極驅動電路121、122所分別具有的，用以驅動第二顯示區112a、112b中第二畫素的輸出級的第二等效電容。如本領域具通常知識者所熟知的，驅動能力係指閘極驅動電路121、122所能提供的驅動電流的大小。

如此一來，本發明可藉由驅動能力較小，且具有較小等效電容驅動級的第二閘極驅動電路121、122來分別驅動第二顯示區112a、112b中的第二畫素，以及藉由能力較大且具有較大等效電容驅動級的第一閘極驅動電路131、132來驅動第一顯示區111中的第一畫素，以使第一顯示區111的亮度以及第二顯示區112a、112b的亮度實質上相等，藉此來達到使整個顯示面板顯示影像亮度均勻之目的，並增加顯示影像的視效品質。

進一步來說明，請同步參照圖1及圖2A，圖2A繪示本發明圖1實施例的第二閘極驅動電路的實施方式示意圖。在本實施例中，顯示裝置100中的多個第二閘極驅動電路(例如是第二閘極驅動電路121、122)中具有輸出級電路220。輸出級電路220包括電晶體T1~T4、電晶體TS1以及電晶體TA。電晶體T1形成第二輸出級，電晶體T1的第一端接收時脈信號CK，電晶體T1的第二端耦接至輸出端OE1，以輸出一輸出驅動信號G1，電晶體T1的控制端接收控制信號Q1。電晶體T2的第一端耦接至輸出端OE1，電晶體T2的第二端接收參考電壓XDONB，電晶體T2的控制端則接收控制信號P1。值得一提的，在本發明其他實施例中，電晶體T1、T3的控制端可直接接收控制信號Q1。輸出級電路220可不需設置電晶體TS1。

電晶體T3的第一端接收時脈信號CK，電晶體T3的第二端耦接至輸出端OE2，以輸出一進位信號CS1，電晶體T3的控制端耦接至電晶體T1的的控制端，並同樣接收控制信號Q1。電晶體T4的第一端耦接至輸出端OE2，電晶體T4的第二端接收參考電壓XDONB，電晶體T4的控制端耦接至電晶體T2的控制端，並同樣接收控制信號P1。電晶體TS1的第一端耦接至電晶體T3及電晶體T1的控制端，電晶體TS1的控制端接收閘極高電壓VGH，電晶體TS1的第二端接收控制信號Q1。而電晶體TA的第一端耦接至輸出端OE1，電晶體TA的控制端接收啟閉信號GOFF，電晶體TA的第二端接收參考電壓XDONB。

需要注意的是，在本實施例中，電晶體T1的通道的寬長比會與電晶體T3的通道的寬長比可以相同。

另一方面，在本發明其他實施例中，電晶體T1以及電晶體T3均分別可以兩個依序串聯的電晶體來替換。事實上，輸出級電路220中可設置一個或多個相互串聯的電晶體來替換電晶體T1或替換電晶體T3，其數量沒有固定的限制。並且本發明同樣可透過調整替換後的電晶體的通道的寬長比的方式來對第二負載的阻抗進行補償。而透過多個串接的電晶體的電路架構，可降低節點間的漏電現象。

接著，詳細來說明本實施例第二閘極驅動電路的輸出級電路220中各元件之間的作動方式，在本實施例中，電晶體TS1 會依據閘極高電壓VGH而被導通，進而傳輸控制信號Q1至電晶體T1以及電晶體T3的控制端，而電晶體T1會依據控制信號Q1而被導通以提供時脈信號CK至輸出端OE1，進而調整輸出驅動信號G1的電壓值，在此同時，電晶體T3同樣會依據控制信號Q1而被導通以提供時脈信號CK至輸出端OE2，進而調整進位信號CS1的電壓值。

此外，電晶體T2會依據控制信號P1而被導通以提供參考電壓XDONB至輸出端OE1，來調整輸出驅動信號G1的電壓值，同時電晶體T4也會依據控制信號P1而被導通以提供參考電壓XDONB至輸出端OE2，來調整進位信號CS1的電壓值。值得一提的是，輸出驅動信號G1的信號波形會與進位信號CS1的信號波形實質上相等，由輸出端OE1所輸出的輸出驅動信號G1會提供至第二顯示區112a、112b中的第二畫素，而由輸出端OE2所輸出的進位信號CS1則會提供至後級的第二閘極驅動電路或前級的第二閘極驅動電路。而當各第二閘極驅動電路需要關機時，則電晶體TA會依據啟閉信號GOFF而被導通，以將輸出驅動信號G1的電壓值拉低至參考電壓XDONB。

如此一來，由於本發明提供至後級的第二閘極驅動電路(或前級的第二閘極驅動電路)的輸出端OE2與提供至第二顯示區112a、112b中的第二畫素的輸出端OE1彼此獨立，本發明便可達到避免提供至第二顯示區中第二畫素的輸出驅動信號G1受到後級的第二閘極驅動電路(或前級的第二閘極驅動電路)影響之目的，據此提升了輸出驅動信號G1以及進位信號CS1的穩定度。

接著，請同步參照圖2A以及圖2B，其中圖2B繪示本發明圖1實施例的第一閘極驅動電路的實施方式示意圖。在本實施例中，顯示裝置100中的多個第一閘極驅動電路131、132中具有輸出級電路230。輸出級電路230包括電晶體T5~T6、電晶體TS2以及電晶體TB。電晶體T5的第一端接收時脈信號CK，電晶體T5的第二端耦接至輸出端OE3，以輸出一輸出驅動信號G3，電晶體T5的控制端則接收控制信號Q3。電晶體T6的第一端耦接至輸出端OE3，電晶體T6的第二端接收參考電壓XDONB，電晶體T6的控制端則接收控制信號P3。電晶體TS2的第一端耦接至電晶體T5的控制端，電晶體TS2的控制端接收閘極高電壓VGH，電晶體TS2的第二端接收控制信號Q3。電晶體TB的第一端耦接至輸出端OE3，電晶體TB的控制端接收啟閉信號GOFF，電晶體TB的第二端接收參考電壓XDONB。

需要注意的是，在本實施例中，各第一閘極驅動電路131、132的輸出級電路230中電晶體T5的通道的寬長比會大於各第二閘極驅動電路121、122的輸出級電路(例如是圖2A的輸出級電路220)中電晶體T1的通道的寬長比，且電晶體T1的控制端以及第二端間的電容，可小於電晶體T5的控制端以及第二端間的電容。詳細來說明，在本實施例中，由多個第一畫素所形成的第一負載會大於由多個第二畫素所形成的第二負載，亦即在顯示面板110中，第一顯示區111中第一負載的阻抗與第二顯示區112a、112b中第二負載的阻抗並不相同。因此，本發明藉由使驅動第一畫素的第一閘極驅動電路131、132中輸出級電路230中電晶體T5的通道的寬長比大於驅動第二畫素的第二閘極驅動電路121、122中輸出級電路220中電晶體T1的通道的寬長比，且電晶體T1的控制端以及第二端間的電容，小於電晶體T5的控制端以及第二端間的電容，以分別提供多個補償阻抗來對第一負載的阻抗及第二負載的阻抗進行補償，使第一顯示區111的亮度與第二顯示區112a、112b的亮度實質上相等，進而改善由電阻電容負載差異所導致的顯示影像亮度不均勻之視效問題。

此外，在本發明其他實施例中，電晶體T5同樣可由兩個依序串聯的電晶體來替換。事實上，輸出級電路230中同樣可設置一個或多個相互串聯的電晶體來替換電晶體T5，其數量沒有固定的限制。並且本發明同樣可透過調整替換後的電晶體的通道的寬長比的方式來對第一負載的阻抗進行補償。而透過多個串接的電晶體的電路架構，可降低節點間的漏電現象。

附帶一提的，本發明實施例中，電晶體T1以及電晶體T3的控制端以及第二端間的電容的和，可以等於電晶體T5的控制端以及第二端間的電容，如此一來，輸出級電路220、230所分別產生的輸出驅動信號G1以及G2上的波動可以相近，可使維持顯示效果的均勻度，且可提升控制信號Q1以及Q3的電壓穩定性。此外，電晶體T2、T4的通道寬長比，可以設計為小於電晶體T6的通道寬長比。

接著，詳細來說明本實施例各第一閘極驅動電路131、132的輸出級電路230中各元件之間的作動方式，在本實施例中，電晶體TS2會依據閘極高電壓VGH而被導通，進而傳輸控制信號Q3至電晶體T5的控制端，而電晶體T5會依據控制信號Q3而被導通以提供時脈信號CK至輸出端OE3，進而調整輸出驅動信號G3的電壓值。此外，電晶體T6會依據控制信號P3而被導通以提供參考電壓XDONB至輸出端OE3，藉此來調整輸出驅動信號G3的電壓值。而當各第一閘極驅動電路131、132需要關機時，則電晶體TB會依據啟閉信號GOFF而被導通，以將輸出驅動信號G3的電壓值拉低至參考電壓XDONB。

請參照圖3，圖3繪示本發明圖1實施例的閘極驅動電路的實施方式示意圖。在本實施例中，閘極驅動電路340可例如是各第一閘極驅動電路131、132及各第二閘極驅動電路121、122的電路架構。在閘極驅動電路340包括輸出級電路341、拉高控制器342以及拉低控制器343。需要注意的是，各第一閘極驅動電路中的輸出級電路341可例如是圖2B的輸出級電路230，各第二閘極驅動電路中的輸出級電路341則可例如是圖2A的輸出級電路220，本領域具通常知識者可基於本發明前述實施方式的描述，依據實際應用情況對輸出級電路341的電路架構進行替換。

拉高控制器342耦接至輸出級電路341，依據前級的閘極驅動電路所提供的進位信號CS1以調整控制信號Q[N]。拉低控制器343耦接至拉高控制器342以及輸出級電路341，依據前級的閘極驅動電路所提供的進位信號CS1以調整控制信號P[N]。

進一步來說明，在各第一閘極驅動電路131、132中，閘極驅動電路340的拉高控制器342耦接至電晶體TS2的第二端，依據進位信號CS1以調整控制信號Q[N](即控制信號Q3)。拉低控制器343則耦接至拉高控制器342以及電晶體T6的控制端，並依據進位信號CS1來調整控制信號P[N](即控制信號P3)。

另一方面，在各第二閘極驅動電路121、122中，閘極驅動電路340的拉高控制器342會耦接至電晶體TS1的第二端，以依據進位信號CS1來調整控制信號Q[N](即控制信號Q1)。拉低控制器343則耦接至拉高控制器342、電晶體T2的控制端以及電晶體T4的控制端，並依據進位信號CS1來調整控制信號P[N](即控制信號P1)。

請參照圖4，圖4繪示本發明另一實施例的顯示裝置的電路方塊示意圖。與前述實施例不同的地方在於，本實施例的顯示裝置400包括顯示面板410、多個第一閘極驅動電路(例如是第一閘極驅動電路431、432)以及多個第二閘極驅動電路(例如是第二閘極驅動電路421、422)。顯示面板410具有第一顯示區411、至少一第二顯示區(例如是第二顯示區412a、412b)以及第三顯示區413。需要注意的是，為簡化說明，本發明圖4同樣僅繪示兩個第二顯示區412a、412b，以作為示範性實施例進行說明，然本發明實際上並未對第二顯示區的數量有加以限制。第一顯示區411中具有多個第一畫素，而第二顯示區412a、412b中具有多個第二畫素，其中多個第一畫素所形成的第一負載會大於多個第二畫素所形成的第二負載。此外，第三顯示區413中具有多個第三畫素，其中多個第三畫素所形成的第三負載大於第二負載，並且第三負載會小於該第一負載。

第一閘極驅動電路431、432耦接至顯示面板410的第一顯示區411及第三顯示區413，用以驅動第一顯示區411的多個第一畫素以及第三顯示區413的多個第三畫素。而第二閘極驅動電路421、422則分別耦接至顯示面板410的第二顯示區412a、412b，用以驅動至少一第二顯示區中的多個第二畫素。在本實施例中，第二閘極驅動電路421會驅動第二顯示區412a中的第二畫素，第二閘極驅動電路422則會驅動第二顯示區412b中的第二畫素，其中各第二閘極驅動電路421、422的驅動能力會小於各第一閘極驅動電路431、432的驅動能力。詳細來說明，第一顯示區411中第一畫素的數量大於第二顯示區412a、412b中第二畫素的數量，亦即各第一閘極驅動電路431、432所需要驅動的第一畫素的數量大於各第二閘極驅動電路421、422所需要驅動的第二畫素的數量。因此，各第二閘極驅動電路421、422的驅動能力會小於各第一閘極驅動電路431、432的驅動能力。

如此一來，本發明可藉由驅動能力較小的第二閘極驅動電路421、422來驅動第二顯示區412a、412b中的第二畫素，以及藉由能力較大的第一閘極驅動電路431、432來驅動第一顯示區411中的第一畫素，以使第一顯示區411的亮度以及第二顯示區412a、412b的實質上相等。

此外，顯示面板410中的第三顯示區413包括第一子顯示區413a、第二子顯示區413b以及負載補償區LCR，負載補償區LCR設置在第一子顯示區413a以及第二子顯示區413b之間，並且負載補償區LCR會提供多個電阻電容電路，以分別提供多個補償阻抗。詳細來說明，在此請同步參照圖4及圖5A，圖5A繪示本發明圖4實施例的顯示面板的內部結構示意圖。在本實施例中，顯示面板410中的第三顯示區413的負載補償區LCR中會提供多個電阻電容電路，而各電阻電容電路包括多個金屬層(分別用以形成掃描線M1a、M1b、M1c)以及介電層。換句話說，本發明藉由在負載補償區LCR中設置多個掃描線M1a、M1b、M1c以及多個介電層，以提供多個電阻電容電路。

附帶一提的，本實施例的第一閘極驅動電路431、432會以交錯驅動的方式來驅動多個第三畫素。舉例來說，由第一閘極驅動電路432來驅動第三顯示區413中被掃描線M1a所補償的多個第三畫素，而第三顯示區413中被掃描線M1b所補償的多個第三畫素則由第一閘極驅動電路431驅動，接著，再由第一閘極驅動電路432驅動第三顯示區413中被掃描線M1c所補償的多個第三畫素，請依此類推。需要注意的是，本發明圖4實施例中各第一閘極驅動電路431、432對第一顯示區411的交錯驅動方式與前述圖1實施例相類似，在此不重複贅述。如此一來，本發明便可藉由在第一顯示區411及第三顯示區413中，以第一閘極驅動電路431、432對多個第一畫素及多個第三次畫素交錯驅動的方式，來達到節省電路佈局空間之目的。

進一步來說明，請同步參照圖4、圖5A及圖5B，圖5B繪示本發明圖4實施例的負載補償區內部結構的等效電路示意圖。在第三顯示區413的負載補償區LCR中，在每兩個掃描線(例如是掃描線M1a、M1b)的中間可設置介電層501，亦即掃描線M1a、介電層501、掃描線M1b依序配置，並相互覆蓋。此外，掃描線M1a、掃描線M1b可具有等效電阻，而透過介電層501則可形成等效電容CA1。據此，掃描線M1a、介電層501、掃描線M1b可在負載補償區LCR中形成多個電阻電容電路，以分別提供多個補償阻抗來補償第三顯示區413。

需要注意的是，本發明圖4實施例中第二顯示區412a、412b的電阻電容補償方式與前述圖1實施例相類似，在此不重複贅述。

如此一來，本發明透過電路補償(即相對於各第一閘極驅動電路中的電晶體的通道的寬長比，縮小各第二閘極驅動電路中電晶體的通道的寬長比)的方式來補償第二顯示區412a、412b中第二負載的阻抗，並透過交錯堆疊設置掃描線與介電層的方式，提供電阻電容電路來補償第三顯示區413中第三負載的阻抗，以使第一顯示區411的亮度實質上等於第二顯示區412a、412b，以及使第三顯示區413的亮度實質上等於第一顯示區411的亮度，進而達到使整個顯示面板顯示影像亮度均勻之目的，並增加顯示影像的視效品質。

綜上所述，本發明透過驅動能力較小的多個第二閘極驅動電路來分別驅動至少一第二顯示區中的多個第二畫素，並透過驅動能力較大的多個第一閘極驅動電路來驅動第一顯示區中的多個第一畫素，並使第二閘極驅動電路的驅動級的等效電容，小於第一閘極驅動電路的驅動級的等效電容，藉此使第一顯示區的亮度與第二顯示區的亮度實質上相等，以達到使整個顯示面板顯示影像亮度均勻，並增加顯示影像視效品質之目的。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:顯示裝置

110:顯示面板

111:第一顯示區

112a、112b:第二顯示區

121、122:第二閘極驅動電路

131、132:第一閘極驅動電路

Claims

一種顯示裝置，包括：一顯示面板，具有一第一顯示區以及至少一第二顯示區，該第一顯示區具有多個第一畫素，該至少一第二顯示區具有多個第二畫素，其中該些第一畫素所形成的一第一負載大於該些第二畫素所形成的一第二負載；多個第一閘極驅動電路，分別具有多個第一輸出級以驅動該些第一畫素；以及多個第二閘極驅動電路，分別具有多個第二輸出級以驅動該些第二畫素，其中，各該第二閘極驅動電路的驅動能力小於各該第一閘極驅動電路的驅動能力，且各該第二輸出級的等效電容大於各該第一輸出級的等效電容，其中各該第二閘極驅動電路包括：至少一第一電晶體，作為該第二輸出級，該至少一第一電晶體的第一端接收一時脈信號，該至少一第一電晶體的第二端耦接至一第一輸出端，以輸出一第一輸出驅動信號，該至少一第一電晶體的控制端接收一第一控制信號；一第二電晶體，其第一端耦接至該第一輸出端，該第二電晶體的第二端接收一參考電壓，該第二電晶體的控制端接收一第二控制信號；至少一第三電晶體，其第一端接收該時脈信號，該至少一第三電晶體的第二端耦接至一第二輸出端，以輸出一第二輸出驅動信號，該至少一第三電晶體的控制端耦接至該第一電晶體的控制端；以及一第四電晶體，其第一端耦接至該第二輸出端，該第四電晶體的第二端接收該參考電壓，該第四電晶體的控制端耦接至該第二電晶體的控制端。
如申請專利範圍第1項所述的顯示裝置，其中各該第一閘極驅動電路包括：至少一第五電晶體，作為該第一輸出級，該至少一第五電晶體的第一端接收該時脈信號，該至少一第五電晶體的第二端耦接至一第三輸出端，以輸出一第三輸出驅動信號，該至少一第五電晶體的控制端接收一第三控制信號；以及一第六電晶體，其第一端耦接至該第三輸出端，該第六電晶體的第二端接收該參考電壓，該第六電晶體的控制端接收一第四控制信號，其中，該至少一第一電晶體的控制端與輸出端間的電容，小於該至少一第五電晶體的控制端與輸出端間的電容。
如申請專利範圍第2項所述的顯示裝置，其中該至少一第一電晶體的控制端與輸出端間的電容，與該至少一第三電晶體的控制端與輸出端間的電容的和，與該至少一第五電晶體的控制端與輸出端間的電容相等。
如申請專利範圍第2項所述的顯示裝置，其中該至少一第三電晶體的寬長比與該至少一第一電晶體的寬長比相同，該第二電晶體以及該第四電晶體的通道寬長比，均小於該第六電晶體的通道寬長比。
如申請專利範圍第2項所述的顯示裝置，其中各該第一閘極驅動電路更包括：一第七電晶體，其第一端耦接至該至少一第五電晶體的控制端，該第七電晶體的控制端接收一閘極高電壓，該第七電晶體的第二端接收該第三控制信號，其中該第七電晶體依據該閘極高電壓被導通，以傳輸該第三控制信號。
如申請專利範圍第5項所述的顯示裝置，其中各該第一閘極驅動電路更包括：一第八電晶體，其第一端耦接至該第三輸出端，該第八電晶體的控制端接收一啟閉信號，該第八電晶體的第二端接收該參考電壓，其中該第八電晶體依據該啟閉信號被導通，以將該第三輸出端的電壓拉低至該參考電壓。
如申請專利範圍第2項所述的顯示裝置，其中各該第二閘極驅動電路更包括：一第七電晶體，其第一端耦接至該至少一第一電晶體的控制端，該第七電晶體的控制端接收一閘極高電壓，該第七電晶體的第二端接收該第一控制信號，其中該第七電晶體依據該閘極高電壓被導通，以傳輸該第一控制信號。
如申請專利範圍第7項所述的顯示裝置，其中各該第二閘極驅動電路更包括：一第八電晶體，其第一端耦接至該第一輸出端，該第八電晶體的控制端接收一啟閉信號，該第八電晶體的第二端接收該參考電壓，其中該第八電晶體依據該啟閉信號被導通，以將該第一輸出端的電壓拉低至該參考電壓。
如申請專利範圍第2項所述的顯示裝置，其中該些第一閘極驅動電路以及該些第二閘極驅動電路的每一更包括：一拉高控制器，依據一前級閘極驅動信號以調整該第一控制信號或該第三控制信號；以及一拉低控制器，耦接至該拉高控制器，依據該前級閘極驅動信號以調整該第二控制信號或該第四控制信號。
如申請專利範圍第1項所述的顯示裝置，其中該顯示面板更具有一第三顯示區，該第三顯示區具有多個第三畫素，其中該些第三畫素所形成的一第三負載大於該第二負載，並且該第三負載小於該第一負載，其中，該顯示面板的該第三顯示區包括一第一子顯示區、一第二子顯示區以及一負載補償區，該負載補償區設置在該第一子顯示區以及該第二子顯示區之間，該負載補償區提供多個電阻電容電路以分別提供多個補償阻抗。
如申請專利範圍第10項所述的顯示裝置，其中各該電阻電容電路包括：一第一掃描線以及一第二掃描線，該第一掃描線以及該第二掃描線分別提供多個等效電阻；以及一介電層，介於該第一掃描線以及該第二掃描線間，其中該第一掃描線、該第二掃描線與該介電層形成一等效電容。
一種閘極驅動裝置，適用於驅動一顯示面板，其中該顯示面板具有一第一顯示區以及至少一第二顯示區，且該第一顯示區中多個第一畫素所形成的一第一負載大於該至少一第二顯示區中多個第二畫素所形成的一第二負載，該閘極驅動裝置包括：多個第一閘極驅動電路，分別具有多個第一輸出級以驅動該些第一畫素；以及多個第二閘極驅動電路，分別具有多個第二輸出級以驅動該些第二畫素，其中，各該第二閘極驅動電路的驅動能力小於各該第一閘極驅動電路的驅動能力，且各該第一輸出級的等效電容大於各該第二輸出級的等效電容，其中各該第二閘極驅動電路包括：至少一第一電晶體，作為該第二輸出級，該至少一第一電晶體的第一端接收一時脈信號，該至少一第一電晶體的第二端耦接至一第一輸出端，以輸出一第一輸出驅動信號，該至少一第一電晶體的控制端接收一第一控制信號；一第二電晶體，其第一端耦接至該第一輸出端，該第二電晶體的第二端接收一參考電壓，該第二電晶體的控制端接收一第二控制信號；至少一第三電晶體，其第一端接收該時脈信號，該至少一第三電晶體的第二端耦接至一第二輸出端，以輸出一第二輸出驅動信號，該至少一第三電晶體的控制端耦接至該第一電晶體的控制端；以及一第四電晶體，其第一端耦接至該第二輸出端，該第四電晶體的第二端接收該參考電壓，該第四電晶體的控制端耦接至該第二電晶體的控制端。
如申請專利範圍第12項所述的閘極驅動裝置，其中各該第一閘極驅動電路包括：至少一第五電晶體，作為該第一輸出級，該至少一第五電晶體的第一端接收該時脈信號，該至少一第五電晶體的第二端耦接至一第三輸出端，以輸出一第三輸出驅動信號，該至少一第五電晶體的控制端接收一第三控制信號；以及一第六電晶體，其第一端耦接至該第三輸出端，該第六電晶體的第二端接收該參考電壓，該第六電晶體的控制端接收一第四控制信號，其中，該至少一第一電晶體的控制端與輸出端間的電容，小於該至少一第五電晶體的控制端與輸出端間的電容。
如申請專利範圍第13項所述的閘極驅動裝置，其中該至少一第一電晶體的控制端與輸出端間的電容，與該至少一第三電晶體的控制端與輸出端間的電容的和，與該至少一第五電晶體的控制端與輸出端間的電容相等。
如申請專利範圍第13項所述的閘極驅動裝置，其中該至少一第三電晶體的寬長比與該至少一第一電晶體的寬長比相同。
如申請專利範圍第13項所述的閘極驅動裝置，其中各該第一閘極驅動電路更包括：一第七電晶體，其第一端耦接至該至少一第五電晶體的控制端，該第七電晶體的控制端接收一閘極高電壓，該第七電晶體的第二端接收該第三控制信號，其中該第七電晶體依據該閘極高電壓被導通，以傳輸該第三控制信號。
如申請專利範圍第16項所述的閘極驅動裝置，其中各該第一閘極驅動電路更包括：一第八電晶體，其第一端耦接至該第三輸出端，該第八電晶體的控制端接收一啟閉信號，該第八電晶體的第二端接收該參考電壓，其中該第八電晶體依據該啟閉信號被導通，以將該第三輸出端的電壓拉低至該參考電壓。
如申請專利範圍第13項所述的閘極驅動裝置，其中各該第二閘極驅動電路更包括：一第七電晶體，其第一端耦接至該至少一第一電晶體的控制端，該第七電晶體的控制端接收一閘極高電壓，該第七電晶體的第二端接收該第一控制信號，其中該第七電晶體依據該閘極高電壓被導通，以傳輸該第一控制信號。
如申請專利範圍第18項所述的閘極驅動裝置，其中各該第二閘極驅動電路更包括：一第八電晶體，其第一端耦接至該第一輸出端，該第八電晶體的控制端接收一啟閉信號，該第八電晶體的第二端接收該參考電壓，其中該第八電晶體依據該啟閉信號被導通，以將該第一輸出端的電壓拉低至該參考電壓。
如申請專利範圍第13項所述的閘極驅動裝置，其中該些第一閘極驅動電路以及該些第二閘極驅動電路的每一更包括：一拉高控制器，依據一前級閘極驅動信號以調整該第一控制信號或該第三控制信號；以及一拉低控制器，耦接至該拉高控制器，依據該前級閘極驅動信號以調整該第二控制信號或該第四控制信號。