KR102299880B1 - 데이터 변환 장치 및 방법 - Google Patents

데이터 변환 장치 및 방법 Download PDF

Info

Publication number
KR102299880B1
KR102299880B1 KR1020170043660A KR20170043660A KR102299880B1 KR 102299880 B1 KR102299880 B1 KR 102299880B1 KR 1020170043660 A KR1020170043660 A KR 1020170043660A KR 20170043660 A KR20170043660 A KR 20170043660A KR 102299880 B1 KR102299880 B1 KR 102299880B1
Authority
KR
South Korea
Prior art keywords
data
input data
memory
partial
converted
Prior art date
Application number
KR1020170043660A
Other languages
English (en)
Other versions
KR20180112501A (ko
Inventor
남지훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170043660A priority Critical patent/KR102299880B1/ko
Priority to US15/795,497 priority patent/US10340943B2/en
Priority to CN201711397152.XA priority patent/CN108694963B/zh
Publication of KR20180112501A publication Critical patent/KR20180112501A/ko
Application granted granted Critical
Publication of KR102299880B1 publication Critical patent/KR102299880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 실시 예들에 따른 데이터 변환 장치는, 입력 데이터를 수신하는 수신부 및 제어부를 포함할 수 있다. 상기 제어부는, 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하고, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력할 수 있다.

Description

데이터 변환 장치 및 방법{DATA CONVERSION APPARATUS AND METHOD}
본 발명은 메모리 시스템에 사용하기 위한 데이터 변환 장치 및 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치의 일 예는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 메모리 시스템에 사용하기 위한 데이터 변환 장치 및 방법을 제공하기 위한 것이다.
본 발명의 일 실시 예에 따르면, 데이터 변환 장치는, 입력 데이터를 수신하는 수신부 및 제어부를 포함할 수 있다. 상기 제어부는, 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하고, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력할 수 있다.
본 발명의 일 실시 예에 따르면, 데이터 변환 방법은, 입력 데이터를 수신하는 과정과, 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하는 과정과, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력하는 과정을 포함할 수 있다.
본 발명의 실시 예들은 PCM(Phase Change Memory), NAND 등과 같은 메모리 장치의 셀에 저장될 데이터의 비트 값에 따라 셀의 수명이 낮아질 가능성이 있는 경우, 해당 비트 값을 다른 비트 값으로 변경되도록 처리함으로써 셀의 내구성을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예들에 따른 데이터 변환 장치의 구성을 도시한 도면이다.
도 6은 본 발명의 실시 예들에 따른 데이터 변환 동작을 도시한 플로우차트이다.
도 7은 본 발명의 실시 예들에 따른 데이터 변환 동작의 흐름을 도시한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 데이터 변환 동작에 의한 출력 데이터의 구조를 도시한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 데이터 변환 동작의 예를 도시한 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 데이터 변환 동작에 의한 출력 데이터의 구조를 도시한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 데이터 변환 동작의 일 예를 도시한 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 데이터 변환 동작의 다른 예를 도시한 도면이다.
도 13은 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 입력 데이터 비트들과 인덱스 값 사이의 관계를 도시한 도면이다.
도 14는 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 출력 데이터에 포함되는 정보들을 도시한 도면이다.
도 15는 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 데이터 처리 흐름을 도시한 도면이다.
도 16은 본 발명의 실시 예들에 따른 데이터 역변환 장치에서의 데이터 처리 흐름을 도시한 도면이다.
도 17 내지 도 25는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면들이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 리드 동작을, 메모리 장치(150)와 수행하며, 아울러 메모리 장치(150)의 동작 상태, 다시 말해 메모리 장치(150)에서 커맨드 동작의 수행 완료 여부를 확인할 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
한편 전술한 바와 같이 메모리 시스템은 호스트로부터 수신되는 요청에 응답하여 메모리 장치에 대한 동작을 수행한다. 예를 들어, 메모리 시스템은 호스트로부터 수신되는 라이트 요청에 응답하여 호스트로부터 제공되는 데이터를 메모리 장치의 셀에 라이트(또는 저장)한다. PCM(Phase Change Memory), NAND 등과 같은 메모리 장치의 셀은 낮은 내구성(endurance)으로 인하여 셀의 수명이 낮다는 단점이 있다. 따라서 메모리 셀의 수명을 연장하고, 셀이 변경될 때 소모되는 전력을 줄일 수 있는 방안이 요구된다.
후술되는 본 발명의 실시 예들은 PCM, NAND 등과 같은 메모리 장치에 저장될 비트 값을 변환하는 방안을 제안한다. 예를 들어, 셀에 라이트되는 데이터의 비트 값이 "1"인 경우 셀의 수명이 낮아질 수 있으므로, 본 발명의 실시 예들은 셀에 라이트되는 데이터가 "0"에 가까운 값으로 변경되도록 처리하는 방안을 제안한다. 비록 후술되는 본 발명의 실시 예들에 따른 데이터 변환 방안은 PCM, NAND 등과 같은 메모리 장치에 적용되는 예를 전제로 하여 설명될 것이지만, 이에 제한되는 것이 아님에 유의하여야 한다.
도 5는 본 발명의 실시 예들에 따른 데이터 변환 장치(500)의 구성을 도시한 도면이다.
도 5를 참조하면, 데이터 변환 장치(500)는 수신부(510)와 제어부(520)를 포함할 수 있다. 이러한 데이터 변환 장치(500)가 도 1에 도시된 메모리 시스템(110)에 적용되는 경우, 수신부(510)와 제어부(520)는 도 1에 도시된 호스트 인터페이스(132)와 프로세서(134)일 수 있다.
수신부(510)는 입력 데이터를 수신할 수 있다. 제어부(520)는 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하고, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력할 수 있다.
제어부(520)는 입력 데이터에 포함되는 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 변환하고, 상기 변환 데이터를 포함하는 출력 데이터를 출력할 수 있다. 다양한 실시 예들에서, 상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값일 수 있으며, 설정된 비율은 15-20%일 수 있다.
본 발명의 일 실시 예에서, 출력 데이터는 플래그 정보와 변환 데이터를 포함할 수 있다. 상기 플래그 정보는 출력 데이터가 입력 데이터만을 포함하는지 여부를 나타내는 정보이다.
일 실시 예에 따르면, 제어부(520)는 입력 데이터에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블(525)를 포함할 수 있다. 예를 들어, 테이블(525)은 8 비트 값들에 대응하는 4 비트의 인덱스 값들을 저장할 수 있다. 제어부(520)는 상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 테이블(525)를 참조하여 입력 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력할 수 있다.
본 발명의 다른 실시 예에서, 제어부(520)는 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 제1 부분 데이터 및 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할할 수 있다. 예를 들어, 제어부(520)는 512 비트의 입력 데이터를 8비트의 복수의 부분 데이터들로 분할할 수 있다. 제어부(520)는 상기 제1 부분 데이터를 변환하고, 상기 변환 데이터와 상기 제2 부분 데이터를 포함하는 출력 데이터를 출력할 수 있다.
다른 실시 예에 따르면, 출력 데이터는 플래그 정보와, 변환 데이터와, 제2 부분 데이터와, 지시 정보를 포함할 수 있다. 상기 플래그 정보는 출력 데이터가 입력 데이터만을 포함하는지 여부를 나타낸다. 상기 지시 정보는 상기 제1 부분 데이터가 변환된 데이터이고 상기 제2 부분 데이터가 변환되지 않은 데이터임을 지시하는 정보이다. 상기 출력 데이터는 패딩(padding) 정보를 더 포함할 수 있다.
다른 실시 예에 따르면, 제어부(520)는 복수의 부분 데이터들 각각에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블(525)을 포함할 수 있다. 제어부(520)는 상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 상기 테이블(525)을 참조하여 해당하는 부분 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력할 수 있다.
다른 실시 예에 따르면, 상기 출력 데이터 내에서 상기 변환 데이터와, 상기 제2 부분 데이터와, 상기 지시 정보의 위치는 가변적으로 정해질 수 있다. 이러한 경우 상기 출력 데이터는 상기 위치를 나타내는 위치 정보를 더 포함할 수 있다. 예를 들어, 상기 출력 데이터 내에는 변환 데이터와 제2 부분 데이터가 제1 영역에 위치하고, 지시 정보가 제2 영역에 위치하고, 위치 정보가 제3 영역에 위치할 수 있다. 다른 예로, 상기 출력 데이터 내에는 지시 정보가 제1 영역에 위치하고, 변환 데이터와 제2 부분 데이터가 제2 영역에 위치하고, 위치 정보가 제3 영역에 위치할 수 있다.
도 6은 본 발명의 실시 예들에 따른 데이터 변환 동작을 도시한 플로우차트이다. 도 6에 도시된 플로우는 도 5에 도시된 데이터 변환 장치(500)의 수신부(510)와 제어부(520)에 의해 수행될 수 있다.
도 6을 참조하면, 데이터 변환 동작은 610단계 내지 640단계를 포함할 수 있다. 610단계에서 수신부(510)는 입력 데이터를 수신한다. 제어부(520)는 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하여 출력할 수 있다.
620단계에서 제어부(520)는 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는지 여부를 판단한다. 다양한 실시 예들에서, 상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값일 수 있으며, 설정된 비율은 15-20%일 수 있다. 상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우에는 630단계로 진행하고, 그렇지 않은 경우에는 640단계로 진행한다.
630단계에서 제어부(520)는 상기 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 변환한다. 640단계에서 제어부(520)는 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력한다.
본 발명의 일 실시 예에서, 출력 데이터는 플래그 정보와 변환 데이터를 포함할 수 있다. 상기 플래그 정보는 출력 데이터가 입력 데이터만을 포함하는지 여부를 나타내는 정보이다.
본 발명의 다른 실시 예에서, 제어부(520)는 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 제1 부분 데이터 및 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할할 수 있다.
다른 실시 예에 따르면, 출력 데이터는 플래그 정보와, 변환 데이터와, 제2 부분 데이터와, 지시 정보를 포함할 수 있다. 상기 플래그 정보는 출력 데이터가 입력 데이터만을 포함하는지 여부를 나타낸다. 상기 지시 정보는 상기 제1 부분 데이터가 변환된 데이터이고 상기 제2 부분 데이터가 변환되지 않은 데이터임을 지시하는 정보이다. 상기 출력 데이터는 패딩 정보를 더 포함할 수 있다.
도 7은 본 발명의 실시 예들에 따른 데이터 변환 동작의 흐름을 도시한 도면이다. 도 7에 도시된 흐름은 도 5에 도시된 데이터 변환 장치(500)에 의해 수행될 수 있다.
도 7을 참조하면, 입력 데이터(710)는 변환 동작의 수행(722)에 의해 변환된 후 출력 데이터(732)로서 출력되거나, 변환 동작의 미수행(724) 후 출력 데이터(734)로서 출력될 수 있다. 입력 데이터(710)는 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 선택적으로 변환될 수 있다. 예를 들어, 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우 변환 동작이 수행(722)될 수 있고, 그렇지 않은 경우에는 변환 동작이 미수행(724)될 수 있다.
다양한 실시 예들에서, 상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값일 수 있으며, 설정된 비율은 15-20%일 수 있다. 예를 들어, "1" 비트 값이 설정 비율 이상 포함된 입력 데이터(710)를 메모리 셀에 저장함에 따라 셀의 수명이 낮아질 가능성이 큰 경우, 입력 데이터(710)를 크기가 작은 출력 데이터(732)로서 변환함으로써 "1" 비트 값이 최소화도록 한다. 반면에, "1" 비트 값이 설정 비율 이상 포함되지 않은 입력 데이터(710)를 메모리 셀에 저장함에 따라 셀의 수명이 낮아질 가능성이 크지 않은 경우, 입력 데이터(710)를 그대로 출력 데이터(734)로서 출력한다.
도 8은 본 발명의 일 실시 예에 따른 데이터 변환 동작에 의한 출력 데이터의 구조를 도시한 도면이다. 도 8에 도시된 출력 데이터는 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)에 의해 생성될 수 있다.
도 8을 참조하면, 출력 데이터(710)는 플래그 정보(712)와 변환 데이터로서 인덱스 정보(714)를 포함할 수 있다. 상기 플래그 정보(712)는 출력 데이터(710)가 입력 데이터만을 포함하지 않음을 나타내는 정보이다. 출력 데이터(720)는 플래그 정보(722)와 최초 입력 데이터(724)를 포함할 수 있다. 상기 플래그 정보(722)는 출력 데이터(720)가 입력 데이터(724)만을 포함함을 나타내는 정보이다.
도 9는 본 발명의 일 실시 예에 따른 데이터 변환 동작의 예를 도시한 도면이다. 도 9에 도시된 흐름은 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)에 의해 수행될 수 있다.
도 9를 참조하면, 제어부(520)는 입력 데이터(910)에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 딕셔너리 테이블(dictionary table)(920)를 포함할 수 있다. 예를 들어, 테이블(920)은 16개의 8 비트 값들에 대응하는 16개의 인덱스 값들을 저장할 수 있다. 테이블(920)에 포함될 수 있는 인덱스 값들의 수는 입력 데이터(910)이 메모리 셀에 저장함에 따라 셀의 수명이 낮아질 가능성이 큰 경우를 고려하여 적절하게 설정될 수 있다. 제어부(520)는 테이블(920)을 참조하여 입력 데이터(910)에 포함되는 8 비트 값에 대응하는 4비트의 인덱스 값(930)을 변환 데이터로서 출력한다.
만약 입력 데이터 [7:0]가 "11111111"인 경우, 제어부(520)는 테이블(920)을 참조하여 인덱스 0에 해당하는 ?0000"을 출력한다. 만약 입력 데이터 [15:8]이 "01111111"인 경우, 제어부(520)는 테이블(920)을 참조하여 인덱스 15에 해당하는 "1111"을 출력한다.
다양한 실시 예에서, 테이블(920)에 저장되는 정보는 업데이트되도록 설정 가능하다. 예를 들어, 데이터 변환 장치가 메모리 시스템에 적용되는 경우 처리되는 입력 데이터의 비트 수 및 인덱스 값의 비트 수에 따라서 적절한 형태로 구현이 가능하다. 예를 들어, 입력 데이터는 16비트일 수 있으며, 인덱스 값은 8비트일 수 있다. 다른 예로, 예를 들어, 입력 데이터는 32비트일 수 있으며, 인덱스 값은 16비트일 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 데이터 변환 동작에 의한 출력 데이터의 구조를 도시한 도면이다. 도 10에 도시된 출력 데이터는 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)에 의해 생성될 수 있다.
도 10을 참조하면, 출력 데이터(1010)는 플래그 정보(F)와 최초 입력 데이터(original data)를 포함할 수 있다. 상기 플래그 정보(F)는 출력 데이터(1010)가 입력 데이터만을 포함함을 나타낸다.
출력 데이터(1020, 1025, 1030, 1035)는 플래그 정보(F)와, 변환 데이터로서의 인덱스(INDEX), 제2 부분 데이터(DATA)와, 지시 정보(IND)를 포함할 수 있다. 상기 플래그 정보(F)는 출력 데이터가 입력 데이터만을 포함하지 않음을 나타낸다. 입력 데이터가 제1 부분 데이터 및 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할되는 경우, 상기 지시 정보(IND)는 상기 제1 부분 데이터가 변환된 데이터이고 상기 제2 부분 데이터가 변환되지 않은 데이터임을 지시한다. 상기 출력 데이터(1020, 1025, 1030, 1035)는 패딩 정보(PAD)를 더 포함할 수 있다.
상기 출력 데이터(1020, 1025, 1030, 1035) 내에서 변환 데이터(INDEX)와, 제2 부분 데이터(DATA)와, 지시 정보(IND)의 위치는 가변적으로 정해질 수 있다. 출력 데이터(1020, 1025)는 입력 데이터가 모두 인덱스 값으로 변환됨에 따라 변환 데이터로서 인덱스를 포함하는 경우에 해당한다. 반면에 출력 데이터(1025, 1035)는 입력 데이터 중 일부 부분 데이터가 인덱스 값으로 변환됨에 따라 일부 부분 데이터로서 인덱스를 포함하는 경우에 해당한다.
예를 들어, 출력 데이터(1020) 내에는 플래그 정보(F)가 제일 먼저 위치하고, 패딩 정보(PAD)가 다음 영역에 위치하고, 변환 데이터(INDEX)가 그 다음 영역에 위치하고, 지시 정보(IND)가 그 다음 영역에 위치할 수 있다. 출력 데이터(1030) 내에는 플래그 정보(F)가 제일 먼저 위치하고, 패딩 정보(PAD)가 다음 영역에 위치하고, 변환 데이터(INDEX)와 제2 부분 데이터(DATA)가 다음 영역에 위치하고, 지시 정보(IND)가 그 다음 영역에 위치할 수 있다. 출력 데이터(1025) 내에는 플래그 정보(F)가 제일 먼저 위치하고, 지시 정보(IND)가 다음 영역에 위치하고, 패딩 정보(PAD)가 그 다음 영역에 위치하고, 변환 데이터(INDEX)가 그 다음 영역에 위치할 수 있다. 출력 데이터(1035) 내에는 플래그 정보(F)가 제일 먼저 위치하고, 지시 정보(IND)가 다음 영역에 위치하고, 패딩 정보(PAD)가 그 다음 영역에 위치하고, 변환 데이터(INDEX)와 제2 부분 데이터(DATA)가 그 다음 영역에 위치할 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 데이터 변환 동작의 일 예를 도시한 도면이다. 도 11에 도시된 데이터 변환 동작은 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)가 512비트의 입력 데이터를 선택적으로 변환하여 출력 데이터를 출력하는 경우에 해당한다.
도 11을 참조하면, 출력 데이터(1110)는 플래그 정보(F)와 512비트 폭의 데이터를 포함할 수 있다. 출력 데이터(1120, 1130)는 입력 데이터가 변환되어 출력되는 경우에 해당한다. 출력 데이터(1120)는 입력 데이터가 모두 인덱스 값으로 변환됨에 따라 변환 데이터로서 인덱스를 포함한다. 반면에 출력 데이터(1130)는 입력 데이터 중 일부 부분 데이터가 인덱스 값으로 변환됨에 따라 일부 부분 데이터로서 인덱스를 포함하고, 다른 부분 데이터를 그대로 포함한다.
출력 데이터(1140)는 입력 데이터를 그대로 포함하는 경우에 해당한다. 출력 데이터(1140)의 제1 영역에는 ?0" 비트 값의 플래그 정보가 포함되고, 제2 영역에는 512비트의 최초 입력 데이터(original data)가 포함된다. ?0" 비트 값의 플래그 정보는 출력 데이터(1140)가 변환 데이터를 포함하지 않고 입력 데이터만을 포함함을 나타낸다.
출력 데이터(1120)는 제1 영역 내지 제4 영역을 포함할 수 있다. 제1 영역에는 "1" 비트 값의 플래그 정보가 포함될 수 있다 제2 영역에는 패딩 정보로서의 돈 케어 비트들(don't care bits)이 포함될 수 있다. 제3 영역에는 변환 데이터로서의 인덱스들(INDEX)이 포함될 수 있다. 제4 영역에는 지시 정보(IND)가 포함될 수 있다.
"1" 비트 값의 플래그 정보는 출력 데이터가 입력 데이터만을 포함하지 않음을 나타낸다. 인덱스들은 512비트의 입력 데이터가 복수(예; 64)의 8비트의 부분 데이터들로 분할되고, 각 부분 데이터들이 4비트의 인덱스 값으로 변환된 결과에 따른 데이터이다. 즉, 제1 부분 데이터는 index0으로 변환될 수 있고, 제2 부분 데이터는 index1로 변환될 수 있고, 제3 부분 데이터는 index2로 변환될 수 있고, 제63 부분 데이터는 index62로 변환될 수 있고, 제64 부분 데이터는 index63으로 변환될 수 있다. 이에 따라 512비트의 입력 데이터는 이 보다 크기가 작은 256비트(=4비트*64)의 인덱스들로 변환될 수 있다.
지시 정보는 복수의 부분 데이터들에 대응하는 비트들을 포함하며, 복수의 부분 데이터들 각각이 변환되었는지 변환되지 않았는지를 지시한다. 예를 들어, ?0" 비트 값은 해당하는 부분 데이터가 인덱스로 변환되었음을 나타내고, "1" 비트 값은 해당하는 부분 데이터가 인덱스로 변환되지 않았음을 나타낸다. 여기서는 64개의 부분 데이터들이 모두 인덱스 값으로 변환되었으므로, 지시 정보는 ?0" 값을 가지는 64개의 비트들을 포함한다.
출력 데이터(1120)의 제5 영역에는 위치 정보(Loc.)가 더 포함될 수 있다. 만약 지시 정보가 고정적으로 위치하고, 이에 포함되는 ?0" 비트 값들이 많다면, 셀 내구성 측면에서 유리하지 않을 수 있다. 이를 해소하기 위해서는 지시 정보가 저장되는 위치를 가변시키는 것이 유리할 수 있다. 상기 위치 정보는 1비트로서 출력 데이터(1120) 내에서 지시 정보가 포함되는 영역을 나타낼 수 있다. 예를 들어, ?0" 비트 값을 가지는 위치 정보는 출력 데이터(1120)의 LSB(least significant bit)에 지시 정보가 위치함을 나타낸다. 즉, 상기 위치 정보는 출력 데이터(1120)의 초기 영역으로부터 플래그 정보, 패딩 정보, 인덱스들(INDEX), 지시 정보(IND)가 순차적으로 위치함을 나타낸다.
위와 같이 출력 데이터(1120)의 각 영역에 포함되는 비트 값들이 정해지게 되면, 제2 영역에 포함되는 돈 케어 비트들(don't care bits)의 수도 정해질 수 있다. 예를 들어, 출력 데이터(1120)의 제2 영역에는 191 비트들이 포함될 수 있다.
출력 데이터(1130)는 제1 영역 내지 제4 영역을 포함할 수 있다. 제1 영역에는 "1" 비트 값의 플래그 정보가 포함될 수 있다. 제2 영역에는 패딩 정보로서의 돈 케어 비트들(don't care bits)이 포함될 수 있다. 입력 데이터가 제1 부분 데이터와 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할되는 경우, 제3 영역에는 제1 부분 데이터에 대한 변환 데이터로서의 인덱스와 제2 부분 데이터가 포함될 수 있다. 제4 영역에는 지시 정보(IND)가 포함될 수 있다.
"1" 비트 값의 플래그 정보는 출력 데이터가 입력 데이터만을 포함하지 않음을 나타낸다. 제3 영역에 포함되는 인덱스들은 512비트의 입력 데이터가 복수(예; 64)의 8비트의 부분 데이터들로 분할되고, 분할된 부분 데이터들 중 일부 부분 데이터들이 4비트의 인덱스 값으로 변환된 결과에 따른 데이터이다. 제3 영역에 포함되는 데이터들은 512비트의 입력 데이터가 복수(예; 64)의 8비트의 부분 데이터들로 분할되고, 분할된 부분 데이터들 중 일부 부분 데이터들이 그대로 포함된 경우에 해당한다. 즉, 제1 부분 데이터는 index0으로 변환될 수 있고, 제2 부분 데이터는 Data[15:8]로서 그대로 포함될 수 있고, 제3 부분 데이터는 index2으로 변환될 수 있고, 제63 부분 데이터는 Data[503:496]로서 그대로 포함될 수 있고, 제64 부분 데이터는 index63으로 변환될 수 있다. 이에 따라 512비트의 입력 데이터는 이 보다 크기가 작은 444비트(=8비트*47+4비트*17)의 인덱스들로 변환될 수 있다.
지시 정보는 복수의 부분 데이터들에 대응하는 비트들을 포함하며, 복수의 부분 데이터들 각각이 변환되었는지 변환되지 않았는지를 지시한다. 예를 들어, ?0" 비트 값은 해당하는 부분 데이터가 인덱스로 변환되었음을 나타내고, "1" 비트 값은 해당하는 부분 데이터가 인덱스로 변환되지 않았음을 나타낸다. 여기서는 64개의 부분 데이터들 중 일부(예; 17) 부분 데이터들이 인덱스 값으로 변환되었으므로, 지시 정보는 ?0" 값을 가지는 17개의 비트들과 "1" 값을 가지는 47개의 비트들과 포함한다.
출력 데이터(1130)의 제5 영역에는 위치 정보(Loc.)가 더 포함될 수 있다. 만약 지시 정보가 고정적으로 위치하고, 이에 포함되는 ?0" 비트 값들이 많다면, 셀 내구성 측면에서 유리하지 않을 수 있다. 이를 해소하기 위해서는 지시 정보가 저장되는 위치를 가변시키는 것이 유리할 수 있다. 상기 위치 정보는 출력 데이터(1130) 내에서 지시 정보가 포함되는 영역을 나타낼 수 있다. 예를 들어, ?0" 비트 값을 가지는 위치 정보는 출력 데이터(1130)의 LSB(Least Significant Bit)에 지시 정보가 위치함을 나타낸다. 즉, 상기 위치 정보는 출력 데이터(1130)의 초기 영역으로부터 플래그 정보, 패딩 정보, 인덱스들(INDEX), 지시 정보(IND)가 순차적으로 위치함을 나타낸다.
위와 같이 출력 데이터(1130)의 각 영역에 포함되는 비트 값들이 정해지게 되면, 제2 영역에 포함되는 돈 케어 비트들(don't care bits)의 수도 정해질 수 있다. 예를 들어, 출력 데이터(1130)의 제2 영역에는 3 비트들이 포함될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 데이터 변환 동작의 다른 예를 도시한 도면이다. 도 12에 도시된 데이터 변환 동작은 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)가 512비트의 입력 데이터를 선택적으로 변환하여 출력 데이터를 출력하는 경우에 해당한다.
도 12를 참조하면, 출력 데이터(1210)는 플래그 정보(F)와 512비트 폭의 데이터를 포함할 수 있다. 출력 데이터(1220, 1230)는 입력 데이터가 변환되어 출력되는 경우에 해당한다. 출력 데이터(1220)는 입력 데이터가 모두 인덱스 값으로 변환됨에 따라 변환 데이터로서 인덱스를 포함한다. 반면에 출력 데이터(1230)는 입력 데이터 중 일부 부분 데이터가 인덱스 값으로 변환됨에 따라 일부 부분 데이터로서 인덱스를 포함하고, 다른 부분 데이터를 그대로 포함한다.
출력 데이터(1220)와 출력 데이터(1230)는 각각 도 11에 도시된 출력 데이터(1120)와 출력 데이터(1130)에 포함되는 정보와 동일한 정보를 포함한다. 따라서 정보의 구체적인 설명은 생략하기로 한다. 다만, 지시 정보가 저장되는 위치의 측면에서 서로 차이가 있다. 즉, 도 11에 도시된 출력 데이터(1120)와 출력 데이터(1130)에 포함되는 지시 정보는 해당 출력 데이터의 LSB(least significant bit)에 위치한다. 반면에, 도 12에 도시된 출력 데이터(1220)와 출력 데이터(1230)에 포함되는 지시 정보는 해당 출력 데이터의 MSB(Most Significant Bit)에 위치한다. 이와 같이 지시 정보의 저장 위치를 가변하는 것은 앞서서 언급한 바와 같이 고정적인 위치에 ?0" 비트 값들이 많을 수 있는 지시 정보를 고정적인 위치에 포함시킴에 따라 저하될 수 있는 셀 내구성을 개선하기 위한 것이다.
출력 데이터(1220, 1230)의 제5 영역에는 위치 정보(Loc.)가 더 포함될 수 있다. 예를 들어, "1" 비트 값을 가지는 위치 정보는 출력 데이터(1220, 1230)의 MSB에 지시 정보가 위치함을 나타낸다. 상기 위치 정보는 출력 데이터(1220)의 초기 영역으로부터 플래그 정보, 지시 정보(IND), 패딩 정보, 인덱스들(INDEX)이 순차적으로 위치함을 나타내고, 출력 데이터(1230)의 초기 영역으로부터 플래그 정보, 지시 정보(IND), 패딩 정보, 인덱스들(INDEX)/데이터가 순차적으로 위치함을 나타낸다.
도 13은 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 입력 데이터 비트들과 인덱스 값 사이의 관계를 도시한 도면이다.
도 13을 참조하면, 도 5에 도시된 제어부(520)에 수신되는 입력 데이터의 비트들에 대응하여 테이블(525)에 포함되는 인덱스 값들의 비트 수가 결정될 수 있다. 만약 입력 데이터가 8비트인 경우, 변환 데이터에 해당하는 인덱스 값들의 비트 수는 4비트로 결정될 수 있다. 만약 입력 데이터가 16비트인 경우, 변환 데이터에 해당하는 인덱스 값들의 비트 수는 8비트로 결정될 수 있다. 만약 입력 데이터가 32비트인 경우, 변환 데이터에 해당하는 인덱스 값들의 비트 수는 16비트로 결정될 수 있다.
도 14는 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 출력 데이터에 포함되는 정보들을 도시한 도면이다.
도 14를 참조하면, 도 11 및 도 12에서 설명한 바와 같이 출력 데이터에는 인덱스(Index)/데이터(Data), 지시 정보(IND), 위치 정보(Loc)와 같은 정보들이 포함될 수 있다.
입력 데이터가 복수의 부분 데이터들로 분할된 후 선택적으로 변환되어 출력되는 경우, 출력 데이터에 포함되는 지시 정보와 위치 정보의 비트 수는 고정적으로 정해질 수 있다. 예를 들어, 512비트 입력 데이터가 64개의 8비트 부분 데이터들로 분할되고, 8비트의 부분 데이터에 대응하는 인덱스 값이 4비트인 경우(1410), 지시 정보는 64비트로 정해지고, 위치 정보는 1비트로 정해질 수 있다. 다른 예로, 512비트 입력 데이터가 32개의 16비트 부분 데이터들로 분할되고, 16비트의 부분 데이터에 대응하는 인덱스 값이 8비트인 경우(1420), 지시 정보는 32비트로 정해지고, 위치 정보는 1비트로 정해질 수 있다. 다른 예로, 512비트 입력 데이터가 16개의 32비트 부분 데이터들로 분할되고, 32비트의 부분 데이터에 대응하는 인덱스 값이 16비트인 경우(1430), 지시 정보는 16비트로 정해지고, 위치 정보는 1비트로 정해질 수 있다.
반면에, 출력 데이터에 포함되는 인덱스(Index)와 데이터(Data)의 수는 부분 데이터들에 포함되는 특정 비트(예;"1" 비트)의 분포에 따라 질 수 있다. 출력 데이터에 부분 데이터가 포함되지 않는 경우, 즉 모든 부분 데이터들이 변환된 경우, 출력 데이터에 포함되는 부분 데이터들에 대한 인덱스 수는 최대일 것이다. 예를 들어, (1410)경우, 출력 데이터에는 64개의 4비트 인덱스, 즉 256비트의 인덱스 값들이 포함될 수 있다. 다른 예로, (1420)경우, 출력 데이터에는 32개의 8비트 인덱스, 즉 256비트의 인덱스 값들이 포함될 수 있다. 다른 예로, (1430)경우, 출력 데이터에는 16개의 16비트 인덱스, 즉 256비트의 인덱스 값들이 포함될 수 있다.
한편, 출력 데이터에 일부 부분 데이터에 대응하는 변환 데이터와, 변환되지 않은 오리지널 부분 데이터가 포함되는 경우, 즉 모든 부분 데이터들이 변환되지 않은 경우, 수식 X + Y = Z에 의해 정해진다. 여기서, Z는 입력 데이터로부터 분할된 부분 데이터의 개수이고, X는 출력 데이터에 포함되는 일부 부분 데이터들에 대한 인덱스의 개수이고, Y는 변환되지 않은 오리지널 부분 데이터의 개수이다.
(1410)경우, X + Y = 64, 4X + 8Y = 512 - 64 - 1의 관계가 성립한다. 여기서 64는 512비트의 입력 데이터로부터 분할된 부분 데이터의 개수를 나타내고, 4는 인덱스의 비트 수를 나타내고, 8은 오리지널 부분 데이터의 비트 수를 나타내고, 512는 데이터의 폭을 나타내고, 64는 지시 정보의 비트 수를 나타내고, 1은 위치 정보의 비트 수를 나타낸다. 위 식들을 만족하는 인덱스의 최소 개수 X = 17이고, 오리지널 부분 데이터의 개수 Y = 47이다. 이러한 경우 인덱스와 오리지널 부분 데이터의 비트 수는 444비트가 된다.
(1420)경우, X + Y = 32, 8X + 4Y = 512 - 32 - 1의 관계가 성립한다. 여기서 1번째 32는 512비트의 입력 데이터로부터 분할된 부분 데이터의 개수를 나타내고, 8은 인덱스의 비트 수를 나타내고, 4는 오리지널 부분 데이터의 비트 수를 나타내고, 512는 데이터의 폭을 나타내고, 2번째 32는 지시 정보의 비트 수를 나타내고, 1은 위치 정보의 비트 수를 나타낸다. 위 식들을 만족하는 인덱스의 최소 개수 X = 9이고, 오리지널 부분 데이터의 개수 Y = 23이다. 이러한 경우 인덱스와 오리지널 부분 데이터의 비트 수는 440비트가 된다.
(1430)경우, X + Y = 16, 16X + 32Y = 512 - 16 - 1의 관계가 성립한다. 여기서 1번째 16은 512비트의 입력 데이터로부터 분할된 부분 데이터의 개수를 나타내고, 2번째 16은 인덱스의 비트 수를 나타내고, 32는 오리지널 부분 데이터의 비트 수를 나타내고, 512는 데이터의 폭을 나타내고, 3번째 16은 지시 정보의 비트 수를 나타내고, 1은 위치 정보의 비트 수를 나타낸다. 위 식들을 만족하는 인덱스의 최소 개수 X = 5이고, 오리지널 부분 데이터의 개수 Y = 11이다. 이러한 경우 인덱스와 오리지널 부분 데이터의 비트 수는 432비트가 된다.
도 15는 본 발명의 실시 예들에 따른 데이터 변환 장치에서의 데이터 처리 흐름을 도시한 도면이다. 이러한 데이터 처리 흐름은 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)가 512비트의 입력 데이터를 선택적으로 변환하여 출력 데이터를 출력하는 경우에 해당한다.
도 15를 참조하면, 1510에서 제어부(520)는 입력 데이터를 수신한다. 제어부(520)는 상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하여 출력할 수 있다. 다양한 실시 예에서, 제어부(520)는 입력 데이터를 복수의 부분 데이터들로 분할하고 각 부분 데이터에 포함되는 "1" 비트 값의 분포에 기초하여 각 부분 데이터를 변환하거나, 변환하지 않고 그대로 출력할 수 있다. 1520 및 1530은 부분 데이터의 변환 동작에 해당하며, 1540, 1545 및 1550은 부분 데이터를 그대로 출력하는 동작에 해당한다.
1520은 1521 내지 1526을 포함한다. 1521 내지 1523에서 제어부(520)는 부분 데이터를 인덱스 값으로 변환한다. 예를 들어, 제어부(520)는 1522에서 딕셔너리 테이블을 참조하여 8비트의 부분 데이터를 4비트의 인덱스 값으로 변환하고, 1523에서 변환된 테이블 인덱스를 출력한다. 제어부(520)는 1524에서 출력 데이터의 위치 정보 영역에 해당 비트를 라이트하고, 1525에서 출력 데이터의 지시 정보 영역에 해당 비트를 업데이트하고, 1526에서 출력 데이터의 인덱스/데이터 영역에 해당 값을 라이트한다. 이와 같이 출력 데이터에 해당 정보를 포함시키는 동작은 전술한 도 11 내지 도 12에서 설명한 바와 같이 수행될 수 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
1530에서 제어부(520)는 출력 데이터의 플래그 정보 영역에 해당 비트를 "1"로 설정하고, 결과적으로 변환된 데이터를 포함하는 출력 데이터를 생성한다.
1540, 1545 및 1550에서 제어부(520)는 부분 데이터를 그대로 포함하는 출력 데이터를 생성한다. 이러한 동작은 부분 데이터에 대응하는 인덱스 값이 딕셔너리 테이블에 존재하지 않는 경우에 수행된다.
도 16은 본 발명의 실시 예들에 따른 데이터 역변환 장치에서의 데이터 처리 흐름을 도시한 도면이다. 이러한 데이터 처리 흐름은 도 5에 도시된 데이터 변환 장치(500)의 제어부(520)가 데이터를 역변환하여 원래의 데이터를 복원하는 경우에 해당한다. 역변환 대상 데이터는 도 15에 도시된 바와 같은 흐름에 따라 처리된 데이터일 수 있다.
도 16을 참조하면, 1610에서 제어부(520)는 역변환 대상 데이터를 확인한다. 만약 대상 데이터에 포함된 플래그 정보가 "1" 비트 값을 가지는 경우, 도 16에 도시된 바와 같은 역변환 동작(1620)이 수행된다. 반면에, 대상 데이터에 포함된 플래그 정보가 ?0" 비트 값을 가지는 경우, 역변환 동작(1620)이 수행될 필요가 없이 대상 데이터를 그대로 처리하면 된다.
플래그 정보가 "1" 비트 값을 가지는 것으로 판단된 경우, 제어부(520)는 1610에서 위치 정보(Loc)를 확인하고, 1620에서 지시 정보(IND)의 비트를 확인한다. 확인된 지시 정보(IND)의 비트 값에 기초하여, 제어부(520)는 대상 데이터를 역변환하거나 역변환하지 않고 원래의 데이터를 복원할 수 있다.
만약 1622에서 지시 정보(IND)의 비트 값이 ?0"인 것으로 판단되는 경우, 1623 내지 1625에서 제어부(520)는 대상 데이터에 해당하는 디코딩 데이터를 복원한다. 예를 들어, 제어부(520)는 1624에서 딕셔너리 테이블을 확인하여 4비트 대상 데이터에 해당하는 8비트 데이터를 출력한다.
만약 1622에서 지시 정보(IND)의 비트 값이 "1"인 것으로 판단되는 경우, 1630 내지 1635에서 제어부(520)는 대상 데이터를 역변환 과정없이 그대로 복원한다. 예를 들어, 제어부(520)는 8비트 대상 데이터를 그대로 출력한다.
1640에서 제어부(520)는 1610 내지 1625의 동작들 또는 1610 내지 1635의 동작들을 수행함으로써 얻어지는 결과들을 취합함으로써 대상 데이터를 원래의 데이터를 복원할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 18을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 18에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 19는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 19를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, - CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 12에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 20은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 20을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 21 내지 도 24는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 21 내지 도 24는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 21 내지 도 24를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 18 내지 도 20에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 21에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 22에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 23에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 24에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 25는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 25는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 25를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 20 내지 도 25에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 입력 데이터를 수신하는 수신부; 및
    상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하고, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력하는 제어부를 포함하고,
    상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값을 포함하고,
    상기 제어부는,
    상기 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 변환하고, 상기 변환 데이터를 포함하는 상기 출력 데이터를 출력하며,
    상기 출력 데이터는,
    상기 출력 데이터가 상기 입력 데이터만을 포함하는지 여부를 나타내는 플래그 정보와, 상기 변환 데이터를 포함하고,
    상기 입력 데이터에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블을 더 포함하며,
    상기 제어부는,
    상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 상기 테이블을 참조하여 상기 입력 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력하는 데이터 변환 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 입력 데이터를 수신하는 수신부; 및
    상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하고, 상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력하는 제어부를 포함하고,
    상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값을 포함하고,
    상기 제어부는,
    상기 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 제1 부분 데이터 및 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할하고,
    상기 제1 부분 데이터를 변환하고,
    상기 변환 데이터와, 상기 제2 부분 데이터를 포함하는 상기 출력 데이터를 출력하는 데이터 변환 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 5에 있어서, 상기 출력 데이터는,
    상기 출력 데이터가 상기 입력 데이터만을 포함하는지 여부를 나타내는 플래그 정보와,
    상기 변환 데이터와,
    상기 제2 부분 데이터와,
    상기 제1 부분 데이터가 변환된 데이터이고 상기 제2 부분 데이터가 변환되지 않은 데이터임을 지시하는 지시 정보를 포함하는 데이터 변환 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 6에 있어서, 상기 복수의 부분 데이터들 각각에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블을 더 포함하고,
    상기 제어부는,
    상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 상기 테이블을 참조하여 해당하는 부분 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력하는 데이터 변환 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 6에 있어서, 상기 출력 데이터는, 패딩 정보를 더 포함하는 데이터 변환 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 6에 있어서, 상기 출력 데이터 내에서 상기 변환 데이터와, 상기 제2 부분 데이터와, 상기 지시 정보의 위치는 가변적으로 정해지며,
    상기 출력 데이터는, 상기 위치를 나타내는 위치 정보를 더 포함하는 데이터 변환 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 9에 있어서, 상기 출력 데이터에는,
    상기 변환 데이터와 상기 제2 부분 데이터가 제1 영역에 위치하고, 상기 지시 정보가 제2 영역에 위치하고, 상기 위치 정보가 제3 영역에 위치하거나,
    상기 지시 정보가 제1 영역에 위치하고, 상기 변환 데이터와 상기 제2 부분 데이터가 제2 영역에 위치하거나, 상기 위치 정보가 제3 영역에 위치하는 데이터 변환 장치.
  11. 입력 데이터를 수신하는 과정;
    상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하는 과정; 및
    상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력하는 과정을 포함하고,
    상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값을 포함하고,
    상기 변환하는 과정은,
    상기 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 변환하는 과정을 포함하며,
    상기 출력 데이터는,
    상기 출력 데이터가 상기 입력 데이터만을 포함하는지 여부를 나타내는 플래그 정보와, 상기 변환 데이터를 포함하고,
    상기 변환하는 과정은,
    상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 상기 입력 데이터에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블을 참조하여 상기 입력 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력하는 데이터 변환 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 입력 데이터를 수신하는 과정;
    상기 입력 데이터에 포함되는 미리 설정된 비트 값의 분포에 기초하여 상기 입력 데이터를 선택적으로 변환하는 과정; 및
    상기 입력 데이터보다 크기가 작은 상기 변환 데이터와 상기 입력 데이터중의 어느 한 데이터를 출력 데이터로서 출력하는 과정을 포함하고,
    상기 설정된 비트 값은 로직 "1" 레벨을 가지는 비트 값을 포함하고,
    상기 변환하는 과정은,
    상기 입력 데이터에 포함되는 상기 설정된 비트 값의 분포가 미리 설정된 비율을 초과하는 경우, 상기 입력 데이터를 제1 부분 데이터 및 제2 부분 데이터를 포함하는 복수의 부분 데이터들로 분할하고, 상기 제1 부분 데이터를 변환하는 과정을 포함하고,
    상기 출력하는 과정은,
    상기 변환 데이터와, 상기 제2 부분 데이터를 포함하는 상기 출력 데이터를 출력하는 과정을 포함하는 데이터 변환 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 15에 있어서, 상기 출력 데이터는,
    상기 출력 데이터가 상기 입력 데이터만을 포함하는지 여부를 나타내는 플래그 정보와,
    상기 변환 데이터와,
    상기 제2 부분 데이터와,
    상기 제1 부분 데이터가 변환된 데이터이고 상기 제2 부분 데이터가 변환되지 않은 데이터임을 지시하는 지시 정보를 포함하는 데이터 변환 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 16에 있어서, 상기 변환하는 과정은,
    상기 설정된 비트 값의 분포가 상기 설정된 비율을 초과하는 경우, 상기 복수의 부분 데이터들 각각에 포함되는 일련의 비트 값들에 대응하는 인덱스 값들을 저장하고 있는 테이블을 참조하여 해당하는 부분 데이터에 포함되는 비트 값에 대응하는 인덱스 값을 상기 변환 데이터로서 출력하는 과정을 포함하는 데이터 변환 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 16에 있어서, 상기 출력 데이터는, 패딩 정보를 더 포함하는 데이터 변환 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 16에 있어서, 상기 출력 데이터 내에서 상기 변환 데이터와, 상기 제2 부분 데이터와, 상기 지시 정보의 위치는 가변적으로 정해지며,
    상기 출력 데이터는, 상기 위치를 나타내는 위치 정보를 더 포함하는 데이터 변환 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 19에 있어서, 상기 출력 데이터에는,
    상기 변환 데이터와 상기 제2 부분 데이터가 제1 영역에 위치하고, 상기 지시 정보가 제2 영역에 위치하고, 상기 위치 정보가 제3 영역에 위치하거나,
    상기 지시 정보가 제1 영역에 위치하고, 상기 변환 데이터와 상기 제2 부분 데이터가 제2 영역에 위치하거나, 상기 위치 정보가 제3 영역에 위치하는 데이터 변환 방법.
KR1020170043660A 2017-04-04 2017-04-04 데이터 변환 장치 및 방법 KR102299880B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170043660A KR102299880B1 (ko) 2017-04-04 2017-04-04 데이터 변환 장치 및 방법
US15/795,497 US10340943B2 (en) 2017-04-04 2017-10-27 Data conversion apparatus and method
CN201711397152.XA CN108694963B (zh) 2017-04-04 2017-12-21 数据转换设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170043660A KR102299880B1 (ko) 2017-04-04 2017-04-04 데이터 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20180112501A KR20180112501A (ko) 2018-10-12
KR102299880B1 true KR102299880B1 (ko) 2021-09-09

Family

ID=63670058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170043660A KR102299880B1 (ko) 2017-04-04 2017-04-04 데이터 변환 장치 및 방법

Country Status (3)

Country Link
US (1) US10340943B2 (ko)
KR (1) KR102299880B1 (ko)
CN (1) CN108694963B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112232469A (zh) * 2020-09-29 2021-01-15 深圳宏芯宇电子股份有限公司 存储卡及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238050A (ja) 2000-12-08 2002-08-23 Matsushita Electric Ind Co Ltd データ変換装置、データ符号化装置、及びデータ記録装置
US20070064461A1 (en) 2003-11-15 2007-03-22 Varadarajan Srinivasan Low power content addressable memory
US20090313521A1 (en) 2008-06-11 2009-12-17 Micron Technology, Inc. Data bus inversion usable in a memory system
US20150128009A1 (en) * 2010-12-08 2015-05-07 Kabushiki Kaisha Toshiba Memory system and memory controller
US20150220457A1 (en) 2013-02-28 2015-08-06 Panasonic Intellectual Property Management Co., Ltd. Cryptographic processing device
US20160293231A1 (en) * 2013-03-15 2016-10-06 Gsi Technology, Inc. Systems and Methods Involving Data Bus Inversion Memory Circuitry, Configuration and/or Operation Including Data Signals Grouped Into 10 Bits and/or Other Features

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266596A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd フラッシュメモリファイル記憶装置および情報処理装置
EP1496519B1 (en) * 1998-01-21 2006-08-23 Sony Corporation Encoding method and memory apparatus
JP3757884B2 (ja) * 2001-11-08 2006-03-22 セイコーエプソン株式会社 データ変換方法、データ変換回路及びデータ変換プログラム
JP2004280752A (ja) * 2003-03-19 2004-10-07 Sony Corp データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
JP2005100527A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
KR101736251B1 (ko) 2010-03-04 2017-05-17 삼성전자주식회사 메모리 시스템
JP2011216962A (ja) * 2010-03-31 2011-10-27 Sony Corp 伝送装置、伝送方法、及びプログラム
US9148172B2 (en) * 2012-06-22 2015-09-29 Micron Technology, Inc. Data compression and management
CN103176752A (zh) * 2012-07-02 2013-06-26 晶天电子（深圳）有限公司 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器
US8812934B2 (en) 2012-12-12 2014-08-19 HGST Netherlands B.V. Techniques for storing bits in memory cells having stuck-at faults
WO2015030848A1 (en) * 2013-08-31 2015-03-05 Empire Technology Development Llc Content-addressable memory device
US9007241B2 (en) * 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes
KR102320864B1 (ko) * 2015-03-24 2021-11-03 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238050A (ja) 2000-12-08 2002-08-23 Matsushita Electric Ind Co Ltd データ変換装置、データ符号化装置、及びデータ記録装置
US20070064461A1 (en) 2003-11-15 2007-03-22 Varadarajan Srinivasan Low power content addressable memory
US20090313521A1 (en) 2008-06-11 2009-12-17 Micron Technology, Inc. Data bus inversion usable in a memory system
US20150128009A1 (en) * 2010-12-08 2015-05-07 Kabushiki Kaisha Toshiba Memory system and memory controller
US20150220457A1 (en) 2013-02-28 2015-08-06 Panasonic Intellectual Property Management Co., Ltd. Cryptographic processing device
US20160293231A1 (en) * 2013-03-15 2016-10-06 Gsi Technology, Inc. Systems and Methods Involving Data Bus Inversion Memory Circuitry, Configuration and/or Operation Including Data Signals Grouped Into 10 Bits and/or Other Features

Also Published As

Publication number Publication date
US20180287628A1 (en) 2018-10-04
CN108694963B (zh) 2022-04-12
CN108694963A (zh) 2018-10-23
KR20180112501A (ko) 2018-10-12
US10340943B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
KR102529696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190123502A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180011376A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20200042242A1 (en) Controller and operation method thereof
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102475798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220086532A (ko) 메모리 시스템
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190133331A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102530262B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR102579824B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200015247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190102790A (ko) 컨트롤러 및 그 동작 방법과, 이를 포함하는 메모리 시스템
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right