KR102296954B1 - A test apparatus for dyes obtained from wafer singulation and a test method - Google Patents
A test apparatus for dyes obtained from wafer singulation and a test method Download PDFInfo
- Publication number
- KR102296954B1 KR102296954B1 KR1020190082841A KR20190082841A KR102296954B1 KR 102296954 B1 KR102296954 B1 KR 102296954B1 KR 1020190082841 A KR1020190082841 A KR 1020190082841A KR 20190082841 A KR20190082841 A KR 20190082841A KR 102296954 B1 KR102296954 B1 KR 102296954B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- unit
- board
- lead
- devices
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Abstract
본 발명은 반도체 디바이스를 테스트 하기 위한 테스트 장치 및 테스트 방법에 관한 것으로, 테스트 보드 상에 복수의 디바이스를 로딩하는 로딩부, 상기 테스트 보드와 상기 복수의 디바이스가 전기적으로 연결되도록 상기 테스트 보드 상에 리드부를 결합하는 리드 결합부, 상기 테스트 보드에 로딩된 복수의 디바이스에 대한 테스트를 수행하는 적어도 하나의 테스트부 및, 상기 리드 결합부에서 상기 리드부가 결합된 테스트 보드를 상기 적어도 하나의 테스트부로 이송하는 이송부를 포함하는 반도체 디바이스 테스트 장치 및 이를 이용한 테스트 방법을 제공한다.The present invention relates to a test apparatus and a test method for testing a semiconductor device, a loading unit for loading a plurality of devices on a test board, and a lead on the test board so that the test board and the plurality of devices are electrically connected A lead coupling unit for coupling the parts, at least one test unit for performing a test on a plurality of devices loaded on the test board, and transferring the test board to which the lead unit is coupled in the lead coupling unit to the at least one test unit A semiconductor device testing apparatus including a transfer unit and a test method using the same are provided.
Description
본 발명은 반도체 디바이스를 테스트 하기 위한 테스트 장치 및 테스트 방법에 관한 것으로, 보다 상세하게는 디바이스의 손상을 최소화하면서 테스트를 수행할 수 있는 테스트 장치 및 테스트 방법에 관한 것이다.The present invention relates to a test apparatus and a test method for testing a semiconductor device, and more particularly, to a test apparatus and a test method capable of performing a test while minimizing damage to the device.
최근, 반도체 디바이스 분야에서 요구되는 용량 및 속도가 증가함에 따라, 좁은 면적 안에 더 많은 용량의 메모리를 실장하고 이를 효율적으로 구동하기 위한 다양한 시도가 이루어지고 있다. 이와 더불어 반도체 디바이스의 집적도 향상을 위해, 입체적 구조를 갖는 반도체 디바이스가 연구 개발되고 있으며. 이 가운데에서도 TSV(Through Silicon Via) 방식을 적용한 반도체 디바이스가 주목받고 있다. 이러한 입체적 구조를 갖는 반도체 디바이스는 초고밀도 설계가 가능하고, TSV를 연결선 통로로 활용함으로써 회로 사이의 연결선 길이를 감소시킬 수 있어, 신호 속도 증가, 전력 소모량 감소 등 다양한 장점을 얻을 수 있다. Recently, as the capacity and speed required in the field of semiconductor devices increase, various attempts have been made to mount a memory having a larger capacity in a narrow area and efficiently drive the memory. In addition, in order to improve the degree of integration of the semiconductor device, a semiconductor device having a three-dimensional structure is being researched and developed. Among them, semiconductor devices using the TSV (Through Silicon Via) method are attracting attention. A semiconductor device having such a three-dimensional structure can be designed with high density, and the length of a connection line between circuits can be reduced by using a TSV as a connection line path, so that various advantages such as an increase in signal speed and a reduction in power consumption can be obtained.
이러한 반도체 디바이스는 패키징이 이루어지지 않은 싱귤레이션 다이(singlation die) 상태로 실장되어 이용되는 경우가 빈번하다. 다만, 종래의 테스트 장치는 테스트 수행시 디바이스를 직/간접적으로 가압하여 테스터와 컨택하는 방식이므로, 패키징이 이루어지지 않은 디바이스를 테스트하는 경우 디바이스에 손상이 발생할 수 밖에 없다. 또한, 테스트 중 손상을 피하기 위해 별도의 테스트를 수행하지 않는 경우, 결함이 있는 디바이스를 사전에 검출하지 않고 제작이 이루어짐에 따라 손실이 더 크게 증가하는 문제가 있어, 새로운 테스트 장치의 개발이 필요한 실정이다.Such a semiconductor device is frequently mounted and used in a singulation die state in which packaging is not performed. However, since the conventional test apparatus is a method of directly or indirectly pressurizing a device to contact a tester when performing a test, damage to the device is inevitable when testing a device that has not been packaged. In addition, if a separate test is not performed to avoid damage during the test, there is a problem in that the loss increases significantly as the defective device is manufactured without detecting the defective device in advance, so the development of a new test apparatus is required. am.
본 발명은 싱귤레이션 다이 상태의 디바이스를 테스트 하면서도, 테스트 과정에서 디바이스에 가해지는 충격을 최소화할 수 있는 테스트 장치 및 테스트 방법을 제공하기 위함이다.An object of the present invention is to provide a test apparatus and test method capable of minimizing an impact applied to a device during a test process while testing a device in a singulation die state.
상기한 목적을 달성하기 위해, 본 발명은, 테스트 보드 상에 복수의 디바이스를 로딩하는 로딩부, 상기 테스트 보드와 상기 복수의 디바이스가 전기적으로 연결되도록 상기 테스트 보드 상에 리드부를 결합하는 리드 결합부, 상기 테스트 보드에 로딩된 복수의 디바이스에 대한 테스트를 수행하는 적어도 하나의 테스트부 및, 상기 리드 결합부에서 상기 리드부가 결합된 테스트 보드를 상기 적어도 하나의 테스트부로 이송하는 이송부를 포함하는 반도체 디바이스 테스트 장치를 제공한다.In order to achieve the above object, the present invention provides a loading part for loading a plurality of devices on a test board, a lead coupling part for coupling a lead part on the test board so that the test board and the plurality of devices are electrically connected to each other. , at least one test unit for performing a test on a plurality of devices loaded on the test board, and a transfer unit for transferring the test board to which the lead unit is coupled in the lead coupling unit to the at least one test unit Test equipment is provided.
여기서, 상기 테스트부는 상기 테스트 보드가 인입되면 상기 테스트 보드 외면에 형성된 테스터 컨택과 전기적으로 연결되어 상기 복수의 디바이스를 테스트할 수 있다. Here, when the test board is inserted, the test unit may be electrically connected to a tester contact formed on an outer surface of the test board to test the plurality of devices.
한편, 상기한 테스트 장치는 테스트가 완료된 상기 테스트 보드의 리드부를 분리하는 리드 분리부 및 상기 리드가 분리된 테스트 보드로부터 상기 복수의 디바이스를 언로딩하는 언로딩부를 더 포함할 수 있다. 나아가, 상기 리드 분리부에서 분리된 리드를 이송하는 리드 이송부 및 상기 언로딩부에서 상기 복수의 디바이스가 언로딩 된 빈 테스트 보드를 이송하는 보드 이송부를 더 포함할 수 있다.Meanwhile, the test apparatus may further include a lead separating unit for separating the lead part of the test board from which the test is completed, and an unloading part for unloading the plurality of devices from the test board from which the lead is separated. Furthermore, a lead transfer unit for transferring the leads separated by the lead separation unit and a board transfer unit for transferring the empty test board from which the plurality of devices are unloaded from the unloading unit may be further included.
여기서, 상기 리드 이송부는 상기 분리된 리드를 상기 리드 분리부로부터 상기 리드 결합부로 이송하고, 상기 보드 이송부는 상기 빈 테스트 보드를 상기 언로딩부로부터 상기 로딩부로 이송할 수 있다.Here, the lead transfer unit may transfer the separated leads from the lead separation unit to the lead coupling unit, and the board transfer unit may transfer the empty test board from the unloading unit to the loading unit.
한편, 상기 적어도 하나의 테스트부는 제1 테스트 환경에서 상기 디바이스를 테스트하는 제1 테스트부 및 상기 제1 테스트 환경과 상이한 제2 테스트 환경에서 상기 디바이스를 테스트하는 제2 테스트부를 포함하고, 상기 이송부는 상기 리드 결합부에서 전달되는 상기 테스트 보드를 상기 제1 테스트부 및 제2 테스트부로 순차적으로 이송하도록 구성될 수 있다.Meanwhile, the at least one test unit includes a first test unit that tests the device in a first test environment and a second test unit that tests the device in a second test environment different from the first test environment, and the transfer unit includes: The test board transferred from the lead coupling part may be sequentially transferred to the first test part and the second test part.
여기서, 상기 제1 테스트부 및 상기 제2 테스트부는 각각의 테스트 환경으로 분위기를 조성하는 소크 챔버(soak chamber), 테스터가 구비되어 테스트 환경에서 상기 복수의 디바이스를 테스트하는 테스트 챔버(test chamber), 테스트 환경으로부터 대기 환경으로 분위기를 조성하는 디소크 챔버(de-soak chamber)를 포함할 수 있다.Here, the first test unit and the second test unit include a soak chamber for creating an atmosphere in each test environment, a test chamber provided with a tester to test the plurality of devices in the test environment; It may include a de-soak chamber for creating an atmosphere from the test environment to the atmospheric environment.
그리고, 테스트 챔버는, 상기 테스트 보드의 저면에 형성된 테스터 컨택과 연결되어 테스트를 수행하는 테스터 및 상기 테스트 보드의 상면을 가압하여 상기 테스트 컨택과 상기 테스터를 연결시키는 푸싱 모듈을 포함할 수 있다. The test chamber may include a tester connected to a tester contact formed on the lower surface of the test board to perform a test, and a pushing module configured to connect the test contact and the tester by pressing the upper surface of the test board.
그리고, 각 테스트 챔버 내부의 온도를 조절하기 위한 챔버 온도 조절부 및 상기 테스트 챔버 내부에 인입된 상기 테스트 보드와 접촉하여 상기 테스트 보드의 온도를 조절하는 보드 온도 조절부를 포함할 수 있다. 이러한 보드 온도 조절부는 상기 테스트 보드의 상기 리드부와 선택적으로 접촉하여 상기 테스트 보드의 온도를 조절할 수 있다.And, it may include a chamber temperature controller for adjusting the temperature inside each test chamber, and a board temperature controller for adjusting the temperature of the test board by contacting the test board introduced into the test chamber. The board temperature controller may selectively contact the lead part of the test board to adjust the temperature of the test board.
여기서, 상기 테스트 보드에 로딩되는 상기 복수의 디바이스는 패키징 공정이 이루어지기 전 단계의 디바이스일 수있다.Here, the plurality of devices loaded on the test board may be devices of a stage before a packaging process is performed.
한편, 전술한 본 발명의 목적은, 테스트 보드에 로딩된 복수의 디바이스에 대한 테스트를 수행하는 적어도 하나의 테스트부 및, 상기 리드 결합부에서 상기 리드부가 결합된 테스트 보드를 상기 적어도 하나의 테스트부로 이송하는 이송부를 포함하고, 상기 테스트 보드는 복수의 디바이스가 로딩된 수용부 상측에 리드부가 결합되어 상기 테스트 보드와 상기 복수의 디바이스가 전기적으로 연결된 상태이며, 상기 테스트부는 상기 테스트 보드의 외면에 형성된 테스터 컨택과 전기적으로 연결되어 상기 복수의 디바이스에 대한 테스트를 수행하는 반도체 디바이스 테스트 장치에 의해서도 달성될 수 있다.On the other hand, the above-described object of the present invention, at least one test unit for performing a test on a plurality of devices loaded on the test board, and the test board to which the lead unit is coupled in the lead coupling unit to the at least one test unit and a transfer unit for transferring, wherein the test board is in a state in which a lead unit is coupled to an upper side of a receiving unit loaded with a plurality of devices to electrically connect the test board and the plurality of devices, and the test unit is formed on the outer surface of the test board It may also be achieved by a semiconductor device test apparatus electrically connected to a tester contact to perform a test on the plurality of devices.
또한, 전술한 본 발명의 목적은, 테스트 보드의 수용부 상에 복수의 디바이스를 로딩하는 단계, 상기 테스트 보다와 상기 복수의 디바이스가 전기적으로 연결되도록, 상기 테스트 보드 상에 리드부를 결합하는 단계, 상기 리드부가 결합된 상기 테스트 보드를 이송하여 적어도 하나의 테스트부에서 상기 복수의 디바이스를 테스트하는 단계, 상기 테스트 단계가 이루어진 후 상기 테스트 보드에서 상기 리드부를 분리하는 단계 및, 상기 테스트 보드에서 테스트가 완료된 상기 복수의 디바이스를 언로딩하는 단계를 포함하는 반도체 디바이스 테스트 방법에 의해서도 달성될 수 있다.In addition, the above-described object of the present invention, loading a plurality of devices on the receiving portion of the test board, coupling the lead portion on the test board so that the plurality of devices are electrically connected to the test board; Testing the plurality of devices in at least one test part by transferring the test board to which the lead part is coupled, separating the lead part from the test board after the test step is performed, and performing a test on the test board It can also be achieved by a semiconductor device testing method comprising unloading the plurality of devices that have been completed.
본 발명에 의할 경우, 반도체 디바이스가 테스트 보드의 내측에 수용된 상태에서 이송 및 테스트가 이루어지므로 테스트 단계에서 디바이스에 발생하는 손상을 최소화할 수 있다.According to the present invention, since the semiconductor device is transferred and tested while accommodated inside the test board, it is possible to minimize damage to the device during the test step.
또한, 이처럼 디바이스가 테스트 보드 내측에 보호된 상태에서 이송되므로, 한 번의 테스트 사이클을 통해 다양한 테스트를 수행하는 것이 가능하므로, 테스트 공정 효율을 향상시킬 수 있다.In addition, since the device is transferred in a protected state inside the test board, it is possible to perform various tests through one test cycle, thereby improving test process efficiency.
이처럼, 본 발명에 의할 경우, TSV 방식의 싱귤레이션 다이와 같이, 패키징이 이루어지지 않은 디바이스를 테스트하는 것이 가능하므로, 디바이스 결함에 따른 비용 손실을 최소화할 수 있다.As such, according to the present invention, since it is possible to test a device that is not packaged, such as a TSV type singulation die, it is possible to minimize cost loss due to device defects.
도 1은 본 발명의 일 실시예에 따른 테스트 보드를 도시한 사시도,
도 2는 도 1에서 테스트 보드에 디바이스가 수용된 일부 구역의 단면을 도시한 단면도,
도 3은 도 2에서 리드부가 설치된 상태의 단면을 도시한 단면도,
도 4는 도 1의 리드부 하면을 도시한 사시도,
도 5는 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도,
도 6은 도 5의 리드부의 저면을 도시한 사시도,
도 7은 또 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도,
도 8은 또 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도,
도 9는 본 발명의 일 실시예에 따른 테스트 장치의 구성을 개략적으로 도시한 도면,
도 10은 도 9의 테스트부의 구조를 도시한 블록도,
도 11은 도 10의 테스트 챔버의 일부 구성을 도시한 도면,
도 12는 본 실시예에 따른 테스트 장치를 이용한 테스트 방법을 도시한 순서도,
도 13은 도 12에서 테스트 단계를 도시한 순서도이고,
도 14는 도 13의 각 테스트 단계에서 수행되는 단계를 도시한 순서도이다.1 is a perspective view showing a test board according to an embodiment of the present invention;
Figure 2 is a cross-sectional view showing a section of a part of the area in which the device is accommodated on the test board in Figure 1;
3 is a cross-sectional view showing a cross-section of a state in which the lead unit is installed in FIG. 2;
Figure 4 is a perspective view showing the lower surface of the lead part of Figure 1;
5 is a cross-sectional view showing a partial cross-section of a test board according to another embodiment;
Figure 6 is a perspective view showing the bottom of the lead part of Figure 5;
7 is a cross-sectional view showing a partial cross-section of a test board according to another embodiment;
8 is a cross-sectional view showing a partial cross-section of a test board according to another embodiment;
9 is a diagram schematically showing the configuration of a test apparatus according to an embodiment of the present invention;
10 is a block diagram showing the structure of the test unit of FIG. 9;
11 is a view showing a partial configuration of the test chamber of FIG. 10;
12 is a flowchart illustrating a test method using the test apparatus according to the present embodiment;
13 is a flowchart illustrating the test steps in FIG. 12 ;
14 is a flowchart illustrating steps performed in each test step of FIG. 13 .
이하에서는 도면을 참고하여 본 발명의 일 실시예에 따른 반도체 디바이스의 테스트 보드, 테스트 장치 및 이를 이용한 테스트 방법에 대해 구체적으로 설명한다. 아래의 설명에서 각 구성요소의 위치 관계는 원칙적으로 도면을 기준으로 설명한다. 그리고, 도면은 설명의 편의를 위해 발명의 구조를 단순화하거나 필요할 경우 과장하여 표시될 수 있다. 따라서, 본 발명이 도면에 도시된 내용에 한정되는 것은 아니며 이 이외에도 각종 장치를 부가하거나, 변경 또는 생략하여 실시할 수 있음은 물론이다.Hereinafter, a test board for a semiconductor device, a test apparatus, and a test method using the same according to an embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the positional relationship of each component will be described based on the drawings in principle. In addition, the drawings may simplify the structure of the invention for convenience of description or may be exaggerated if necessary. Therefore, the present invention is not limited to the contents shown in the drawings, and it goes without saying that various devices may be added, changed, or omitted.
이하의 실시예에서 '디바이스'라 함은 다양한 반도체 디바이스 소자를 의미할 수 있다. 본 실시예에서는, 일 예로서 TSV(Through Silicon Via) 방식으로 구성된 고대역폭 메모리 소자(HBM, High Bandwidth Memory)를 예를 들어 설명하나, 본 발명이 이에 한정되는 것은 아니다. 다른 방식으로 제조되는 반도체 디바이스도 포함될 수 있으며, 메모리 소자가 아닌 비메모리 소자 또한 포함되는 의미일 수 있다.In the following embodiments, 'device' may mean various semiconductor device elements. In this embodiment, as an example, a high-bandwidth memory device (HBM) configured in a TSV (Through Silicon Via) method will be described as an example, but the present invention is not limited thereto. A semiconductor device manufactured by another method may be included, and a non-memory device other than a memory device may also be included.
그리고, '전기적으로 연결'된다함은 실질적으로 통전된 상태만을 의미하는 것은 아니며, 전기 신호 인가시 이를 전달할 수 있도록 연결 경로가 형성된 상태를 포함하는 의미로 해석할 수 있다.In addition, 'electrically connected' does not mean only a substantially energized state, but may be interpreted to include a state in which a connection path is formed to transmit an electric signal when it is applied.
그리고, 특정 구성이 다른 구성과 '연결', '결합', '가압'된다 함은 해당 구성이 능동적으로 '연결', '결합', '가압'하는 것 이외에도, 수동적으로 또는 다른 구성의 작용에 의한 반작용에 의해 '연결', '결합', '가압'되는 것을 포함하는 의미로 해석할 수 있다.And, that a specific configuration is 'connected', 'coupled', or 'pressurized' with another configuration means that the configuration is actively 'connected', 'coupled', and 'pressurized', as well as passively or in the action of another configuration. It can be interpreted as meaning including 'connection', 'bonding', and 'pressurization' by a reaction by
나아가, 서로 상이한 두 구성이'전기적' 또는 '기계적' 방식으로 '연결', '결합', '가압'된다 함은 두 구성이 직접적으로 연결, 결합, 가압되는 것 뿐 아니라, 다른 구성을 매개로 하여 간접적으로 연결, 결합, 가압되는 것을 포함하는 의미로 해석할 수 있다. Furthermore, that two different components are 'connected', 'coupled', and 'pressurized' in an 'electrical' or 'mechanical' way means that the two components are not only directly connected, coupled, and pressed, but also via other configurations. Thus, it can be interpreted as meaning including indirectly connected, combined, and pressed.
도 1은 본 발명의 일 실시예에 따른 테스트 보드를 도시한 사시도이다. 본 실시예에 따른 테스트 보드(10)는 복수의 디바이스(20)를 테스트 하는 공정에서 사용되는 구성이다. 여기서, 복수의 디바이스(20)는 적층된 웨이퍼 구조를 다이싱한 싱귤레이션 다이(singulation die)로서, 패키징 공정이 이루어지기 전 단계의 소자일 수 있다. 일 예로서, 상기 디바이스는 TSV 방식으로 구성된 광대역폭 메모리(High Bandwidth Memory) 소자일 수 있다.1 is a perspective view illustrating a test board according to an embodiment of the present invention. The
종래의 테스트 장치에서는, 복수의 디바이스가 테스트 트레이에 안착되어 테스트 사이트로 이송되고, 복수의 디바이스가 테스터 단자와 연결되기 위해 직접 가압된 상태에서 테스트가 이루어진다. 종래에는, 복수의 디바이스가 테스트 트레이의 인서트 구조에 인입/인출되고, 테스터 단자와 직접 컨택하는 과정에서 디바이스에 충격이 발생한다. 따라서, 패키징 공정이 이전의 싱귤레이션 다이가 종래의 테스트 장치에 의해 테스트되면, 테스트 공정에서 디바이스 손상이 발생할 가능성이 크다. 이에 비해, 본 실시예의 테스트 보드(10)는 충격을 최소화할 수 있는 디바이스(20)의 인입/인출 구조를 구비하고, 테스트 사이트에서 테스터와 컨택하는 과정에서도 디바이스(20)에 충격이 가해지지 않도록 구성된다. In a conventional test apparatus, a plurality of devices are mounted on a test tray and transferred to a test site, and the test is performed in a state in which the plurality of devices are directly pressed to be connected to a tester terminal. Conventionally, a plurality of devices are drawn in/out of the insert structure of the test tray, and a shock is generated in the device in the process of making direct contact with the tester terminal. Therefore, if the singulation die before the packaging process is tested by a conventional test apparatus, there is a high possibility of device damage in the test process. In contrast, the
구체적으로, 도 1에 도시된 바와 같이, 본 실시예에 따른 테스트 보드(10)는, 수용부(100)가 설치되는 소켓 보드(200), 수용부 상측에 착탈 가능하게 설치되는 리드부(300) 및 디바이스와 테스터 측 단자가 전기적으로 연결되는 경로를 형성하는 회로부(400)를 포함하여 구성된다.Specifically, as shown in FIG. 1 , the
우선, 소켓 보드(200)는 테스트 보드(10)의 몸체를 형성하며, 디바이스(20)가 수용되는 수용부(100)가 설치된 구성이다. 도 1에 도시된 바와 같이, 소켓 보드(200)는 수용부(100) 및 리드부(300) 보다 넓은 면적을 갖는 판형 부재로 구성된다. 소켓 보드(200) 중 수용부가 설치되지 않은 부분은, 테스트 사이트(test site)에서 테스터 단자와 전기적으로 연결되기 위해 푸싱 유닛이 가압하는 부분을 형성할 수 있다(도 11 참조). 이러한 소켓 보드(200)는, 일 예로서, 인쇄회로기판(PCB)을 포함하여 구성되며, 후술하는 회로부(400)의 일부는 소켓 보드에 형성될 수 있다.First, the
수용부(100)는 소켓 보드(200) 상면에 고정 설치되며, NㅧM 어레이 구조를 형성하며 복수의 디바이스(20)를 수용한다. 구체적으로, 수용부(100)는 소켓 베이스(110) 및 복수의 포켓 유닛(120)을 포함하여 구성된다. 소켓 베이스(110)는 소켓 보드(200)에 고정 설치되며, 포켓 유닛이 설치되기 위한 복수의 리세스부(111)를 포함한다. 그리고, 복수의 포켓 유닛(120)은 소켓 베이스(110)와 상대적으로 이동 가능하게 설치되며, 각각 디바이스(20)를 수용하기 위한 수용 공간(121)을 형성한다.The
리드부(300)는 소켓 보드의 상측, 구체적으로 수용부(100)의 상측에 설치되는 판상 구조의 구성이다. 리드부(300)는 테스트 공정 중 수용부의 상측에 설치되어, 테스트 보드(10)의 이송 및 테스트 중, 수용된 디바이스를 보호하고 디바이스가 탈거되는 것을 방지한다. 리드부의 가장자리에는 수용부 또는 소켓 보드와 체결되는 체결 구조(301)가 형성되어 공정 단계에 따라 선택적으로 착탈 가능하게 설치된다. 도 1에 도시된 바와 같이, 본 실시예의 리드부(300)는 별도의 개구부가 형성되지 않은 판형 부재를 이용하여 구성되나, 수용된 디바이스의 일부가 노출되도록 복수의 개구부가 형성되게 구성하는 것도 가능하다. 리드부(300)는 수용부(100) 상측에 설치된 상태에서, 상기 수용부의 적어도 일부를 가압하도록 구성된다. 구체적으로, 본 실시예의 리드부(300)는 수용부의 포켓 유닛(120)을 가압하도록 구성되며, 이에 의해 포켓 유닛(120)의 위치가 변경될 수 있다.The
회로부(400)는 도 1에서는 구체적으로 도시되어 있지 않으나 테스트 보드(10)에 구비되는 구성으로, 복수의 디바이스 컨택 단자(410), 복수의 테스터 컨택 단자(430) 및 상기 다비아스 컨택 단자와 테스터 컨택 단자가 전기적으로 연결되는 경로를 형성하는 회로(420)를 포함한다. 구체적으로 디바이스 컨택 단자(410)는 각각의 디바이스(20)와 접촉하여 전기적으로 연결되는 구성으로, 수용되는 디바이스의 개수에 상응하도록 복수개로 구비된다. 각각의 디바이스 컨택 단자(410)는, 상기 리드부가 설치되어 포켓 유닛의 위치가 변경됨에 따라, 수용된 디바이스와 각각 전기적으로 연결될 수 있다. 한편, 테스터 컨택 단자(430)는 테스트 시 테스터 단자(1422)와 전기적으로 연결되는 구성으로, 테스트 보드(10)의 외면에 형성되어 외부에서 직접 접근이 가능하게 형성된다. 따라서, 테스트 보드(10)에 복수의 디바이스(20)가 수용된 후 리드부(300)가 설치되면, 상기 디바이스(20)에 추가적인 외력을 가하지 않고도 테스트 보드(10)와 테스터(1421)가 연결되어 테스트를 수행하는 것이 가능하다.Although not specifically illustrated in FIG. 1 , the
도 2는 도 1에서 테스트 보드에 디바이스가 수용된 일부 구역의 단면을 도시한 단면도이고, 도 3은 도 2에서 리드부가 설치된 상태의 단면을 도시한 단면도이고, 도 4는 도 1의 리드부 하면을 도시한 사시도이다. 이하에서는 도 2 내지 도 4를 참조하여 리드부 설치에 따른 포켓 유닛의 상대 이동 및 디바이스와 디바이스 컨택 단자의 연결 메커니즘을 구체적으로 설명한다.2 is a cross-sectional view showing a cross section of a partial region in which the device is accommodated on the test board in FIG. 1, FIG. 3 is a cross-sectional view showing a cross-section in a state in which the lead part is installed in FIG. 2, and FIG. 4 is the lower surface of the lead part of FIG. It is a perspective view shown. Hereinafter, the relative movement of the pocket unit according to the installation of the lead unit and the connection mechanism between the device and the device contact terminal will be described in detail with reference to FIGS. 2 to 4 .
도 2 및 도 3에 도시된 바와 같이, 포켓 유닛(120)은 소켓 베이스(110)의 리세스부(111)에 설치되어 상하 방향으로 승강할 수 있도록 구성된다. 이때, 포켓 유닛(120)은 소켓 베이스(110) 상에 탄성적으로 지지되어 설치된다. 일 예로, 소켓 베이스의 리세스부(111)와 포켓 유닛(120)의 저면 사이에는 적어도 하나의 탄성 부재(130)가 구비된다. 따라서, 디바이스(20)가 포켓 유닛에 수용되거나, 리드부에 의해 포켓 유닛이 가압되는 과정에서 발생하는 충격을 완화시킬 수 있다. As shown in FIGS. 2 and 3 , the
각각의 포켓 유닛(120)은 디바이스가 수용되는 수용 공간(121)을 형성한다. 상기 수용 공간(121)은 상측이 개구되고 포켓 유닛의 격벽(122)에 둘러싸인 형태로 구성된다. 따라서, 디바이스(20)는 상기 수용 공간에 수용된 상태에서, 포켓 유닛의 저면에 의해 지지된다. Each
수용 공간(121)은 디바이스가 안착된 상태에서 각각의 격벽(122)과 소정 간격 이격되게 형성된다. 이에 의해, 디바이스(20)를 수용 공간(121) 상에 로딩하거나 언로딩하는 작업을 수행할 수 있다. 구체적으로, 포켓 유닛의 수용 공간(121)은 디바이스가 인입되는 방향을 따라 공간의 단면적이 점차적으로 줄어드는 테이퍼(taper) 구조를 갖도록 구성된다. 이 경우, 디바이스를 수용 공간 상측 개구로 용이하게 진입시킬 수 있고, 진입한 디바이스를 포켓 유닛 저면의 안착 위치로 용이하게 유도할 수 있으며, 안착된 디바이스가 수평 방향으로 이동하는 것을 최소화할 수 있다. 따라서, 포켓 유닛의 수용 공간(121) 하측은 디바이스가 수용된 상태에서 외측을 따라 5~15um의 공차를 갖고, 상측은 20~50um 공차를 갖도록 구성될 수 있다. 본 실시예에서는, 수용 공간(121)의 하측은 디바이스의 외측을 따라 10um의 공차를 갖고, 수용공간의 상측은 25um의 공차를 갖도록 설계될 수 있다.The
한편, 도 2 및 3에 도시된 바와 같이, 회로부(400)의 일단을 형성하는 디바이스 컨택 단자(410)는 소켓 베이스(110)의 저면에 상측으로 돌출된 커넥팅 핀 형태로 구성된다. 그리고, 포켓 유닛(120)의 저면에는 적어도 하나 이상의 관통홀(123)이 형성되며, 디바이스 컨택 단자(410)는 상기 관통홀(123)을 관통하는 형태로 삽입 설치된다. 따라서, 디바이스 컨택 단자(410)는 포켓 유닛의 위치에 따라 선택적으로 수용 공간 내측으로 노출되어 디바이스(20)와 전기적으로 연결될 수 있다. Meanwhile, as shown in FIGS. 2 and 3 , the
이러한 디바이스 컨택 단자(410)는 수용부에 수용되는 각각의 디바이스(20)와 개별적으로 연결될 수 있도록 복수개로 구비되며, 각각의 포켓 유닛(120)에 설치될 수 있다. 그리고, 각 디바이스 컨택 단자(410)는 소켓 보드에 형성된 회로에 의해 소켓 보드 하측에 노출 형성되는 테스터 컨택 단자(430)와 각각 전기적으로 연결될 수 있다.The
한편, 전술한 바와 같이, 리드부(300)는 수용부의 상측에 설치되어 포켓 유닛(120)을 선택적으로 가압하는 구성이다. 본 실시예의 리드부(300)는, 도 4에 도시된 바와 같이, 판상 부재로 구성되는 리드 플레이트(310) 및 복수의 가압 모듈(320)을 포함하여 구성된다. 리드 플레이트(310)는 수용부의 크기에 상응하는 크기로 형성될 수 있다. 가압 모듈(320)은 리드 플레이트(310)의 하면에 수용부의 포켓 유닛(120)의 수에 상응하는 개수로 구비되며, 각 포켓 유닛 상측에서 하측으로 돌출 형성되도록 구성된다. 따라서, 리드부(300)가 수용부 상에 설치되면, 가압 모듈(320)은 소켓 베이스의 격벽(112)과 간섭하지 않고 포켓 유닛(120)을 선택적으로 가압할 수 있다.On the other hand, as described above, the
도 3에 도시된 바와 같이, 각각의 가압 모듈(320)은, 가압 모듈의 가장자리에 위치하여 상기 포켓 유닛의 상측에서 포켓 유닛의 격벽(122)을 가압하는 가압부(321)와, 가압모듈의 중심측에 구비되어 디바이스가 수용되는 수용 공간(121)의 상측에 배치되는 단차부(322)를 포함한다. 가압부(321)와 단차부(322)는 소정 깊이(D) 단차가 형성된 구조를 형성할 수 있다.As shown in FIG. 3 , each
도 3에 도시된 바와 같이, 리드부(300)가 설치되어 가압 모듈이 포켓 유닛의 격벽(122)을 가압하면, 포켓 유닛(120)은 소정 거리 하강하여 위치가 변경된다. 이때, 포켓 유닛(120)은 전술한 탄성 부재(130)에 의해 탄성적으로 지지된 상태에서 하강하므로 디바이스(20)에 가해지는 충격을 최소화할 수 있다. 포켓 유닛(120)이 하강함에 따라, 디바이스 컨택 단자(410)는 포켓 유닛의 저면 상측으로 돌출되며 상기 디바이스(20)와 접촉하여 전기적으로 연결되면서, 상기 디바이스(20)를 지지한다.As shown in FIG. 3 , when the
이 경우, 디바이스(20)의 상면은 가압 모듈의 단차부(322)와 접촉되면서 위치가 로정되며, 이에 의해 테스트 보드 이송 중 수용 공간 내에서 디바이스(20)가 이동하는 것을 제한할 수 있다. 이때, 가압 모듈(320)에 의해 디바이스가 손상되는 것을 방지할 수 있도록, 단차부(322)는 가압부(321)와 소정 깊이(D)만큼 단차가 형성된다. 이때, 단차의 크기(D)는 디바이스 컨택 단자(410)가 포켓 유닛 저면으로 돌출되면서 디바이스의 상면이 포켓 유닛의 격벽 높이 이상으로 돌출되는 높이에 상응하는 크기일 수 있다. 즉, 도 3의 경우, 디바이스의 높이(h)와 디바이스 컨택의 돌출 높이(d)의 합과 포켓 유닛의 격벽의 높이(H)의 차이에 해당하는 값일 수 있다. 다만, 리드부 설치시, 디바이스가 단차부에 의해 가압되어 손상되는 것을 방지할 수 있도록 소정의 공차를 확보하여 설계하는 것도 가능하다. 나아가, 단차부(322) 또는 포켓 유닛(120)의 저면을 완충 소재를 이용하여 구성하거나 완충 재질로 코팅하는 것도 가능하며, 필요할 경우 별도의 탄성 부재를 이용한 완충 구조를 단차부에 구비하도록 설계하는 것도 가능하다.In this case, the position of the upper surface of the
전술한 테스트 보드의 경우, 리드부(300) 설치시 디바이스(20)의 위치가 고정되면서, 디바이스(20)와 테스트 보드의 회로부(400)가 전기적으로 연결될 수 있다. 이때, 포켓 유닛을 탄성적으로 지지하는 구조, 포켓 유닛 및 가압모듈의 공차 및 완충 재질을 이용하여 디바이스에 가해지는 충격을 최소화할 수 있다. 그리고, 피검 대상인 복수의 디바이스(20)를 테스트 보드(10)에 내장하여 보호된 상태로 테스트 사이트로 이송하고, 추가적으로 디바이스에 외력을 가하지 않고, 테스트 보드의 테스터 컨택 단자(430)를 이용하여 테스트가 가능하므로, 디바이스의 손상 없이 다양한 테스트를 수행하는 것이 가능하다.In the case of the test board described above, while the position of the
여기서, 이러한 테스트 보드(10)는 상당한 고온의 테스트 환경에서 테스트가 이루어짐에 따라 온도 변화의 폭이 큰 환경에 노출된다. 따라서, 수용부를 구성하는 포켓 유닛(120)과 소켓 베이스(110) 등은 디바이스(20)의 재질과 열팽창 계수가 유사한 재질, 예를 들어, 세라믹과 같은 재질로 구성되는 것이 바람직하다. 나아가, 리드부(300) 및 소켓 보드(200) 또한 이러한 온도 변화 환경을 고려하여 디바이스 재질과 열팽창 계수가 유사한 재질을 선택하여 제작될 수 있다.Here, the
이상에서는, 도 2 내지 도 4에서는 본 발명에 따른 테스트 보드의 일 예를 중심으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 테스트 보드 내에 디바이스를 탄성적으로 지지하도록 구성하면서, 리드부 체결시 선택적으로 디바이스와 테스트 보드의 회로부가 연결될 수 있도록 다양하게 테스트 보드 구조를 변형하여 실시할 수 있다.In the above description, an example of the test board according to the present invention is mainly described in FIGS. 2 to 4, but the present invention is not limited thereto. While configuring the device to elastically support the device in the test board, the test board structure can be variously modified so that the device and the circuit part of the test board can be selectively connected when the lead part is fastened.
이하에서는, 도 5 내지 도 8을 참조하여, 전술한 실시예와 다른 구조를 갖는 테스트 보드의 구조를 예를 들어 설명한다. 다만, 전술한 실시예의 구성에 상응하는 구성 및 유사한 기술적 사항은 반복적인 설명을 피하기 위해 구체적인 설명을 생략한다.Hereinafter, a structure of a test board having a structure different from that of the above-described embodiment will be described with reference to FIGS. 5 to 8 as an example. However, in order to avoid repetitive descriptions of configurations and similar technical matters corresponding to those of the above-described embodiments, detailed descriptions thereof will be omitted.
도 5는 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도이고, 도 6은 도 5의 리드부의 저면을 도시한 사시도이다. 5 is a cross-sectional view illustrating a partial cross-section of a test board according to another embodiment, and FIG. 6 is a perspective view illustrating a bottom surface of the lead part of FIG. 5 .
전술한 실시예에서는, 리드부 가압시 포켓 유닛이 소켓 베이스의 내측으로 삽입되면서 포켓 유닛의 격벽이 소켓 베이스의 격벽보다 낮은 위치로 이동하는 구성이다. 따라서, 리드부의 가압 모듈은, 가압시 소켓 베이스의 격벽과 간섭이 발생하지 않도록 각각의 포켓 유닛에 매칭되는 복수의 모듈로 구성된다(도 4 참조).In the above-described embodiment, the pocket unit is inserted into the socket base when the lid is pressed, and the partition wall of the pocket unit moves to a lower position than the partition wall of the socket base. Accordingly, the press module of the lid unit is composed of a plurality of modules matched to each pocket unit so as not to interfere with the partition wall of the socket base during pressurization (see FIG. 4 ).
이에 비해, 도 5에 도시된 수용부(100)는, 리드부(300)에 의한 가압이 발생하지 않은 상태에서, 포켓 유닛의 격벽(122)의 위치가 소켓 베이스의 격벽(112)보다 높게 돌출되도록 구성된다. 그리고, 리드부(300)가 설치되어 포켓 유닛(120)을 가압할 때, 포켓 유닛의 격벽(122)이 소켓 베이스의 격벽(112)과 동일한 높이까지 하강시킬 수 있도록 리드부(300)를 구성할 수 있다. 그리고, 이와 같이 가압된 상태에서, 디바이스(20)가 디바이스 컨택 단자(410)와 전기적으로 연결되고, 리드부(300)의 하면에서 고정될 수 있도록 포켓 유닛 사이즈, 디바이스 컨택 단자의 높이 및 리드부의 저면의 단차를 설계하는 것이 가능하다.In contrast, in the receiving
이에 의할 경우, 리드부 저면의 가압 모듈(320)을 구성함에 있어, 각각의 포켓 유닛에 상응하는 복수의 가압 모듈을 구비하는 것이 아니라, 도 6에 도시된 바와 같이, 하나의 부재를 이용하여 가압 모듈(320)을 구성하는 것이 가능하다. 이때, 가압 모듈 중 수용 공간(121)의 상측에 위치하는 부분은 디바이스의 위치가 상대적으로 상승하는 것을 고려하여 단차부를 형성하거나(도 5 참조), 또는 리드 플레이트의 하면에 완충 재질을 이용하여 디바이스 상면과 접촉시 충격을 최소화하도록 구성할 수 있다.According to this, in configuring the
도 7은 또 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도이다. 전술한 실시예에서는 디바이스 컨택 단자가 포켓 유닛의 관통홀을 통해 출몰하는 핀 구조로 구성되었으나, 도 7의 실시예에서는 포켓 유닛(120)의 저면 및 소켓 베이스(110) 구조를 이용하여 디바이스 컨택 단자(410)를 형성할 수 있다.7 is a cross-sectional view illustrating a partial cross-section of a test board according to another embodiment. In the embodiment described above, the device contact terminal has a pin structure that protrudes and protrudes through the through hole of the pocket unit, but in the embodiment of FIG. 410 may be formed.
도 7에 도시된 바와 같이, 본 실시예에 따른 포켓 유닛(120)은 디바이스가 수용되어 지지되는 저면 중 일부가 도전성 소재로 구성되어, 디바이스(20) 수용시 전기적으로 연결가능한 디바이스 컨택 단자(410)를 형성한다. 그리고, 소켓 베이스(110) 중 디바이스 컨택 단자(410)의 하측에는 상기 디바이스 컨택 단자와 소켓 보드 상의 회로(420)를 전기적으로 연결할 수 있는 단자(440)가 형성된다. 따라서, 리드부(300)가 설치되면, 리드부에 의해 가압되는 포켓 유닛(120)이 탄성 부재(130)에 지지된 상태로 하강하고, 이에 의해 포켓 유닛의 저면에 형성된 디바이스 컨택 단자(410)가 소켓 보드 상의 회로(420)와 연결되어, 디바이스(20)와 회로부(400)를 선택적으로 연결할 수 있다.As shown in FIG. 7 , in the
본 실시예에서는 포켓 유닛 가압시 포켓 유닛(120)과 디바이스(20)간의 상대적인 위치 변화가 발생하지 않는다. 따라서, 본 실시예의 리드부(300)는 가압 모듈을 구성함에 있어, 도 2 및 도 3과 같이 오목한 단차 구조를 구비하지 않을 수 있다. 오히려, 도 7과 같이 포켓 유닛 격벽의 상측의 부분과 수용 공간의 상측의 부분이 평면을 형성하도록 구성하거나(도 7과 같이 포켓 유닛의 격벽 및 디바이스의 상면의 높이가 동일한 경우), 디바이스의 상측 위치를 고정할 수 있도록 디바이스 상측 위치는 완충 재질을 이용하여 하향으로 볼록한 형태의 단차부(미도시)를 구성하는 것도 가능하다(포켓 유닛의 격벽보다 디바이스의 상면의 높이가 낮은 경우).In this embodiment, a relative position change between the
도 8은 또 다른 실시예에 따른 테스트 보드의 일부 단면을 도시한 단면도이다. 전술한 실시예들에서는 회로부가 수용부 및 소켓 보드를 통해 형성되는 구조이나, 본 발명이 이에 국한되는 것은 아니며 회로부가 리드부에 형성하도록 구성될 수 있다.8 is a cross-sectional view illustrating a partial cross-section of a test board according to another embodiment. In the above-described embodiments, the circuit unit is formed through the receiving unit and the socket board, but the present invention is not limited thereto, and the circuit unit may be configured to be formed in the lead unit.
도 8에 도시된 바와 같이, 본 실시예에 따른 수용부(100)는 디바이스(20)를 수용하도 소켓 베이스(110) 상에 탄성적으로 지지되는 포켓 유닛(120)을 구비한다. 그리고, 수용부 상에 리드부(300)가 설치됨에 따라 포켓 유닛 또는 디바이스를 상측을 가압하면서 디바이스를 테스트 보드 내에 수용하고 위치를 고정한다. As shown in FIG. 8 , the
이때, 회로부(400)는 리드부(300)에 구비될 수 있다. 구체적으로, 디바이스 컨택 단자(410)는 포켓 유닛의 수용 공간 상측에 디바이스(20)와 접촉될 수 있도록 노출 형성되고, 테스터 컨택 단자(430)는 리드부(300)의 상면에 노출되도록 형성되며, 이를 연결하는 회로는 리드부(300) 내측에 형성될 수 있다. 따라서, 리드부 설치시, 디바이스 컨택 단자(410)는 디바이스의 상면과 접촉함으로써 디바이스(20)와 회로부(400)를 연결하고, 테스트 사이트에서는 리드부(300)의 외면에 형성된 테스터 컨택 단자(430)를 테스터(1421)와 접촉시켜 테스트를 진행할 수 있다.In this case, the
이상에서는, 본 발명을 구현할 수 있는 다양한 테스트 보드의 실시예에 대해서 설명하였으며, 이상에서 검토한 구성 이외에도 다양한 방식으로 변경하여 실시할 수 있음을 밝혀둔다.In the above, the embodiments of various test boards that can implement the present invention have been described, and it is revealed that it can be changed and implemented in various ways in addition to the configuration discussed above.
이하에서는, 도 9 내지 도 11을 참조하여 본 발명에 따른 디바이스 테스트를 위한 테스트 장치에 대해 구체적으로 설명한다. 이하에서 테스트 장치에 사용되는 테스트 보드는 도 1 내지 도 4의 실시예에 따른 테스트 보드를 이용하여 설명한다. 다만, 본 발명에 따른 테스트 장치가 이에 한정되는 것은 아니며, 이 이외에도 다양한 테스트 보드를 적용하여 실시할 수 있음을 밝혀둔다.Hereinafter, a test apparatus for device testing according to the present invention will be described in detail with reference to FIGS. 9 to 11 . Hereinafter, the test board used in the test device will be described using the test board according to the embodiment of FIGS. 1 to 4 . However, it should be noted that the test apparatus according to the present invention is not limited thereto, and various test boards may be applied in addition to this.
도 9는 본 발명의 일 실시예에 따른 테스트 장치의 구성을 개략적으로 도시한 도면이다. 본 실시예에 따른 테스트 장치(1)는 전술한 테스트 보드(10)를 이용하여 디바이스를 테스트 하는 장치이다. 본 실시예에 의할 경우, 디바이스가 테스트 보드에 로딩되어 보호된 상태에서 테스트 사이트로 이동하고 테스트가 이루어지므로, 디바이스의 손상 없이 다양한 테스트를 수행하는 것이 가능하다.9 is a diagram schematically illustrating a configuration of a test apparatus according to an embodiment of the present invention. The
구체적으로, 테스트 장치(1)는 로딩/언로딩 사이트 및 테스트 사이트로 구성될 수 있다. 로딩/언로딩 사이트는 테스트 되지 않은 디바이스가 적재되는 적재부(1110), 적재부의 디바이스가 테스트 보드상에 로딩되는 로딩부(1210), 리드부가 결합 설치되는 리드 결합부(1220)를 포함한다. 나아가, 테스트가 이루어진 테스트 보드(10)에서 리드부(300)를 분리하는 리드 분리부(1230) 및 테스트 결과에 따라 디바이스를 소팅하며 언로딩하는 언로딩부(1240)를 포함하여 구성된다. 그리고, 테스트 사이트는 적어도 하나의 테스트부(1400) 및 테스트 보드를 테스트부로 이송하기 위한 이송부(1300)를 포함한다.Specifically, the
우선, 적재부(1110)는 테스트 되지 않은 복수의 디바이스가 테스트 단계를 수행하기 위해 대기하는 위치이다. 일 예로서, 복수의 디바이스는 웨이퍼에서 싱귤레이션 된 다이 상태로 웨이퍼 카세트 상에 적재된다. 본 실시예에서는 적재부(1110)가 본 테스트 장치의 일 구성인 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 테스트 장치와는 별도의 구성으로 이루어져, 테스트 중 인접 배치되도록 구성되는 것도 가능하다.First, the
로딩부(1210)는 전술한 테스트 보드(10) 상에 테스트 대상인 복수의 디바이스를 로딩하는 위치이다. 로딩부(1210)는 로딩/언로딩 사이트에서 로딩 측 스테이지의 일부를 구성한다. 디바이스가 로딩되지 않은 빈 테스트 보드(10)가 리드부가 설치되지 않은 상태로 로딩부(1210)에 위치하면, 픽앤 플레이스 장치(pick and place device)(미도시)와 같은 장치를 이용하여 적재부(1110)에 적재된 복수의 디바이스를 테스트 보드(10)에 로딩한다. 이때, 각각의 디바이스는 각 포켓 유닛의 수용 공간에 수용되며, 전술한 바와 같이 포켓 유닛은 테스트 보드 상에 탄성적으로 지지되는 구조이므로 로딩시 디바이스에 가해지는 충격을 최소화할 수 있다.The loading unit 1210 is a location for loading a plurality of devices to be tested on the above-described
리드 결합부(1220)는 테스트 보드 상에 리드부(300)가 설치되는 위치로, 전술한 로딩부에 인접하여 로딩 측 스테이지의 일부를 구성한다. 리드 결합부(1220)와 로딩부(1210) 사이는 이송 레일이나 이송 로봇과 같은 트랜스퍼 모듈(미도시)이 구비되며, 로딩부(1210)에서 디바이스 로딩이 완료된 테스트 보드(10)는 트랜스퍼 모듈에 의해 리드 결합부(1220)로 전달된다. 그리고, 리드부(300)는 후술하는 리드 이송부(1250)를 통해 전달되어, 테스트 보드의 상측에서 테스트 보드에 결합된다. 이때, 리드부(300)를 결합은 후술하는 리드 이송 모듈(미도시)에 의해 수행될 수 있으며, 이는 리드부의 체결 구조에 따라 다양하게 구성될 수 있다. 이와 같이, 테스트 보드 상에 리드부가 결합됨으로써, 테스트 보드(10)에 수용된 복수의 디바이스(20)는 테스트 보드 내측에서 보호됨과 동시에 테스트 보드의 회로부(400)와 전기적으로 연결된 상태를 유지할 수 있다.The
한편, 리드 분리부(1230)는 테스트가 완료된 테스트 보드(10)에서 리드부(300)가 분리되는 위치로, 로딩/언로딩 사이트에서 언로딩 측 스테이지 일부를 구성한다. 리드 분리부(1230)에서는 별도의 모듈(예를 들어, 리드 이송 모듈)을 통해 리드부의 체결 구조가 해제되어, 테스트 보드로부터 리드부가 분리된다. 이에 의해, 테스트 보드의 복수의 디바이스는 회로부와 전기적 연결 상태가 해제되고, 포켓 유닛이 탄성력에 의해 초기 위치로 상승함에 따라 언로딩 단계를 수행할 수 있도록 외부에 노출된다. Meanwhile, the
언로딩부(1240)는 언로딩 측 스테이지의 일부를 구성하며 테스트 보드로부터 테스트가 완료된 복수의 디바이스를 언로딩하는 위치이다. 리드 분리부(1230)와 언로딩부(1240) 사이에는 이송 레일이나 이송 로봇과 같은 트랜스퍼 모듈(미도시)이 구비되며, 리드 분리부(1230)에서 리드부가 분리된 테스트 보드는 트랜스퍼 모듈에 의해 언로딩부(1240)로 전달된다. 언로딩부(1240)에는 픽앤 플레이스 장치(미도시)가 구비되어 테스터 보드의 디바이스를 인출부(1120)에 구비된 인출 트레이로 언로딩한다. 이때, 인출부(1120)에는 적어도 하나 이상의 인출 트레이가 구비되고, 언로딩부(1240)에서는 테스트 결과에 따라 디바이스를 분류하여 상응하는 인출 트레이로 언로딩할 수 있다.The
한편, 테스트 장치의 로딩/언로딩 사이트는 리드 이송부(1250) 및 보드 이송부(1260)를 더 포함할 수 있다. 리드 이송부(1250)는 리드 분리부(1230)에서 분리된 리드부(300)가 리드 결합부(1220)로 이송되는 경로로, 해당 경로상에는 리드부를 리프팅하여 이송하기 위한 리드 이송 모듈(미도시)이 구비될 수 있다. 이때, 리드 이송 모듈은 리드부를 테스트 보드 상에 체결하고 분리하는 기능을 포함할 수 있다. 따라서, 리드 이송 모듈은 리드 분리부(1230)에서 리드부를 분리하고, 리드부를 리프팅하여 리드 이송부(1250)를 따라 리드 결합부(1220)로 이동시키고, 리드 결합부(1220)에서 리드부를 테스트 보드 상에 하강한 후 체결 구조를 체결하도록 구성할 수 있다. 또한, 보드 이송부(1260)는 언로딩부(1240)에서 디바이스가 언로딩되어 빈 테스트 보드가 로딩부(1210)측으로 이송되는 경로로, 해당 경로 상에는 이송 레일이나 이송 로봇과 같은 보드 이송 모듈(미도시)이 구비된다. 따라서, 언로딩부의 빈 테스트 보드는 보드 이송 모듈에 의해 보드 이송부(1260)를 따라 로딩부(1210)로 이송될 수 있다.Meanwhile, the loading/unloading site of the test apparatus may further include a
한편, 테스트 사이트의 이송부(1300)는 언로딩/로딩 사이트에서 전달되는 테스트 보드(10)를 각 테스트부로 이송하고, 테스트 완료된 테스트 보드(10)를 다시 언로딩/로딩 사이트로 전달하는 구성이다. 도 9에 도시된 바와 같이, 이송부(1300)는 테스트 보드가 안착되는 셔틀(1320) 및 상기 셔틀이 이동하는 경로를 형성하는 이송 레일(1310)을 포함하여 구성된다. 따라서, 셔틀(1320)은 이송 레일(1310)을 따라 테스트 보드(10)를 운반하며, 리드 결합부(1220), 각각의 테스트부(1400), 리드 분리부(1230)와 같이 기 설정된 위치로 이동 및 정지 동작을 수행한다. On the other hand, the
도 9에서도는 도시되지 않지만, 이송부와 로딩/언로딩 사이트 사이, 그리고 이송부와 테스트부 사이에는 복수의 전달유닛이 구비된다. 이에 의해, 리드 결합부로부터 셔틀로 테스트 보드를 전달하고, 셔틀과 각각의 테스트부 사이에서 테스트 보드를 전달하고, 셔틀로부터 리드 분리부로 테스트 보드를 전달할 수 있다. 또한, 셔틀은 2개의 테스트 보드가 안착될 수 있는 지지부(1321)가 구비되고, 각각의 지지부(1321)는 셔틀을 중심을 축으로 회전가능하게 구성되어, 회전 위치를 변경하면서 2개의 테스트 보드(10)를 전달받거나 전달할 수 있도록 구성된다.Although not shown in FIG. 9 , a plurality of transfer units are provided between the transfer unit and the loading/unloading site, and between the transfer unit and the test unit. Thereby, the test board may be transferred from the lead coupling unit to the shuttle, the test board may be transferred between the shuttle and each test unit, and the test board may be transferred from the shuttle to the lead separation unit. In addition, the shuttle is provided with a
한편, 테스트 사이트는 적어도 하나의 테스트부(1400)를 구비한다. 테스트부(1400)는 테스트 보드(10)가 진입하여 각각의 디바이스에 대한 테스트가 이루어지는 공간으로, 각 테스트부(1400)는 테스트 동작을 수행하는 테스터(1421)가 구비된다. Meanwhile, the test site includes at least one
본 실시예의 테스트 사이트는, 도 9에 도시된 바와 같이, 3개의 테스트부(1400a, 1400b, 1400c)를 포함하여 구성될 수 있다. 종전의 테스트 장치는 테스트 중 디바이스의 손상 우려 때문에, 다양한 환경에서 복수의 테스트를 수행하는 것이 곤란하였다. 반면, 본 실시예에서는 디바이스가 테스트 보드에 수용된 상태에서 디바이스에 별도로 외력이 가해지지 않는 상태로 테스트가 이루어지므로, 테스트 보드를 이동시키면서 복수회에 걸쳐 테스트를 수행할 수 있다.As shown in FIG. 9 , the test site of this embodiment may be configured to include three
구체적으로, 제1 테스트부(1400a)는 제1 테스트 환경에서 테스트를 수행하고, 제2 테스트부(1400b)는 제2 테스트 환경에서 테스트를 수행하고, 제3 테스트부(1400c)는 제3 테스트 환경에서 테스트를 수행할 수 있다. 여기서, 제1 내지 제3 테스트 환경은 각각 상이한 환경 조건일 수 있다. 예를 들어, 제1 테스트 환경은 초고온 환경, 제2 테스트 환경은 고온 환경, 제3 테스트 환경은 저온의 환경일 수 있다. 이처럼, 본 실시예는, 한번의 테스트 사이클을 통해, 다양한 환경 조건에서 테스트를 수행하는 것이 가능하다.Specifically, the
도 10은 도 9의 테스트부의 구조를 도시한 블록도이고, 도 11은 도 10의 테스트 챔버의 일부 구성을 도시한 도면이다. 이하에서는 도 10 및 도 11을 참조하여, 각 테스트부의 구성을 보다 구체적으로 설명한다.FIG. 10 is a block diagram illustrating the structure of the test unit of FIG. 9 , and FIG. 11 is a diagram illustrating a partial configuration of the test chamber of FIG. 10 . Hereinafter, the configuration of each test unit will be described in more detail with reference to FIGS. 10 and 11 .
도 9에 도시된 바와 같이, 각각의 테스트부(1400)는 소크 챔버(soak chamber)(1410), 테스트 챔버(test chamber)(1420) 및 디소크 챔버(de-soak chamber)(1430)를 포함한다. 여기서, 소크 챔버(1410) 및 디소크 챔버(1430)는 테스트 전후 단계에서 테스트 보드에 가해지는 온도 차이를 완충시키기 위한 구성이다. 그리고, 테스트 챔버(1420)는 설정된 테스트 환경에서 테스터를 이용하여 디바이스를 테스트 하는 구성이다. 이때, 소크 챔버(1410), 테스트 챔버(1420) 및 디소크 챔버(1430)는 셔틀을 통해 전달되는 2개의 테스트 보드가 동시에 처리되도록 구성될 수 있다.9 , each
구체적으로, 소크 챔버(1410)는 테스트 보드가 유입되면 상온의 온도에서 해당 테스트부의 테스트 환경으로 서서히 내부 온도가 조절된다. 따라서, 테스트 보드는, 테스트를 수행하기에 앞서, 상온으로부터 테스트 환경의 온도로 서서히 적응될 수 있다. 그리고, 디소크 챔버(1430)는 테스트 챔버로부터 테스트가 완료된 테스트 보드가 유입되면, 테스트 환경의 온도에서 상온의 온도로 서서히 내부 온도가 조절된다. 따라서, 테스트 보드는, 테스트 종료 후 이송부로 이동하기에 앞서, 테스트 환경으로부터 상온으로 서서히 적응될 수 있다. 이처럼, 상온과 테스트 환경의 온도 차이가 큰 경우 소크 챔버와 디소크 챔버를 구비하나, 상온과 테스트 환경의 온도 차이가 미소한 경우에는 소크 챔버와 디소크 챔버를 구비하지 않고 실시하는 것도 가능하다. Specifically, when the test board is introduced into the soak
한편, 테스트 챔버(1420)는 온도 조절장치를 이용하여 내부 공간의 온도를 기 설정된 테스트 환경으로 조성하고, 테스트 보드(10)가 인입되면 테스터(1421)를 이용하여 디바이스를 테스트 한다. 구체적으로, 도 11에 도시된 바와 같이, 테스트 챔버(1420)의 푸싱 유닛(1423)은 인입된 테스트 보드 중 수용부가 형성되지 않은 소켓 보드(200)의 상면을 가압하고, 이에 의해 테스트 보드의 테스터 컨택 단자(430)와 테스터 측의 단자(1422)가 접촉하여 전기적으로 연결된다. 전술한 바와 같이, 테스트 보드(10)에 수용된 복수의 디바이스(20)는 테스트 보드의 회로부(400)와 전기적으로 연결된 상태이므로, 테스터 컨택 단자(430)와 테스터 단자(1422)가 접촉한 상태에서 모든 디바이스에 대한 테스트를 수행할 수 있다. 다만, 도면에서는 설명의 편의상 테스터 보드 상에 2개의 테스터 단자가 구비되어 테스터와 연결되는 것으로 도시하였으나, 회로부를 설계하는 방식에 따라 보다 많은 컨택 단자를 구비하는 것도 가능하다.Meanwhile, the
한편, 테스터 챔버 내에는 기 설정된 테스트 환경을 조성하기 위해 챔버 내부의 온도를 조절하는 복수의 온도조절부를 포함한다. 종래의 테스트 챔버는 모든 디바이스를 개별적으로 가압하도록 설계됨에 따라 챔버 내부에 여유의 공간이 부족하였으나, 본 실시예에 의할 경우 푸싱 유닛(1423) 등을 컴팩트하게 구성함으로써 상대적으로 내부 공간에 여유가 존재한다. 따라서, 복수의 온도 조절장치(1424, 1425)를 구비하여, 정밀하게 테스트 온도를 조절하는 것이 가능하다.On the other hand, the test chamber includes a plurality of temperature control unit for adjusting the temperature inside the chamber to create a preset test environment. As the conventional test chamber is designed to individually press all devices, there is insufficient space inside the chamber. exist. Accordingly, it is possible to precisely control the test temperature by providing a plurality of
구체적으로, 테스트 챔버(1420)는 챔버 온도 조절부(1424) 및 보드 온도 조절부(1425)를 포함할 수 있다. 챔버 온도 조절부(1424)는 테스트 챔버의 내부 공간의 온도를 제어할 수 있도록 구성으로, 챔버 내벽에 설치되는 히터 및/또는 송풍 장치 등을 이용하여 구성할 수 있다. 보드 온도 조절부(1425)는 테스트 보드와 선택적으로 접촉하여 테스트 보드(10)의 온도를 제어하는 구성으로, 도 11에 도시된 바와 같이, 일부가 테스트 보드의 리드부(300) 상면에 접촉하여 열전도 방식으로 디바이스의 온도를 조절하는 것이 가능하다. 이에 의할 경우, 테스트가 수행되는 디바이스의 온도를 더욱 정확하게 제어할 수 있으며, 디바이스의 위치에 따라 온도 편차가 발생하는 것을 보상하는 제어를 수행하는 것이 가능하다. 이때, 보드 온도 조절부(1425)에 의한 온도 제어가 용이하게 진행될 수 있도록, 테스트 보드의 리드부(300) 및/또는 수용부(100)는 열 전도성이 우수한 재질로 구성되는 것이 바람직하다.Specifically, the
이하에서는, 도 12 내지 도 14을 참조하여 본 실시예에 따른 테스트 장치를 이용한 테스트 방법을 구체적으로 설명한다. 도 12는 본 실시예에 따른 테스트 장치를 이용한 테스트 방법을 도시한 순서도이고, 도 13은 도 12에서 테스트 단계를 도시한 순서도이고, 도 14는 도 13의 각 테스트 단계에서 수행되는 단계를 도시한 순서도이다.Hereinafter, a test method using the test apparatus according to the present embodiment will be described in detail with reference to FIGS. 12 to 14 . 12 is a flowchart illustrating a test method using the test apparatus according to the present embodiment, FIG. 13 is a flowchart illustrating the test steps in FIG. 12, and FIG. 14 is a flowchart illustrating steps performed in each test step of FIG. It is a flowchart.
본 테스트 방법은 복수의 디바이스를 기 설정된 환경에서 테스트하기 위한 방법으로, 이를 위해 테스트 대상이 되는 복수의 디바이스를 테스트 보드 상에 로딩하는 단계를 수행한다(S100). 본 단계에서는 적재부(1110)에 적재된 테스트 되지 않은 복수의 디바이스(20)를 픽앤 플레이스 장치을 이용하여 테스트 보드의 수용부(100)에 로딩한다. 이때, 디바이스는 탄성적으로 지지되게 설치된 포켓 유닛 상에 로딩되므로, 로딩시 디바이스에 가해지는 충격을 최소화할 수 있다.This test method is a method for testing a plurality of devices in a preset environment, and for this purpose, a step of loading a plurality of devices to be tested on a test board is performed (S100). In this step, a plurality of
테스트 보드에 복수의 디바이스가 로딩되면, 테스트 보드(10)는 트랜스퍼 모듈에 의해 로딩부(1210)에서 리드 결합부(1220)로 이동하여, 테스트 보드 상에 리드부(300)를 결합하는 단계를 수행한다(S200). 본 단계는 리드부를 이송하는 리드 이송 모듈에 의해 수행될 수 있으며, 테스트 보드 상측에서 리프팅된 리드부를 하강시킨 후 체결 구조를 이용하여 테스트 보드에 체결한다. 본 단계에서, 리드부의 가압에 의해 포켓 유닛의 위치가 이동하고, 이에 의해 테스트 보드의 모든 디바이스(20)는 테스트 보드의 회로부(400)와 전기적으로 연결된 상태가 된다.When a plurality of devices are loaded on the test board, the
테스트 보드에 리드부가 결합되면, 이러한 테스트 보드는 전달 유닛 및 이송부에 의해 테스트부로 이동하며, 테스트부에서 테스트 단계를 수행한다(S300). 이때, 본 실시예의 테스트 장치는 제1 내지 제3 테스트부(1400a, 1400b, 1400c)를 구비하고, 본 테스트 단계는 제1 테스트부에서 수행되는 제1 테스트 단계(S310), 제2 테스트부에서 수행되는 제2 테스트 단계(S320), 그리고 제3 테스트부에서 수행되는 제3 테스트 단계(S330)를 포함한다(도 13 참조). 제1 내지 제3 테스트 단계는 전술한 바와 같이 서로 상이한 테스트 환경에서 테스트가 수행되며, 이로 인해 한 테스트 싸이클을 통해 다양한 테스트를 연속적으로 수행하는 것이 가능하다.When the lead unit is coupled to the test board, the test board moves to the test unit by the transfer unit and the transfer unit, and the test unit performs a test step (S300). At this time, the test apparatus of the present embodiment includes first to
이를 위해, 이송부의 셔틀이 제1 테스트부의 게이트 위치로 이동한 상태에서 전달 유닛에 의해 제1 테스트부로 테스트 보드를 반입 및 반출하고, 제2 및 제3 테스트부로의 테스트 보드 반입 및 반출 또한 유사한 방식으로 수행된다.To this end, in a state in which the shuttle of the transfer unit moves to the gate position of the first test unit, the test board is brought into and out of the first test unit by the transfer unit, and the test boards into and out of the second and third test units are also similarly performed. is performed with
그리고, 제1 내지 제3 테스트 단계는, 구체적으로 도 14에 도시된 단계를 각각 수행한다. 우선, 전달 유닛에 의해 테스트 보드가 테스트부(1400)의 게이트로 반입되면, 소크 챔버(1410) 내에 테스트 보드가 수용된 상태에서 각 설정된 테스트 환경에 상응하는 온도에 적응하는 단계를 수행한다. 그리고, 테스트 보드는 소크 챔버(1410)로부터 테스트 챔버(1420)로 이동한다. 이때, 테스트 챔버(1420)는 챔버 온도 조절부(1424)를 구동하여 테스트 챔버 내부의 온도를 기 설정된 테스트 환경의 온도로 조절한다(S301). 그리고, 푸싱 유닛(1423)은 테스트 보드의 상면을 가압하여 이동시켜, 테스트 보드의 테스터 컨택 단자(430)가 테스터 단자(1422)와 접촉되어 전기적으로 연결되게 한다(S302). 상기 단계를 통해 테스트 보드의 위치가 결정되면, 보드 온도 조절부(1425)가 이동하여 테스트 보드의 리드부(300)와 접촉한 상태에서 디바이스의 온도를 미세하게 조정한다(S303). 그리고, 테스터(1421)는 단자(1422)를 통해 테스트 보드로 전기적 신호를 송수신하는 방식으로 테스트 보드에 수용된 복수의 디바이스를 테스트 한다(S304). And, in the first to third test steps, specifically, the steps shown in FIG. 14 are respectively performed. First, when the test board is brought into the gate of the
도 14에 도시된 방식을 통해, 각각 제1 테스트 단계(S310), 제2 테스트 단계(S320), 제3 테스트 단계(S330)를 수행하여 테스트가 완료되면, 이송부는 테스트가 완료된 테스트 보드를 리드 분리부(1230)로 이동시킨다. 그리고, 리드 이송 모듈은 리드 분리부에 위치한 테스트 보드로부터 리드부를 분리한다(S400). 리드부 분리에 의해, 테스트 보드의 포켓 유닛(120)은 탄성력에 의해 원 위치로 복귀하고, 테스트가 완료된 복수의 디바이스(20)는 회로부(400)와 전기적으로 연결된 상태가 해제된다. 그리고, 리드 이송 모듈은 분리된 리드부(300)를 리프팅하여 리드 이송부(1250)를 따라 리드 결합부(1220) 측으로 이송하고, 이후 테스트를 수행할 테스트 보드 상에 결합시키도록 동작한다.14, when the test is completed by performing the first test step (S310), the second test step (S320), and the third test step (S330), respectively, the transfer unit leads the test board on which the test is completed It moves to the
리드 분리부에서 리드부가 분리된 테스트 보드는 트랜스퍼 모듈에 의해 언로딩부(1240)로 이송되며, 테스트가 완료된 디바이스(20)를 인출부(1120)로 언로딩하는 단계를 수행한다(S500). 언로딩 단계는 픽앤 플레이스 장치를 이용하여 수행되며, 테스트 결과에 따라 서로 상이한 인출 트레이에 소팅하는 방식으로 인출될 수 있다. 그리고, 언로딩 단계를 통해 디바이스가 모두 인출된 빈 테스트 보드는 트랜스퍼 모듈에 의해 보드 이송부(1260)를 따라 로딩부(1210) 측으로 이동하여, 다시 테스트 되지 않은 디바이스를 로딩하는 로딩 단계를 수행한다.The test board from which the lead part is separated from the lead separation part is transferred to the
이와 같이, 본 실시예의 테스트 장치는 디바이스를 수용하고 디바이스와 전기적으로 연결된 상태를 유지하는 테스트 보드를 이용함으로써, 이송 및 테스트 중 디바이스의 손상을 최소화하는 것이 가능하며, 하나의 테스트 사이클을 통해 다양한 테스트 단계를 수행하는 것이 가능하다.As such, the test apparatus of the present embodiment uses a test board that accommodates the device and maintains an electrically connected state with the device, so it is possible to minimize damage to the device during transport and testing, and various tests can be performed through one test cycle. It is possible to follow the steps.
다만, 전술한 실시예의 테스트 장치는 복수의 테스트부가 구비되도록 구성하였으나, 본 발명이 이에 한정되는 것은 아니며 하나의 테스트부를 포함하여 구성하는 것도 물론 가능하다. 또한, 본 실시예의 테스트 장치는 자체적으로 테스트 보스 상에 디바이스를 로딩하고 리드부를 결합하는 구성을 포함하도록 구성하였으나, 별도의 장치에서 디바이스를 로딩하고 리드부를 결합한 테스트 보드를 전달받아, 전술한 테스트 사이트에서 테스트를 진행하도록 구성하는 것도 가능함을 밝혀둔다.However, although the test apparatus of the above-described embodiment is configured to include a plurality of test units, the present invention is not limited thereto, and it is of course possible to include a single test unit. In addition, although the test apparatus of this embodiment is configured to include a configuration for loading the device on the test boss and coupling the lead part by itself, loading the device in a separate apparatus and receiving the test board combining the lead part, the test site described above It should be noted that it is also possible to configure the test to proceed in
이상, 본 발명의 테스트 보드, 테스트 장치 및 테스트 방법에 대해 몇몇 실시예를 중심으로 설명하였으나, 본 발명이 상기 실시예들에 한정되는 것은 아니다. 본 발명이 속하는 기술 분야에 대해 통상의 지식을 가진 사람이면, 첨부된 청구범위에 정의된 본 발명의 기술적 특징의 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음은 밝혀둔다.In the above, the test board, the test apparatus, and the test method of the present invention have been mainly described with reference to some embodiments, but the present invention is not limited to the above embodiments. It is revealed that those of ordinary skill in the art to which the present invention pertains can practice the present invention with various modifications or changes without departing from the scope of the technical features of the present invention as defined in the appended claims. put
1 : 테스트 장치 10 : 테스트 보드
20 : 디바이스 100 : 수용부
200 : 소켓 보드 300 : 리드부
1210 : 로딩부 1220 : 리드 결합부
1230 : 리드 분리부 1240 : 언로딩부
1400 : 테스트부1: test device 10: test board
20: device 100: receiving part
200: socket board 300: lead part
1210: loading unit 1220: lead coupling unit
1230: lead separation unit 1240: unloading unit
1400: test unit
Claims (19)
상기 테스트 보드 상에 리드부를 결합하는 리드 결합부;
상기 테스트 보드 외면에 형성된 테스터 컨택 단자를 이용하여, 상기 테스트 보드에 로딩된 복수의 디바이스에 대한 테스트를 수행하는 적어도 하나의 테스트부; 및
상기 리드 결합부에서 상기 리드부가 결합된 테스트 보드를 상기 적어도 하나의 테스트부로 이송하는 이송부;를 포함하고,
상기 복수의 디바이스는 상기 로딩부에 의해 로딩되어 상기 테스트 보드 내에 탄성적으로 지지되도록 수용되며, 상기 테스트 보드 상에 상기 리드부가 결합됨에 따라 상기 복수의 디바이스와 상기 테스트 보드가 전기적으로 연결되는 반도체 디바이스 테스트 장치.a loading unit for loading a plurality of devices on the test board;
a lead coupling part for coupling the lead part on the test board;
at least one test unit configured to perform a test on a plurality of devices loaded on the test board by using a tester contact terminal formed on an outer surface of the test board; and
a transfer unit for transferring the test board to which the lead unit is coupled in the lead coupling unit to the at least one test unit; and
The plurality of devices are loaded by the loading part and accommodated to be elastically supported in the test board, and as the lead part is coupled to the test board, the plurality of devices and the test board are electrically connected to each other. test device.
상기 테스트부는 상기 테스트 보드가 인입되면 상기 테스트 보드 외면에 형성된 상기 테스터 컨택 단자와 전기적으로 연결되어 상기 복수의 디바이스를 테스트하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.According to claim 1,
The test unit is electrically connected to the tester contact terminal formed on an outer surface of the test board when the test board is inserted, and tests the plurality of devices.
테스트가 완료된 상기 테스트 보드의 리드부를 분리하는 리드 분리부; 및
상기 리드가 분리된 테스트 보드로부터 상기 복수의 디바이스를 언로딩하는 언로딩부를 더 포함하는 반도체 디바이스 테스트 장치.According to claim 1,
a lead separator for separating the lead part of the test board on which the test is completed; and
and an unloading unit for unloading the plurality of devices from the test board from which the leads are separated.
상기 리드 분리부에서 분리된 리드를 이송하는 리드 이송부; 및
상기 언로딩부에서 상기 복수의 디바이스가 언로딩 된 빈 테스트 보드를 이송하는 보드 이송부;를 더 포함하는 반도체 디바이스 테스트 장치.4. The method of claim 3,
a lead transfer unit for transferring the leads separated from the lead separation unit; and
and a board transfer unit for transferring the empty test board from which the plurality of devices are unloaded by the unloading unit.
상기 리드 이송부는 상기 분리된 리드를 상기 리드 분리부로부터 상기 리드 결합부로 이송하고,
상기 보드 이송부는 상기 빈 테스트 보드를 상기 언로딩부로부터 상기 로딩부로 이송하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.5. The method of claim 4,
The lead transfer unit transfers the separated lead from the lead separation unit to the lead coupling unit,
The board transfer unit transfers the empty test board from the unloading unit to the loading unit.
상기 적어도 하나의 테스트부는 제1 테스트 환경에서 상기 디바이스를 테스트하는 제1 테스트부 및 상기 제1 테스트 환경과 상이한 제2 테스트 환경에서 상기 디바이스를 테스트하는 제2 테스트부를 포함하고,
상기 이송부는 상기 리드 결합부에서 전달되는 상기 테스트 보드를 상기 제1 테스트부 및 제2 테스트부로 순차적으로 이송하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.According to claim 1,
The at least one test unit includes a first test unit that tests the device in a first test environment and a second test unit that tests the device in a second test environment different from the first test environment,
The transfer unit sequentially transfers the test board transferred from the lead coupling unit to the first test unit and the second test unit.
상기 제1 테스트부 및 상기 제2 테스트부는 각각의 테스트 환경으로 분위기를 조성하는 소크 챔버(soak chamber), 테스터가 구비되어 테스트 환경에서 상기 복수의 디바이스를 테스트하는 테스트 챔버(test chamber), 테스트 환경으로부터 대기 환경으로 분위기를 조성하는 디소크 챔버(de-soak chamber)를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.7. The method of claim 6,
The first test unit and the second test unit include a soak chamber for creating an atmosphere in each test environment, a test chamber including a tester to test the plurality of devices in the test environment, and a test environment A semiconductor device test apparatus comprising a de-soak chamber for creating an atmosphere from the atmosphere to the atmosphere.
상기 테스트 보드의 저면에 형성된 상기 테스터 컨택 단자와 연결되어 테스트를 수행하는 테스터 및 상기 테스트 보드의 상면을 가압하여 상기 테스터 컨택 단자와 상기 테스터를 연결시키는 푸싱 모듈을 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.8. The method of claim 7, wherein the test chamber is
and a tester connected to the tester contact terminal formed on the lower surface of the test board to perform a test, and a pushing module configured to connect the tester contact terminal and the tester by pressing the upper surface of the test board. Device.
상기 제1 테스트부 및 상기 제2 테스트부는 각 테스트 챔버 내부의 온도를 조절하기 위한 챔버 온도 조절부 및 상기 테스트 챔버 내부에 인입된 상기 테스트 보드와 접촉하여 상기 테스트 보드의 온도를 조절하는 보드 온도 조절부를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.8. The method of claim 7,
The first test part and the second test part are in contact with a chamber temperature controller for controlling the temperature inside each test chamber and the test board introduced into the test chamber to control the temperature of the test board. A semiconductor device testing apparatus comprising a section.
상기 보드 온도 조절부는 상기 테스트 보드의 상기 리드부와 선택적으로 접촉하여 상기 테스트 보드의 온도를 조절하는 것을 특징으로 하는 반도체 디바이스 테스트 장치.10. The method of claim 9,
The board temperature controller selectively contacts the lead part of the test board to adjust the temperature of the test board.
상기 테스트 보드에 로딩되는 상기 복수의 디바이스는 패키징 공정이 이루어지기 전 단계의 디바이스인 것을 특징으로 하는 반도체 디바이스 테스트 장치.According to claim 1,
The plurality of devices loaded onto the test board are devices of a stage before a packaging process is performed.
리드 결합부에서 리드부가 결합된 상기 테스트 보드를 상기 적어도 하나의 테스트부로 이송하는 이송부;를 포함하고,
상기 테스트 보드는 수용부에 상기 복수의 디바이스가 탄성적으로 지지되도록 로딩되어 상기 수용부 상측에 리드부가 결합되어 상기 테스트 보드와 상기 복수의 디바이스가 전기적으로 연결된 상태이며,
상기 테스트부는 상기 테스트 보드의 외면에 형성된 테스터 컨택 단자와 전기적으로 연결되어 상기 복수의 디바이스에 대한 테스트를 수행하는 반도체 디바이스 테스트 장치.at least one test unit for performing a test on a plurality of devices loaded on the test board; and
Including; a transfer unit for transferring the test board to which the lead unit is coupled in the lead coupling unit to the at least one test unit;
The test board is loaded so that the plurality of devices are elastically supported in the accommodating part, and the lead part is coupled to the upper side of the accommodating part so that the test board and the plurality of devices are electrically connected,
The test unit is electrically connected to a tester contact terminal formed on an outer surface of the test board to perform a test on the plurality of devices.
상기 테스트 보드와 상기 복수의 디바이스가 전기적으로 연결되도록, 상기 테스트 보드 상에 리드부를 결합하는 단계;
상기 리드부가 결합된 상기 테스트 보드를 이송하고, 상기 테스트 보드 외면에 형성된 테스터 컨택 단자를 이용하여 적어도 하나의 테스트부에서 상기 복수의 디바이스를 테스트하는 단계;
상기 테스트 단계가 이루어진 후 상기 테스트 보드에서 상기 리드부를 분리하는 단계; 및
상기 테스트 보드에서 테스트가 완료된 상기 복수의 디바이스를 언로딩하는 단계를 포함하는 반도체 디바이스 테스트 방법.loading the plurality of devices such that the plurality of devices are elastically supported on the receiving portion of the test board;
coupling a lead part on the test board so that the test board and the plurality of devices are electrically connected;
transferring the test board to which the lead part is coupled, and testing the plurality of devices in at least one test part using a tester contact terminal formed on an outer surface of the test board;
separating the lead part from the test board after the test step is performed; and
and unloading the plurality of devices that have been tested from the test board.
상기 복수의 디바이스가 언로딩 된 상기 테스트 보드는 상기 디바이스가 로딩되는 로딩부로 이송되고,
상기 리드부를 분리하는 단계에서 분리된 리드부는 상기 디바이스가 로딩된 테스트 보드 상에 결합되기 위해 리드 결합부로 이송되는 것을 특징으로 하는 반도체 디바이스 테스트 방법.14. The method of claim 13,
The test board on which the plurality of devices are unloaded is transferred to a loading unit on which the devices are loaded,
The semiconductor device test method, characterized in that the lead part separated in the step of separating the lead part is transferred to a lead coupling part to be coupled on a test board on which the device is loaded.
상기 복수의 디바이스를 테스트 하는 단계는 상기 테스트부의 테스터와 상기 테스트 보드의 외면에 형성된 상기 테스터 컨택 단자를 전기적으로 연결하여 상기 복수의 디바이스를 테스트하는 것을 특징으로 하는 반도체 디바이스 테스트 방법.14. The method of claim 13,
The testing of the plurality of devices comprises testing the plurality of devices by electrically connecting the tester of the test unit and the tester contact terminal formed on an outer surface of the test board.
제1 테스트 환경에서 상기 복수의 디바이스를 테스트 하는 제1 테스트 단계; 및 상기 제1 테스트 환경과는 상이한 제2 테스트 환경에서 상기 복수의 디바이스를 테스트 하는 제2 테스트 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 방법.The method of claim 13, wherein testing the plurality of devices comprises:
a first test step of testing the plurality of devices in a first test environment; and a second test step of testing the plurality of devices in a second test environment different from the first test environment.
상기 제1 테스트 단계 및 상기 제2 테스트 단계는 상기 테스트 보드 상에 상기 리드부가 결합된 상태를 유지하면서 순차적으로 수행되는 것을 특징으로 하는 반도체 디바이스 테스트 방법.17. In claim 16,
The first test step and the second test step are sequentially performed while maintaining the state in which the lead portion is coupled to the test board.
챔버 온도 조절부를 이용하여 테스트 챔버의 온도를 조절하는 단계;
상기 테스트 보드를 상기 테스트 챔버 내의 테스트와 전기적으로 연결하는 단계; 및
보드 온도 조절부를 상기 테스트 보드와 접촉하여 상기 테스트 보드의 온도를 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 방법.The method of claim 13, wherein the testing of the plurality of devices comprises:
adjusting the temperature of the test chamber by using the chamber temperature controller;
electrically connecting the test board to a test in the test chamber; and
and controlling a temperature of the test board by contacting a board temperature controller with the test board.
상기 테스트 보드에 로딩되는 상기 복수의 디바이스는 패키징 공정이 이루어지기 전 단계의 디바이스인 것을 특징으로 하는 반도체 디바이스 테스트 방법.14. The method of claim 13,
The plurality of devices loaded onto the test board are devices of a stage before a packaging process is performed.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190082841A KR102296954B1 (en) | 2019-07-09 | 2019-07-09 | A test apparatus for dyes obtained from wafer singulation and a test method |
KR1020210113099A KR102531189B1 (en) | 2019-07-09 | 2021-08-26 | A test apparatus for dyes obtained from wafer singulation and a test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190082841A KR102296954B1 (en) | 2019-07-09 | 2019-07-09 | A test apparatus for dyes obtained from wafer singulation and a test method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210113099A Division KR102531189B1 (en) | 2019-07-09 | 2021-08-26 | A test apparatus for dyes obtained from wafer singulation and a test method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210006788A KR20210006788A (en) | 2021-01-19 |
KR102296954B1 true KR102296954B1 (en) | 2021-09-02 |
Family
ID=74237431
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190082841A KR102296954B1 (en) | 2019-07-09 | 2019-07-09 | A test apparatus for dyes obtained from wafer singulation and a test method |
KR1020210113099A KR102531189B1 (en) | 2019-07-09 | 2021-08-26 | A test apparatus for dyes obtained from wafer singulation and a test method |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210113099A KR102531189B1 (en) | 2019-07-09 | 2021-08-26 | A test apparatus for dyes obtained from wafer singulation and a test method |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102296954B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881939B1 (en) * | 2006-11-15 | 2009-02-16 | 주식회사 아이티엔티 | Semiconductor device test system |
KR101538739B1 (en) | 2014-01-15 | 2015-07-24 | 주식회사 아테코 | Pressure control system of pick-up apparatus for testing device and apparatus for testing device |
KR20180028759A (en) * | 2016-09-09 | 2018-03-19 | 세메스 주식회사 | Test handler |
-
2019
- 2019-07-09 KR KR1020190082841A patent/KR102296954B1/en active Application Filing
-
2021
- 2021-08-26 KR KR1020210113099A patent/KR102531189B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20210006788A (en) | 2021-01-19 |
KR102531189B1 (en) | 2023-05-11 |
KR20210107598A (en) | 2021-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2889781B2 (en) | Contact assembly for automatic test handler | |
US8207744B2 (en) | Testing apparatus | |
KR101321467B1 (en) | Semiconductor wafer testing apparatus | |
US7129726B2 (en) | Testing device and testing method of a semiconductor device | |
JP4437508B1 (en) | Test equipment | |
KR100748482B1 (en) | Handler for testing semiconductor | |
US11226366B2 (en) | Wafer inspection device and maintenance method for same | |
KR100639149B1 (en) | Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same | |
KR102249306B1 (en) | A test board for dyes obtained from wafer singulation, a test apparatus and a test method | |
JPWO2010007653A1 (en) | Socket guide, socket, pusher and electronic component testing equipment | |
KR102296954B1 (en) | A test apparatus for dyes obtained from wafer singulation and a test method | |
KR101969214B1 (en) | Semiconductor device pick-up module and apparatus testing semiconductor devices having the same | |
US10782341B2 (en) | Semiconductor device handler with a floating clamp | |
KR100946335B1 (en) | Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays | |
KR20100000270A (en) | Unit for transferring customer trays and test handler having the unit for transferring customer trays | |
JP2002181887A (en) | Testing device for electronic component | |
KR200389391Y1 (en) | Semiconductor Chip Carrier | |
KR20240038259A (en) | A test board for semiconductor devices | |
KR20110031885A (en) | Placing mechanism, transport method of wafer having dicing frame and computer readable recording medium having program for transporting wafer used for this method | |
KR20090128025A (en) | Solid state disk unloading apparatus | |
KR101730635B1 (en) | Apparatus for pushing semiconductor chip | |
KR20200143064A (en) | Semiconductor device inspection apparatus, and device pressing tool | |
CN115692221A (en) | Die binding method and die binding device | |
KR100435209B1 (en) | Semiconductor chip package loading/unloading apparatus with socket pressing plate | |
KR20060024875A (en) | Station block of solder ball attaching apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent |