KR102294576B1 - 위상제어정류기의 게이팅 신호 생성시스템 - Google Patents

위상제어정류기의 게이팅 신호 생성시스템 Download PDF

Info

Publication number
KR102294576B1
KR102294576B1 KR1020190177988A KR20190177988A KR102294576B1 KR 102294576 B1 KR102294576 B1 KR 102294576B1 KR 1020190177988 A KR1020190177988 A KR 1020190177988A KR 20190177988 A KR20190177988 A KR 20190177988A KR 102294576 B1 KR102294576 B1 KR 102294576B1
Authority
KR
South Korea
Prior art keywords
pulse
gating
phase
setting information
auxiliary
Prior art date
Application number
KR1020190177988A
Other languages
English (en)
Other versions
KR20210085199A (ko
Inventor
김승모
권병기
Original Assignee
주식회사 포스코아이씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코아이씨티 filed Critical 주식회사 포스코아이씨티
Priority to KR1020190177988A priority Critical patent/KR102294576B1/ko
Publication of KR20210085199A publication Critical patent/KR20210085199A/ko
Application granted granted Critical
Publication of KR102294576B1 publication Critical patent/KR102294576B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Rectifiers (AREA)

Abstract

주제어기로부터 트리거 신호와 게이팅 설정정보를 수신하여 다중펄스 위상제어정류기의 제어를 위한 복수개의 게이팅 신호를 생성할 수 있는 본 발명의 일 측면에 따른 위상제어정류기의 게이팅 신호 생성 시스템은, n개의 위상제어정류기를 이용하여 교류전압을 직류전압으로 변환하여 출력하는 전력변환장치; 각 위상제어정류기 별로 복수개의 게이팅 신호 생성을 위한 제1 및 제2 게이팅 설정정보와 동기설정을 위한 트리거 신호를 생성하는 주제어기; 및 상기 각 위상제어정류기 별로 상기 제1 게이팅 설정정보를 기초로 상기 트리거 신호에 동기된 펄스트레인을 생성하고, 상기 펄스트레인 및 상기 제2 게이팅 설정정보를 이용하여 상기 각 위상제어정류기를 구성하는 복수개의 싸이리스터 별로 상기 게이팅 신호를 생성하는 신호 생성유닛을 포함하는 것을 특징으로 한다.

Description

위상제어정류기의 게이팅 신호 생성시스템{System for Generating Gating Signal for Phase Controlled Rectifier}
본 발명은 위상제어정류기에 관한 것으로서, 보다 구체적으로 위상제어정류기의 게이팅 신호 생성에 관한 것이다.
위상제어정류기(Phase Controlled Rectifier)는 교류를 직류로 변환하는 전력변환장치로 이용된다.
일반적인 위상제어정류기는 복수개의 싸이리스터로 구성된 사이리스터 스택을 이용하여 다중펄스의 출력신호를 출력한다. 일 예로, 위상제어정류기는 6개의 싸이리스터를 이용하여 6펄스의 출력신호를 출력할 수 있다.
최근에는 수 MW 이상의 대용량 전원장치를 구성하기 위해, 다중펄스 위상제어정류기를 2개 이상 사용하는 방법이 제안된 바 있다. 이러한 실시예에 따라, 전원장치가 6펄스 위상제어정류기를 2개 포함하는 경우 12펄스의 출력신호를 획득할 수 있게 되고, 6펄스 위상제어정류기를 4개 포함하는 경우 24펄스의 출력신호를 획득할 수 있게 된다.
상술한 바와 같은 다중펄스 위상제어정류기를 구현하기 위해서는 주제어기가 출력펄스 수만큼의 게이팅 신호를 생성하여 해당 위상제어정류기를 구동시키는 게이팅 드라이버로 전송하여야 한다. 예컨대, 6펄스 위상제어정류기를 구현하기 위해서는 주제어기가 6개의 게이팅 신호를 생성하여 게이팅 드라이버로 전송하여야 하고, 12펄스 위상제어정류기를 구현하기 위해서는 주제어기가 12개의 게이팅 신호를 생성하여 게이팅 드라이버로 전송하여야 하며, 24 펄스 위상제어정류기를 구현하기 위해서는 주제어기가 24개의 게이팅 신호를 생성하여 게이팅 드라이버로 전송하여야 한다.
따라서, 상술한 바와 같은 다중펄스 위상제어정류기의 경우, 출력펄스의 수가 증가할수록 주제어기가 생성하여야 하는 게이팅 신호의 개수가 증가하기 때문에 시스템 구성이 복잡해 질 밖에 없다는 문제점이 있고, 주제어기가 생성할 수 있는 게이팅 신호의 개수도 제한적이기 때문에 시스템 확장성이 제한될 수 밖에 없다는 문제점도 있다.
또한, 상술한 바와 같은 종래의 다중펄스 위상제어정류기의 경우, 게이팅 신호의 펄스폭이나 펄스개수 등을 딥 스위치(Dip Switch)와 같은 하드웨어를 이용하여 설정할 수 밖에 없었기 때문에, 필요에 따라 게이팅 신호의 펄스폭이나 펄스개수를 가변시키기 어려워 시스템 유연성이 저하된다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 주제어기로부터 트리거 신호와 게이팅 설정정보를 수신하여 다중펄스 위상제어정류기의 제어를 위한 복수개의 게이팅 신호를 생성할 수 있는 위상제어정류기의 게이팅 신호 생성시스템을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 주제어기로부터 수신된 게이팅 설정정보의 오류를 검증할 수 있는 위상제어정류기의 게이팅 신호 생성시스템을 제공하는 것을 다른 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 위상제어정류기의 게이팅 신호 생성 시스템은, n(n은 자연수)개의 위상제어정류기를 이용하여 교류전압을 직류전압으로 변환하여 출력하는 전력변환장치; 각 위상제어정류기 별로 복수개의 게이팅 신호 생성을 위한 제1 및 제2 게이팅 설정정보와 동기설정을 위한 트리거 신호를 생성하는 주제어기; 및 상기 각 위상제어정류기 별로 상기 제1 게이팅 설정정보를 기초로 상기 트리거 신호에 동기된 펄스트레인을 생성하고, 상기 펄스트레인 및 상기 제2 게이팅 설정정보를 이용하여 상기 각 위상제어정류기를 구성하는 복수개의 싸이리스터 별로 상기 게이팅 신호를 생성하는 신호 생성유닛을 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따르면, 신호 생성유닛이 주제어기로부터 전송되는 트리거 신호와 게이팅 설정정보를 이용하여 복수개의 게이팅 신호를 생성할 수 있기 때문에, 출력펄스의 수가 증가하더라도 주제어기는 트리거 신호와 게이팅 설정정보만을 전송하면 되므로, 시스템 구성을 간소화시킬 수 있다는 효과가 있다.
또한, 본 발명에 따르면, 복수개의 게이팅 신호가 게이팅 설정정보 및 위상 제어기 별로 생성된 트리거 신호를 기초로 신호 생성유닛에 의해 생성되므로, 주제어기에 의한 게이팅 신호 생성 제약이 발생되지 않기 때문에, 시스템 확장성을 극대화할 수 있다는 효과가 있다.
또한, 본 발명에 따르면 트리거 신호와 게이팅 설정정보를 이용하여 게이팅신호를 생성하기 때문에 필요에 따라 게이팅 설정정보만을 변경함으로써 다양한 펄스폭 및 펄스개수를 갖는 게이팅 신호를 생성할 수 있어 시스템 유연성이 향상된다는 효과가 있다.
또한, 본 발명에 따르면 주제어기로부터 수신된 게이팅 설정정보의 오류를 검증함으로써 비정상적인 게이팅 신호의 생성으로 인한 위상제어정류기 오동작을 방지할 수 있어, 위상제어정류기의 제어 신뢰성을 향상시킬 수 있고 위상제어정류기의 고장을 예방할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 위상제어정류기의 게이팅 신호 생성 시스템의 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 신호 생성유닛의 구성을 보여주는 블록도이다.
도 3은 트리거 신호의 필터링 방법을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리의 구성을 보여주는 도면이다.
도 5는 제1 게이팅 설정정보의 예를 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 펄스트레인 생성방법을 예시적으로 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 따른 게이팅 신호 생성부의 구성을 개략적으로 보여주는 도면이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 위상제어정류기의 게이팅 신호 생성 시스템의 구성을 개략적으로 보여주는 도면이다. 본 발명의 일 실시예에 따른 위상제어정류기의 게이팅 신호 생성 시스템(100, 이하, '게이팅 신호 생성 시스템'이라 함)은 계통(110)에서 공급되는 계통전압을 직류전압으로 변환하는 전력변환장치(105) 및 전력변환장치(105)의 동작을 제어하는 제어장치(107)를 포함한다. 전력변환장치(105)는 변압유닛(130) 및 정류유닛(140)을 포함하고, 제어장치(107)는 주제어기(150) 및 신호 생성유닛(160)을 포함한다.
변압유닛(130)은 계통(110)에서 공급되는 계통전압을 델타 결선 또는 와이 결선에 따라 3상의 교류전압으로 변환하여 정류유닛(140)으로 공급한다. 일 실시예에 있어서, 변압유닛(130)은 정류유닛(140)에 포함되는 위상 제어 정류기의 개수와 동일한 개수의 변압기를 포함할 수 있다.
예컨대, 도 1에 도시된 바와 같이 정류유닛(140)이 n개(n은 자연수)의 위상제어정류기(142a~142n)를 포함하는 경우 변압유닛(130)은 n개의 변압기(130a~130n)를 포함할 수 있다. 이러한 실시예에 따르는 경우 n개의 변압기(130a~130n)는 n개의 위상 제어 정류기(142a~142n)와 1:1로 연결될 수 있다.
이하에서는 설명의 편의를 위해 변압유닛(130)이 제1 변압기(130a) 및 제2 변압기(130b)를 포함하는 것으로 가정하여 설명하기로 한다.
제1 변압기(130a)는 계통(110)에서 공급되는 3상의 계통전압을 델타-델타 결선(△//△)에 따라 3상의 교류전압으로 변환하여 제1 위상제어정류기(140a)로 공급한다.
제2 변압기(130b)는 계통(110)에서 공급되는 3상의 계통전압을 델타-와이 결선(△//Y)에 따라 3상의 교류전압으로 변환하여 제2 위상제어정류기(140b)로 공급한다.
이러한 실시예에 따르는 경우 제2 변압기(130b)에서 제2 위상제어정류기(140b)로 공급되는 교류전압은 제1 변압기(130a)에서 제1 위상제어정류기(140a)로 공급되는 교류전압과 비교할 때 30도만큼 지연된 위상을 갖게 된다.
상술한 실시예에 있어서는 제1 변압기(130a)는 델타-델타 결선(△//△)에 따라 계통전압을 3상의 교류전압으로 변환하고, 제2 변압기(130b)는 델타-와이 결선(△//Y)에 따라 계통전압을 3상의 교류전압으로 변환하는 것으로 설명하였다. 하지만, 변형된 실시예에 있어서 제1 변압기(130a) 및 제2 변압기(130b) 모두가 델타-델타 결선(△//△)에 따라 계통전압을 3상의 교류전압으로 변환하거나, 델타-와이 결선(△//Y)에 따라 계통전압을 3상의 교류전압으로 변환할 수도 있을 것이다. 이러한 경우 변압유닛(130)은 제1 변압기(130a) 또는 제2 변압기(130b) 중 어느 하나만을 이용하여 제1 위상제어정류기(140a) 및 제2 위상제어정류기(140b)로 교류전압을 공급할 수 있을 것이다.
다시 도 1을 참조하면, 정류유닛(140)은 변압유닛(130)에서 공급되는 3상의 교류전압을 직류전압으로 변환하여 부하(120)로 공급한다. 이를 위해, 정류유닛(140)은 n개의 위상제어정류기(140a~140n)들을 포함할 수 있다.
일 실시예에 있어서, n개의 위상제어정류기(140a~140n)들은 서로 직렬로 연결될 수 있다. 이러한 경우 n개의 위상제어정류기(140a~140n)들 각각이 출력하는 직류전압의 합이 정류유닛(140)의 출력전압이 되므로 부하(120)에 고전압을 출력할 수 있게 된다.
다른 실시예에 있어서, n개의 위상제어정류기(140a~140n)들은 서로 병렬로 연결될 수 있다. 이러한 경우 n개의 위상제어정류기(140a~140n)들 각각이 출력하는 전류의 합이 정류유닛(140)의 출력전류가 되므로 부하(120)에 고전류를 출력할 수 있게 된다.
이하에서는 설명의 편의를 위해 정류유닛(140)이 제1 및 제2 위상제어정류기(140a, 140b)를 포함하는 것으로 가정하여 설명하기로 한다.
제1 위상제어정류기(140a)는 제1 변압기(130a)에서 공급되는 3상 교류전압을 직류전압으로 변환한다. 구체적으로, 제1 위상제어정류기(140a)는 싸이리스터(SCR)을 이용하여 3상의 교류전압을 직류전압으로 변환한다. 일 실시예에 있어서, 제1 위상제어정류기(140a)는 다중펄스 출력 구현을 위해 복수개의 싸이리스터를 포함할 수 있다. 예컨대, 제1 위상제어정류기(140a)는 6펄스 출력 구현을 위해 6개의 싸이리스터를 포함할 수 있다.
제1 위상제어정류기(140a)는 제어장치(107)에 의해 설정된 점호각(Firing Angle)에 따라 생성된 게이팅 신호에 의해 턴온 시점이 조절됨으로써 출력전압 지령치에 해당하는 직류전압을 출력하게 된다.
제2 위상제어정류기(140b)는 제2 변압기(130b)에서 공급되는 3상 교류전압을 직류전압으로 변환한다. 일 실시예에 있어서, 제2 위상제어정류기(140b)는 제1 위상제어정류기(140a)와 동일하게 6개의 싸이리스터를 이용하여 6 펄스 출력을 구현할 수 있다.
제2 위상제어정류기(140b)는 제어장치(107)에 의해 설정된 점호각에 따라 생성된 게이팅 신호에 의해 턴온 시점이 조절됨으로써 출력전압 지령치에 해당하는 직류전압을 출력하게 된다.
한편, 제1 변압기(130a)가 델타-델타 결선(△//△) 타입으로 구현되고 제2 변압기(130b)가 델타-와이 결선(△//Y) 타입으로 구현되는 경우, 제1 위상제어정류기(140a)의 6 펄스 출력과 제2 위상제어정류기(140b)의 6 펄스 출력은 각각 30도 위상차이를 가지게 되므로, 정류유닛(140)은 12 펄스 출력을 구현할 수 있게 된다.
다른 예로 제1 및 제2 변압기(130a, 130b)가 모두 델타-델타 결선(△//△) 타입 또는 델타-와이 결선(△//Y) 타입으로 구현되는 경우 제1 및 제2 변압기(130a, 130b)에서의 출력전압간의 위상차이가 존재하지 않기 때문에, 제1 및 제2 위상제어정류기(140a, 140b)에서 출력되는 6 펄스 간에는 위상차가 존재하지 않기 때문에, 결과적으로 정류유닛(140)은 6 펄스 출력을 구현할 수 있게 된다.
다시 도 1을 참조하면, 제어장치(107)는 정류유닛(140)의 턴온시점을 결정하기 위한 점호각을 결정하고, 결정된 점호각에 따라 각 정류유닛(140)의 구동을 위한 게이팅 신호를 생성하여 정류유닛(140)을 구동시킴으로써 정류유닛(140)이 출력전압지령치에 해당하는 출력전압을 출력하도록 한다. 이러한 제어장치(107)는 상술한 바와 같이 주제어기(150) 및 신호 생성유닛(160)을 포함한다.
주제어기(150)는 각 위상제어정류기(140a~140n) 별로 복수개의 게이팅 신호 생성을 위한 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2)와 게이팅 신호의 동기설정을 위한 트리거 신호(GTR)를 생성한다.
구체적으로, 주제어기(150)는 각 위상제어정류기(140a~140n)들에 포함된 싸이리스터들의 동작 타이밍 결정을 위한 트리거 신호(GTR)를 생성한다. 일 실시예에 있어서, 트리거 신호(GTR)는 시스템 운전자에 의해 설정되거나 위상제어정류기(140a~140n)들의 점호각을 기초로 자동으로 생성될 수도 있다. 일 예로, 위상제어정류기(140a~140n)가 1개인 경우(6펄스 출력) 주제어기(150)는 1개의 트리거 신호(GTR)를 생성하여 신호 생성유닛(160)으로 제공하고, 위상제어정류기(140a~140n)가 2개인 경우(12펄스 출력) 주제어기(150)는 2개의 트리거 신호(GTR)를 생성하여 신호 생성유닛(160)으로 제공하며, 위상제어정류기(140a~140n)가 3개인 경우(18펄스 출력) 주제어기(150)는 3개의 트리거 신호(GTR)를 생성하여 신호 생성유닛(160)으로 제공하고, 위상제어정류기(140a~140n)가 4개인 경우(24펄스 출력) 주제어기(150)는 4개의 트리거 신호(GTR)를 생성하여 신호 생성유닛(160)으로 제공한다.
이때, 주제어기(150)는 위상제어정류기(140a~140n)들의 출력전압 지령치를 미리 정해진 점호각 산출 알고리즘에 입력하여 위상제어정류기(140a~140n)의 점호각을 산출할 수 있다. 예컨대, 주제어기(150)는 아래의 수학식 1을 이용하여 점호각을 산출할 수 있다.
Figure 112019135533790-pat00001
수학식 1에서, α는 점호각을 나타내고, V*는 위상제어정류기(140a~140n)들의출력전압 지령치를 나타내는 것으로서, 위상제어정류기(140a~140n)들의 출력전압 지령치는 모두 균등하게 설정될 수 있다. K는 위상제어정류기(140a~140n)가 출력할 수 있는 최대출력전압을 나타내는 것으로서, k는 아래의 수학식 2와 같이 정의될 수 있다.
Figure 112019135533790-pat00002
수학식 2에서 VLL은 각 위상제어정류기(140a~140n)로 입력되는 교류전압의 실효치를 나타낸다.
주제어기(150)는 상술한 바에 따라 산출된 점호각을 기초로 각 위상제어정류기(140a~140n)들에 포함된 싸이리스터들의 동작 타이밍 결정을 위한 트리거 신호(GTR)를 생성하고, 생성된 트리거 신호(GTR)를 신호 생성유닛(160)으로 전송한다.
한편, 주제어기(150)는 신호 생성유닛(160)이 각 위상제어정류기(140a~140n)들의 게이팅 신호를 생성할 수 있도록 게이팅 신호 생성을 위한 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2)를 생성하고, 생성된 제1 및 제2 게이팅 설정정보(Data1, Data2)를 신호 생성유닛(160)에 전송한다.
일 실시예에 있어서, 제1 게이팅 설정정보(Data1)는 게이팅 신호인 펄스트레인을 구성하는 기본펄스의 펄스폭, 펄스트레인을 구성하는 보조펄스의 펄스폭, 펄스주기, 및 펄스개수 중 적어도 하나를 포함할 수 있다.
제2 게이팅 설정정보(Data1, Data2)는 전력변환장치(105)의 타입정보 및 각 위상제어정류기(140a~140n)를 구성하는 싸이리스터 중 턴온 될 싸이리스터를 지시하는 싸이리스터 트리거 정보 중 적어도 하나를 포함할 수 있다. 이때, 전력변환장치(105)의 타입정보란 전력변환장치(105)가 6펄스 출력 위상제어정류기로 구현된 것인지, 12펄스 출력 위상제어정류기로 구현된 것인지, 18펄스 출력 위상제어정류기로 구현된 것인지, 또는 24펄스 출력 위상제어정류기로 구현된 것인지 여부를 나타내는 정보를 의미한다.
일 실시예에 있어서, 주제어기(150)는 시스템 운전자에게 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2)의 설정을 위한 UI(User Interface)를 제공하고, 해당 UI를 통해 입력되는 정보를 이용하여 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2)를 생성할 수 있다.
주제어기(150)는 생성된 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2)를 신호 생성유닛(160)으로 전송한다.
일 실시예에 있어서, 주제어기(150)는 신호 생성유닛(160)으로 제1 게이팅 설정정보(Data1) 및 제2 게이팅 설정정보(Data2) 전송시, 신호 생성유닛(160) 내부에 포함된 메모리(미도시)에 제1 및 제2 게이팅 설정정보(Data1, Data2)가 기록될 수 있도록 하기 위해 제1 및 제2 게이팅 설정정보(Data1, Data2)가 저장될 메모리 어드레스 정보(Addr)와 제1 및 제2 게이팅 설정정보(Data1, Data2)의 기록명령(WR)을 함께 신호 생성유닛(160)으로 전송할 수 있다.
신호 생성유닛(160)은 주제어기(150)로부터 전송되는 트리거 신호(GTR) 및 제1 및 제2 게이팅 설정정보(Data1, Data2)를 기초로 각 위상제어정류기(140a~140n)별로 복수개의 게이팅 신호를 생성한다. 이하, 도 2를 참조하여 본 발명에 따른 신호 생성유닛(160)의 구성을 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 신호 생성유닛(160)의 구성을 보여주는 블록도이다. 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 신호 생성유닛(160)은 필터링부(210), 메모리(220), 설정정보 검증부(230), 펄스트레인 생성부(240), 및 게이팅 신호 생성부(250)를 포함한다.
필터링부(210)는 주제어기(150)로부터 수신되는 트리거 신호(GTR)를 필터링한다. 구체적으로, 필터링부(210)는 트리거 신호(GTR)가 제어장치(107)의 초기 구동시 글리치 형태로 나타날 수 있는 게이팅 오동작에 의해 생성되거나, 트리거 신호(GTR)가 주변 전자파에 의해 왜곡될 수 있기 때문에, 노이즈 필터를 이용하여 트리거 신호(GTR)를 필터링한다.
일 실시예에 있어서, 필터링부(210)는 도 3에 도시된 바와 같이, 클럭(CLK)을 기준으로 일정시간 이후까지 지속되는 트리거 신호(GTR)만을 카운팅하여 필터링하는 지연로직으로 구현될 수 있다.
다시 도 2를 참조하면, 메모리(220)는 주제어기(150)로부터 전송되는 기록명령(WR) 및 어드레스 정보(Addr)에 따라 주제어기(150)로부터 전송되는 제1 및 제2 게이팅 설정정보를 저장한다. 이를 위해, 메모리(220)는 도 4에 도시된 바와 같이, 복수개의 레지스터(410~430)들을 포함할 수 있다. 일 실시예에 있어서, 메모리(220)는 도 4에 도시된 바와 같이 제1 타입 레지스터(410a~410n), 제2 타입 레지스터(420a~420d), 및 제3 타입 레지스터(430)를 포함한다.
제1 타입 레지스터(410a~410n)에는 제2 게이팅 설정정보에 포함된 싸이리스터 트리거 정보가 기록된다. 이때, 제1 타입 레지스터(410a~410n)의 개수는 위상제어정류기(140a~140n)와 동일한 개수로 설정될 수 있다. 예컨대, 전력변환장치(105)가 4개의 위상제어정류기(140a~140d)를 포함하는 경우 메모리(220)는 4개의 제1 타입 레지스터(410a~410d)를 포함할 수 있다. 또한, 각 위상제어정류기(140a~140n)가 6개의 싸이리스터들로 구성되는 경우, 제1 타입 레지스터(410a~410n)는 6비트로 구현됨으로써, 각 비트마다 1개의 싸이리스터에 대한 트리거 정보가 기록된다.
상술한 예에 따를 때, 제1 위상제어정류기(140a)에 포함된 싸이리스터들의 트리거 정보(Gating_ON_SW_1[0~6])들은 제1 타입 레지스터(410a~410d)들 중 1번째 제1 타입 레지스터(410a) 저장되고, 제2 위상제어정류기(140b)에 포함된 싸이리스터들의 트리거 정보(Gating_ON_SW_2[0~6])들은 제1 타입 레지스터(410a~410d)들 중 2번째 제1 타입 레지스터(410a) 저장되며, 제3 위상제어정류기(140c)에 포함된 싸이리스터들의 트리거 정보(Gating_ON_SW_3[0~6])들은 제1 타입 레지스터(410a~410d)들 중 3번째 제1 타입 레지스터(410a) 저장되고, 제4 위상제어정류기(140d)에 포함된 싸이리스터들의 트리거 정보(Gating_ON_SW_4[0~6])들은 제1 타입 레지스터(410a~410d)들 중 4번째 제1 타입 레지스터(410a) 저장된다.
또한, 1번째 제1 타입 레지스터(410a)의 0번째 비트에는 제1 위상제어정류기(140a)의 1번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[1])가 기록되고, 1번째 제1 타입 레지스터(410a)의 1번째 비트에는 제1 위상제어정류기(140a)의 2번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[2])가 기록되며, 1번째 제1 타입 레지스터(410a)의 2번째 비트에는 제1 위상제어정류기(140a)의 3번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[3])가 기록된다. 또한, 1번째 제1 타입 레지스터(410a)의 3번째 비트에는 제1 위상제어정류기(140a)의 4번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[4])가 기록되고, 1번째 제1 타입 레지스터(410a)의 4번째 비트에는 제1 위상제어정류기(140a)의 1번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[5])가 기록되며, 1번째 제1 타입 레지스터(410a)의 5번째 비트에는 제1 위상제어정류기(140a)의 1번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[6])가 기록된다.
2번째 내지 4번째 제1 타입 레지스터(410b~410d)의 각 비트에 저장되는 싸이리스터의 트리거 정보에 대한 설명은 1번째 제1 타입 레지스터(410b~410d)의 각 비트에 저장되는 싸이리스터의 트리거 정보와 유사하므로 이에 대한 구체적인 설명은 생략한다.
제2 타입 레지스터(420a~420d)에는 제1 게이팅 설정정보(Data1)에 포함된 기본펄스의 펄스폭, 보조펄스의 펄스폭, 펄스주기, 및 펄스개수가 기록된다. 이때, 제2 타입 레지스터(420a~410d)의 개수는 제1 게이팅 설정정보(Data1)에 포함되는 정보의 개수와 동일한 개수로 설정될 수 있다. 본 발명에서는 제1 게이팅 설정정보(Data1)에 4개의 정보가 포함되므로 메모리(220)가 4개의 제2 타입 레지스터(420a~420d)를 포함하는 것으로 설명하였지만, 제1 게이팅 설정정보(Data1)에 포함된 정보의 개수가 상이해지며 메모리(220)게 포함되는 제2 타입 레지스터(420a~420d)의 개수 또한 상이해질 수 있다.
일 실시예에 있어서, 제2 타입 레지스터(420a~420d)는 8비트로 구현될 수 있다.
상술한 실시예에 따를 때, 기본펄스의 펄스폭은 제2 타입 레지스터(410a~410d)들 중 1번째 제2 타입 레지스터(420a) 저장되고, 보조펄스의 펄스폭은 제2 타입 레지스터(410a~410d)들 중 2번째 제2 타입 레지스터(420b) 저장되며, 보조펄스의 펄스주기는 제2 타입 레지스터(410a~410d)들 중 3번째 제2 타입 레지스터(420c) 저장되고, 보조펄스의 펄스개수는 제2 타입 레지스터(410a~410d)들 중 4번째 제2 타입 레지스터(420d) 저장될 수 있다.
제3 타입 레지스터(430)에는 제2 게이팅 설정정보(Data2)에 포함된 전력변환장치(105)의 타입정보가 기록된다. 이때, 전력변환장치(105)의 타입은 2비트로 표현할 수 있기 때문에, 제3 타입 레지스터(430)는 2비트로 구현될 수 있다. 예컨대, 전력변환장치(105)의 6펄스 출력 위상제어정류기로 구현된 경우 제3 타입 레지스터(430)에는 "00"이 기록되고, 전력변환장치(105)의 12펄스 출력 위상제어정류기로 구현된 경우 제3 타입 레지스터(430)에는 "01"이 기록되며. 전력변환장치(105)의 위상제어정류기가 18펄스 출력 위상제어정류기로 구현된 경우 제3 타입 레지스터(430)에는 "10"이 기록되고, 전력변환장치(105)의 24펄스 출력 위상제어정류기로 구현된 경우 제3 타입 레지스터(430)에는 "11"이 기록될 수 있다.
상술한 실시예에 따를 때, 메모리(220)는 도 4에 도시된 바와 같이, 주제어기(150)로부터 전송되는 어드레스 정보(Addr)에 따라 복수개의 레지스터(410~430)들 중 주제어기(150)로부터 전송되는 제1 및 제2 게이팅 설정정보가 저장될 레지스터(410~430)를 선택하고, 주제어기(150)로부터 전송되는 기록명령(WR)에 따라 제1 및 제2 게이팅 설정정보를 선택된 레지스터(410~430)에 기록하게 된다.
다시 도 2를 참조하면, 설정정보 검증부(230)는 메모리(220)에 저장된 제1 게이팅 설정정보를 검증한다. 설정정보 검증부(230)는 제1 게이팅 설정정보의 검증결과, 제1 게이팅 설정정보에 오류가 발생된 것으로 판단되면, 제1 게이팅 설정정보를 수정할 수 있다.
구체적으로, 설정정보 검증부(230)는 먼저 기본펄스의 펄스폭이 보조펄스의 펄스주기를 초과하는지 여부를 판단함으로써 보조펄스의 펄스주기가 정상적인지 여부를 검증한다. 이때, 기본펄스의 펄스폭과 보조펄스의 펄스주기의 일 예가 도 5에 도시되어 있다. 도 5에서 기본펄스의 펄스폭은 PW_basic로 정의되고, 보조펄스의 펄스주기는 PT_pr로 정의된다.
판단결과, 기본펄스의 펄스폭이 보조펄스의 펄스주기를 초과하지 않는 것으로 판단되면, 설정정보 검증부(230)는 기본펄스의 펄스폭에서 미리 정해진 개수의 클럭을 차감한 값을 보조펄스의 펄스주기로 수정한다. 일 실시예에 있어서, 설정정보 검증부(230)는 기본펄스의 펄스폭에서 1개의 클럭을 차감한 값을 보조펄스의 펄스주기로 수정할 수 있다.
한편, 설정정보 검증부(230)는 기본펄스의 펄스폭이 보조펄스의 펄스주기를 초과하는 것으로 판단되면 보조펄스의 펄스주기가 보조펄스의 펄스폭을 초과하는지 여부를 판단함으로써 보조펄스의 펄스폭이 정상적인지 여부를 검증한다. 이때, 보조펄스의 펄스폭은 상술한 도 5에서 PT_pw로 정의된다.
판단결과, 보조펄스의 펄스주기가 보조펄스의 펄스폭을 초과하지 않는 것으로 판단되면, 설정정보 검증부(230)는 보조펄스의 펄스주기에서 미리 정해진 개수의 클럭을 차감한 값을 보조펄스의 펄스폭으로 수정한다. 일 실시예에 있어서, 설정정보 검증부(230)는 보조펄스의 펄스주기에서 1개의 클럭을 차감한 값을 보조펄스의 펄스폭으로 수정할 수 있다.
한편, 설정정보 검증부(230)는 보조펄스의 펄스주기가 보조펄스의 펄스폭을 초과하는 것으로 판단되면, 보조펄스의 주기와 보조펄스의 개수를 승산한 값을 기본펄스의 펄스폭과 합산한 제1 결과값이 미리 정해진 제한시간 미만인지 여부를 판단함으로써 보조펄스의 펄스개수를 검증한다. 이때, 보조펄스의 펄스개수는 상술한 도 5에서 PT_num으로 정의된다.
일 실시예에 있어서, 미리 정해진 제한시간은 미리 고정된 값으로 설정되거나, 위상제어정류기의 타입정보를 기초로 가변될 수 있다. 예컨대, 아래의 표 1에 도시된 바와 같이, 메모리(220)의 제3 타입 레지스터(430)에 위상제어정류기의 타입정보로 "00"이 기록되어 있는 경우 제한시간(P_limit)은 1.0ms로 설정되고, 위상제어정류기의 타입정보로 "01"이 기록되어 있는 경우 제한시간(P_limit)은 1.5ms로 설정되며, 위상제어정류기의 타입정보로 "10"이 기록되어 있는 경우 제한시간(P_limit)은 2.0ms로 설정되고, 위상제어정류기의 타입정보로 "11"이 기록되어 있는 경우 제한시간(P_limit)은 2.5ms로 설정될 수 있다.
전력변환장치 타입 타입정보 제한시간(P_limit)
6펄스 타입 위상제어정류기 00 1.0ms
12펄스 타입 위상제어정류기 01 1.5ms
18펄스 타입 위상제어정류기 10 2.0ms
24스 타입 위상제어정류기 11 2.5ms
판단결과, 제1 결과값이 제한시간 이상이면 설정정보 검증부(230)는 제1 결과값이 제한시간 미만이 될 때까지 보조펄스의 개수를 1개씩 감소시킴으로써 보조펄스의 개수를 수정한다.한편, 본 발명에 따른 설정정보 검증부(230)는 기본펄스의 펄스폭이 미리 정해진 제한시간 미만인지 여부를 판단함으로써 기본펄스의 펄스폭이 정상적으로 설정되었는지 여부를 추가로 검증할 수 있다. 판단결과, 기본펄스의 펄스폭이 제한시간 이상인 경우 설정정보 검증부(230)는 기본펄스의 펄스폭을 제한시간과 동일한 값으로 수정할 수 있다.
이러한 실시예에 따르는 경우, 설정정보 검증부(230)는 기본펄스의 펄스폭이 정상적으로 설정된 것으로 판단될 때 상술한 바와 같은 보조펄스의 펄스주기에 대한 검증작업을 개시할 수 있다.
이와 같이, 본 발명에 따르면 주제어기(150)가 제공한 제1 게이팅 설정정보가 정상적인지 여부를 설정정보 검증부(230)를 통해 사전에 검증할 수 있기 때문에, 비정상적인 게이팅 신호가 생성되는 것을 미연에 방지할 수 있고, 이로 인해 싸이리스터들의 스위칭 오동작을 예방할 수 있게 된다.
다시 도 2를 참조하면, 펄스트레인 생성부(240a~240n)는 제1 게이팅 설정정보를 이용하여 각 위상제어정류기(140a~140n) 별로 기본펄스 및 보조펄스로 구성된 펄스트레인을 생성한다. 일 실시예에 있어서, 펄스트레인 생성부(240a~240n)는 각 위상제어정류기(140a~140n) 별로 펄스트레인을 생성하기 위해 위상제어정류기(140a~140n)와 동일한 개수로 구비될 수 있다.
이를 위해, 본 발명에 따른 펄스트레인 생성부(240a~240n)는 도 2에 도시된 바와 같이, 기본펄스 생성부(242) 및 보조펄스 생성부(244)를 포함한다. 각 펄스트레인 생성부(240a~240n)에 포함된 기본펄스 생성부(242) 및 보조펄스 생성부(244)의 기능은 모두 동일하므로 이하에서는 설명의 편의를 위해 하나의 펄스트레인 생성부(240a)에 포함된 기본펄스 생성부(242) 및 보조펄스 생성부(244)에 대해서만 설명하기로 한다.
기본펄스 생성부(242)는 필터링부(210)에 의해 필터링된 트리거 신호(GTR)를 수신하고, 메모리(220) 또는 설정정보 검증부(230)로부터 제1 게이팅 설정정보를 수신한다. 기본펄스 생성부(242)는 수신된 제1 게이팅 설정정보에 포함된 기본펄스의 펄스폭에 따라 트리거 신호(GTR)에 동기된 기본펄스를 생성한다.
기본펄스 생성부(242)에 의해 생성된 기본펄스의 예가 도 6에 도시되어 있다. 도 6에 도시된 바와 같이, 기본펄스 생성부(242)는 트리거 신호(GTR)에 동기되고 기본펄스 펄스폭(PW_basic)만큼의 폭을 갖는 기본펄스(610)를 생성함을 알 수 있다.
보조펄스 생성부(244)는 제1 게이팅 설정정보에 포함된 보조펄스의 펄스주기 내에서 보조펄스의 펄스폭에 따라 단위 보조펄스를 생성하고, 단위 보조펄스를 보조펄스의 펄스개수만큼 반복함으로써 보조펄스를 생성한다. 보조펄스 생성부(244)는 기본펄스 생성부(242)에 의해 생성된 기본펄스와 보조펄스 생성부(244)에 의해 생성된 보조펄스를 가산함에 의해 펄스트레인을 생성한다.
보조펄스 생성부(244)에 의해 생성된 보조펄스 및 펄스트레인의 예가 상술한 도 6에 도시되어 있다. 도 6에 도시된 바와 같이, 보조펄스 생성부(244)는 보조펄스의 펄스주기(PT_pr) 내에서 보조펄스의 펄스폭(PT_pw)을 차감한 만큼의 블랭크 구간 이후에 보조펄스의 펄스폭(PT_pw)만큼의 펄스폭을 갖는 단위 보조펄스(620a)를 생성한다. 보조펄스 생성부(244)는 제한시간(P_limit)내에서 보조펄스의 펄스개수만큼 단위 보조펄스를 반복함으로써 최종적인 보조펄스(620)를 생성한 이후, 기본펄스(610)와 보조펄스(620)를 합산하여 펄스트레인(630)을 생성한다.
다시 도 2를 참조하면, 게이트 신호 생성부(250a~250n)은 펄스트레인 생성부(240a~240n)에 의해 각 위상제어정류기(140a~140n) 별로 생성된 펄스트레인과 제2 게이팅 설정정보(Data2)를 기초로 각 위상제어정류기(140a~140n)에 포함된 싸이리스터들의 게이팅 신호를 생성한다.
이를 위해, 본 발명에 따른 게이트 신호 생성부(250a~250n)는 도 7에 도시된 바와 같이, 복수개의 AND 게이트(710~760)를 포함할 수 있다. 각 게이트 신호 생성부(250a~250n)들이 복수개의 AND 게이트(710~760)를 이용하여 복수개의 게이팅 신호를 생성하는 방법은 동일하므로, 이하에서는 설명의 편의를 위해 하나의 게이트 신호 생성부(250a)가 복수개의 AND 게이트(710~760)를 이용하여 복수개의 게이팅 신호를 생성하는 것에 대해서만 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 게이트 신호 생성부의 구성을 개략적으로 보여주는 도면이다. 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 게이트 신호 생성부(250a)는 제1 내지 제6 AND 게이트(710~760)를 포함할 수 있다.
제1 AND 게이트(710)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 1번째 싸이리스터의 트리거 정보(Gating_ON_SW_1[1]), 및 해당 싸이리스터의 오류(Fault)정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 1번째 싸이리스터에 인가할 제1 게이팅 신호(S1)를 생성한다.
제1 AND 게이트(710)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제1 싸이리스터의 트리거 정보(Gating_ON_SW_1[1]), 및 제1 싸이리스터의 오류(Fault)정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제1 싸이리스터에 인가할 제1 게이팅 신호(S1)를 생성한다. 여기서, 제1 싸이리스터의 오류(Fault)정보는 비상정지 등과 같이 돌발적으로 게이팅 신호를 차단해야 하는 경우를 의미하는 것으로서, 정상시에는 "1", 이상시에는 "0"으로 설정될 수 있다.
제2 AND 게이트(720)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제2 싸이리스터의 트리거 정보(Gating_ON_SW_1[2]), 및 제2 싸이리스터의 오류정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제2 싸이리스터에 인가할 제2 게이팅 신호(S2)를 생성한다.
제3 AND 게이트(730)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제3 싸이리스터의 트리거 정보(Gating_ON_SW_1[3]), 및 제3 싸이리스터의 오류정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제3 싸이리스터에 인가할 제3 게이팅 신호(S3)를 생성한다.
제4 AND 게이트(740)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제4 싸이리스터의 트리거 정보(Gating_ON_SW_1[4]), 및 제4 싸이리스터의 오류정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제4 싸이리스터에 인가할 제4 게이팅 신호(S4)를 생성한다.
제5 AND 게이트(750)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제5 싸이리스터의 트리거 정보(Gating_ON_SW_1[5]), 및 제5 싸이리스터의 오류정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제5 싸이리스터에 인가할 제5 게이팅 신호(S5)를 생성한다.
제6 AND 게이트(760)는 제1 펄스트레인 생성부(240a)에 의해 생성된 펄스트레인, 제2 게이팅 설정정보(Data2)에 포함된 제1 위상제어정류기(140a)의 제6 싸이리스터의 트리거 정보(Gating_ON_SW_1[6]), 및 제6 싸이리스터의 오류정보를 AND 연산함으로써 제1 위상제어정류기(140a)의 제6 싸이리스터에 인가할 제6 게이팅 신호(S6)를 생성한다.
상술한 실시예에 있어서는, AND 게이트(710~760)들이 펄스트레인, 해당 싸이리스터의 오류정보, 및 해당 싸이리스터의 트리거 정보를 모두 AND 연산하여 게이팅 신호(S1~S6)를 생성하는 것으로 설명하였다.
하지만, 변형된 실시예에 있어서, AND 게이트(710~760)들은 펄스트레인과 싸이리스터의 트리거 정보만을 AND 연산하여 게이팅 신호(S1~S6)를 생성할 수도 있을 것이다.
각 게이트 신호 생성부(250a~250n)는 생성된 게이팅 신호를 위상제어정류기(140a~140n)에 포함된 싸이리스터들에 인가함으로써 각 위상제어정류기(140a~140n)에 포함된 싸이리스터들이 해당 게이팅 신호에 따라 스위칭 되도록 한다. 이에 따라, 각 위상제어정류기(140a~140n)들은 출력전압 지령치에 대응되는 직류전압을 출력할 수 있게 된다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 제어 시스템 110: 계통
120: 부하 130: 변압유닛
140: 정류유닛 150: 주제어기
160: 신호 생성유닛 210: 필터링부
220: 메모리 230: 설정정보 검증부
240a~240n: 펄스트레인 생성부 250a~250n: 게이팅 신호 생성부

Claims (14)

  1. n(n은 자연수)개의 위상제어정류기를 이용하여 교류전압을 직류전압으로 변환하여 출력하는 전력변환장치;
    각 위상제어정류기 별로 복수개의 게이팅 신호 생성을 위한 제1 및 제2 게이팅 설정정보와 동기설정을 위한 트리거 신호를 생성하는 주제어기; 및
    상기 각 위상제어정류기 별로 상기 제1 게이팅 설정정보를 기초로 상기 트리거 신호에 동기된 펄스트레인을 생성하고, 상기 펄스트레인 및 상기 제2 게이팅 설정정보를 이용하여 상기 각 위상제어정류기를 구성하는 복수개의 싸이리스터 별로 상기 게이팅 신호를 생성하는 신호 생성유닛을 포함하고,
    상기 제1 게이팅 설정정보는 상기 펄스트레인을 구성하는 기본펄스의 펄스폭, 상기 펄스트레인을 구성하는 보조펄스의 펄스폭, 펄스주기, 및 펄스개수 중 적어도 하나를 포함하고, 상기 제2 게이팅 설정정보는 상기 위상제어정류기의 출력 펄스 개수에 따른 상기 전력변환장치의 타입정보 및 상기 각 위상제어정류기를 구성하는 싸이리스터 중 턴온될 싸이리스터를 지시하는 싸이리스터 트리거 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 신호 생성유닛은 상기 제1 게이팅 설정정보를 이용하여 상기 각 위상제어정류기 별로 기본펄스 및 보조펄스로 구성된 상기 펄스트레인을 생성하는 n개의 펄스트레인 생성부를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  5. 제4항에 있어서,
    상기 펄스트레인 생성부는,
    상기 트리거 신호가 수신되면 상기 제1 게이팅 설정정보에 포함된 기본펄스의 펄스폭에 따라 상기 트리거 신호에 동기된 기본펄스를 생성하는 기본펄스 생성부; 및
    상기 제1 게이팅 설정정보에 포함된 보조펄스의 펄스주기 내에서 상기 보조펄스의 펄스폭에 따라 단위 보조펄스를 생성하고, 상기 단위 보조펄스를 미리 정해진 제한시간 내에서 상기 보조펄스의 개수만큼 반복하여 보조펄스를 생성하는 보조펄스 생성부를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  6. 제1항에 있어서,
    상기 신호 생성유닛은 각 위상제어정류기 별로 생성된 펄스트레인과 상기 제2 게이팅 설정정보를 기초로 상기 각 위상제어정류기에 포함된 싸이리스터들의 게이팅 신호를 생성하는 n개의 게이팅 신호 생성부를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  7. 제6항에 있어서,
    상기 게이팅 신호 생성부는 상기 펄스트레인과 상기 제2 게이팅 설정정보에 포함된 싸이리스터 트리거 정보를 AND 연산하여 상기 각 위상제어정류기에 포함된 싸이리스터들 별로 상기 게이팅 신호를 생성하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  8. 제6항에 있어서,
    상기 게이팅 신호 생성부는 상기 펄스트레인, 상기 제2 게이팅 설정정보에 포함된 싸이리스터 트리거 정보, 및 각 싸이리스터들의 오류(Fault)정보를 AND 연산하여 상기 각 위상제어정류기에 포함된 싸이리스터들 별로 상기 게이팅 신호를 생성하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  9. 제1항에 있어서,
    상기 신호 생성유닛은 제1 및 제2 게이팅 설정정보가 저장되는 메모리를 더 포함하고,
    상기 메모리는,
    상기 제2 게이팅 설정정보에 포함된 싸이리스터 트리거 정보가 기록되는 n개의 제1 타입 레지스터;
    상기 제1 게이팅 설정정보에 포함된 기본펄스의 펄스폭, 보조펄스의 펄스폭, 및 상기 보조펄스의 펄스주기, 및 상기 보조펄스의 펄스개수가 저장되는 복수개의 제2 타입 레지스터; 및
    상기 제2 게이팅 설정정보에 포함된 전력변환장치의 타입정보가 저장되는 제3 타입 레지스터를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  10. 제1항에 있어서,
    상기 신호 생성유닛은 상기 제1 및 제2 게이팅 설정정보가 저장되는 메모리를 더 포함하고,
    상기 주제어기는 상기 제1 및 제2 게이팅 설정정보가 기록될 메모리의 어드레스 정보 및 상기 제1 및 제2 게이팅 설정정보를 상기 메모리에 기록하기 위한 기록명령을 추가로 생성하여 상기 신호 생성유닛으로 전송하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  11. 제1항에 있어서,
    상기 제1 게이팅 설정정보는 상기 펄스트레인을 구성하는 기본펄스의 펄스폭, 상기 펄스트레인을 구성하는 보조펄스의 펄스폭, 펄스주기, 및 펄스개수를 포함하고,
    상기 신호 생성유닛은, 상기 기본펄스의 펄스폭이 상기 보조펄스의 펄스주기를 초과하는지 여부를 판단하고, 상기 기본펄스의 펄스폭이 상기 보조펄스의 펄스주기를 초과하면 상기 보조펄스의 펄스주기가 상기 보조펄스의 펄스폭을 초과하는지 여부를 판단하고, 상기 보조펄스의 펄스주기가 상기 보조펄스의 펄스폭을 초과하면 상기 보조펄스의 주기와 상기 보조펄스의 개수를 승산한 값을 상기 기본펄스의 펄스폭과 합산한 제1 결과값이 미리 정해진 제한시간 미만인지 여부를 판단하여 상기 제1 게이팅 설정정보의 오류를 검증하는 설정정보 검증부를 더 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  12. 제11항에 있어서,
    상기 설정정보 검증부는,
    상기 기본펄스의 펄스폭이 상기 보조펄스의 펄스주기를 초과하지 않으면 상기 기본펄스의 펄스폭에서 미리 정해진 개수의 클럭을 차감한 값을 상기 보조펄스의 펄스주기로 설정하고,
    상기 보조펄스의 펄스주기가 상기 보조펄스의 펄스폭을 초과하지 않으면 상기 보조펄스의 펄스주기에서 미리 정해진 개수의 클럭을 차감한 값을 상기 보조펄스의 펄스폭으로 설정하며,
    상기 제1 결과값이 상기 제한시간 이상이면 상기 제1 결과값이 상기 제한시간 미만이 될 때까지 상기 보조펄스의 개수를 1개씩 감소시키는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  13. 제1항에 있어서,
    상기 전력변환장치는,
    3상의 계통전압을 와이-델타 결선 또는 와이-와이결선에 따라 3상의 교류전압으로 변환하는 n개의 변압기; 및
    상기 n개의 변압기와 1:1로 연결되어 상기 신호 생성유닛에 의해 생성된 복수개의 게이팅 신호에 따라 스위칭 되어 상기 3상의 교류전압을 직류전압으로 변환하는 상기 n개의 위상제어정류기를 포함하는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
  14. 제13항에 있어서,
    상기 n개의 위상제어정류기는 서로 직렬로 연결되어 각 위상제어정류기에 의해 출력되는 직류전압을 합산한 값이 상기 전력변환장치의 출력전압으로 출력되는 것을 특징으로 하는 위상제어정류기의 게이팅 신호 생성 시스템.
KR1020190177988A 2019-12-30 2019-12-30 위상제어정류기의 게이팅 신호 생성시스템 KR102294576B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190177988A KR102294576B1 (ko) 2019-12-30 2019-12-30 위상제어정류기의 게이팅 신호 생성시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190177988A KR102294576B1 (ko) 2019-12-30 2019-12-30 위상제어정류기의 게이팅 신호 생성시스템

Publications (2)

Publication Number Publication Date
KR20210085199A KR20210085199A (ko) 2021-07-08
KR102294576B1 true KR102294576B1 (ko) 2021-08-26

Family

ID=76894385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190177988A KR102294576B1 (ko) 2019-12-30 2019-12-30 위상제어정류기의 게이팅 신호 생성시스템

Country Status (1)

Country Link
KR (1) KR102294576B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399288B2 (ja) * 1997-04-17 2003-04-21 株式会社日立製作所 サイリスタ変換装置
KR101719393B1 (ko) * 2010-04-15 2017-03-23 제네럴 일렉트릭 테크놀러지 게엠베하 하이브리드 2-레벨 및 멀티레벨 ｈｖｄｃ 컨버터
US10543357B2 (en) * 2016-09-19 2020-01-28 Pulse Biosciences, Inc. High voltage connectors for pulse generators
KR20180046807A (ko) * 2016-10-28 2018-05-09 파워소프트 주식회사 하이브리드 멀티레벨 고전압 대용량 정류기 및 이를 이용한 무정전전원장치

Also Published As

Publication number Publication date
KR20210085199A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
KR102518248B1 (ko) 차량 탑재형 충전 시스템
TWI473414B (zh) 交流馬達驅動系統
EP3355467A1 (en) Parallel interleaved 2-level or 3-level regenerative drives
CA2120213C (en) Power inverting apparatus
EP2156542A2 (en) Prediction scheme for step wave power converter and inductive inverter topology
JP5681785B2 (ja) 電力変換装置
CA2850452A1 (en) Power conversion control device, power conversion control method, electric motor, and vehicle driving system
Zhang et al. Fault analysis and fault-tolerant design for parallel redundant inverter systems in case of IGBT short-circuit failures
US20170369276A1 (en) Conveyance system having paralleled drives
JP6176495B2 (ja) ３レベルインバータの制御方法及び制御装置
US7679940B2 (en) Three-phase voltage source inverter system
KR102294576B1 (ko) 위상제어정류기의 게이팅 신호 생성시스템
JP2013150413A (ja) Ｓｍｒコンバータ
JP2010115081A (ja) 交流−交流電力変換装置
KR101695503B1 (ko) 다중레벨 인버터 제어장치
JP5736678B2 (ja) Ｐｗｍ電力変換装置のデッドタイム補償装置
JP2010220382A (ja) 電力変換装置
JP2008048537A (ja) 交流−交流電力変換装置
WO2010046962A1 (ja) 原動機システム
JP2020114060A (ja) 電源装置
Baccani et al. Electric Systems For High Power Compressor Trains In Oil And Gas Applications-System Design, Validation Approach, And Performances.
JPS5943914B2 (ja) 制御整流装置の保護方式
Rocha et al. Parallel connection of two single-phase ac-dc-ac three-leg converter with interleaved technique
JP2009303380A (ja) 電力変換装置
JP3903421B2 (ja) 電圧変動補償装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant