JP3903421B2 - 電圧変動補償装置 - Google Patents
電圧変動補償装置 Download PDFInfo
- Publication number
- JP3903421B2 JP3903421B2 JP2002082198A JP2002082198A JP3903421B2 JP 3903421 B2 JP3903421 B2 JP 3903421B2 JP 2002082198 A JP2002082198 A JP 2002082198A JP 2002082198 A JP2002082198 A JP 2002082198A JP 3903421 B2 JP3903421 B2 JP 3903421B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- compensation
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、負荷に供給される電力系統の電圧が瞬時的に変動した際に、それを検出して電圧変動を補償する電圧変動補償装置に関するものである。
【０００２】
【従来の技術】
雷などにより電力系統の電圧が瞬時的に低下し、工場などの精密機器などが誤作動や一時停止することにより、生産ラインで多大な被害を被ることがある。このような被害を防ぐために、電力系統の瞬時的電圧低下などの電圧変動を監視して、電圧低下を補償する電圧変動補償装置が用いられている。
従来の電圧変動補償装置の概略構成図を図８に示す。図に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、直流電源４、インバータ５、平滑フィルタ６および大容量トランス７で構成される。
このような従来の電圧変動補償装置における、系統電圧の瞬時低下時（以下、瞬低時と称す）の電圧補償動作について以下に示す。
図９は、系統電圧の瞬低時の、系統電圧、電圧変動補償装置の補償電圧（補償回路出力）、および需要家３に供給される電圧（需要家供給電圧）をそれぞれ示したものである。図に示すように、系統電圧に瞬時的に電圧低下が発生すると、電圧変動を監視している検出部（図示せず）にて電圧低下を検出し、それに基づく給電制御により、電圧変動補償装置では、直流電源４とインバータ５とで交流電圧を発生させて、平滑フィルタ６と大容量のトランス７を介して電力系統に直列に接続することにより、電力系統の電圧低下を補償する。これにより、需要家３には、電圧低下した系統電圧に電圧変動補償装置から出力される補償電圧が加算されてほぼ正常な電圧で電力が供給される。
【０００３】
上記のような電圧変動補償装置は、トランス７を介して電力系統に接続されるものであるが、近年、直列接続された複数個の電圧補償回路で構成される電圧変動補償装置を直接電力系統に直列に接続するものが開発されており、図１０に基づいて以下に説明する。
図１０に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、図に示すように、複数の電圧補償ユニット１５と制御回路１６とで構成され、正負いずれかの極性で補償電圧を出力する複数の電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３が電力系統に直列に接続される。各電圧補償ユニット１５には、ダイオードが逆並列に接続された４個の半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４から成るフルブリッジインバータ、およびエネルギ蓄積手段としての充電コンデンサ１０ｐｎ１〜１０ｐｎ３で構成される各電圧補償回路ＰＮ（ＰＮ１、ＰＮ２、ＰＮ３）と、充電コンデンサ１０（１０ｐｎ１〜１０ｐｎ３）を充電するための充電ダイオード１１と充電用トランス１４の２次巻線１３とが備えられる。また、充電コンデンサ１０の充電電圧Ｖ１〜Ｖ３は、半導体スイッチング素子９（９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４）のオン／オフ制御により正負いずれかの極性で電力系統に接続される。また、各電圧補償回路ＰＮの出力端には、各電圧補償回路ＰＮと並列に高速機械式の定常短絡スイッチ８が設けられる。
充電コンデンサ１０は充電ダイオード１１と充電用トランス１４の２次巻線１３によってそれぞれ異なる電圧が充電され、充電用トランス１次巻線１２は、電力系統と接続される。各電圧補償サブ回路ＰＮ１、ＰＮ２、ＰＮ３内の充電コンデンサ１０に充電される電圧の比は概ね２のべき乗比に設定されている。つまり、以下の関係を満足させる。
Ｖ３＝２×Ｖ２＝２×２×Ｖ１
【０００４】
定常短絡スイッチ８および各半導体スイッチング素子９は制御回路１６に接続される。この制御回路１６の構成および動作について、図１１に基づいて以下に説明する。
図１１に示すように、系統電圧は制御回路１６に入力され、設定電圧２０と比較される。このとき設定電圧２０は、正常時の系統電圧とする。両者の差を誤差増幅器２１にて増幅し、さらに絶対値変換を施した後、Ａ/Ｄコンバータ２２にて３ビットのデジタル信号（Ｄ１〜Ｄ３）に変換する。系統電圧と設定電圧２０との差が、充電コンデンサ１０ｐｎ１の充電電圧Ｖ１と等しくなったとき、Ａ/Ｄコンバータ２２からの出力信号における最下位ビットＤ１のみが１、即ち゛００１゛となるよう、また、同様に゛０１０゛・・・゛１１１゛の場合も、充電コンデンサ１０の充電電圧の組み合わせと等しくなるように誤差増幅器２１のゲインは予め調整しておく。
Ｄ１〜Ｄ３の信号のいずれかが１となると、ＮＯＲ回路２３を通して、信号ｚ（＝０）により定常短絡スイッチ８をオフする。
一方、電圧瞬低制御回路１６に入力された系統電圧は、極性判定回路２４にも入力され、極性が判定される。２５は、各電圧補償回路ＰＮのインバータの駆動信号を発生する駆動信号発生器で、系統電圧の極性が正・負の場合に応じて、デジタル信号Ｄ１〜Ｄ３にてアクテイブとなる信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を選択する。
【０００５】
例えば、図１０で示す電圧補償回路ＰＮ１においては、最下位ビットＤ１＝１のときに、系統電圧の極性が正の場合、スイッチング素子９ｓｗ１１、９ｓｗ１４をオンし、スイッチング素子９ｓｗ１２、９ｓｗ１３をオフすることにより、充電電圧Ｖ１を正極性で出力する。また系統電圧の極性が負の場合、スイッチング素子９ｓｗ１２、９ｓｗ１３をオンし、スイッチング素子９ｓｗ１１、９ｓｗ１４をオフすることにより、充電電圧Ｖ１を負極性で出力する。またＤ１＝０のとき、スイッチング素子９ｓｗ１１〜９ｓｗ１４、のうち上アーム側９ｓｗ１２、９ｓｗ１４あるいは下アーム側９ｓｗ１１、９ｓｗ１３のどちらか一方をオン状態とし他方をオフ状態として出力端を短絡し、電圧補償回路ＰＮ１からの出力をほぼゼロとする。
【０００６】
次に、補償動作について図１２に基づいて説明する。
通常時、即ちデジタル信号Ｄ１〜Ｄ３が全て０の時は、信号ｚは１となり、定常短絡スイッチ８はオン状態で、電流は定常短絡スイッチ８を流れる。
時刻ｔａにおいて、系統電圧に瞬時的に電圧低下が発生したとする。誤差電圧に応じてデジタル信号Ｄ１〜Ｄ３が発生し、それと同時に信号ｚが０となり、定常短絡スイッチ８はオフする。時刻ｔａ〜ｔｂは系統電圧の極性が正であるから、発生したデジタル信号Ｄ１〜Ｄ３によって選択された各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、電圧Ｖ１、Ｖ２、Ｖ３が正極性で出力される。また、時刻ｔｂ〜ｔｃまでは、系統電圧の極性が負であるから、デジタル信号Ｄ１〜Ｄ３によって、電圧Ｖ１、Ｖ２、Ｖ３が負極性で出力される。なお、Ｖｉ-p、Ｖｉ-n（ｉ＝１，２，３）は、それぞれ正極性、負極性における電圧Ｖ１、Ｖ２、Ｖ３の出力信号である。これらの出力は、系統にて組み合わされ、゛０００゛〜゛１１１゛の８階調の電圧出力を発生することができ、最大の補償電圧は、７×Ｖ１となる。
【０００７】
このような従来の電圧変動補償装置は、複数の電圧補償回路ＰＮ１〜ＰＮ３を備えて補償電圧を階調制御により出力するため、系統電圧の瞬低時における高精度な電圧補償が可能であり、またトランス７を介することなく直接電力系統に接続するため装置全体が安価で小型に構成できるものである。
【０００８】
【発明が解決しようとする課題】
従来の電圧変動補償装置は、以上のように構成されているため、補償電圧を出力する際、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、それぞれ出力される電圧Ｖ１、Ｖ２、Ｖ３の総和で補償電圧が出力される。例えば、時刻ｔ１〜ｔ１４において、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からＶ１、Ｖ２、Ｖ３の電圧が、図１３（ａ）に示すように出力されたとき、これらの総和により階段状の補償電圧が出力されるが、図１３（ｂ）に示すように、時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、スパイク状の高電圧パルス２６が発生することがあった。このように、複数の電圧補償回路の出力を同時に切り替えて補償電圧を切り替える際、補償出力電圧に高電圧パルス２６を発生するという問題点があり、そのため、電圧変動補償装置の負荷側に高調波除去用フィルタを設けるなどの対策が必要であった。
【０００９】
この発明は、上記のような問題点を解消するために成されたものであって、補償電圧切り替え時に、高電圧パルスが補償出力電圧に発生するのを防止して、系統電圧の瞬低時の電圧補償を信頼性良く行える電圧変動補償装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る請求項１記載の電圧変動補償装置は、それぞれ異なる電圧が蓄積されるエネルギ蓄積手段を備え該エネルギ蓄積手段に蓄積された直流電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統の電圧低下時に、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で上記電力系統の電圧低下を補償し、負荷に供給される電圧変動を抑える装置構成であって、上記複数の電圧補償回路内の、出力をオンからオフに切り替える第１の電圧補償回路と、オフからオンに切り替える第２の電圧補償回路との双方が動作して上記出力電圧の総和による補償電圧を切り替える際、上記第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて上記第２の電圧補償回路の出力切り替えを行うものである。
【００１１】
またこの発明に係る請求項２記載の電圧変動補償装置は、請求項１において、各電圧補償回路は、それぞれダイオードが逆並列に接続された半導体スイッチング素子を備え、該半導体スイッチング素子のスイッチング時間の３倍以内に遅延時間を設定するものである。
【００１２】
またこの発明に係る請求項３記載の電圧変動補償装置は、請求項１または２において、補償電圧を切り替える際に設ける遅延時間は、出力をオフからオンする第２の電圧補償回路の出力電圧が大きいほど長く設定するものである。
【００１３】
またこの発明に係る請求項４記載の電圧変動補償装置は、請求項１〜３のいずれかにおいて、各電圧補償回路は、それぞれダイオードが逆並列に接続された４個の半導体スイッチング素子から成るフルブリッジインバータを備え、出力のオン／オフ切り替え時には、上記４個の半導体スイッチの内、所定の２個の半導体スイッチの切り替え動作を伴い、エネルギ蓄積手段に蓄積された電圧を、電力系統の電圧低下時における極性に応じて正負いずれかの極性で出力するもので、上記所定の２個の半導体スイッチの切り替え動作には、上記インバータのアーム短絡防止のための短絡防止遅延時間を設け、第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて第２の電圧補償回路の出力切り替えをして補償電圧を切り替える際、上記第１の電圧補償回路内で上記短絡防止遅延時間後に動作する２個目の半導体スイッチの切り替え後、所定の遅延時間を経て上記第２の電圧補償回路内で上記短絡防止遅延時間前に動作する１個目の半導体スイッチを切り替えるものである。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について説明する。図１はこの発明の実施の形態１による電圧変動補償装置の構成図である。
図１に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、図に示すように、複数の電圧補償ユニット１５と制御回路１６とで構成され、正負いずれかの極性で補償電圧を出力する複数の電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３が電力系統に直列に接続される。各電圧補償ユニット１５には、ダイオードが逆並列に接続された４個の半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４から成るフルブリッジインバータ、およびエネルギ蓄積手段としての充電コンデンサ１０ｐｎ１〜１０ｐｎ３で構成される各電圧補償回路ＰＮ（ＰＮ１、ＰＮ２、ＰＮ３）と、充電コンデンサ１０（１０ｐｎ１〜１０ｐｎ３）を充電するための充電ダイオード１１と充電用トランス１４の２次巻線１３とが備えられる。なお、半導体スイッチング素子９はＩＧＢＴ等の自己消弧型半導体スイッチング素子が用いられる。
【００１５】
また、充電コンデンサ１０の充電電圧Ｖ１〜Ｖ３は、半導体スイッチング素子９（９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４）のオン／オフ制御により正負いずれかの極性で電力系統に接続される。また、各電圧補償回路ＰＮの出力端には、各電圧補償回路ＰＮと並列に高速機械式の定常短絡スイッチ８が設けられる。
充電コンデンサ１０は充電ダイオード１１と充電用トランス１４の２次巻線１３によってそれぞれ異なる電圧が充電され、充電用トランス１次巻線１２は、電力系統と接続される。各電圧補償サブ回路ＰＮ１、ＰＮ２、ＰＮ３内の充電コンデンサ１０に充電される電圧の比は概ね２のべき乗比に設定されている。つまり、以下の関係を満足させる。
Ｖ３＝２×Ｖ２＝２×２×Ｖ１
【００１６】
定常短絡スイッチ８および各半導体スイッチング素子９は電圧瞬低制御回路３０に接続される。この電圧瞬低制御回路３０の構成および動作について、図２に基づいて以下に説明する。
図２に示すように、系統電圧は電圧瞬低制御回路３０に入力され、設定電圧２０と比較される。このとき設定電圧２０は、正常時の系統電圧とする。両者の差を誤差増幅器２１にて増幅し、さらに絶対値変換を施した後、Ａ/Ｄコンバータ２２にて３ビットのデジタル信号（Ｄ１〜Ｄ３）に変換する。系統電圧と設定電圧２０との差が、充電コンデンサ１０ｐｎ１の充電電圧Ｖ１と等しくなったとき、Ａ/Ｄコンバータ２２からの出力信号における最下位ビットＤ１のみが１、即ち゛００１゛となるよう、また、同様に゛０１０゛・・・゛１１１゛の場合も、充電コンデンサ１０の充電電圧の組み合わせと等しくなるように誤差増幅器２１のゲインは予め調整しておく。
Ｄ１〜Ｄ３の信号のいずれかが１となると、ＮＯＲ回路２３を通して、信号ｚ（＝０）により定常短絡スイッチ８をオフする。
【００１７】
一方、電圧瞬低制御回路３０に入力された系統電圧は、極性判定回路２４にも入力され、極性が判定される。２５は、各電圧補償回路ＰＮのインバータの駆動信号を発生する駆動信号発生器で、系統電圧の極性が正・負の場合に応じて、デジタル信号Ｄ１〜Ｄ３にてアクテイブとなる駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を選択する。この駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４により各半導体スイッチング素子９がオン／オフ制御されて、各電圧補償回路ＰＮの出力が制御される。駆動信号発生器２５の出力側には、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３への駆動信号毎に動作遅延時間を設ける遅延回路３１を備え、遅延時間設定部３２にて設定された所定の遅延時間により、各電圧補償回路ＰＮの出力の切り替えタイミングが調整される。
【００１８】
次に、補償動作について説明する。
通常時、即ちデジタル信号Ｄ１〜Ｄ３が全て０の時は、信号ｚは１となり、定常短絡スイッチ８はオン状態で、電流は定常短絡スイッチ８を流れる。
系統電圧に瞬時的に電圧低下が発生すると、誤差電圧に応じてデジタル信号Ｄ１〜Ｄ３が発生し、それと同時に信号ｚが０となり、定常短絡スイッチ８はオフする。発生したデジタル信号Ｄ１〜Ｄ３によって選択された各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、電圧Ｖ１、Ｖ２、Ｖ３が系統電圧の極性に応じて出力される。これらの出力は、系統にて組み合わされ、゛０００゛〜゛１１１゛の８階調の電圧出力を発生することができ、最大の補償電圧は、７×Ｖ１となる。
【００１９】
系統電圧に瞬低が発生し、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からの電圧出力Ｖ１、Ｖ２、Ｖ３のオン／オフ切り替えタイミングを図３に示す。図に示すように、時刻ｔ１〜ｔ１４において、Ｖ１、Ｖ２、Ｖ３の電圧の総和で補償電圧を出力するが、時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、即ち、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替える際、オフにする電圧補償回路ＰＮの切り替えをした後、所定の遅延時間Δｔ１〜Δｔ６を設けてオンにする電圧補償回路ＰＮの切り替えを行う。なお、この遅延時間は、駆動信号発生器２５の出力側に備えられた遅延回路３１により設けられる。各電圧補償回路ＰＮの出力のオン／オフ切り替えは、実際には有限の時間を要するため、このように遅延時間を設けることにより、オンからオフへの切り替えが完了するまでに、もう一方の電圧補償回路ＰＮがオフからオンに切り替わるのを防ぎ、両者の出力加算によるスパイク状の高電圧が発生するのを防止する。
【００２０】
例えば、時刻ｔ２において、電圧補償回路ＰＮ１からの出力電圧Ｖ１をオン状態からオフにし、電圧補償回路ＰＮ２からの出力電圧Ｖ２をオフ状態からオンにすることで、補償電圧を切り替えるが、出力電圧Ｖ１をオフにした後、Δｔ１時間遅延させて出力電圧Ｖ２をオンにする。同様に、時刻ｔ４においては、電圧補償回路ＰＮ１、ＰＮ２からの出力電圧Ｖ１、Ｖ２をオン状態からオフにし、電圧補償回路ＰＮ３からの出力電圧Ｖ３をオフ状態からオンにするが、出力電圧Ｖ１、Ｖ２をオフにした後、Δｔ２時間遅延させて出力電圧Ｖ３をオンにする。
これにより、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からの電圧Ｖ１、Ｖ２、Ｖ３の総和により出力される階段状の補償電圧は、遅延時間Δｔ１〜Δｔ６を設けなかった従来の状態（図４（ａ））から、図４（ｂ）に示すように、高電圧パルスが発生することなく、良好な階段状の波形となる。このため、系統電圧の瞬低時に、補償電圧を信頼性良く出力できる。また、出力電圧中に高調波成分が含まれるのが防止できるため、高調波除去用のフィルタを小型化または不要化することができ、装置構成を小型化できる。
【００２１】
なお、上記実施の形態では、電圧瞬低制御回路３０の駆動信号発生器２５の出力側に遅延回路３１を設けて、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３の出力の切り替えタイミングを調整したが、遅延回路３１の部分は、遅延機能を有する論理ＩＣを用いてハード的に構成しても良いし、また、プログラマブルデバイスを用いてソフト的に構成しても良い。
【００２２】
実施の形態２．
上記実施の形態１において、スパイク状の高電圧パルスは、各電圧補償回路ＰＮの出力のオン／オフ切り替えに要する時間に起因して発生するため、半導体スイッチング素子９のスイッチング時間と密接に関係があることが判っている。このため、この実施の形態では、図３における時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３にて設ける遅延時間Δｔ１〜Δｔ６を、半導体スイッチング素子９のスイッチング時間の３倍以内に設定する。
例えば、Ｖ１＝５０Ｖ、Ｖ２＝１００Ｖ、Ｖ３＝２００Ｖとしたときの、図３における時刻ｔ４、即ち補償電圧１５０Ｖから２００Ｖへの切り替え時における遅延時間Δｔ２と発生するスパイク状の高電圧（スパイク電圧）との関係を図５に示す。また、このとき半導体スイッチング素子９のスイッチング時間は０．７μｓとする。図に示すように、遅延時間を設けることによりスパイク電圧は減少していき、遅延時間を上記スイッチング時間の３倍程度である２μｓにてスパイク電圧をほぼ無くすことができる。なお、それ以上遅延時間を長くすると、出力される補償電圧の落ち込みが発生する。図３における時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３にて、それぞれ遅延時間を長く設けた場合、図６に示すように、高電圧パルスの代わりに補償電圧に落ち込みが発生し、良好な階段状の波形とはならない。
このように、遅延時間を、半導体スイッチング素子９のスイッチング時間の３倍以内に設定することで、補償電圧の切り替え時に電圧の落ち込みを発生させることなく、信頼性良く高電圧パルスを抑制することができる。
【００２３】
実施の形態３．
上記実施の形態１において、図３の時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、所定の遅延時間Δｔ１〜Δｔ６を設けたが、この実施の形態では、各時刻での遅延時間Δｔ１〜Δｔ６を異なるように設定する。上記時刻での補償電圧の切り替えでは、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替えるが、このとき、オフからオンにする出力電圧が大きいほど、発生する可能性のある高電圧パルスは大きいものとなり、このため、オフからオンにする出力電圧が大きいほど遅延時間を長く設定する。
これにより、発生する可能性のある高電圧パルスに応じて、適切に遅延時間を設けることができ、各切り替え時刻において、遅延時間が長すぎて電圧の落ち込みを発生させることなく、高電圧パルスを効果的に十分抑制することが可能になる。
【００２４】
実施の形態４．
上記実施の形態１〜３では、電圧補償回路ＰＮの出力のオン／オフ切り替えタイミングを遅延時間で調整することについて説明したが、各電圧補償回路ＰＮのオン／オフ切り替えのタイミングを決定しているのは、インバータの４つの半導体スイッチ９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４の動作タイミングである。
例えば、図１で示す電圧補償回路ＰＮ１においては、最下位ビットＤ１＝１のときに、系統電圧の極性が正の場合、スイッチング素子９ｓｗ１１、９ｓｗ１４をオンし、スイッチング素子９ｓｗ１２、９ｓｗ１３をオフすることにより、充電電圧Ｖ１を正極性で出力する。また系統電圧の極性が負の場合、スイッチング素子９ｓｗ１２、９ｓｗ１３をオンし、スイッチング素子９ｓｗ１１、９ｓｗ１４をオフすることにより、充電電圧Ｖ１を負極性で出力する。またＤ１＝０のとき、スイッチング素子９ｓｗ１１〜９ｓｗ１４、のうち上アーム側９ｓｗ１２、９ｓｗ１４あるいは下アーム側９ｓｗ１１、９ｓｗ１３のどちらか一方（この場合、上アーム側）をオン状態とし他方をオフ状態として出力端を短絡し、電圧補償回路ＰＮ１からの出力をほぼゼロとする。
【００２５】
上記実施の形態１の図１に示すように、遅延回路３１は、各電圧補償回路ＰＮの半導体スイッチ９を動作させる駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４に対して設けられており、この駆動信号ｇによる半導体スイッチ９の動作タイミングについて以下に詳述する。
各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からＶ１、Ｖ２、Ｖ３の電圧を図３に示すタイミングで正極性にて出力する場合、図３の時刻ｔ１およびｔ２における駆動信号の波形を図７に示す。なお、ここでは、切り替え動作を有する電圧補償回路ＰＮ１、ＰＮ２に対応する半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４のみについて示す。
時刻ｔ１までの期間、出力される補償電圧は０であるため、電圧補償回路ＰＮ１、ＰＮ２の出力はオフ状態で、９ｓｗ１２、９ｓｗ１４および９ｓｗ２２、９ｓｗ２４がオン状態、他の半導体スイッチング素子はオフ状態である。
時刻ｔ１にて、電圧補償回路ＰＮ１の出力をオンして電圧Ｖ１を出力するために、９ｓｗ１２をオフにして、９ｓｗ１１をオンにする。このとき、９ｓｗ１１と９ｓｗ１２とが同時にオン状態になるとインバータのアーム短絡が発生する問題が生じるため、９ｓｗ１２のオフと９ｓｗ１１のオンとのタイミングに短絡防止遅延時間Δｔを設ける。
【００２６】
時刻ｔ２にて、電圧補償回路ＰＮ１からの出力電圧Ｖ１をオン状態からオフにし、電圧補償回路ＰＮ２からの出力電圧Ｖ２をオフ状態からオンにすることで、補償電圧を切り替えるが、上記実施の形態１の図３で示したように、スパイク状の高電圧パルスを防止するために、出力電圧Ｖ１をオフにした後、Δｔ１時間、遅延させて出力電圧Ｖ２をオンにする。また、出力電圧Ｖ１をオフにするには、９ｓｗ１１をオフにして、９ｓｗ１２をオンにするが、上述したようにインバータのアーム短絡の発生を防止するために、９ｓｗ１１のオフと９ｓｗ１２のオンとのタイミングに短絡防止遅延時間Δｔを設ける。さらに、Δｔ１時間後に出力電圧Ｖ２をオンにするには、９ｓｗ２２をオフにして、９ｓｗ２１をオンにするが、同様に、９ｓｗ２２のオフと９ｓｗ２１のオンとのタイミングに短絡防止遅延時間Δｔを設ける。
【００２７】
このように、電圧補償回路ＰＮの出力のオン／オフ切り替えには、２個の半導体スイッチング素子９のオン／オフ切り替えが必要で、第１の半導体スイッチング素子をオンからオフにした後、アーム短絡防止のための短絡防止遅延時間Δｔを設けて第２の半導体スイッチング素子をオフからオンにする。このため、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替える際、オンからオフに切り替える電圧補償回路内で第１の半導体スイッチング素子の切り替え、続いて短絡防止遅延時間Δｔ後に動作する第２の半導体スイッチング素子の切り替え、その後、高電圧パルス防止のための所定の遅延時間を経て、上記オフからオンに切り替える電圧補償回路内で第１の半導体スイッチング素子の切り替え、続いて短絡防止遅延時間Δｔ後に動作する第２の半導体スイッチング素子の切り替え、による一連の半導体スイッチング素子９の動作により補償電圧が切り替えられる。
これにより、補償電圧切り替え時に、インバータのアーム短絡が発生することなく、高電圧パルスの発生も防止でき、信頼性良く電圧補償が行える。
【００２８】
【発明の効果】
この発明に係る請求項１記載の電圧変動補償装置は、それぞれ異なる電圧が蓄積されるエネルギ蓄積手段を備え該エネルギ蓄積手段に蓄積された直流電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統の電圧低下時に、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で上記電力系統の電圧低下を補償し、負荷に供給される電圧変動を抑える装置構成であって、上記複数の電圧補償回路内の、出力をオンからオフに切り替える第１の電圧補償回路と、オフからオンに切り替える第２の電圧補償回路との双方が動作して上記出力電圧の総和による補償電圧を切り替える際、上記第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて上記第２の電圧補償回路の出力切り替えを行うため、補償電圧の切り替え時にスパイク状の高電圧パルスが発生するのを防止し、系統電圧の瞬低時に信頼性良く電圧補償できる。また、高調波除去用フィルタを小型化あるいは不要化することができて、装置構成を小型で安価なものにできる。
【００２９】
またこの発明に係る請求項２記載の電圧変動補償装置は、請求項１において、各電圧補償回路は、それぞれダイオードが逆並列に接続された半導体スイッチング素子を備え、該半導体スイッチング素子のスイッチング時間の３倍以内に遅延時間を設定するため、補償電圧の切り替え時に電圧の落ち込みを発生させることなく、信頼性良く高電圧パルスを抑制することができる。
【００３０】
またこの発明に係る請求項３記載の電圧変動補償装置は、請求項１または２において、補償電圧を切り替える際に設ける遅延時間は、出力をオフからオンする第２の電圧補償回路の出力電圧が大きいほど長く設定するため、発生する可能性のある高電圧パルスに応じて、適切に遅延時間を設けることができ、高電圧パルスを効果的に十分抑制することが可能になる。
【００３１】
またこの発明に係る請求項４記載の電圧変動補償装置は、請求項１〜３のいずれかにおいて、各電圧補償回路は、それぞれダイオードが逆並列に接続された４個の半導体スイッチング素子から成るフルブリッジインバータを備え、出力のオン／オフ切り替え時には、上記４個の半導体スイッチの内、所定の２個の半導体スイッチの切り替え動作を伴い、エネルギ蓄積手段に蓄積された電圧を、電力系統の電圧低下時における極性に応じて正負いずれかの極性で出力するもので、上記所定の２個の半導体スイッチの切り替え動作には、上記インバータのアーム短絡防止のための短絡防止遅延時間を設け、第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて第２の電圧補償回路の出力切り替えをして補償電圧を切り替える際、上記第１の電圧補償回路内で上記短絡防止遅延時間後に動作する２個目の半導体スイッチの切り替え後、所定の遅延時間を経て上記第２の電圧補償回路内で上記短絡防止遅延時間前に動作する１個目の半導体スイッチを切り替えるため、補償電圧切り替え時に、インバータのアーム短絡が発生することなく、高電圧パルスの発生も防止でき、信頼性良く電圧補償が行える。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電圧変動補償回路の構成図である。
【図２】 この発明の実施の形態１による電圧瞬低制御回路の回路図である。
【図３】 この発明の実施の形態１による各電圧補償回路出力のオン／オフ切り替えタイミングを示す図である。
【図４】 この発明の実施の形態１による効果を説明するための補償電圧の波形図である。
【図５】 この発明の実施の形態２による遅延時間とスパイク電圧との関係を示す図である。
【図６】 この発明の実施の形態２の比較例による補償電圧の波形図である。
【図７】 この発明の実施の形態４による半導体スイッチの駆動信号を示す図である。
【図８】 従来の電圧変動補償装置の概略構成図である。
【図９】 従来の電圧変動補償装置の動作を説明する図である。
【図１０】 第２の従来例による電圧変動補償装置の構成図である。
【図１１】 第２の従来例による電圧変動補償装置の制御回路の構成図である。
【図１２】 第２の従来例による電圧変動補償装置の動作を説明する図である。
【図１３】 第２の従来例による電圧変動補償装置の問題点を説明する図である。
【符号の説明】
３ 負荷、
９sw11〜９sw14，９sw21〜９sw24，９sw31〜９sw34 半導体スイッチング素子、
１０ｐｎ１〜１０ｐｎ３ エネルギ蓄積手段としてのコンデンサ、
３１ 遅延回路、Δｔ１〜Δｔ６ 遅延時間、Δｔ 短絡防止遅延時間、
ＰＮ１，ＰＮ２，ＰＮ３ 電圧補償回路。
【発明の属する技術分野】
この発明は、負荷に供給される電力系統の電圧が瞬時的に変動した際に、それを検出して電圧変動を補償する電圧変動補償装置に関するものである。
【０００２】
【従来の技術】
雷などにより電力系統の電圧が瞬時的に低下し、工場などの精密機器などが誤作動や一時停止することにより、生産ラインで多大な被害を被ることがある。このような被害を防ぐために、電力系統の瞬時的電圧低下などの電圧変動を監視して、電圧低下を補償する電圧変動補償装置が用いられている。
従来の電圧変動補償装置の概略構成図を図８に示す。図に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、直流電源４、インバータ５、平滑フィルタ６および大容量トランス７で構成される。
このような従来の電圧変動補償装置における、系統電圧の瞬時低下時（以下、瞬低時と称す）の電圧補償動作について以下に示す。
図９は、系統電圧の瞬低時の、系統電圧、電圧変動補償装置の補償電圧（補償回路出力）、および需要家３に供給される電圧（需要家供給電圧）をそれぞれ示したものである。図に示すように、系統電圧に瞬時的に電圧低下が発生すると、電圧変動を監視している検出部（図示せず）にて電圧低下を検出し、それに基づく給電制御により、電圧変動補償装置では、直流電源４とインバータ５とで交流電圧を発生させて、平滑フィルタ６と大容量のトランス７を介して電力系統に直列に接続することにより、電力系統の電圧低下を補償する。これにより、需要家３には、電圧低下した系統電圧に電圧変動補償装置から出力される補償電圧が加算されてほぼ正常な電圧で電力が供給される。
【０００３】
上記のような電圧変動補償装置は、トランス７を介して電力系統に接続されるものであるが、近年、直列接続された複数個の電圧補償回路で構成される電圧変動補償装置を直接電力系統に直列に接続するものが開発されており、図１０に基づいて以下に説明する。
図１０に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、図に示すように、複数の電圧補償ユニット１５と制御回路１６とで構成され、正負いずれかの極性で補償電圧を出力する複数の電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３が電力系統に直列に接続される。各電圧補償ユニット１５には、ダイオードが逆並列に接続された４個の半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４から成るフルブリッジインバータ、およびエネルギ蓄積手段としての充電コンデンサ１０ｐｎ１〜１０ｐｎ３で構成される各電圧補償回路ＰＮ（ＰＮ１、ＰＮ２、ＰＮ３）と、充電コンデンサ１０（１０ｐｎ１〜１０ｐｎ３）を充電するための充電ダイオード１１と充電用トランス１４の２次巻線１３とが備えられる。また、充電コンデンサ１０の充電電圧Ｖ１〜Ｖ３は、半導体スイッチング素子９（９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４）のオン／オフ制御により正負いずれかの極性で電力系統に接続される。また、各電圧補償回路ＰＮの出力端には、各電圧補償回路ＰＮと並列に高速機械式の定常短絡スイッチ８が設けられる。
充電コンデンサ１０は充電ダイオード１１と充電用トランス１４の２次巻線１３によってそれぞれ異なる電圧が充電され、充電用トランス１次巻線１２は、電力系統と接続される。各電圧補償サブ回路ＰＮ１、ＰＮ２、ＰＮ３内の充電コンデンサ１０に充電される電圧の比は概ね２のべき乗比に設定されている。つまり、以下の関係を満足させる。
Ｖ３＝２×Ｖ２＝２×２×Ｖ１
【０００４】
定常短絡スイッチ８および各半導体スイッチング素子９は制御回路１６に接続される。この制御回路１６の構成および動作について、図１１に基づいて以下に説明する。
図１１に示すように、系統電圧は制御回路１６に入力され、設定電圧２０と比較される。このとき設定電圧２０は、正常時の系統電圧とする。両者の差を誤差増幅器２１にて増幅し、さらに絶対値変換を施した後、Ａ/Ｄコンバータ２２にて３ビットのデジタル信号（Ｄ１〜Ｄ３）に変換する。系統電圧と設定電圧２０との差が、充電コンデンサ１０ｐｎ１の充電電圧Ｖ１と等しくなったとき、Ａ/Ｄコンバータ２２からの出力信号における最下位ビットＤ１のみが１、即ち゛００１゛となるよう、また、同様に゛０１０゛・・・゛１１１゛の場合も、充電コンデンサ１０の充電電圧の組み合わせと等しくなるように誤差増幅器２１のゲインは予め調整しておく。
Ｄ１〜Ｄ３の信号のいずれかが１となると、ＮＯＲ回路２３を通して、信号ｚ（＝０）により定常短絡スイッチ８をオフする。
一方、電圧瞬低制御回路１６に入力された系統電圧は、極性判定回路２４にも入力され、極性が判定される。２５は、各電圧補償回路ＰＮのインバータの駆動信号を発生する駆動信号発生器で、系統電圧の極性が正・負の場合に応じて、デジタル信号Ｄ１〜Ｄ３にてアクテイブとなる信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を選択する。
【０００５】
例えば、図１０で示す電圧補償回路ＰＮ１においては、最下位ビットＤ１＝１のときに、系統電圧の極性が正の場合、スイッチング素子９ｓｗ１１、９ｓｗ１４をオンし、スイッチング素子９ｓｗ１２、９ｓｗ１３をオフすることにより、充電電圧Ｖ１を正極性で出力する。また系統電圧の極性が負の場合、スイッチング素子９ｓｗ１２、９ｓｗ１３をオンし、スイッチング素子９ｓｗ１１、９ｓｗ１４をオフすることにより、充電電圧Ｖ１を負極性で出力する。またＤ１＝０のとき、スイッチング素子９ｓｗ１１〜９ｓｗ１４、のうち上アーム側９ｓｗ１２、９ｓｗ１４あるいは下アーム側９ｓｗ１１、９ｓｗ１３のどちらか一方をオン状態とし他方をオフ状態として出力端を短絡し、電圧補償回路ＰＮ１からの出力をほぼゼロとする。
【０００６】
次に、補償動作について図１２に基づいて説明する。
通常時、即ちデジタル信号Ｄ１〜Ｄ３が全て０の時は、信号ｚは１となり、定常短絡スイッチ８はオン状態で、電流は定常短絡スイッチ８を流れる。
時刻ｔａにおいて、系統電圧に瞬時的に電圧低下が発生したとする。誤差電圧に応じてデジタル信号Ｄ１〜Ｄ３が発生し、それと同時に信号ｚが０となり、定常短絡スイッチ８はオフする。時刻ｔａ〜ｔｂは系統電圧の極性が正であるから、発生したデジタル信号Ｄ１〜Ｄ３によって選択された各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、電圧Ｖ１、Ｖ２、Ｖ３が正極性で出力される。また、時刻ｔｂ〜ｔｃまでは、系統電圧の極性が負であるから、デジタル信号Ｄ１〜Ｄ３によって、電圧Ｖ１、Ｖ２、Ｖ３が負極性で出力される。なお、Ｖｉ-p、Ｖｉ-n（ｉ＝１，２，３）は、それぞれ正極性、負極性における電圧Ｖ１、Ｖ２、Ｖ３の出力信号である。これらの出力は、系統にて組み合わされ、゛０００゛〜゛１１１゛の８階調の電圧出力を発生することができ、最大の補償電圧は、７×Ｖ１となる。
【０００７】
このような従来の電圧変動補償装置は、複数の電圧補償回路ＰＮ１〜ＰＮ３を備えて補償電圧を階調制御により出力するため、系統電圧の瞬低時における高精度な電圧補償が可能であり、またトランス７を介することなく直接電力系統に接続するため装置全体が安価で小型に構成できるものである。
【０００８】
【発明が解決しようとする課題】
従来の電圧変動補償装置は、以上のように構成されているため、補償電圧を出力する際、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、それぞれ出力される電圧Ｖ１、Ｖ２、Ｖ３の総和で補償電圧が出力される。例えば、時刻ｔ１〜ｔ１４において、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からＶ１、Ｖ２、Ｖ３の電圧が、図１３（ａ）に示すように出力されたとき、これらの総和により階段状の補償電圧が出力されるが、図１３（ｂ）に示すように、時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、スパイク状の高電圧パルス２６が発生することがあった。このように、複数の電圧補償回路の出力を同時に切り替えて補償電圧を切り替える際、補償出力電圧に高電圧パルス２６を発生するという問題点があり、そのため、電圧変動補償装置の負荷側に高調波除去用フィルタを設けるなどの対策が必要であった。
【０００９】
この発明は、上記のような問題点を解消するために成されたものであって、補償電圧切り替え時に、高電圧パルスが補償出力電圧に発生するのを防止して、系統電圧の瞬低時の電圧補償を信頼性良く行える電圧変動補償装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る請求項１記載の電圧変動補償装置は、それぞれ異なる電圧が蓄積されるエネルギ蓄積手段を備え該エネルギ蓄積手段に蓄積された直流電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統の電圧低下時に、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で上記電力系統の電圧低下を補償し、負荷に供給される電圧変動を抑える装置構成であって、上記複数の電圧補償回路内の、出力をオンからオフに切り替える第１の電圧補償回路と、オフからオンに切り替える第２の電圧補償回路との双方が動作して上記出力電圧の総和による補償電圧を切り替える際、上記第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて上記第２の電圧補償回路の出力切り替えを行うものである。
【００１１】
またこの発明に係る請求項２記載の電圧変動補償装置は、請求項１において、各電圧補償回路は、それぞれダイオードが逆並列に接続された半導体スイッチング素子を備え、該半導体スイッチング素子のスイッチング時間の３倍以内に遅延時間を設定するものである。
【００１２】
またこの発明に係る請求項３記載の電圧変動補償装置は、請求項１または２において、補償電圧を切り替える際に設ける遅延時間は、出力をオフからオンする第２の電圧補償回路の出力電圧が大きいほど長く設定するものである。
【００１３】
またこの発明に係る請求項４記載の電圧変動補償装置は、請求項１〜３のいずれかにおいて、各電圧補償回路は、それぞれダイオードが逆並列に接続された４個の半導体スイッチング素子から成るフルブリッジインバータを備え、出力のオン／オフ切り替え時には、上記４個の半導体スイッチの内、所定の２個の半導体スイッチの切り替え動作を伴い、エネルギ蓄積手段に蓄積された電圧を、電力系統の電圧低下時における極性に応じて正負いずれかの極性で出力するもので、上記所定の２個の半導体スイッチの切り替え動作には、上記インバータのアーム短絡防止のための短絡防止遅延時間を設け、第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて第２の電圧補償回路の出力切り替えをして補償電圧を切り替える際、上記第１の電圧補償回路内で上記短絡防止遅延時間後に動作する２個目の半導体スイッチの切り替え後、所定の遅延時間を経て上記第２の電圧補償回路内で上記短絡防止遅延時間前に動作する１個目の半導体スイッチを切り替えるものである。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について説明する。図１はこの発明の実施の形態１による電圧変動補償装置の構成図である。
図１に示すように、送電線１からの電力は、変圧器２により降圧されて、電圧変動補償装置を介して需要家３（負荷）に接続され、電力が供給される。電圧変動補償装置は、図に示すように、複数の電圧補償ユニット１５と制御回路１６とで構成され、正負いずれかの極性で補償電圧を出力する複数の電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３が電力系統に直列に接続される。各電圧補償ユニット１５には、ダイオードが逆並列に接続された４個の半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４から成るフルブリッジインバータ、およびエネルギ蓄積手段としての充電コンデンサ１０ｐｎ１〜１０ｐｎ３で構成される各電圧補償回路ＰＮ（ＰＮ１、ＰＮ２、ＰＮ３）と、充電コンデンサ１０（１０ｐｎ１〜１０ｐｎ３）を充電するための充電ダイオード１１と充電用トランス１４の２次巻線１３とが備えられる。なお、半導体スイッチング素子９はＩＧＢＴ等の自己消弧型半導体スイッチング素子が用いられる。
【００１５】
また、充電コンデンサ１０の充電電圧Ｖ１〜Ｖ３は、半導体スイッチング素子９（９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４）のオン／オフ制御により正負いずれかの極性で電力系統に接続される。また、各電圧補償回路ＰＮの出力端には、各電圧補償回路ＰＮと並列に高速機械式の定常短絡スイッチ８が設けられる。
充電コンデンサ１０は充電ダイオード１１と充電用トランス１４の２次巻線１３によってそれぞれ異なる電圧が充電され、充電用トランス１次巻線１２は、電力系統と接続される。各電圧補償サブ回路ＰＮ１、ＰＮ２、ＰＮ３内の充電コンデンサ１０に充電される電圧の比は概ね２のべき乗比に設定されている。つまり、以下の関係を満足させる。
Ｖ３＝２×Ｖ２＝２×２×Ｖ１
【００１６】
定常短絡スイッチ８および各半導体スイッチング素子９は電圧瞬低制御回路３０に接続される。この電圧瞬低制御回路３０の構成および動作について、図２に基づいて以下に説明する。
図２に示すように、系統電圧は電圧瞬低制御回路３０に入力され、設定電圧２０と比較される。このとき設定電圧２０は、正常時の系統電圧とする。両者の差を誤差増幅器２１にて増幅し、さらに絶対値変換を施した後、Ａ/Ｄコンバータ２２にて３ビットのデジタル信号（Ｄ１〜Ｄ３）に変換する。系統電圧と設定電圧２０との差が、充電コンデンサ１０ｐｎ１の充電電圧Ｖ１と等しくなったとき、Ａ/Ｄコンバータ２２からの出力信号における最下位ビットＤ１のみが１、即ち゛００１゛となるよう、また、同様に゛０１０゛・・・゛１１１゛の場合も、充電コンデンサ１０の充電電圧の組み合わせと等しくなるように誤差増幅器２１のゲインは予め調整しておく。
Ｄ１〜Ｄ３の信号のいずれかが１となると、ＮＯＲ回路２３を通して、信号ｚ（＝０）により定常短絡スイッチ８をオフする。
【００１７】
一方、電圧瞬低制御回路３０に入力された系統電圧は、極性判定回路２４にも入力され、極性が判定される。２５は、各電圧補償回路ＰＮのインバータの駆動信号を発生する駆動信号発生器で、系統電圧の極性が正・負の場合に応じて、デジタル信号Ｄ１〜Ｄ３にてアクテイブとなる駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を選択する。この駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４により各半導体スイッチング素子９がオン／オフ制御されて、各電圧補償回路ＰＮの出力が制御される。駆動信号発生器２５の出力側には、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３への駆動信号毎に動作遅延時間を設ける遅延回路３１を備え、遅延時間設定部３２にて設定された所定の遅延時間により、各電圧補償回路ＰＮの出力の切り替えタイミングが調整される。
【００１８】
次に、補償動作について説明する。
通常時、即ちデジタル信号Ｄ１〜Ｄ３が全て０の時は、信号ｚは１となり、定常短絡スイッチ８はオン状態で、電流は定常短絡スイッチ８を流れる。
系統電圧に瞬時的に電圧低下が発生すると、誤差電圧に応じてデジタル信号Ｄ１〜Ｄ３が発生し、それと同時に信号ｚが０となり、定常短絡スイッチ８はオフする。発生したデジタル信号Ｄ１〜Ｄ３によって選択された各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３において、電圧Ｖ１、Ｖ２、Ｖ３が系統電圧の極性に応じて出力される。これらの出力は、系統にて組み合わされ、゛０００゛〜゛１１１゛の８階調の電圧出力を発生することができ、最大の補償電圧は、７×Ｖ１となる。
【００１９】
系統電圧に瞬低が発生し、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からの電圧出力Ｖ１、Ｖ２、Ｖ３のオン／オフ切り替えタイミングを図３に示す。図に示すように、時刻ｔ１〜ｔ１４において、Ｖ１、Ｖ２、Ｖ３の電圧の総和で補償電圧を出力するが、時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、即ち、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替える際、オフにする電圧補償回路ＰＮの切り替えをした後、所定の遅延時間Δｔ１〜Δｔ６を設けてオンにする電圧補償回路ＰＮの切り替えを行う。なお、この遅延時間は、駆動信号発生器２５の出力側に備えられた遅延回路３１により設けられる。各電圧補償回路ＰＮの出力のオン／オフ切り替えは、実際には有限の時間を要するため、このように遅延時間を設けることにより、オンからオフへの切り替えが完了するまでに、もう一方の電圧補償回路ＰＮがオフからオンに切り替わるのを防ぎ、両者の出力加算によるスパイク状の高電圧が発生するのを防止する。
【００２０】
例えば、時刻ｔ２において、電圧補償回路ＰＮ１からの出力電圧Ｖ１をオン状態からオフにし、電圧補償回路ＰＮ２からの出力電圧Ｖ２をオフ状態からオンにすることで、補償電圧を切り替えるが、出力電圧Ｖ１をオフにした後、Δｔ１時間遅延させて出力電圧Ｖ２をオンにする。同様に、時刻ｔ４においては、電圧補償回路ＰＮ１、ＰＮ２からの出力電圧Ｖ１、Ｖ２をオン状態からオフにし、電圧補償回路ＰＮ３からの出力電圧Ｖ３をオフ状態からオンにするが、出力電圧Ｖ１、Ｖ２をオフにした後、Δｔ２時間遅延させて出力電圧Ｖ３をオンにする。
これにより、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からの電圧Ｖ１、Ｖ２、Ｖ３の総和により出力される階段状の補償電圧は、遅延時間Δｔ１〜Δｔ６を設けなかった従来の状態（図４（ａ））から、図４（ｂ）に示すように、高電圧パルスが発生することなく、良好な階段状の波形となる。このため、系統電圧の瞬低時に、補償電圧を信頼性良く出力できる。また、出力電圧中に高調波成分が含まれるのが防止できるため、高調波除去用のフィルタを小型化または不要化することができ、装置構成を小型化できる。
【００２１】
なお、上記実施の形態では、電圧瞬低制御回路３０の駆動信号発生器２５の出力側に遅延回路３１を設けて、各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３の出力の切り替えタイミングを調整したが、遅延回路３１の部分は、遅延機能を有する論理ＩＣを用いてハード的に構成しても良いし、また、プログラマブルデバイスを用いてソフト的に構成しても良い。
【００２２】
実施の形態２．
上記実施の形態１において、スパイク状の高電圧パルスは、各電圧補償回路ＰＮの出力のオン／オフ切り替えに要する時間に起因して発生するため、半導体スイッチング素子９のスイッチング時間と密接に関係があることが判っている。このため、この実施の形態では、図３における時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３にて設ける遅延時間Δｔ１〜Δｔ６を、半導体スイッチング素子９のスイッチング時間の３倍以内に設定する。
例えば、Ｖ１＝５０Ｖ、Ｖ２＝１００Ｖ、Ｖ３＝２００Ｖとしたときの、図３における時刻ｔ４、即ち補償電圧１５０Ｖから２００Ｖへの切り替え時における遅延時間Δｔ２と発生するスパイク状の高電圧（スパイク電圧）との関係を図５に示す。また、このとき半導体スイッチング素子９のスイッチング時間は０．７μｓとする。図に示すように、遅延時間を設けることによりスパイク電圧は減少していき、遅延時間を上記スイッチング時間の３倍程度である２μｓにてスパイク電圧をほぼ無くすことができる。なお、それ以上遅延時間を長くすると、出力される補償電圧の落ち込みが発生する。図３における時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３にて、それぞれ遅延時間を長く設けた場合、図６に示すように、高電圧パルスの代わりに補償電圧に落ち込みが発生し、良好な階段状の波形とはならない。
このように、遅延時間を、半導体スイッチング素子９のスイッチング時間の３倍以内に設定することで、補償電圧の切り替え時に電圧の落ち込みを発生させることなく、信頼性良く高電圧パルスを抑制することができる。
【００２３】
実施の形態３．
上記実施の形態１において、図３の時刻ｔ２、ｔ４、ｔ６、ｔ９、ｔ１１、ｔ１３における補償電圧の切り替えの際、所定の遅延時間Δｔ１〜Δｔ６を設けたが、この実施の形態では、各時刻での遅延時間Δｔ１〜Δｔ６を異なるように設定する。上記時刻での補償電圧の切り替えでは、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替えるが、このとき、オフからオンにする出力電圧が大きいほど、発生する可能性のある高電圧パルスは大きいものとなり、このため、オフからオンにする出力電圧が大きいほど遅延時間を長く設定する。
これにより、発生する可能性のある高電圧パルスに応じて、適切に遅延時間を設けることができ、各切り替え時刻において、遅延時間が長すぎて電圧の落ち込みを発生させることなく、高電圧パルスを効果的に十分抑制することが可能になる。
【００２４】
実施の形態４．
上記実施の形態１〜３では、電圧補償回路ＰＮの出力のオン／オフ切り替えタイミングを遅延時間で調整することについて説明したが、各電圧補償回路ＰＮのオン／オフ切り替えのタイミングを決定しているのは、インバータの４つの半導体スイッチ９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４、９ｓｗ３１〜９ｓｗ３４の動作タイミングである。
例えば、図１で示す電圧補償回路ＰＮ１においては、最下位ビットＤ１＝１のときに、系統電圧の極性が正の場合、スイッチング素子９ｓｗ１１、９ｓｗ１４をオンし、スイッチング素子９ｓｗ１２、９ｓｗ１３をオフすることにより、充電電圧Ｖ１を正極性で出力する。また系統電圧の極性が負の場合、スイッチング素子９ｓｗ１２、９ｓｗ１３をオンし、スイッチング素子９ｓｗ１１、９ｓｗ１４をオフすることにより、充電電圧Ｖ１を負極性で出力する。またＤ１＝０のとき、スイッチング素子９ｓｗ１１〜９ｓｗ１４、のうち上アーム側９ｓｗ１２、９ｓｗ１４あるいは下アーム側９ｓｗ１１、９ｓｗ１３のどちらか一方（この場合、上アーム側）をオン状態とし他方をオフ状態として出力端を短絡し、電圧補償回路ＰＮ１からの出力をほぼゼロとする。
【００２５】
上記実施の形態１の図１に示すように、遅延回路３１は、各電圧補償回路ＰＮの半導体スイッチ９を動作させる駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４に対して設けられており、この駆動信号ｇによる半導体スイッチ９の動作タイミングについて以下に詳述する。
各電圧補償回路ＰＮ１、ＰＮ２、ＰＮ３からＶ１、Ｖ２、Ｖ３の電圧を図３に示すタイミングで正極性にて出力する場合、図３の時刻ｔ１およびｔ２における駆動信号の波形を図７に示す。なお、ここでは、切り替え動作を有する電圧補償回路ＰＮ１、ＰＮ２に対応する半導体スイッチング素子９ｓｗ１１〜９ｓｗ１４、９ｓｗ２１〜９ｓｗ２４のみについて示す。
時刻ｔ１までの期間、出力される補償電圧は０であるため、電圧補償回路ＰＮ１、ＰＮ２の出力はオフ状態で、９ｓｗ１２、９ｓｗ１４および９ｓｗ２２、９ｓｗ２４がオン状態、他の半導体スイッチング素子はオフ状態である。
時刻ｔ１にて、電圧補償回路ＰＮ１の出力をオンして電圧Ｖ１を出力するために、９ｓｗ１２をオフにして、９ｓｗ１１をオンにする。このとき、９ｓｗ１１と９ｓｗ１２とが同時にオン状態になるとインバータのアーム短絡が発生する問題が生じるため、９ｓｗ１２のオフと９ｓｗ１１のオンとのタイミングに短絡防止遅延時間Δｔを設ける。
【００２６】
時刻ｔ２にて、電圧補償回路ＰＮ１からの出力電圧Ｖ１をオン状態からオフにし、電圧補償回路ＰＮ２からの出力電圧Ｖ２をオフ状態からオンにすることで、補償電圧を切り替えるが、上記実施の形態１の図３で示したように、スパイク状の高電圧パルスを防止するために、出力電圧Ｖ１をオフにした後、Δｔ１時間、遅延させて出力電圧Ｖ２をオンにする。また、出力電圧Ｖ１をオフにするには、９ｓｗ１１をオフにして、９ｓｗ１２をオンにするが、上述したようにインバータのアーム短絡の発生を防止するために、９ｓｗ１１のオフと９ｓｗ１２のオンとのタイミングに短絡防止遅延時間Δｔを設ける。さらに、Δｔ１時間後に出力電圧Ｖ２をオンにするには、９ｓｗ２２をオフにして、９ｓｗ２１をオンにするが、同様に、９ｓｗ２２のオフと９ｓｗ２１のオンとのタイミングに短絡防止遅延時間Δｔを設ける。
【００２７】
このように、電圧補償回路ＰＮの出力のオン／オフ切り替えには、２個の半導体スイッチング素子９のオン／オフ切り替えが必要で、第１の半導体スイッチング素子をオンからオフにした後、アーム短絡防止のための短絡防止遅延時間Δｔを設けて第２の半導体スイッチング素子をオフからオンにする。このため、出力をオンからオフに切り替える電圧補償回路ＰＮと、オフからオンに切り替える電圧補償回路ＰＮとの双方が動作して補償電圧を切り替える際、オンからオフに切り替える電圧補償回路内で第１の半導体スイッチング素子の切り替え、続いて短絡防止遅延時間Δｔ後に動作する第２の半導体スイッチング素子の切り替え、その後、高電圧パルス防止のための所定の遅延時間を経て、上記オフからオンに切り替える電圧補償回路内で第１の半導体スイッチング素子の切り替え、続いて短絡防止遅延時間Δｔ後に動作する第２の半導体スイッチング素子の切り替え、による一連の半導体スイッチング素子９の動作により補償電圧が切り替えられる。
これにより、補償電圧切り替え時に、インバータのアーム短絡が発生することなく、高電圧パルスの発生も防止でき、信頼性良く電圧補償が行える。
【００２８】
【発明の効果】
この発明に係る請求項１記載の電圧変動補償装置は、それぞれ異なる電圧が蓄積されるエネルギ蓄積手段を備え該エネルギ蓄積手段に蓄積された直流電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統の電圧低下時に、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で上記電力系統の電圧低下を補償し、負荷に供給される電圧変動を抑える装置構成であって、上記複数の電圧補償回路内の、出力をオンからオフに切り替える第１の電圧補償回路と、オフからオンに切り替える第２の電圧補償回路との双方が動作して上記出力電圧の総和による補償電圧を切り替える際、上記第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて上記第２の電圧補償回路の出力切り替えを行うため、補償電圧の切り替え時にスパイク状の高電圧パルスが発生するのを防止し、系統電圧の瞬低時に信頼性良く電圧補償できる。また、高調波除去用フィルタを小型化あるいは不要化することができて、装置構成を小型で安価なものにできる。
【００２９】
またこの発明に係る請求項２記載の電圧変動補償装置は、請求項１において、各電圧補償回路は、それぞれダイオードが逆並列に接続された半導体スイッチング素子を備え、該半導体スイッチング素子のスイッチング時間の３倍以内に遅延時間を設定するため、補償電圧の切り替え時に電圧の落ち込みを発生させることなく、信頼性良く高電圧パルスを抑制することができる。
【００３０】
またこの発明に係る請求項３記載の電圧変動補償装置は、請求項１または２において、補償電圧を切り替える際に設ける遅延時間は、出力をオフからオンする第２の電圧補償回路の出力電圧が大きいほど長く設定するため、発生する可能性のある高電圧パルスに応じて、適切に遅延時間を設けることができ、高電圧パルスを効果的に十分抑制することが可能になる。
【００３１】
またこの発明に係る請求項４記載の電圧変動補償装置は、請求項１〜３のいずれかにおいて、各電圧補償回路は、それぞれダイオードが逆並列に接続された４個の半導体スイッチング素子から成るフルブリッジインバータを備え、出力のオン／オフ切り替え時には、上記４個の半導体スイッチの内、所定の２個の半導体スイッチの切り替え動作を伴い、エネルギ蓄積手段に蓄積された電圧を、電力系統の電圧低下時における極性に応じて正負いずれかの極性で出力するもので、上記所定の２個の半導体スイッチの切り替え動作には、上記インバータのアーム短絡防止のための短絡防止遅延時間を設け、第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて第２の電圧補償回路の出力切り替えをして補償電圧を切り替える際、上記第１の電圧補償回路内で上記短絡防止遅延時間後に動作する２個目の半導体スイッチの切り替え後、所定の遅延時間を経て上記第２の電圧補償回路内で上記短絡防止遅延時間前に動作する１個目の半導体スイッチを切り替えるため、補償電圧切り替え時に、インバータのアーム短絡が発生することなく、高電圧パルスの発生も防止でき、信頼性良く電圧補償が行える。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電圧変動補償回路の構成図である。
【図２】 この発明の実施の形態１による電圧瞬低制御回路の回路図である。
【図３】 この発明の実施の形態１による各電圧補償回路出力のオン／オフ切り替えタイミングを示す図である。
【図４】 この発明の実施の形態１による効果を説明するための補償電圧の波形図である。
【図５】 この発明の実施の形態２による遅延時間とスパイク電圧との関係を示す図である。
【図６】 この発明の実施の形態２の比較例による補償電圧の波形図である。
【図７】 この発明の実施の形態４による半導体スイッチの駆動信号を示す図である。
【図８】 従来の電圧変動補償装置の概略構成図である。
【図９】 従来の電圧変動補償装置の動作を説明する図である。
【図１０】 第２の従来例による電圧変動補償装置の構成図である。
【図１１】 第２の従来例による電圧変動補償装置の制御回路の構成図である。
【図１２】 第２の従来例による電圧変動補償装置の動作を説明する図である。
【図１３】 第２の従来例による電圧変動補償装置の問題点を説明する図である。
【符号の説明】
３ 負荷、
９sw11〜９sw14，９sw21〜９sw24，９sw31〜９sw34 半導体スイッチング素子、
１０ｐｎ１〜１０ｐｎ３ エネルギ蓄積手段としてのコンデンサ、
３１ 遅延回路、Δｔ１〜Δｔ６ 遅延時間、Δｔ 短絡防止遅延時間、
ＰＮ１，ＰＮ２，ＰＮ３ 電圧補償回路。
Claims (4)
- それぞれ異なる電圧が蓄積されるエネルギ蓄積手段を備え該エネルギ蓄積手段に蓄積された直流電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統の電圧低下時に、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で上記電力系統の電圧低下を補償し、負荷に供給される電圧変動を抑える電圧変動補償装置において、上記複数の電圧補償回路内の、出力をオンからオフに切り替える第１の電圧補償回路と、オフからオンに切り替える第２の電圧補償回路との双方が動作して上記出力電圧の総和による補償電圧を切り替える際、上記第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて上記第２の電圧補償回路の出力切り替えを行うことを特徴とする電圧変動補償装置。
- 各電圧補償回路は、それぞれダイオードが逆並列に接続された半導体スイッチング素子を備え、該半導体スイッチング素子のスイッチング時間の３倍以内に遅延時間を設定することを特徴とする請求項１記載の電圧変動補償装置。
- 補償電圧を切り替える際に設ける遅延時間は、出力をオフからオンする第２の電圧補償回路の出力電圧が大きいほど長く設定することを特徴とする請求項１または２記載の電圧変動補償装置。
- 各電圧補償回路は、それぞれダイオードが逆並列に接続された４個の半導体スイッチング素子から成るフルブリッジインバータを備え、出力のオン／オフ切り替え時には、上記４個の半導体スイッチの内、所定の２個の半導体スイッチの切り替え動作を伴い、エネルギ蓄積手段に蓄積された電圧を、電力系統の電圧低下時における極性に応じて正負いずれかの極性で出力するもので、上記所定の２個の半導体スイッチの切り替え動作には、上記インバータのアーム短絡防止のための短絡防止遅延時間を設け、第１の電圧補償回路の出力切り替え後、所定の遅延時間を設けて第２の電圧補償回路の出力切り替えをして補償電圧を切り替える際、上記第１の電圧補償回路内で上記短絡防止遅延時間後に動作する２個目の半導体スイッチの切り替え後、所定の遅延時間を経て上記第２の電圧補償回路内で上記短絡防止遅延時間前に動作する１個目の半導体スイッチを切り替えることを特徴とする請求項１〜３のいずれかに記載の電圧変動補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082198A JP3903421B2 (ja) | 2002-03-25 | 2002-03-25 | 電圧変動補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082198A JP3903421B2 (ja) | 2002-03-25 | 2002-03-25 | 電圧変動補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284357A JP2003284357A (ja) | 2003-10-03 |
| JP3903421B2 true JP3903421B2 (ja) | 2007-04-11 |
Family
ID=29230472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002082198A Expired - Fee Related JP3903421B2 (ja) | 2002-03-25 | 2002-03-25 | 電圧変動補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3903421B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4493460B2 (ja) * | 2004-10-06 | 2010-06-30 | 三菱電機株式会社 | 電力変換装置 |
| JP2006320103A (ja) * | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 直列多重電力変換装置の制御装置 |
-
2002
- 2002-03-25 JP JP2002082198A patent/JP3903421B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284357A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40528E1 (en) | Voltage fluctuation compensating apparatus | |
| CN107155383B (zh) | 不间断电源装置 | |
| JP5049964B2 (ja) | 電力変換装置 | |
| KR102386628B1 (ko) | 교류 스위치 그리고 그것을 구비하는 무정전 전원 장치 및 순저 보상 장치 | |
| JP6706384B2 (ja) | 電力変換装置およびそのテスト方法 | |
| JP5374336B2 (ja) | 電力変換装置 | |
| JP3980515B2 (ja) | 電圧変動補償装置 | |
| JP4859932B2 (ja) | 瞬時電圧低下・停電対策機能を有する電力変換システムの制御装置および制御方法 | |
| JP2006238621A (ja) | 無停電電源装置 | |
| JP3903421B2 (ja) | 電圧変動補償装置 | |
| JP3872370B2 (ja) | 電圧変動補償装置 | |
| JPWO2012098709A1 (ja) | 電力変換装置 | |
| JP3967706B2 (ja) | 電力変換装置 | |
| JP6684440B2 (ja) | 自励式無効電力制御装置 | |
| JP3819722B2 (ja) | 電圧変動補償装置 | |
| JPWO2006064742A1 (ja) | 自励式無効電力補償装置 | |
| JP4010999B2 (ja) | 電圧変動補償装置 | |
| JP3887007B2 (ja) | 電力出力装置 | |
| JP4005110B2 (ja) | 電力出力装置 | |
| JP4113071B2 (ja) | 電圧変動補償装置 | |
| JP3886858B2 (ja) | 電圧変動補償装置 | |
| JP4048161B2 (ja) | 電圧補償装置 | |
| JP4121037B2 (ja) | 電圧変動補償装置 | |
| WO2024003991A1 (ja) | 無停電電源装置 | |
| JP3872310B2 (ja) | 電圧変動補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050105 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |