KR102294284B1 - 멀티 입력 기반의 저항 변화 메모리 소자 - Google Patents

멀티 입력 기반의 저항 변화 메모리 소자 Download PDF

Info

Publication number
KR102294284B1
KR102294284B1 KR1020200018954A KR20200018954A KR102294284B1 KR 102294284 B1 KR102294284 B1 KR 102294284B1 KR 1020200018954 A KR1020200018954 A KR 1020200018954A KR 20200018954 A KR20200018954 A KR 20200018954A KR 102294284 B1 KR102294284 B1 KR 102294284B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
memory device
humidity
change
Prior art date
Application number
KR1020200018954A
Other languages
English (en)
Other versions
KR20210020741A (ko
Inventor
남기태
조욱현
권장연
송민규
남궁석
김혜온
이윤호
Original Assignee
연세대학교 산학협력단
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단, 서울대학교산학협력단 filed Critical 연세대학교 산학협력단
Priority to US16/932,029 priority Critical patent/US11437570B2/en
Publication of KR20210020741A publication Critical patent/KR20210020741A/ko
Application granted granted Critical
Publication of KR102294284B1 publication Critical patent/KR102294284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H01L45/1253—
    • H01L45/14—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Abstract

일 실시예에 따른 저항 변화 메모리 소자는 제1 전극; 상기 제1 전극과 이격되어 형성된 제2 전극; 및 상기 제1 전극 및 상기 제2 전극과 인접하여 형성되고, 상기 제1 전극 또는 상기 제2 전극을 통해 인가되는 전압 및 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 포함한다.

Description

멀티 입력 기반의 저항 변화 메모리 소자{RESISTIVE SWITCHING MEMORY DEVICE BASED ON MULTI-INPUT}
본 발명은 저항 변화 메모리 소자에 관한 것으로, 보다 상세하게는 멀티 입력을 기반으로 하는 저항 변화 메모리 소자의 기술적 사상에 관한 것이다.
메모리의 집적화가 한계에 도달함에 따라 비휘발성 메모리인 플래시 메모리 기술을 대체하기 위해서, 단순한 구조로 셀 형성이 가능한 저항 변화 메모리(ReRAM, Resistance Random Access Memory), 상변화 메모리(PcRAM, Phase-change Random Access Memory)) 및 스핀-토크 변화 메모리(STTRAM, Spin Transfer Torque Magnetic Random Access Memory)와 같은 차세대 메모리 기술이 개발되고 있다.
상술한 차세대 메모리들 중 저항 변화 메모리(ReRAM)는 간단한 금속-절연체-금속(metal-insulator-metal; MIM) 구조와 우수한 동작 특성을 갖는 차세대 비휘발성 메모리로서, 다른 차세대 메모리들 보다 더 활발히 연구가 진행 되고 있다.
저항 변화 메모리 소자 관련 분야에서는 소자의 메모리 특성을 개선하기 위하여, 상술한 제어방식과는 차별화 되는 새로운 구동방식의 개발 및 적용에 관한 필요성이 증대되고 있다.
이에, 본 발명에서는 전압의 변화뿐만 아니라, 외부 습도 변화에 대응하여 전도성 필라멘트를 제어할 수 있는 멀티 입력 기반의 저항 변화 메모리 소자 및 그 제조방법을 제공하고자 한다.
한국등록특허 제10-2019-0065980호 "전이금속산화물 재료의 특성을 이용한 차세대 비휘발성 모트 메모리 소자"
본 발명은 제1 전극 또는 제2 전극을 통해 인가되는 전압의 변화뿐만 아니라, 외부 습도 변화에 대응하여 전도성 필라멘트의 형성을 제어할 수 있는 멀티 입력 기반의 저항 변화 메모리 소자를 제공하고자 한다.
또한, 본 발명은 외부 습도의 제어를 통해 소자의 저항 상태 변화를 위해 인가되는 전압의 레벨을 감소시킬 수 있는 멀티 입력 기반의 저항 변화 메모리 소자를 제공하고자 한다.
일 실시예에 따른 저항 변화 메모리 소자는 제1 전극; 상기 제1 전극과 이격되어 형성된 제2 전극; 및 상기 제1 전극 및 상기 제2 전극과 인접하여 형성되고, 상기 제1 전극 또는 상기 제2 전극을 통해 인가되는 전압 및 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 포함한다.
상기 절연층은 상기 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 상기 절연층 상에서 증가하는 수소 이온의 전도도에 대응하여 증가된 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 상기 전도성 필라멘트가 형성됨에 따라 상기 저저항 상태로 변화할 수 있다.
상기 절연층은 상기 저저항 상태에서, 상기 외부 습도가 기설정된 소거 습도 값 내지 상기 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 상기 저저항 상태를 유지할 수 있다.
상기 절연층은 상기 외부 습도가 상기 소거 습도 값 이하가 되면 상기 전도성 필라멘트가 소멸되어 상기 고저항 상태로 변화할 수 있다.
상기 절연층은 상기 제1 전극에 기설정된 쓰기 전압 레벨 이상의 양의 전압(positive voltage)이 인가되면, 상기 전도성 필라멘트가 형성되어 상기 저저항 상태로 변화할 수 있다.
상기 절연층은 상기 제1 전극에 기설정된 소거 전압 레벨 이하의 음의 전압(negative voltage)이 인가되면, 상기 전도성 필라멘트가 소멸되어 고저항 상태로 변화할 수 있다.
상기 제1 전극은 상기 절연층의 상부에 형성되고, 상기 제2 전극은 상기 절연층의 하부에 형성될 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 절연층 상부 또는 하부에 형성될 수 있다.
일 실시예에 따른 저항 변화 메모리 소자는 제1 전극; 상기 제1 전극과 이격되어 형성된 제2 전극; 및 상기 제1 전극 및 상기 제2 전극과 인접하여 형성되고, 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 포함한다.
상기 절연층은 상기 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 상기 절연층 상에서 증가하는 수소 이온의 전도도에 대응하여 증가된 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 상기 전도성 필라멘트가 형성됨에 따라 상기 저저항 상태로 변화할 수 있다.
상기 절연층은 상기 저저항 상태에서, 상기 외부 습도가 기설정된 소거 습도 값 내지 상기 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 상기 저저항 상태를 유지할 수 있다.
상기 외부 습도가 상기 소거 습도 값 이하가 되면 상기 전도성 필라멘트가 소멸되어 상기 고저항 상태로 변화할 수 있다.
상기 절연층은 펩타이드 결합이 적어도 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드 물질을 포함할 수 있다.
일 실시예에 따르면, 제1 전극 또는 제2 전극을 통해 인가되는 전압의 변화뿐만 아니라, 외부 습도 변화에 대응하여 전도성 필라멘트의 형성을 제어할 수 있다.
일 실시예에 따르면, 외부 습도의 제어를 통해 소자의 저항 상태 변화를 위해 인가되는 전압의 레벨을 감소시킬 수 있다.
도 1은 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 도면이다.
도 2a 내지 도 2c는 일 실시예에 따른 저항 변화 메모리 소자를 설명하기 위한 도면이다.
도 3a 내지 도 3c는 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작에 관한 예시를 설명하기 위한 도면이다.
도 4a 내지 도 4c는 일 실시예에 따른 저항 변화 메모리 소자의 소거 동작에 관한 예시를 설명하기 위한 도면이다.
도 5a 및 도 5b는 일 실시예에 따른 저항 변화 메모리 소자의 외부 습도 및 전압에 따른 특성 변화를 설명하기 위한 도면이다.
도 5c 및 도 5d는 일 실시예에 따른 저항 변화 메모리 소자의 외부 습도에 따른 특성 변화를 설명하기 위한 도면이다.
도 6a 및 도 6b는 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작 및 소거 동작을 위한 습도 값의 예시를 설명하기 위한 도면이다.
도 7a 내지 도 7d는 일 실시예에 따른 저항 변화 메모리 소자에서, 전류 컴플라이언스 레벨 값의 변화에 따른 소거 습도 값의 변화를 설명하기 위한 도면이다.
도 8a 및 도 8b는 일 실시예에 따른 저항 변화 메모리 소자의 구동 성능을 설명하기 위한 도면이다.
도 9a 및 도 9b는 일 실시예에 따른 저항 변화 메모리 소자의 외부 습도 또는 전압에 따른 특성 변화를 설명하기 위한 도면이다.
도 10은 일실시예에 따른 저항 변화 메모리 소자와 종래의 저항 변화 메모리 소자의 비교예를 설명하기 위한 도면이다.
도 11은 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 설명하기 위한 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 도면을 참고하여 저항 변화 메모리 장치에 대해 설명한다.
도 1은 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 일 실시예에 따른 저항 변화 메모리 장치(100)는 제어부(control unit)(110)와, 메모리 셀 어레이(memory cell array)(120)를 포함할 수 있다.
메모리 셀 어레이(120)는 복수의 저항 변화 메모리 소자를 포함할 수 있으며, 복수의 저항 변화 메모리 소자 각각은 습도 모드 또는 전압 모드로 동작하거나, 습도 모드 및 전압 모드로 동작할 수 있다.
예를 들면, 일 실시예에 따른 저항 변화 메모리 소자는 멤리스터(memristor)소자일 수 있다.
또한, 습도 모드는 저항 변화 메모리 소자를 통해 감지되는 외부 습도 변화를 제어하여 저항 변화 메모리 소자의 저항 상태를 제어하는 모드이고, 전압 모드는 저항 변화 메모리 소자에 인가되는 전압의 변화를 제어하여 저항 변화 메모리 소자의 저항 상태를 제어하는 모드일 수 있다. 본 실시예에서, 외부 습도는 외부의 상대 습도(Relative Humidity)일 수 있다.
구체적으로, 복수의 저항 변화 메모리 소자 각각은 인가되는 전압 및/또는 외부 습도의 변화에 따라 전도성 필라멘트의 형성을 제어하여 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 소자의 저항이 변화될 수 있다.
이를 위해, 제어부(110)는 메모리 셀 어레이(120)에 구비된 복수의 저항 변화 메모리 소자 각각의 저항 상태의 변화를 제어하기 위한 전압을 인가할 수 있다.
예를 들면, 제어부(110)를 통해 인가되는 전압은 쓰기 동작(write operation) 및 소거 동작(erase operation)을 위해 인가되는 셋 전압(set voltage) 및 리셋 전압(reset voltage)일 수 있다.
또한, 제어부(110)는 메모리 셀 어레이(120)에 구비된 복수의 저항 변화 메모리 소자 각각의 저항 상태의 변화를 제어하기 위해, 복수의 저항 변화 메모리 소자의 주변 환경에 대한 습도인 외부 습도를 제어할 수 있다.
예를 들면, 제어부(110)에서 저항 변화 메모리 소자 주변 환경에 대한 상대 습도(relative humidity) 값을 제어할 수 있다.
이하에서는, 상술한 세가지 모드(습도 모드, 전압 모드 또는 습도 모드와 전압 모드가 동시에 동작하는 모드)로 동작하는 일 실시예에 따른 저항 변화 메모리 소자에 대하여 보다 구체적으로 설명하기로 한다.
도 2a 내지 도 2c는 일 실시예에 따른 저항 변화 메모리 소자를 설명하기 위한 도면이다.
다시 말해, 도 2a 내지 도 2c는 도 1을 통해 설명한 일 실시예에 따른 저항 변화 메모리 소자에 관한 예시를 설명하는 도면으로, 이후 도 2a 내지 도 2c를 통해 설명하는 내용 중 도 1을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 2a 내지 도 2c를 참조하면, 일 실시예에 따른 저항 변화 메모리 소자(210 내지 230)는 제1 전극 및 제2 전극을 통해 인가되는 전압의 변화뿐만 아니라, 외부 습도 변화에 대응하여 전도성 필라멘트의 형성을 제어할 수 있다.
이를 위해, 일 실시예에 따른 저항 변화 메모리 소자(210 내지 230)는 제1 전극(211 내지 231)과, 제1 전극(211 내지 231)과 이격되어 형성된 제2 전극(212 내지 232)과, 제1 전극(211 내지 231) 및 제2 전극(212 내지 232)과 인접하여 형성된 절연층(213 내지 233)을 포함할 수 있다.
제1 전극(211) 및 제2 전극(212)은 절연층(213) 하부에 위치할 수 있다. 다시 말해, 일 실시예에 따른 저항 변화 메모리 소자(210)는 도 2a에 도시된 것과 같이 하부 전극 구조로 형성될 수 있다.
또한, 제1 전극(221) 및 제2 전극(222)은 절연층(223) 상부에 위치할 수도 있다. 다시 말해, 일 실시예에 따른 저항 변화 메모리 소자(220)는 도 2b에 도시된 것과 같이 상부 전극 구조로 형성될 수 있다.
한편, 제1 전극(231)은 절연층(233)의 상부에 위치하고, 제2 전극(232)은 절연층(233)의 하부에 위치할 수도 있다. 다시 말해, 일 실시예에 따른 저항 변화 메모리 소자(230)는 도 2c에 도시된 것과 같이 수직 MIM(metal-insulator-metal) 구조로 형성될 수도 있다.
이하에서는, 도 2a를 참조하여 일 실시예에 따른 저항 변화 메모리 소자(210)의 세부 구성에 대하여 보다 구체적으로 설명하기로 한다.
또한, 도 2b 및 도 2c의 저항 변화 메모리 소자(220, 230)에 구비된 제1 전극(221, 231), 제2 전극(222, 232) 및 절연층(223, 233)에 관한 설명은 도 2a의 저항 변화 메모리 소자(210)에 구비된 제1 전극(211), 제2 전극(212) 및 절연층(213)에 관한 설명과 동일 하므로, 이하에서 중복되는 설명은 생략하기로 한다.
제1 전극(211)은 산화 가능한 반응성 금속으로서, 은(Ag), 구리(Cu), 마그네슘(Mg), 타이타늄(Ti), 텅스텐(W), 알루미늄(Al) 또는 이들의 합금 물질을 포함할 수 있다.
또한, 제2 전극(212)은 비반응성 금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함할 수 있다.
절연층(213)은 산화 환원력(redox active property)이 높거나, 수소 이온 전도도가 높은 물질을 포함할 수 있다.
예를 들면, 절연층(213)은 펩타이드 결합이 적어도 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드 물질을 포함할 수 있다. 절연층(213)의 펩타이드 물질은 티로신 및 시스테인(cysteine)을 각각 적어도 한 개씩 포함하고, 5 내지 10개의 아미노산으로 구성된 펩타이드를 사용할 수 있다.
구체적으로, 펩타이드는 기본적으로 아마이드 그룹을 풍부하게 함유하고 있어, 금속 이온과 쉽게 결합할 수 있다. 그 중, 티로신의 페놀에 형성되어 있는 -OH기는 탈양성자화(deprotonation)되는 환경에서 금속 이온과 쉽게 결합할 수 있다.
페놀(-OH)기는 전기화학적 반응성(electrochmical reactive)이 있으므로, 수소 이온-전자 커플링 전도 현상(Proton Coupled Electron Transfer; PCET)의 중요한 역할을 담당할 수 있다. 이로 인해, 티로신은 높은 산화 환원력과 높은 수소 이온 전도도를 가질 수 있다.
절연층(213)은 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 절연층(213) 상에서 수소 이온의 전도도가 증가하여 많아진 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 전도성 필라멘트가 형성될 수 있으며, 전도성 필라멘트가 형성됨에 따라 저저항 상태(low resistance state; LRS)로 변화할 수 있다. 또한, 절연층(213)은 외부 습도가 소거 습도 값 이하가 되면 전도성 필라멘트가 소멸되어 고저항 상태(high resistance state; HRS)로 변화할 수 있다.
여기서, 외부 습도는 일 실시예에 따른 저항 변화 메모리 소자와 근접하게 습도 센서를 위치시켜 측정할 수 있다. 외부 습도는 저항 변화 메모리 소자 부근의 상대 습도일 수 있다. 예를 들어, 습도 센서는 온습도를 2Hz 이상으로 센싱할 수 있는 장치일 수 있다. 실시예에 따라서 습도 센서에 의해 감지된 외부 습도에 따라 메모리 소자의 쓰기 동작 또는 소거 동작을 파악할 수 있다.
절연층(213)은 제1 전극 또는 제2 전극에 기설정된 쓰기 전압 레벨 이상의 양의 전압(positive voltage)이 인가되면, 절연층(213) 상에 전도성 필라멘트가 형성될 수 있으며, 저항 변화 메모리 소자는 저저항 상태로 변화할 수 있다. 또한 절연층(213)은 제1 전극 또는 제2 전극에 기설정된 소거 전압 레벨 이하의 음의 전압(negative voltage)이 인가되면, 전도성 필라멘트가 소멸되어 고저항 상태로 변화할 수 있다.
이하에서는, 도 3a 내지 도 4c를 참고하여, 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작(write operation) 및 소거 동작(erase operation)에 관하여 살펴본다.
도 3a 내지 도 3c는 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작에 관한 예시를 설명하기 위한 도면이고, 도 4a 내지 도 4c는 일 실시예에 따른 저항 변화 메모리 소자의 소거 동작에 관한 예시를 설명하기 위한 도면이다.
먼저, 도 3a 내지 도 3c를 살펴보면, 도 3a 내지 도 3c는 도 1 내지 도 2를 통해 설명한 일 실시예에 따른 저항 변화 메모리 소자에 관한 예시를 설명하는 도면으로, 이후 도 3a 내지 도 3c를 통해 설명하는 내용 중 도 1 내지 도 2를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 3a에서는 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작에 대한 모식도를 나타내고, 도 3b에서는 습도 모드에서 상대 습도(Relative Humidity)의 변화에 따른 전류(Current)의 변화를 나타내며, 도 3c에서는 전압 모드에서 전압(Bias Voltage)의 변화에 따른 전류의 변화를 나타낸다.
도 3a에 따르면, 일 실시예에 따른 저항 변화 메모리 소자는 제1 전극에 인가되는 전압 또는 습도에 의해 제1 전극이 산화되어 이온화되면, 산화된 이온이 절연층을 통해 이동하고, 이동된 이온이 제2 전극 표면에서 환원되어 쌓이면서 전도성 필라멘트를 형성할 수 있다. 즉, 일 실시예에 따른 저항 변화 메모리 소자는 습도 모드 또는 전압 모드로 동작하거나, 습도 모드 및 전압 모드로 동시에 동작할 때 전도성 필라멘트를 형성할 수 있다.
도 3b에 따르면, 습도 모드에서 일 실시예에 따른 저항 변화 메모리 소자는 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 절연층 상에서 수소 이온의 전도도가 증가하여 많아진 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 전도성 필라멘트가 형성될 수 있다. 절연층에 전도성 필라멘트가 형성됨에 따라, 저항 변화 메모리 소자는 저저항 상태(low resistance state; LRS)로 변화할 수 있다. 예를 들면, 기설정된 쓰기 습도 값은 80%의 상대 습도 값일 수 있고, 금속 이온은 은(Ag) 이온일 수 있다.
보다 구체적인 예를 들면, 저항 변화 메모리 소자는 제1 전극을 통해 0.3V 내지 1.2V의 양의 읽기 전압(positive read voltage)이 인가되고, 외부 습도 값이 80% 내지 95%의 습도 범위 내에서 제어될 때, 소자에 흐르는 전류는 약 10-7A으로 유지될 수 있다. 즉, 소자의 저항 상태가 저저항 상태로 변화하는 쓰기 동작이 수행될 수 있다.
저항 변화 메모리 소자의 절연층은 저저항 상태에서, 외부 습도가 기설정된 소거 습도 값 내지 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 저저항 상태를 유지할 수 있다.
예를 들면, 기설정된 소거 습도 값은 진공 환경 하에서의 습도 값일 수 있으며, 보다 구체적인 예를 들면, 기설정된 소거 습도 값은 0% 내지 20%의 상대 습도값일 수 있다.
다시 말해, 절연층은 외부 습도 값이 기설정된 쓰기 습도 값 이상으로 제어되어 저저항 상태로 변화하면, 외부 습도가 기설정된 소거 습도 값 이하로 내려갈 때까지 저저항 상태를 유지할 수 있다.
즉, 일 실시예에 따른 저항 변화 메모리 소자는 저저항 상태에서 다시 외부 습도를 낮추더라도 저항 상태가 변화하지 않으므로 데이터 리텐션(retention)과 쓰기 동작과 같은 메모리 특성을 구현할 수 있으며, 이는 단순히 외부 습도의 변화에 따른 저항 변화만을 나타내는 습도 감지 센서와는 차별화 되는 특성이라 할 수 있다.
도 3c에 따르면, 전압 모드에서 일 실시예에 따른 저항 변화 메모리 소자는 제1 전극에 기설정된 쓰기 전압 레벨 이상의 양의 전압(positive voltage)이 인가되면, 절연층 상에 전도성 필라멘트가 형성될 수 있다. 절연층에 전도성 필라멘트가 형성됨에 따라, 저항 변화 메모리 소자는 저저항 상태로 변화할 수 있다. 예를 들면, 기설정된 쓰기 전압 레벨은 1.25V일 수 있다.
다시 말해, 저항 변화 메모리 소자는 외부 습도가 45%로 제어되는 환경에서 제1 전극을 통해 0.9V 내지 3.0V 의 양의 전압이 인가될 때, 소자의 저항 상태가 저저항으로 변화하는 쓰기 동작이 수행될 수 있다.
도 4a 내지 도 4c는 도 1 내지 도 3b를 통해 설명한 일 실시예에 따른 저항 변화 메모리 소자에 관한 예시를 설명하는 도면으로, 이후 도 4a 내지 도 4c를 통해 설명하는 내용 중 도 1 내지 도 3b를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 4a에서는 일 실시예에 따른 저항 변화 메모리 소자의 소거 동작에 대한 모식도를 나타내고, 도 4b에서는 습도 모드에서 상대 습도(Relative Humidity)의 변화에 따른 전류(Current)의 변화를 나타내며, 도 4c에서는 전압 모드에서 전압(Bias Voltage)의 변화에 따른 전류(Current)의 변화를 나타낸다.
도 4a에 따르면, 일 실시예에 따른 저항 변화 메모리 소자는 제1 전극에 인가되는 전압 또는 습도 변화에 의해 절연층 상에 형성된 전도성 필라멘트를 소멸시킬 수 있다. 즉, 일 실시예에 따른 저항 변화 메모리 소자는 습도 모드, 전압 모드 또는 습도 모드 및 전압 모드를 통해 전도성 필라멘트를 소멸시킬 수 있다.
도 4b에 따르면, 습도 모드에서 일 실시예에 따른 저항 변화 메모리 소자는 외부 습도가 소거 습도 값 이하가 되면, 절연층 상에서 전도성 필라멘트가 소멸되어 고저항 상태(high resistance state; HRS)로 변화할 수 있다.
예를 들면, 일 실시예에 따른 저항 변화 메모리 소자는 제1 전극을 통해 0.3V 내지 1.2V의 양의 읽기 전압(positive read voltage)이 인가되고, 외부의 상대 습도 값이 0% 내지 20% 범위 내에서 제어될 때, 소자의 저항 상태가 고저항 상태로 변화하는 소거 동작(erase operation)이 수행될 수 있다.
도 4c에 따르면, 전압 모드에서 일 실시예에 따른 저항 변화 메모리 소자는 제1 전극에 기설정된 소거 전압 레벨 이하의 음의 전압(negative voltage)이 인가되면, 전도성 필라멘트가 소멸되어 고저항 상태로 변화할 수 있다. 예를 들면, 기설정된 소거 전압 레벨은 -1.8V일 수 있다.
다시 말해, 일 실시예에 따른 저항 변화 메모리 소자는 외부의 상대 습도가 45%로 제어되는 환경에서 제1 전극을 통해 -1.1V 내지 -5V의 음의 전압이 인가될 때, 소자의 저항 상태가 고저항으로 변화하는 소거 동작이 수행될 수 있다.
이하에서는, 도 5a 내지 도 5d를 참고하여, 저항 변화 메모리 소자의 외부 습도 및/또는 전압의 변화에 따른 소자 특성을 살펴본다.
도 5a 및 도 5b는 일 실시예에 따른 저항 변화 메모리 소자의 외부 습도 및 전압에 따른 특성 변화를 설명하기 위한 도면이다.
도 5a는 외부의 상대 습도(Relative Humidity)에 따른 전압(Bias Voltage) 및 전류(Current) 변화를 나타내고, 도 5b는 외부 습도 변화에 따른 셋 전압(Set Voltage) 변화를 나타낸다.
도 5a를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 외부 습도가 변화하고, 제1 전극 또는 제2 전극을 통해 인가되는 전압이 변화하면, 절연층 상에서 수소 이온의 전도도가 변화되어 전도성 필라멘트가 제어됨에 따라, 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화할 수 있다.
저항 변화 메모리 소자는 전극에서 감지되는 외부 습도가 기설정된 쓰기 습도 값 이상이 되고, 전극에 인가되는 전압이 기설정된 쓰기 전압 레벨 이상의 양의 전압이면, 절연층 상에서 수소 이온의 전도도가 증가하여 전도성 필라멘트를 형성함에 따라, 저저항 상태로 변화할 수 있다. 반면, 저항 변화 메모리 소자는 외부 습도가 소거 습도 값 이하가 되고, 전극에 인가되는 전압이 기설정된 소거 전압 레벨 이하의 음의 전압이면, 절연층의 전도성 필라멘트가 소멸되어 고저항 상태로 변화할 수 있다.
구체적으로, 외부의 상대 습도가 0 내지 90% 범위에 해당하고, 전극에 인가되는 전압이 0V 내지 6V 범위에서 증가함에 따라, 전류가 불연속으로 증가하는 시점이 발생할 수 있다. 이 때, 절연층 상에서 수소 이온의 전도도가 증가하여 전도성 필라멘트를 형성할 수 있다. 즉, 저항 변화 메모리 소자는 전도성 필라멘트 형성에 따라, 저저항 상태로 변화될 수 있다.
보다 상세하게, 외부의 상대 습도가 45%인 환경을 살펴보면, 전압이 점차 증가함에 따라, 전류는 전압의 증가에 비례하도록 점차 증가하다가, 약 3.5V 전압에서 급등할 수 있다. 전류가 급등한 지점부터, 저항 변화 메모리 소자는 저저항 상태에 진입하였다고 파악할 수 있다.
즉, 본 실시예에서는 외부 습도와 전압을 동시에 변화시킨 환경에서, 메모리 상태를 변화시킬 수 있고, 외부 습도를 일정하게 유지한 환경에서, 전압 변화에 따라 메모리 상태를 변화시킬 수도 있다. 여기서, 외부 습도가 높을수록, 일 실시예에 따른 저항 변화 메모리 소자의 저저항 상태는 길게 유지될 수 있다.
또한, 소자가 저저항 상태일 때, 모든 습도에서 메모리 소자에 흐르는 전류의 크기는 비슷하게 유지될 수 있다. 예를 들면, 상대 습도 및 전압 변화와 무관하게 저저항 상태에 진입한 메모리 소자의 전류는 약 10-4A 일 수 있다.
도 5b를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 외부 습도가 높아질수록 소자의 저항 변화를 위한 셋 전압(set voltage)이 낮아지는 것을 확인할 수 있다.
구체적으로, 외부의 상대 습도가 15%, 30%, 45%, 60%, 75%, 90%로 증가할 때, 저항 변화 메모리 소자의 셋 전압은 약 3V 내지 6.5V, 약 3V 내지 5V, 약 2V 내지 3V, 약 1.5V 내지 3V, 약 0.5 내지 1V, 약 0.5V 이하의 범위로 점차 감소할 수 있다.
이에 따라, 일 실시예에 따른 저항 변화 메모리 소자는 전극에 인가되는 전압이 작더라도, 외부의 습도가 높아진다면, 수소 이온의 전도도가 증가할 수 있으므로, 쓰기 동작 또는 소거 동작이 이루어지는 메모리 소자로써 작동될 수 있다.
즉, 본 발명은 전압의 변화와 외부 습도 변화에 따른 새로운 구동 방식으로 전도성 필라멘트를 제어할 수 있다.
도 5c는 외부 습도가 각각 0%, 45% 및 80%의 상대 습도(relative humidity)인 환경 하에서 전압(bias voltage)에 따른 전류(current) 변화를 나타내고, 도 5d는 외부 습도가 각각 0%, 45% 및 80%의 상대 습도인 환경 하에서 저항 변화에 따른 전압(set voltage)의 변화를 나타낸다.
도 5c 및 도 5d를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 외부 습도의 변화에 따라 메모리 특성이 변화하는 것을 확인할 수 있다.
구체적으로, 일실시예에 따른 저항 변화 메모리 소자는 외부 습도가 높아질수록 수소이온의 전도도가 증가하여 소자의 저항 변화를 위한 전압(set voltage)이 낮아지는 것을 확인할 수 있다.
즉, 본 발명은 전압의 변화뿐만 아니라, 외부 습도 변화에 따른 새로운 구동 방식으로 전도성 필라멘트를 제어할 수 있다.
이하에서는, 도 6a 및 도 6b를 참고하여, 저항 변화 메모리 소자의 동작 특성을 살펴본다.
도 6a 및 도 6b는 일 실시예에 따른 저항 변화 메모리 소자의 쓰기 동작 및 소거 동작을 위한 습도 값의 예시를 설명하기 위한 도면이다.
도 6a는 읽기 전압(read voltage)의 변화에 따른 쓰기 습도 값(set humidity)의 변화를 나타내고, 도 6b는 0.3V 의 읽기 전압(Vread)이 인가되는 환경하에서의 쓰기 습도 값(set) 및 소거 습도값(reset)의 예시를 나타낸다.
도 6a 및 도 6b를 참조하면, 일 실시예에 따른 저항 변화 메모리 소자는 0.3V의 읽기 전압이 인가되는 환경하에서의 쓰기 습도 값이 89.7±3.5%의 상대 습도 값이고, 소거 습도 값이 15.7±5.5%의 상대 습도 값인 것으로 나타났다.
또한, 일 실시예에 따른 저항 변화 메모리 소자는 1.2V의 읽기 전압이 인가되는 환경하에서의 쓰기 습도 값이 약 80%의 상대 습도 값인 것으로 나타났다.
즉, 일 실시예에 따른 저항 변화 메모리 소자는 0.3V 내지 1.2V의 양의 읽기 전압(positive read voltage)이 인가되고, 외부 습도 값이 80% 내지 95%의 습도 범위 내에서 제어될 때, 소자의 저항 상태가 저저항 상태로 변화하는 쓰기 동작이 수행될 수 있다.
또한, 일 실시예에 따른 저항 변화 메모리 소자는 0.3V 내지 1.2V의 양의 읽기 전압이 인가되고, 외부 습도 값이 0% 내지 20%의 습도 범위 내에서 제어될 때, 소자의 저항 상태가 고저항 상태로 변화하는 소거 동작이 수행될 수 있다.
이하에서는, 도 7a 내지 도 7d를 참고하여, 전류 컴플라이언스 레벨 값의 변화에 따른 저항 변화 메모리 소자의 특성을 살펴본다.
도 7a 내지 도 7d는 일 실시예에 따른 저항 변화 메모리 소자에서, 전류 컴플라이언스 레벨 값의 변화에 따른 소거 습도 값의 변화를 설명하기 위한 도면이다.
도 7a를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 set 동작(쓰기 동작)을 수행할 때 인가되는 전류 컴플라이언스 레벨 값(current compliance level; Icc)에 따라 reset 동작(소거 동작)을 수행하는 방법 또는 습도 차가 발생될 수 있다.
예를 들면, 일 실시예에 따른 저항 변화 메모리 소자는 높은 컴플라이언스 레벨 값(Icc > 1μA)으로 set 동작을 수행한 경우, 진공 환경(수분이 극도로 낮은 환경)에서 reset 동작이 수행될 수 있다. 또한, 저항 변화 메모리 소자는 낮은 컴플라이언스 레벨 값(Icc < 1μA)으로 set 동작을 수행한 경우, 기설정된 극도로 낮은 습도에서 reset 동작이 수행될 수 있으며, 기설정된 아주 낮은 컴플라이언스 레벨 값으로 set 동작을 수행한 경우, 20% 이상의 습도에서 reset 동작이 수행될 수 있다. 여기서, 기설정된 낮은 습도는 0% 내지 20%의 상대 습도 값일 수 있다.
즉, 일 실시예에 따른 저항 변화 메모리 소자는 전류 컴플라이언스 레벨 값을 설정함에 따라, 셋 전압 또는 리셋 전압을 제어할 수 있다.
도 7b는 전류 컴플라이언스 레벨값(current compliance level)이 10-9A인 경우의 소거 습도 값을 나타내고, 도 7c는 전류 컴플라이언스 레벨 값이 10-8A인 경우의 소거 습도 값을 나타내며, 도 7d는 전류 컴플라이언스 레벨 값이 10-7A인 경우의 소거 습도 값을 나타낸다.
도 7b를 참고하면, 전류 컴플라이언스 레벨 값이 10-9A인 경우의 소거 습도 값은 약 78%이고, 도 7c를 참고하면, 전류 컴플라이언스 레벨 값이 10-8A인 경우의 소거 습도 값은 약 47%인 것으로 나타났다. 또한, 도 7d를 참고하면, 전류 컴플라이언스 레벨 값이 10-7A인 경우의 소거 습도 값은 약 16%인 것으로 나타났다.
다시 말해, 일 실시예에 따른 저항 변화 메모리 소자의 소거 습도 값은 전류 컴플라이언스 레벨 값의 제어를 통해 제어될 수 있으며, 바람직하게는, 전류 컴플라이언스 레벨 값은 10-7A로 제어될 수 있다.
이하, 도 8a 내지 도 8b를 참고하여 일 실시예에 따른 저항 변화 메모리 소자의 구동 성능을 살펴본다.
도 8a 및 도 8b는 일 실시예에 따른 저항 변화 메모리 소자의 구동 성능을 설명하기 위한 도면이다.
도 8a 및 도 8b는 일 실시예에 따른 저항 변화 메모리 소자의 리텐션 시간(retention time)에 따른 저항 값(resistance)의 변화를 나타낸다.
도 8a에 도시된 그래프는 일 실시예에 따른 저항 변화 메모리 소자를 전압 변화에 따라 작동한 경우에 측정된 것이고, 도 8b에 도시된 그래프는 일 실시예에 따른 저항 변화 메모리 소자를 외부 습도 변화에 따라 작동한 경우에 측정된 것이다.
도 8a 및 도 8b에 따르면, 일 실시예에 따른 저항 변화 메모리 소자는 고저항 영역에서 저저항 영역으로의 저항 변화를 통해 한번 저장된 정보가 104초 이상 안정적으로 유지가 되고, 반대의 경우에도 데이터 리텐션 특성이 높은 것으로 확인되었다.
일 실시예에 따른 저항 변화 메모리 소자는 저저항 상태에서 다시 외부 습도를 낮추더라도 저항 상태가 변화하지 않으므로 데이터 리텐션(retention)과 쓰기 동작에 따른 메모리 특성을 구현할 수 있으며, 이는 단순히 외부 습도의 변화에 따른 저항 변화만을 나타내는 습도 감지 센서와는 차별화 되는 특성이라 할 수 있다.
이하에서는, 도 9a 및 도 9b를 참고하여 외부 습도 및/또는 전압의 변화에 따른 메모리 특성을 살펴본다.
도 9a는 외부 습도 또는 전압의 변화에 따른 메모리 특성을 나타내고, 도 9b는 외부 습도 및 전압의 변화에 따른 메모리 특성을 나타낸다.
도 9a를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 하나의 소자에서 외부 습도 및 전압에 따라 메모리 특성이 변화하는 것을 확인할 수 있다.
저항 변화 메모리 소자는 외부 습도가 일정하게 유지되고, 전극에 인가되는 전압이 기설정된 쓰기 전압 레벨 이상의 양의 전압이면, 절연층에 전도성 필라멘트가 형성됨에 따라, 쓰기(Write) 동작이 수행될 수 있다. 예를 들면, 제1 전극을 통해 약 1V 이상의 전압이 인가되면, 저항 변화 메모리 소자는 쓰기 동작으로 구동될 수 있다. 여기서, 외부 습도는 약 50%로 일정하게 유지될 수 있다.
또한, 외부 습도가 일정하게 유지되고, 전극에 인가되는 전압이 기설정된 소거 전압 레벨 이하의 음의 전압이면, 전도성 필라멘트가 소멸되어 고저항 상태로 변화하여, 소거 동작이 수행될 수 있다. 예를 들면, 제1 전극을 통해 인가되는 전압이 약 -1.8V 이하이면, 저항 변화 메모리 소자는 소거 동작으로 구동될 수 있다.
외부 습도가 일정하게 유지될 때, 전압의 변화에 따라 메모리 특성이 변화한 저항 변화 메모리 소자는 외부 습도가 기설정된 쓰기 습도 값 이상이면, 절연층에 전도성 필라멘트가 형성됨에 따라, 쓰기(Write) 동작이 수행될 수 있다. 예를 들면, 외부 습도가 약 80% 이상일 때, 저항 변화 메모리 소자는 쓰기 동작으로 구동될 수 있다. 여기서, 전극에 인가되는 전압은 약 0.3V로 일정하게 유지될 수 있다.
즉, 본 실시예의 저항 변화 메모리 소자는 외부 습도에 따라 메모리 특성이 변할 수 있고, 전압에 따라 메모리 특성이 변할 수 있다.
도 9b를 참고하면, 일 실시예에 따른 저항 변화 메모리 소자는 하나의 소자에서 외부 습도 및 전압에 따라 쓰기 동작 및 소거 동작이 구동되는 것을 확인할 수 있다.
도 9b의 A는 외부 습도가 일정하게 유지될 때, 전압에 따라 저항 변화 메모리 소자를 구동하는 부분이다.
저항 변화 메모리 소자는 전압의 변화에 따라 쓰기 동작 및 소거 동작이 수행될 수 있다. 외부 습도가 일정하게 유지될 때, 저항 변화 메모리 소자의 쓰기 동작 및 소거 동작은 도 9a에서 설명한 바와 동일하므로 생략한다.
도 9b의 B는 외부 습도에 의해 저항 변화 메모리 소자에 쓰기 동작이 수행되고, 전압에 따라 소거 동작이 수행되는 부분이다.
저항 변화 메모리 소자는 전압이 일정하게 유지될 때, 외부 습도의 변화에 따라 쓰기 동작이 수행될 수 있고, 저저항 상태에서 다시 외부 습도가 낮아지더라도 저항 상태는 변화하지 않고 쓰기 동작의 메모리 특성이 유지될 수 있다. 이후, 기설정된 소거 전압 레벨 이하의 음의 전압을 인가하면, 저항 변화 메모리 소자는 소거 동작을 수행할 수 있다.
즉, 본 실시예의 저항 변화 메모리 소자는 외부 습도에 의해 쓰기 동작을 하여도 전압 변화에 의해 소거 동작을 수행할 수 있다.
도 10은 일 실시예에 따른 저항 변화 메모리 소자와 종래의 저항 변화 메모리 소자의 비교예를 설명하기 위한 도면이다.
도 10을 참고하면, 일 실시예에 따른 저항 변화 메모리 소자(our work; peptide)와 종래의 저항 변화 메모리 소자(DNA, pectin, albumen, gelatin, chitosan, sericin, fibroin; bio-materials)의 온-오프 저항비(on/off ratio) 성능을 확인할 수 있다.
일 실시예에 따른 저항 변화 메모리 소자는 기보고된 바이오 기반의 맴리스터들(종래의 저항 변화 메모리 소자들)과의 성능 비교에서도 월등히 높은 온-오프 저항비를 보이는 것으로 나타났다. 다시 말해, 일 실시예에 따른 저항 변화 메모리 소자는 종래 기술과 대비하여 우수한 성능을 보이는 것으로 나타났다.
이하에서는, 도 11을 참고하여 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 살펴본다.
도 11은 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 설명하기 위한 도면이다.
다시 말해, 도 11은 도 1 내지 도 10을 통해 설명한 일 실시예에 따른 저항 변화 메모리 소자의 제조방법에 관한 예시를 설명하는 도면으로, 이후 도 9를 통해 설명하는 내용 중 도 1 내지 도 10을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 11을 참조하면, 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 메모리 소자가 하부 전극 구조인 경우, 910 단계 내지 930 단계를 순차적으로 수행할 수 있다.
또한, 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 메모리 소자가 상부 전극 구조인 경우, 930 단계, 910 단계 및 920 단계를 순차적으로 수행할 수 있다.
한편, 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 메모리 소자가 수직 MIM(metal-insulator-metal) 구조인 경우, 920 단계, 930 단계 및 910 단계를 순차적으로 수행할 수 있다.
구체적으로, 910 단계에서 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 제1 전극을 형성할 수 있다.
예를 들면, 제1 전극은 산화 가능한 반응성 금속으로서, 은(Ag), 구리(Cu), 마그네슘(Mg), 타이타늄(Ti), 텅스텐(W), 알루미늄(Al) 또는 이들의 합금 물질을 포함할 수 있다.
다음으로, 920 단계에서 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 제1 전극과 이격하여 제2 전극을 형성할 수 있다.
예를 들면, 제2 전극은 비반응성 금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함할 수 있다.
다음으로, 930 단계에서 일 실시예에 따른 저항 변화 메모리 소자의 제조방법은 제1 전극 또는 제2 전극을 통해 인가되는 전압 또는 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 제1 전극 및 제2 전극과 인접하여 형성할 수 있다.
일측에 따르면, 절연층은 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 절연층 상에서 수소 이온의 전도도가 증가하여 많아진 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 전도성 필라멘트가 형성될 수 있으며, 전도성 필라멘트가 형성됨에 따라 저저항 상태(low resistance state; LRS)로 변화할 수 있다.
또한, 절연층은 저저항 상태에서, 외부 습도가 기설정된 소거 습도 값 내지 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 저저항 상태를 유지할 수 있다.
또한, 절연층은 외부 습도가 소거 습도 값 이하가 되면 전도성 필라멘트가 소멸되어 고저항 상태(high resistance state; HRS)로 변화할 수 있다.
일측에 따르면, 절연층은 펩타이드 결합이 적어도 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드 물질을 포함할 수 있다.
구체적으로, 펩타이드는 기본적으로 아마이드 그룹을 풍부하게 함유하고 있어, 금속 이온과 쉽게 결합할 수 있다. 그 중, 티로신의 페놀에 형성되어 있는 -OH기는 탈양성자화(deprotonation)되는 환경에서 금속 이온과 쉽게 결합할 수 있다.
이로 인해, 티로신은 금속 이온과의 결합을 통한 이온 전도도에 영향을 끼칠 수 있다.
일측에 따르면, 절연층은 제1 전극에 기설정된 쓰기 전압 레벨 이상의 양의 전압(positive voltage)이 인가되면, 전도성 필라멘트가 형성되어 저저항 상태로 변화할 수 있다.
또한, 절연층은 제1 전극에 기설정된 소거 전압 레벨 이하의 음의 전압(negative voltage)이 인가되면, 전도성 필라멘트가 소멸되어 고저항 상태로 변화할 수 있다.
결국, 본 발명을 이용하면, 제1 내지 제2 전극을 통해 인가되는 전압의 변화뿐만 아니라, 외부 습도 변화에 대응하여 전도성 필라멘트의 형성을 제어할 수 있다.
또한, 외부 습도의 제어를 통해 소자의 저항 상태 변화를 위해 인가되는 전압의 레벨을 감소시킬 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
210: 저항 변화 메모리 소자
211: 제1 전극
212: 제2 전극
213: 절연층

Claims (13)

  1. 제1 전극;
    상기 제1 전극과 이격되어 형성된 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극과 인접하여 형성되고, 상기 제1 전극 또는 상기 제2 전극을 통해 인가되는 전압 및 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 포함하고,
    상기 절연층은
    상기 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 상기 절연층 상에서 증가하는 수소 이온의 전도도에 대응하여 증가된 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 상기 전도성 필라멘트가 형성됨에 따라 상기 저저항 상태로 변화하는 저항 변화 메모리 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연층은
    상기 저저항 상태에서, 상기 외부 습도가 기설정된 소거 습도 값 내지 상기 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 상기 저저항 상태를 유지하는 저항 변화 메모리 소자.
  4. 제3항에 있어서,
    상기 절연층은
    상기 외부 습도가 상기 소거 습도 값 이하가 되면 상기 전도성 필라멘트가 소멸되어 상기 고저항 상태로 변화하는 저항 변화 메모리 소자.
  5. 제1항에 있어서,
    상기 절연층은
    상기 제1 전극에 기설정된 쓰기 전압 레벨 이상의 양의 전압(positive voltage)이 인가되면, 상기 전도성 필라멘트가 형성되어 상기 저저항 상태로 변화하는 저항 변화 메모리 소자.
  6. 제1항에 있어서,
    상기 절연층은
    상기 제1 전극에 기설정된 소거 전압 레벨 이하의 음의 전압(negative voltage)이 인가되면, 상기 전도성 필라멘트가 소멸되어 고저항 상태로 변화하는 저항 변화 메모리 소자.
  7. 제1항에 있어서,
    상기 제1 전극은 상기 절연층의 상부에 형성되고, 상기 제2 전극은 상기 절연층의 하부에 형성되는 저항 변화 메모리 소자.
  8. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 절연층의 상부 또는 하부에 형성되는 저항 변화 메모리 소자.
  9. 제1 전극;
    상기 제1 전극과 이격되어 형성된 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극과 인접하여 형성되고, 전압 변화 없이 외부 습도의 변화에 따라 전도성 필라멘트가 제어되어 고저항 상태 및 저저항 상태 중 어느 하나의 상태로 변화하는 절연층을 포함하는 저항 변화 메모리 소자.
  10. 제9항에 있어서,
    상기 절연층은
    상기 외부 습도가 기설정된 쓰기 습도 값 이상이 되면, 상기 절연층 상에서 증가하는 수소 이온의 전도도에 대응하여 증가된 수소 이온이 금속 이온의 산화/환원 전위를 낮추게 함으로써 상기 전도성 필라멘트가 형성됨에 따라 상기 저저항 상태로 변화하는 저항 변화 메모리 소자.
  11. 제10항에 있어서,
    상기 절연층은
    상기 저저항 상태에서, 상기 외부 습도가 기설정된 소거 습도 값 내지 상기 쓰기 습도 값의 범위 내에서 어느 하나의 습도 값으로 변화 하더라도 상기 저저항 상태를 유지하는 저항 변화 메모리 소자.
  12. 제11항에 있어서,
    상기 절연층은
    상기 외부 습도가 상기 소거 습도 값 이하가 되면 상기 전도성 필라멘트가 소멸되어 상기 고저항 상태로 변화하는 저항 변화 메모리 소자.
  13. 제9항에 있어서,
    상기 절연층은
    펩타이드 결합이 적어도 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드 물질을 포함하는 저항 변화 메모리 소자.
KR1020200018954A 2019-08-16 2020-02-17 멀티 입력 기반의 저항 변화 메모리 소자 KR102294284B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/932,029 US11437570B2 (en) 2019-08-16 2020-07-17 Resistive switching memory device based on multi-inputs

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190100119 2019-08-16
KR20190100119 2019-08-16

Publications (2)

Publication Number Publication Date
KR20210020741A KR20210020741A (ko) 2021-02-24
KR102294284B1 true KR102294284B1 (ko) 2021-08-26

Family

ID=74689315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200018954A KR102294284B1 (ko) 2019-08-16 2020-02-17 멀티 입력 기반의 저항 변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR102294284B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030393A1 (ja) * 2012-08-20 2014-02-27 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
JP2018504597A (ja) 2015-01-26 2018-02-15 オックスフォード ユニヴァーシティ イノヴェーション リミテッド 量子キャパシタンス感知

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024637A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 저항성 메모리 장치
KR101888256B1 (ko) * 2016-11-02 2018-08-13 연세대학교 산학협력단 펩타이드 기반의 물질을 포함하는 전계 효과 트랜지스터 및 그 제조 방법
KR102049687B1 (ko) 2019-02-25 2019-11-27 연세대학교 산학협력단 전이금속산화물 재료의 특성을 이용한 차세대 비휘발성 모트 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030393A1 (ja) * 2012-08-20 2014-02-27 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
JP2018504597A (ja) 2015-01-26 2018-02-15 オックスフォード ユニヴァーシティ イノヴェーション リミテッド 量子キャパシタンス感知

Also Published As

Publication number Publication date
KR20210020741A (ko) 2021-02-24

Similar Documents

Publication Publication Date Title
US9142289B2 (en) Method for driving variable resistance element, and nonvolatile memory device
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
US8179714B2 (en) Nonvolatile storage device and method for writing into memory cell of the same
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US9224821B2 (en) Customizable nonlinear electrical devices
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
US9153319B2 (en) Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
US20070217252A1 (en) Memory cell, memory with a memory cell, and method for writing data in a memory cell
EP2592624A2 (en) Metal doped non-volatile resistive memory elements
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
KR20120117923A (ko) 저항 메모리 및 저항 메모리를 처리하는 방법
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9153778B2 (en) Resistive switching devices and memory devices including the same
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR102294284B1 (ko) 멀티 입력 기반의 저항 변화 메모리 소자
US11043533B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
EP3238252A1 (en) Negative differential resistance (ndr) device based on fast diffusive metal atoms
US11437570B2 (en) Resistive switching memory device based on multi-inputs
JP2007311014A (ja) メモリ素子駆動回路
US9275913B2 (en) Memory arrays for both good data retention and low power operation
US9390797B2 (en) Driving method of variable resistance element and non-volatile memory device
US20090196088A1 (en) Resistance control in conductive bridging memories
KR102429240B1 (ko) 절연층에 금속/이온 채널이 형성된 멤리스터 소자 및 이를 포함하는 저항변화 메모리 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right