KR102282165B1

KR102282165B1 - 유기전계발광표시장치

Info

Publication number: KR102282165B1
Application number: KR1020140163239A
Authority: KR
Inventors: 신상일; 김도형
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-11-21
Filing date: 2014-11-21
Publication date: 2021-07-28
Also published as: KR20160061473A

Abstract

본 발명은 기판, 보호막, 베리어필름, 접착부재 및 균열 방지 라인을 포함하는 유기전계발광표시장치에 관한 것이다. 보호막은 기판 상에 위치하는 소자들을 보호한다. 베리어필름은 기판 상에 위치하고, 접착부재에 의해 기판과 합착된다. 균열 방지 라인은 기판의 외곽 엣지부에 위치한다.

Description

유기전계발광표시장치{Organic Light Emitting Display Device}

본 발명은 유기전계발광표시장치에 관한 것이다.

유기전계발광표시장치에 사용되는 유기전계발광소자는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다. 유기전계발광소자는 전자(election) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다.

유기전계발광표시장치는 유기전계발광소자를 이용하여 표시 패널을 형성한다. 표시 패널은 빛이 방출되는 방향에 따라 상부발광(Top-Emission) 방식, 하부발광(Bottom-Emission) 방식 및 양면발광(Dual-Emission) 등으로 구현될 수 있고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 구현될 수 있다.

유기전계발광표시장치는 연성을 부여하여 곡면을 갖게 하거나 인위적으로 또는 기계적으로 구부러지게 하는 등 다양한 형태로 구현되고 있다. 이러한 유기전계발광표시장치를 제작하는 방법에는 연성(예컨대; 플라스틱)의 마더기판 상에 표시 패널을 셀별로 다수 형성하고, 스크라이빙 라인을 따라 표시 패널을 셀별로 구분하여 잘라내는 절단 공정이 포함된다.

그런데, 종래 구조에 절단 공정을 진행하면 표시 패널의 외곽 엣지부의 균열(또는 손상)로 인하여 습기 등의 외기가 표시영역까지 침투하게 되고, 그 결과 소자의 수명, 신뢰성 및 공정성이 저하하는 문제가 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 소자의 수명, 신뢰성 및 공정성을 향상하고, 후공정 진행 시 공정 마진을 확보할 수 있는 유기전계발광표시장치를 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은 기판, 보호막, 베리어필름, 접착부재 및 균열 방지 라인을 포함하는 유기전계발광표시장치에 관한 것이다. 보호막은 기판 상에 위치하는 소자들을 보호한다. 베리어필름은 기판 상에 위치하고, 접착부재에 의해 기판과 합착된다. 균열 방지 라인은 기판의 외곽 엣지부에 위치한다.

균열 방지 라인은 적어도 하나의 보호막의 표면 상에 위치하거나 적어도 하나의 보호막보다 하부에 위치할 수 있다.

균열 방지 라인은 박막 제조공정에서 사용되는 재료 중 하나 이상으로 선택될 수 있다.

균열 방지 라인은 접착부재의 끝단에 대응하여 위치하는 제1균열 방지 라인을 포함할 수 있다.

균열 방지 라인은 접착부재의 끝단보다 더 외측에 위치하는 제2균열 방지 라인을 포함할 수 있다.

균열 방지 라인은 접착부재의 끝단보다 더 내측에 위치하는 제3균열 방지 라인을 포함할 수 있다.

균열 방지 라인은 접착부재의 끝단에 대응하여 위치하고, 적어도 하나의 보호막보다 하부에 위치하는 제1균열 방지 라인, 접착부재의 끝단보다 더 외측에 위치하고, 적어도 하나의 보호막의 표면 상에 위치하는 제2균열 방지 라인, 접착부재의 끝단보다 더 내측에 위치하고, 적어도 하나의 보호막의 표면 상에 위치하는 제3균열 방지 라인 중 하나 또는 그 이상을 포함할 수 있다.

본 발명은 표시 패널의 외곽 균열이 표시영역의 내부로 전파되는 문제를 방지 및 개선하여 소자의 수명, 신뢰성 및 공정성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 표시 패널의 제조공정에 사용되는 재료를 이용하여 균열을 방지할 수 있는 라인을 설치하므로 후공정 진행 시 공정 마진을 확보할 수 있는 효과가 있다.

도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성 예시도.
도 3은 마더기판 상에 셀별로 형성된 표시 패널을 잘라내는 공정에서 발생하는 문제를 보여주기 위한 평면도.
도 4는 도 3의 균열 발생부분을 나타낸 사진.
도 5는 도 3의 절단 공정에서 정상적으로 절단된 셀의 외곽 엣지부를 나타낸 단면도.
도 6은 도 3의 절단 공정에서 비정상적으로 절단된 셀의 외곽 엣지부를 나타낸 단면도.
도 7은 본 발명의 제1실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도.
도 8은 도 7에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도.
도 9는 본 발명의 제2실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도.
도 10은 도 9에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도.
도 11은 본 발명의 제3실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도.
도 12는 도 10에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도.
도 13은 본 발명의 실시예들의 제1변형예에 따른 표시 패널의 외곽 엣지부를 나타낸 단면 예시도.
도 14는 본 발명의 실시예들의 제2변형예에 따른 표시 패널의 외곽 엣지부를 나타낸 단면의 예시도.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

<제1실시예>

도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성 예시도 이다.

도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 게이트 구동부(140) 및 표시 패널(150)이 포함된다.

영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성된다.

게이트 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

표시 패널(150)은 데이터 구동부(130) 및 게이트 구동부(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.

서브 픽셀은 구조에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 형성된다. 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

도 2에 도시된 바와 같이 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

스위칭 트랜지스터(SW)는 제1게이트라인(GL1)을 통해 공급된 게이트신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 제1전원배선(VDD)과 제2전원배선(VSS) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다.

보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한바 이에 대한 구체적인 예시 및 설명은 생략한다. 박막 트랜지스터는 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic) 반도체층을 기반으로 구현된다.

도 2에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터구동부(130) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C 등으로 구성될 수도 있다.

앞서 설명된 유기전계발광표시장치는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다. 또한, 앞서 설명된 유기전계발광표시장치는 연성을 부여하여 곡면을 갖게 하거나 인위적으로 또는 기계적으로 구부러지게 하는 등 다양한 형태로 구현된다.

도 3은 마더기판 상에 셀별로 형성된 표시 패널을 잘라내는 공정에서 발생하는 문제를 보여주기 위한 평면도이고, 도 4는 도 3의 균열 발생부분을 나타낸 사진이며, 도 5는 도 3의 절단 공정에서 정상적으로 절단된 셀의 외곽 엣지부를 나타낸 단면도이고, 도 6은 도 3의 절단 공정에서 비정상적으로 절단된 셀의 외곽 엣지부를 나타낸 단면도이다.

도 3 및 도 4에 도시된 바와 같이, 연성을 갖는 유기전계발광표시장치를 제조하기 위해서는 마더기판(MG) 상에 표시 패널(150)을 셀별로 다수 형성하고, 스크라이빙 라인(SLx, SLy)을 따라 표시 패널(150)을 셀별로 구분하여 잘라내는 절단 공정을 진행해야 한다.

그런데, 종래 구조에 절단 공정을 진행하면 도 3의 확대된 부분과 도 4의 사진을 통해 알 수 있듯이 표시 패널의 외곽 엣지부(150_e)에 균열(Crack)(또는 손상)이 발생하는 것이 발견되었다.

구체적으로, 도 5의 정상적으로 절단된 셀의 외곽 엣지부(150_e)와 도 6의 비정상적으로 절단된 셀의 외곽 엣지부(150_e)를 비교해 보면, 절단 공정에서 비정상적으로 절단된 셀은 균열(Crack)로 인하여 보호막들(159, 161)이 뜯긴 상태를 보인다.

균열(Crack)로 인하여 뜯긴 보호막들(159, 161)은 기판(150a) 상에 형성된 하부 구조물들(153b, 152)과의 접착력이 저하(나빠짐)된다. 앞서 생성된 균열(Crack)은 후공정에서 가해진 물리적 충적 등에 의해 표시영역까지 전파되어 통로를 형성한다. 그리고, 이 통로를 통해 습기 등의 외기는 표시영역까지 침투하게 되고, 그 결과 소자의 수명, 신뢰성 및 공정성을 저하하게 되므로 이의 개선이 요구된다.

도 7은 본 발명의 제1실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도이고, 도 8은 도 7에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도이다.

도 7에 도시된 바와 같이, 표시 패널(150)의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에는 제1균열 방지 라인(170)이 형성된다. 제1균열 방지 라인(170)은 외곽 엣지부(150_e)에 발생된 균열이 표시영역(AA)의 내부로 전파되는 것을 방지하는 균열 전파 방지막 역할을 한다.

균열 전파 방지막 역할을 수행하는 제1균열 방지 라인(170)은 기판 상에 형성된 보호막의 내부에 형성된다. 제1균열 방지 라인(170)은 표시 패널(150)의 박막 제조공정에서 사용되는 재료 중 하나 이상으로 선택될 수 있다.

예컨대, 제1균열 방지 라인(170)은 평탄화막이나 뱅크층을 구성하는 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 유기물은 무기물 대비 소프트한 성질을 갖고 있기 때문에 물리적 충격에 의한 영향을 완화할 수 있다. 제1균열 방지 라인(170)은 외곽 엣지부(150_e)를 따라 사각형 형상으로 형성될 수 있다.

이때, 제1균열 방지 라인(170)은 도시된 바와 같이 폐곡선 형태의 사각형 형상을 갖거나 특정 영역이 개방된 형태의 사각형 형상을 가질 수 있다. 또한, 제1균열 방지 라인(170)은 절단 공정시 물리적 충격이 집중되는 모퉁이의 형상에 대응하여 기역(ㄱ)자 형상을 가질 수도 있다.

도 7 및 도 8에 도시된 바와 같이, 기판(150a) 상에는 하부구조물(151a, 151b)이 형성된다. 기판(150a)은 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.

제1하부구조물(151a)은 게이트인패널 방식의 게이트 구동부를 구성하는 게이트전극으로 정의될 수 있고, 제2하부구조물(151b)은 게이트전극과 연결된 게이트라인 등으로 정의될 수 있다.

하부구조물(151a, 151b) 상에는 제1절연막(152)이 형성된다. 제1절연막(152)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다. 제1절연막(152)은 하부구조물(151a, 151b)과 더불어 기판(150a)의 모든 영역을 덮도록 형성된다.

제1절연막(152) 상에는 상부구조물(153a, 153b)이 형성된다. 제1상부구조물(153a)은 박막 트랜지스터의 전극을 구성하는 소오스 및 드레인전극으로 정의될 수 있고, 제2상부구조물(153b)은 소오스 및 드레인 전극과 연결된 데이터라인 등으로 정의될 수 있다.

제1절연막(152) 상에는 제2절연막(155)이 형성된다. 제2절연막(155)은 표면을 평탄화하는 평탄화막으로 정의될 수 있다. 제2절연막(155)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 제2절연막(155)은 제1상부구조물(153a)을 모두 덮고 제2상부구조물(153b)의 일부를 덮도록 형성된다.

제2절연막(155) 상에는 하부전극층(156)이 형성된다. 하부전극층(156)은 유기 발광다이오드의 제1전극층과 동일한 재료 및 동일한 공정에 의해 형성될 수 있다. 하부전극층(156) 중에는 유기 발광다이오드의 제1전극층(예: 애노드전극층)이 되는 영역이 존재하며, 이는 도시되어 있진 않지만 표시영역의 내부에 위치한다.

하부전극층(156) 상에는 뱅크층(157)이 형성된다. 뱅크층(157)은 표시영역에 형성된 유기 발광다이오드의 발광영역(또는 개구영역)을 정의하는 층이다. 뱅크층(157)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다.

뱅크층(157) 상에는 상부전극층(158)이 형성된다. 상부전극층(158)은 유기 발광다이오드의 제2전극층과 동일한 재료 및 동일한 공정에 의해 형성될 수 있다. 상부전극층(158)은 하부전극층(156)을 통해 제2상부구조물(153b)에 연결되는 영역이 존재할 수 있다. 상부전극층(158) 중에는 유기 발광다이오드의 제2전극층(예: 캐소드전극층)이 되는 영역이 존재하며, 이는 도시되어 있진 않지만 표시영역의 내부에 위치한다.

제1절연막(152)과 제2상부구조물(153b) 상에는 제1균열 방지 라인(170)이 형성된다. 제1균열 방지 라인(170)은 제2절연막(155) 또는 뱅크층(157)에 의해 형성된다. 제1균열 방지 라인(170)은 제2절연막(155) 또는 뱅크층(157)과 같은 유기물로 이루어지므로, 다른 절연막 대비 두껍게 형성된다. 제1균열 방지 라인(170)은 투광성 접착부재(165)의 끝단에 대응하여 위치할 수 있다.

제1균열 방지 라인(170)의 선폭은 10 ~ 100 ㎛로 선택될 수 있다. 제1균열 방지 라인(170)의 선폭이 10 ㎛ 이상이 되면 자신의 하부 및 상부에 형성되는 막과 최소 접착력을 유지할 수 있고 또한 균열 전파 방지막으로서의 역할을 어느 정도 수행할 수 있게 된다. 그러나, 제1균열 방지 라인(170)의 선폭이 10 ㎛ 이하가 되면 접착력이 저하되어 균열 전파 방지막으로서의 역할을 수행하기 어려워진다.

제1균열 방지 라인(170)의 선폭이 100 ㎛ 이하가 되면 자신의 하부 및 상부에 형성되는 막과 우수한 접착력을 유지할 수 있고 균열 전파 방지막으로서의 역할을 효율적으로 수행할 수 있게 된다. 아울러, 외기가 내부로 전파되는 경로의 차단력을 높일 수 있게 된다. 그러나, 제1균열 방지 라인(170)의 선폭이 100 ㎛ 이상이 되면 균열 전파 방지막으로서의 역할이 더 좋아질 수 있으나 베젤 영역의 증가와 더불어 하부 및 상부에 형성되는 막의 엣지부 접착력이 저하될 수 있다.

제1균열 방지 라인(170)의 두께는 0.1 ~ 10 ㎛로 선택될 수 있다. 제1균열 방지 라인(170)의 두께가 0.1 ㎛ 이상이 되면 물리적 충격으로부터 하부 및 상부에 형성되는 막을 보호할 수 있는 최소 능력을 가질 수 있다. 그러나, 제1균열 방지 라인(170)의 두께가 0.1 ㎛ 이하가 되면 물리적 충격으로부터 하부 및 상부에 형성되는 막을 보호할 수 있는 능력을 갖기 어려워진다.

제1균열 방지 라인(170)의 두께가 10 ㎛ 이하가 되면 물리적 충격으로부터 하부 및 상부에 형성되는 막을 보호할 수 있는 우수한 능력을 유지할 수 있다. 그러나, 제1균열 방지 라인(170)의 두께가 10 ㎛ 이상이 되면 물리적 충격으로부터 하부 및 상부에 형성되는 막을 보호할 수 있는 능력이 더 좋아질 수 있으나 공정 택트 타임을 증가시킬 수 있다.

상부전극층(158) 상에는 제1보호막(159)이 형성된다. 제1보호막(159)은 기판(150a) 상에 형성된 소자들(예: 박막 트랜지스터, 커패시터, 유기 발광다이오드)을 외기(산소나 습기 등)로부터 보호하는 역할을 한다. 제1보호막(159)은 뱅크층(157), 상부전극층(158) 및 제1균열 방지 라인(170)과 더불어 기판(150a)의 모든 영역을 덮도록 형성된다.

제1보호막(159) 상에는 파티클보호층(160)이 형성된다. 파티클보호층(160)은 표시영역을 덮도록 형성된다. 파티클보호층(160)은 무기막층, 유기막층 및 무기막층의 적층 구조로 이루어진다. 파티클보호층(160)은 기판(150a)에 형성된 박막 트랜지스터들과 박막 트랜지스터들 상에 형성된 유기 발광다이오드들을 보호하여 파티클과 같은 입자에 의해 이들 소자가 손상(쇼트 등)되는 것을 방지하는 역할을 한다.

파티클보호층(160) 상에는 제2보호막(161)이 형성된다. 제2보호막(161)은 기판(150a) 상에 형성된 소자들(예: 박막 트랜지스터, 커패시터, 유기 발광다이오드)을 외기(산소나 습기 등)로부터 보호하는 역할을 한다. 제2보호막(159)은 제1보호막(159) 및 파티클보호층(160)과 더불어 기판(150a)의 모든 영역을 덮도록 형성된다.

제2보호막(161) 상에는 투광성 접착부재(165)가 형성된다. 투광성 접착부재(165)는 PSA (Pressure Sensitive Adhesive Film)이나 OCA (Optical Clear Adhesive Film) 등으로 선택될 수 있다. 투광성 접착부재(165)는 기판(150a) 상에 형성된 구조물(예: 제2보호막)과 베리어필름(150b)을 부착하는 역할을 한다.

위의 설명을 통해 알 수 있듯이, 제1균열 방지 라인(170)은 절단 공정시 기판(150a)의 외곽 엣지(150_e)에 가해지는 충격을 완충하여 보호막들(159, 161)에 균열이 발생하는 문제는 개선되고, 그 결과 소자의 수명, 신뢰성 및 공정성을 향상할 수 있다.

<제2실시예>

도 9는 본 발명의 제2실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도이고, 도 10은 도 9에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도이다.

도 9에 도시된 바와 같이, 표시 패널(150)의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에는 제2균열 방지 라인(175)이 형성된다. 제2균열 방지 라인(175)은 외곽 엣지부(150_e)에 발생된 균열이 표시영역(AA)의 내부로 전파되는 것을 방지하는 균열 전파 방지막 역할을 한다.

균열 전파 방지막 역할을 수행하는 제2균열 방지 라인(175)은 기판 상에 형성된 보호막의 외부(표면)에 형성된다. 제2균열 방지 라인(175)은 표시 패널(150)의 박막 제조공정에서 사용되는 재료 중 하나 이상으로 선택될 수 있다.

예컨대, 제2균열 방지 라인(175)은 평탄화막이나 뱅크층을 구성하는 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 유기물은 무기물 대비 소프트한 성질을 갖고 있기 때문에 물리적 충격에 의한 영향을 완화할 수 있다. 제2균열 방지 라인(175)은 외곽 엣지부(150_e)를 따라 사각형 형상으로 형성될 수 있다.

이때, 제2균열 방지 라인(175)은 도시된 바와 같이 폐곡선 형태의 사각형 형상을 갖거나 특정 영역이 개방된 형태의 사각형 형상을 가질 수 있다. 또한, 제2균열 방지 라인(175)은 절단 공정시 물리적 충격이 집중되는 모퉁이의 형상에 대응하여 기역(ㄱ)자 형상을 가질 수도 있다.

도 9 및 도 10에 도시된 바와 같이, 기판(150a) 상에는 하부구조물(151a, 151b)이 형성된다. 기판(150a)은 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.

제1절연막(152) 상에는 층간절연막(154)이 형성된다. 층간절연막(154)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다. 층간절연막(154)은 상부구조물(153a, 153b)을 덮도록 형성된다. 층간절연막(154)은 접착력, 투습성 및 신뢰성을 높이기 위해 사용되나 이는 삭제(또는 생략)될 수도 있다.

층간절연막(154) 상에는 제2절연막(155)이 형성된다. 제2절연막(155)은 표면을 평탄화하는 평탄화막으로 정의될 수 있다. 제2절연막(155)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 제2절연막(155)은 제1상부구조물(153a)을 모두 덮고 제2상부구조물(153b)의 일부를 덮도록 형성된다.

파티클보호층(160) 상에는 제2보호막(161)이 형성된다. 제2보호막(161)은 기판(150a) 상에 형성된 소자들(예: 박막 트랜지스터, 커패시터, 유기 발광다이오드)을 외기(산소나 습기 등)로부터 보호하는 역할을 한다. 제2보호막(159)은 제1보호막(159)과 파티클보호층(160)을 덮도록 형성된다.

제2보호막(161) 상에는 제2균열 방지 라인(175)이 형성된다. 제2균열 방지 라인(175)은 유기막, 무기막 또는 유무기 복합막으로 이루어질 수 있으나 이에 한정되지 않는다. 제2균열 방지 라인(175)의 선폭은 10 ~ 100 ㎛로 선택될 수 있고, 제2균열 방지 라인(175)의 두께는 0.1 ~ 10 ㎛로 선택될 수 있다. 제2균열 방지 라인(175)의 선폭과 두께와 관련된 설명은 제1실시예와 유사 또는 동일하므로 이를 참조한다. 제2균열 방지 라인(175)은 투광성 접착부재(165)의 끝단보다 외측에 위치한다.

위의 설명을 통해 알 수 있듯이, 제2균열 방지 라인(175)은 절단 공정시 기판(150a)의 외곽 엣지(150_e)에 가해지는 충격을 완충하여 보호막들(159, 161)에 균열이 발생하는 문제는 개선되고, 그 결과 소자의 수명, 신뢰성 및 공정성을 향상할 수 있다.

<제3실시예>

도 11은 본 발명의 제3실시예에 따른 표시 패널의 셀을 나타낸 평면 예시도이고, 도 12는 도 10에 도시된 표시 패널의 외곽 엣지부를 나타낸 단면 예시도이다.

도 11에 도시된 바와 같이, 표시 패널(150)의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에는 제1 및 제3균열 방지 라인(170, 178)이 형성된다. 제1 및 제3균열 방지 라인(170, 178)은 외곽 엣지부(150_e)에 발생된 균열이 표시영역(AA)의 내부로 전파되는 것을 방지하는 균열 전파 방지막 역할을 한다.

균열 전파 방지막 역할을 수행하는 제1균열 방지 라인(170)은 기판 상에 형성된 보호막의 내부에 형성되고, 제3균열 방지 라인(178)은 보호막의 외부(표면)에 형성된다. 제1 및 제3균열 방지 라인(170, 178)은 외곽 엣지부(150_e)를 따라 사각형 형상으로 형성될 수 있다. 제1 및 제3균열 방지 라인(170, 178)은 표시 패널(150)의 박막 제조공정에서 사용되는 재료 중 하나 이상으로 선택될 수 있다.

예컨대, 제1 및 제3균열 방지 라인(170, 178)은 평탄화막이나 뱅크층을 구성하는 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 유기물은 무기물 대비 소프트한 성질을 갖고 있기 때문에 물리적 충격에 의한 영향을 완화할 수 있다.

제1 및 제3균열 방지 라인(170, 178)은 도시된 바와 같이 폐곡선 형태의 사각형 형상을 갖거나 특정 영역이 개방된 형태의 사각형 형상을 가질 수 있다. 또한, 제1 및 제3균열 방지 라인(170, 178)은 절단 공정시 물리적 충격이 집중되는 모퉁이의 형상에 대응하여 기역(ㄱ)자 형상을 가질 수도 있다. 또한, 제1 및 제3균열 방지 라인(170, 178)은 그 형상이 다를(예컨대, 제1균열 방지 라인은 모퉁이에 위치하는 기역자 형상이고, 제3균열 방지 라인은 사각형 형상) 수도 있다.

도 11 및 도 12에 도시된 바와 같이, 기판(150a) 상에는 하부구조물(151a, 151b)이 형성된다. 기판(150a)은 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.

제1절연막(152)과 제2상부구조물(153b) 상에는 제1균열 방지 라인(170)이 형성된다. 제1균열 방지 라인(170)은 제2절연막(155) 또는 뱅크층(157)에 의해 형성된다. 제1균열 방지 라인(170)은 제2절연막(155) 또는 뱅크층(157)과 같은 유기물로 이루어지므로, 다른 절연막 대비 두껍게 형성된다. 제1균열 방지 라인(170)의 선폭은 10 ~ 100 ㎛로 선택될 수 있고, 제1균열 방지 라인(170)의 두께는 0.1 ~ 10 ㎛로 선택될 수 있다. 제1균열 방지 라인(170)의 선폭과 두께와 관련된 설명은 제1실시예와 유사 또는 동일하므로 이를 참조한다.

제2보호막(161) 상에는 제3균열 방지 라인(178)이 형성된다. 제3균열 방지 라인(178)은 제1균열 방지 라인(170)과 인접하는 영역에 형성되되, 제1균열 방지 라인(170)보다 내측에 형성된다. 제3균열 방지 라인(178)은 절연막이나 뱅크층에 의해 형성될 수 있으나 이에 한정되지 않는다. 제3균열 방지 라인(178)은 유기물로 이루어지므로, 다른 절연막 대비 두껍게 형성된다. 제3균열 방지 라인(178)의 선폭은 10 ~ 100 ㎛로 선택될 수 있고, 제3균열 방지 라인(178)의 두께는 0.1 ~ 10 ㎛로 선택될 수 있다. 제3균열 방지 라인(178)의 선폭과 두께와 관련된 설명은 제1실시예와 유사 또는 동일하므로 이를 참조한다.

한편, 제1균열 방지 라인(170)과 제3균열 방지 라인(178)은 메인균열 방지 라인과 서브균열 방지 라인의 관계를 가질 수 있다. 그러므로, 메인균열 방지 라인으로 선택된 라인의 경우 서브균열 방지 라인으로 선택된 라인보다 더 큰 선폭과 더 두꺼운 두께를 가질 수도 있다. 즉, 제1균열 방지 라인(170)과 제3균열 방지 라인(178)의 선폭과 두께는 목적 및 효과에 따라 다를 수도 있다. 제3균열 방지 라인(178)은 투광성 접착부재(165)의 내부에 위치하고 또한 제2보호막(161) 상에 위치하므로 균열에 의해 제2보호막(161)이 들뜨는 문제를 저지함은 물론 내부로 투습되는 문제를 저지할 수 있다.

제2보호막(161) 상에는 투광성 접착부재(165)가 형성된다. 투광성 접착부재(165)는 PSA (Pressure Sensitive Adhesive Film)이나 OCA (Optical Clear Adhesive Film) 등으로 선택될 수 있다. 투광성 접착부재(165)는 기판(150a) 상에 형성된 구조물(예: 제2보호막, 제3균열 방지 라인)과 베리어필름(150b)을 부착하는 역할을 한다. 투광성 접착부재(165)는 제3균열 방지 라인(178)을 덮도록 형성된다.

한편, 위의 설명에서는 표시 패널(150)의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에 제1 및 제3균열 방지 라인(170, 178)이 형성된 것을 일례로 설명하였다. 그러나, 이는 하나의 예시일 뿐, 제3균열 방지 라인(178)만 형성될 수도 있다.

아울러, 균열 방지 라인은 하기와 같이 다양한 위치에 형성될 수 있고 또한 하나 이상의 균열 방지 라인이 더 위치할 수 있다.

<변형예들>

본 발명은 앞서 설명된 제1 내지 제3실시예를 조합하여 다음과 같은 형태로 변형될 수 있다.

도 13은 본 발명의 실시예들의 제1변형예에 따른 표시 패널의 외곽 엣지부를 나타낸 단면 예시도이고, 도 14는 본 발명의 실시예들의 제2변형예에 따른 표시 패널의 외곽 엣지부를 나타낸 단면의 예시도이다.

도 13에 도시된 바와 같이, 표시 패널의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에는 제1 및 제2균열 방지 라인(170, 175)이 형성될 수도 있다. 제2균열 방지 라인(175)은 투광성 접착부재(165)의 외부에 형성된다. 제2균열 방지 라인(175)은 제1균열 방지 라인(170)보다 외측에 형성된다.

이때, 제1 및 제2균열 방지 라인(170, 175)은 폐곡선 형태의 사각형 형상을 갖거나 특정 영역이 개방된 형태의 사각형 형상을 가질 수 있다. 또한, 제1 및 제2균열 방지 라인(170, 175)은 절단 공정시 물리적 충격이 집중되는 모퉁이의 형상에 대응하여 기역(ㄱ)자 형상을 가질 수도 있다. 또한, 제1 및 제2균열 방지 라인(170, 175)은 그 형상이 다를(예컨대, 제1균열 방지 라인은 기역자 형상이고, 제2균열 방지 라인은 사각형 형상) 수도 있다.

제1균열 방지 라인(170)과 제2균열 방지 라인(175)은 메인균열 방지 라인과 서브균열 방지 라인의 관계를 가질 수 있다. 그러므로, 메인균열 방지 라인으로 선택된 라인의 경우 서브균열 방지 라인으로 선택된 라인보다 더 큰 선폭과 더 두꺼운 두께를 가질 수도 있다. 즉, 제1균열 방지 라인(170)과 제2균열 방지 라인(175)의 선폭과 두께는 목적 및 효과에 따라 다를 수도 있다.

도 14에 도시된 바와 같이, 표시 패널의 셀의 표시영역(또는 액티브영역)(AA)의 외곽에 위치하는 외곽 엣지부(150_e)에는 제1 내지 제3균열 방지 라인(170, 175, 178)이 형성될 수도 있다.

제2균열 방지 라인(175)은 제1균열 방지 라인(170)보다 외측에 형성되고, 제3균열 방지 라인(178)은 제1균열 방지 라인(170)보다 내측에 형성된다. 제2균열 방지 라인(175)은 투광성 접착부재(165)의 외부에 형성되고, 제3균열 방지 라인(178)은 투광성 접착부재(165)의 내부에 형성된다.

제1균열 방지 라인(170)은 제2균열 방지 라인(175)과 제3균열 방지 라인(178) 사이에서 외곽 엣지부(150_e)에 발생된 균열이 표시영역(AA)의 내부로 전파되는 것을 방지할 수 있다. 제2균열 방지 라인(175)은 균열 방지 라인들 중 가장 외곽에 위치하므로 절단 공정시 가해지는 물리적 충격이 제2보호막(161) 등에 가해지는 집중 현상을 완화할 수 있다. 제3균열 방지 라인(178)은 투광성 접착부재(165)의 내부에 위치하는 제2보호막(161) 상에 형성되므로 균열에 의해 제2보호막(161)이 들뜨는 문제를 저지함은 물론 내부로 수분 등이 투습되는 문제를 저지할 수 있다.

제1 내지 제3균열 방지 라인(170 ~ 178)은 폐곡선 형태의 사각형 형상을 갖거나 특정 영역이 개방된 형태의 사각형 형상을 가질 수 있다. 또한, 제1 내지 제3균열 방지 라인(170 ~ 178)은 절단 공정시 물리적 충격이 집중되는 모퉁이의 형상에 대응하여 기역(ㄱ)자 형상을 가질 수도 있다. 또한, 제1 내지 제3균열 방지 라인(170 ~ 178)은 그 형상이 다를(예컨대, 제1균열 방지 라인은 사각형 형상이고, 제2균열 방지 라인은 모퉁이에 위치하는 기역자 형상이고, 제3균열 방지 라인은 포인트 형상) 수도 있다.

제1균열 방지 라인(170) 내지 제3균열 방지 라인(178)은 메인균열 방지 라인과 제1 및 제2서브균열 방지 라인의 관계를 가질 수 있다. 그러므로, 메인균열 방지 라인으로 선택된 라인의 경우 제1 및 제2서브균열 방지 라인으로 선택된 라인보다 더 큰 선폭과 더 두꺼운 두께를 가질 수도 있다. 즉, 제1균열 방지 라인(170) 내지 제3균열 방지 라인(178)의 선폭과 두께는 목적 및 효과에 따라 다를 수도 있다.

위의 설명을 통해 알 수 있듯이, 제1 내지 제3균열 방지 라인(170 ~ 178)은 절단 공정시 기판(150a)의 외곽 엣지(150_e)에 가해지는 충격을 완충하여 보호막들(159, 161)에 균열이 발생하는 문제는 개선되고, 그 결과 소자의 수명, 신뢰성 및 공정성을 향상할 수 있다.

이상 본 발명에 따르면 기판 상에 균열 방지 라인이 형성되므로, 최외곽에 존재하는 균열 방지 라인의 외측으로 스크라이빙 라인을 설정하고, 그 스크라이빙 라인을 따라 절단 공정을 진행하면 표시 패널을 셀별로 구분하여 잘라낼 수 있게 된다.

이상 본 발명은 표시 패널의 외곽 균열이 표시영역의 내부로 전파되는 문제를 방지 및 개선하여 소자의 수명, 신뢰성 및 공정성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 표시 패널의 제조공정에 사용되는 재료를 이용하여 균열을 방지할 수 있는 라인을 설치하므로 후공정 진행 시 공정 마진을 확보할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

110: 영상 처리부 120: 타이밍 제어부
130: 데이터 구동부 140: 게이트 구동부
150: 표시 패널 159: 제1보호막
160: 파티클보호층 161: 제2보호막
170: 제1균열 방지 라인 175: 제2균열 방지 라인
178: 제3균열 방지 라인

Claims

기판;
상기 기판 상에 위치하는 소자들을 보호하는 적어도 하나의 보호막;
상기 기판 상의 베리어필름;
상기 기판과 상기 베리어필름을 합착하는 접착부재; 및
상기 기판의 외곽 엣지부에 위치하는 적어도 하나의 균열 방지 라인을 포함하고,
상기 균열 방지 라인은
상기 접착부재의 끝단에 대응하여 위치하고, 상기 적어도 하나의 보호막보다 하부에 위치하는 제1균열 방지 라인,
상기 접착부재의 끝단보다 더 외측에 위치하고, 상기 적어도 하나의 보호막의 표면 상에 위치하는 제2균열 방지 라인,
상기 접착부재의 끝단보다 더 내측에 위치하고, 상기 적어도 하나의 보호막의 표면 상에 위치하는 제3균열 방지 라인 중 하나 또는 그 이상을 포함하는 유기전계발광표시장치.
삭제
제1항에 있어서,
상기 균열 방지 라인은
박막 제조공정에서 사용되는 재료 중 하나 이상으로 선택되는 것을 특징으로 하는 유기전계발광표시장치.
삭제
삭제
삭제
삭제