KR102264274B1 - Inverter, shift register and display device using the same - Google Patents

Inverter, shift register and display device using the same Download PDF

Info

Publication number
KR102264274B1
KR102264274B1 KR1020150068761A KR20150068761A KR102264274B1 KR 102264274 B1 KR102264274 B1 KR 102264274B1 KR 1020150068761 A KR1020150068761 A KR 1020150068761A KR 20150068761 A KR20150068761 A KR 20150068761A KR 102264274 B1 KR102264274 B1 KR 102264274B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
node
control
output
Prior art date
Application number
KR1020150068761A
Other languages
Korean (ko)
Other versions
KR20160135456A (en
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150068761A priority Critical patent/KR102264274B1/en
Publication of KR20160135456A publication Critical patent/KR20160135456A/en
Application granted granted Critical
Publication of KR102264274B1 publication Critical patent/KR102264274B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 턴-오프된 트랜지스터의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 인버터와, 그를 이용한 쉬프트 레지스터 및 표시 장치에 관한 것이다.
본 발명의 인버터는 제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와, 입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와, 제어 신호의 논리 상태에 따라 상기 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비한다. 상기 제1 제어부는 상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비한다.The present invention relates to an inverter capable of obtaining a stable output by preventing leakage current of a turned-off transistor, a shift register using the same, and a display device.
The inverter of the present invention includes a pull-up switching element for outputting a first on voltage to an output node according to a logic state of a control node, and a pull-down for outputting a first off voltage to the output node according to a logic state of an input signal. A switching unit, a first control unit for discharging the control node to a second off voltage according to a logic state of the input signal, and a second control unit for charging the control node with the second ON voltage according to a logic state of the control signal to provide The first control unit is connected in series between the control node and a supply terminal of the second off voltage, the first and second control nodes connecting the control node and the supply terminal of the second off voltage according to a logic state of the input signal a second transistor; and a third transistor for supplying an offset voltage to a connection node between the first and second transistors according to a logic state of one of the control node and the output node.

Description

인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치{INVERTER, SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}Inverter and shift register and display device using the same {INVERTER, SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}

본 발명은 인버터에 관한 것으로, 특히 누설 전류를 방지하여 정상적인 출력 신호를 출력할 수 있는 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치에 관한 것이다.The present invention relates to an inverter, and more particularly, to an inverter capable of outputting a normal output signal by preventing leakage current, and a shift register and a display device using the same.

최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; 이하 LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElecToPhoretic Display; EPD) 등이 대표적이다.As a flat panel display device that has recently been spotlighted as a display device, a liquid crystal display (LCD) using liquid crystal, an OLED display using an organic light emitting diode (OLED), and an electrophoretic particle are used. An electrophoretic display (EPD), etc. is a representative example.

이들 중 OLED 표시 장치의 픽셀 어레이를 구성하는 다수의 픽셀 또는 서브픽셀 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 픽셀 회로는 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 박막 트랜지스터(Thin Film Tansistor; 이하 TFT)와, 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 OLED 소자로 공급하는 구동 TFT 등을 포함하고, 구동 TFT를 통해 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 TFT를 추가로 포함할 수 있다.Among them, each of the plurality of pixels or sub-pixels constituting the pixel array of the OLED display includes an OLED element composed of an organic light emitting layer between an anode and a cathode, and a pixel circuit independently driving the OLED element. The pixel circuit includes a switching thin film transistor (TFT) that switches the data voltage so that the storage capacitor is charged with a voltage corresponding to the data voltage, and the current is controlled according to the voltage charged in the storage capacitor and supplied to the OLED device. and a driving TFT for controlling the light emission period of the OLED device by switching a current flowing through the driving TFT to the OLED device.

OLED는 표시 장치는 스위칭 TFT와 접속된 게이트 라인을 구동하는 게이트 드라이버와, 발광 제어 TFT에 접속된 발광 제어 라인을 구동하는 발광 제어 드라이버를 구비하며, 이들은 픽셀들의 TFT 어레이와 함께 형성되어 표시 패널에 내장될 수 있다. 게이트 드라이버와 발광 제어 드라이버는 각각 출력을 순차적으로 발생하는 쉬프트 레지스터를 기본 구성으로 포함한다.An OLED display device includes a gate driver for driving a gate line connected to a switching TFT, and a light emission control driver for driving a light emission control line connected to the emission control TFT, which are formed together with a TFT array of pixels to form a display panel. can be embedded. The gate driver and the light emission control driver each include a shift register that sequentially generates outputs as a basic configuration.

쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 트랜지스터로 구성된다. 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급됨과 아울러 다른 스테이지를 제어하는 제어 신호로 공급된다. 각 스테이지는 출력을 발생시키는 출력부와, 출력부를 제어하는 제어부로 구성되고, 제어부는 출력부의 제1 노드 전압을 반전시켜 출력부의 제2 노드로 공급하는 인버터를 포함할 수 있다. 발광 제어 드라이버의 각 스테이지는 출력부의 출력을 반전시켜 발광 제어 신호로 출력하는 인버터를 더 구비한다.The shift resistor has a plurality of stages connected to each other in a dependent manner, and each stage is constituted by a plurality of thin film transistors. The output of each stage is supplied as a scan pulse to each gate line as well as a control signal for controlling other stages. Each stage may include an output unit that generates an output, and a control unit that controls the output unit, and the control unit may include an inverter that inverts a first node voltage of the output unit and supplies the voltage to a second node of the output unit. Each stage of the light emission control driver further includes an inverter that inverts the output of the output unit and outputs the light emission control signal.

인버터는 내부 제어 노드의 논리 상태에 따라 입력 전압을 반전시켜 출력으로 발생시키는 다수의 TFT로 구성되며, 제어 노드의 전압이 안정적으로 유지될 때 정상적인 출력을 발생시킬 수 있다.The inverter is composed of a plurality of TFTs that invert the input voltage to generate an output according to the logic state of the internal control node, and can generate a normal output when the voltage of the control node is stably maintained.

인버터에는 N-타입 TFT가 적용되며, N-타입 TFT에서 게이트 전압은 소스 전극에 인가되는 저전위 전압 보다 낮아지지 않는다. 이에 따라, 게이트 전압으로 로우 전압이 인가되어 TFT가 논리적으로는 턴-오프되더라도 게이트-소스간 전압(Vgs)이 0V보다 크므로(Vgs>0V) 누설 전류가 흐르게 된다. TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우 누설 전류는 더욱 커지게 되어 인버터가 정상 동작하지 않으므로 인버터는 정상적인 파형을 출력할 수 없게 된다.An N-type TFT is applied to the inverter, and in the N-type TFT, the gate voltage does not become lower than the low potential voltage applied to the source electrode. Accordingly, even if a low voltage is applied as the gate voltage and the TFT is logically turned off, since the gate-source voltage (Vgs) is greater than 0V (Vgs>0V), a leakage current flows. When the threshold voltage Vth of the TFT shifts negatively, the leakage current becomes larger and the inverter does not operate normally, so that the inverter cannot output a normal waveform.

예를 들면, 빛에 민감한 산화물 TFT를 이용할 때, 빛의 인가에 의해 산화물 TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우, 인버터의 제어 노드와 저전위 전압원 사이에 연결되어 턴-오프된 TFT의 누설 전류에 의해 제어 노드 전압이 감소함으로써 인버터의 출력 파형이 왜곡되는 출력 불량이 발생하게 된다.For example, when using a light-sensitive oxide TFT, when the threshold voltage (Vth) of the oxide TFT is negatively shifted by the application of light, the TFT is connected between the control node of the inverter and the low potential voltage source and turned off As the control node voltage is reduced by the leakage current of the inverter, an output defect occurs in which the output waveform of the inverter is distorted.

이러한 인버터의 출력 불량은 OLED 표시 장치에 적용되는 쉬프트 레지스터뿐만 아니라 다른 표시 장치에서도 발생할 수 있으며, 인버터를 이용하는 다른 전자 장치에서도 발생할 수 있다.Such an output defect of the inverter may occur not only in the shift register applied to the OLED display device, but also in other display devices, and may also occur in other electronic devices using the inverter.

본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 턴-오프된 TFT의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 인버터와, 그를 이용한 쉬프트 레지스터 및 표시 장치를 제공하는 것이다.The present invention has been devised to solve the problems of the prior art, and the problem to be solved by the present invention is to provide an inverter capable of obtaining a stable output by preventing leakage current of a turned-off TFT, and a shift register and a display device using the same. will provide

상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 인버터는 제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와, 입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와, 제어 신호의 논리 상태에 따라 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비한다.In order to solve the above problems, an inverter according to an embodiment of the present invention includes a pull-up switching device that outputs a first on voltage to an output node according to a logic state of a control node, and a first off according to a logic state of an input signal. a pull-down switching unit for outputting a voltage to the output node; a first control unit for discharging the control node to a second off voltage according to a logic state of the input signal; and a second on voltage according to a logic state of the control signal. and a second control unit for charging the control node.

상기 제1 제어부는 상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비한다.The first control unit is connected in series between the control node and a supply terminal of the second off voltage, the first and second control nodes connecting the control node and the supply terminal of the second off voltage according to a logic state of the input signal a second transistor; and a third transistor for supplying an offset voltage to a connection node between the first and second transistors according to a logic state of any one of the control node and the output node.

상기 인버터는 상기 제어 노드의 논리 상태에 따라 상기 입력 신호를 반전시켜 출력으로 발생시킨다.The inverter inverts the input signal according to the logic state of the control node and generates it as an output.

상기 제2 제어부는 상기 제어 신호의 논리 상태에 응답하여 상기 제2 온 전압을 상기 제어 노드로 공급하는 충전 트랜지스터를 구비한다.The second control unit includes a charging transistor for supplying the second on voltage to the control node in response to a logic state of the control signal.

이와 달리, 상기 제2 제어부는 상기 충전 트랜지스터와, 상기 충전 트랜지스터와 상기 제어 노드 사이 또는 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터 사이에 위치하여, 상기 제1 온 전압, 제2 온 전압, 제어 신호, 옵셋 전압 중 어느 하나에 의해 제어되어 상기 충전 트랜지스터와 상기 제어 노드를 연결하거나, 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터를 연결하는 추가 충전 트랜지스터를 구비할 수 있다.Alternatively, the second control unit is positioned between the charging transistor and the charging transistor and the control node or between the supply terminal of the second on voltage and the charging transistor, the first on voltage, the second on voltage, An additional charging transistor controlled by any one of a control signal and an offset voltage to connect the charging transistor and the control node, or to connect a supply terminal of the second on voltage and the charging transistor may be provided.

이와 달리, 상기 제2 제어부는 상기 제2 온 전압의 공급 단자와 상기 제어 노드 사이에 직렬 연결되고, 상기 제어 신호의 논리 상태에 따라 상기 제2 온 전압의 공급 단자와 상기 제어 노드를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 상기 옵셋 전압을 상기 제2 제어부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비할 수 있다.Alternatively, the second control unit is connected in series between the supply terminal of the second on voltage and the control node, and connects the supply terminal of the second on voltage and the control node according to the logic state of the control signal. first and second transistors, and a third transistor for supplying the offset voltage to a connection node between the first and second transistors of the second control unit according to a logic state of any one of the control node and the output node can

상기 풀-다운 스위칭부는 상기 입력 신호에 응답하여 상기 출력 노드에 상기 제1 오프 전압을 출력하는 풀-다운 트랜지스터를 구비한다. 이와 달리, 상기 풀-다운 스위칭부는 상기 출력 노드와 상기 제1 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 출력 노드와 상기 제1 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 또는 상기 출력 노드의 논리 상태에 따라 상기 옵셋 전압을 상기 풀-다운 스위칭부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비할 수 있다.The pull-down switching unit includes a pull-down transistor configured to output the first off voltage to the output node in response to the input signal. In contrast, the pull-down switching unit is connected in series between the output node and the supply terminal of the first off voltage, and connects the output node and the supply terminal of the first off voltage according to the logic state of the input signal. It may include first and second transistors, and a third transistor for supplying the offset voltage to a connection node between the first and second transistors of the pull-down switching unit according to a logic state of the control node or the output node. have.

상기 인버터는 상기 제어 노드와 상기 제1 제어부 사이에 위치하여 상기 제어 노드를 상기 제1 및 제2 트랜지스터 중 적어도 어느 하나와 연결하는 더미 스위칭부를 추가로 구비할 수 있다. 상기 더미 스위칭부는 상기 제1 온 전압 또는 제2 온 전압의 제어에 응답하여 상기 제어 노드를 상기 제3 트랜지스터의 게이트와, 상기 제1 트랜지스터의 드레인 중 적어도 어느 하나와 연결하는 더미 트랜지스터를 구비하거나, 상기 입력 신호의 제어에 응답하여 상기 제어 노드를 상기 제1 트랜지스터의 드레인과 연결하는 더미 트랜지스터를 구비한다.The inverter may further include a dummy switching unit positioned between the control node and the first control unit to connect the control node to at least one of the first and second transistors. The dummy switching unit includes a dummy transistor connecting the control node to at least one of a gate of the third transistor and a drain of the first transistor in response to the control of the first turn-on voltage or the second turn-on voltage; and a dummy transistor connecting the control node to the drain of the first transistor in response to the control of the input signal.

상기 제어 노드는 제1 및 제2 제어 노드를 포함하고, 본 발명의 인버터는 상기 제1 및 제2 제어 노드 사이에 연결되고, 제2 제어 신호에 응답하여 상기 제1 및 제2 제어 노드를 분리하거나 연결하는 저항 트랜지스터를 추가로 구비할 수 있다.The control node includes first and second control nodes, and an inverter of the present invention is connected between the first and second control nodes, and separates the first and second control nodes in response to a second control signal. Alternatively, a resistor transistor for connecting may be additionally provided.

상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 트랜지스터 중 적어도 어느 하나는 상기 제1 및 제2 제어 노드 중 어느 하나에 의해 제어될 수 있다.At least one of the third transistor of the first control unit, the third transistor of the second control unit, and the third transistor of the pull-down switching unit may be controlled by any one of the first and second control nodes have.

상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 트랜지스터 중 적어도 2개의 제3 트랜지스터는 하나의 트랜지스터로 구성될 수 있다.At least two third transistors among the third transistor of the first control unit, the third transistor of the second control unit, and the third transistor of the pull-down switching unit may be configured as one transistor.

상기 제1 및 제2 온 전압은 서로 다르거나 같은 하이 논리값의 전압이고, 상기 제1 및 제2 오프 전압은 서로 다르거나 같은 로우 논리값의 전압이고, 상기 옵셋 전압은 제1 및 제2 온 전압 중 어느 하나와 동일하거나 다른 전압이고, 상기 입력 신호 및 상기 제어 신호는 서로 오버랩하지 않는 펄스 형태를 갖고, 상기 제어 신호로 어느 하나의 클럭이 공급될 수 있다. 상기 제2 제어 신호는 상기 제1 온 전압, 제2 온 전압, 옵셋 전압 중 어느 하나를 이용할 수 있다.상기 인버터에 속한 트랜지스터들 중 적어도 상기 제1 제어부의 제1 트랜지스터, 상기 제2 제어부의 제1 트랜지스터, 상기 풀-다운 스위칭부의 제1 트랜지스터는 산화물 트랜지스터로 구성될 수 있다.The first and second on voltages are voltages with different or equal high logic values, the first and second off voltages are voltages with different or equal low logic values, and the offset voltages are the first and second on voltages. The voltage may be the same as or different from any one of the voltages, the input signal and the control signal may have a pulse shape that does not overlap each other, and any one clock may be supplied as the control signal. The second control signal may use any one of the first turn-on voltage, the second turn-on voltage, and an offset voltage. Among the transistors belonging to the inverter, at least a first transistor of the first controller and a second transistor of the second controller. One transistor, the first transistor of the pull-down switching unit may be formed of an oxide transistor.

본 발명의 실시예에 따른 쉬프트 레지스터는 상기 인버터를 포함한다.The shift register according to an embodiment of the present invention includes the inverter.

상기 쉬프트 레지스터는 위상차를 갖는 다수의 클럭 중 어느 하나를 출력 펄스로 발생시키는 다수의 스테이지와, 상기 다수의 스테이지 각각에 연결되어, 상기 각 스테이지로부터의 출력 펄스를 상기 입력 신호로 공급받고, 상기 제어 노드의 논리 상태에 따라 상기 출력 펄스를 반전시켜 상기 출력으로 발생시키는 상기 인버터를 포함한다.The shift register includes a plurality of stages for generating any one of a plurality of clocks having a phase difference as an output pulse, and is connected to each of the plurality of stages to receive an output pulse from each stage as the input signal, and to control the control and the inverter generating the output by inverting the output pulse according to the logic state of the node.

본 발명의 실시예에 따른 표시 장치는 상기 쉬프트 레지스터를 포함한다.A display device according to an embodiment of the present invention includes the shift register.

상기 표시 장치에 있어서, 각 서브픽셀의 발광 기간을 제어하는 발광 제어 트랜지스터를 구동하는 다수의 발광 제어 라인을 구동하는 발광 제어 드라이버가 상기 쉬프트 레지스터를 이용한다.In the display device, the shift register is used by a light emission control driver for driving a plurality of light emission control lines for driving light emission control transistors that control the light emission period of each subpixel.

본 발명에 따른 인버터는 옵셋 전압을 이용하여 트랜지스터를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 제어 노드의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.The inverter according to the present invention completely turns off the transistor using the offset voltage, thereby preventing leakage current of the control node and obtaining a stable output even if the threshold voltage shifts negatively. Therefore, the range of the threshold voltage in which a normal output can be obtained can increase

나아가, 본 발명에 따른 인버터를 이용한 쉬프트 레지스터 및 표시 장치는 인버터가 게이트 온 전압을 출력하는 기간동안 인버터내에서 제어 노드의 누설 전류를 방지하여 안정된 출력을 유지할 수 있으므로 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.Furthermore, the shift register and display device using the inverter according to the present invention can maintain a stable output by preventing leakage current of the control node in the inverter during the period when the inverter outputs the gate-on voltage, so the range of the threshold voltage for normal operation can be increased, and a stable output can be maintained even when the output period of the gate-on voltage is increased by the low-frequency driving.

도 1은 선행 기술에 따른 인버터의 구성을 나타낸 회로도이다.
도 2는 도 1에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
도 3은 본 발명에 따른 인버터의 기본 구성을 나타낸 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 6은 본 발명의 제3 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 7은 본 발명의 제4 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 8은 본 발명의 제5 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 9는 본 발명의 제6 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 10은 본 발명의 제7 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 11은 본 발명의 제8 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 12는 각 실시예에 따른 인버터의 일부 구성요소에 적용될 수 있는 다른 예시들을 나타낸 회로도이다.
도 13은 도 10에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
도 14는 본 발명의 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 15는 도 14에 도시된 한 서브픽셀의 구성을 예를 들어 나타낸 등가 회로도이다.
도 16은 도 14에 도시된 발광 제어 드라이버를 구성하는 쉬프트 레지스터의 일부분을 개략적으로 나타낸 블록도이다. 1 is a circuit diagram showing the configuration of an inverter according to the prior art.
FIG. 2 is a waveform diagram illustrating a result of simulating a driving waveform of the inverter shown in FIG. 1 .
3 is a circuit diagram showing the basic configuration of an inverter according to the present invention.
4 is a circuit diagram showing the configuration of an inverter according to the first embodiment of the present invention.
5 is a circuit diagram showing the configuration of an inverter according to a second embodiment of the present invention.
6 is a circuit diagram showing the configuration of an inverter according to a third embodiment of the present invention.
7 is a circuit diagram showing the configuration of an inverter according to a fourth embodiment of the present invention.
8 is a circuit diagram showing the configuration of an inverter according to a fifth embodiment of the present invention.
9 is a circuit diagram showing the configuration of an inverter according to a sixth embodiment of the present invention.
10 is a circuit diagram showing the configuration of an inverter according to a seventh embodiment of the present invention.
11 is a circuit diagram showing the configuration of an inverter according to an eighth embodiment of the present invention.
12 is a circuit diagram illustrating other examples applicable to some components of an inverter according to each embodiment.
13 is a waveform diagram illustrating a result of simulating a driving waveform of the inverter shown in FIG. 10 .
14 is a block diagram schematically illustrating the configuration of an OLED display device according to an embodiment of the present invention.
15 is an equivalent circuit diagram illustrating the configuration of one sub-pixel shown in FIG. 14 by way of example.
FIG. 16 is a block diagram schematically showing a part of a shift register constituting the light emission control driver shown in FIG. 14 .

본 발명의 실시예에 대한 설명에서 앞서서 본 발명의 이해를 돕기 위하여 선행 기술에 따른 인버터와 그 문제점을 먼저 구체적으로 살펴보기로 한다.Prior to the description of the embodiment of the present invention, in order to help the understanding of the present invention, an inverter according to the prior art and its problems will be described in detail first.

도 1은 선행 기술에 따른 인버터의 구성을 나타낸 회로도이고, 도 2는 도 1에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 것이다.FIG. 1 is a circuit diagram showing the configuration of an inverter according to the prior art, and FIG. 2 is a result of simulating the driving waveform of the inverter shown in FIG. 1 .

도 1에 도시된 인버터는 4개의 트랜지스터(T1, T2, T3, T4)와, 2개의 커패시터(C1, C2)를 구비한다.The inverter shown in FIG. 1 includes four transistors T1, T2, T3, and T4 and two capacitors C1 and C2.

제1 트랜지스터(T1)는 제어 신호(CON)에 응답하여 고전위 전압(VH)을 제어 노드(이하 Q 노드)로 공급한다. 제2 트랜지스터(T2)는 입력(IN)에 응답하여 Q 노드를 저전위 전압(VL)으로 방전시킨다. 제3 트랜지스터(T3)는 Q 노드의 제어에 응답하여 고전위 전압(VH)을 출력(OUT)으로 공급하고, 제4 트랜지스터(T4)는 입력 신호(IN)의 제어에 응답하여 저전위 전압(VL)을 출력(OUT)으로 공급한다.The first transistor T1 supplies the high potential voltage VH to the control node (hereinafter referred to as the Q node) in response to the control signal CON. The second transistor T2 discharges the Q node to the low potential voltage VL in response to the input IN. The third transistor T3 supplies the high potential voltage VH to the output OUT in response to the control of the Q node, and the fourth transistor T4 responds to the control of the input signal IN. VL) to the output (OUT).

도 2를 참조하면, t1 기간에 있어서, 하이 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-온되고, 로우 논리의 제어 신호(CON)에 응답하여 제1 트랜지스터(T1)는 턴-오프된다. 이에 따라, 제2 트랜지스터(T2)를 통해 저전위 전압(VL)의 로우 논리로 방전된 Q 노드는 제3 트랜지스터(T3)를 턴-오프시키고, 출력(OUT)은 제4 트랜지스터(T4)에 의해 저전위 전압(VL)의 로우 논리를 출력한다.Referring to FIG. 2 , in a period t1 , the second and fourth transistors T2 and T4 are turned on in response to the high logic input signal IN, and in response to the low logic control signal CON. The first transistor T1 is turned off. Accordingly, the Q node discharged to the low logic of the low potential voltage VL through the second transistor T2 turns off the third transistor T3, and the output OUT is connected to the fourth transistor T4. A low logic of the low potential voltage VL is outputted by

t2 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프되고, 로우 논리의 제어 신호(CON)에 응답하여 제1 및 제3 트랜지스터(T1, T3)가 이전의 턴-오프 상태를 유지함으로써, Q 노드 및 출력(OUT)은 이전의 로우 논리 상태로 플로팅된다.In the period t2, the second and fourth transistors T2 and T4 are turned off in response to the low logic input signal IN, and the first and third transistors are turned off in response to the low logic control signal CON. By keeping (T1, T3) in the previous turn-off state, the Q node and output (OUT) float to the previous low logic state.

t3 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프를 유지하고, 하이 논리의 제어 신호(CON)에 응답하여 제1 트랜지스터(T1)가 턴-온되어, 제1 트랜지스터(T1)를 통해 Q 노드는 고전위 전압(VH)의 하이 논리로 충전된다. 하이 논리의 Q 노드는 제3 트랜지스터(T3)를 턴-온시키고, 출력(OUT)은 제3 트랜지스터(T3)에 의해 고전위 전압(VH)의 하이 논리를 출력한다. 이때, 제3 트랜지스터(T3)의 게이트-소스 사이에 접속된 커패시터(C1)의 커플링에 의해 Q 노드의 전압은 출력(OUT)의 전압을 따라 부트스트랩핑된다.In the period t3, the second and fourth transistors T2 and T4 maintain turn-off in response to the low logic input signal IN, and in response to the high logic control signal CON, the first transistor ( T1) is turned on, and the Q node is charged with the logic high of the high potential voltage VH through the first transistor T1. The high logic Q node turns on the third transistor T3 , and the output OUT outputs the high logic of the high potential voltage VH by the third transistor T3 . At this time, the voltage of the Q node is bootstrapped according to the voltage of the output OUT by the coupling of the capacitor C1 connected between the gate and the source of the third transistor T3.

t4 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프를 유지하고, 로우 논리의 제어 신호(CON)에 응답하여, 제1 트랜지스터(T1)가 턴-오프됨으로써 Q 노드는 이전의 하이 논리 상태로 플로팅되므로, 제3 트랜지스터(T3)는 이전의 턴-온 상태를 유지하여, 출력(OUT)은 이전의 하이 논리를 유지해야 한다.In a period t4, the second and fourth transistors T2 and T4 maintain turn-off in response to the low logic input signal IN, and in response to the low logic control signal CON, the first transistor As T1 is turned off, the Q node floats to the previous high logic state, so the third transistor T3 maintains the previous turned-on state, so that the output OUT must maintain the previous high logic state. .

그러나, t4 기간에서, 턴-오프된 제2 트랜지스터(T2)의 누설 전류에 의해 Q 노드의 전압이 감소하여 제3 트랜지스터(T3)를 통한 전류 공급이 중단됨으로써 출력(OUT)의 전압 변동이 생기게 된다. 제2 트랜지스터(T2)의 문턱 전압(Vth)이 네거티브로 쉬프트할 수록 누설 전류가 증가하여 출력(OUT)의 전압 변동은 더욱 심해지게 된다.However, in the period t4, the voltage of the Q node decreases due to the leakage current of the turned-off second transistor T2 and the supply of current through the third transistor T3 is stopped, thereby causing a voltage fluctuation of the output OUT. do. As the threshold voltage Vth of the second transistor T2 shifts negatively, the leakage current increases and the voltage fluctuation of the output OUT becomes more severe.

도 2는 VH=25V, VL=-5V, CON=IN=-5V~25V, Vth=-1V의 시뮬레이션 조건으로 도 1에 도시된 인버터를 구동한 결과를 나타낸 것으로, 인버터의 출력(OUT)이 하이 논리를 유지해야 하는 t4 기간에서, 턴-오프된 제2 트랜지스터(T2)의 누설 전류에 의해 Q 노드 전압이 감소함으로써 인버터의 출력(OUT)도 전압이 감소하는 문제점이 있음을 알 수 있다.FIG. 2 shows the results of driving the inverter shown in FIG. 1 under simulation conditions of VH=25V, VL=-5V, CON=IN=-5V~25V, and Vth=-1V, and the output (OUT) of the inverter is It can be seen that there is a problem in that the voltage of the output OUT of the inverter is also decreased because the Q node voltage is decreased due to the leakage current of the turned-off second transistor T2 in the period t4 in which the high logic is to be maintained.

이는 t4 기간에서 제2 트랜지스터(T2)의 게이트에 입력 신호(IN)의 로우 논리가 인가되더라도, 그 입력 신호(IN)의 로우 논리 전압(-5V)과, 소스에 인가되는 저전위 전압(-5V)이 동일하여 게이트-소스간 전압(Vgs)이 문턱 전압(Vth=-1V) 보다 작아지기 않기 때문에, 제2 트랜지스터(T2)가 완전히 턴-오프되지 않고 누설 전류가 흐르기 때문이다.In the period t4, even when the low logic of the input signal IN is applied to the gate of the second transistor T2, the low logic voltage (-5V) of the input signal IN and the low potential voltage (−) applied to the source 5V) is the same, so that the gate-source voltage Vgs does not become smaller than the threshold voltage Vth=-1V, so that the second transistor T2 is not completely turned off and a leakage current flows.

한편, 인버터에 도 1에 도시된 바와 같이 N-타입 트랜지스터가 적용된 경우에는 문턱 전압이 네거티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생하였지만, P-타입 트랜지스터가 적용된 경우에는 문턱 전압이 포지티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생할 수 있다.On the other hand, when the N-type transistor is applied to the inverter as shown in FIG. 1, the threshold voltage is shifted to the negative side, causing the aforementioned leakage current problem. However, when the P-type transistor is applied, the threshold voltage is shifted to the positive side. The aforementioned leakage current problem may occur.

이러한 선행 기술의 문제점을 해결하기 위하여, 본 발명은 턴-오프된 트랜지스터의 누설 전류를 방지할 수 있는 인버터를 제안한다.In order to solve the problems of the prior art, the present invention proposes an inverter capable of preventing leakage current of a turned-off transistor.

도 3은 본 발명에 따른 인버터의 기본 구성을 나타낸 회로도이다.3 is a circuit diagram showing the basic configuration of an inverter according to the present invention.

도 3에 도시된 인버터는 풀-업 트랜지스터(Tu), 풀-다운 트랜지스터(Td), 제어부(CU1), 제2 제어부(CU2), 더미 스위칭부(DM)를 구비하고, 더미 스위칭부(DM)는 생략할 수 있다.The inverter shown in FIG. 3 includes a pull-up transistor Tu, a pull-down transistor Td, a control unit CU1, a second control unit CU2, and a dummy switching unit DM, and a dummy switching unit DM. ) can be omitted.

풀-업 트랜지스터(Tu)는 Q 노드의 논리 상태에 따라 하이 논리의 고전위 전압(VH)을 출력(OUT)으로 발생시킨다. 풀-업 트랜지스터(Tu)는 Q 노드의 하이 논리에 의해 턴-온되어 고전위 전압(VH)을 출력(OUT)으로 공급한다.The pull-up transistor Tu generates a high logic high potential voltage VH as an output OUT according to the logic state of the Q node. The pull-up transistor Tu is turned on by the high logic of the Q node to supply the high potential voltage VH to the output OUT.

풀-다운 트랜지스터(Td)는 입력 신호(IN)의 논리 상태에 따라 로우 논리의 저전위 전압(VL)을 출력(OUT)으로 발생시킨다. 풀-다운 트랜지스터(Td)는 입력 신호(IN)의 하이 논리에 의해 턴-온되어 저전위 전압(VL)을 출력(OUT)으로 공급한다.The pull-down transistor Td generates the low logic low potential voltage VL as the output OUT according to the logic state of the input signal IN. The pull-down transistor Td is turned on by the high logic of the input signal IN to supply the low potential voltage VL to the output OUT.

제1 제어부(CU1)는 입력 신호(IN)의 논리 상태에 따라 Q 노드를 로우 논리로 방전한다. 제1 제어부(CU1)는 입력 신호(IN)의 하이 논리에 응답하여 Q 노드를 로우 논리의 저전위 전압(VL)으로 방전하고, 입력 신호(IN)의 로우 논리에 응답하여 저전위 전압(VL)을 차단한다. 이를 위하여, 제1 제어부(CU1)는 제1 내지 제3 트랜지스터(T1, T2, T3)를 구비하며 이에 대한 설명은 후술하기로 한다.The first control unit CU1 discharges the Q node to low logic according to the logic state of the input signal IN. The first controller CU1 discharges the Q node to the low logic low potential voltage VL in response to the high logic of the input signal IN, and the low potential voltage VL in response to the low logic of the input signal IN. ) is blocked. To this end, the first control unit CU1 includes first to third transistors T1 , T2 , and T3 , which will be described later.

제2 제어부(CU2)는 제어 신호(CON)의 논리 상태에 따라 Q 노드를 하이 논리로 충전한다. 제2 제어부(CU2)는 제어 신호(CON)의 하이 논리에 응답하여 Q 노드를 하이 논리의 고전위 전압(VH)으로 충전한다. 제2 제어부(CU2)는 고전위 전압(VH)이나 옵셋 전압(VD) 등과 같은 전압원을 다른 제어 신호로 더 이용할 수 있다. 이에 대한 설명은 후술하기로 한다.The second controller CU2 charges the Q node to a high logic according to the logic state of the control signal CON. The second controller CU2 charges the Q node to the high logic high voltage VH in response to the high logic of the control signal CON. The second controller CU2 may further use a voltage source such as a high potential voltage VH or an offset voltage VD as another control signal. This will be described later.

또한, 본 발명의 인버터는 제1 제어부(CU1)와 Q 노드의 연결을 스위칭하는 더미 스위칭부(DM)를 추가로 구비할 수 있다.In addition, the inverter of the present invention may further include a dummy switching unit DM for switching the connection between the first control unit CU1 and the Q node.

인터버가 N-타입 트랜지스터들로 구성되는 경우, 고전위 전압(VH)은 하이 논리에 해당하는 전압원으로 온 전압, 게이트 온 전압, 또는 충전용 전압으로 표현될 수 있다. 저전위 전압(VL)은 로우 논리에 해당하는 전압원으로 오프 전압, 게이트 오프 전압, 또는 방전용 전압으로 표현될 수 있다. 입력 신호(IN)와 제어 신호(CON)는 서로 오버랩하지 않는 펄스 형태를 갖으며, 제어 신호(CON)로는 어느 하나의 클럭이 이용될 수 있다.When the inverter consists of N-type transistors, the high potential voltage VH is a voltage source corresponding to high logic and may be expressed as an on voltage, a gate on voltage, or a charging voltage. The low potential voltage VL is a voltage source corresponding to a low logic and may be expressed as an off voltage, a gate-off voltage, or a discharge voltage. The input signal IN and the control signal CON have a pulse shape that does not overlap each other, and any one clock may be used as the control signal CON.

인버터는 Q 노드의 논리 상태에 따라 입력 신호(IN)를 반전시켜 출력(OUT)으로 발생시킨다. 일반적으로, 인버터는 Q 노드가 하이 논리이고 입력(IN)이 로우 논리일 때 풀-업 트랜지스터(Tu)를 통해 하이 논리의 출력(OUT)을 발생시키고, Q 노드가 로우 논리이고 입력(IN)이 하이 논리일 때 풀-다운 트랜지스터(Td)를 통해 로우 논리의 출력(OUT)을 발생시킨다.The inverter inverts the input signal IN according to the logic state of the Q node and generates it as the output OUT. In general, the inverter generates an output (OUT) of logic high through a pull-up transistor (Tu) when the node Q is logic high and the input (IN) is logic low, and the node Q is logic low and the input (IN) is low logic. When this logic is high, the output OUT of the low logic is generated through the pull-down transistor Td.

제어 신호(CON)는 인버터가 입력(IN)에 대한 반전 논리의 출력(OUT)이 발생되는 시점을 제어한다. 특히, 입력(IN)이 하이 논리에서 로우 논리로 바뀌면 출력(OUT)은 로우 논리에서 하이 논리로 바뀌어야 하지만, 출력(OUT)이 로우 논리에서 하이 논리로 바뀌는 시점을 제어 신호(CON)에 의해 조절할 수 있다. 즉, 입력(IN)이 하이 논리에서 로우 논리로 바뀌더라도 제어 신호(CON)가 로우 논리이면 출력(OUT)은 이전 논리 상태를 유지하고, 제어 신호(CON)가 하이 논리가 되면 출력(OUT)이 하이 논리로 바뀌게 된다.The control signal CON controls when the inverter generates the output OUT of the inversion logic for the input IN. In particular, when the input IN changes from high logic to low logic, the output OUT must change from low logic to high logic, but the time when the output OUT changes from low logic to high logic is controlled by the control signal CON. can That is, even when the input IN is changed from high logic to low logic, if the control signal CON is low logic, the output OUT maintains the previous logic state, and when the control signal CON becomes high logic, the output OUT is This will change to high logic.

제1 제어부(CU1)는 Q 노드와 저전위 전압(VL)의 공급 단자 사이에 직렬 연결되고, 입력(IN)의 논리 상태에 응답하여 Q 노드와 저전위 전압(VL)의 공급 단자를 연결하는 제1 및 제2 트랜지스터(T1, T2)와, 게이트의 논리 상태에 응답하여 옵셋 전압(VD)을 제1 및 제2 트랜지스터(T1, T2)의 연결 노드(P)에 공급하는 제3 트랜지스터(T3)를 구비한다. Q 노드와 제1 트랜지스터(Ta)는 더미 스위칭부(DM)를 통해 연결될 수 있다. 제3 트랜지스터(T3)의 게이트는 Q 노드 또는 출력(OUT) 노드와 연결되거나, 더미 스위칭부(DM)를 통해 Q 노드와 연결될 수 있다. 옵셋 전압(VD)은 하이 논리의 전압 또는 그에 상응하는 전압이며, 고전위 전압(VH)이 공급될 수 있다.The first control unit CU1 is connected in series between the Q node and the supply terminal of the low potential voltage VL, and connects the Q node and the supply terminal of the low potential voltage VL in response to the logic state of the input IN. The first and second transistors T1 and T2, and a third transistor for supplying the offset voltage VD to the connection node P of the first and second transistors T1 and T2 in response to the logic state of the gate ( T3) is provided. The Q node and the first transistor Ta may be connected through the dummy switching unit DM. The gate of the third transistor T3 may be connected to the Q node or the output OUT node, or may be connected to the Q node through the dummy switching unit DM. The offset voltage VD is a high logic voltage or a voltage corresponding thereto, and a high potential voltage VH may be supplied thereto.

제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)는 입력(IN)이 하이 논리일 때 턴-온되어 Q 노드를 저전위 전압(VL)으로 방전시키고, 입력(IN)이 로우 논리일 때 턴-오프되어 Q 노드와 저전위 전압(VL)의 연결을 차단한다.The first and second transistors T1 and T2 of the first control unit CU1 are turned on when the input IN is high logic to discharge the Q node to the low potential voltage VL, and the input IN is When the logic is low, it is turned off to cut off the connection between the Q node and the low potential voltage (VL).

입력(IN)의 로우 논리에 의해 제1 및 제2 트랜지스터(T1, T2)가 턴-오프될 때, 제3 트랜지스터(T3)는 Q 노드 또는 출력(OUT) 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제3 트랜지스터(T3)는 옵셋 전압(VD)을 제1 및 제2 트랜지스터(T1, T2)의 연결 노드(P), 즉 제2 트랜지스터(T2)의 드레인과 연결된 제1 트랜지스터(T1)의 소스에 옵셋 전압으로 인가한다. 이에 따라, 제1 트랜지스터(T1)는 게이트에 입력(IN)의 로우 논리가 인가되고 소스에는 로우 논리보다 높은 옵셋 전압(VD)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 제1 트랜지스터(T1)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VD)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 제1 트랜지스터(T1)는 완전히 턴-오프된다. 따라서, 제1 및 제2 트랜지스터(T1, T2)를 통한 Q 노드의 누설 전류를 방지할 수 있다.When the first and second transistors T1 and T2 are turned off by the low logic of the input IN, the third transistor T3 is turned on by the high logic of the Q node or the output OUT node do. The turned-on third transistor T3 applies the offset voltage VD to the connection node P of the first and second transistors T1 and T2, that is, the first transistor T1 connected to the drain of the second transistor T2. ) is applied as an offset voltage to the source. Accordingly, in the first transistor T1 , the low logic of the input IN is applied to the gate and the offset voltage VD higher than the low logic is applied to the source, so that the gate-source voltage Vgs is lower than the threshold voltage. It is completely turned off by having a value. Also, even when the threshold voltage of the first transistor T1 moves to a negative value, the gate-source voltage Vgs is lower than the threshold voltage by the offset voltage VD applied to the source, so the first transistor T1 is completely turned on. - is off Accordingly, leakage current of the Q node through the first and second transistors T1 and T2 may be prevented.

이와 같이, Q 노드 또는 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)를 통해 공급된 옵셋 전압(VD)에 의해 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지함에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지하므로 인버터는 하이 논리의 출력(OUT)을 정상적으로 유지할 수 있다.As such, when the Q node or the output (OUT) node is high logic, the first transistor T1 is completely turned off by the offset voltage VD supplied through the turned-on third transistor T3. By maintaining the Q node, charge leakage is prevented and a stable high logic is maintained, so that the inverter can normally maintain the high logic output (OUT).

도 4는 본 발명의 제1 실시예에 따른 인버터의 구성을 나타낸 회로도이다.4 is a circuit diagram showing the configuration of an inverter according to the first embodiment of the present invention.

도 3에 도시된 인버터와 대비하여, 도 4에 도시된 인버터는 제2 제어부(CU2)가 제어 신호(CON)의 하이 논리에 응답하여 Q 노드를 고전위 전압(VH)으로 충전하는 충전 트랜지스터(Tc)를 구비하고, 더미 스위칭부(DM)가 생략되어 제1 제어부(CU1)의 제1 트랜지스터(T1)의 드레인 및 제3 트랜지스터(T3)의 게이트가 Q 노드와 직접 연결된 점에서 차이가 있다. 따라서, 전술한 실시예와 중복된 구성요소들에 대한 설명은 생략하거나 간단히 하기로 한다.In contrast to the inverter shown in FIG. 3 , the inverter shown in FIG. 4 has a charging transistor in which the second control unit CU2 charges the Q node to the high potential voltage VH in response to the high logic of the control signal CON ( Tc) and the dummy switching unit DM is omitted, so that the drain of the first transistor T1 and the gate of the third transistor T3 of the first control unit CU1 are directly connected to the Q node. . Therefore, the description of the components overlapping with the above-described embodiment will be omitted or simplified.

입력(IN)이 하이 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)가 턴-온, 제2 제어부(CU2)의 충전 트랜지스터(Tc)가 턴-오프됨으로써 Q 노드가 로우 논리가 되어 풀-업 트랜지스터(Tu)가 턴-오프되고, 턴-온된 풀-다운 트랜지스터(Td)를 통해 저전위 전압(VL)이 출력(OUT)의 로우 논리로 출력된다.When the input IN is high logic and the control signal CON is low logic, the first and second transistors T1 and T2 of the first control unit CU1 are turned on, and the second control unit CU2 is charged. As the transistor Tc is turned off, the Q node becomes low logic, the pull-up transistor Tu is turned off, and the low potential voltage VL is output ( OUT) as a low logic output.

그 다음, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, Q 노드 및 출력(OUT) 노드는 플로팅되어 이전의 로우 논리를 유지한다.Then, when the input IN is logic low and the control signal CON is logic low, the Q node and the output OUT node are floated to maintain the previous low logic.

이어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 하이 논리일 때, Q 노드가 충전 트랜지스터(Tc)를 통해 하이 논리가 됨에 따라 턴-온된 풀-업 트랜지스터(Tu)는 고전위 전압(VH)을 출력(OUT)의 하이 논리로 출력한다.Subsequently, when the input IN is low logic and the control signal CON is high logic, as the Q node becomes high logic through the charging transistor Tc, the turned-on pull-up transistor Tu has a high potential voltage (VH) is output as high logic of output (OUT).

그리고, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, Q 노드는 이전의 하이 논리 상태로 플로팅되어 풀-업 트랜지스터(Tu)는 턴-온을 유지함에 따라 출력(OUT)은 고전위 전압(VH)의 하이 논리를 유지한다. 이와 같이, Q 노드 및 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)를 통해 공급된 옵셋 전압(VD)에 의해 게이트 전압이 소스 전압보다 높아진 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지할 수 있다. 이에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지함으로써 풀-업 트랜지스터(Tu)는 출력 기간이 길어지더라도 정상적인 하이 논리의 출력(OUT)을 유지할 수 있다.And, when the input IN is low logic and the control signal CON is low logic, the Q node floats to the previous high logic state, and the pull-up transistor Tu maintains turn-on, so the output OUT ) maintains the high logic of the high potential voltage (VH). As such, when the Q node and the output (OUT) node are high logic, the gate voltage of the first transistor T1 is higher than the source voltage by the offset voltage VD supplied through the turned-on third transistor T3 can maintain a complete turn-off state. Accordingly, since the Q node maintains a stable high logic by preventing charge leakage, the pull-up transistor Tu can maintain a normal high logic output OUT even if the output period is long.

도 5는 본 발명의 제2 실시예에 따른 인버터의 구성을 나타낸 회로도이다.5 is a circuit diagram showing the configuration of an inverter according to a second embodiment of the present invention.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 5에 도시된 제2 실시예의 인버터는 제1 제어부(CU1)의 제3 트랜지스터(T3)의 게이트가 출력(OUT) 노드와 접속된 점에서만 차이가 있다. 따라서, 전술한 실시예와 중복된 구성요소들에 대한 설명은 생략하기로 한다.In contrast to the inverter of the first embodiment shown in FIG. 4 , in the inverter of the second embodiment shown in FIG. 5 , the gate of the third transistor T3 of the first control unit CU1 is connected to the output node OUT There is a difference only in Accordingly, a description of the components overlapping with the above-described embodiment will be omitted.

전술한 바와 같이 Q 노드와 출력(OUT) 노드는 동일한 논리 상태를 갖는다. 따라서, Q 노드 및 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)는 옵셋 전압(VD)을 공급하여 제1 트랜지스터(T1)가 완전히 턴-오프되게 한다.As described above, the Q node and the output (OUT) node have the same logic state. Accordingly, when the Q node and the output (OUT) node are high logic, the turned-on third transistor T3 supplies the offset voltage VD so that the first transistor T1 is completely turned off.

도 6 내지 도 9는 본 발명의 제3 내지 제6 실시예에 따른 인버터의 구성을 각각 나타낸 회로도이다.6 to 9 are circuit diagrams each showing the configuration of an inverter according to the third to sixth embodiments of the present invention.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 6 내지 도 9에 도시된 제3 내지 제6 실시예의 인버터는 Q 노드와 제1 제어부(CU1) 사이에 마련된 더미 스위칭부(DM)가 더미 트랜지스터(Tm)를 구비한다는 점에서만 차이가 있다. 따라서, 전술한 실시예들과 중복된 구성요소들에 대한 설명은 생략하기로 한다.In contrast to the inverter of the first embodiment shown in FIG. 4 , the inverters of the third to sixth embodiments shown in FIGS. 6 to 9 include a dummy switching unit DM provided between the Q node and the first control unit CU1. There is a difference only in that the dummy transistor Tm is provided. Accordingly, descriptions of components overlapping those of the above-described embodiments will be omitted.

더미 스위칭부(DM)의 더미 트랜지스터(Tm)는 고전위 전압(VH)에 의해 턴-온 상태를 유지하여 Q 노드를 제1 제어부(CU1)의 제1 트랜지스터(T1) 및 제3 트랜지스터(T3) 중 적어도 어느 하나와 연결시킨다. 다시 말하여, 제1 트랜지스터(T1) 및 제3 트랜지스터(T3) 중 적어도 어느 하나는 더미 트랜지스터(Tm)를 경유하여 Q 노드와 연결되거나, Q 노드와 직접 연결될 수 있다.The dummy transistor Tm of the dummy switching unit DM maintains a turned-on state by the high potential voltage VH so that the Q node is connected to the first transistor T1 and the third transistor T3 of the first control unit CU1. ) and at least one of them. In other words, at least one of the first transistor T1 and the third transistor T3 may be connected to the Q node via the dummy transistor Tm or may be directly connected to the Q node.

예를 들면, 도 6과 같이 제1 트랜지스터(T1)의 드레인은 Q 노드와 직접 연결되고, 제3 트랜지스터(T3)의 게이트는 더미 트랜지스터(Tm)을 경유하여 연결될 수 있다. 도 7과 같이 제1 트랜지스터(T1)의 드레인 및 제3 트랜지스터(T3)의 게이트는 더미 트랜지스터(Tm)을 경유하여 연결될 수 있다. 도 8과 같이 제1 트랜지스터(T1)의 드레인은 더미 트랜지스터(Tm)을 경유하여 Q 노드와 연결되고, 제3 트랜지스터(T3)의 게이트는 Q 노드와 직접 연결될 수 있다.For example, as shown in FIG. 6 , the drain of the first transistor T1 may be directly connected to the Q node, and the gate of the third transistor T3 may be connected via the dummy transistor Tm. As shown in FIG. 7 , the drain of the first transistor T1 and the gate of the third transistor T3 may be connected via the dummy transistor Tm. As shown in FIG. 8 , the drain of the first transistor T1 may be connected to the Q node via the dummy transistor Tm, and the gate of the third transistor T3 may be directly connected to the Q node.

한편, 도 9와 같이 더미 트랜지스터(Tm)는 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)와 함께 입력(IN)에 의해 제어되어 입력(IN)이 하이 논리일때 Q 노드를 제1 트랜지스터(T1)의 드레인과 연결시킬 수 있다.On the other hand, as shown in FIG. 9 , the dummy transistor Tm is controlled by the input IN together with the first and second transistors T1 and T2 of the first control unit CU1 so that when the input IN is high logic, the Q node may be connected to the drain of the first transistor T1.

이러한 더미 트랜지스터(Tm)는 폴리-실리콘(poly-Si) 트랜지스터를 이용할 때 심한 바이어스에 의해 제1 트랜지스터(T1)나 제3 트랜지스터(T3)가 오동작하는 것을 방지할 수 있다.The dummy transistor Tm may prevent the first transistor T1 or the third transistor T3 from malfunctioning due to a severe bias when a poly-Si transistor is used.

도 10은 본 발명의 제7 실시예에 따른 인버터의 구성을 나타낸 회로도이다.10 is a circuit diagram showing the configuration of an inverter according to a seventh embodiment of the present invention.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 10에 도시된 제7 실시예의 인버터는 풀-업 트랜지스터(Tu)의 게이트-소스간에 연결되어 출력(OUT) 노드로 공급되는 하이 논리를 따라 Q 노드를 부트스트랩핑시키는 제1 커패시터(C1)와, 출력(OUT) 노드와 저전위 전압(VL)의 공급 단자 사이에 연결되어 출력(OUT) 노드의 전압을 안정적으로 유지시키는 제2 커패시터(C2)를 추가로 구비하고, 제3 트랜지스터(T3)에 옵셋 전압으로 고전위 전압(VH)이 공급된다는 점에서 차이가 있다. 제1 커패시터(C1)의 부트스트랩핑에 의해 Q 노드의 전압이 상승함으로써 출력(OUT) 노드의 전압도 높아질 수 있다.In contrast to the inverter of the first embodiment shown in Fig. 4, the inverter of the seventh embodiment shown in Fig. 10 is connected between the gate-source of the pull-up transistor Tu and provides high logic supplied to the output node OUT. Accordingly, the first capacitor C1 bootstrap the Q node, and the second capacitor connected between the output node OUT and the supply terminal of the low potential voltage VL to stably maintain the voltage of the output node OUT. There is a difference in that C2 is additionally provided, and the high potential voltage VH is supplied to the third transistor T3 as an offset voltage. The voltage of the output node OUT may also be increased by increasing the voltage of the Q node due to the bootstrapping of the first capacitor C1.

도 11은 본 발명의 제8 실시예에 따른 인버터의 구성을 나타낸 회로도이다.11 is a circuit diagram showing the configuration of an inverter according to an eighth embodiment of the present invention.

도 3에 도시된 인버터와 대비하여, 도 11에 도시된 제8 실시예의 인버터는 Q 노드를 제1 제어 노드(이하 Q1 노드)와 제2 제어 노드(이하 Q2 노드)로 서로 분리하거나 연결하는 저항 트랜지스터(Tp)를 추가로 구비할 수 있다. 저항 트랜지스터(Tp)는 다른 제어 신호(V1)의 논리 상태에 따라 Q1 및 Q2 노드를 서로 분리하거나 연결하고 저항 역할을 하여 노드간 전압차를 완화시키는 역할을 한다. 저항 트랜지스터(Tp)를 제어하는 제어 신호(V1)로는 하이 논리의 온 전압(VH, VH1)이나 어느 하나의 클럭이 공급될 수 있다.In contrast to the inverter shown in Fig. 3, the inverter of the eighth embodiment shown in Fig. 11 separates or connects the Q node to a first control node (hereinafter referred to as Q1 node) and a second control node (hereinafter referred to as a Q2 node). A transistor Tp may be additionally provided. The resistor transistor Tp isolates or connects the Q1 and Q2 nodes from each other according to the logic state of the other control signal V1, and acts as a resistor to alleviate the voltage difference between the nodes. High logic on voltages VH and VH1 or any one clock may be supplied as the control signal V1 for controlling the resistance transistor Tp.

제1 제어부(CU1)의 제3 트랜지스터(T3)는 전술한 더미 스위칭부(DM)를 경유하거나, 경유하지 않고 Q1 노드 및 Q2 노드 중 어느 하나에 의해 제어될 수 있다.The third transistor T3 of the first control unit CU1 may be controlled by any one of the Q1 node and the Q2 node via or without the aforementioned dummy switching unit DM.

제1 제어부(CU1)에는 로우 논리의 전압으로써, 풀-다운 트랜지스터(Td)에 인가되는 저전위 전압(VL; 제1 오프 전압)과 다른 저전위 전압(VL1; 제2 오프 전압)이 인가될 수 있다. 물론, 저전위 전압(VL1; 제2 오프 전압)은 전술한 실시예들과 같이 저전위 전압(VL; 제1 오프 전압)과 동일할 수 있다.A low potential voltage VL1 (second off voltage) different from the low potential voltage VL applied to the pull-down transistor Td is applied to the first controller CU1 as a low logic voltage. can Of course, the low potential voltage VL1 (second off voltage) may be the same as the low potential voltage VL (first off voltage) as in the above-described embodiments.

제2 제어부(CU2)에는 하이 논리의 전압으로써, 풀-업 트랜지스터(Tu)에 인가되는 고전위 전압(VH; 제1 온 전압)과 다른 고전위 전압(VH1; 제2 온 전압)이 인가될 수 있다. 물론, 고전위 전압(VH2; 제2 오프 전압)은 전술한 실시예들과 같이 고전위 전압(VH; 제1 온 전압)과 동일할 수 있다.A high potential voltage VH1 (second turn-on voltage) different from the high-potential voltage VH applied to the pull-up transistor Tu as a high logic voltage is applied to the second controller CU2 . can Of course, the high potential voltage VH2 (second off voltage) may be the same as the high potential voltage VH (first on voltage) as in the above-described embodiments.

더미 스위칭부(DM)를 구성하는 전술한 더미 트랜지스터(Tm)는 고전위 전압(VH or VH1), 입력 신호(IN) 중 어느 하나에 의해 제어될 수 있다.The aforementioned dummy transistor Tm constituting the dummy switching unit DM may be controlled by any one of the high potential voltage VH or VH1 and the input signal IN.

전술한 제1 온 전압(VH) 대신 제어 신호(CON)가 이용될 수 있다.The control signal CON may be used instead of the above-described first on voltage VH.

도 12는 전술한 각 실시예의 인버터의 일부 구성요소에 적용될 수 있는 다른 예들을 나타낸 회로도이다.12 is a circuit diagram showing other examples applicable to some components of the inverter of each of the above-described embodiments.

도 12(a)는 전술한 제2 제어부(CU2)의 다른 예를 나타낸 것으로, 고전위 전압(VH or VH1)의 공급 단자와 Q 노드 사이에 직렬 연결되고, 제어 신호(CON)에 의해 제어되는 제1 충전 트랜지스터(Tc1)와, 제1 충전 트랜지스터(Tc1)와 다르거나 동일한 제어 신호(CON)에 의해 제어되는 제2 충전 트랜지스터(Tc2)를 구비한다. 제2 충전 트랜지스터(Tc2)의 제어 신호로는 제1 충전 트랜지스터(Tc1)와 동일한 제어 신호(CON), 고전위 전압(VH or VH1), 옵셋 전압(VD) 중 어느 하나가 적용될 수 있다. 고전위 전압(VH or VH1) 또는 옵셋 전압(VD)에 의해 제어되는 제2 충전 트랜지스터(Tc2)는 턴-온 상태를 유지하거나, 제어 신호(CON)에 응답하여 제1 충전 트랜지스터(Tc1)와 함께 턴-온되어, 제1 충전 트랜지스터(Tc1)를 경유하여 공급되는 고전위 전압(VH or VH1)을 Q 노드로 전달한다.12 (a) shows another example of the above-described second control unit CU2, which is connected in series between the supply terminal of the high potential voltage VH or VH1 and the Q node, and is controlled by the control signal CON. A first charging transistor Tc1 and a second charging transistor Tc2 controlled by a control signal CON that is different from or the same as that of the first charging transistor Tc1 is provided. As the control signal of the second charging transistor Tc2 , any one of the same control signal CON, the high potential voltage VH or VH1 , and the offset voltage VD as that of the first charging transistor Tc1 may be applied. The second charging transistor Tc2 controlled by the high potential voltage VH or VH1 or the offset voltage VD maintains a turn-on state, or in response to the control signal CON, and the first charging transistor Tc1 They are turned on together to transfer the high potential voltage VH or VH1 supplied via the first charging transistor Tc1 to the Q node.

한편, 도 12(b)와 같이 제2 제어부(CU2)에서 제1 및 제2 충전 트랜지스터(Tc1, Tc2)의 위치는 서로 뒤바뀔 수 있다. 즉, 고전위 전압(VH or VH1)의 공급 단자와 Q 노드 사이에 제1 충전 트랜지스터(Tc1)가 접속되고, 고전위 전압(VH or VH1)의 공급 단자와 제1 충전 트랜지스터(Tc1) 사이에 제2 충전 트랜지스터(Tc2)가 접속될 수 있다.Meanwhile, as shown in FIG. 12B , positions of the first and second charging transistors Tc1 and Tc2 in the second control unit CU2 may be reversed. That is, the first charging transistor Tc1 is connected between the supply terminal of the high potential voltage VH or VH1 and the Q node, and between the supply terminal of the high potential voltage VH or VH1 and the first charging transistor Tc1 A second charging transistor Tc2 may be connected.

도 12(c)는 전술한 제2 제어부(CU2)의 또 다른 예를 나타낸 것으로, Q 노드와 고전위 전압(VH or VH1)의 공급 단자 사이에 직렬 연결되고, 제어 신호(CON)에 의해 제어되는 제1 및 제2 트랜지스터(Tc1, Tc2)와, Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나에 응답하여 제1 및 제2 트랜지스터(Tc1, Tc2) 사이의 연결 노드(Pc)에 옵셋 전압(VD)을 공급하는 제3 트랜지스터(Tc3)를 구비한다. 옵셋 전압(VD)으로는 고전위 전압(VH or VH1)이 공급될 수 있다.12( c ) shows another example of the aforementioned second control unit CU2 , which is connected in series between the Q node and the supply terminal of the high potential voltage VH or VH1 , and is controlled by the control signal CON A connection node between the first and second transistors Tc1 and Tc2 and the first and second transistors Tc1 and Tc2 in response to any one of a Q node, a Q1 node, a Q2 node, and an output (OUT) node ( and a third transistor Tc3 for supplying the offset voltage VD to Pc). A high potential voltage VH or VH1 may be supplied as the offset voltage VD.

제1 및 제2 트랜지스터(Tc1, Tc2)는 제어 신호(CON)의 하이 논리에 응답하여 Q 노드와 고전위 전압(VH or VH1)의 공급 단자를 연결하고, 제3 트랜지스터(Tc1)는 Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 하이 논리에 의해 응답하여 옵셋 전압(VD)을 제1 및 제2 트랜지스터(Tc1, Tc2)사이의 연결 노드(Pc)에 공급한다. Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나가 하이 논리이고, 제어 신호(CON)의 로우 논리에 응답하여 제1 및 제2 트랜지스터(Tc1, Tc2)가 턴-오프될 때, 제3 트랜지스터(Tc3)로부터의 옵셋 전압(VD)에 의해 문턱 전압이 네거티브로 쉬프트하더라도 제1 트랜지스터(Tc1)는 완전히 턴-오프되어 Q 노드의 누설 전류를 방지할 수 있다.The first and second transistors Tc1 and Tc2 connect the Q node to the supply terminal of the high potential voltage VH or VH1 in response to the high logic of the control signal CON, and the third transistor Tc1 is the Q node , Q1 node, Q2 node, and output (OUT) node in response to the high logic of any one of the offset voltage (VD) is supplied to the connection node (Pc) between the first and second transistors (Tc1, Tc2). When any one of the Q node, Q1 node, Q2 node, and the output node is high logic and the first and second transistors Tc1 and Tc2 are turned off in response to the low logic of the control signal CON , even if the threshold voltage shifts negatively by the offset voltage VD from the third transistor Tc3 , the first transistor Tc1 is completely turned off to prevent leakage current of the Q node.

도 12(d)는 전술한 풀-다운 트랜지스터(Td) 대신 적용될 수 있는 풀-다운 스위칭부(PD)를 나타낸 것으로, 제1 및 제2 트랜지스터(Td1, Td2)는 입력(IN)에 의해 제어되어 출력(OUT) 노드를 저전위 전압(VL)의 공급 단자와 연결하고, 제3 트랜지스터(Td3)는 Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 노드에 의해 제어되어 옵셋 전압(VD)을 제1 및 제2 트랜지스터(Td1, Td2) 사이의 연결 노드(Pd)에 공급한다. 옵셋 전압(VD)으로는 고전위 전압(VH or VH1)이 공급될 수 있다. Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나가 하이 논리이고, 입력(IN)의 로우 논리에 응답하여 제1 및 제2 트랜지스터(Td1, Td2)가 턴-오프될 때, Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 하이 논리에 응답하여 턴-온된 제3 트랜지스터(Td3)로부터의 옵셋 전압(VD)이 공급되므로, 문턱 전압이 네거티브로 쉬프트하더라도 제1 트랜지스터(Td1)는 완전히 턴-오프되어 출력(OUT) 노드의 누설 전류를 방지할 수 있다.12( d ) shows a pull-down switching unit PD that can be applied instead of the aforementioned pull-down transistor Td, in which the first and second transistors Td1 and Td2 are controlled by the input IN. to connect the output (OUT) node to the supply terminal of the low potential voltage (VL), and the third transistor (Td3) is controlled by any one of the Q node, Q1 node, Q2 node, and output (OUT) node. The offset voltage VD is supplied to the connection node Pd between the first and second transistors Td1 and Td2. A high potential voltage VH or VH1 may be supplied as the offset voltage VD. When any one of the Q node, Q1 node, Q2 node, and the output node is high logic, and the first and second transistors Td1 and Td2 are turned off in response to the low logic of the input IN, Since the offset voltage VD from the turned-on third transistor Td3 is supplied in response to the high logic of any one of the Q node, Q1 node, Q2 node, and the output node, even if the threshold voltage shifts negatively The first transistor Td1 may be completely turned off to prevent leakage current of the output node OUT.

한편, 전술한 제1 제어부(CU1)의 제3 트랜지스터(T3)와, 제2 제어부(CU2)의 제3 트랜지스터(Tc3)와, 풀-다운 스위칭부(PD)의 제3 트랜지스터(Td3)은 전술한 바와 같이 각각 되거나, 어느 하나의 제3 트랜지스터만 구비될 수 있으며, 하나의 제3 트랜지스터만 구비하는 경우 제1 제어부(CU1)의 연결 노드(P), 제2 제어부(CU2)의 연결 노드(Pc), 풀-다운 스위칭부(PD)의 연결 노드(Pd)는 하나의 제3 트랜지스터에 의해 공유될 수 있다. 물론, 전술한 3개의 제3 트랜지스터(T3, Tc3, Td3) 중 2개만 하나의 트랜지스터로 구성될 수 있다. 제3 트랜지스터(T3, Tc3, Td3)에 공급되는 옵셋 전압(VD)으로는 VH, VH1 중 어느 하나가 공급될 수 있다.Meanwhile, the third transistor T3 of the first control unit CU1, the third transistor Tc3 of the second control unit CU2, and the third transistor Td3 of the pull-down switching unit PD described above are Each as described above or only one third transistor may be provided, and when only one third transistor is provided, the connection node P of the first control unit CU1 and the connection node of the second control unit CU2 (Pc), the connection node Pd of the pull-down switching unit PD may be shared by one third transistor. Of course, only two of the above-described three third transistors T3, Tc3, and Td3 may be configured as one transistor. Any one of VH and VH1 may be supplied as the offset voltage VD supplied to the third transistors T3 , Tc3 , and Td3 .

전술한 각 실시예의 인버터는 산화물 트랜지스터로 구성될 수 있으며, 이들 중 적어도 제1 제어부(CU1)의 제1 트랜지스터(T1)와, 제2 제어부(CU2)의 제1 트랜지스터(Tc1)와, 풀-다운 스위칭부(PD)의 제1 트랜지스터(Td1)가 산화물 트랜지스터일 수 있다. 이때, 산화물 트랜지스터의 문턱 전압이 쉬프트되는 경우 전술한 완전 턴-오프 효과가 우수하다.The inverter of each of the above-described embodiments may be composed of an oxide transistor, among which at least the first transistor T1 of the first control unit CU1, the first transistor Tc1 of the second control unit CU2, and the full- The first transistor Td1 of the down switching unit PD may be an oxide transistor. In this case, when the threshold voltage of the oxide transistor is shifted, the above-described complete turn-off effect is excellent.

도 13은 도 10에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도로써, 도 2와 동일한 VH=25V, VL=-5V, CON=IN=-5V~25V, Vth=-1V의 시뮬레이션 조건으로 도 10에 도시된 인버터를 구동한 결과를 나타낸 것이다.13 is a waveform diagram showing the result of simulating the driving waveform of the inverter shown in FIG. 10, and the same simulations of VH=25V, VL=-5V, CON=IN=-5V~25V, and Vth=-1V as in FIG. The results of driving the inverter shown in FIG. 10 under the conditions are shown.

도 13을 참조하면, t1 기간에 있어서 입력(IN)이 하이 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)가 턴-온, 제2 제어부(CU2)의 충전 트랜지스터(Tc)가 턴-오프됨으로써 Q 노드가 로우 논리가 되어 풀-업 트랜지스터(Tu)가 턴-오프되고, 턴-온된 풀-다운 트랜지스터(Td)를 통해 저전위 전압(VL)이 출력(OUT)의 로우 논리로 출력된다.Referring to FIG. 13 , when the input IN is high logic and the control signal CON is low logic in the t1 period, the first and second transistors T1 and T2 of the first control unit CU1 turn- On and off the charging transistor Tc of the second control unit CU2 is turned off, the Q node becomes low logic, the pull-up transistor Tu is turned off, and the turn-on pull-down transistor Td is turned off. The low potential voltage VL is output to the low logic of the output OUT.

t2 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)와 풀-다운 트랜지스터(Td)가 턴-오프됨으로써 Q 노드 및 출력(OUT) 노드는 플로팅되어 이전의 로우 논리 상태를 유지한다.In the t2 period, when the input IN is low logic and the control signal CON is low logic, the first and second transistors T1 and T2 and the pull-down transistor Td of the first control unit CU1 is turned off so that the Q node and the output (OUT) node float to maintain the previous low logic state.

t3 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 하이 논리일 때, Q 노드가 충전 트랜지스터(Tc)를 통해 하이 논리가 됨에 따라 턴-온된 풀-업 트랜지스터(Tu)는 고전위 전압(VH)을 출력(OUT)의 하이 논리로 출력한다. 이때, 제1 커패시터(C1)의 커플링에 의해 Q 노드의 전압이 출력(OUT) 노드의 전압을 따라 부트스트랩핑됨으로써 출력(OUT) 노드의 전압은 빠르게 하이 논리로 상승할 수 있다.In period t3, when the input IN is low logic and the control signal CON is high logic, the pull-up transistor Tu turned on as the Q node becomes high logic through the charging transistor Tc is The high potential voltage VH is output as the high logic of the output OUT. In this case, the voltage of the Q node may be bootstrapped according to the voltage of the output node by the coupling of the first capacitor C1 , so that the voltage of the output node may rapidly rise to high logic.

t4 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)는 이전의 턴-오프 상태이고 충전 트랜지스터(Tc)가 턴-오프되어 Q 노드는 이전의 하이 논리 상태로 플로팅된다. 이때, Q 노드의 하이 논리에 의해 턴-온된 제1 제어부(CU1)의 제3 트랜지스터(T3)가 고전위 전압(VH)을 제1 트랜지스터(T1)의 게이트에 공급함으로써, 게이트 전압이 소스 전압보다 높아진 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지할 수 있다. 이에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지함으로써 풀-업 트랜지스터(Tu)는 턴-온을 유지하여 출력(OUT)은 고전위 전압(VH)의 하이 논리를 안정적으로 유지함을 알 수 있다. 특히, 저주파수 구동 등에 의해 하이 논리의 출력 기간이 길게 지연되더라도 Q 노드는 안정적인 하이 논리를 유지하여 풀-업 트랜지스터(Tu)는 정상적인 하이 논리의 출력(OUT)을 유지할 수 있다.In the period t4, when the input IN is low logic and the control signal CON is low logic, the first and second transistors T1 and T2 of the first control unit CU1 are in the previous turn-off state and The charging transistor Tc is turned off so that the Q node floats to its previous high logic state. At this time, the third transistor T3 of the first control unit CU1 turned on by the high logic of the Q node supplies the high potential voltage VH to the gate of the first transistor T1, so that the gate voltage is changed to the source voltage. The higher first transistor T1 may maintain a complete turn-off state. Accordingly, the Q node prevents charge leakage and maintains a stable high logic, so that the pull-up transistor Tu maintains turn-on and the output OUT stably maintains the high logic of the high potential voltage VH. Able to know. In particular, even if the output period of the high logic is long delayed due to the low frequency driving, the Q node maintains the stable high logic, so that the pull-up transistor Tu can maintain the normal high logic output OUT.

한편, 전술한 본 발명에서는 인버터가 N-타입 트랜지스터들로 구성되는 경우를 예로 들어 설명한 것이며, P-타입 트랜지스터들로도 구성될 수 있으며, 이 경우 전술한 하이 논리값은 고전위 전압에서 저전위 전압으로, 전술한 로우 논리값은 저전위 전압에서 고전위 전압으로 변경되면 된다. 즉, 본 발명의 전술한 각 실시예의 인버터가 P-타입 트랜지스터들로 구성되는 경우, 전술한 제1 온 전압, 제2 온 전압, 옵셋 전압(VD), 제어 신호(CON, V1)는 저전위 전압으로 하이 논리값을 갖고, 제1 오프 전압, 제2 오프 전압은 고전위 전압으로 로우 논리값을 갖는다.Meanwhile, in the present invention described above, the case in which the inverter is composed of N-type transistors has been described as an example, and it may also be composed of P-type transistors. , the above-described low logic value may be changed from a low potential voltage to a high potential voltage. That is, when the inverter of each of the above-described embodiments of the present invention includes P-type transistors, the first on voltage, the second on voltage, the offset voltage VD, and the control signals CON and V1 have low potentials. The voltage has a high logic value, and the first off voltage and the second off voltage have a low logic value as the high potential voltage.

전술한 본 발명의 각 실시예에 따른 인버터는 표시 장치에서 이용되는 쉬프트 레지스터나 인버터를 이용하는 다른 전자 장치에 적용될 수 있다. 이하에서는 본 발명에 따른 인버터가 OLED 표시 장치의 발광 제어(EM) 드라이버에 적용된 경우를 예를 들어 설명하기로 한다.The inverter according to the above-described embodiments of the present invention may be applied to a shift register used in a display device or other electronic device using an inverter. Hereinafter, a case in which the inverter according to the present invention is applied to an emission control (EM) driver of an OLED display device will be described as an example.

도 14는 본 발명의 실시예에 따른 인버터가 적용되는 OLED 표시 장치를 개략적으로 나타낸 블록도이다.14 is a block diagram schematically illustrating an OLED display device to which an inverter is applied according to an embodiment of the present invention.

도 14에 도시된 OLED 표시 장치는 표시부(10), 스캔 드라이버(20), 데이터 드라이버(30), 발광 제어(EM) 드라이버(40), 타이밍 제어부(50) 등을 구비한다.The OLED display shown in FIG. 14 includes a display unit 10 , a scan driver 20 , a data driver 30 , an emission control (EM) driver 40 , a timing controller 50 , and the like.

표시부(10)는 매트릭스 형태의 픽셀 어레이를 통해 영상을 표시한다. 픽셀 어레이의 각 픽셀은 통상 R(Red), G(Green), B(Blue) 서브픽셀의 조합으로 원하는 색을 구현하고, 휘도 향상을 위한 W(White) 서브픽셀을 추가로 구비하기도 한다. 각 서브픽셀(60)은 픽셀 회로에 의해 독립적으로 구동된다.The display unit 10 displays an image through a matrix-type pixel array. Each pixel of the pixel array typically implements a desired color by a combination of R (Red), G (Green), and B (Blue) sub-pixels, and may additionally include a W (White) sub-pixel for improving luminance. Each subpixel 60 is independently driven by a pixel circuit.

예를 들면, 각 서브픽셀(60)은 도 15에 도시된 바와 같이 OLED 소자와, OLED 소자를 독립적으로 구동하기 위하여 스위칭 TFT(ST), 발광 제어 TFT(ET), 구동 TFT(DT)와 스토리지 커패시터(Cst)를 포함하는 픽셀 회로를 구비한다.For example, as shown in FIG. 15 , each subpixel 60 includes an OLED element, a switching TFT (ST), a light emission control TFT (ET), a driving TFT (DT), and a storage to independently drive the OLED element. A pixel circuit including a capacitor Cst is provided.

TFT는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.The TFT may be an amorphous silicon (a-Si) TFT, a poly-silicon TFT, an oxide TFT, or an organic TFT.

OLED 소자는 구동 TFT(DT)와 접속된 애노드와, 저전위 전압(EVSS)과 접속된 캐소드와, 애노드 및 캐소드 사이의 발광층을 구비하여, 구동 TFT(DT)로부터 공급된 전류량에 비례하는 광을 발생한다.The OLED device includes an anode connected to the driving TFT (DT), a cathode connected to a low potential voltage (EVSS), and a light emitting layer between the anode and the cathode, and emits light proportional to the amount of current supplied from the driving TFT (DT). Occurs.

스위칭 TFT(ST)는 한 게이트 라인(Gi)의 스캔 신호(SPi)에 의해 구동되어 해당 데이터 라인(Dj)으로부터의 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트에 공급한다. 스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트 및 소스 사이에 접속되어 데이터 전압(Vdata)에 상응하는 전압을 충전하여 구동 TFT(DT)의 구동 전압(Vgs)으로 공급한다.The switching TFT ST is driven by the scan signal SPi of one gate line Gi to supply the data voltage Vdata from the corresponding data line Dj to the gate of the driving TFT DT. The storage capacitor Cst is connected between the gate and the source of the driving TFT DT to charge a voltage corresponding to the data voltage Vdata and supply it as the driving voltage Vgs of the driving TFT DT.

발광 제어 TFT(EM)는 한 발광 제어 라인(Ei)의 발광 제어 신호(Emi)에 의해 구동되어 고전위 전압(EVDD)을 구동 TFT(DT)로 공급하여 OLED 소자의 발광 기간을 제어함으로써 불필요한 기간에 OLED 소자가 발광하는 것을 방지하여 블랙 휘도를 낮출 수 있다.The light emission control TFT EM is driven by the light emission control signal Emi of one light emission control line Ei to supply a high potential voltage EVDD to the driving TFT DT to control the light emission period of the OLED element for an unnecessary period. It is possible to lower the black luminance by preventing the OLED device from emitting light.

구동 TFT(DT)는 발광 제어 TFT(EM)를 경유하여 고전위 전압(EVDD) 공급 라인으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압(Vgs)에 따라 제어함으로써 구동 전압(Vgs)에 비례하는 전류를 OLED 소자로 공급하여 OLED 소자를 발광시킨다.The driving TFT DT controls the current supplied from the high potential voltage EVDD supply line via the light emission control TFT EM according to the driving voltage Vgs supplied from the storage capacitor Cst to obtain the driving voltage Vgs. By supplying a current proportional to the OLED to the OLED device, the OLED device emits light.

스캔 드라이버(20)는 타이밍 제어부(50)로부터의 스캔 제어 신호(SCS)에 응답하여 표시부(10)의 게이트 라인들(G1~Gn)을 순차적으로 구동한다. 스캔 드라이버(20)는 해당 게이트 라인(Gi)을 구동하는 스캔 기간에서 게이트 온 전압의 스캔 신호(SPi)를 공급하고, 구동하지 않을 때 게이트 오프 전압의 스캔 신호(SPi)를 공급한다.The scan driver 20 sequentially drives the gate lines G1 to Gn of the display unit 10 in response to the scan control signal SCS from the timing controller 50 . The scan driver 20 supplies the scan signal SPi of the gate-on voltage in the scan period for driving the corresponding gate line Gi, and supplies the scan signal SPi of the gate-off voltage when not driving.

발광 제어(EM) 드라이버(40)는 타이밍 제어부(50)로부터의 발광 구동 제어 신호(ECS)에 응답하여 표시부(10)의 발광 제어 라인들(E1~En)을 구동한다. 발광 제어(EM) 드라이버(40)는 해당 발광 제어 라인들(Ei)을 구동할 때 게이트 온 전압의 발광 제어 신호(Emi)를 공급하고, 구동하지 않을 때 게이트 오프 전압의 발광 제어 신호(Emi)를 공급한다.The emission control (EM) driver 40 drives the emission control lines E1 to En of the display unit 10 in response to the emission driving control signal ECS from the timing controller 50 . The emission control (EM) driver 40 supplies the emission control signal Emi of the gate-on voltage when driving the corresponding emission control lines Ei, and the emission control signal Emi of the gate-off voltage when not driving. to supply

스캔 드라이버(20) 및 발광 제어(EM) 드라이버(40)는 표시부(10)의 TFT 어레이와 동시에 형성되어 표시부(10)의 양측 비표시 영역에 내장될 수 있다.The scan driver 20 and the emission control (EM) driver 40 may be formed simultaneously with the TFT array of the display unit 10 , and may be embedded in both non-display areas of the display unit 10 .

데이터 드라이버(30)는 타이밍 제어부(50)로부터의 데이터 제어 신호(DCS)에 응답하여 타이밍 제어부(50)로부터의 영상 데이터(DATA)를 표시부(10)의 다수의 데이터 라인(D1~Dm)에 공급한다. 데이터 드라이버(30)는 타이밍 제어부(50)로부터의 데이터를 감마 전압 생성부(미도시)로부터의 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 각 게이트 라인이 구동될 때마다 데이터 신호를 데이터 라인(D1~Dm)으로 공급한다.The data driver 30 transmits the image data DATA from the timing controller 50 to the plurality of data lines D1 to Dm of the display unit 10 in response to the data control signal DCS from the timing controller 50 . supply The data driver 30 converts data from the timing controller 50 into an analog data signal using a gamma voltage from a gamma voltage generator (not shown), and converts the data signal to a data line whenever each gate line is driven. (D1~Dm) is supplied.

타이밍 제어부(50)는 외부 호스트 세트로부터 공급된 영상 데이터(DATA)와 함께 다수의 동기 신호(SYNC)를 입력한다. 다수의 동기 신호(SYNC)는 도트 클럭 및 데이터 이네이블 신호를 포함하거나, 수평 동기 신호 및 수직 동기 신호를 더 포함할 수 있다. 타이밍 제어부(50)는 화질 향상이나 소비 전력 감소를 위한 다양한 데이터 처리 방법을 이용하여 호스트 세트로부터 입력된 데이터(DATA)를 보정하여 데이터 드라이버(30)로 출력한다.The timing controller 50 inputs a plurality of synchronization signals SYNC together with the image data DATA supplied from the external host set. The plurality of synchronization signals SYNC may include a dot clock and a data enable signal, or may further include a horizontal synchronization signal and a vertical synchronization signal. The timing controller 50 corrects the data DATA input from the host set by using various data processing methods for image quality improvement or power consumption reduction, and outputs the corrected data DATA to the data driver 30 .

또한, 타이밍 제어부(50)는 다수의 동기 신호들(SYNC)을 이용하여 데이터 드라이버(30)의 구동 타이밍을 제어하는 다수의 데이터 제어 신호(DCS)와, 스캔 드라이버(20)의 구동 타이밍을 제어하는 다수의 스캔 제어 신호(SCS)와, 발광 제어(EM) 드라이버(40)의 구동 타이밍을 제어하는 다수의 발광 구동 제어 신호(ECS)를 생성하여 해당 드라이버로 공급한다.Also, the timing controller 50 controls the driving timing of the scan driver 20 and the plurality of data control signals DCS for controlling the driving timing of the data driver 30 using the plurality of synchronization signals SYNC. A plurality of scan control signals SCS and a plurality of emission control signals ECS for controlling driving timing of the emission control (EM) driver 40 are generated and supplied to the corresponding driver.

도 16은 도 14에 도시된 발광 제어(EM) 드라이버(40)를 구성하는 쉬프트 레지스터의 일부분을 개략적으로 나타낸 블록도이다.16 is a block diagram schematically showing a part of a shift register constituting the emission control (EM) driver 40 shown in FIG. 14 .

도 16에 도시된 발광 제어(EM) 드라이버(40)를 쉬프트 레지스터는 출력 펄스를 순차적으로 출력하는 다수의 스테이지(STi-1, STi, STi+1)와, 다수의 스테이지(STi-1, STi, STi+1)의 출력 펄스들을 각각 반전시켜 발광 제어 신호(EMi-1, EMi, EMi+1)로 출력하는 다수의 인버터(INVi-1, INVi, INVi+1)를 구비한다.The shift register of the emission control (EM) driver 40 shown in FIG. 16 includes a plurality of stages STi-1, STi, and STi+1 for sequentially outputting output pulses, and a plurality of stages STi-1 and STi A plurality of inverters INVi-1, INVi, INVi+1 are provided to respectively invert the output pulses of , STi+1 and output the light emission control signals EMi-1, EMi, and EMi+1.

다수의 스테이지들(STi-1, STi, STi+1) 각각은 이전 스테이지들 중 어느 하나로부터의 전단 출력 또는 스타트 펄스의 제어에 응답하여 세트(set)되고, 다음 스테이지들 중 어느 하나로부터의 후단 출력 또는 리셋 펄스의 제어에 응답하여 리셋(reset)된다. 다수의 스테이지들(STi-1, STi, STi+1) 각각은 하이 펄스의 위상이 순차적으로 지연되는 다수의 클럭들(CLKs) 중 적어도 하나의 클럭을 공급받고, 자신의 출력부로 공급된 어느 하나의 클럭을 출력 펄스로 발생시킨다.Each of the plurality of stages STi-1, STi, and STi+1 is set in response to a control of a start pulse or a previous output from any one of the previous stages, and a subsequent stage from any one of the following stages It is reset in response to the control of the output or reset pulse. Each of the plurality of stages STi-1, STi, and STi+1 receives at least one of the plurality of clocks CLKs in which the phase of the high pulse is sequentially delayed, and receives at least one clock supplied to its output. of clock is generated as an output pulse.

다수의 인버터들(INVi-1, INVi, INVi+1) 각각은 다수의 스테이지(STi-1, STi, STi+1)로부터 공급된 출력 펄스들을 각각 반전시켜 발광 제어 신호(EMi-1, EMi, EMi+1)로 출력한다. 인버터들(INVi-1, INVi, INVi+1)은 전술한 본 발명에 따른 실시예들 중 어느 하나의 인버터를 이용한다.Each of the plurality of inverters INVi-1, INVi, and INVi+1 inverts output pulses supplied from the plurality of stages STi-1, STi, and STi+1, respectively, to obtain the emission control signals EMi-1, EMi, EMi+1). The inverters INVi-1, INVi, and INVi+1 use the inverter according to any one of the above-described embodiments according to the present invention.

각 인버터(INV)는 각 스테이지(ST)로부터 출력된 출력 펄스를 전술한 입력(IN)으로 공급받고, 하이 펄스의 위상이 순차적으로 지연되는 다수의 EM 클럭들(ECLKs) 중 적어도 하나의 클럭을 전술한 제어 신호(CON)로 공급받아, 입력(IN)인 출력 펄스를 반전시켜서 전술한 출력(OUT)에 해당하는 발광 제어 신호(EM)를 발생한다.Each inverter INV receives the output pulse output from each stage ST as the aforementioned input IN, and receives at least one of a plurality of EM clocks ECLKs in which the phase of the high pulse is sequentially delayed. The light emitting control signal EM corresponding to the above-described output OUT is generated by inverting the output pulse that is the input IN by receiving the control signal CON.

전술한 도 13을 참조하면, 각 스테이지(ST)의 출력 펄스에 해당하는 입력(IN)이 하이 논리에서 로우 논리로 가변하더라도, EM 클럭(ECLK)에 해당하는 제어 신호(CON)의 제어에 의해 발광 제어 신호(EM)에 해당하는 출력(OUT)이 하이 논리로 가변됨을 알 수 있다. 그리고, EM 클럭(ECLK)에 해당하는 제어 신호(CON)가 로우 논리로 가변하면 하이 논리를 유지하는 Q 노드에 의해 발광 제어 신호(EM)에 해당하는 출력(OUT)은 하이 논리를 유지하며, 이때, 전술한 각 실시예와 같이 Q 노드의 전하 누설이 방지됨으로써 저주파 구동으로 발광 기간이 지연되더라도 발광 제어 신호(EM)에 해당하는 출력(OUT)은 안정적으로 하이 논리를 유지함을 알 수 있다.Referring to FIG. 13 described above, even if the input IN corresponding to the output pulse of each stage ST varies from the high logic to the low logic, the control signal CON corresponding to the EM clock ECLK is controlled. It can be seen that the output OUT corresponding to the light emission control signal EM is changed to high logic. And, when the control signal CON corresponding to the EM clock ECLK is changed to low logic, the output OUT corresponding to the emission control signal EM maintains high logic by the Q node maintaining the high logic, At this time, it can be seen that the output OUT corresponding to the light emission control signal EM stably maintains high logic even though the light emission period is delayed due to the low frequency driving by preventing the charge leakage of the Q node as in each of the above-described embodiments.

이상 설명한 바와 같이, 본 발명에 따른 인버터는 옵셋 전압을 이용하여 방전용 트랜지스터(T1)를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 Q 노드의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.As described above, the inverter according to the present invention completely turns off the discharge transistor T1 using the offset voltage, thereby preventing the leakage current of the Q node even if the threshold voltage shifts negatively to obtain a stable output. It is possible to increase the range of the threshold voltage to obtain a normal output.

나아가, 본 발명에 따른 인버터를 이용한 쉬프트 레지스터 및 표시 장치는 인버터가 게이트 온 전압을 출력하는 기간동안 인버터내에서 Q 노드의 누설 전류를 방지하여 안정된 출력을 유지할 수 있으므로 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.Furthermore, the shift register and display device using the inverter according to the present invention can maintain a stable output by preventing leakage current of the Q node in the inverter during the period when the inverter outputs the gate-on voltage, so that the range of the threshold voltage for normal operation can be increased, and a stable output can be maintained even when the output period of the gate-on voltage is increased by the low-frequency driving.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present invention pertains that various substitutions, modifications and changes are possible without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of

CU1: 제1 제어부 CU2: 제2 제어부
DM: 더미 스위칭부 PD: 풀-다운 스위칭부
10: 표시부 20: 스캔 드라이버
30: 데이터 드라이버 40: 발광 제어(EM) 드라이버
50: 타이밍 제어부 60: 서브픽셀
STi-1~STi+1: 스테이지 INVi-1~INVi+1: 인버터CU1: first control unit CU2: second control unit
DM: dummy switching part PD: pull-down switching part
10: display unit 20: scan driver
30: data driver 40: emission control (EM) driver
50: timing controller 60: sub-pixel
STi-1 to STi+1: Stage INVi-1 to INVi+1: Inverter

Claims (12)

제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와,
입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와,
상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와,
제어 신호의 논리 상태에 따라 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비하고,
상기 제1 제어부는,
상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비하고, 상기 제어 노드의 논리 상태에 따라 상기 입력 신호를 반전시켜 출력으로 발생시키고,
상기 풀-다운 스위칭부는,
상기 출력 노드와 상기 제1 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 출력 노드와 상기 제1 오프 전압의 공급 단자를 연결하는 제1 풀-다운 트랜지스터 및 제2 풀-다운 트랜지스터와, 상기 제어 노드 또는 상기 출력 노드의 논리 상태에 따라 상기 옵셋 전압을 상기 풀-다운 스위칭부의 제1 및 제2 풀-다운 트랜지스터 사이의 연결 노드로 공급하는 제3 풀-다운 트랜지스터를 구비하고,
상기 제어 노드와 상기 제1 제어부 사이에 위치하여 상기 제어 노드를 상기 제1 제어부의 제1 및 제2 트랜지스터 중 적어도 어느 하나와 연결하는 더미 스위칭부로서, 상기 제1 온 전압 또는 제2 온 전압의 제어에 응답하여 상기 제어 노드를 상기 제1 제어부의 제3 트랜지스터의 게이트와, 상기 제1 제어부의 제1 트랜지스터의 드레인 중 적어도 어느 하나와 연결하는 더미 트랜지스터를 구비하거나, 상기 입력 신호의 제어에 응답하여 상기 제어 노드를 상기 제1 제어부의 제1 트랜지스터의 드레인과 연결하는 더미 트랜지스터를 더 구비하고,
상기 제어 노드는 제1 및 제2 제어 노드를 포함하고, 상기 제1 및 제2 제어 노드 사이에 연결되고, 제2 제어 신호에 응답하여 상기 제1 및 제2 제어 노드를 분리하거나 연결하는 저항 트랜지스터를 추가로 구비하는 인버터. a pull-up switching element for outputting a first on voltage to an output node according to a logic state of the control node;
a pull-down switching unit for outputting a first off voltage to the output node according to a logic state of an input signal;
a first control unit for discharging the control node to a second off voltage according to the logic state of the input signal;
a second control unit for charging the control node with a second on voltage according to the logic state of the control signal;
The first control unit,
first and second transistors connected in series between the control node and a supply terminal of the second off voltage, the first and second transistors connecting the control node and a supply terminal of the second off voltage according to a logic state of the input signal; a third transistor for supplying an offset voltage to a connection node between the first and second transistors according to a logic state of any one of a control node and the output node, and configured to convert the input signal according to a logic state of the control node Inverted and generated as an output,
The pull-down switching unit,
a first pull-down transistor connected in series between the output node and a supply terminal of the first off voltage, a first pull-down transistor connecting the output node and a supply terminal of the first off voltage according to a logic state of the input signal; a pull-down transistor and a third pull-down transistor configured to supply the offset voltage to a connection node between the first and second pull-down transistors of the pull-down switching unit according to a logic state of the control node or the output node to provide
a dummy switching unit positioned between the control node and the first control unit to connect the control node to at least one of the first and second transistors of the first control unit, the first ON voltage or the second ON voltage a dummy transistor connecting the control node to at least one of a gate of the third transistor of the first control unit and a drain of the first transistor of the first control unit in response to control, or in response to the control of the input signal to further include a dummy transistor connecting the control node to the drain of the first transistor of the first control unit,
wherein the control node includes first and second control nodes, a resistive transistor coupled between the first and second control nodes, the resistive transistor isolating or coupling the first and second control nodes in response to a second control signal Inverter further comprising a. 청구항 1에 있어서,
상기 제2 제어부는 상기 제어 신호의 논리 상태에 응답하여 상기 제2 온 전압을 상기 제어 노드로 공급하는 충전 트랜지스터를 구비하거나,
상기 제2 제어부는
상기 충전 트랜지스터와,
상기 충전 트랜지스터와 상기 제어 노드 사이 또는 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터 사이에 위치하여, 상기 제1 온 전압, 제2 온 전압, 제어 신호, 옵셋 전압 중 어느 하나에 의해 제어되어 상기 충전 트랜지스터와 상기 제어 노드를 연결하거나, 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터를 연결하는 추가 충전 트랜지스터를 구비하거나,
상기 제2 제어부는
상기 제2 온 전압의 공급 단자와 상기 제어 노드 사이에 직렬 연결되고, 상기 제어 신호의 논리 상태에 따라 상기 제2 온 전압의 공급 단자와 상기 제어 노드를 연결하는 제1 및 제2 트랜지스터와,
상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 상기 옵셋 전압을 상기 제2 제어부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비하는 인버터.The method according to claim 1,
The second control unit includes a charging transistor for supplying the second on-voltage to the control node in response to a logic state of the control signal,
The second control unit
the charging transistor;
It is located between the charging transistor and the control node or between the supply terminal of the second on voltage and the charging transistor, and is controlled by any one of the first on voltage, the second on voltage, a control signal, and an offset voltage. An additional charging transistor connecting the charging transistor and the control node, or connecting the supply terminal of the second on voltage and the charging transistor,
The second control unit
first and second transistors connected in series between the supply terminal of the second on voltage and the control node, the first and second transistors connecting the supply terminal of the second on voltage and the control node according to a logic state of the control signal;
and a third transistor for supplying the offset voltage to a connection node between the first and second transistors of the second control unit according to a logic state of any one of the control node and the output node. 삭제delete 삭제delete 삭제delete 청구항 2에 있어서,
상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 풀-다운 트랜지스터 중 적어도 어느 하나는 상기 제1 및 제2 제어 노드 중 어느 하나에 의해 제어되고,
상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 풀-다운 트랜지스터 중 적어도 2개는 하나의 트랜지스터로 구성되는 인버터.3. The method according to claim 2,
At least one of the third transistor of the first control unit, the third transistor of the second control unit, and the third pull-down transistor of the pull-down switching unit is activated by any one of the first and second control nodes controlled,
At least two of the third transistor of the first control unit, the third transistor of the second control unit, and the third pull-down transistor of the pull-down switching unit are configured as one transistor. 청구항 6에 있어서,
상기 제1 및 제2 온 전압은 서로 다르거나 같은 하이 논리값의 전압이고,
상기 제1 및 제2 오프 전압은 서로 다르거나 같은 로우 논리값의 전압이고,
상기 옵셋 전압은 상기 제1 및 제2 온 전압 중 어느 하나와 동일하거나 다른 전압이고,
상기 입력 신호 및 상기 제어 신호는 서로 오버랩하지 않는 펄스 형태를 갖고, 상기 제어 신호로 어느 하나의 클럭이 공급되고,
상기 제2 제어 신호는 상기 제1 온 전압, 제2 온 전압, 옵셋 전압 중 어느 하나를 이용하는 인버터. 7. The method of claim 6,
The first and second on-voltages are voltages of a high logic value that are different from or equal to each other,
The first and second off voltages are voltages of the same or different low logic values,
The offset voltage is the same as or different from any one of the first and second on voltages,
The input signal and the control signal have a pulse shape that does not overlap with each other, and any one clock is supplied as the control signal,
The second control signal is an inverter using any one of the first on voltage, the second on voltage, and the offset voltage. 청구항 7에 있어서,
상기 인버터에 속한 트랜지스터들 중 적어도 상기 제1 제어부의 제1 트랜지스터, 상기 제2 제어부의 제1 트랜지스터, 상기 풀-다운 스위칭부의 제1 풀-다운 트랜지스터는 산화물 트랜지스터로 구성되는 인버터.8. The method of claim 7,
Among the transistors belonging to the inverter, at least a first transistor of the first control unit, a first transistor of the second control unit, and a first pull-down transistor of the pull-down switching unit are oxide transistors. 청구항 1항에 기재된 인버터를 포함하는 쉬프트 레지스터.A shift register comprising the inverter according to claim 1 . 청구항 9에 있어서,
위상차를 갖는 다수의 클럭 중 어느 하나를 출력 펄스로 발생시키는 다수의 스테이지와,
상기 다수의 스테이지 각각에 연결되어, 상기 각 스테이지로부터의 출력 펄스를 상기 입력 신호로 공급받고, 상기 제어 노드의 논리 상태에 따라 상기 출력 펄스를 반전시켜 상기 출력으로 발생시키는 상기 인버터를 포함하는 쉬프트 레지스터.10. The method of claim 9,
A plurality of stages for generating any one of a plurality of clocks having a phase difference as an output pulse;
and the inverter connected to each of the plurality of stages, receiving an output pulse from each stage as the input signal, and inverting the output pulse according to a logic state of the control node to generate the output. . 청구항 10에 기재된 쉬프트 레지스터를 포함하는 표시 장치.A display device comprising the shift register according to claim 10 . 청구항 11에 있어서,
각 서브픽셀의 발광 기간을 제어하는 발광 제어 트랜지스터를 구동하는 다수의 발광 제어 라인을 구동하는 발광 제어 드라이버가 상기 쉬프트 레지스터를 이용한 표시 장치.12. The method of claim 11,
A display device using the shift register as a light emission control driver for driving a plurality of light emission control lines for driving light emission control transistors for controlling the light emission period of each subpixel.
KR1020150068761A 2015-05-18 2015-05-18 Inverter, shift register and display device using the same KR102264274B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150068761A KR102264274B1 (en) 2015-05-18 2015-05-18 Inverter, shift register and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150068761A KR102264274B1 (en) 2015-05-18 2015-05-18 Inverter, shift register and display device using the same

Publications (2)

Publication Number Publication Date
KR20160135456A KR20160135456A (en) 2016-11-28
KR102264274B1 true KR102264274B1 (en) 2021-06-14

Family

ID=57706788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150068761A KR102264274B1 (en) 2015-05-18 2015-05-18 Inverter, shift register and display device using the same

Country Status (1)

Country Link
KR (1) KR102264274B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637295B1 (en) * 2016-12-30 2024-02-15 엘지디스플레이 주식회사 Inverter circuit for display and shift register and display apparatus comprising the same
KR102380765B1 (en) * 2017-07-18 2022-03-31 엘지디스플레이 주식회사 Gate shift register and organic light emitting display device including the same
CN109427285B (en) 2017-08-31 2022-06-24 乐金显示有限公司 Gate driving circuit and electro-luminescence display using the same
CN108648686B (en) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 Shift register unit and grid drive circuit
CN108711401B (en) * 2018-08-10 2021-08-03 京东方科技集团股份有限公司 Shift register unit, grid driving circuit, display device and driving method
CN113192463B (en) * 2021-05-11 2022-11-04 合肥京东方卓印科技有限公司 Light emitting control shift register, gate driving circuit, display device and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923718B1 (en) * 2011-12-26 2018-11-29 엘지디스플레이 주식회사 Emission control driver and organic light emitting display including the same
KR102147645B1 (en) * 2013-09-05 2020-08-27 엘지디스플레이 주식회사 Shift resister

Also Published As

Publication number Publication date
KR20160135456A (en) 2016-11-28

Similar Documents

Publication Publication Date Title
US9754551B2 (en) Display panel having a node controller for discharging nodes in a scan driver and driving method thereof
US9842566B2 (en) Shift register and display device using the same
KR102264274B1 (en) Inverter, shift register and display device using the same
US10810920B2 (en) Shift register and display device using the same
US11024245B2 (en) Gate driver and display device using the same
KR102114155B1 (en) Display device and driving method thereof
KR101352289B1 (en) Display Device
US20160253976A1 (en) Shift register
KR101366877B1 (en) Display Device
KR102541937B1 (en) Shift register
WO2018126687A1 (en) Shift register circuit, driving method therefor, gate drive circuit and display device
KR20160077315A (en) Scan driver and display device using thereof
KR20180072041A (en) Gate driving circuit and display device using the same
KR20120075828A (en) Organic light emitting diode display device and method for driving the same
KR102089325B1 (en) Organic light emitting diode display device and method for driving the same
KR20150028403A (en) Shift resister
KR20160047681A (en) Gate shift register and flat panel display using the same
KR20150077896A (en) Gate driving circuit and organic light emitting diode display device using the same
US9117512B2 (en) Gate shift register and flat panel display using the same
KR102223902B1 (en) Shift register and display device using the same
KR102015848B1 (en) Liquid crystal display device
KR20120072816A (en) Organic light emitting diode display device
KR102634178B1 (en) Gate driving circuit and display device using the same
US20230215381A1 (en) Gate driver circuit, display panel and display device including the same
KR102294690B1 (en) Gate shift register and display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant