KR102257456B1 - 반도체 패키지 및 방법 - Google Patents

반도체 패키지 및 방법 Download PDF

Info

Publication number
KR102257456B1
KR102257456B1 KR1020190001626A KR20190001626A KR102257456B1 KR 102257456 B1 KR102257456 B1 KR 102257456B1 KR 1020190001626 A KR1020190001626 A KR 1020190001626A KR 20190001626 A KR20190001626 A KR 20190001626A KR 102257456 B1 KR102257456 B1 KR 102257456B1
Authority
KR
South Korea
Prior art keywords
package
conductive connector
package component
conductive
laser
Prior art date
Application number
KR1020190001626A
Other languages
English (en)
Other versions
KR20190111735A (ko
Inventor
하오-잔 페이
시우-젠 린
웨이-유 첸
필립 유-슈안 충
치아-쉔 쳉
쿠에이-웨이 후앙
칭-후아 시에
충-쉬 리우
첸-후아 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190111735A publication Critical patent/KR20190111735A/ko
Priority to KR1020210065555A priority Critical patent/KR102375795B1/ko
Application granted granted Critical
Publication of KR102257456B1 publication Critical patent/KR102257456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시예에서, 방법은, 제1 패키지 컴포넌트를 제2 패키지 컴포넌트와 정렬시키는 단계 - 제1 패키지 컴포넌트는 제1 영역과 제2 영역을 가지며, 제1 영역은 제1 전도성 커넥터를 포함하고, 제2 영역은 제2 전도성 커넥터를 포함함 -; 제1 패키지 컴포넌트의 상단 표면의 제1 부분에 대해 제1 레이저 샷을 수행하는 단계 - 제1 레이저 샷은 제1 영역의 제1 전도성 커넥터를 리플로우하고, 제1 패키지 컴포넌트의 상단 표면의 제1 부분은 제1 영역과 완전히 중첩됨 -; 제1 레이저 샷을 수행한 후에, 제1 패키지 컴포넌트의 상단 표면의 제2 부분에 대해 제2 레이저 샷을 수행하는 단계를 포함하고, 제2 레이저 샷은 제2 영역의 제2 전도성 커넥터를 리플로우하며, 제1 패키지 컴포넌트의 상단 표면의 제2 부분은 제2 영역과 완전히 중첩된다.

Description

반도체 패키지 및 방법{SEMICONDUCTOR PACKAGE AND METHOD}
우선권 주장 및 교차 참조
본 출원은 발명의 명칭이 "웨이퍼 본딩 방법 및 장치 방법(Wafer Bonding Method and Apparatus)이고 2018년 3월 23일에 출원된 미국 가출원 제62/647,379호의 이익을 주장하며, 참조로서 본 명세서에 병합된다.
반도체 산업은 다양한 전자 컴포넌트들(예컨대, 트랜지스터들, 다이오드들, 저항기들, 커패시터들 등)의 집적 밀도에서 계속적인 향상에 기인한 급속한 성장을 경험하였다. 보통, 집적 밀도의 개선은 최소 피처(feature) 크기의 반복적인 감소로부터 비롯되었으며, 이는 주어진 구역 내에 더 많은 컴포넌트들이 집적되게 한다. 수축되는 전자 장치들에 대한 수요가 증가함에 따라, 반도체 다이의 더 작고 더 창의적인 패키징 기술을 위한 필요가 발생했다. 이러한 패키징 시스템의 예시는 패키지-온-패키지(Package-on-Package; PoP) 기술이다. PoP 디바이스에서, 상단의 반도체 패키지는, 고 레벨의 집적과 컴포넌트 밀도를 제공하도록 하단의 반도체 패키지 위에 적층된다. PoP 기술은 일반적으로 인쇄 회로 기판(printed circuit board; PCB) 상에 작은 풋프린트와 향상된 기능을 가진 반도체 디바이스의 생산을 가능케 한다.
본 개시 내용의 양상은 첨부한 도면과 함께 읽을 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준적 관행에 따라, 다양한 피처들(features)은 실제 크기대로 도시되지 않는 것을 주목해야 한다. 사실상, 다양한 피처의 치수는 설명의 명료화를 위해 임의로 증가되거나 감소될 수도 있다.
도 1 내지 19는 일부 실시예들에 따라 디바이스 패키지를 형성하기 위한 공정 동안의 중간 단계들의 단면도들이다.
하기의 개시 내용은 본 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 컴포넌트들 및 장치들의 특정 예시는 본 개시 내용을 단순화시키기 위해 이하에서 설명된다. 이들은 물론 예시일뿐 한정하려는 것이 아니다. 예를 들면, 이하의 설명에서 제2 피처 위에 또는 제2 피처 상에 제1 피처의 형성은, 제1 피처와 제2 피처가 직접 접촉해서 형성되는 실시예를 포함하고, 추가적인 피처가 제1 피처와 제2 피처 사이에 형성될 수 있어서 제1 피처와 제2 피처가 직접 접촉될 수 없는 실시예를 또한 포함할 수 있다. 또한, 본 개시 내용은 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이 반복은 간략함과 명료함을 위한 것이고, 논의되는 다양한 실시예들 및/또는 구성들간의 관계를 본질적으로 지시하지는 않는다.
또한, "밑", "아래", "하부", "위", "상부" 등과 같은 공간적인 상대 용어는 도면에 예증되어 있는 바와 같이 또 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징의 관계를 설명하기 위해 설명의 용이성을 위해 본 명세서에 사용될 수도 있다. 공간적으로 상대적인 용어들은 도면들에서 묘사된 방위에 추가적으로 사용 또는 동작 중인 디바이스의 상이한 방위들을 포괄하도록 의도된다. 장치는 다르게(90도 회전되거나 또는 다른 배향으로) 배향될 수 있고, 본원에서 사용된 공간적으로 상대적인 기술어들은 마찬가지로 상응하게 해석될 수 있다.
일부 실시예에 따라, 제1 패키지 컴포넌트는 다중-샷 리플로우 공정(multi-shot reflow process)에 의해 제2 패키지 컴포넌트에 본딩된다. 제1 패키지 컴포넌트와 제2 패키지 컴포넌트는 예를 들면, 웨이퍼일 수 있고, 각각은 복수의 패키지 영역들을 포함한다. 다중-샷 리플로우 공정에서, 패키지 컴포넌트의 패키지 영역은 레이저 빔에 의해 순차적으로 가열된다. 각각의 레이저 샷은 적어도 하나의 패키지 영역과 완전히 중첩되고, 다른 인접 패키지 영역들과 부분적으로 중첩될 수 있다. 다중-샷 리플로우 공정은 상단의 패키지 컴포넌트만을 직접 가열함으로써 제1 패키지 컴포넌트와 제2 패키지 컴포넌트가 함께 본딩되는 것을 가능케 한다. 하단 패키지 컴포넌트의 간접 가열이 감소될 수 있고, 이는 웨이퍼 왜곡(warpage)을 감소시키는 것을 도울 수 있다. 또한, 상이한 레이저 샷들의 파라미터들은 웨이퍼 왜곡을 더 감소시키는 것을 돕도록 변할 수 있다.
일부 실시예들에 따라, 도 1 내지 10은 제1 패키지 컴포넌트(100)를 형성하기 위한 공정 동안의 중간 단계들의 단면도를 예증한다. 제1 패키지 영역(100A)과 제2 패키지 영역(100B)이 예증되고, 제1 패키지(101)(도 19를 참조)는 패키지 영역들(100A 및 100B) 각각 내에 형성된다. 제1 패키지(101)는 집적 팬아웃(integrated fan-out; InFO) 패키지라고 또한 지칭될 수 있다.
도 1에서, 캐리어 기판(102)이 제공되고, 릴리스층(104)은 캐리어 기판(102) 상에 형성된다. 캐리어 기판(102)은 유리 캐리어 기판, 세라믹 캐리어 기판 등일 수 있다. 캐리어 기판(102)은 웨이퍼일 수 있어서 다수의 패키지들이 동시에 캐리어 기판(102) 상에 형성될 수 있다. 릴리스층(104)은, 후속 단계에서 형성될 상부 구조물로부터 캐리어 기판(102)과 함께 제거될 수 있는 중합체 기반 물질로 형성될 수 있다. 일부 실시예에서, 릴리스층(104)은, 예컨대, 광 대 열 변환(light-to-heat-conversion; LTHC) 릴리스 코팅과 같이, 가열될 때 그 자신의 접착 특성을 잃는 에폭시-기반 열-릴리스 물질이다. 다른 실시예에서, 릴리스층(104)은 자외선(ultra-violet; UV) 광에 노출될 때 그 자신의 접착 특성을 잃는 UV 접착제일 수 있다. 릴리스층(104)은 액체 및 경화된 채로 분사될 수 있거나, 캐리어 기판(102) 상으로 라미네이트된 라미네이트막일 수 있거나 기타 등등일 수 있다. 릴리스층(104)의 상단 표면은 평평하게 될 수 있고, 고도의 평면성(a high degree of planarity)을 가질 수 있다.
도 2에서, 후면 재분배 구조물(106)이 릴리스층(104) 상에 형성된다. 도시된 실시예에서, 후면 재분배 구조물(106)은 유전체층(108), 금속화 패턴(110)(때때로, 재배선층 또는 재배선 라인이라고 지칭됨)과 유전체층(112)을 포함한다. 후면 재배선 구조물(106)은 옵션이고, 일부 실시예에서, 단지 유전체층(108)만이 형성된다.
유전체층(108)이 릴리스층(104) 상에 형성된다. 유전체층(108)의 하단 표면은 릴리스층(104)의 상단 표면과 접촉할 수 있다. 일부 실시예에서, 유전체층(108)은 PBO(polybenzoxazole), 폴리이미드, BCB(benzocyclobutene) 등과 같은 중합체로 형성된다. 다른 실시예에서, 유전체층(108)은, 질화물(예컨대 실리콘 질화물), 산화물(예컨대 실리콘 산화물), PSG(phosphosilicate glass), BSG(borosilicate glass), BPSG(boron-doped phosphosilicate glass) 등으로 형성된다. 유전체층(108)은, 스핀 코팅, 화학적 증기 퇴적(chemical vapor deposition; CVD), 라미네이팅 등, 또는 이것들의 조합과 같은 임의의 허용가능한 퇴적 프로세스에 의해 형성될 수 있다.
금속화 패턴(110)은 유전체층(108) 상에 형성된다. 금속화 패턴(110)을 형성하는 예시로서, 시드층은 유전체층(108) 위에 형성된다. 일부 실시예에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질들로 형성된 복수의 서브층들을 포함하는 합성층일 수 있다. 일부 실시예에서, 시드층은 티타늄층과 이 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들면, 물리적 기상 퇴적(physical vapor deposition; PVD) 등을 사용해 형성될 수 있다. 그런 다음, 포토레지스트가 시드층 상에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토레지스트의 패턴은 금속화 패턴(110)에 대응한다. 패터닝은 시드층을 노출시키도록 포토레지스트를 관통해 개구를 형성한다. 전도성 물질이 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 형성된다. 전도성 물질은 예컨대, 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그런 다음, 포토레지스트와 그 위에 전도성 물질이 형성되지 않는 시드층의 부분이 제거된다. 포토레지스트는 허용가능한 애싱 또는, 산소 플라즈마 등을 사용하는 것과 같은 박리 프로세스에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노출된 부분은, 예컨대, 습식 또는 건식 에칭과 같은 허용가능한 에칭 프로세스를 사용해서 제거된다. 시드층의 잔여 부분과 전도성 물질은 금속화 패턴(110)을 형성한다.
유전체층(112)은 금속화 패턴(110)과 유전체층(108) 상에 형성된다. 일부 실시예에서, 유전체층(112)은 중합체로 형성되고, 이 중합체는 리소그래피 마스크를 사용해 패터닝될 수 있는, 예컨대, PBO, 폴리이미드, BCB 등과 같은 감광재일 수 있다. 다른 실시예에서, 유전체층(112)은, 질화물(예컨대 실리콘 질화물), 산화물(예컨대 실리콘 산화물), PSG, BSG, BPSG 등으로 형성된다. 유전체층(112)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다. 그런 다음, 유전체층(112)은 금속화 패턴(110)의 부분을 노출시키기 위해 개구(114)를 형성하도록 패터닝된다. 패터닝은, 예컨대, 유전체층(112)이 감광재일 때 유전체층(112)을 광에 노출시킴으로써, 또는 예를 들면, 이방성 에칭을 사용해 에칭함으로써와 같이, 허용가능한 프로세스에 의한 것일 수 있다.
후면 재분배 구조물(106)이 임의의 수의 유전체층들과 금속화 패턴들을 포함할 수 있다는 것이 인식되어야 한다. 추가적인 유전체층과 금속화 패턴은 금속화 패턴(110)과 유전체층(112)을 형성하기 위한 공정을 반복함으로써 형성될 수 있다. 금속화 패턴은 전도성 라인과 전도성 비아를 포함할 수 있다. 전도성 비아는, 금속화 패턴의 전도성 물질과 시드층을 하부 유전체층의 개구 내에 형성함으로써 금속화 패턴의 형성 동안 형성될 수 있다. 그러므로, 전도성 비아는 다양한 전도성 라인들을 상호접속시키고 전기적으로 결합시킬 수 있다.
도 3에서, 관통 비아(116)가 개구(114) 내에 그리고 후면 재배선 구조물(106)의 최상단 유전체층(예를 들면, 예증된 실시예에서 유전체층(112))으로부터 멀어지게 연장되게 형성된다. 관통 비아(116)를 형성하기 위한 예시로서, 시드층은, 예를 들면, 개구(114)에 의해 노출되는 금속화 패턴(110)의 부분과 유전체층(112) 상에 후면 재배선 구조물(106) 위에 형성된다. 일부 실시예에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질들로 형성된 복수의 서브층들을 포함하는 합성층일 수 있다. 특정 실시예에서, 시드층은 티타늄층과 이 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들면, PVD 등을 사용해 형성될 수 있다. 포토레지스트가 시드층 상에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토레지스트의 패턴은 전도성 비아에 대응한다. 패터닝은 시드층을 노출시키도록 포토레지스트를 관통해 개구를 형성한다. 전도성 물질이 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 형성된다. 전도성 물질은 예컨대, 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 포토레지스트와, 그 위에 전도성 물질이 형성되지 않는 시드층의 부분이 제거된다. 포토레지스트는 허용가능한 애싱 또는, 산소 플라즈마 등을 사용하는 것과 같은 박리 프로세스에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노출된 부분은, 예컨대, 습식 또는 건식 에칭과 같은 허용가능한 에칭 프로세스를 사용해서 제거된다. 시드층의 잔여 부분과 전도성 물질은 관통 비아(116)를 형성한다.
도 4에서, 집적 회로 다이(126)는 접착제(128)에 의해 유전체층(112)에 부착된다. 집적 회로 다이(126)는 논리 다이(예컨대, 중앙 프로세싱 유닛, 마이크로제어기 등), 메모리 다이(예컨대, 동적 랜덤 액세스 메모리(dynamic random access memory; DRAM) 다이, 정적 랜덤 액세스 메모리(static random access memory; SRAM) 다이 등), 전력 관리 다이(예컨대, 전력 관리 집적 회로(power management integrated circuit; PMIC) 다이), 무선 주파수(radio frequency; RF) 다이, 센서 다이, 마이크로-전기 기계적 시스템(micro-electro mechanical system; MEMS) 다이, 신호 프로세싱 다이(예컨대, 디지털 신호 프로세싱(digital signal processing; DSP) 다이), 프론트 엔드 다이(예컨대, 아날로그 프론트 엔드(analog front-end; AFE) 다이) 등, 또는 이것들의 조합일 수 있다. 또한, 일부 실시예에서, 집적 회로 다이(126)는 상이한 크기들(예컨대, 상이한 높이들 및/또는 표면적들)일 수 있고, 다른 실시예에서, 집적 회로 다이(126)는 동일 크기(예컨대, 동일 높이 및/또는 표면적)일 수 있다.
유전체층(112)에 접착되기 전에, 집적 회로 다이(126)는, 집적 회로 다이(126) 내에 집적 회로를 형성하도록 적용가능한 제조 프로세스에 따라 처리될 수 있다. 예를 들면, 집적 회로 다이들(126) 각각은 도핑되거나 도핑되지 않은 실리콘과 같은 반도체 기판(130), 또는 반도체-온-인슐레이터(silicon-on-insulator; SOI) 기판의 활성층을 포함한다. 반도체 기판은 게르마늄과 같은 다른 반도체 물질; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 또는 경사(gradient) 기판과 같은 다른 기판이 또한 이용될 수 있다. 예컨대, 트랜지스터, 다이오드, 커패시터, 저항기 등과 같은 디바이스는 예를 들면, 반도체 기판(130) 내에 그리고/또는 상에 형성될 수 있고, 집적 회로를 형성하도록 반도체 기판(130) 상의 하나 이상의 유전체층 내의 금속화 패턴에 의해 형성된 상호접속 구조물(132)에 의해 상호접속될 수 있다.
집적 회로 다이(126)는 예컨대, 알루미늄 패드와 같은 패드(134)를 더 포함하고, 이 알루미늄 패드에 외부 접속이 이루어진다. 패드(134)는 집적 회로 다이(126)의 제각각의 활성 측부라고 지칭될 수 있는 것 상에 있다. 패시베이션막(136)은 집적 회로 다이(126) 상에와 패드(134)의 부분 상에 있다. 개구는 패시베이션막(136)을 관통해 패드(134)까지 연장된다. 전도성 필라(예를 들면, 구리와 같은 금속을 포함함)와 같은 다이 커넥터(138)가 패시베이션막(136) 내의 개구를 관통해 연장되고, 제각각의 패드(134)에 기계적으로 그리고 전기적으로 결합된다. 다이 커넥터(138)는 예를 들면, 도금 등에 의해 형성될 수 있다. 다이 커넥터(138)는 집적 회로 다이(126)의 제각각의 집적 회로들을 전기적으로 결합시킨다.
유전체 물질(140)은 예컨대, 패시베이션막(136)과 다이 커넥터(138) 상에서와 같이, 집적 회로 다이(126)의 활성 측부 상에 있다. 유전체 물질(140)은 다이 커넥터(138)를 측방향으로 캡슐화하고, 유전체 물질(140)은 제각각의 집적 회로 다이(126)와 측방향으로 접해(coterminous) 있다. 유전체 물질(140)은 예컨대, PBO, 폴리이미드, BCB 등과 같은 중합체; 실리콘 질화물 등과 같은 질화물; 실리콘 산화물, PSG, BSG, BPSG 등과 같은 산화물; 등, 또는 이들 물질들의 조합일 수 있고, 예를 들면, 스핀 코팅, 라미네이션, CVD 등에 의해 형성될 수 있다.
접착제(128)는 집적 회로 다이(126)의 후면 상에 있고, 집적 회로 다이(126)를 예컨대, 유전체층(112)과 같은 후면 재배선 구조물(106)에 접착시킨다. 접착제(128)는 임의의 적절한 접착제, 에폭시, 다이 부착막(die attach film; DAF) 등일 수 있다. 접착제(128)는 집적 회로 다이(126)의 후면에 도포될 수 있거나, 캐리어 기판(102)의 표면 위에 도포될 수 있다. 예를 들면, 접착제(128)는, 집적 회로 다이들(126)을 분리시키도록 싱귤레이팅하기 전에, 집적 회로 다이들(126)의 후면에 도포될 수 있다.
하나의 집적 회로 다이(126)가 제1 패키지 영역(100A)과 제2 패키지 영역(100B) 각각 내에 접착되어 있는 것으로 예증되고 있지만, 더 많은 집적 회로 다이들(126)이 각 패키지 영역 내에 부착될 수 있다는 것이 인식되어야 한다. 예를 들면, 다수의 집적 회로 다이들(126)이 각 영역 내에 접착될 수 있다. 또한, 집적 회로 다이(126)는 크기가 다양할 수 있다. 일부 실시예에서, 집적회로 다이(126)는 예를 들면, 시스템 온 칩(system-on-chip; SoC) 디바이스와 같은, 큰 풋프린트를 갖는 다이일 수 있다. 집적회로 다이(126)가 큰 풋프린트를 갖는 실시예에서, 패키지 영역 내의 관통 비아(116)를 위해 이용가능한 공간은 제한될 수 있다. 패키지 영역이 관통 비아(116)를 위해 이용가능한 제한된 공간을 가질 때, 후면 재배선 구조물(106)의 사용은, 향상된 상호접속 배치를 허용한다.
도 5에서, 밀봉재(142)가 다양한 컴포넌트들 상에 형성된다. 형성 후에, 밀봉재(142)는 관통 비아(116)와 집적 회로 다이(126)를 측방향으로 캡슐화한다. 밀봉재(142)는 몰딩 컴파운드, 에폭시 등일 수 있다. 밀봉재(142)는 압축 몰딩, 이송 몰딩 등에 의해 도포될 수 있고, 관통 비아(116) 및/또는 집적 회로 다이(126)가 매립되거나 덮이도록 캐리어 기판(102) 위에 형성될 수 있다. 그런 다음, 밀봉재(142)가 경화된다.
도 6에서, 관통 비아(116)와 다이 커넥터(138)를 노출시키도록 평탄화 공정이 봉합재(142)에 대해 수행된다. 평탄화 프로세스는 유전체 물질(140)을 또한 연마할 수 있다. 관통 비아(116), 다이 커넥터(138), 유전체 물질(140), 및 봉합재(142)의 상단 표면들은 평탄화 프로세스 후에 공면이다. 평탄화 프로세스는 예를 들면, 화학 기계적 폴리싱(chemical-mechanical polish; CMP), 연마 프로세스 등일 수 있다. 일부 실시예에서, 예를 들면, 관통 비아(116)와 다이 커넥터(138)가 이미 노출되어 있으면 평탄화가 생략될 수 있다.
도 7에서, 전면 재배선 구조물(144)은 관통 비아(116), 밀봉재(142), 및 집적 회로 다이(126) 위에 형성된다. 전면 재배선 구조물(144)은 유전체층들(146, 150, 154, 및 158), 금속화 패턴들(148, 152, 및 156), 및 UBM(under bump metallurgy)(160)들을 포함한다. 금속화 패턴은 또한 재배선층 또는 재배선 라인으로서 지칭될 수 있다. 전면 재배선 구조물(144)이 예시로서 도시된다. 더 많거나 더 적은 유전체층과 금속화 패턴이 전면 재배선 구조물(144) 내에 형성될 수 있다. 더 적은 유전체층과 금속화 패턴이 형성될 예정이면, 이하에서 논의된 단계 및 프로세스가 생략될 수 있다. 더 많은 유전체층과 금속화 패턴이 형성될 예정이면, 이하에서 논의된 단계 및 프로세스가 반복될 수 있다.
전면 재배선 구조물(144)을 형성하기 위한 예시로서, 유전체층(146)은 밀봉재(142), 관통 비아(116), 및 다이 커넥터(138) 상에 퇴적된다. 일부 실시예에서, 유전체층(146)은 리소그래피 마스크를 사용해 패터닝될 수 있는, PBO, 폴리이미드, BCB 등과 같은 감광재로 형성된다. 유전체층(146)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다. 그런 다음, 유전체층(146)이 패터닝된다. 패터닝은 관통 비아(116)와 다이 커넥터(138)의 부분을 노출시키는 개구를 형성한다. 패터닝은, 예컨대, 유전체층(146)이 감광재일 때 유전체층(146)을 광에 노출시킴으로써, 또는 예를 들면, 이방성 에칭을 사용해 에칭함으로써와 같이, 허용가능한 프로세스에 의한 것일 수 있다. 유전체층(146)이 감광재이면, 유전체층(146)은 노출 후에 현상될 수 있다.
그런 다음, 금속화 패턴(148)이 형성된다. 금속화 패턴(148)은 유전체층(146)의 주면(major surface) 상에 그리고 이 주면을 따라 연장되는 전도성 라인을 포함한다. 금속화 패턴(148)은 관통 비아(116) 및 집적 회로 다이(126)에 물리적으로 그리고 전기적으로 접속되도록 유전체층(146)을 관통해 연장되는 전도성 비아를 더 포함한다. 금속화 패턴(148)을 형성하도록, 시드층은 유전체층(146) 위에 그리고 유전체층(146)을 관통하는 개구(136) 내에 형성된다. 일부 실시예에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질들로 형성된 복수의 서브층들을 포함하는 합성층일 수 있다. 일부 실시예에서, 시드층은 티타늄층과 이 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들면, PVD 등을 사용해 형성될 수 있다. 그런 다음, 포토레지스트가 시드층 상에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토레지스트의 패턴은 금속화 패턴(148)에 대응한다. 패터닝은 시드층을 노출시키도록 포토레지스트를 관통해 개구를 형성한다. 그런 다음, 전도성 물질이 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 형성된다. 전도성 물질은 예컨대, 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 시드층의 하부 부분과 전도성 물질의 조합은 금속화 패턴(148)을 형성한다. 포토레지스트와 그 위에 전도성 물질이 형성되지 않는 시드층의 부분이 제거된다. 포토레지스트는 허용가능한 애싱 또는, 예컨대, 산소 플라즈마 등을 사용하는 박리 프로세스에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노출된 부분은, 예컨대, 습식 또는 건식 에칭과 같은 허용가능한 에칭 프로세스를 사용해서 제거된다.
유전체층(150)은 금속화 패턴(148)과 유전체층(146) 상에 퇴적된다. 유전체층(150)은 유전체층(146)과 유사한 방식으로 형성될 수 있고, 유전체층(146)과 동일한 물질로 형성될 수 있다.
그런 다음, 금속화 패턴(152)이 형성된다. 금속화 패턴(152)은 유전체층(150)의 주면 상에 그리고 이 주면을 따라 연장되는 전도성 라인을 포함한다. 금속화 패턴(152)은 금속화 패턴(148)에 물리적으로 그리고 전기적으로 접속되도록 유전체층(150)을 관통해 연장되는 전도성 비아를 더 포함한다. 금속화 패턴(152)은 금속화 패턴(148)과 유사한 방식으로 형성될 수 있고, 금속화 패턴(148)과 동일한 물질로 형성될 수 있다.
유전체층(154)은 금속화 패턴(152)과 유전체층(150) 상에 퇴적된다. 유전체층(154)은 유전체층(146)과 유사한 방식으로 형성될 수 있고, 유전체층(146)과 동일한 물질로 형성될 수 있다.
그런 다음, 금속화 패턴(156)이 형성된다. 금속화 패턴(156)은 유전체층(154)의 주면 상에 그리고 이 주면을 따라 연장되는 전도성 라인을 포함한다. 금속화 패턴(156)은 금속화 패턴(152)에 물리적으로 그리고 전기적으로 접속되도록 유전체층(154)을 관통해 연장되는 전도성 비아를 더 포함한다. 금속화 패턴(156)은 금속화 패턴(148)과 유사한 방식으로 형성될 수 있고, 금속화 패턴(148)과 동일한 물질로 형성될 수 있다.
유전체층(158)은 금속화 패턴(156)과 유전체층(154) 상에 퇴적된다. 유전체층(158)은 유전체층(146)과 유사한 방식으로 형성될 수 있고, 유전체층(146)과 동일한 물질로 형성될 수 있다.
UBM(160)은 옵션으로 유전체층(158) 상에 그리고 이 유전체층(158)을 관통해 연장되게 형성된다. UBM(160)을 형성하기 위한 예시로서, 유전체층(158)은 금속화 패턴(156)의 부분을 노출시키는 개구를 형성하기 위해 패터닝될 수 있다. 패터닝은, 예컨대, 유전체층(158)이 감광재일 때 유전체층(158)을 광에 노출시킴으로써, 또는 예를 들면, 이방성 에칭을 사용해 에칭함으로써와 같이, 허용가능한 프로세스에 의한 것일 수 있다. 유전체층(158)이 감광재이면, 유전체층(158)은 노출 후에 현상될 수 있다. UBM(160)을 위한 개구는 금속화 패턴들(148, 152, 및 156)의 전도성 비아 부분들을 위한 개구보다 더 넓을 수 있다. 시드층(150)은 유전체층 위에 그리고 개구 내에 형성된다. 일부 실시예에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질들로 형성된 복수의 서브층들을 포함하는 합성층일 수 있다. 일부 실시예에서, 시드층은 티타늄층과 이 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들면, PVD 등을 사용해 형성될 수 있다. 그런 다음, 포토레지스트가 시드층 상에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토레지스트의 패턴은 UBM(160)에 대응한다. 패터닝은 시드층을 노출시키도록 포토레지스트를 관통해 개구를 형성한다. 전도성 물질이 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 형성된다. 전도성 물질은 예컨대, 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그런 다음, 포토레지스트와 그 위에 전도성 물질이 형성되지 않는 시드층의 부분이 제거된다. 포토레지스트는 허용가능한 애싱 또는, 산소 플라즈마 등을 사용하는 것과 같은 박리 프로세스에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노출된 부분은, 예컨대, 습식 또는 건식 에칭과 같은 허용가능한 에칭 프로세스를 사용해서 제거된다. 시드층의 잔여 부분과 전도성 물질은 UBM(160)을 형성한다. UBM들(160)이 상이하게 형성되는 실시예들에서, 더 많은 포토레지스트 및 패너닝 단계들이 활용될 수 있다.
도 8에서, 전도성 커넥터(162)가 UBM(160) 상에 형성된다. 전도성 커넥터(162)는 볼 그리드 어레이(ball grid array; BGA) 커넥터, 솔더 볼, 금속 필라(pillar), 제어형 붕괴 칩 접속(controlled collapse chip connection; C4) 범프, 마이크로 범프, ENEPIG(electroless nickel-electroless palladium-immersion gold) 기술에 의해 형성된 범프 등일 수 있다. 전도성 커넥터(162)는 예를 들면, 솔더, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등, 또는 이들 물질의 조합과 같은, 전도성 물질을 포함할 수 있다. 일부 실시예에서, 전도성 커넥터(162)는 증발, 전기 도금, 프린팅, 솔더 전사(transfer), 볼 배치(ball placement) 등과 같은 일반적으로 사용되는 방법을 통해 솔더층을 초기에 형성함으로써 형성된다. 솔더층이 이 구조물 상에 형성되면, 물질을 원하는 범프 형상으로 성형하기 위하여 리플로우가 수행될 수 있다. 또 다른 실시예에서, 전도성 커넥터(162)는 스퍼터링, 프린팅, 전기 도금, 무전해 도금, CVD 등에 의해 형성된 금속 필라(예를 들면, 구리 필라)를 포함한다. 금속 필라는 솔더가 없을 수 있고, 실질적으로 수직인 측벽을 가질 수 있다. 일부 실시예에서, 금속 캡층은 금속 필라의 상단 상에 형성된다. 금속 캡층은 니켈, 주석, 주석-납, 금, 은, 팔라듐, 인듐, 니켈-팔라듐-금, 니켈-금 등, 또는 이들 물질의 조합을 포함할 수 있고, 도금 공정에 의해 형성될 수 있다.
도 9에서, 캐리어 기판 디본딩이, 후면 재배선 구조물(106), 예를 들면, 유전체층(108)으로부터 캐리어 기판(102)을 분리(디본딩)시키도록 수행된다. 일부 실시예에 따라, 릴리스층(104)이 광의 열 하에서 분해되고 캐리어 기판(102)이 제거될 수 있도록, 디본딩은 릴리스층(104) 상에 예를 들면, 레이저 광 또는 UV 광과 같은, 광을 투사하는 것을 포함한다. 그런 다음, 이 구조물은 테이프 위에서 뒤집혀서(flipped over), 이 테이프(170) 상에 배치된다.
도 10에서, 전도성 커넥터(164)는 금속화 패턴(110)에 접촉하도록 유전체층(108)을 관통해 연장되게 형성된다. 금속화 패턴(110)의 일부분들을 노출시키도록 개구들이 유전층(108)을 관통해 형성된다. 개구들은 예를 들면, 레이저 드릴링, 에칭 등을 사용해서 형성될 수 있다. 전도성 커넥터(164)가 개구 내에 형성된다. 일부 실시예에서, 전도성 커넥터(164)는 플럭스를 포함하고, 플럭스 딥핑 공정 내에 형성된다. 일부 실시예에서, 전도성 커넥터(164)는 솔더 페이스트, 은 페이스트 등과 같은 전도성 페이스트를 포함하고, 프린팅 공정 내에 분사된다. 일부 실시예에서, 전도성 커넥터(164)는 전도성 커넥터(162)와 유사한 방식으로 형성되고, 전도성 커넥터(162)와 동일한 물질로 형성될 수 있다.
일부 실시예들에 따라, 도 11 내지 18은 제1 패키지 컴포넌트(100)를 제2 패키지 컴포넌트(200)에 본딩하기 위한 공정 동안의 중간 단계들의 단면도를 예증한다. 제1 패키지 영역(200A)과 제2 패키지 영역(200B)이 예증되고, 제2 패키지(201)(도 19를 참조)는 패키지 영역들(200A 및 200B) 각각 내에 형성된다.
도 11에서, 제2 패키지 컴포넌트(200)가 제공되거나 생산된다. 도시된 실시예에서, 동일 유형의 패키지가 패키지 컴포넌트(100 및 200) 내에 형성된다. 일부 실시예에서, 상이한 유형들의 패키지들이 패키지 컴포넌트들(100 및 200) 내에 형성된다. 도시된 실시예에서, 패키지 컴포넌트(100 및 200)는 둘 다 InFO 패키지이다. 제2 패키지 컴포넌트(200)는, 제1 패키지 컴포넌트(100)의 전도성 커넥터(162)와 유사한 전도성 커넥터(166)를 가진다.
도 12에서, 제2 패키지(200)는 제1 패키지 컴포넌트(100)와 정렬된다. 패키지 컴포넌트들(100 및 200) 각각의 제각기의 패키지 영역은 정렬된다. 예를 들면, 제1 패키지 영역들(100A 및 200A)이 정렬되고, 제2 패키지 영역들(100B 및 200B)이 정렬된다. 패키지 컴포넌트들(100 및 200)이 함께 눌려져서, 제2 패키지 컴포넌트(200)의 전도성 커넥터(166)가 제1 패키지 컴포넌트(100)의 전도성 커넥터(164)에 접촉한다.
도 13 내지 18은 리플로우 공정을 예증하며, 복수의 레이저 샷들과, 이에 따라, 복수의 리플로우 공정들을 포함한다. 따라서, 도 13 내지 18에 도시된 리플로우 공정은 다중-샷 리플로우 공정이라고 지칭된다. 복수의 레이저 샷들은, 레이저 빔 생성기(54)에 의해 생성되는 레이저 빔(52)을 사용해 수행된다. 레이저 샷들 각각에서, 레이저 빔(52)이 제2 패키지 컴포넌트(200)의 상단 표면의 하나의 영역 상에 투사되어, 열이 제2 패키지 컴포넌트(200)에 의해 흡수되고 제2 패키지 컴포넌트(200)를 통해 전도성 커넥터들(164 및 166)에 전도되어, 전도성 커넥터들(164 및 166)의 리플로우가 전도성 커넥터(168)를 형성하게 한다. 레이저 빔 생성기(54)는 레이저 빔(52)을 생성하도록 구성되고, 레이저 빔(52)은 레이저 빔 생성기(54)의 방출기(emitter)로부터 방출된다. 레이저 빔(52)은 통상적인 레이저 빔보다 크다. 예를 들면, 레이저 빔(52)은 약 0.03×0.03 mm2 내지 약 100×100 mm2 범위의 크기를 가질 수 있다. 예를 들면, 레이저 빔 생성기(54)는 작은 레이저 빔을 원하는 더 큰 크기로 확대하도록 구성된다. 또한, 도 15, 16, 17a, 17b, 및 17c 내에 예증된 바와 같이, 레이저 빔(52)은 직사각형 영역을 덮을 수 있다. 레이저 빔(52)의 상이한 부분들의 전력은 실질적으로 균일한데, 예를 들면, 직사각형 영역 전체에 걸쳐 약 10%보다 작은 변이를 갖는다. 레이저 샷들 각각에서, 레이저 빔(52)에 의해 덮이는 전도성 커넥터(164 및 166)는 실질적으로 동시에 리플로우된다.
도 13에서, 제1 레이저 샷(52A)은 제2 패키지 컴포넌트(200)의 제1 영역(40A)에서 수행된다. 제1 영역(40A)은, 바로 제1 레이저 샷(52A)의 투사 경로 내에 있는 패키지 컴포넌트(100 및 200)의 컴포넌트를 포함한다. 일부 실시예에 따라, 제1 영역(40A)은 제1 패키지 영역(200A)과 완전히 중첩되고(도 12 참조), 제1 패키지 영역(200A)보다 크다. 예를 들면, 제1 영역(40A)은 또한 제2 패키지 영역(200B)과 부분적으로 중첩된다. 레이저 빔(52)이 제2 패키지 컴포넌트(200)의 제1 영역(40A) 상에 투사될 때, 제1 영역(40A)이 가열되고, 이 열은 제1 영역(40A) 바로 아래에서 전도성 커넥터(164 및 166)에 이송된다. 제1 레이저 샷(52A)은, 제1 영역(40A)의 전도성 커넥터(164 및 166)가 전도성 커넥터(168)를 형성하도록 용융되고 리플로우될 때까지 수행된다. 제1 영역(40A) 외부의 (예를 들면, 레이저 빔(52)의 투사 경로 내에 있지 않는) 전도성 커넥터(164 및 166)는 제1 영역(40A) 내부의 전도성 커넥터(164 및 166)보다 덜 가열되고 리플로우되지 않는다. 제1 레이저 샷(52A)의 지속 시간과 단위 전력(예를 들면, 단위 면적당 전력)은, 제1 영역(40A) 외부의 대다수의 전도성 커넥터(164 및 166)가 용융되지 않고 따라서 리플로우되지 않도록 제어된다. 따라서, 제1 레이저 샷(52A)의 지속 시간은 제1 영역(40A) 내부의 전도성 커넥터(164 및 166)를 녹이기에 충분히 길고, 적어도 대다수의 (또는 모든) 전도성 커넥터(164 및 166)가 용융되지 않도록 충분히 짧다. 제1 영역(40A) 외부의 그리고 이에 근접한 작은 수의 전도성 커넥터들(164 및 166)이 또한 예를 들면, 공정 변이 또는 증가된 공정 마진 때문에 또한 용융될 수 있다. 레이저 빔(52)의 단위 전력은 제1 영역(40A) 내부의 전도성 커넥터(164 및 166)를 녹이기에 충분히 높도록, 그리고 제1 영역(40A) 외부의 전도성 커넥터(164 및 166)가 녹지 않도록 충분히 낮도록 또한 선택된다. 일부 실시예에서, 레이저 샷의 지속 시간은 약 2초 내지 약 30초의 범위 내에 있다. 단위 전력은 약 0.1 와트/mm2 내지 약 0.7 와트/mm2의 범위 내에 있을 수 있다. 전도성 커넥터(164 및 166)를 녹이기 위해 필요한 시간의 길이와 단위 전력은 복수의 인자들에 의해 영향을 받으며, 이 인자들은 단위 전력, 샷 지속 시간, 제2 패키지 컴포넌트(200)의 두께, 제2 패키지 컴포넌트(200)의 물질 및 열 전도율 등에 의해 영향을 받음이 인식되어야 한다. 일부 실시예에서, 전도성 커넥터(164 및 166)는 약 200 ℃보다 높은 용융 온도를 가지고, 약 215 ℃ 내지 약 230 ℃의 범위 내에 있을 수 있다. 레이저 샷의 단위 전력은 특정 가열 속도 및 피크 온도를 획득하도록 조정될 수 있다. 실시예에서, 피크 온도는 약 240 ℃ 내지 약 250 ℃ 범위 내에 있고, 가열 속도는 약 0.5 ℃/초 내지 약 50 ℃/초의 범위 내에 있다. 제1 영역(40A) 내부의 전도성 커넥터(164 및 166)가 녹은 후에, 그리고 제1 영역(40A) 외부의 전도성 커넥터(164 및 166)가 녹기 전에, 제1 레이저 샷이 종료된다.
제1 레이저 샷(52A) 후에, 레이저 빔(52)이 턴오프되고, 제2 패키지 컴포넌트(200) 상에 투사되는 것이 중지된다. 제1 레이저 샷(52A)의 종료 시간과 제2 레이저 샷(52B)의 시작 시간 사이에(도 4 참조), 지연 시간이 구현될 수 있다. 지연 동안에, 어떠한 레이저 샷도 수행되지 않는다. 지연은 리플로우된 전도성 커넥터(168)가 냉각되고 고체화되도록 충분히 길다. 예를 들면, 전도성 커넥터(168)의 온도는 지연 시간 후에 약 100 ℃ 내지 약 150 ℃의 범위 내로 내려갈 수 있다. 지연 시간은 약 5초 내지 약 30초의 범위 내에 있을 수 있다. 일부 실시예에서, 공냉과 같은 전도성 커넥터(168)의 냉각이 수행된다. 이러한 실시예에서, 지연 시간은 특정 냉각 속도를 획득하도록 조정될 수 있다. 일부 실시예에서, 지연 시간은 미리 정해진 기간이다. 실시예에서, 냉각 속도는 약 1 ℃/초보다 크다.
도 14에서, 제2 레이저 샷(52B)은 제2 패키지 컴포넌트(200)의 제2 영역(40B)에서 수행된다. 제2 영역(40B)은, 바로 제2 레이저 샷(52B)의 투사 경로 내에 있는 패키지 컴포넌트(100 및 200)의 컴포넌트를 포함한다. 결과적으로, 제2 영역(40B) 내의 전도성 커넥터(164 및 166)가 리플로우된다. 제2 영역(40B) 외부의 전도성 커넥터(164 및 166)의 대부분 또는 전부는 적절한 열을 수신하지 않고 녹지 않으며 리플로우되지 않는다. 제2 영역(40B) 외부의 그리고 이에 근접한 소수의 전도성 커넥터들(164 및 166)은 또한 예를 들면, 공정 변이 또는 증가된 공정 마진 때문에 녹을 수 있다. 일부 실시예에서, 영역(40A 및 40B)은 중첩 영역(40AB) 내에 중첩된다. 생성되는 전도성 커넥터(168)의 일부는 중첩 영역(40AB) 내에 배치된다. 중첩 영역(40AB) 내의 전도성 커넥터(168)는 2회, 즉, 제1 레이저 샷(52A) 동안 1회 그리고 제2 레이저 샷(52B) 동안 1회 리플로우된다. 중첩 영역(40AB) 외부의 다른 전도성 커넥터(168)는 1회 리플로우된다. 영역(40A 및 40B)을 중첩시키는 것은, 레이저 샷들 중 하나에서 오정렬과 같은 공정 변이가 있을 때조차, 패키지 영역들(200A 및 200B)의 전체(도 12를 참조)가 다수의 레이저 샷들에 의해 덮이는(cover) 것을 보장한다. 이와 같이, 전도성 커넥터(164 및 166)의 전부가 리플로우될 것이다.
도 15는 다중 샷 리플로우 공정의 평면도를 예증한다. 도시된 바와 같이, 레이저 샷들(52A 및 52B) 각각은 직사각형 영역을 덮는다. 레이저 샷(52A 및 52B)에 의해 덮이는 직사각형 영역은 동일한 크기와 형상을 가질 수 있다. 레이저 샷(52A 및 52B)의 결합된 영역은 패키지 영역(200A 및 200B)을 완전히 덮는다. 결합된 영역은, 충분한 공정 마진을 제공하도록 패키지 영역(200A 및 200B)의 에지를 너머 연장될 수 있어서, 패키지 영역(200A 및 200B) 모두가 레이저 샷에 의해 덮인다. 위에서 주목된 바와 같이, 중첩 영역(40AB)은 두 개의 레이저 샷들을 수신한다. 중첩 영역(40AB) 내의 전도성(168)은 2회 리플로우된다. 일부 실시예에서, 중첩 영역(40AB)은 약 1 mm 내지 약 5 mm의 범위 내의 폭 W1을 가진다. 이 폭 W1 내에, 전도성 커넥터(168)의 피치와 중첩 폭 W1에 따라 복수의 열들(columns), 예를 들면, 10개보다 많은 열들의 전도성 커넥터들(168)이 존재할 수 있다.
다중 샷 리플로우 공정은, 패키지 컴포넌트들(100 및 200) 둘 다의 전체를 동시에 전역적으로 가열하기 보다는, 샷들 각각에서 제2 패키지 컴포넌트(200)의 국부적 가열을 초래한다. 선행하는 샷이 종료된 후에 레이저 샷이 수행될 때, 선행하는 레이저 샷에 의해 야기되는 증가된 온도가 이미 감소되었다. 패키지 컴포넌트(100 및 200)를 가열하는 것은 웨이퍼 왜곡을 야기하고, 왜곡의 크기는 가열 온도와 관련이 있다. 더 국부적 가열을 수행함으로써, 전체적 가열 온도가 감소될 수 있고, 패키지 컴포넌트(100 및 200)의 왜곡이 감소될 수 있다. 또한, 레이저 샷(52A 및 52B)이 제2 패키지 컴포넌트(200) 상에 투사되고, 제1 패키지 컴포넌트(100)는 레이저 빔의 매우 작은 선량(만약에 있다면)을 직접 수신한다. 이에 따라, 제1 패키지 컴포넌트(100)는 크게 가열되지는 않고, 대응 왜곡이 감소된다.
도 13 및 14에 예증된 예시에서, 영역(40A 및 40B)은 세장형 평면도 형상을 가진다. 일부 실시예에서, 영역(40A 및 40B)은 다른 형상을 가진다. 예를 들면, 도 16a는 정사각형과 같은 덜 세장형인 형상을 갖는 다수의 영역들(40)을 갖는 패키지 컴포넌트(200)를 예증한다. 영역(40)은 임의의 크기 또는 형상을 가질 수 있다. 일부 실시예에서, 영역(40)은 20 mm x 20 mm의 정사각형이다. 도 16b는 도 16a의 영역의 확대도이다. 도 16b에 도시된 구역은 6개의 레이저 샷들(52A 내지 52F)을 포함하는 다중 샷 리플로우 공정에 의해 가열될 수 있다. 레이저 샷들(52A 내지 52F) 각각은 중첩될 수 있다. 결과적으로, 중앙 점들(42)은 4개의 레이저 샷들을 수신한다. 레이저 샷들(52A 내지 52F)의 중첩 영역은 결합되어 십자형을 형성할 수 있다. 레이저 샷들(52A 내지 52F)의 순서는 원하는 임의의 순서로 조정될 수 있다.
도 17a, 17b, 및 17c는 일부 실시예에 따라 다양한 레이저 샷 패턴들을 도시한다. 도 17a에서, 제2 패키지 컴포넌트(200)의 영역(40)은 제2 패키지 컴포넌트(200)를 가로질러 앞뒤로의 스윕(back-and-forth sweep)에서 가열된다. 제2 패키지 컴포넌트(200)의 각 행은 순차적으로 가열되어, 각 행은 행을 따라 각 영역(40)을 순차적으로 가열함으로써 가열된다. 예를 들면, 영역(40)은 도 17a 내의 화살표(44)를 따라 가열될 수 있다.
도 17b에서, 영역(40)은 다수의 그룹들로 나누어진다. 각 그룹은 순차적으로 가열되고, 각 그룹은 그 그룹 내의 각 영역(40)을 순차적으로 가열함으로써 가열된다. 예를 들면, 도시된 실시예에서, 영역(40)은 두 개의 그룹들, 즉, 제1 그룹(영역 1 내지 9를 포함함)과 제2 그룹(영역 A 내지 K를 포함함)으로 나누어진다. 제1 그룹 내의 영역들 각각은 순차적으로 가열된다. 제1 그룹 내의 영역들이 가열된 후에, 제2 그룹 내의 영역들 각각이 순차적으로 가열된다. 일부 실시예에서, 제1 및 제2 그룹은 레이저 빔(52)의 동일한 가열 조건, 예를 들면, 동일 지속 시간, 단위 전력 등 하에서 가열된다. 일부 실시예에서, 제1 및 제2 그룹은 레이저 빔(52)의 상이한 가열 조건, 예를 들면, 상이한 지속 시간, 단위 전력 등 하에서 가열된다.
도 17c에서, 영역들(40)의 서브세트만이 가열된다. 예를 들면, 영역(40)의 맞춤형 형상 또는 패턴은 미리 정해질 수 있다. 미리 정해진 형상 내의 선택된 영역(46)만이 가열되고, 나머지 영역(48)은 가열되지 않는다. 가열되지 않는 영역(48)은 어떤 디바이스도 패키지화되지 않은 영역일 수 있거나, 레이저 빔(52)의 공정 변이에 기인해 간접적으로 가열되는 영역일 수 있다.
도 18은 형성 후에 전도성 커넥터(168)의 단면도를 예증한다. 전도성 커넥터(168)는 전도성 커넥터(168A 및 168B)를 포함한다. 전도성 커넥터(168A)는 2회 리플로우된 (예를 들면, 중첩 영역(40AB) 내에 있는) 커넥터이고, 전도성 커넥터(168B)는 1회 리플로우된 (예를 들면, 영역들(40) 중 하나에 있은) 커넥터이다. 다중 샷 리플로우 공정 동안에, 금속간 화합물(inter-metallic compound; IMC) 영역(170A 및 170B)이 형성된다. IMC 영역(170A 및 170B)은 전도성 커넥터(168)의 물질의 화합물이고, 제각각 UBM(160)과 금속화 패턴(110)의 표면층들이다. 다양한 전도성 물질들의 구조 및 물질들에 따라, IMC 영역(170A 및 170B)은 니켈, 구리, 티타늄, 팔라듐, 금, 알루미늄 등을 갖는 솔더의 화합물일 수 있다. 대응 IMC 영역(170A 및 170B)은, 금속화 패턴(110)과 UBM(160)과 합성되지 않는 대응하는 전도성 커넥터(168)의 부분들에 의해 서로 분리되고 이들에 접촉한다. 전도성 커넥터(168A)에 대해 수행된 두 개의 (또는 그보다 많은) 리플로우 공정들 때문에, 전도성 커넥터(168A)의 IMC 영역(170A)의 두께 T1는 전도성 커넥터(168B)의 IMC 영역(170A)의 두께 T2보다 크다. T1:T2의 비는 1:0보다 크고, 약 1.2 내지 약 2.0의 범위 내에 있을 수 있다. 본 개시 내용의 일부 실시예에 따라, 두께 T1은 약 7.2 μm 내지 약 8 μm의 범위 내에 있고, 두께 T2는 약 4 μm 내지 약 6 μm의 범위 내에 있다. 유사하게, 전도성 커넥터(168A)의 IMC 영역(170B)의 두께 T3는 전도성 커넥터(168B)의 IMC 영역(170B)의 두께 T4보다 크다. T3:T4의 비는 1:0보다 크고, 약 1.2 내지 약 2.0의 범위 내에 있을 수 있다. 본 개시 내용의 일부 실시예에 따라, 두께 T3은 약 7.2 μm 내지 약 8 μm의 범위 내에 있고, 두께 T4는 약 4 μm 내지 약 6 μm의 범위 내에 있다. 특정 두께가 논의되지만, (IMC 영역(170A 및 170B)과 같은) IMC는 가변하거나 비균일한 두께들을 가질 수 있다는 것이 인식되어야 한다. 이와 같이, 여기서 논의된 IMC 두께는 평균 두께일 수 있다.
전도성 커넥터(168)가 금속화 패턴(110)과 UBM(168)을 접속시키는 것으로 도시되지만, 전도성 커넥터(168)는 패키지 컴포넌트(100 및 200)의 임의의 전도성 피처에 접속하도록 사용될 수 있다는 것이 인식되어야 한다. 예를 들면, 전도성 커넥터(168)는, 후면 재배선 구조물(160)이 생략되는 실시예에서와 같이 또한, 관통 비아(116)에 물리적으로 접속될 수 있다. 마찬가지로, 전도성 커넥터(168)는, UBM(160)이 생략되는 실시예에서와 같이 금속화 패턴(156)에 물리적으로 접속될 수 있다.
다중 샷 리플로우 공정이 웨이퍼 왜곡을 감소시키거나 회피하므로, 패키지 컴포넌트들(100 및 200) 사이의 전체 거리 D1은 상이한 패키지 영역들을 가로질러 더 일관될 수 있다. 예를 들면, 패키지 컴포넌트(100 및 200)의 에지에서의 거리 D1은 패키지 컴포넌트(100 및 200)의 중심에서의 거리 D1보다 작을 수 있다. 또한, 거리 D1은 패키지 컴포넌트(100 및 200)의 지름을 가로질러 5% 미만만큼 변할 수 있다.
더 두꺼운 IMC 영역(170A 및 170B)을 갖는 전도성 커넥터(168A)는 각각 제각기의 패키지 영역(예를 들면, 패키지 영역(200A 및 200B) 내의 디바이스 패키지의 에지를 따라 연장되는 스트립 내에 할당될 수 있다. 생성되는 패키지에서, 단일 중첩 스트립 또는 서로 평행한 복수의 중첩 스트립들이 있을 수 있으며, 이들 복수의 중첩 스트립들은 (2개 또는 4개와 같이) 하나보다 많은 레이저 샷들을 수신한다.
다중 샷 리플로우 공정이 완료된 후에, 패키지 컴포넌트(100 및 200)는 세정 공정에서 세정될 수 있다. 세정 공정은 예를 들면, 플럭스 세정일 수 있으며, 이는 잔여 물질을 제거하는 것을 돕는다. 플럭스 세정은 온수 또는 세정 용제를 사용해 플러싱, 린싱, 또는 담그기(soaking)에 의해 수행될 수 있다. 또한, 언더필 또는 밀봉재는 전도성 커넥터(168)를 둘러싸도록 패키지 컴포넌트들(100 및 200) 사이에 옵션으로 주입될 수 있다.
도 19는 일부 실시예들에 따라 패키지 구조물(300)을 형성하기 위한 공정 동안의 중간 단계들의 단면도를 예증한다. 패키지 구조물(300)은 패키지 온 패키지(package-on-package; PoP) 구조물이라고 지칭될 수 있다.
싱귤레이션 공정은 예를 들면, 패키지 컴포넌트들(100 및 200)의 패키지 영역들 사이에서 스크라이브 라인 영역을 따라 쏘잉함으로써 수행된다. 쏘잉은 인접 패키지 영역들(100A, 100B, 200A, 및 200B)을 패키지 컴포넌트들(100 및 200)로부터 싱귤레이팅한다. 생성되는 싱귤레이팅된 제1 패키지(101)는 제1 패키지 영역(100A) 또는 제2 패키지 영역(100B) 중 하나로부터 유래하고, 생성되는 싱귤레이팅된 제2 패키지(201)는 제1 패키지 영역(200A) 또는 제2 패키지 영역(200B) 중 하나로부터 유래한다.
그런 다음, 패키지(101 및 201)는 전도성 커넥터(162)를 사용해 패키지 기판(302)에 실장된다. 패키지 기판(302)은 실리콘, 게르마늄, 다이아몬드 등과 같은 반도체 물질로 제조될 수 있다. 대안적으로, 실리콘 게르마늄, 실리콘 탄화물, 갈륨 비화물, 인듐 비화물, 인듐 인화물, 실리콘 게르마늄 탄화물, 갈륨 비소 인화물, 갈륨 인듐 인화물, 이 물질들의 조합 등과 같은 화합 물질들이 또한 사용될 수 있다. 또한, 패키지 기판(302)은 SOI 기판일 수 있다. 일반적으로, SOI 기판은 예컨대, 에피택셜 실리콘, 게르마늄, 실리콘 게르마늄, SOI, SGOI 또는 이들의 조합과 같은 반도체 물질층을 포함한다. 하나의 대안적인 실시예에서, 패키지 기판(302)은 유리 섬유 강화 수지 코어와 같은 절연 코어에 기초한다. 하나의 예시적인 코어 물질은 FR4와 같은 유리섬유 수지이다. 코어 물질을 위한 대체재는 BT(bismaleimide-triazine) 수지, 또는 대안적으로 다른 PCB 물질 또는 막을 포함한다. ABF 또는 다른 라미네이트와 같은 빌드 업(build up) 막이 패키지 기판(302)을 위해 사용될 수 있다.
패키지 기판(302)은 능동 및 수동 디바이스들을 포함할 수 있다(미도시됨). 당업자는, 트랜지스터, 커패시터, 저항기, 이들의 조합들 등과 같은 매우 다양한 디바이스들이 패키지 구조물(300)을 위한 설계의 구조적 및 기능적 요건들을 생성하기 위해 사용될 수 있다는 것을 인식할 것이다. 디바이스는 임의의 적절한 방법을 사용해서 형성될 수 있다.
패키지 기판(302)은 금속화층과 비아(미도시됨)와, 금속화층과 비아 위의 본드 패드(304)를 또한 포함할 수 있다. 금속화층은 능동 및 수동 디바이스 위에 형성될 수 있고, 기능 회로를 형성하기 위해 다양한 디바이스들을 접속시키기 위해 설계된다. 금속화층은 전도성 물질의 층들을 상호접속하는 비아를 사용해 유전체(예컨대, 로우-k 유전 물질)와 전도성 물질(예컨대, 구리)의 교번층들로 형성될 수 있고, 임의의 적절한 공정(예컨대, 퇴적, 다마신, 이중 다마신 등)을 통해 형성될 수 있다. 일부 실시예에서, 패키지 기판(302)은 능동 및 수동 디바이스들을 실질적으로 포함하지 않는다.
일부 실시예에서, 전도성 커넥터(162)는 제1 패키지(101)를 본드 패드(304)에 부착시키기 위해 리플로우된다. 전도성 커넥터(162)는, 패키지 기판(302) 내의 금속화층을 포함해서, 패키지 기판(302)을 제1 패키지(101)에 전기적으로 그리고/또는 물리적으로 결합시킨다. 일부 실시예에서, 수동 디바이스(예컨대, 표면 실장 디바이스(surface mount devices; SMD), 예증되지 않음)는 패키지 기판(302) 상에 실장되기 전에 제1 패키지(101)(예컨대, 본드 패드(304)에 본딩됨)에 부착될 수 있다. 이러한 실시예에서, 수동 디바이스는 전도성 커넥터(162)와 동일한, 제1 패키지(101)의 표면에 본딩될 수 있다.
전도성 커넥터(162)는, 제1 패키지(101)가 패키지 기판(302)에 부착된 후에 남아 있는 에폭시 플럭스의 에폭시 부분 중 적어도 일부를 사용해 그 자신이 리플로우되기 전에 그 자신 상에 형성된 에폭시 플럭스(미도시됨)를 가질 수 있다. 이 남아있는 에폭시 부분은 응력을 감소시키기 위한 언더필로서 작용하고, 전도성 커넥터(162)를 리플로우하는 것으로부터 초래되는 접속부(joint)를 보호할 수 있다. 일부 실시예에서, 언더필(미도시됨)은 제1 패키지(101)와 패키지 기판(302) 사이에 그리고 전도성 커넥터(162) 주위에 형성될 수 있다. 언더필은, 제1 패키지(101)가 부착된 후에 모세관 플로우 공정에 의해 형성될 수 있거나, 제1 패키지(101)가 부착되기 전에 적절한 퇴적 방법에 의해 형성될 수 있다.
실시예는 이점을 달성할 수 있다. 다중 샷 리플로우 공정을 수행함으로써, 패키지 컴포넌트(100 및 200)의 왜곡이 감소될 수 있고, 콜드 조인트와 솔더 브리징과 같은 결함이 제거될 수 있다. 다 많은 유연성이 패키지 컴포넌트(100 및 200)의 구역을 선택적으로 가열함으로써 제조 동안에 제공될 수 있다. 제조 처리량은 레이저 가열에 의해 제공되는 더 고속의 가열을 통해 또한 증가될 수 있다.
실시예에서, 방법은, 제1 패키지 컴포넌트를 제2 패키지 컴포넌트와 정렬시키는 단계 - 제1 패키지 컴포넌트는 제1 영역과 제2 영역을 가지며, 제1 영역은 제1 전도성 커넥터를 포함하고, 제2 영역은 제2 전도성 커넥터를 포함함 -; 제1 패키지 컴포넌트의 상단 표면의 제1 부분에 대해 제1 레이저 샷을 수행하는 단계 - 제1 레이저 샷은 제1 영역의 제1 전도성 커넥터를 리플로우하고, 제1 패키지 컴포넌트의 상단 표면의 제1 부분은 제1 영역과 완전히 중첩됨 -; 제1 레이저 샷을 수행한 후에, 제1 패키지 컴포넌트의 상단 표면의 제2 부분에 대해 제2 레이저 샷을 수행하는 단계를 포함하고, 제2 레이저 샷은 제2 영역의 제2 전도성 커넥터를 리플로우하며, 제1 패키지 컴포넌트의 상단 표면의 제2 부분은 제2 영역과 완전히 중첩된다.
방법의 일부 실시예에서, 제1 패키지 컴포넌트의 상단 표면의 제1 부분과 제2 부분은 부분적으로 중첩된다. 방법의 일부 실시예에서, 제1 전도성 커넥터는 제2 레이저 샷에 의해 가열되지만 제2 레이저 샷에 의해 리플로우되지 않는다. 방법의 일부 실시예에서, 제1 레이저 샷을 수행하는 단계는, 제1 전도성 커넥터가 리플로우할 때까지, 제1 패키지 컴포넌트의 상단 표면의 제1 부분에 레이저 빔을 지향시키는 단계; 및 제1 전도성 커넥터가 리플로우한 후에, 제1 전도성 커넥터가 고체화될 때까지 레이저 빔을 턴오프하는 단계를 포함한다. 방법의 일부 실시예에서, 제2 레이저 샷을 수행하는 단계는, 제1 전도성 커넥터가 고체화된 후에, 제2 전도성 커넥터가 리플로우할 때까지, 제1 패키지 컴포넌트의 상단 표면의 제2 부분에 레이저 빔을 지향시키는 단계를 포함한다. 방법의 일부 실시예에서, 제1 전도성 커넥터가 고체화될 때까지 레이저 빔을 턴오프하는 단계는, 미리 정해진 기간 동안 레이저 빔을 턴오프하는 단계를 포함하고, 제1 전도성 커넥터는 미리 정해진 기간 동안 고체화된다. 방법의 일부 실시예에서, 제1 전도성 커넥터와 제1 전도성 커넥터는 제1 패키지 컴포넌트의 하단 표면에 인접하게 배치되고, 제1 레이저 샷과 제2 레이저 샷 동안 제1 패키지 컴포넌트를 통해 제1 전도성 커넥터와 제2 전도성 커넥터에 열이 이송된다. 방법의 일부 실시예에서, 제1 전도성 커넥터와 제2 전도성 커넥터를 리플로우하는 단계는 제1 패키지 컴포넌트를 제2 패키지 컴포넌트에 본딩한다. 방법의 일부 실시예에서, 제1 패키지 컴포넌트가 제2 패키지 컴포넌트에 본딩된 후에, 제1 디바이스 패키지를 형성하도록 제1 영역을 제2 영역으로부터 싱귤레이팅하는 단계를 더 포함한다. 방법의 일부 실시예에서, 제1 패키지 컴포넌트의 상단 표면의 제1 부분과 제2 부분은 제3 영역에서 중첩되고, 제3 영역은 제3 전도성 커넥터를 포함하며, 제3 전도성 커넥터는 제1 레이저 샷과 제2 레이저 샷 둘 다에 의해 리플로우된다.
실시예에서, 방법은, 제1 패키지 컴포넌트와 제2 패키지 컴포넌트를 제공하는 단계 - 제1 패키지 컴포넌트는 제1 영역들을 포함하고, 제2 패키지 컴포넌트는 제2 영역들을 포함함 -; 제1 패키지 컴포넌트의 제1 영역들을 제2 패키지 컴포넌트의 제2 영역들과 정렬시키는 단계; 제1 패키지 컴포넌트의 상단 표면에 대해 레이저 샷들을 수행하는 단계 - 레이저 샷들 각각은 순차적으로 수행되고, 레이저 샷들 중 각각의 레이저 샷은 제1 영역들 중 각각의 제1 영역과 제2 영역들 중 각각의 제2 영역과 중첩되고, 각각의 제1 영역과 각각의 제2 영역 사이의 전도성 물질은 각각의 레이저 샷에 의해 리플로우됨 -; 및 레이저 샷을 수행한 후에, 제1 패키지 컴포넌트의 제1 영역과 제2 패키지 컴포넌트의 제2 영역을 싱귤레이팅하는 단계를 포함한다.
방법의 일부 실시예에서, 레이저 샷들을 수행하는 단계는, 각각의 레이저 샷에 대해, 전도성 물질이 리플로우될 때까지, 제1 패키지 컴포넌트의 각각의 제1 영역에 레이저 빔을 지향시키는 단계 - 레이저 빔에 의해 생성된 열은 제1 패키지 컴포넌트를 통해 전도성 물질에 이송됨 -; 및 전도성 물질이 리플로우된 후에, 전도성 물질이 냉각될 때까지 레이저 빔을 턴오프하는 단계를 포함한다. 방법의 일부 실시예에서, 레이저 샷들은 동일한 단위 전력으로 수행된다. 방법의 일부 실시예에서, 레이저 샷들은 동일한 기간 동안 수행된다. 방법의 일부 실시예에서, 레이저 샷들의 제1 서브세트는 제1 단위 전력으로 수행되고, 레이저 샷들의 제2 서브세트는 제2 단위 전력으로 수행되며, 제2 단위 전력은 제1 단위 전력과는 상이하다. 방법의 일부 실시예에서, 레이저 샷들의 제1 서브세트는 제1 기간 동안 수행되고, 레이저 샷들의 제2 서브세트는 제2 기간 동안 수행되며, 제2 기간은 상기 제1 기간과는 상이하다. 방법의 일부 실시예에서, 레이저 샷들은 제1 패키지 컴포넌트의 모든 영역들에 대해 순차적으로 수행된다. 방법의 일부 실시예에서, 레이저 샷들은 제1 패키지 컴포넌트의 영역들의 서브세트에 대해 수행된다.
실시예에서, 패키지는, 제1 전도성 피처와 제2 전도성 피처를 포함하는 제1 패키지; 제3 전도성 피처와 제4 전도성 피처를 포함하는 제2 패키지; 제3 전도성 피처를 제2 전도성 피처에 연결하는 제1 전도성 커넥터; 제1 전도성 커넥터와 제1 전도성 피처 사이의 제1 금속간 화합물(inter-metallic compound; IMC) - 제1 IMC는 제1 두께를 가짐 -; 제4 전도성 피처를 제2 전도성 피처에 연결하는 제2 전도성 커넥터; 및 제2 전도성 커넥터와 제2 전도성 피처 사이의 제2 IMC를 포함하고, 제2 IMC는 제1 두께보다 작은 제2 두께를 갖는다.
패키지의 일부 실시예에서, 제1 패키지는, 제1 전도성 피처와 제2 전도성 피처를 포함하는 재배선 구조물 - 제1 전도성 피처와 제2 전도성 피처는 재배선 라인들임 -; 재배선 구조물 상의 집적 회로 다이; 집적 회로 다이를 둘러싸는 밀봉재; 및 밀봉재를 관통해 연장되는 전도성 비아를 포함하고, 전도성 비아는 집적 회로 다이와 재배선 구조물에 전기적으로 접속된다.
전술된 설명은, 당업자가 본 발명 개시의 양상을 더 잘 이해할 수 있도록 다수의 실시예의 피처를 서술한다. 당업자는, 자신이 본 명세서에서 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위한 다른 공정과 구조물을 설계하기 위한 기초로서 본 발명 개시를 쉽게 이용할 수 있다는 것을 인식해야 한다. 또한, 당업자들은 이러한 등가의 구성이 본 개시 내용의 취지 및 범위를 벗어나지 않으며, 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.
실시예들
실시예 1. 방법에 있어서,
제1 패키지 컴포넌트를 제2 패키지 컴포넌트와 정렬시키는 단계 - 상기 제1 패키지 컴포넌트는 제1 영역과 제2 영역을 가지며, 상기 제1 영역은 제1 전도성 커넥터를 포함하고, 상기 제2 영역은 제2 전도성 커넥터를 포함함 -;
상기 제1 패키지 컴포넌트의 상단 표면의 제1 부분에 대해 제1 레이저 샷(laser shot)을 수행하는 단계 - 상기 제1 레이저 샷은 상기 제1 영역의 상기 제1 전도성 커넥터를 리플로우(reflow)하고, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분은 상기 제1 영역과 완전히 중첩됨 -;
상기 제1 레이저 샷을 수행한 후에, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 제2 부분에 대해 제2 레이저 샷을 수행하는 단계
를 포함하고, 상기 제2 레이저 샷은 상기 제2 영역의 상기 제2 전도성 커넥터를 리플로우하며, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제2 부분은 상기 제2 영역과 완전히 중첩되는 것인, 방법.
실시예 2. 실시예 1에 있어서,
상기 제1 패키지 컴포넌트의 상단 표면의 상기 제1 부분과 상기 제2 부분은 부분적으로 중첩되는 것인, 방법.
실시예 3. 실시예 2에 있어서,
상기 제1 전도성 커넥터는 상기 제2 레이저 샷에 의해 가열되지만 상기 제2 레이저 샷에 의해 리플로우되지 않는 것인, 방법.
실시예 4. 실시예 1에 있어서,
상기 제1 레이저 샷을 수행하는 단계는,
상기 제1 전도성 커넥터가 리플로우할 때까지, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분에 레이저 빔을 지향시키는 단계; 및
상기 제1 전도성 커넥터가 리플로우한 후에, 상기 제1 전도성 커넥터가 고체화될 때까지 상기 레이저 빔을 턴오프하는 단계
를 포함하는 것인, 방법.
실시예 5. 실시예 4에 있어서,
상기 제2 레이저 샷을 수행하는 단계는,
상기 제1 전도성 커넥터가 고체화된 후에, 상기 제2 전도성 커넥터가 리플로우할 때까지, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제2 부분에 상기 레이저 빔을 지향시키는 단계를 포함하는 것인, 방법.
실시예 6. 실시예 4에 있어서,
상기 제1 전도성 커넥터가 고체화될 때까지 상기 레이저 빔을 턴오프하는 단계는, 미리 정해진 기간 동안 상기 레이저 빔을 턴오프하는 단계를 포함하고, 상기 제1 전도성 커넥터는 상기 미리 정해진 기간 동안 고체화되는 것인, 방법.
실시예 7. 실시예 1에 있어서,
상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터는 상기 제1 패키지 컴포넌트의 하단 표면에 인접하게 배치되고, 상기 제1 레이저 샷과 상기 제2 레이저 샷 동안 상기 제1 패키지 컴포넌트를 통해 상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터에 열이 이송되는 것인, 방법.
실시예 8. 실시예 1에 있어서,
상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터를 리플로우하는 단계는 상기 제1 패키지 컴포넌트를 상기 제2 패키지 컴포넌트에 본딩하는 것인, 방법,
실시예 9. 실시예 8에 있어서,
상기 제1 패키지 컴포넌트가 상기 제2 패키지 컴포넌트에 본딩된 후에, 제1 디바이스 패키지를 형성하도록 상기 제1 영역을 상기 제2 영역으로부터 싱귤레이팅하는 단계를 더 포함하는, 방법.
실시예 10. 실시예 1에 있어서,
상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분과 상기 제2 부분은 제3 영역에서 중첩되고, 상기 제3 영역은 제3 전도성 커넥터를 포함하며, 상기 제3 전도성 커넥터는 상기 제1 레이저 샷과 상기 제2 레이저 샷 둘 다에 의해 리플로우되는 것인, 방법.
실시예 11. 방법에 있어서,
제1 패키지 컴포넌트와 제2 패키지 컴포넌트를 제공하는 단계 - 상기 제1 패키지 컴포넌트는 제1 영역들을 포함하고, 상기 제2 패키지 컴포넌트는 제2 영역들을 포함함 -;
상기 제1 패키지 컴포넌트의 상기 제1 영역들을 상기 제2 패키지 컴포넌트의 상기 제2 영역들과 정렬시키는 단계;
상기 제1 패키지 컴포넌트의 상단 표면에 대해 레이저 샷들을 수행하는 단계 - 상기 레이저 샷들 각각은 순차적으로 수행되고, 상기 레이저 샷들 중 각각의 레이저 샷은 상기 제1 영역들 중 각각의 제1 영역과 상기 제2 영역들 중 각각의 제2 영역과 중접되며, 상기 각각의 제1 영역과 상기 각각의 제2 영역 사이의 전도성 물질은 상기 각각의 레이저 샷에 의해 리플로우됨 -; 및
상기 레이저 샷들을 수행하는 단계 후에, 상기 제1 패키지 컴포넌트의 상기 제1 영역과 상기 제2 패키지 컴포넌트의 상기 제2 영역들을 싱귤레이팅하는 단계
를 포함하는, 방법.
실시예 12. 실시예 11에 있어서,
상기 레이저 샷들을 수행하는 단계는, 각각의 레이저 샷에 대해,
상기 전도성 물질이 리플로우될 때까지, 상기 제1 패키지 컴포넌트의 상기 각각의 제1 영역에 레이저 빔을 지향시키는 단계 - 상기 레이저 빔에 의해 생성된 열은 상기 제1 패키지 컴포넌트를 통해 상기 전도성 물질에 이송됨 -; 및
상기 전도성 물질이 리플로우된 후에, 상기 전도성 물질이 냉각될 때까지 상기 레이저 빔을 턴오프하는 단계
를 포함하는 것인, 방법.
실시예 13. 실시예 12에 있어서,
상기 레이저 샷들은 동일한 단위 전력으로 수행되는 것인, 방법.
실시예 14. 실시예 12에 있어서,
상기 레이저 샷들은 동일한 기간 동안 수행되는 것인, 방법.
실시예 15. 실시예 12에 있어서,
상기 레이저 샷들의 제1 서브세트는 제1 단위 전력으로 수행되고, 상기 레이저 샷들의 제2 서브세트는 제2 단위 전력으로 수행되며, 상기 제2 단위 전력은 상기 제1 단위 전력과는 상이한 것인, 방법.
실시예 16. 실시예 12에 있어서,
상기 레이저 샷들의 제1 서브세트는 제1 기간 동안 수행되고, 상기 레이저 샷들의 제2 서브세트는 제2 기간 동안 수행되며, 상기 제2 기간은 상기 제1 기간과는 상이한 것인, 방법.
실시예 17. 실시예 11에 있어서,
상기 레이저 샷들은 상기 제1 패키지 컴포넌트의 모든 영역들에 대해 순차적으로 수행되는 것인, 방법.
실시예 18. 실시예 11에 있어서,
상기 레이저 샷들은 상기 제1 패키지 컴포넌트의 영역들의 서브세트에 대해 수행되는 것인, 방법.
실시예 19. 패키지에 있어서,
제1 전도성 피처(feature)와 제2 전도성 피처를 포함하는 제1 패키지;
제3 전도성 피처와 제4 전도성 피처를 포함하는 제2 패키지;
상기 제3 전도성 피처를 상기 제1 전도성 피처에 연결하는 제1 전도성 커넥터;
상기 제1 전도성 커넥터와 상기 제1 전도성 피처 사이의 제1 금속간 화합물(inter-metallic compound; IMC) - 상기 제1 IMC는 제1 두께를 가짐 -;
상기 제4 전도성 피처를 상기 제2 전도성 피처에 연결하는 제2 전도성 커넥터; 및
상기 제2 전도성 커넥터와 상기 제2 전도성 피처 사이의 제2 IMC
를 포함하고, 상기 제2 IMC는 상기 제1 두께보다 작은 제2 두께를 갖는 것인, 패키지.
실시예 20. 실시예 19에 있어서,
상기 제1 패키지는,
상기 제1 전도성 피처와 상기 제2 전도성 피처를 포함하는 재배선 구조물 - 상기 제1 전도성 피처와 상기 제2 전도성 피처는 재배선 라인들임 -;
상기 재배선 구조물 상의 집적 회로 다이;
상기 집적 회로 다이를 둘러싸는 밀봉재; 및
상기 밀봉재를 관통해 연장되는 전도성 비아
를 포함하고,
상기 전도성 비아는 상기 집적 회로 다이와 상기 재배선 구조물에 전기적으로 접속된 것인, 패키지.

Claims (10)

  1. 패키지 형성 방법에 있어서,
    제1 패키지 컴포넌트를 제2 패키지 컴포넌트와 정렬시키는 단계 - 상기 제1 패키지 컴포넌트는 제1 영역과 제2 영역을 가지며, 상기 제1 영역은 제1 전도성 커넥터를 포함하고, 상기 제2 영역은 제2 전도성 커넥터를 포함함 -;
    상기 제1 패키지 컴포넌트의 상단 표면의 제1 부분에 대해 제1 레이저 샷(laser shot)을 수행하는 단계 - 상기 제1 레이저 샷은 상기 제1 영역의 상기 제1 전도성 커넥터를 리플로우(reflow)하고, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분은 상기 제1 영역과 완전히 중첩되고,
    상기 제1 레이저 샷을 수행하는 단계는,
    상기 제1 전도성 커넥터가 리플로우할 때까지, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분에 레이저 빔을 지향시키는 단계; 및
    상기 제1 전도성 커넥터가 리플로우한 후에, 상기 제1 전도성 커넥터가 고체화될 때까지 상기 레이저 빔을 턴오프하는 단계를 포함함 -;
    상기 제1 레이저 샷을 수행한 후에, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 제2 부분에 대해 제2 레이저 샷을 수행하는 단계
    를 포함하고, 상기 제2 레이저 샷은 상기 제2 영역의 상기 제2 전도성 커넥터를 리플로우하며, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제2 부분은 상기 제2 영역과 완전히 중첩되는 것인, 패키지 형성 방법.
  2. 제1항에 있어서,
    상기 제1 패키지 컴포넌트의 상단 표면의 상기 제1 부분과 상기 제2 부분은 부분적으로 중첩되는 것인, 패키지 형성 방법.
  3. 제2항에 있어서,
    상기 제1 전도성 커넥터는 상기 제2 레이저 샷에 의해 가열되지만 상기 제2 레이저 샷에 의해 리플로우되지 않는 것인, 패키지 형성 방법.
  4. 제1항에 있어서,
    상기 제2 레이저 샷을 수행하는 단계는,
    상기 제1 전도성 커넥터가 고체화된 후에, 상기 제2 전도성 커넥터가 리플로우할 때까지, 상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제2 부분에 상기 레이저 빔을 지향시키는 단계를 포함하는 것인, 패키지 형성 방법.
  5. 제1항에 있어서,
    상기 제1 전도성 커넥터가 고체화될 때까지 상기 레이저 빔을 턴오프하는 단계는, 미리 정해진 기간 동안 상기 레이저 빔을 턴오프하는 단계를 포함하고, 상기 제1 전도성 커넥터는 상기 미리 정해진 기간 동안 고체화되는 것인, 패키지 형성 방법.
  6. 제1항에 있어서,
    상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터는 상기 제1 패키지 컴포넌트의 하단 표면에 인접하게 배치되고, 상기 제1 레이저 샷과 상기 제2 레이저 샷 동안 상기 제1 패키지 컴포넌트를 통해 상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터에 열이 이송되는 것인, 패키지 형성 방법.
  7. 제1항에 있어서,
    상기 제1 전도성 커넥터와 상기 제2 전도성 커넥터를 리플로우하는 것은, 상기 제1 패키지 컴포넌트를 상기 제2 패키지 컴포넌트에 본딩하는 것인, 패키지 형성 방법.
  8. 제7항에 있어서,
    상기 제1 패키지 컴포넌트가 상기 제2 패키지 컴포넌트에 본딩된 후에, 제1 디바이스 패키지를 형성하기 위해 상기 제2 영역으로부터 상기 제1 영역을 싱귤레이팅하는 단계를 더 포함하는, 패키지 형성 방법.
  9. 제1항에 있어서,
    상기 제1 패키지 컴포넌트의 상기 상단 표면의 상기 제1 부분과 상기 제2 부분은 제3 영역에서 중첩되고, 상기 제3 영역은 제3 전도성 커넥터를 포함하며, 상기 제3 전도성 커넥터는 상기 제1 레이저 샷과 상기 제2 레이저 샷 둘 다에 의해 리플로우되는 것인, 패키지 형성 방법.
  10. 삭제
KR1020190001626A 2018-03-23 2019-01-07 반도체 패키지 및 방법 KR102257456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210065555A KR102375795B1 (ko) 2018-03-23 2021-05-21 반도체 패키지 및 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862647379P 2018-03-23 2018-03-23
US62/647,379 2018-03-23
US16/148,465 US11069671B2 (en) 2018-03-23 2018-10-01 Semiconductor package and method
US16/148,465 2018-10-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065555A Division KR102375795B1 (ko) 2018-03-23 2021-05-21 반도체 패키지 및 방법

Publications (2)

Publication Number Publication Date
KR20190111735A KR20190111735A (ko) 2019-10-02
KR102257456B1 true KR102257456B1 (ko) 2021-06-01

Family

ID=67983357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001626A KR102257456B1 (ko) 2018-03-23 2019-01-07 반도체 패키지 및 방법

Country Status (4)

Country Link
US (2) US11069671B2 (ko)
KR (1) KR102257456B1 (ko)
CN (1) CN110299326B (ko)
TW (1) TWI712115B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
US10533852B1 (en) 2018-09-27 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Leveling sensor, load port including the same, and method of leveling a load port
US11133269B2 (en) 2019-10-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11195788B2 (en) 2019-10-18 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid dielectric scheme in packages
CN113314505A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体封装及其制造方法
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
KR20220034596A (ko) * 2020-09-11 2022-03-18 삼성전자주식회사 반도체 패키지
US12107175B2 (en) 2022-01-11 2024-10-01 Nanya Technology Corporation Optical semiconductor device with cascade vias
TWI825552B (zh) * 2022-01-11 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583385B1 (en) * 2001-12-19 2003-06-24 Visteon Global Technologies, Inc. Method for soldering surface mount components to a substrate using a laser
US20030224581A1 (en) 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
CN1327501C (zh) 2004-07-22 2007-07-18 上海交通大学 倒装芯片凸点的选择性激光回流制备方法
FI123860B (fi) * 2010-05-18 2013-11-29 Corelase Oy Menetelmä substraattien tiivistämiseksi ja kontaktoimiseksi laservalon avulla ja elektroniikkamoduli
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US8853002B2 (en) 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9893043B2 (en) 2014-06-06 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a chip package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR102246076B1 (ko) * 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법
US10797038B2 (en) * 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
EP3440714A1 (en) * 2016-04-04 2019-02-13 Glo Ab Through backplane laser irradiation for die transfer
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
KR102481474B1 (ko) * 2018-01-10 2022-12-26 삼성전자 주식회사 레이저 본딩 장치, 반도체 장치들의 본딩 방법, 및 반도체 패키지의 제조 방법
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow

Also Published As

Publication number Publication date
CN110299326B (zh) 2021-03-09
CN110299326A (zh) 2019-10-01
US20190296002A1 (en) 2019-09-26
US11069671B2 (en) 2021-07-20
US20210351172A1 (en) 2021-11-11
TW201941376A (zh) 2019-10-16
US11942464B2 (en) 2024-03-26
TWI712115B (zh) 2020-12-01
KR20190111735A (ko) 2019-10-02

Similar Documents

Publication Publication Date Title
KR102257456B1 (ko) 반도체 패키지 및 방법
US11189603B2 (en) Semiconductor packages and methods of forming same
US11942403B2 (en) Integrated circuit package and method
US20220352086A1 (en) Dense Redistribution Layers in Semiconductor Packages and Methods of Forming the Same
US10790162B2 (en) Integrated circuit package and method
KR102221322B1 (ko) 반도체 패키지 및 방법
US10269773B1 (en) Semiconductor packages and methods of forming the same
KR102108236B1 (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
US11728249B2 (en) Semiconductor package and method
US20180151530A1 (en) Package structure and method of forming the same
KR102412759B1 (ko) 반도체 패키지 및 방법
US11121089B2 (en) Integrated circuit package and method
US11646293B2 (en) Semiconductor structure and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant