KR102240603B1 - Led 구조체 전사 방법 - Google Patents

Led 구조체 전사 방법 Download PDF

Info

Publication number
KR102240603B1
KR102240603B1 KR1020190079264A KR20190079264A KR102240603B1 KR 102240603 B1 KR102240603 B1 KR 102240603B1 KR 1020190079264 A KR1020190079264 A KR 1020190079264A KR 20190079264 A KR20190079264 A KR 20190079264A KR 102240603 B1 KR102240603 B1 KR 102240603B1
Authority
KR
South Korea
Prior art keywords
led chip
led
defective
transfer
chip
Prior art date
Application number
KR1020190079264A
Other languages
English (en)
Other versions
KR20200117814A (ko
Inventor
박시현
이찬수
이영웅
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Publication of KR20200117814A publication Critical patent/KR20200117814A/ko
Application granted granted Critical
Publication of KR102240603B1 publication Critical patent/KR102240603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

LED 구조체 전사 방법을 개시한다.
본 발명의 일 실시예에 의하면, 성장기판 상에 복수의 제1 LED 칩을 형성하는 제1 LED 칩 형성단계, 상기 성장기판 상의 상기 복수의 제1 LED 칩 중에서 불량 LED칩을 검출하고 상기 불량 LED칩의 위치 정보를 획득하는 불량칩 검출단계, 상기 성장기판 상에서 검출된 상기 불량 LED칩을 제거하는 불량칩 제거단계, 상기 불량 LED칩이 제거된 상기 성장기판 상의 복수의 상기 제1 LED칩을 전사기판으로 전사하는 제1 LED칩 전사단계 및, 상기 성장기판 중 상기 불량 LED칩이 제거된 불량칩 제거영역에 대응하는 상기 전사기판 상의 공백영역에 제2 LED칩을 보충하는 제2 LED칩 보충단계를 포함하는 LED 구조체 전사 방법을 제공한다.

Description

LED 구조체 전사 방법{Method for transferring LED structure}
본 개시는 LED 구조체 전사 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 개시에 대한 배경정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
LED(Light Emitting Diode)는 친환경적이고, 기존의 일반 조명기구에 비해 에너지 절약 효과가 우수하며, 수명이 긴 장점이 있다.
최근 LED는 저전력 구동 플렉서블 디스플레이, 인체 모니터링을 위한 부착형 정보표시소자, 생체반응 및 DNA 센싱, 광유전학 유효검증을 위한 바이오 융합 분야, 전도성 섬유와 LED 광원이 결합한 Photonics Textile 분야 등 넓은 영역에 대한 활용 가능성이 있는 것으로 인식되고 있다.
한편, 마이크로 LED는 기존의 약 0.3 내지 2 mm의 칩 크기를 가진 LED에 비해, 칩의 크기가 약 100um 이하로 극소화된 초소형 LED를 의미한다.
마이크로 LED는 작은 사이즈로 인해 특히 개인용 디스플레이에서 개별 픽셀로 사용이 가능하다는 장점이 있어 강력한 차세대 디스플레이로 부상하고 있다.
한편, LED 공정 중에서도 특히 마이크로 LED 제조 공정에 있어서, 마이크로 LED의 크기가 기존의 LED 크기에 비해 소형화 됨으로 인해 새로운 기술적 과제들이 대두되고 있다. 그 중 가장 문제되는 것은 초소형화된 마이크로 LED 칩을 전사 기판에 안정적으로 전사하는 문제이다.
현재 LED 공정에서 LED 칩을 전사기판에 전사하기 위한 종래의 방식은 Electrostatic transfer, Elastomer stamp transfer, fluidic self assembly 공정 및 Laser pick-up 기술 등이 있다.
그러나 이와 같은 종래 기술 중, Electrostatic transfer 방식은 정전 척(E.S.C.)에 기인한 칩 손상의 우려가 있고, Elastomer stamp transfer 방식은 LED 칩 전사 과정에서 불량 칩과 양품 칩을 구분할 수 없어 불량 칩도 전사기판에 전사되는 문제가 있다.
또한, fluidic self assembly 공정은 아직 LED 칩의 전사 위치 정확성에 대한 검증이 더 필요한 상황이며, Laser pick-up 기술은 그 공정이 복잡하다.
이에, 본 발명은 LED 전사 과정에서 칩의 크기와 상관없이 고속으로 대량의LED 칩을 전사할 수 있으며, 전사기판에 불량 칩을 제외한 양품 칩을 선택적으로 전사할 수 있는 LED 구조체 전사 방법을 제공하는 데 주된 목적이 있다.
또한, 본 발명은 LED 전사 과정에서 칩의 손상 및 칩의 전사 위치에 대한 오차를 최소화할 수 있는 LED구조체 전사 방법을 제공하는 데 주된 목적이 있다.
본 발명의 일 실시예에 의하면, 성장기판 상에 복수의 제1 LED 칩을 형성하는 제1 LED 칩 형성단계, 상기 성장기판 상의 상기 복수의 제1 LED 칩 중에서 불량 LED칩을 검출하고 상기 불량 LED칩의 위치 정보를 획득하는 불량칩 검출단계, 상기 성장기판 상에서 검출된 상기 불량 LED칩을 제거하는 불량칩 제거단계, 상기 불량 LED칩이 제거된 상기 성장기판 상의 복수의 상기 제1 LED칩을 전사기판으로 전사하는 제1 LED칩 전사단계 및, 상기 성장기판 중 상기 불량 LED칩이 제거된 불량칩 제거영역에 대응하는 상기 전사기판 상의 공백영역에 제2 LED칩을 보충하는 제2 LED칩 보충단계를 포함하는 LED 구조체 전사 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 각 과정을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제1 LED칩 형성단계에서 복수의 제1 LED칩이 성장기판 상에 형성된 상태를 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 불량칩 검출단계에서 성장기판 상의 불량 LED칩을 검출한 상태를 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 불량칩 제거단계에서 성장기판 상의 불량 LED칩을 제거하는 과정을 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제1 LED칩 전사단계에서 성장기판 상의 복수의 제1 LED칩을 전사기판 상으로 전사하는 과정을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제2 LED칩 보충단계의 각 과정을 설명하기 위한 순서도이다.
도 7은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제2 LED칩 보충단계에서 제2 LED칩을 전사기판 상에 전사하는 과정을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 각 과정을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 LED 구조체 전사 방법은 제1 LED칩 형성단계(S1), 불량칩 검출단계(S2), 불량칩 제거단계(S3), 제1 LED칩 전사단계(S4) 및 제2 LED칩 보충단계(S5)를 포함한다.
한편, 본 명세서에서 제1 LED칩(20; 도 2 참조)은 제1 LED칩 형성단계(S1)에서 성장기판(10; 도 2 참조) 상에 형성된 LED칩으로 정의한다. 또한, 제2 LED칩(50; 도 7 참조)은 제2 LED칩 보충단계(S5)에서 보충기판(40; 도 7 참조) 상에 형성된LED칩을 의미하는 것으로 정의한다.
제1 LED칩 형성단계(S1)에서는 성장기판(10) 상에 복수의 제1 LED칩(20)을 형성한다. 이때 기판 상에 배치된 복수의 제1 LED칩(20)은 대부분 양질의 LED칩일 것이나, 품질이 우수하지 못한 불량 LED칩(20b; 도 3 참조)도 포함할 수 있다.
불량칩 검출단계(S2)에서는 성장기판(10) 상에 배치된 복수의 제1 LED칩(20) 중 불량 LED칩(20b)을 검출하고, 기판 상의 불량 LED칩(20b)의 위치 정보를 획득한다.
불량칩 제거단계(S3)에서는 성장기판(10) 상에 배치된 제1 LED칩(20) 중 불량 LED칩(20b)을 성장기판(10)으로부터 제거한다. 이때 예를 들어 불량 LED칩(20b)의 제거는 불량칩 검출단계(S2)에서 얻어진 불량 LED칩(20b)의 성장기판(10) 상의 위치에 대한 정보를 기초로 수행될 수 있다.
또한, 이때 성장기판(10) 상에서의 불량 LED칩(20b) 제거는 예를 들어 LLO(Laser Lift Off) 방식에 의해 선택적으로 성장기판(10) 상의 불량 LED칩(20b)을 제거하는 방식일 수 있다. 구체적으로, 성장기판(10)의 일면 상에서 불량 LED칩(20b)이 배치된 위치에 대응하는 성장기판(10)의 타면 영역에 레이저를 선택적으로 조사함으로써 성장기판(10) 상에서 불량 LED칩(20b)을 분리할 수 있다.
제1 LED칩 전사단계(S4)에서는 성장기판(10)으로부터 전사기판(30)으로 제1 LED칩(20)을 전사한다. 이때 성장기판(10) 상에 배치된 제1 LED칩(20) 중 불량 LED칩(20b)은 불량칩 제거단계(S3)에서 제거된 상태이므로, 성장기판(10)으로부터 전사기판(30)으로 양질의 제1 LED칩(20)만 전사될 수 있다.
이때 제1 LED칩(20)의 전사는 불량칩 제거단계(S3)와 유사하게, LLO 방식에 의해 수행될 수 있다. 다만, 이때 LLO 수행 시 성장기판(10)으로의 레이저 조사는 불량칩 제거단계(S3)와는 달리 성장기판(10) 전체에 대해 수행하더라도 무방하다. 이는 제1 LED칩 전사단계(S4)에서는 LED칩의 선택적 분리가 필요한 것은 아니기 때문이다.
한편, 이때 성장기판(10) 상에는 불량 LED칩(20b)이 제거된 상태에서 전사기판(30)으로의 제1 LED칩(20)의 전사가 수행되므로, 전사기판(30) 중 성장기판(10) 상에서 불량칩 제거영역(D1; 도 4 참조)에 대응하는 전사기판(30) 상의 공백영역(D2; 도 5 참조)에는 제1 LED 칩이 전사되지 않은 상태가 된다.
제2 LED칩 보충단계(S5)에서는 별도로 일면 상에 보충용 제2 LED칩(50)이 형성된 보충기판(40)으로부터 전사기판(30) 상의 공백영역(D2)으로 제2 LED칩(50)을 전사한다.
이 경우, 보충기판(40) 상에서 전사기판(30) 상의 공백영역(D2)에 대응되는 영역에 배치된 보충용 제2 LED칩(50)만을 선택적인 LLO 방식에 의해 전사기판(30) 상의 공백영역(D2)으로 전사할 수 있다.
도 2는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제1 LED칩 형성단계(S1)에서 복수의 제1 LED칩(20)이 성장기판(10) 상에 형성된 상태를 도시한 것이다.
구체적으로, 도 2a는 제1 LED칩 형성단계(S1)에서 복수의 제1 LED칩(20)이 성장기판(10) 상에 형성된 영역을 일부 도시한 측단면도이며, 도 2b는 제1 LED칩 형성단계(S1)에서 복수의 제1 LED칩(20)이 성장기판(10) 상에 형성된 상태를 도시한 평면도이다.
제1 LED칩 형성단계(S1)에서는 일반적인 LED 칩 제작을 위한 증착 공정, 에칭 공정 및 전극(24) 배치 등을 통해 도 2에 도시된 바와 같이 성장기판(10) 상에 복수의 제1 LED칩(20)을 형성한다.
이때 에칭 공정에서 각각의 제1 LED칩(20)의 경계 영역에 대한 에칭은 성장기판(10)이 외부로 노출되도록 에칭될 수 있으며, 이로 인해 각각의 제1 LED칩(20)은 서로 개별적으로 형성될 수 있다.
한편, 도 2a에는 제1 LED칩(20)이 성장기판(10) 상에 제1 반도체층(21), MQW(Multi Quantum Wells)층(22) 및 제2 반도체층(23)이 차례로 증착되고, 각각 제1 반도체층(21) 및 제2 반도체층(23) 상에 제1전극(24) 및 제2전극(24)이 배치된 측면형 LED 타입(Lateral LED type)이 도시되었다.
다만 제1 LED칩(20)은 도 2a에 도시된 것와 다른 구조를 가져도 무방하며, 예를 들어 제1 LED칩(20)은 수직형 LED 타입(Vertical LED type)일수도 있다.
또한, 이때 예시적으로 제1 LED칩(20)의 제1 반도체층(21) 및 제2 반도체층(23)은 각각 n-GaN 층 및 p-GaN층일 수 있으며, 성장기판(10)은 SiO2로 제조된 사파이어 층일 수 있으나, 이와 다른 물질로 각 반도체층 또는 성장기판(10)이 제조되는 것도 가능하다.
도 3은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 불량칩 검출단계(S2)에서 성장기판(10) 상의 불량 LED칩(20b)을 검출한 상태를 도시한 평면도이다.
도 3을 참조하면, 불량칩 검출단계(S2)에서는 제1 LED칩 형성단계(S1)에서 형성된 성장기판(10) 상의 복수의 제1 LED칩(20) 중 불량 LED칩(20b)을 검출한다.
이때 불량 LED칩(20b)의 검출은 예를 들어 일반적으로 수행되는 전기적 혹은 광학적 펌핑에 기반한 발진 검사 등를 통해 수행될 수 있다.
또한, 이때 제1 LED칩(20) 중에서 불량 LED칩(20b)을 판정하는 기준은 필요에 따라 임의적으로 설정할 수 있으며, LED칩의 동작 가부, LED칩의 밝기 정도 등 그 기준은 상황에 따라 적절히 설정될 수 있다.
또한, 이때 성장기판(10) 상의 불량 LED칩(20b) 위치정보는 저장되어 불량칩 제거단계(S3) 및 제2 LED칩 보충단계(S5)에서 각각 활용될 수 있다.
구체적으로, 불량칩 제거단계(S3)에서 불량 LED칩(20b)을 제거하기 위한 LLO 공정시 불량 LED칩(20b) 위치정보를 참조하여 성장기판(10) 상에서 양품 LED칩(20a)이 아닌 불량 LED칩(20b)이 배치된 영역에만 레이저를 조사함으로써 선택적으로 불량 LED칩(20b)만을 성장기판(10) 상에서 제거할 수 있다.
도 4는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 불량칩 제거단계(S3)에서 성장기판(10) 상의 불량 LED칩(20b)을 제거하는 과정을 도시한 것이다.
도 4를 참조하면, 불량칩 제거단계(S3)에서는 성장기판(10) 상에 배치된 복수의 제1 LED칩(20) 중에서 불량 LED칩(20b)을 제거한다.
이때 불량 LED칩(20b)의 제거는 LLO 방식에 의해 수행될 수 있다. 또한, 이때 LLO 공정을 수행함에 있어서 도 4a에 도시된 바와 같이 레이저는 성장기판(10) 상의 영역 중 불량 LED칩(20b)이 배치된 영역에만 선택적으로 조사된다.
한편, 이때 불량 LED칩(20b)이 배치된 영역에만 선별적으로 레이저를 조사함에 있어서, 불량칩 검출단계(S2)에서 얻은 불량 LED칩(20b) 위치정보에 기초하여 레이저의 선택적 조사 및 불량 LED칩(20b)의 성장기판(10)으로부터의 선택적 제거가 가능할 수 있다.
이와 같이 성장기판(10) 상의 제1 LED칩(20) 중 불량 LED칩(20b)만을 선별적으로 제거함으로써, 도 4b 및 도 4c에 도시된 바와 같이 성장기판(10) 상에는 다수의 제1 LED칩(20)이 배치된 영역 사이에 불량 LED칩(20b)이 제거된 불량칩 제거영역(D1)이 형성된다.
이와 같이 불량칩 제거단계(S3)에서 불량 LED칩(20b)만을 선택적으로 성장기판(10)으로부터 제거하는 선택적 LLO 공정을 수행함으로써 추후 제1 LED칩 전사단계(S4)에서 양질의 제1 LED칩(20)만을 전사기판(30)에 전사되도록 할 수 있다.
또한, 이로 인해 제조될 디스플레이 장치가 전체적으로 불량 LED칩(20b)을 포함하지 않고 양질로 제조될 수 있다.
도 5는 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제1 LED칩 전사단계(S4)에서 성장기판(10) 상의 복수의 제1 LED칩(20)을 전사기판(30) 상으로 전사하는 과정을 도시한 것이다.
도 5a를 참조하면, 성장기판(10) 상의 제1 LED칩(20)은 LLO 공정을 통해 전사기판(30) 상으로 전사하는 LLO 전사과정을 포함할 수 있다.
이때, 제1 LED칩(20)이 전사기판(30) 상에 용이하게 접착되도록 하기 위해, LLO 공정 수행 전에 전사기판(30) 상에 접착물질을 도포할 수 있다.
이때 접착물질은 예를 들어 가열에 의해 접착성의 정도가 변화하는 물질일 수 있으며, 이와 같은 특성으로 인해 제1 LED칩(20)을 전사기판(30)에 접착 시 접착물질에 열을 가함으로써 제1 LED칩(20)과 전사기판(30) 간의 접착력을 조절할 수 있다.
한편, 제1 LED칩 전사단계(S4)에의 LLO 공정에서는 성장기판(10)에 대한 레이저 조사가 선택적으로 이루어질 필요가 없다. 즉, 제1 LED칩 전사단계(S4)에서는 성장기판(10) 중 제1 LED칩(20)이 배치된 면의 타면 전체에 대해 레이저를 조사하여 다수의 제1 LED칩(20)을 전사기판(30)으로 전사할 수 있다.
이와 같이 성장기판(10) 상의 다수의 제1 LED칩(20)을 일회적 공정에 의해 대량으로 전사기판(30)에 전사함으로써 공정 시간 단축 등 공정의 간편화가 가능할 수 있다.
한편, 이와 같이 제1 LED칩 전사단계(S4)에서는 성장기판(10) 상의 제1 LED칩(20) 배치영역 및 불량칩 제거영역(D1)을 구분하지 않고 성장기판(10) 상에 레이저를 조사하므로, 전사기판(30) 중 성장기판(10)의 불량칩 제거영역(D1)에 대응되는 영역인 공백영역(D2)에 성장기판(10)을 투과한 레이저가 조사될 가능성이 있다.
이와 같이 전사기판(30) 상의 공백영역(D2)에 조사된 레이저는 공백영역(D2)의 표면을 손상시킬 수 있으며, 이와 같은 표면 손상은 추후 제2 LED칩 보충단계(S5)에서 제2 LED칩(50)이 전사기판(30)의 공백영역(D2) 상으로의 용이한 접착을 저하시킬 수 있다.
이와 같은 이유로, 제1 LED칩 전사단계(S4)에서 성장기판(10) 중 불량칩 제거영역(D1)을 통한 전사기판(30) 상의 공백영역(D2)에 대한 레이저의 조사를 방지할 필요가 있다.
이를 위해, 도 5a에 도시된 바와 같이 성장기판(10) 상의 불량칩 제거영역(D1)의 표면을 가공함으로써 LLO공정시 성장기판(10)을 투과한 레이저의 난반사를 유도하여 레이저에 의한 공백영역(D2) 상의 전사기판(30) 손상을 방지할 수 있다.
또한, 이와 유사한 목적을 위해, 성장기판(10) 상의 불량칩 제거영역(D1)을 미도시된 별도의 차폐막에 의해 차폐함으로써 레이저의 전사기판(30)의 공백영역(D2) 상으로의 도달을 방지할 수도 있다.
제1 LED칩 전사단계(S4)가 완료되면 도 5b 및 도 5c에 도시된 바와 같이 전사기판(30) 상에 제1 LED칩(20)들이 전사된다.
이때 제1 LED칩 전사단계(S4)에서 성장기판(10) 상의 불량 LED칩(20b)이 제거된 상태에서 전사기판(30)으로의 LED칩 전사가 수행되었으므로, 전사기판(30) 상에는 제1 LED칩(20)이 배치된 영역과 제1 LED칩(20)이 전사되지 않은 공백영역(D2)이 공존하게 된다.
도 6은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제2 LED칩 보충단계(S5)의 각 과정을 설명하기 위한 순서도이며, 도 7은 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제2 LED칩 보충단계(S5)에서 제2 LED칩(50)을 전사기판(30) 상에 전사하는 과정을 도시한 것이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 LED 구조체 전사 방법의 제2 LED칩 보충단계(S5)는 보충기판 형성과정(S51) 및 제2 LED칩 전사과정(S52)을 포함한다. 또한, 제1 LED칩(20) 및 제2 LED칩(50)을 전사기판(30) 상에 압착 및 접착하는 가압접착과정(S53)을 포함할 수 있다.
보충기판 형성과정(S51)에서는 기판 상에 보충용 제2 LED칩(50)이 형성된 보충기판(40)을 형성한다.
한편, 보충기판(40) 상에 제2 LED칩(50)을 형성하는 과정은 제1 LED칩 형성단계(S1)에서 성장기판(10) 상에 제1 LED칩(20)을 형성하는 과정과 유사한, 일반적인 LED 칩 제조 공정에 의한 것일 수 있다.
즉, 보충기판 형성과정(S51)에서도 일반적인 LED 칩 제작을 위한 증착 공정, 에칭 공정 및 전극(24) 배치 등을 통해 도 7a에 도시된 바와 같이 보충기판(40) 상에 복수의 제2 LED칩(50)을 형성한다.
이때 제2 LED칩(50)의 종류 및 구조는 제1 LED칩(20)의 종류 및 구조와 동일한 것일 수 있다. 예를 들어 제1 LED칩(20)이 측면형 LED 구조(Lateral type)인 경우 제2 LED칩(50)도 측면형 LED 구조이고, 제1 LED칩(20)이 수직형 LED 구조(Vertical type)인 경우 제2 LED칩(50)도 수직형 LED 구조를 가질 수 있다.
또한, 제2 LED칩(50)은 제1 LED칩(20)을 대체하여 전사기판(30) 상의 공백영역(D2)에 배치되기 위한 것인 점에서 제2 LED칩(50)도 제1 LED칩(20)과 유사한 크기를 가지는 것이 바람직하다.
제2 LED칩 전사과정(S52)에서는 보충기판(40)으로부터 전사기판(30)으로 제2 LED칩(50)을 전사한다. 이때 제2 LED칩(50)의 전사는 예를 들어 LLO 방식에 의해 수행될 수 있다.
또한, 도 7b에 도시된 바와 같이 제2 LED칩 전사과정(S52)에서 전사기판(30)으로의 LED칩 전사는 보충기판(40)에 형성된 다수의 제2 LED칩(50) 중 일부에 대해서만 선택적으로 수행될 수 있다.
이때, 먼저 전사기판(30)의 공백영역(D2)으로 전사될 보충기판(40) 상의 제2 LED칩(50)의 상면과 전사기판(30)의 공백영역(D2)이 서로 마주하게 위치시킨다. 이후, 전사기판(30) 상의 공백영역(D2)에 대응되게 위치한 보충기판(40) 상의 제2 LED칩(50)을 해당 영역에 대한 국소적인 레이저 조사를 통해 전사기판(30) 상의 공백영역(D2)으로 전사한다.
한편, 제2 LED칩 전사과정(S52)에서 제2 LED칩(50)의 전사 전에 전사기판(30) 상의 공백영역(D2) 상에 접착물질을 도포할 수 있다.
이때 접착물질은 예를 들어 가열에 의해 접착성의 정도가 변화하는 물질일 수 있으며, 이와 같은 특성으로 인해 제2 LED칩(50)을 전사기판(30)에 접착 시 접착물질에 열을 가함으로써 제2 LED칩(50)과 전사기판(30) 간의 접착력을 조절할 수 있다.
제2 LED칩(50)과 전사기판(30)의 접착 과정에서, 별도의 가압부재를 이용해 제2 LED칩(50)을 전사기판(30) 방향으로 가압하여 제2 LED칩(50)이 전사기판(30) 상에 더 견고하게 접착되도록 하는 가압접착과정(S53)을 추가적으로 수행할 수 있다.
한편, 이때 가압접착과정(S53)은 제2 LED칩 전사과정(S52) 전에 수행될 수 있으나, 제2 LED칩 전사과정(S52) 수행 후 접착물질을 가열하면서 제2 LED칩(50)과 전사기판(30) 간, 또는 제1 LED칩(20) 및 제2 LED칩(50)과 전사기판(30) 간을 가압 접착할 수도 있다.
이때 가압부재는 예를 들어 보충기판(40)에 대응되는 면적을 가진 폴리이미드 재질의 판재일 수 있다.
한편, 제2 LED칩 전사과정(S52)에서 제2 LED칩(50)을 전사기판(30)으로 전사함에 있어, 미도시된 가이딩 부재를 이용해 제2 LED칩(50)이 정확히 목표 위치로 전사되도록 할 수 있다.
이때 가이딩 부재는 예를 들어 전사기판(30) 상의 공백영역(D2)을 둘러싼 콘 형태로 배치되어 제2 LED칩(50)의 이동 경로를 가이딩하는 구조일 수 있으나, 이와 다른 구성이어도 무방하다.
도 7c 및 도 7d를 참조하면, 제1 LED칩 전사단계(S4)를 거친 후 불량 LED칩(20b)이 전사되지 않아 전사기판(30) 상에 발생한 공백영역(D2)에 제2 LED칩(50)이 전사된 것을 알 수 있다.
이때 전사기판(30) 상에 배치된 제1 LED칩(20) 및 제2 LED칩(50)은 모두 양질의 성능을 가진 LED칩에 해당한다.
따라서 본 발명의 일 실시예에 따른 LED 구조체 전사 방법을 통해 LED 구조체를 전사하는 경우 최종적으로 제조되는 전사기판(30) 상에 불량 LED칩(20b)이 포함되는 것을 방지할 수 있어, 양질의 디스플레이 장치를 제조할 수 있음을 알 수 있다.
또한, 본 발명의 일 실시예에 따른 LED 구조체 전사 방법은 각각의 전사 과정에서 개별 LED칩에 역학적인 접촉이 없이 전사를 수행할 수 있다. 이로 인해 전사 과정에서 LED칩에 가해지는 데미지로 인한 손상을 최소화할 수 있으며, 불필요한 접촉으로 인해 LED칩이 지정된 위치에서 이탈하는 상황을 방지할 수 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 성장기판
20: 제1 LED칩
30: 전사기판
40: 보충기판
50: 제2 LED칩

Claims (10)

  1. 성장기판 상에 복수의 제1 LED 칩을 형성하는 제1 LED 칩 형성단계;
    상기 성장기판 상의 상기 복수의 제1 LED 칩 중에서 불량 LED칩을 검출하고 상기 불량 LED칩의 위치 정보를 획득하는 불량칩 검출단계;
    상기 성장기판 상에서 검출된 상기 불량 LED칩을 제거하는 불량칩 제거단계;
    상기 불량 LED칩이 제거된 상기 성장기판 상의 복수의 상기 제1 LED칩을, 상기 성장기판으로부터 전사기판 상으로 LLO(Laser Lift Off) 공정에 의해 전사하는 제1 LED칩 전사단계; 및,
    상기 성장기판 중 상기 불량 LED칩이 제거된 불량칩 제거영역에 대응하는 상기 전사기판 상의 공백영역에 제2 LED칩을 보충하는 제2 LED칩 보충단계를 포함하되,
    상기 제1 LED칩 전사단계는,
    전사과정에서 상기 전사기판 상의 상기 공백영역의 레이저에 의한 손상을 방지하기 위해 상기 성장기판 상에서 상기 불량칩 제거영역을 가공하는 것을 특징으로 하는 LED 구조체 전사 방법.
  2. 제1항에 있어서,
    상기 제1 LED칩 및 제2 LED칩은 마이크로 LED 칩인 것을 특징으로 하는 LED 구조체 전사 방법.
  3. 제1항에 있어서,
    상기 불량칩 제거단계는 상기 불량칩 검출단계에서 검출된 상기 불량 LED칩의 위치에 대응되는 상기 성장기판 상의 영역에 선택적으로 레이저를 조사하는 LLO(Laser Lift-Off) 공정을 통해 상기 불량 LED 칩을 상기 성장기판으로부터 제거하는 것을 특징으로 하는 LED 구조체 전사 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제2 LED칩 보충단계는
    일면 상에 복수의 상기 제2 LED칩이 형성된 보충기판을 형성하는 보충기판 형성과정; 및,
    상기 보충기판으로부터 상기 전사기판 상의 상기 공백영역에 선택적으로 상기 제2 LED칩을 전사하는 제2 LED칩 전사과정을 포함하는 것을 특징으로 하는 LED 구조체 전사 방법.
  7. 제6항에 있어서,
    상기 제2 LED칩 전사과정은 상기 보충기판 중 상기 전사기판 상의 상기 공백영역에 대응되는 영역에 레이저를 조사하여 상기 제2 LED칩을 상기 전사기판으로 전사하는 LLO(Laser Lift Off) 공정에 의해 수행되는 것을 특징으로 하는 LED 구조체 전사 방법.
  8. 제6항에 있어서,
    상기 제2 LED칩 보충단계는
    상기 제1 LED칩 및 제2 LED칩을 상기 전사기판 방향으로 가압하여 상기 제1 LED칩 및 제2 LED칩을 상기 전사기판과 접착시키는 가압접착과정을 더 포함하는 것을 특징으로 하는 LED 구조체 전사 방법.
  9. 제6항에 있어서,
    상기 제2 LED칩 전사과정에서는 상기 공백영역에 인접하게 상기 제2 LED칩의 이동을 가이딩하도록 구성된 가이딩 부재를 배치하고, 상기 가이딩 부재에 의해 상기 제2 LED칩이 가이딩되어 상기 공백영역으로 전사되는 것을 특징으로 하는 LED 구조체 전사 방법.
  10. 성장기판 상에 복수의 제1 LED칩을 형성하는 제1 LED칩 형성단계;
    상기 성장기판 상의 상기 복수의 제1 LED칩 중에서 불량 LED칩을 검출하고 상기 불량 LED칩의 위치 정보를 획득하는 불량칩 검출단계;
    상기 성장기판 상에서 검출된 상기 불량 LED칩을 제거하는 불량칩 제거단계;
    상기 불량 LED칩이 제거된 상기 성장기판 상의 복수의 상기 제1 LED칩을 전사기판으로 전사하는 제1 LED 칩 전사단계;
    일면 상에 복수의 제2 LED칩이 형성된 보충기판을 형성하는 보충기판 형성과정; 및,
    상기 성장기판 중 상기 불량 LED칩이 제거된 불량칩 제거영역에 대응하는 상기 전사기판 상의 공백영역에, 상기 보충기판으로부터 선택적으로 상기 제2 LED칩을 전사하는 제2 LED칩 전사과정을 포함하되,
    상기 제2 LED칩 전사과정은,
    상기 공백영역에 인접하게 상기 제2 LED칩의 이동을 가이딩하도록 구성된 가이딩 부재를 배치하고, 상기 가이딩 부재에 의해 상기 제2 LED칩이 가이딩되어 상기 공백영역으로 전사되는 것을 특징으로 하는 LED 구조체 전사 방법.
KR1020190079264A 2019-04-04 2019-07-02 Led 구조체 전사 방법 KR102240603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190039566 2019-04-04
KR20190039566 2019-04-04

Publications (2)

Publication Number Publication Date
KR20200117814A KR20200117814A (ko) 2020-10-14
KR102240603B1 true KR102240603B1 (ko) 2021-04-15

Family

ID=72847205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079264A KR102240603B1 (ko) 2019-04-04 2019-07-02 Led 구조체 전사 방법

Country Status (1)

Country Link
KR (1) KR102240603B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102398929B1 (ko) * 2020-05-15 2022-05-18 양진석 전자 소자의 등급별 분리 장치 및 방법
KR102449144B1 (ko) * 2020-11-27 2022-10-04 한국생산기술연구원 Libs를 이용한 마이크로 led 리페어 방법과 이를 이용한 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017539088A (ja) * 2015-08-18 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
KR101890934B1 (ko) * 2017-12-01 2018-08-22 한국광기술원 픽셀형 led 공정
KR101953645B1 (ko) * 2018-12-19 2019-03-04 (주)에스티아이 Led 기판 리페어 장비 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017539088A (ja) * 2015-08-18 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
KR101890934B1 (ko) * 2017-12-01 2018-08-22 한국광기술원 픽셀형 led 공정
KR101953645B1 (ko) * 2018-12-19 2019-03-04 (주)에스티아이 Led 기판 리페어 장비 및 방법

Also Published As

Publication number Publication date
KR20200117814A (ko) 2020-10-14

Similar Documents

Publication Publication Date Title
US10804132B2 (en) Apparatus for manufacturing semiconductor
CN107251237B (zh) 微发光二极管的修复方法、制造方法、装置和电子设备
KR101799656B1 (ko) Ｌｅｄ 구조체 및 이의 이송방법
JP6744870B2 (ja) マイクロ発光ダイオードの転写方法、製造方法、マイクロ発光ダイオード装置、及び電子機器
JP2022173193A (ja) 基板上に個別部品を並列に組み立てる方法
KR102240603B1 (ko) Led 구조체 전사 방법
JP7252032B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
KR20200079481A (ko) Led 칩의 검사 방법, 그 검사 장치 및 led 디스플레이의 제조 방법
CN112649711B (zh) 微发光二极管的检测装置及方法
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
US8796050B2 (en) Method and apparatus for manufacturing white light-emitting device
KR20120071189A (ko) 형광체 도포 방법 및 형광체 도포 장치
KR20200038228A (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
JP4758780B2 (ja) 半導体装置の製造方法及び半導体装置の実装装置
KR102386932B1 (ko) Led 검사 장치 및 이송 장치
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
CN112768370A (zh) 微元件的转移方法及转移装置
US10761146B2 (en) Wafer probe card for evaluating micro light emitting diodes, analysis apparatus including the same, and method of fabricating the wafer probe card
JP5829501B2 (ja) 半導体素子画像認識装置及び半導体素子画像認識方法
US11479030B2 (en) Apparatus for supporting debonding and debonding method using the same
KR102548400B1 (ko) Led 이송 방법
CN110352478B (zh) 用于选择半导体芯片的方法
KR20220047747A (ko) Led 검사 장치 및 이송 장치
KR102452488B1 (ko) 웨이퍼 프로브 카드 및 이를 포함하는 분석 장치 및 웨이퍼 프로브 카드의 제조방법
US10141290B2 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right