KR102235715B1 - Liquid Crystal Display - Google Patents

Liquid Crystal Display Download PDF

Info

Publication number
KR102235715B1
KR102235715B1 KR1020130158142A KR20130158142A KR102235715B1 KR 102235715 B1 KR102235715 B1 KR 102235715B1 KR 1020130158142 A KR1020130158142 A KR 1020130158142A KR 20130158142 A KR20130158142 A KR 20130158142A KR 102235715 B1 KR102235715 B1 KR 102235715B1
Authority
KR
South Korea
Prior art keywords
voltage
memory
liquid crystal
write protection
timing controller
Prior art date
Application number
KR1020130158142A
Other languages
Korean (ko)
Other versions
KR20150071288A (en
Inventor
김태군
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130158142A priority Critical patent/KR102235715B1/en
Publication of KR20150071288A publication Critical patent/KR20150071288A/en
Application granted granted Critical
Publication of KR102235715B1 publication Critical patent/KR102235715B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것이다.
본 발명에 의한 액정표시장치는 액정패널, 선택적으로 쓰기보호기능이 활성화되는 메모리 및 액정패널에 화면표시를 위한 영상신호를 제공받는 신호기간 동안 메모리의 쓰기보호기능을 활성화시키고, 영상신호를 제공받지 않는 무신호기간 동안 메모리의 쓰기보호기능을 비활성화시키는 타이밍 콘트롤러를 구비한다.The present invention relates to a liquid crystal display device.
The liquid crystal display according to the present invention activates the write protection function of the memory during a signal period in which a liquid crystal panel, a memory in which the write protection function is selectively activated, and an image signal for screen display is provided to the liquid crystal panel, and receives an image signal A timing controller is provided for deactivating the write protection function of the memory during a non-signal period.

Description

액정표시장치{Liquid Crystal Display}Liquid Crystal Display {Liquid Crystal Display}

본 발명은 메모리의 데이터 변경을 수월하게 할 수 있는 액정표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device capable of easily changing data in a memory.

액정표시장치는 현재 가장 널리 사용되는 평판 표시 장치 중 하나이며, 화소전극과 공통전극 등이 형성되는 두 기판과, 두 기판 사이의 액정층을 포함한다. 이러한 액정표시장치는 전극에 인가된 전압에 의해 생성된 전기장에 따라 액정층의 액정분자들의 배향을 결정하고, 입사광의 편광을 제어하여 영상을 표시한다. 액정표시장치는 동화상 표시에 유리하고 높은 콘트라스트비(contrast ratio)로 인하여 기존의 음극선관(Cathode Ray Tube)을 대체하면서 이동 단말기의 표시장치(노트북 모니터 등)뿐만 아니라 컴퓨터의 모니터, 텔레비전 등으로 다양하게 이용되고 있다.A liquid crystal display is one of the most widely used flat panel displays, and includes two substrates on which a pixel electrode and a common electrode are formed, and a liquid crystal layer between the two substrates. Such a liquid crystal display device determines the alignment of liquid crystal molecules in a liquid crystal layer according to an electric field generated by a voltage applied to an electrode, and controls polarization of incident light to display an image. Liquid crystal displays are advantageous for displaying moving images and are diversified into computer monitors, televisions, etc., as well as mobile terminal display devices (laptop monitors, etc.), replacing the existing cathode ray tube due to a high contrast ratio. Is being used.

액정표시장치는 시스템 부팅시에 해상도, 타이밍과 같은 모델 정보를 시스템에서 리드하여 액정 구동회로부에 전달하기 위한 프로그램이 가능한 EEPROM을 포함한다. EEPROM은 읽기 및 쓰기가 가능한 메모리이지만, 액정표시장치의 제조과정에서, 액정패널과 구동회로 및 케이스 등을 조립한 액정모듈(Liquid Crystal Module;LCM) 상태에서는 EEPROM의 WP(Write Protection) 기능이 활성화되어서 쓰기 기능은 억제된다. The liquid crystal display device includes a programmable EEPROM for reading model information such as resolution and timing from the system when booting the system and transferring it to the liquid crystal driving circuit. EEPROM is a memory that can be read and written, but in the liquid crystal module (LCM) state in which a liquid crystal panel, a driving circuit, and a case are assembled during the manufacturing process of a liquid crystal display, the WP (Write Protection) function of the EEPROM is activated So the writing function is suppressed.

만약, 액정모듈을 제작한 상태에서 EEPROM의 데이터를 변경하려면, 커버쉴드를 분리하고 WP 단자에 연결된 저항을 플로팅시켜야 하는 번거로움이 있다.If, in order to change the data of the EEPROM while the liquid crystal module is manufactured, it is troublesome to remove the cover shield and float the resistance connected to the WP terminal.

* 관련선행기술* Related advanced technology

국내공개 제10-2012-0108438호, 명칭:리셋 회로 및 이를 포함하는 액정표시장치
Domestic Publication No. 10-2012-0108438, Name: Reset circuit and liquid crystal display device including the same

본 발명은 메모리의 데이터 변경을 수월하게 할 수 있는 액정표시장치를 제공하기 위한 것이다.
The present invention is to provide a liquid crystal display device capable of easily changing data in a memory.

본 발명에 의한 액정표시장치는 액정패널, 선택적으로 쓰기보호기능이 활성화되는 메모리 및 액정패널에 화면표시를 위한 영상신호를 제공받는 신호기간 동안 메모리의 쓰기보호기능을 활성화시키고, 영상신호를 제공받지 않는 무신호기간 동안 메모리의 쓰기보호기능을 비활성화시키는 타이밍 콘트롤러를 구비한다.
The liquid crystal display according to the present invention activates the write protection function of the memory during a signal period in which a liquid crystal panel, a memory in which the write protection function is selectively activated, and an image signal for screen display is provided to the liquid crystal panel, and receives an image signal A timing controller is provided for deactivating the write protection function of the memory during a non-signal period.

본 발명에 의한 액정표시장치는 영상신호의 유무에 따라서 메모리의 쓰기 보호 기능을 선택적으로 활성화하기 때문에, 번거로운 작업이 없이 메모리의 데이터를 간단히 변경할 수 있다.
Since the liquid crystal display according to the present invention selectively activates the write protection function of the memory according to the presence or absence of an image signal, it is possible to simply change data in the memory without cumbersome operation.

도 1은 본 발명에 의한 액정표시장치를 나타내는 도면.
도 2는 본 발명의 메모리 및 타이밍콘트롤러를 나타내는 도면.
도 3은 본 발명에 의한 메모리 데이터 기입방법을 나타내는 순서도.1 is a view showing a liquid crystal display device according to the present invention.
Figure 2 is a diagram showing a memory and timing controller of the present invention.
3 is a flowchart showing a method of writing memory data according to the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

도 1은 본 발명의 액정표시장치를 나타내는 도면이다. 1 is a diagram showing a liquid crystal display device of the present invention.

도 1을 참조하면, 본 발명에 의한 액정표시장치는 액정패널(11), 게이트 드라이버(11a), 데이터 드라이버(11b), 타이밍 콘트롤러(23), 메모리(25)를 구비한다. Referring to FIG. 1, a liquid crystal display device according to the present invention includes a liquid crystal panel 11, a gate driver 11a, a data driver 11b, a timing controller 23, and a memory 25.

액정패널(11)은 다수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖고, 각 화소영역에는 박막 트랜지스터(Thin Film Transistor;이하 TFT) 및 TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 구성된 공통전극으로 구성된다. TFT는 각각의 게이트 라인(G)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(D)으로부터의 데이터 전압을 화소전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 데이터 전압과 공통전극에 공급된 기준 공통전압의 차 전압을 충전하고, 그 차 전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 휘도를 표현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되도록 한다. The liquid crystal panel 11 has a matrix-shaped pixel region in which a plurality of gate lines G and data lines D are arranged in a direction perpendicular to each other, and a thin film transistor (TFT) and A liquid crystal capacitor Clc connected to the TFT is provided. The liquid crystal capacitor Clc is composed of a pixel electrode connected to a TFT, and a common electrode configured with a pixel electrode and a liquid crystal interposed therebetween. The TFT supplies a data voltage from each data line (D) to the pixel electrode in response to a scan pulse from each gate line (G). The liquid crystal capacitor Clc expresses luminance by charging the difference voltage between the data voltage supplied to the pixel electrode and the reference common voltage supplied to the common electrode, and adjusting the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. . In addition, the storage capacitor Cst is connected in parallel to the liquid crystal capacitor Clc so that the voltage charged in the liquid crystal capacitor Clc is maintained until the next data signal is supplied.

타이밍 콘트롤러(23)는 메모리(25)에 저장된 데이타를 읽어서 직류-직류 변환기(24)의 동작을 위한 동작 신호 및 액정 표시 패널을 구동하기 위한 각종 제어신호들을 출력한다. 이때, 타이밍 콘트롤러(23)는 입/출력 제어클럭(CLK)을 메모리(25)에 입력하여 액정패널(11)의 구동 정보 및 영상 데이터 변조 정보들을 공급받고, 구동 정보 및 영상 데이터변조 정보들을 바탕으로 게이트 드라이버(11a) 및 데이터 드라이버(11b)를 제어한다.The timing controller 23 reads data stored in the memory 25 and outputs operation signals for operating the DC-DC converter 24 and various control signals for driving the liquid crystal display panel. At this time, the timing controller 23 inputs the input/output control clock CLK to the memory 25 to receive driving information and image data modulation information of the liquid crystal panel 11, and based on the driving information and image data modulation information. The gate driver 11a and the data driver 11b are controlled by the method.

타이밍 콘트롤러(23)는 백라이트 구동전압 및 동작전압 등의 전압생성을 위한 전원전압(Vin)을 입력받는다. 그리고 타이밍 콘트롤러(23)는 구동에 필요한 영상신호를 변화 최소화 차분 신호(Transition Minimized Differential Signaling;TMDS) 또는 저전압 차분 신호LVDS(low voltage differential signaling) 등의 방식으로 인터페이스보드(5)로부터 제공받는다.The timing controller 23 receives a power supply voltage Vin for generating voltages such as a backlight driving voltage and an operating voltage. In addition, the timing controller 23 receives an image signal required for driving from the interface board 5 in a manner such as a transition minimized differential signaling (TMDS) or a low voltage differential signaling (LVDS).

타이밍 콘트롤러(23)는 영상신호의 유무에 따라서 메모리(25)의 쓰기보호기능을 활성화시키거나 비활성화시킨다. 이를 위해서 입력신호 판단부(23-1) 및 전압 출력부(23-2)를 포함한다. 타이밍 콘트롤러(23)를 이용한 메모리(25)의 쓰기 보호 기능 제어방법에 대한 자세한 설명은 후술하기로 한다.The timing controller 23 activates or deactivates the write protection function of the memory 25 according to the presence or absence of an image signal. To this end, an input signal determination unit 23-1 and a voltage output unit 23-2 are included. A detailed description of a method of controlling the write protection function of the memory 25 using the timing controller 23 will be described later.

직류-직류 변환기(24)는 커넥터(22)를 통해 시스템으로 전압을 제공받아서 구동전압(Vcc, Vdd)을 출력하고 타이밍 콘트롤러(23)의 동작 신호에 따라 게이트 저전압 신호(VGL) 및 게이트 고전압 신호(VGH)를 출력한다.The DC-DC converter 24 receives a voltage to the system through the connector 22 and outputs the driving voltages Vcc and Vdd, and the gate low voltage signal VGL and the gate high voltage signal according to the operation signal of the timing controller 23. (VGH) is output.

게이트 드라이버(11a)는 타이밍 콘트롤러(23)의 동작 신호에 의해 직류-직류 변환기(24)로부터 게이트 고전압 신호(VGH) 및 게이트 저전압 신호(VGL)를 입력받아서 스캔펄스를 생성하며, 스캔펄스를 액정패널(11)의 각 게이트 라인(G)에 순차적으로 공급한다.The gate driver 11a generates a scan pulse by receiving a gate high voltage signal VGH and a gate low voltage signal VGL from the DC-DC converter 24 by an operation signal of the timing controller 23, and converts the scan pulse to a liquid crystal. It is sequentially supplied to each gate line G of the panel 11.

데이터 드라이버(11b)는 타이밍 콘트롤러(23)로부터 디지털 신호인 보정된 비디오 신호(Do)를 입력받아서 아날로그 신호인 보정된 데이터 신호로 변환하고, 보정된 데이터 신호를 액정 표시 패널(11)의 각 데이터 라인(D)에 공급한다.The data driver 11b receives the corrected video signal Do, which is a digital signal, from the timing controller 23, converts it into a corrected data signal, which is an analog signal, and converts the corrected data signal to each data of the liquid crystal display panel 11. Supply to line (D).

메모리(25)는 액정패널(11)의 크기, 해상도 변환정보, 영상 데이터 변환 정보, 타이밍 콘트롤러(23)의 구동 주파수 및 구동 타이밍 정보 등을 저장한다. 그리고 메모리(25)는 입/출력 제어클럭이 입력되면, 저장된 구동정보 및 영상 데이터 변조 정보등을 타이밍 콘트롤러(23)로 공급한다. 이러한 메모리(25)는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등을 이용할 수 있다. EEPROM은 전원이 꺼져도 데이터가 기억되는 메모리 소자이고, I2C버스(Bus)의 시리얼 통신 수단을 통해서 타이밍 콘트롤러(23)와 데이터를 송수신한다. I2C는 2와이어(wire) 직렬 통신 인터페이스로서, 시리얼 데이터라인(SDL)과 시리얼 클럭 라인(SCL)으로 구성된 집적회로 간의 데이터 통신방법이다.The memory 25 stores the size of the liquid crystal panel 11, resolution conversion information, image data conversion information, driving frequency and driving timing information of the timing controller 23, and the like. In addition, when the input/output control clock is input, the memory 25 supplies the stored driving information and image data modulation information to the timing controller 23. The memory 25 may use EEPROM (Electrically Erasable Programmable Read Only Memory) or the like. The EEPROM is a memory device in which data is stored even when the power is turned off, and transmits and receives data to and from the timing controller 23 through a serial communication means of an I2C bus. I2C is a two-wire serial communication interface, which is a data communication method between an integrated circuit composed of a serial data line (SDL) and a serial clock line (SCL).

이러한 액정표시장치에서 타이밍 콘트롤러(23)는 외부로부터 제공받는 신호에 따라서 메모리(25)의 쓰기 보호 기능을 선택적으로 활성화시킨다. 타이밍 콘트롤러(23)와 메모리(25)의 연결관계를 도 2를 참조하여 살펴보면 다음과 같다.In such a liquid crystal display, the timing controller 23 selectively activates the write protection function of the memory 25 according to a signal provided from the outside. A connection relationship between the timing controller 23 and the memory 25 will be described with reference to FIG. 2.

메모리(25)는 복수 개의 단자를 포함한다. A0 단자(1) 및 A2 단자(2)는 I2C 통신을 위한 EEPROM Address 설정을 위한 것으로서, GND 단자(4)와 함께 저전위전압에 연결된다. A1 단자(1)는 구동전위(VCC)에 연결된다. SDA 단자(5) 및 SCL 단자(6)는 각각 타이밍 콘트롤러(23)의 SDA 핀(31) SCL 핀(32)에 각각 연결되어서, I2C 통신을 위한 클럭신호(CLK)와 데이터신호(DATA) 신호를 인가받는다. WP 단자(7)는 쓰기 보호 단자(Write Protect)로서 고전위전압의 쓰기 보호 전압이 인가될 때에는 쓰기 보호 기능이 활성화되어서 읽기 기능만이 동작하고, 저전위전압이 인가될 때에는 읽기 및 쓰기 기능이 가능하다. WP 단자(7)는 타이밍 콘트롤러(23)의 WP 핀(33)과 연결되어서, 타이밍 콘트롤러(23)로부터 고전위전압의 쓰기 보호 전압 또는 저전위전압을 제공받는다. VCC 단자(8)는 전원소스로서 입력전압을 제공받는다.The memory 25 includes a plurality of terminals. The A0 terminal (1) and the A2 terminal (2) are for setting the EEPROM address for I2C communication, and are connected to the low potential voltage together with the GND terminal (4). The A1 terminal 1 is connected to the driving potential VCC. The SDA terminal 5 and the SCL terminal 6 are connected to the SDA pin 31 and the SCL pin 32 of the timing controller 23, respectively, so that a clock signal (CLK) and a data signal (DATA) signal for I2C communication. Is authorized. The WP terminal 7 is a write protect terminal, and when the write protection voltage of the high potential voltage is applied, the write protection function is activated so that only the read function operates. It is possible. The WP terminal 7 is connected to the WP pin 33 of the timing controller 23 to receive a write protection voltage of a high potential voltage or a low potential voltage from the timing controller 23. The VCC terminal 8 receives an input voltage as a power source.

그리고 구동전원(VCC)과 시리얼 클럭 라인(SCL) 사이에는 EEPROM(13)의 시리얼 클럭 라인(SCL)의 하이 레벨 유지를 위한 제1 풀업저항(R1)이 연결되고, 구동전원(Vcc)과 시리얼 데이터 라인(SDA) 사이에는 시리얼 데이터 라인(SDA)의 하이 레벨 유지를 위한 제2 풀업저항(R2)이 구성된다.In addition, a first pull-up resistor R1 for maintaining a high level of the serial clock line SCL of the EEPROM 13 is connected between the driving power VCC and the serial clock line SCL. A second pull-up resistor R2 for maintaining the high level of the serial data line SDA is formed between the data lines SDA.

또한, 회로의 안정화를 위해서 WP 라인 및 저전위라인(GND) 사이에는 제3 저항이 형성되고, 구동전원(VCC)과 저전위라인(GND) 사이에는 커패시터(C)가 형성된다.In addition, for stabilization of the circuit, a third resistor is formed between the WP line and the low potential line GND, and a capacitor C is formed between the driving power VCC and the low potential line GND.

도 3은 타이밍 콘트롤러가 메모리의 쓰기 보호 기능을 제어하는 방법을 나타내는 순서도이다. 그리고 [표 1]은 타이밍 콘트롤러(23)가 제공받는 입력신호에 따라서 메모리(25)에 출력전압을 제공하는 관계를 나타내는 표이다. 도 3 및 [표 1]을 참조하여, 본 발명에 의한 메모리의 쓰기 보호 기능을 제어하는 방법을 살펴보면 다음과 같다. 3 is a flowchart illustrating a method of controlling a write protection function of a memory by a timing controller. And [Table 1] is a table showing the relationship of providing an output voltage to the memory 25 according to the input signal provided by the timing controller 23. Referring to FIG. 3 and [Table 1], a method of controlling a write protection function of a memory according to the present invention will be described as follows.

입력신호Input signal 출력전압Output voltage 영상신호 + 전원전압(VIN)Video signal + power supply voltage (VIN) 쓰기 보호 전압Write protection voltage 전원전압(VIN)Power voltage (VIN) 저전위전압Low potential voltage

< 전원전압 수신 : S301, S303 ><Receiving power voltage: S301, S303>

타이밍 콘트롤러(23)의 입력신호 판단부(23-1)는 커넥터(22)를 통해서 외부로부터 전원전압(VIN)이 제공되는지를 감지한다. The input signal determination unit 23-1 of the timing controller 23 detects whether the power voltage VIN is provided from the outside through the connector 22.

< 영상신호 유무 판단 : S305 ><Determination of video signal presence: S305>

S301 단계에서 입력신호 판단부(23-1)가 전원전압(VIN)이 제공되는지를 감지하면, 입력신호 판단부(23-1)는 전원전압(VIN)과 함께 영상신호가 공급되는지를 판단한다. When the input signal determination unit 23-1 detects whether the power voltage VIN is provided in step S301, the input signal determination unit 23-1 determines whether an image signal is supplied together with the power voltage VIN. .

< 쓰기 보호 전압 출력을 통한 쓰기 보호 기능 활성화 : S307 ><Enable write protection function through write protection voltage output: S307>

S303 단계에서 입력신호 판단부(23-1)가 전원전압(VIN)과 함께 영상신호가 외부로부터 제공된 것을 확인하면, 타이밍 콘트롤러(23)의 전압 출력부(23-2)는 WP 핀(31)을 통해서 쓰기 보호 전압을 메모리(25)로 출력한다. 타이밍 콘트롤러(23)의 WP핀(31)은 타이밍 콘트롤러(23)에 형성되는 펄스폭변조(Pulse Width Modulation;PWM) 핀을 이용할 수 있다. 즉, 타이밍 콘트롤러(23)는 펄스폭변조를 이용하여 메모리(25)의 쓰기보호기능을 활성화할 수 있는 고전위전압을 메모리(25)로 제공한다. 이때, 타이밍 콘트롤러(23)는 구동전원(VCC)을 이용하여 고전위의 쓰기보호전압을 출력할 수 있다. 이처럼 메모리(25)는 타이밍 콘트롤러(23)의 전압 출력부(23-2)로부터 쓰기 보호 전압을 제공받음으로써 쓰기 보호 기능이 활성화된다.In step S303, when the input signal determination unit 23-1 confirms that the video signal is provided from the outside together with the power voltage VIN, the voltage output unit 23-2 of the timing controller 23 is the WP pin 31. The write protection voltage is output to the memory 25 through the device. The WP pin 31 of the timing controller 23 may use a Pulse Width Modulation (PWM) pin formed on the timing controller 23. That is, the timing controller 23 provides the memory 25 with a high potential voltage capable of activating the write protection function of the memory 25 by using pulse width modulation. At this time, the timing controller 23 may output a high-potential write protection voltage using the driving power VCC. As described above, the memory 25 receives the write protection voltage from the voltage output unit 23-2 of the timing controller 23, thereby enabling the write protection function.

< 저전위전압 출력을 통한 쓰기 보호 기능 비활성화 : S309 > <Write protection function disabled through low potential voltage output: S309>

S303 단계에서 입력신호 판단부(23-1)가 외부로부터 전원전압(VIN)이 인가될 때에 영상신호가 공급되지 않는 것을 확인하면, 전압 출력부(23-2)는 저전위전압을 메모리(25)로 출력한다. 저전위전압은 메모리(25)의 쓰기 보호 단자(7)에 제공되고, 이에 따라서 메모리(25)는 쓰기 보호 기능이 활성화되지 않는다. In step S303, when the input signal determination unit 23-1 confirms that the video signal is not supplied when the power voltage VIN is applied from the outside, the voltage output unit 23-2 stores the low potential voltage in the memory 25 ). The low potential voltage is provided to the write protection terminal 7 of the memory 25, and accordingly, the write protection function of the memory 25 is not activated.

상술한 바와 같이, 본 발명에 의한 메모리 제어방법은 외부로부터 영상신호가 제공되는 신호기간에 한해서 메모리(25)의 쓰기 보호 기능을 활성화한다. 그리고 본 발명은 외부로부터 영상신호가 제공되지 않고 전원전압만 공급되는 무신호기간에는 쓰기 보호 기능을 활성화하지 않는다. 따라서, 본 발명은 영상신호가 제공되지 않는 대기 모드일 경우에는 메모리(25)에 읽기 동작이 가능하다. 즉, 제품 출하 전에는 외부 영상신호를 제외하고 전원전압만 공급함으로써 메모리(25)의 쓰기 보호 기능을 해제할 수 있어서, 메모리(25)의 데이터변경 또는 업데이트가 수월하다.As described above, the memory control method according to the present invention activates the write protection function of the memory 25 only during a signal period in which an image signal is provided from the outside. In addition, the present invention does not activate the write protection function during the no-signal period in which no image signal is provided from the outside and only the power supply voltage is supplied. Accordingly, in the present invention, in the standby mode in which no image signal is provided, a read operation is possible in the memory 25. That is, before shipment of the product, the write protection function of the memory 25 can be released by supplying only the power supply voltage except for the external video signal, so that data change or update of the memory 25 is easy.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be appreciated by those skilled in the art through the above description that various changes and modifications can be made without departing from the technical idea of the present invention. Accordingly, the technical scope of the present invention should not be limited to the content described in the detailed description of the specification, but should be determined by the claims.

11 : 액정패널 11a : 게이트 드라이버
11b : 데이터 드라이버 22 : 커넥터
23 : 타이밍 콘트롤러 24 : 직류-직류 변환기
25 : 메모리11: liquid crystal panel 11a: gate driver
11b: data driver 22: connector
23: timing controller 24: DC-DC converter
25: memory

Claims (6)

선택적으로 쓰기보호기능이 활성화되는 메모리; 및
메모리에 저장된 데이터를 기반으로 액정표시패널을 구동하기 위한 제어 신호들을 출력하는 타이밍 콘트롤러를 포함하며,
상기 타이밍 콘트롤러는,
커넥터를 통해 외부로부터 전원전압이 제공되는지를 감지하고 상기 전원전압이 제공되는지를 감지하면 상기 전원전압과 함께 커넥터를 통해 외부로부터 영상신호가 공급되는지를 감지하는 입력신호 판단부와,
상기 전원전압과 함께 상기 영상신호가 입력되는 신호기간 동안 상기 메모리의 쓰기보호기능을 활성화시키는 전압을 출력하고, 상기 전원전압이 입력되고 상기 영상신호는 입력되지 않는 무신호기간 동안 상기 메모리의 쓰기보호기능을 비활성화시키는 전압을 출력하는 전압 출력부를 포함하는 액정표시장치.
A memory in which a write protection function is selectively activated; And
It includes a timing controller that outputs control signals for driving the liquid crystal display panel based on the data stored in the memory,
The timing controller,
An input signal determination unit that detects whether a power voltage is provided from the outside through a connector and detects whether a video signal is supplied from the outside through the connector together with the power voltage when detecting whether the power voltage is provided;
Outputs a voltage for activating the write protection function of the memory during a signal period in which the video signal is input together with the power supply voltage, and write protection of the memory during a non-signal period in which the power voltage is input and the video signal is not input. A liquid crystal display device including a voltage output unit that outputs a voltage for deactivating a function.
 제 1 항에 있어서,
상기 메모리는 고전위전압에 응답하여 상기 쓰기보호기능을 활성화시키기 위한 쓰기보호단자를 포함하는 EEPROM인 것 액정표시장치.
The method of claim 1,
The memory is an EEPROM including a write protection terminal for activating the write protection function in response to a high potential voltage.
 제 2 항에 있어서,
상기 타이밍 콘트롤러는
상기 신호기간 동안, 상기 메모리의 쓰기 보호 단자로 펄스폭변조 방식을 통해서 상기 고전위전압을 제공하는 액정표시장치.
The method of claim 2,
The timing controller is
During the signal period, a liquid crystal display device providing the high potential voltage to a write protection terminal of the memory through a pulse width modulation method.
 제 2 항에 있어서,
상기 타이밍 콘트롤러는
상기 무신호기간 동안, 상기 메모리의 쓰기 보호 단자로 저전위전압을 제공하는 액정표시장치.
The method of claim 2,
The timing controller is
During the no-signal period, a liquid crystal display device providing a low potential voltage to a write protection terminal of the memory.
 제 3 항에 있어서,
상기 타이밍 콘트롤러는 VCC단자를 통해서 제공받는 구동전압을 이용하여 상기 고전위전압을 생성하는 액정표시장치.
The method of claim 3,
The timing controller generates the high potential voltage by using a driving voltage provided through a VCC terminal.
 삭제delete
KR1020130158142A 2013-12-18 2013-12-18 Liquid Crystal Display KR102235715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130158142A KR102235715B1 (en) 2013-12-18 2013-12-18 Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158142A KR102235715B1 (en) 2013-12-18 2013-12-18 Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20150071288A KR20150071288A (en) 2015-06-26
KR102235715B1 true KR102235715B1 (en) 2021-04-01

Family

ID=53517605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158142A KR102235715B1 (en) 2013-12-18 2013-12-18 Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR102235715B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109658887B (en) * 2018-12-27 2021-01-08 惠科股份有限公司 Control method of time sequence control chip of display panel and display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791464B1 (en) * 2003-12-02 2008-01-04 삼성전자주식회사 Display apparatus and method of controlling the same
KR101096702B1 (en) * 2005-06-30 2011-12-22 엘지디스플레이 주식회사 Programmable memory block and liquid crystal display device having the same
KR20080067515A (en) * 2007-01-16 2008-07-21 삼성전자주식회사 Driving circuit for liquid crystal display device and liquid crystal display device having the same
KR101960365B1 (en) * 2011-11-22 2019-03-21 엘지디스플레이 주식회사 Circuit for driving liquid crystal display device

Also Published As

Publication number Publication date
KR20150071288A (en) 2015-06-26

Similar Documents

Publication Publication Date Title
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US9076399B2 (en) Liquid crystal display having level shifter
US8847871B2 (en) Timing control apparatus and display device having the same
CN107342063B (en) Common voltage driving circuit and display device
US10522104B2 (en) Liquid crystal panel driving circuit and liquid crystal display device
US20140118330A1 (en) Display device and method for driving the same
WO2019041396A1 (en) Method and system for protecting software data in display panel
JP6494736B2 (en) Display device
US9978326B2 (en) Liquid crystal display device and driving method thereof
US8013824B2 (en) Sequence control unit, driving method thereof, and liquid crystal display device having the same
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
KR20120063755A (en) Liquid crystal display
US10283065B2 (en) Display device and driving method thereof
KR20140087593A (en) Interface apparatus and method of memory for display device
KR20110096424A (en) Temperature compensation circuit and liquid crystal display device having thereof
KR102235715B1 (en) Liquid Crystal Display
KR102149752B1 (en) Circuit for Controlling a Memory and LCD having the Same
CN107300795B (en) LCD control circuit board
CN113539204A (en) Common voltage output circuit, printed circuit board and display device
KR20120065570A (en) Liquid crystal display
KR101957296B1 (en) Apparatus and Method for providing power, and Liquid Crystal Display Device having thereof
CN106875903B (en) Display device and driving method thereof
KR102148488B1 (en) Power Supply Circuit of Display Device
US20140049526A1 (en) Driving circuit and display apparatus having the same
KR102148489B1 (en) Power supplying apparatus for display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant