KR102148489B1 - Power supplying apparatus for display device - Google Patents
Power supplying apparatus for display device Download PDFInfo
- Publication number
- KR102148489B1 KR102148489B1 KR1020140126223A KR20140126223A KR102148489B1 KR 102148489 B1 KR102148489 B1 KR 102148489B1 KR 1020140126223 A KR1020140126223 A KR 1020140126223A KR 20140126223 A KR20140126223 A KR 20140126223A KR 102148489 B1 KR102148489 B1 KR 102148489B1
- Authority
- KR
- South Korea
- Prior art keywords
- logic voltage
- timing
- voltage vcc
- node
- power
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4291—Arrangements for improving power factor of AC input by using a Buck converter to switch the input current
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명에 따른 표시장치의 전원 공급 장치는 입력 전원(Vin)을 강압(step down)하여 제1 타이밍(t1)에 제1 로직 전압(VCC 3.3)을 생성한 후 홀딩시키는 제1 벅 컨버터(151); 제1 노드(N1)를 통해 입력되는 상기 제1 로직 전압(VCC 3.3)을 강압(step down)하여 상기 제1 로직 전압(VCC 3.3)보다 낮은 제2 로직 전압(VCC 1.2)을 생성하고, 상기 제1 타이밍(t1)에 이은 제2 타이밍(t2)에 상기 제2 로직 전압(VCC 1.2)을 타이밍 콘트롤러에 출력하는 제2 벅 컨버터(152); 및 상기 제2 로직 전압(VCC 1.2)에 따라 스위칭되어 상기 제1 벅 컨버터(151)에 홀딩되어 있는 제1 로직 전압(VCC 3.3)을 상기 제2 타이밍(t2)에 이은 제3 타이밍(t3)에 타이밍 콘트롤러에 출력하는 파워 시퀀스 제어스위치(SW-ISO)를 구비한다.In the power supply device of the display device according to the present invention, the first buck converter 151 generates and holds the first logic voltage VCC 3.3 at a first timing t1 by stepping down the input power Vin. ); The first logic voltage VCC 3.3 input through the first node N1 is stepped down to generate a second logic voltage VCC 1.2 lower than the first logic voltage VCC 3.3, and the A second buck converter 152 that outputs the second logic voltage VCC 1.2 to a timing controller at a second timing t2 following the first timing t1; And a third timing t3 following the second timing t2 of the first logic voltage VCC 3.3 switched according to the second logic voltage VCC 1.2 and held by the first buck converter 151. And a power sequence control switch (SW-ISO) outputting to the timing controller.
Description
본 발명은 표시장치의 전원 공급 장치에 관한 것이다.
The present invention relates to a power supply device for a display device.
표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 표시 장치 등이 대표적이다. OLED 표시 장치와 LCD는 휴대폰, 노트북, 모니터, TV 등과 같이 소형부터 대형까지 다양한 크기로 많은 분야에 응용되고 있다.Typical display devices include a liquid crystal display (LCD) using a liquid crystal, and an OLED display using an organic light emitting diode (OLED). OLED display devices and LCDs are applied in many fields in various sizes ranging from small to large, such as mobile phones, notebook computers, monitors, and TVs.
표시 장치는 화소 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동회로와, 패널 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러, 패널 구동에 필요한 전원을 생성하는 전원 공급 회로를 포함한다.The display device includes a display panel that displays an image through a pixel matrix, a panel driving circuit that drives the display panel, a timing controller that controls the operation timing of the panel driving circuit, and a power supply circuit that generates power required for driving the panel. do.
최근, 전원 공급 회로는 하나의 집적회로(Integrated Circuit, 이하 "IC"라 함)로 집적된다. 이하에서, 전원 공급 장치가 내장된 IC를 파워(Power) IC로 칭하기로 한다. 표시장치의 전원 전압 스위치가 턴-온(turn-on)되면, 파워 IC의 입력 전원이 상승하여 타이밍 콘트롤러의 동작에 필요한 로직 전압을 출력이 출력된다.Recently, the power supply circuit is integrated into one integrated circuit (hereinafter referred to as "IC"). Hereinafter, the IC in which the power supply device is built will be referred to as a power IC. When the power supply voltage switch of the display device is turned on, the input power of the power IC increases, and a logic voltage required for the operation of the timing controller is output.
타이밍 콘트롤러에 인가되는 로직 전압은 통상 1개이나 경우에 따라서 다수개일 수 있다. 타이밍 콘트롤러에서 요구하는 로직 전압이 다수개인 경우, 이 로직 전압들은 타이밍 콘트롤러에서 정해진 파워 시퀀스에 맞춰 타이밍 콘트롤러에 인가되어야 한다. 그런데, 파워 시퀀스에 맞게 로직 전압을 출력하기 위해서는 파워 IC에 복잡한 외장 소자가 추가되어야 하는 등 여러 문제(제조 비용 증가, 회로 사이즈 증가)가 있다.
The logic voltage applied to the timing controller is usually one, but may be plural in some cases. When there are multiple logic voltages required by the timing controller, these logic voltages must be applied to the timing controller according to the power sequence determined by the timing controller. However, in order to output a logic voltage according to a power sequence, there are several problems (increased manufacturing cost, increased circuit size), such as a complex external device must be added to the power IC.
따라서, 본 발명의 목적은 파워 시퀀스에 맞게 다수의 로직 전압을 출력하되, 회로 구조를 간소화할 수 있도록 한 표시장치의 전원 공급 장치를 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a power supply device for a display device that outputs a plurality of logic voltages according to a power sequence, and simplifies a circuit structure.
본 발명의 실시예에 따른 표시장치의 전원 공급 장치는 입력 전원(Vin)을 강압(step down)하여 제1 타이밍(t1)에 제1 로직 전압(VCC 3.3)을 생성한 후 홀딩시키는 제1 벅 컨버터(151); 제1 노드(N1)를 통해 입력되는 상기 제1 로직 전압(VCC 3.3)을 강압(step down)하여 상기 제1 로직 전압(VCC 3.3)보다 낮은 제2 로직 전압(VCC 1.2)을 생성하고, 상기 제1 타이밍(t1)에 이은 제2 타이밍(t2)에 상기 제2 로직 전압(VCC 1.2)을 타이밍 콘트롤러에 출력하는 제2 벅 컨버터(152); 및 상기 제2 로직 전압(VCC 1.2)에 따라 스위칭되어 상기 제1 벅 컨버터(151)에 홀딩되어 있는 제1 로직 전압(VCC 3.3)을 상기 제2 타이밍(t2)에 이은 제3 타이밍(t3)에 타이밍 콘트롤러에 출력하는 파워 시퀀스 제어스위치(SW-ISO)를 구비한다.In the power supply device of the display device according to the exemplary embodiment of the present invention, the first buck is configured to generate and hold the first logic voltage VCC 3.3 at a first timing t1 by stepping down the input power Vin. Converter 151; The first logic voltage VCC 3.3 input through the first node N1 is stepped down to generate a second logic voltage VCC 1.2 lower than the first logic voltage VCC 3.3, and the A
상기 파워 시퀀스 제어스위치(SW-ISO)는, 상기 제1 벅 컨버터(151)와 제2 벅 컨버터(152)가 집적화된 파워 IC내에 내장된다.The power sequence control switch (SW-ISO) is incorporated in a power IC in which the first and
상기 파워 시퀀스 제어스위치(SW-ISO)는 제1 전극이 상기 제1 노드(N1)에 접속되고, 제2 전극이 상기 제1 로직 전압(VCC 3.3)의 출력단에 접속되고, 제어전극이 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속되며; 상기 제1 벅 컨버터(151)는 상기 제1 노드(N1)에 접속된 제1 커패시터(C1)와, 제2 노드(N2)와 상기 제1 노드(N1) 사이에 접속된 제1 인덕터(L1)와, 제어전극이 상기 제1 로직 전압(VCC 3.3)의 출력단에 접속되고 제1 전극이 상기 입력 전원(Vin)에 접속되며 제2 전극이 상기 제2 노드(N2)에 접속된 제1 스위치(SW1)를 포함하고; 상기 제2 벅 컨버터(152)는 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속된 제2 커패시터(C2)와, 제3 노드(N2)와 상기 제2 로직 전압(VCC 1.2)의 출력단 사이에 접속된 제1 인덕터(L2)와, 제어전극이 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속되고 제1 전극이 상기 제1 노드(N1)에 접속되며 제2 전극이 상기 제3 노드(N3)에 접속된 제2 스위치(SW2)를 포함한다.
In the power sequence control switch (SW-ISO), a first electrode is connected to the first node (N1), a second electrode is connected to an output terminal of the first logic voltage (VCC 3.3), and a control electrode is connected to the first node (N1). 2 connected to the output of the logic voltage (VCC 1.2); The
본 발명의 전원 공급회로는 상기 제1 및 제2 로직 전압을 각각 생성하는 2개의 벅 컨버터를 내장 파워 시퀀스 제어스위치를 이용하여 연결함으로써, 최대한 간소화 내부 구성을 통해 파워 시퀀스에 맞게 제1 및 제2 로직 전압을 출력하는 가능해진다. 본 발명은 종래 복잡한 외부 소자를 추가했을 때에 비해 제조 비용 및 회로 사이즈를 획기적으로 줄일 수 있어 제품화에 매우 유리한 효과를 가진다.
The power supply circuit of the present invention connects two buck converters each generating the first and second logic voltages using a built-in power sequence control switch, so that the first and second buck converters are optimized according to the power sequence through a simplified internal configuration as much as possible. It becomes possible to output the logic voltage. The present invention has a very advantageous effect in commercialization because it can significantly reduce manufacturing cost and circuit size compared to the case of adding a conventional complex external element.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도.
도 2는 본 발명의 전원 공급 회로인 파워 IC를 보여주는 도면.
도 3은 파워 시퀀스에 맞게 도 2의 파워 IC에서 제1 및 제2 로직 전압이 출력되는 타이밍을 보여주는 도면.1 is a block diagram showing a display device according to an exemplary embodiment of the present invention.
2 is a view showing a power IC that is a power supply circuit of the present invention.
3 is a diagram showing timings at which first and second logic voltages are output from the power IC of FIG. 2 according to a power sequence.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that detailed descriptions of known functions or configurations related to the present invention may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.
도 1은 본 발명의 실시예에 따른 표시장치를 보여준다.1 shows a display device according to an embodiment of the present invention.
이하의 설명에서, 표시장치는 액정표시장치를 중심으로 설명되지만, 본 발명의 기술적 사상은 액정표시장치에 한정되지 않고 다른 표시장치에도 적용될 수 있음에 주의하여야 한다. In the following description, the display device is described centering on the liquid crystal display device, but it should be noted that the technical idea of the present invention is not limited to the liquid crystal display device and can be applied to other display devices.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(10), 표시패널 구동회로, 표시패널 구동회로를 제어하기 위한 타이밍 콘트롤러(11), 전원 전압을 발생하는 전원 공급회로(15) 등을 포함한다. 1, the display device of the present invention includes a
표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 하부 유리기판에는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극을 포함한다. 화소 어레이의 액정셀들 각각은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛(16)으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다. The
표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 등과 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 등과 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다.A black matrix, a color filter, and a common electrode are formed on the upper glass substrate of the
표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. A polarizing plate is attached to each of the upper and lower glass substrates of the
본 발명에서 적용 가능한 표시패널(10)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 표시장치는 투과형 표시장치, 반투과형 표시장치, 반사형 표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 표시장치에서는 백라이트 유닛(16)이 필요하다. The liquid crystal mode of the
표시패널 구동회로는 표시패널(10)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(12), 표시패널(10)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(13)를 포함한다. 표시패널 구동회로는 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 비디오 데이터를 표시패널(10)의 화소들에 기입한다. 또한, 표시패널 구동회로는 비디오 데이터가 기입될 1 라인의 화소들을 선택하기 위한 게이트펄스(또는 스캔펄스)를 표시패널(10)의 게이트라인들(G1~Gn)에 순차적으로 공급한다. The display panel driving circuit includes a
데이터 구동회로(12)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 타이밍 제어신호(SSP, SSC, SOE)와 극성제어신호(POL)에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터를 정극성/부극성 감마기준전압들을 이용하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압으로 변환한다. 도시하지 않은 감마기준전압 발생회로는 전원 공급회로(15)로부터 출력되는 VDD를 분압하여 VDD와 HVDD 사이의 정극성 감마기준전압들을 발생하고, 전원 공급회로(15)로부터 출력되는 HVDD를 분압하여 HVDD와 기저전압원(GND) 사이의 부극성 감마기준전압들을 발생한다. 한편, 정극성 감마기준전압들과 부극성 감마기준전압들은 VDD를 분압한 전압들로 생성될 수도 있으며, 이 경우 HVDD는 생략될 수 있다. 소스 드라이브 IC 각각은 정극성/부극성 아날로그 비디오 데이터전압을 데이터라인들(D1~Dm)에 공급하고, 극성제어신호(POL)에 응답하여 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시킨다. The
게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트 타이밍 제어신호(GSP, GSC, GOE)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.The
타이밍 콘트롤러(11)는 호스트 시스템(14)로부터 디지털 비디오 데이터(RGB)를 입력 받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(12)의 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE, POL)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다. The
데이터 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블 신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)는 데이터의 샘플링 타이밍을 제어한다. 타이밍 콘트롤러(11)와 데이터 구동회로(12) 사이의 신호 전송체계가 mini LVDS 인터페이스라면 소스 스타트 펄스(SSP)는 생략될 수 있다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성 반전 타이밍을 제어한다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로의 출력 타이밍과 차지쉐어(Charge share) 타이밍을 제어한다. The data timing control signal includes a source start pulse (Source, Start Pulse, SSP), a source sampling clock (SSC), a source output enable signal (Source Output Enable, SOE), and a polarity control signal (POL). Include. The source start pulse SSP and the source sampling clock SSC control the sampling timing of data. If the signal transmission system between the timing
게이트 타이밍 제어신호(GSP, GSC, SOE)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 구동회로(13)의 출력 타이밍을 제어한다. Gate timing control signals (GSP, GSC, SOE) include a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (Gate Output Enable, GOE), etc. . The gate start pulse GSP controls the timing of the first gate pulse. The gate shift clock GSC is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE controls the output timing of the
호스트 시스템(14)은 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 LVDS 인터페이스 또는 TMDS 인터페이스 송신회로를 통해 타이밍 콘트롤러(11)에 전송한다. 호스트 시스템(14)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 전원 공급회로(15)에 공급될 전압(Vin)을 생성하는 전원 생성회로를 포함한다. The
전원 공급회로(15)는 호스트 시스템(14)으로부터 공급되는 입력 전원(Vin)이 UVLO(Under Voltage Lock Out) 레벨 이상일 때, 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력을 발생한다. 전원 공급회로(15)의 출력은 VGH, VGL, VCC 3.3, VCC 1.2, VDD, HVDD, 등을 포함한다. VGH는 액정표시패널의 TFT 어레이에 형성된 TFT들의 문턱전압 이상으로 설정된 게이트 하이 전압(Gate High Voltage)으로서 대략 30V 이상의 전압일 수 있다. VGL은 액정표시패널의 TFT 어레이에 형성된 TFT들의 문턱전압 보다 작은 전압으로 설정된 게이트 로우 전압(Gate Low Voltage)으로서 -5V의 전압일 수 있다. VGH와 VGL은 게이트 구동회로(13)에 공급된다. VCC 3.3은 타이밍 콘트롤러(11)를 구동시키기 위한 제1 로직 전압으로서 3.3V의 전압일 수 있다. VCC 1.2는 타이밍 콘트롤러(11)를 구동시키기 위한 제2 로직 전압으로서 1.2V의 전압일 수 있다. VDD와 HVDD는 정극성/부극성 감마기준전압들을 발생하는 분압회로에 공급될 고전위 전원 전압전압과 1/2 고전위 전원 전압전압이다. VDD는 16V, HVDD는 8V일 수 있다. The
전원 공급회로(15)는 파워 IC로 구현된다. 파워 IC는 파워 시퀀스 제어스위치(도 2의 SW-ISO)를 내장함으로써, 미리 정해진 파워 시퀀스를 수행함에 있어 회로 구성을 최대한 간소화할 수 있다.The
도 2는 본 발명의 전원 공급 회로인 파워 IC를 보여준다. 그리고, 도 3은 파워 시퀀스에 맞게 도 2의 파워 IC에서 제1 및 제2 로직 전압이 출력되는 타이밍을 보여준다.2 shows a power IC that is a power supply circuit of the present invention. In addition, FIG. 3 shows timings at which first and second logic voltages are output from the power IC of FIG. 2 according to the power sequence.
도 2 및 도 3을 참조하면, 본 발명의 전원 공급 회로(15)는 미리 정해진 파워 시퀀스를 수행하기 위해 제1 벅 컨버터(151), 제2 벅 컨버터(152), 및 파워 시퀀스 제어스위치(SW-ISO)를 구비한다.2 and 3, the
제1 벅 컨버터(151)는 입력 전원(Vin)을 강압(step down)하여 제1 타이밍(t1)에 제1 로직 전압(VCC 3.3)을 생성한 후 홀딩시키는 기능을 수행한다. 이를 위해, 제1 벅 컨버터(151)는 제1 노드(N1)에 접속된 제1 커패시터(C1)와, 제2 노드(N2)와 제1 노드(N1) 사이에 접속된 제1 인덕터(L1)와, 입력 전원(Vin)과 제2 노드(N2) 사이에 접속된 제1 스위치(SW1)를 포함할 수 있다. 여기서, 제1 스위치(SW1)는 제어전극이 제1 로직 전압(VCC 3.3)의 출력단에 접속되고 제1 전극이 상기 입력 전원(Vin)에 접속되며 제2 전극이 상기 제2 노드(N2)에 접속되어 구성될 수 있다. 제1 스위치(SW1)는 N형 MOSFET으로 구현될 수 있다.The
제2 벅 컨버터(152)는 제1 노드(N1)를 통해 입력되는 제1 로직 전압(VCC 3.3)을 강압(step down)하여 제1 로직 전압(VCC 3.3)보다 낮은 제2 로직 전압(VCC 1.2)을 생성하고, 제1 타이밍(t1)에 이은 제2 타이밍(t2)에 제2 로직 전압(VCC 1.2)을 타이밍 콘트롤러(11)에 출력하는 기능을 수행한다. 이를 위해, 제2 벅 컨버터(152)는 제2 로직 전압(VCC 1.2)의 출력단에 접속된 제2 커패시터(C2)와, 제3 노드(N2)와 제2 로직 전압(VCC 1.2)의 출력단 사이에 접속된 제1 인덕터(L2)와, 제1 노드(N1)와 제3 노드(N3) 사이에 접속된 제2 스위치(SW2)를 포함할 수 있다. 여기서, 제2 스위치(SW2)는 제어전극이 제2 로직 전압(VCC 1.2)의 출력단에 접속되고 제1 전극이 상기 제1 노드(N1)에 접속되며 제2 전극이 상기 제3 노드(N3)에 접속되어 구성될 수 있다. 제2 스위치(SW2)는 N형 MOSFET으로 구현될 수 있다.The
파워 시퀀스 제어스위치(SW-ISO)는 제2 로직 전압(VCC 1.2)에 따라 스위칭되어 제1 벅 컨버터(151)에 홀딩되어 있는 제1 로직 전압(VCC 3.3)을 제2 타이밍(t2)에 이은 제3 타이밍(t3)에 타이밍 콘트롤러에 출력함으로써, 타이밍 콘트롤러(11)의 파워 시퀀스(1.2V--->3.3V)를 만족한다.The power sequence control switch (SW-ISO) is switched according to the second logic voltage (VCC 1.2) to connect the first logic voltage (VCC 3.3) held in the
이러한 파워 시퀀스 제어스위치(SW-ISO)는 제1 벅 컨버터(151)와 제2 벅 컨버터(152)가 집적화된 파워 IC내에 내장됨으로써, 파워 시퀀스를 만족하는 파워 IC의 구성을 최대한 간소화하는 기능을 한다. 파워 시퀀스 제어스위치(SW-ISO)는 N형 MOSFET으로 구현될 수 있다.The power sequence control switch (SW-ISO) is built in the power IC in which the first and
전술한 바와 같이, 본 발명의 전원 공급회로는 상기 제1 및 제2 로직 전압을 각각 생성하는 2개의 벅 컨버터를 내장 파워 시퀀스 제어스위치를 이용하여 연결함으로써, 최대한 간소화 내부 구성을 통해 파워 시퀀스에 맞게 제1 및 제2 로직 전압을 출력하는 가능해진다. 본 발명은 종래 복잡한 외부 소자를 추가했을 때에 비해 제조 비용 및 회로 사이즈를 획기적으로 줄일 수 있어 제품화에 매우 유리한 효과를 가진다.As described above, the power supply circuit of the present invention connects the two buck converters each generating the first and second logic voltages using a built-in power sequence control switch, so as to fit the power sequence through a simplified internal configuration as much as possible. It becomes possible to output the first and second logic voltages. The present invention has a very advantageous effect in commercialization because it can significantly reduce manufacturing cost and circuit size compared to the case of adding a conventional complex external element.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be appreciated by those skilled in the art through the above description that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to the content described in the detailed description of the specification, but should be determined by the claims.
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
15 : 전원 공급회로 10: display panel 11: timing controller
12: data driving circuit 13: gate driving circuit
15: power supply circuit
Claims (3)
제1 노드(N1)를 통해 입력되는 상기 제1 로직 전압(VCC 3.3)을 강압(step down)하여 상기 제1 로직 전압(VCC 3.3)보다 낮은 제2 로직 전압(VCC 1.2)을 생성하고, 상기 제1 타이밍(t1)에 이은 제2 타이밍(t2)에 상기 제2 로직 전압(VCC 1.2)을 타이밍 콘트롤러에 출력하는 제2 벅 컨버터(152); 및
상기 제2 로직 전압(VCC 1.2)에 따라 스위칭되어 상기 제1 벅 컨버터(151)에 홀딩되어 있는 제1 로직 전압(VCC 3.3)을 상기 제2 타이밍(t2)에 이은 제3 타이밍(t3)에 타이밍 콘트롤러에 출력하는 파워 시퀀스 제어스위치(SW-ISO)를 구비하는 것을 특징으로 하는 표시장치의 전원 공급 장치.A first buck converter 151 for stepping down the input power Vin to generate and hold the first logic voltage VCC 3.3 at a first timing t1;
The first logic voltage VCC 3.3 input through the first node N1 is stepped down to generate a second logic voltage VCC 1.2 lower than the first logic voltage VCC 3.3, and the A second buck converter 152 that outputs the second logic voltage VCC 1.2 to a timing controller at a second timing t2 following the first timing t1; And
The first logic voltage VCC 3.3, which is switched according to the second logic voltage VCC 1.2 and held by the first buck converter 151, is applied at a third timing t3 following the second timing t2. A power supply device for a display device, comprising: a power sequence control switch (SW-ISO) outputting to a timing controller.
상기 파워 시퀀스 제어스위치(SW-ISO)는, 상기 제1 벅 컨버터(151)와 제2 벅 컨버터(152)가 집적화된 파워 IC내에 내장되는 것을 특징으로 하는 전원 공급 장치.The method of claim 1,
The power sequence control switch (SW-ISO) is a power supply device, characterized in that the first buck converter (151) and the second buck converter (152) are integrated in the integrated power IC.
상기 파워 시퀀스 제어스위치(SW-ISO)는 제1 전극이 상기 제1 노드(N1)에 접속되고, 제2 전극이 상기 제1 로직 전압(VCC 3.3)의 출력단에 접속되고, 제어전극이 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속되며;
상기 제1 벅 컨버터(151)는 상기 제1 노드(N1)에 접속된 제1 커패시터(C1)와, 제2 노드(N2)와 상기 제1 노드(N1) 사이에 접속된 제1 인덕터(L1)와, 제어전극이 상기 제1 로직 전압(VCC 3.3)의 출력단에 접속되고 제1 전극이 상기 입력 전원(Vin)에 접속되며 제2 전극이 상기 제2 노드(N2)에 접속된 제1 스위치(SW1)를 포함하고;
상기 제2 벅 컨버터(152)는 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속된 제2 커패시터(C2)와, 제3 노드(N3)와 상기 제2 로직 전압(VCC 1.2)의 출력단 사이에 접속된 제2 인덕터(L2)와, 제어전극이 상기 제2 로직 전압(VCC 1.2)의 출력단에 접속되고 제1 전극이 상기 제1 노드(N1)에 접속되며 제2 전극이 상기 제3 노드(N3)에 접속된 제2 스위치(SW2)를 포함하는 것을 특징으로 하는 표시장치의 전원 공급 장치.The method of claim 1,
In the power sequence control switch (SW-ISO), a first electrode is connected to the first node (N1), a second electrode is connected to an output terminal of the first logic voltage (VCC 3.3), and a control electrode is connected to the first node (N1). 2 connected to the output of the logic voltage (VCC 1.2);
The first buck converter 151 includes a first capacitor C1 connected to the first node N1 and a first inductor L1 connected between the second node N2 and the first node N1. ), a control electrode is connected to the output terminal of the first logic voltage (VCC 3.3), a first electrode is connected to the input power (Vin), and a second electrode is connected to the second node (N2) (SW1);
The second buck converter 152 is between a second capacitor C2 connected to an output terminal of the second logic voltage VCC 1.2, and an output terminal of the third node N3 and the second logic voltage VCC 1.2 A second inductor L2 connected to and a control electrode is connected to the output terminal of the second logic voltage VCC 1.2, a first electrode is connected to the first node N1, and a second electrode is connected to the third node. A power supply device for a display device comprising a second switch SW2 connected to (N3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140126223A KR102148489B1 (en) | 2014-09-22 | 2014-09-22 | Power supplying apparatus for display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140126223A KR102148489B1 (en) | 2014-09-22 | 2014-09-22 | Power supplying apparatus for display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160035194A KR20160035194A (en) | 2016-03-31 |
KR102148489B1 true KR102148489B1 (en) | 2020-10-15 |
Family
ID=55651942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140126223A KR102148489B1 (en) | 2014-09-22 | 2014-09-22 | Power supplying apparatus for display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102148489B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102539255B1 (en) * | 2018-12-28 | 2023-06-02 | 엘지디스플레이 주식회사 | Power management integrated circuit and display device with it |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100521485B1 (en) | 2004-05-31 | 2005-10-12 | 삼성에스디아이 주식회사 | Plasma display device and power control method thereof |
KR100894606B1 (en) | 2007-10-29 | 2009-04-24 | 삼성모바일디스플레이주식회사 | Organic lighting emitting display and supply power method thereof |
JP2010117654A (en) | 2008-11-14 | 2010-05-27 | Toshiba Tec Corp | Electronic device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101252088B1 (en) * | 2006-06-03 | 2013-04-12 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
KR101957489B1 (en) * | 2012-03-23 | 2019-06-27 | 엘지디스플레이 주식회사 | Power supplying apparatus for liquid crystal display and method thereof |
-
2014
- 2014-09-22 KR KR1020140126223A patent/KR102148489B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100521485B1 (en) | 2004-05-31 | 2005-10-12 | 삼성에스디아이 주식회사 | Plasma display device and power control method thereof |
KR100894606B1 (en) | 2007-10-29 | 2009-04-24 | 삼성모바일디스플레이주식회사 | Organic lighting emitting display and supply power method thereof |
JP2010117654A (en) | 2008-11-14 | 2010-05-27 | Toshiba Tec Corp | Electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR20160035194A (en) | 2016-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9075472B2 (en) | Display device having partial panels and driving method thereof | |
KR101324428B1 (en) | Display device | |
KR101957489B1 (en) | Power supplying apparatus for liquid crystal display and method thereof | |
KR101661026B1 (en) | Display device | |
KR102031685B1 (en) | Liquid Crystal Display and Driving Method thereof | |
KR101808338B1 (en) | Display device and method of controlling gate pulse thereof | |
KR102452523B1 (en) | Scan driver | |
KR101653006B1 (en) | Liquid crystal display and method of reducing power consumption thereof | |
KR101696458B1 (en) | Liquid crystal display | |
KR20110015204A (en) | Display device and method of controlling a power sequence thereof | |
US9449573B2 (en) | Liquid crystal display | |
KR102279494B1 (en) | Liquid Crystal Display | |
KR102143221B1 (en) | Display Device | |
KR101846544B1 (en) | Liquid crystal display device and driving method thereof | |
KR102122539B1 (en) | Power supplying apparatus for liquid crystal display | |
KR102148489B1 (en) | Power supplying apparatus for display device | |
US10304406B2 (en) | Display apparatus with reduced flash noise, and a method of driving the display apparatus | |
KR20150030533A (en) | Display device and method for driving the same | |
KR102238639B1 (en) | Liquid Crystal Display For Reducing A Delay Variation Of Gate Signal | |
KR102118928B1 (en) | Display device | |
CN106875903B (en) | Display device and driving method thereof | |
KR102148488B1 (en) | Power Supply Circuit of Display Device | |
US9311879B2 (en) | Liquid crystal display device and driving method thereof | |
KR102196446B1 (en) | Driving intergrated circuit and driving method thereof and display device including the same | |
KR102274434B1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |