KR102221120B1

KR102221120B1 - 표시장치

Info

Publication number: KR102221120B1
Application number: KR1020140029273A
Authority: KR
Inventors: 박경태; 김태곤; 소동윤; 조성호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-03-12
Filing date: 2014-03-12
Publication date: 2021-02-26
Also published as: KR20150107018A; US20150262526A1; US9524670B2

Abstract

본 발명의 실시예는 표시장치를 개시한다.
본 발명의 표시장치는, 표시 영역에 형성된 복수의 화소들; 비표시 영역에 형성된 복수의 더미화소들; 및 상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는, 데이터 신호에 대응하는 구동 전류를 연결된 대응 리페어선으로 출력하는 더미회로부; 및 상기 더미회로부 및 상기 대응 리페어선에 연결되고, 상기 대응 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 상기 복수의 화소들 중 상기 대응 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 상기 제1 화소들의 발광 시점에 대응하여 턴온되는 커플링 제거 트랜지스터;를 포함할 수 있다.

Description

표시장치{Display apparatus}

본 발명의 실시예는 표시장치, 특히 리페어 공정에 사용되는 리페어선에 의한 커플링 효과를 제거할 수 있는 표시장치에 관한 것이다.

특정 화소에서 불량이 발생하는 경우, 특정 화소는 주사 신호 및 데이터 신호와 무관하게 항상 빛을 발생하거나, 검은색으로 표시될 수 있다. 이와 같이 화소에서 항상 빛이 발생되는 화소는 관찰자에게 명점(또는 휘점)으로 인식되고, 검은색으로 표시되는 화소는 관찰자에게 암점(또는 흑점)으로 인식된다.

화소 내 회로가 복잡해짐에 따라 회로 불량에 따른 명점 또는 암점을 극복하기 어려운 문제가 있다.

본 발명의 실시예는 불량 화소에 대한 리페어(repair)를 통해 불량 화소를 정상 구동할 수 있도록 하고, 생산 수율을 높이고, 품질 열화를 개선할 수 있는 표시장치를 제공하고자 한다.

본 발명의 실시예에 따른 표시장치는, 표시 영역에 형성된 복수의 화소들; 더미 영역에 형성된 복수의 더미화소들; 및 상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는, 게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 구동 트랜지스터; 상기 복수의 리페어선들 중 대응하는 리페어선에 연결된 연결 노드와 상기 구동 트랜지스터 사이에 연결되고, 발광 제어신호에 의해 제어되는 발광 제어 트랜지스터; 상기 연결 노드와 제1 초기화 전압을 공급하는 제1 초기화 전압선 사이에 연결되고, 초기화 제어신호에 의해 제어되는 바이패스 트랜지스터; 및 상기 연결 노드와 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호와 다른 타이밍으로 인가되는 커플링 제어신호에 의해 제어되는 커플링 제거 트랜지스터;를 포함할 수 있다.

상기 복수의 더미화소들 중 하나의 더미화소가 대응하는 제1 리페어선을 통해 상기 복수의 화소들 중 불량화소와 연결될 때, 상기 제1 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 상기 복수의 화소들 중 상기 제1 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 상기 제1 화소들의 발광 시점에 대응하여 상기 커플링 제거 트랜지스터를 턴온시키는 커플링 제어신호가 인가될 수 있다.

상기 더미화소는, 상기 구동 트랜지스터의 게이트 전극과 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 초기화 트랜지스터; 상기 데이터 신호를 인가하는 데이터선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되고, 주사신호에 의해 제어되는 스위칭 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 주사신호에 의해 제어되는 보상 트랜지스터;를 더 포함할 수 있다.

상기 커플링 제어신호는, 상기 주사신호, 상기 주사신호보다 1단위시간 지연된 제1 다음 주사신호 및 상기 주사신호보다 2단위시간 지연된 제2 다음 주사신호 중 하나일 수 있다.

상기 더미화소는, 초기화 기간에, 상기 초기화 트랜지스터와 상기 바이패스 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극 및 상기 연결 노드에 연결된 대응하는 리페어선을 각각 초기화하고, 데이터 기입 기간에, 상기 스위칭 트랜지스터와 상기 보상 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극으로 상기 구동 트랜지스터의 문턱 값이 보상된 더미 데이터 신호를 인가하고, 발광 기간에, 상기 발광 제어 트랜지스터가 턴온되어 상기 구동 전류를 상기 대응하는 리페어선으로 출력하고, 커플링 제거기간에, 상기 커플링 제거 트랜지스터가 턴온되어 상기 초기화된 대응하는 리페어선의 커플링 전압을 제거할 수 있다.

각 화소는, 게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 제2 구동 트랜지스터; 상기 제2 구동 트랜지스터와 발광소자 사이에 연결되고, 제2 발광 제어신호에 의해 제어되는 제2 발광 제어 트랜지스터; 상기 발광소자와 제2 초기화 전압을 공급하는 제2 초기화 전압선 사이에 연결되고, 제2 초기화 제어신호에 의해 제어되는 제2 바이패스 트랜지스터; 상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 초기화 전압선 사이에 연결되고, 상기 제2 초기화 제어신호에 의해 제어되는 제2 초기화 트랜지스터; 상기 데이터 신호를 인가하는 데이터선과 상기 제2 구동 트랜지스터의 제1 전극 사이에 연결되고, 제2 주사신호에 의해 제어되는 제2 스위칭 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 제2 주사신호에 의해 제어되는 제2 보상 트랜지스터;를 포함하고, 상기 제2 초기화 전압은 상기 제1 초기화 전압보다 높을 수 있다.

상기 제2 발광 제어신호는 n번째 발광 제어신호이고, 상기 발광 제어신호는 상기 n번째 발광 제어신호 또는 n+1번째 발광 제어신호이고, 상기 제2 초기화 제어신호는 n번째 초기화 제어신호이고, 상기 초기화 제어신호는 상기 n번째 초기화 제어신호 또는 n+1번째 초기화 제어신호이고, 상기 제2 주사신호와 상기 주사신호는 n번째 주사신호일 수 있다.

상기 더미화소는, 상기 커플링 제거 트랜지스터의 게이트 전극과 상기 대응하는 리페어선 사이에 연결된 부스트 커패시터;를 더 포함할 수 있다.

상기 더미화소는, 상기 구동 트랜지스터의 게이트 전극과 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 초기화 트랜지스터; 상기 더미 데이터 신호를 인가하는 데이터선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되고, 주사신호에 의해 제어되는 스위칭 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 주사신호에 의해 제어되는 보상 트랜지스터;를 더 포함할 수 있다.

상기 더미화소는, 초기화 기간에, 상기 초기화 트랜지스터와 상기 바이패스 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극 및 상기 연결 노드에 연결된 대응하는 리페어선을 각각 초기화하고, 데이터 기입 기간에, 상기 스위칭 트랜지스터와 상기 보상 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극으로 상기 구동 트랜지스터의 문턱 값이 보상된 더미 데이터 신호를 인가하고, 발광 기간에, 상기 발광 제어 트랜지스터가 턴온되어 상기 구동 전류를 상기 대응하는 리페어선으로 출력하고, 커플링 제거기간에, 상기 커플링 제거 트랜지스터가 턴온되어 상기 대응하는 리페어선의 커플링 전압을 제거하고, 상기 커플링 제거기간 이후에, 상기 부스트 커패시터에 의해 상기 대응하는 리페어선이 부스팅될 수 있다.

각 화소는, 게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 제2 구동 트랜지스터; 상기 제2 구동 트랜지스터와 발광소자 사이에 연결되고, 제2 발광 제어신호에 의해 제어되는 제2 발광 제어 트랜지스터; 상기 발광소자와 제2 초기화 전압을 공급하는 제2 초기화 전압선 사이에 연결되고, 제2 초기화 제어신호에 의해 제어되는 제2 바이패스 트랜지스터; 상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 초기화 전압선 사이에 연결되고, 상기 제2 초기화 제어신호에 의해 제어되는 제2 초기화 트랜지스터; 상기 데이터 신호를 인가하는 데이터선과 상기 제2 구동 트랜지스터의 제1 전극 사이에 연결되고, 제2 주사신호에 의해 제어되는 제2 스위칭 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 제2 주사신호에 의해 제어되는 제2 보상 트랜지스터;를 포함하고, 상기 제2 초기화 전압은 상기 제1 초기화 전압과 동일할 수 있다.

본 발명의 실시예에 따른 표시장치는, 표시 영역에 형성된 복수의 화소들; 더미 영역에 형성된 복수의 더미화소들; 및 상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는, 게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 구동 트랜지스터; 상기 복수의 리페어선들 중 대응하는 리페어선과 연결된 연결 노드와 상기 구동 트랜지스터 사이에 연결되고, 발광 제어신호에 의해 제어되는 발광 제어 트랜지스터; 및 상기 연결 노드와 제1 초기화 전압을 공급하는 제1 초기화 전압선 사이에 연결되고, 상기 발광 제어신호의 반전신호인 커플링 제어신호에 의해 제어되는 커플링 제거 트랜지스터;를 포함할 수 있다.

상기 복수의 더미화소들 중 하나의 더미화소가 대응하는 제1 리페어선을 통해 상기 복수의 화소들 중 불량화소와 연결될 때, 상기 커플링 제어신호는, 상기 발광 제어신호에 의해 상기 발광 제어 트랜지스터가 턴오프인 동안 상기 커플링 제거 트랜지스터를 턴온시켜 상기 제1 리페어선을 상기 제1 초기화 전압으로 유지시킬 수 있다.

상기 더미화소는, 상기 연결 노드와 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 바이패스 트랜지스터;를 더 포함할 수 있다.

본 발명의 실시예에 따른 표시장치는, 표시 영역에 형성된 복수의 화소들; 비표시 영역에 형성된 복수의 더미화소들; 및 상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는, 데이터 신호에 대응하는 구동 전류를 연결된 대응 리페어선으로 출력하는 더미회로부; 및 상기 더미회로부 및 상기 대응 리페어선에 연결되고, 상기 대응 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 상기 복수의 화소들 중 상기 대응 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 상기 제1 화소들의 발광 시점에 대응하여 턴온되는 커플링 제거 트랜지스터;를 포함할 수 있다.

상기 더미화소는, 상기 커플링 제거 트랜지스터의 게이트 전극과 상기 대응 리페어선 사이에 연결된 부스트 커패시터;를 더 포함할 수 있다.

본 발명의 실시예들은 불량 화소 발생 시 용이하게 리페어하고, 리페어된 화소와 정상 화소 간의 휘도 편차를 개선함으로써, 불량 화소를 정상 구동시켜 화면의 표시 품질이 우수한 표시 장치를 제공할 수 있다.

도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다.
도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 표시 패널에서 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.
도 4는 도 1에 도시된 표시 패널의 또 다른 예를 개략적으로 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 화소를 나타낸 회로도이다.
도 6은 본 발명의 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 7은 본 발명의 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 도면이다.
도 8은 리페어선의 커플링을 설명하는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 10 및 도 11은 도 9의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.
도 12는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 13은 도 12의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.
도 14는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 15는 도 14의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.
도 16은 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 17은 도 16의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.
도 18은 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.
도 19는 도 18의 더미 화소에 의한 리페어선의 커플링 제거 및 부스팅 동작을 설명하는 타이밍도이다.
도 20은 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.

도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다.

도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 제1 구동부(120), 제2 구동부(130), 및 제어부(140)를 포함한다. 제1 구동부(120), 제2 구동부(130), 및 제어부(140)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 제1 구동부(120) 및/또는 제2 구동부(130)는 표시 패널(110)과 동일한 기판 상에 형성될 수도 있다.

표시 장치(100)는 OLED, TFT-LCD, PDP, 또는 LED 디스플레이와 같은 평판 표시 장치일 수 있으나, 이에 한정되는 것은 아니다. 이하에서는, 유기발광 표시장치를 예를 들어 설명하겠다. 표시 장치(100)는 예컨대, 스마트 폰, 태블릿 PC, 노트북 PC, 모니터, TV 등과 같은 전자 장치의 영상 표시를 위한 부품일 수 있다.

표시 패널(110)에는 활성 영역(표시 영역)(AA)과 더미 영역(DA)이 정의될 수 있다. 더미 영역(DA)은 활성 영역(AA)에 인접하게 비표시 영역에 배치될 수 있다. 더미 영역(DA)은 활성 영역(AA)의 좌측 및/또는 우측에 배치될 수 있다. 또 다른 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 상측 및/또는 하측에 배치될 수 있다.

활성 영역(AA)에는 제1방향(예를 들어, 행 방향)을 따라 연장된 복수의 제어선들(CL1 내지 CLn) 및 제2방향(예를 들어, 열 방향)을 따라 연장된 복수의 데이터선들(DL1 내지 DLm)에 연결된 화소(P)가 복수 배열될 수 있다. 더미 영역(DA)에는 더미 데이터선(DDL) 및 복수의 제어선들(CL1 내지 CLn) 중에서 대응되는 제어선(예컨대, CLi)에 각각 연결된 더미 화소(DP)가 복수 배열될 수 있다. 더미 화소(DP)는 더미 영역(DA)에서 제2방향을 따라 배열될 수 있다.

도 1에서 제어선들(CL1 내지 CLn)은 편의상 하나의 신호선으로 도시되었으나, 제어선들(CL1 내지 CLn) 각각은 다수의 신호선들로 구성될 수 있다. 예를 들어, 제1 제어선(CL1)은 주사신호(GW), 초기화 제어신호(GI) 및 발광 제어신호(EM)를 인가하는 세 개의 라인들로 구성될 수 있다.

표시 패널(110)은 복수의 제어선들(CL1 내지 CLn)과 평행하게 연장되는 복수의 리페어선들(RL1 내지 RLn)을 포함할 수 있다. 리페어선들(RL1 내지 RLn)은 더미 화소들(DP)에 연결되고, 화소들(P)에 연결 가능하게 배치될 수 있다.

단위 화소는 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브 화소들을 포함할 수 있다. 본 명세서에서, 화소(P)는 주로 하나의 서브 화소를 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 화소(P)는 복수의 서브 화소들을 포함하는 하나의 단위 화소를 의미할 수도 있다. 즉, 본 명세서에서 하나의 화소(P)가 존재한다고 기재되어 있더라도, 이는 하나의 서브 화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 복수의 서브 화소들이 존재한다고 해석될 수도 있다. 더미 화소(DP)에 대해서도 마찬가지이다. 예컨대, 하나의 더미 화소가 존재한다고 기재되어 있더라도, 이는 하나의 더미 화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 서브 화소들의 개수만큼 더미 서브 화소들이 존재하는 것으로 해석될 수도 있다. 하나의 더미 화소가 존재한다는 것이 복수의 더미 서브 화소들이 존재하는 것으로 해석되는 경우, 더미 화소에 연결된 더미 데이터선도 역시 복수의 더미 서브 화소들에 각각 연결된 복수의 더미 데이터선들을 포함하는 것으로 해석되어야 할 것이다.

본 명세서에서, "연결 가능한" 또는 "연결 가능하게"라는 용어는 리페어 공정에서 레이저 등을 이용하여 연결될 수 있는 상태라는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 연결 가능하게 배치된다는 것은 제1 부재와 제2 부재가 실제로는 연결되어 있지 않지만, 리페어 공정에서 서로 연결될 수 있는 상태에 놓여 있다는 것을 의미한다. 구조적인 관점에서, 서로 "연결 가능한" 제1 부재와 제2 부재는 중첩 영역에서 절연막을 사이에 두고 서로 교차하도록 배치될 수 있다. 리페어 공정에서 상기 중첩 영역에 레이저가 조사되면, 상기 중첩 영역 내의 상기 절연막이 파괴되면서, 제1 부재와 제2 부재는 서로 전기적으로 연결된다.

또한, 본 명세서에서, "분리 가능한" 또는 "분리 가능하게"라는 용어는 리페어 공정에서 레이저 등을 이용하여 분리될 수 있는 상태라는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 분리 가능하게 연결된다는 것은 제1 부재와 제2 부재가 실제로는 연결되어 있지만, 리페어 공정에서 분리될 수 있는 상태에 놓여 있다는 것을 의미한다. 구조적인 관점에서, 분리 가능하게 연결된 제1 부재와 제2 부재는 도전성 연결 부재를 통해 서로 연결되도록 배치될 수 있다. 리페어 공정에서 상기 도전성 연결 부재에 레이저가 조사되면, 상기 도전성 연결 부재는 레이저가 조사된 부분이 녹으면서 절단되며, 제1 부재와 제2 부재는 서로 전기적으로 절연된다. 예시적으로 상기 도전성 연결 부재는 레이저에 의해 용융될 수 있는 실리콘층을 포함할 수 있다. 다른 예에 따르면, 상기 도전성 연결 부재는 전류에 의한 줄열에 의해 용융되면서 절단될 수 있다.

표시 패널(110)은 더미 데이터선(DDL)에 연결되고 복수의 데이터선들(DL1 내지 DLm)에 연결 가능하게 배치되는 연결선(GL)을 포함할 수 있다. 연결선(GL)은 제1 방향을 따라 연장될 수 있다. 연결선(GL)은 활성 영역(AA)과 더미 영역(DA)의 외곽의 데드 스페이스(dead space)에 배치될 수 있다. 데드 스페이스는 표시 패널(110) 내에서 화소들(P) 및 더미 화소들(DP)이 배치되지 않는 영역을 의미한다. 연결선(GL)이 데드 스페이스에 배치되기 때문에, 연결선(GL)은 큰 설계 마진을 가지며 형성될 수 있다. 예컨대, 연결선(GL)은 저항을 낮추기 위해 더 넓은 폭 및/또는 두께를 가질 수 있다. 표시 패널(110)에는 복수의 연결선(GL)들이 배치될 수 있다.

제1 구동부(120)는 제어선들(CL1 내지 CLn)을 통해 복수의 제어신호를 화소들(P) 및 더미 화소들(DP)에 제공하고, 제2 구동부(130)는 데이터선들(DL1 내지 DLm)을 통해 데이터 신호를 화소들(P)에 제공할 수 있다. 도 1에 도시된 바와 같이 제2 구동부(130)는 더미 데이터선(DDL)에 직접 연결되지 않는다. 제어부(140)는 수평 동기 신호 및 수직 동기 신호에 기초하여 제1 구동부(120) 및 제2 구동부(130)를 제어할 수 있다. 제어부(140)는 제1전원전압(ELVDD), 제2전원전압(ELVSS), 초기화 전압(VINT, VINT2) 등이 화소들(P) 및/또는 더미 화소들(DP)에 인가되도록 제어할 수 있다.

화소(P)는 발광 소자 및 발광 소자에 분리 가능하게 연결된 화소 회로를 포함할 수 있다. 더미 화소(DP)는 더미 회로를 포함할 수 있다. 예컨대, 도 1에 도시된 화소(P)가 불량 화소인 경우, 불량 화소의 발광 소자는 불량 화소의 화소 회로와 분리되고, 리페어선들(RL1 내지 RLn) 중 대응하는 리페어선(RLi)을 통해 더미 화소들(DP) 중 대응하는 더미 화소(DP)에 연결될 수 있다. 또한, 데이터선들(DL1 내지 DLm) 중에서 불량 화소에 연결된 데이터선(DLj)은 연결선(GL)을 통해 더미 데이터선(DDL)에 연결될 수 있다. 불량 화소에 인가되는 데이터 신호는 데이터선(DLj), 데이터선(DLj)에 연결된 연결선(GL), 및 연결선(GL)에 연결된 더미 데이터선(DDL)을 통해 더미 화소(DP)에 인가된다. 더미 화소(DP)는 데이터 신호에 대응하는 구동 전류를 생성하고, 구동 전류를 리페어선(RLi)을 통해 불량 화소의 발광 소자에 공급한다. 발광 소자는 데이터 신호에 대응하는 밝기의 빛을 방출한다. 따라서, 불량 화소의 발광 소자는 더미 화소(DP)에 의해 정상적으로 동작하게 된다.

본 명세서에서, "대응하는" 또는 "대응하게"라는 용어는 문맥에 따라서 동일한 열 또는 행에 배치된다는 것을 의미할 수 있다. 예컨대, 제1 부재가 복수의 제2 부재들 중에서 "대응하는" 제2 부재에 연결된다는 것은 제1 부재와 동일 열 또는 동일 행에 배치된 제2 부재에 연결된다는 것을 의미한다.

도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.

도 2를 참조하면, 표시 패널(110)은 발광에 의해 영상을 표시하는 활성 영역(AA) 및 활성 영역(AA) 주변의 더미 영역(DA)을 포함한다.

활성 영역(AA)에 배열된 화소(P)는 화소 회로(C) 및 화소 회로(C)로부터 구동 전류를 공급받아 발광하는 발광 소자(E)를 포함한다. 발광 소자(E)와 화소 회로(C)는 서로 분리 가능하게 연결될 수 있다. 화소 회로(C)는 하나 이상의 박막 트랜지스터 및 커패시터를 포함할 수 있다. 화소(P)는 하나의 색의 광을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색의 광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 적색, 청색, 녹색, 백색 외의 다른 색의 광을 방출할 수도 있다.

화소(P)의 발광 소자(E)는 동일 행의 리페어선과 절연되고, 추후 리페어 공정에서, 리페어선과 전기적으로 연결될 수 있다. 즉, 화소(P)의 발광 소자(E)는 동일 행의 리페어선과 연결 가능하게 배치될 수 있다. 예를 들어, 발광 소자(E)는 제1 연결 부재(11)와 전기적으로 연결되고, 제1 연결 부재(11)는 절연막을 사이에 두고 리페어선과 일부 중첩되도록 형성될 수 있다. 제1 연결 부재(11)는 도전성 물질로 형성된 하나 이상의 도전층을 포함할 수 있다. 리페어 공정에서, 제1 연결 부재(11)와 리페어선의 중첩 영역으로 레이저가 조사되면, 절연막이 파괴되면서 제1 연결 부재(11)와 리페어선이 쇼트되어 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(E)는 리페어선과 전기적으로 연결될 수 있다.

도 2의 실시예에서는 활성 영역(AA)의 좌측에 더미 영역(DA)이 배치되고, 각 행에 하나의 더미 화소(DP)가 배치된 예를 도시하고 있다. 더미 영역(DA)에는 더미 화소들(DP)에 연결된 더미 데이터선(DDL)이 배열된다. 더미 데이터선(DDL)은 데이터선들(DL1 내지 DLm)과 평행하게 배치될 수 있다. 리페어선들(RL1 내지 RLn)과 제어선들(CL1 내지 CLn)은 더미 영역(DA)에도 연장된다.

더미 화소(DP)는 더미 회로(DC)를 포함하고 발광 소자를 포함하지 않는다. 더미 회로(DC)는 화소 회로(C)와 동일할 수 있다. 다른 예에 따르면, 더미 회로(DC)는 화소 회로(C)와 상이할 수 있다. 예를 들어, 더미 회로(DC)는 화소 회로(C)의 트랜지스터 및/또는 커패시터가 생략 및/또는 추가되거나, 트랜지스터와 커패시터의 사이즈 및 특성이 상이할 수 있다.

연결선(GL)은 활성 영역(AA)과 더미 영역(DA)의 외곽에 배치될 수 있다. 연결선(GL)과 데이터선(DL1 내지 DLm)은 서로 절연되고, 리페어 공정에서, 연결선(GL)과 데이터선들(DL1 내지 DLm) 중 하나는 서로 전기적으로 연결될 수 있다. 예컨대, 데이터선들(DL1 내지 DLm)은 절연막을 사이에 두고 연결선(GL)과 일부 중첩하도록 배치될 수 있다. 리페어 공정에서, 불량 화소에 연결된 데이터선과 연결선(GL)의 중첩 영역으로 레이저가 조사되면, 절연막이 파괴되면서 데이터선과 연결선(GL)이 쇼트되어 불량 화소에 연결된 데이터선과 연결선(GL)은 서로 전기적으로 연결될 수 있다.

도 3은 도 2에 도시된 표시 패널에서 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.

아래에서는, 활성 영역(AA)에 형성된 화소(P)들 중 i번째 제어선(CLi)과 j번째 데이터선(DLj)에 연결된 화소(Pij)가 불량인 경우, 예를 들어, 화소(Pij)의 화소 회로(C)가 불량인 경우를 예로서 설명한다. 본 예에서, 화소(Pij)는 불량 화소(Pij)로 지칭한다.

도 3을 참조하면, 불량 화소(Pij)의 발광 소자(E)는 화소 회로(C)로부터 분리된다. 예를 들어, 발광 소자(E)와 화소 회로(C)의 연결 영역에 레이저를 조사하여 절단(CUT)함으로써 불량 화소(Pij)의 발광 소자(E)는 화소 회로(C)로부터 분리될 수 있다.

다음으로, 불량 화소(Pij)의 발광 소자(E)와 더미 화소(DPi)의 더미 회로(DC)가 서로 전기적으로 연결된다. 이를 위하여, 불량 화소(Pij)의 발광 소자(E)는 동일 행의 리페어선(RLi)에 연결된다. 예를 들어, 불량 화소(Pij)의 발광 소자(E)에 연결된 제1 연결 부재(11)와 동일 행의 리페어선(RLi)의 중첩 영역에 레이저를 조사함으로써, 발광 소자(E)는 리페어선(RLi)에 전기적으로 연결된다. 리페어선(RLi)은 더미 회로(DC)에 연결되어 있으므로, 불량 화소(Pij)의 발광 소자(E)는 더미 화소(DPi)의 더미 회로(DC)에 연결된다.

다음으로, 불량 화소(Pij)에 연결된 데이터선(DLj)과 더미 데이터선(DDL)이 서로 전기적으로 연결된다. 이를 위하여, 데이터선(DLj)은 연결선(GL)에 연결된다. 예를 들어, 데이터선(DLj)과 연결선(GL)의 중첩 영역에 레이저를 조사함으로써, 데이터선(DLj)과 연결선(GL)은 서로 전기적으로 연결된다. 연결선(GL)은 더미 데이터선(DDL)에 연결되어 있으므로, 데이터선(DLj)과 더미 데이터선(DDL)은 서로 연결된다.

불량 화소(Pij)의 화소 회로(C)와 더미 화소(DPi)의 더미 회로(DC)는 제어선(CLi) 중 동일한 주사선으로 인가되는 주사신호에 동시 응답한다. 불량 화소(Pij)의 화소 회로(C)에 연결된 데이터선(DLj)은 연결선(GL)을 통해 더미 데이터선(DDL)에 연결되므로, 불량 화소(Pij)의 화소 회로(C)에 인가되는 데이터 신호(Dj)는 더미 화소(DPi)의 더미 회로(DC)에도 인가된다. 더미 회로(DC)는 데이터 신호(Dj)에 대응하는 구동 전류(Iij)를 생성하고, 리페어 라인(RLi)을 통해 구동 전류(Iij)를 불량 화소(Pij)의 발광 소자(E)에 제공한다. 불량 화소(Pij)의 발광 소자(E)는 구동 전류(Iij)에 의해 데이터 신호(Dj)에 대응하는 밝기로 발광한다. 따라서, 불량 화소(Pij)는 정상 화소로 리페어될 수 있다.

본 예에서, 더미 데이터선(DDL)은 연결선(GL)을 통해 데이터선(DLj)에 연결되기 때문에, 더미 데이터선(DDL)을 별도로 구동할 필요가 없다. 따라서, 별도의 타이밍이나 더미 데이터선(DDL)을 구동하기 위해 제2 구동부를 변형할 필요가 없으며, 기존의 구동부를 그대로 사용할 수 있다.

도 4는 도 1에 도시된 표시 패널의 또 다른 예를 개략적으로 나타낸 도면이다.

도 4를 참조하면, 표시 패널(210)은 일부의 차이점들을 제외하고는 도 2에 도시된 표시 패널(110)과 실질적으로 동일하다. 이하 동일한 설명은 생략하고 차이점을 중심으로 설명한다. 또한, 본 실시예의 용이한 이해를 위해, 도 4에는 정상인 화소(P)는 도시되지 않고 불량 화소들(BPa, BPb)만이 도시되며, 제어선들도 생략하였다.

표시 패널(210)은 활성 영역(AA)의 좌측에 배치되는 제1 더미 영역(DA1) 및 활성 영역(AA)의 우측에 배치되는 제2 더미 영역(DA2)을 포함한다. 제1 더미 영역(DA1)에는 제1 더미 데이터선(DDL1)과 이에 연결되는 복수의 제1 더미 화소들(예컨대, DPa)이 배열된다. 제2 더미 영역(DA2)에는 제2 더미 데이터선(DDL2)과 이에 연결되는 복수의 제2 더미 화소들(예컨대, DPb)이 배열된다. 제1 더미 영역(DA1)과 제2 더미 영역(DA2)은 도 1의 더미 영역(DA)에 대응한다.

활성 영역(AA)은 제1 활성 영역(AA1)과 제2 활성 영역(AA2)으로 구분된다. 제1 활성 영역(AA1)의 상측에는 제1 더미 데이터선(DDL1)에 연결되는 제1 연결선(GL1)이 배치되고, 제2 활성 영역(AA2)의 상측에는 제2 더미 데이터선(DDL2)에 연결되는 제2 연결선(GL2)이 배치된다. 제1 연결선(GL1)과 제2 연결선(GL2)은 서로 절연된다. 제1 연결선(GL1)과 제2 연결선(GL2)은 제1 활성 영역(AA1)과 제2 활성 영역(AA2)의 하측에 배치될 수도 있다. 제1 활성 영역(AA1) 상의 데이터선들(DLa)은 제1 연결선(GL1)에 연결 가능하게 배치된다. 제2 활성 영역(AA2) 상의 데이터선들(DLb)은 제2 연결선(GLW2)에 연결 가능하게 배치된다.

표시 패널(210)은 제1 더미 영역(DA1)의 제1 더미 화소들(DPa)로부터 제1 활성 영역(AA1) 상으로 연장되는 제1 리페어선들(예컨대, RLa), 및 제2 더미 영역(DA2)의 제2 더미 화소들(DPb)로부터 제2 활성 영역(AA2) 상으로 연장되는 제2 리페어선들(예컨대, RLb)을 포함한다. 제1 리페어선들(RLa)과 제2 리페어선들(RLb)은 서로 절연된다.

제1 리페어선들(RLa), 제1 연결선들(GL1) 및 제1 더미 데이터선(DDL1)을 이용하여 제1 활성 영역(AA1) 상의 적어도 하나의 불량 화소(BPa)가 리페어될 수 있다. 동일 열에 위치한 복수의 불량 화소들(BPa)은 추가 연결선 및 추가 더미 데이터선이 없더라도 서로 함께 리페어될 수 있다. 제1 활성 영역(AA1) 상의 불량 화소(BPa)의 발광 소자(E)는 화소 회로(C)와 분리되고 동일 행의 제1 더미 화소(DPa)의 더미 회로(DC)에 제1 리페어선(RLa)을 통해 연결된다. 불량 화소(BPa)에 연결된 데이터선(DLa)은 제1 연결선(GL1)과 연결되며, 데이터선(DLa)에 인가되는 데이터 신호는 더미 회로(DC)에도 인가된다. 더미 회로(DC)는 데이터 신호에 대응하는 구동 전류를 생성하며, 제1 리페어선(RLa)을 통해 불량 화소(BPa)의 발광 소자(E)에 제공하며, 발광 소자(E)는 상기 구동 전류에 따라 발광한다.

제2 리페어선들(RLb), 제2 연결선들(GL2) 및 제2 더미 데이터선(DDL2)을 이용하여 제2 활성 영역(AA2) 상의 적어도 하나의 불량 화소(BPb)가 리페어될 수 있다. 제2 활성 영역(AA2) 상의 불량 화소(BPb)의 발광 소자(E)는 화소 회로(C)와 분리되고 동일 행의 제2 더미 화소(DP2)의 더미 회로(DC)에 제2 리페어선(RLb)을 통해 연결된다. 불량 화소(BPb)에 연결된 데이터선(DLb)은 제2 연결선(GL2)과 연결되며, 데이터선(DLb)에 인가되는 데이터 신호는 더미 회로(DC)에도 인가된다. 더미 회로(DC)는 데이터 신호에 대응하는 구동 전류를 생성하며, 제2 리페어선(RLb)을 통해 불량 화소(BPb)의 발광 소자(E)에 제공하며, 발광 소자(E)는 상기 구동 전류에 따라 발광한다.

본 실시예에 따르면, 제1 활성 영역(AA1) 상의 적어도 하나의 불량 화소(BPa) 및 제2 활성 영역(AA2) 상의 적어도 하나의 불량 화소(BPb)가 리페어될 수 있다. 뿐만 아니라, 본 실시예에 따르면, 동일 행에서 두 개의 불량 화소가 발생하더라도 리페어될 수 있다.

전술된 실시예들은 동일 행의 불량 화소와 더미 화소(DP)가 동일 행의 리페어선에 의해 연결되는 리페어를 예로서 설명하였다. 그러나, 본 발명은 이에 한정되지 않고, 불량 화소가 다른 행에 위치한 더미 화소(DP)와 불량 화소와 동일 행에 위치한 리페어선에 연결되는 경우에도 동일하게 적용할 수 있다.

도 5는 본 발명의 실시예에 따른 화소를 나타낸 회로도이다.

도 5에 도시된 화소(P)는 n번째 행에 포함된 복수의 화소(P)들 중 하나로서, n번째 행에 대응하는 주사선(GWLn), 초기화 제어선(GILn), 발광 제어선(EMLn)에 각각 연결되어, 주사 신호(GW[n]), 초기화 제어신호(GI[n]), 발광 제어신호(EM[n])를 공급받는다.

본 실시예에 따른 표시 장치의 화소(P)는 화소 회로(C) 및 발광 소자(E)로서 화소 회로(C)와 연결되어 발광하는 유기발광소자(organic light emitting diode, OLED)를 포함한다. 유기발광소자는 화소전극(애노드), 대향전극(캐소드) 및 애노드와 캐소드 사이의 발광층을 포함할 수 있다.

화소 회로(C)는 구동 트랜지스터(T11), 스위칭 트랜지스터(T21), 보상 트랜지스터(T31), 초기화 트랜지스터(T41), 제1 발광 제어 트랜지스터(T51), 제2 발광 제어 트랜지스터(T61), 바이패스 트랜지스터(T71) 및 커패시터(Cst1)를 포함한다.

구동 트랜지스터(T11)의 게이트 전극은 제1노드(Q1)에 연결되고, 제1전극은 제1 발광 제어 트랜지스터(T51)를 경유하여 구동 전압선(ELVDDL)과 연결되고, 제2전극은 제2 발광 제어 트랜지스터(T61)를 경유하여 유기발광소자(OLED)의 애노드와 전기적으로 연결되어 있다. 구동 트랜지스터(T11)의 게이트 전극과 제2전극의 전압 차에 의해 유기발광소자(OLED)로 흐르는 전류(구동전류)가 결정된다.

스위칭 트랜지스터(T21)의 게이트 전극은 주사선(GWLn)과 연결되고, 제1전극은 데이터선(DL)과 연결되고, 제2전극은 구동 트랜지스터(T11)의 제1전극과 연결되어 있다. 스위칭 트랜지스터(T21)는 주사선(GWLn)을 통해 전달받은 주사 신호(GW[n])에 따라 턴온되어 데이터선(DL)으로 전달된 데이터 신호(DATA)를 구동 트랜지스터(T1)의 제1전극으로 전달하고, 동시에 턴온되는 보상 트랜지스터(T31)에 의해 데이터 신호(DATA)는 구동 트랜지스터(T11)의 게이트 전극으로 전달된다.

보상 트랜지스터(T31)의 게이트 전극은 주사선(GWLn)에 연결되고, 제1전극은 구동 트랜지스터(T11)의 제2전극과 연결되고, 제2전극은 제1노드(Q1)에 연결되어 있다. 보상 트랜지스터(T31)는 주사선(GWLn)을 통해 전달받은 주사 신호(GW[n])에 따라 턴온되어 구동 트랜지스터(T11)의 게이트 전극과 제2전극을 서로 연결하여 구동 트랜지스터(T11)를 다이오드 연결시켜 구동 트랜지스터(T11)의 문턱 전압(Vth)을 보상한다.

초기화 트랜지스터(T41)의 게이트 전극은 초기화 제어선(GILn)과 연결되고, 제1전극은 초기화 전압선(IL)과 연결되고, 제2전극은 제1노드(Q1)에 연결되어 있다. 초기화 트랜지스터(T41)는 초기화 제어선(GILn)으로부터 인가되는 초기화 제어신호(GI[n])에 따라 턴온되어 초기화 전압(VINT)을 제1노드(Q1)에 전달하여 제1노드(Q1)를 초기화한다. 초기화 전압(VINT)은 제2전원전압(ELVSS)보다 높은 전압 또는 제2전원전압(ELVSS)으로 설정될 수 있다.

제1 발광 제어 트랜지스터(T51)의 게이트 전극은 발광 제어선(EMLn)과 연결되고, 제1전극은 구동 전압선(ELVDDL)과 연결되고, 제2전극은 구동 트랜지스터(T11)의 제1전극과 연결되어 있다.

제2 발광 제어 트랜지스터(T61)의 게이트 전극은 발광 제어선(EMLn)과 연결되고, 제1전극은 구동 트랜지스터(T11)의 제2전극과 연결되고, 제2전극은 유기발광소자(OLED)의 애노드와 전기적으로 연결되어 있다. 제1 발광 제어 트랜지스터(T51) 및 제2 발광 제어 트랜지스터(T61)는 발광 제어선(EMLn)으로부터 인가되는 발광 제어신호(EM[n])에 따라 동시에 턴온되어 제1전원전압(ELVDD)이 구동 트랜지스터(T11)에 인가되어, 유기발광소자(OLED)에 구동 전류가 흐르게 된다.

바이패스 트랜지스터(T71)의 게이트 전극은 초기화 제어선(GILn)과 연결되고, 제1전극은 유기발광소자(OLED)의 애노드에 연결되고, 제2전극은 초기화 전압선(IL)에 연결되어 있다. 바이패스 트랜지스터(T71)는 초기화 제어선(GILn)으로부터 인가되는 초기화 제어신호(GI[n])에 의해 턴온되어 유기발광소자(OLED)의 애노드를 초기화한다.

커패시터(Cst)는 구동 전압선(ELVDDL)과 제1노드(Q1) 사이에 연결되어 있다. 커패시터(Cst)에는 제1전원전압(ELVDD)과 제1노드(Q1) 간의 전압이 저장된다.

유기발광소자(OLED)의 애노드는 리페어선(RLn)과 연결가능하고, 화소 회로(C)와 분리가능하다. 유기발광소자(OLED)의 캐소드는 제2전원전압(ELVSS)을 인가하는 제2전원과 연결되어 있다. 유기발광소자(OLED)는 구동 트랜지스터(T11)로부터 구동 전류를 전달받아 발광함으로써 영상을 표시한다. 제1전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2전원전압(ELVSS)은 제1전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다.

이하에서 화소(P)의 동작 과정을 설명한다.

초기화 기간 동안, 초기화 제어선(GILn)을 통해 로우 레벨(low level)의 초기화 제어신호(GI[n])가 공급되어, 초기화 트랜지스터(T41) 및 바이패스 트랜지스터(T71)가 각각 턴온(Turn on)된다. 초기화 전압선(IL)으로부터 인가되는 초기화 전압(VINT)은 초기화 트랜지스터(T41)를 통해 구동 트랜지스터(T11)의 게이트 전극에 전달되고, 바이패스 트랜지스터(T71)를 통해 애노드에 전달된다. 이에 따라, 구동 트랜지스터(T11)의 게이트 전극과 애노드의 전압이 초기화된다.

이후, 데이터 기입 기간 동안, 주사선(GWLn)을 통해 로우 레벨의 주사 신호(GW[n])가 공급되어, 스위칭 트랜지스터(T21) 및 보상 트랜지스터(T31)가 턴 온된다.　스위칭 트랜지스터(T21)는 데이터선(DL)으로부터의 데이터 신호(DATA)를 구동 트랜지스터(T11)의 제1전극으로 전달하고, 구동 트랜지스터(T11)는 보상 트랜지스터(T31)에 의해 다이오드 연결된다.　그러면, 데이터 신호(DATA)에서 구동 트랜지스터(T11)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(DATA+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T11)의 게이트 전극에 인가된다.

커패시터(Cst1)의 양단에는 제1전원전압(ELVDD)과 보상 전압(DATA+Vth)이 인가되고, 커패시터(Cst1)에는 양단 전압 차에 대응하는 전하가 저장된다.

이후, 발광 기간 동안, 발광 제어선(EMLn)로부터 공급되는 발광 제어신호(EM[n])가 하이 레벨에서 로우 레벨로 변경되고, 제1 발광 제어 트랜지스터(T51) 및 제2 발광 제어 트랜지스터(T61)가 턴 온된다.　그러면, 구동 트랜지스터(T11)의 게이트 전극의 전압과 제1전원전압(ELVDD) 간의 전압 차에 따르는 구동 전류가 발생하고, 제2 발광 제어 트랜지스터(T61)를 통해 구동 전류가 유기발광소자(OLED)에 공급되어 발광한다.

도 6은 본 발명의 실시예에 따른 더미 화소를 나타낸 회로도이다.

도 6에 도시된 더미 화소(DP1)는 n번째 행 또는 n+1번째 행에 위치한 더미 화소이다. 더미 화소(DP1)는 n번째 행에 대응하는 주사선(GWLn), 초기화 제어선(GILn), 발광 제어선(EMLn)에 각각 연결되어, n번째 주사 신호(GW[n]), n번째 초기화 제어신호(GI[n]), n번째 발광 제어신호(EM[n])를 공급받는다.

더미 화소(DP1)는 더미 회로(DC1)를 포함하고, 더미 회로(DC1)는 구동 트랜지스터(T12), 스위칭 트랜지스터(T22), 보상 트랜지스터(T32), 초기화 트랜지스터(T42), 제1 발광 제어 트랜지스터(T52), 제2 발광 제어 트랜지스터(T62), 바이패스 트랜지스터(T72) 및 커패시터(Cst2)를 포함한다. 더미 회로(DC1)의 소자들은 화소 회로(C)의 소자들과 사이즈 및 용량이 상이할 수 있다.

더미 화소(DP1)의 더미 회로(DC1)는 일부의 차이점들을 제외하고는 도 5에 도시된 화소(P)의 화소 회로(C)와 실질적으로 동일하다. 이하 동일한 설명은 생략하고 차이점을 중심으로 설명한다.

더미 화소(DP1)는 발광 소자(E)를 포함하지 않는다. 그러나, 더미 화소(DP1)는 설계에 따라서 발광 소자를 구비할 수도 있다. 더미 화소(DP1)가 발광 소자를 포함하는 경우, 발광 소자는 실제로 발광하지 않고 회로 소자로써 기능할 수 있다. 예를 들어, 발광 소자는 커패시터로써 기능할 수 있다.

구동 트랜지스터(T12)의 게이트 전극은 제1노드(N1)에 연결되고, 제2 발광 제어 트랜지스터(T62)의 제2전극과 바이패스 트랜지스터(T72)의 제1전극이 리페어선(RLn)과 연결된 연결 노드(CN)에 연결되어 있다. 초기화 트랜지스터(T42)의 제1전극과 바이패스 트랜지스터(T72)의 제2전극은 초기화 전압선(IL)에 연결되고, 초기화 전압선(IL)은 제2 초기화 전압(VINT2)을 인가한다. 제2 초기화 전압(VINT2)은 초기화 전압(VINT)보다 낮은 전압일 수 있다.

도 6에 도시된 더미 화소(DP1)가 리페어선(RLn)을 통해 불량 화소의 유기발광소자와 연결된 경우 더미 화소(DP1)의 동작 과정은 도 5에 도시된 화소(P)의 동작 과정과 동일하므로 생략하겠다.

도 7은 본 발명의 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 도면이다. 도 7(a)는 n번째 행에 배열된 복수의 화소(P)들의 일부이고, 도 7(b)는 I-I'을 따라 절단한 비아홀 영역(VA)의 단면도가 도시되어 있다. 도 8은 리페어선의 커플링을 설명하는 도면이다.

도 7을 참조하면, 기판(111) 상에 선택적으로 버퍼층(112)이 형성되고, 버퍼층(112) 상부에 폴리 실리콘으로 이루어진 활성층(ACT)이 형성된다. 활성층(ACT) 상부에는 제1절연막(113)이 형성되고, 제1절연막(113) 상부에 초기화 제어선(GILn)이 형성된다. 초기화 제어선(GILn) 상부에 제2절연막(114)이 형성되고, 제2절연막(114) 상부에 리페어선(RLn)이 형성된다. 리페어선(RLn) 상부에 제3절연막(115)이 형성되고, 제3절연막(115) 상부에 컨택 메탈(CM)이 제1 내지 제3 절연막(113 내지 115)을 관통하는 홀에 의해 노출된 활성층(ACT)과 접촉하도록 형성된다. 도시되지 않았으나, 컨택 메탈(CM) 상부에는 컨택 메탈(CM)과 접촉하며 애노드가 형성될 수 있다.

리페어선(RLn)에는 평행하게 배치된 초기화 제어선(GILn)과의 사이에서 형성되는 제1 커플링 커패시터(CC1)와, 화소(P)의 비아홀 영역(VA)의 활성층(ACT) 및 컨택 메탈(CM)과의 사이에서 형성되는 제2 커플링 커패시터(CC2)가 형성될 수 있다. 비아홀 영역(VA)의 활성층(ACT) 및 컨택 메탈(CM)은 애노드와 접촉하므로, 본 명세서에서 제2 커플링 커패시터(CC2)는 애노드와 리페어선(RLn) 사이에서 형성되는 커플링 커패시터로 해석할 수 있다.

한편, 더미 화소(DP1)와 리페어선(RLn)을 통해 연결된 불량 화소(이하, '리페어 화소'라 함)는 더미 화소(DP1)로부터 리페어선(RLn)을 통해 구동 전류를 전달받는다.

이하에서는 도 5에 도시된 화소(P)가 불량 화소이고, 상기 불량 화소의 발광 소자가 도 6에 도시된 더미 화소(DP1)와 리페어선에 의해 연결된 경우의 동작을 설명하겠다.

도 8을 참조하면, 초기화 기간(Ti)에 n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드의 전압은 초기화 전압(VINT)이 되고, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)이 된다.

이후, 초기화 제어신호(GI[n])가 로우 레벨(VGL)에서 하이 레벨(VGH)로 천이하여 전압이 변할 때(△V1=VGH-VGL), 리페어선(RLn)과 초기화 제어선(GILn) 간에 형성되는 제1 커플링 커패시터(CC1)에 의해 리페어선(RLn)의 전압이 제1 커플링 전압(△GIC)만큼 상승하여 'VINT2+△GIC'가 된다. 여기서, 제1 커플링 전압(△GIC)은 '(VGH-VGL)×(CC1/Ctotal)'이고, Ctotal은 리페어선(RLn)에 형성되는 전체 커패시터이다.

데이터 기입 기간(Td)에 n번째 행의 주사선(GWLn)으로부터 초기화 제어신호(GW[n]×)가 로우 레벨로 인가되어, 각 화소(P)와 더미 화소(DP1)에 데이터 신호(DATA)가 인가된다.

이후, 발광 기간(Te)에 발광 제어선(EMLn)으로부터 발광 제어신호(EM[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들은 데이터 신호(DATA)에 대응하여 전압이 변한다(△V2). 애노드 전압 변화량(△V2)은 'Voledon-(VINT-ELVSS)'이다. 여기서, Voledon은 애노드 전압, 즉 유기발광소자가 발광할 때의 전압이다. 이때 리페어선(RLn)과 화소(P)들의 애노드들 간에 형성되는 제2 커플링 커패시터(CC2)에 의해 리페어선(RLn)의 전압이 제2 커플링 전압(△BoostV)만큼 상승하여 'VINT2+△GIC+△BoostV'가 된다. 여기서, 제2 커플링 전압(△BoostV)은 '△V2×(CC2/Ctotal)'이다.

리페어선(RLn)의 커플링 커패시터가 크면, 리페어선(RLn)의 커플링 전압(△GIC+△BoostV)이 커지고, 이에 의해 리페어선(RLn)의 전위가 유기발광소자의 문턱전압(OLEDvth)의 전위 이상이 되면, 리페어 화소에 블랙 휘도의 데이터 신호가 인가될 때, 리페어 화소가 오발광하여 블랙 휘도보다 높은 휘도를 표시할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다. 도 10 및 도 11은 도 9의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.

도 9에 도시된 더미 화소(DP2)는 커플링 제거 트랜지스터(T8)가 추가된 점에서 도 6에 도시된 더미 화소(DP1)와 상이하고, 그 외 구성은 동일하다. 이하에서는 상이한 점을 중심으로 설명한다.

도 9를 참조하면, 더미 화소(DP2)는 n번째 행 또는 n+1번째 행에 위치한 더미 화소이다. 더미 화소(DP2)는 n번째 행에 대응하는 주사선(GWLn), n+1번째 행에 대응하는 주사선(GWLn+1), 초기화 제어선(GILn+1), 발광 제어선(EMLn+1)에 각각 연결되어, n번째 및 n+1번째 주사 신호(GW[n], GW[n+1]), n+1번째 초기화 제어신호(GI[n+1]), n+1번째 발광 제어신호(EM[n+1])를 각각 공급받는다.

더미 화소(DP2)는 더미 회로(DC2)와 더미 회로(DC2)에 연결된 커플링 제거 소자를 포함한다. 더미 회로(DC2)는 구동 트랜지스터(T12), 스위칭 트랜지스터(T22), 보상 트랜지스터(T32), 초기화 트랜지스터(T42), 제1 발광 제어 트랜지스터(T52), 제2 발광 제어 트랜지스터(T62), 바이패스 트랜지스터(T72) 및 커패시터(Cst2)를 포함한다. 커플링 제거 소자는 커플링 제거 트랜지스터(T8)를 포함한다.

더미 화소(DP2)의 커플링 제거 트랜지스터(T8)는 커플링 제어선에 게이트 전극이 연결되고, 제1전극이 연결 노드(CN)(또는 리페어선(RLn))에 연결되고, 제2전극이 초기화 전압선(IL)에 연결되어 있다.

커플링 제거 트랜지스터(T8)를 턴온시키는 커플링 제어신호는 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 복수의 화소(P)들 중 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 제1 화소들의 발광 시점에 대응하여 인가될 수 있다.

예를 들어, 커플링 제어선은 n번째 행에 대응하는 주사선(GWLn)이고, 커플링 제어신호는 n번째 주사신호(GW[n])일 수 있다. 또는 커플링 제어선은 n+1번째 행에 대응하는 주사선(GWLn+1)이고, 커플링 제어신호는 n번째 주사신호(GW[n])보다 소정의 단위시간만큼 지연된 n+1번째 주사신호(GW[n+1])일 수 있다. 또는 커플링 제어선은 n+2번째 행에 대응하는 주사선(GWLn+2)이고, 커플링 제어신호는 n번째 주사신호(GW[n])보다 소정의 2단위시간만큼 지연된 n+2번째 주사신호(GW[n+2])일 수 있다. 도 10의 실시예에서, 커플링 제어선은 n+1번째 행에 대응하는 주사선(GWLn+1)이고, 커플링 제어신호는 n+1번째 주사신호(GW[n+1])이다.

이하에서는 도 5에 도시된 화소(P)가 불량 화소이고, 상기 불량 화소의 발광 소자가 도 9에 도시된 더미 화소(DP2)와 리페어선에 의해 연결된 경우의 동작을 설명하겠다.

도 10(a)는 화소(P)의 동작 타이밍도이고, 도 10(b)는 더미 화소(DP2)의 동작 타이밍도이다. 도 10을 참조하면, 화소(P)와 더미 화소(DP2)의 초기화 기간, 데이터 기입 기간 및 발광 기간은 동일하다.

초기화 기간에 n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드의 전압은 초기화 전압(VINT)이 되고, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)이 된다.

이후, 초기화 제어신호(GI[n])가 로우 레벨(VGL)에서 하이 레벨(VGH)로 천이하여 전압이 변할 때(△V1), 리페어선(RLn)과 초기화 제어선(GILn) 간에 형성되는 제1 커플링 커패시터(CC1)에 의해 리페어선(RLn)의 전압이 '△GIC'만큼 상승하여 'VINT2+△GIC'가 된다.

데이터 기입 기간에 n번째 행의 주사선(GWLn)으로부터 초기화 제어신호(GW[n])가 로우 레벨로 인가되어, 각 화소(P)와 더미 화소(DP1)에 데이터 신호(DATA)가 인가된다. 더미 화소(DP1)에 인가되는 데이터 신호(DATA)는 리페어 화소로 인가될 데이터 신호(DATA)이다.

이후, 발광 기간에 발광 제어선(EMLn)으로부터 발광 제어신호(EM[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들은 데이터 신호(DATA)에 대응하여 전압이 변한다(△V2). 이때 리페어선(RLn)과 화소(P)들의 애노드들 간에 형성되는 제2 커플링 커패시터(CC2)에 의해 리페어선(RLn)의 전압이 '△BoostV'만큼 상승하여 'VINT2+△GIC+△BoostV'가 된다.

그러나, 커플링 제거기간(Tc) 동안, 더미 화소(DP2)의 커플링 제거 트랜지스터(T8)의 게이트 전극으로 n+1번째 주사선(GWLn+1)으로부터 n+1번째 주사 신호(GW[n+1])가 인가되어, 리페어선(RLn)의 커플링 전압(△GIC+△BoostV)이 제거된다. 이에 따라 리페어선(RLn)은 제2 초기화 전압(VINT2)으로 복귀한다. 이로써, 더미 화소(DP2)에 인가되는 데이터 신호(DATA)가 블랙 영상 신호인 경우, 리페어 화소는 확실하게 블랙 휘도를 표시할 수 있다.

커플링 제거기간(Tc)의 위치는 커플링 제거 트랜지스터(T8)로의 커플링 제어신호의 인가 타이밍을 제어함으로써 제어할 수 있다.

도 10의 실시예는, 커플링 제어신호로서 n+1번째 주사 신호(GW[n+1])를 이용함으로써, 커플링 제거기간(Tc)이 화소(P)의 발광 기간이 시작하는 시점을 포함한다. 이 경우, 커플링 제거기간(Tc)에 제1 커플링 커패시터(CC1)와 제2 커플링 커패시터(CC2)에 의한 리페어선(RLn)의 2번의 전압 증가량을 모두 제거할 수 있다.

다른 예로서, 도 11(b)에 도시된 바와 같이, 커플링 제어신호로서 n번째 주사 신호(GW[n])를 이용함으로써, 커플링 제거기간(Tc)이 화소(P)의 데이터 기입 기간에 위치하도록 할 수 있다. 이 경우, 커플링 제거기간(Tc)에는 리페어선(RLn)과 초기화 제어선(GILn) 간에 형성되는 제1 커플링 커패시터(CC1)에 의한 리페어선(RLn)의 커플링 전압만이 제거된다.

다른 예로서, 도 11(c)에 도시된 바와 같이, 커플링 제어신호로서 n+2번째 주사 신호(GW[n+2])를 이용함으로써, 커플링 제거기간(Tc)이 화소(P)의 발광 기간에 위치하도록 할 수 있다. 이 경우, 커플링 제거기간(Tc)에는 제1 커플링 커패시터(CC1)와 제2 커플링 커패시터(CC2)에 의한 리페어선(RLn)의 커플링 전압을 모두 제거할 수 있다.

도 12는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다. 도 13은 도 12의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.

도 12에 도시된 더미 화소(DP3)는 일부의 차이점들을 제외하고는 도 9에 도시된 더미 화소(DP2)와 실질적으로 동일하다. 이하 동일한 설명은 생략하고 차이점을 중심으로 설명한다.

도 12를 참조하면, 더미 화소(DP3)는 더미 회로(DC3)와 더미 회로(DC3)에 연결된 커플링 제거 소자를 포함한다. 더미 회로(DC3)는 구동 트랜지스터(T12), 스위칭 트랜지스터(T22), 보상 트랜지스터(T32), 초기화 트랜지스터(T42), 제1 발광 제어 트랜지스터(T52), 제2 발광 제어 트랜지스터(T62), 바이패스 트랜지스터(T72) 및 커패시터(Cst2)를 포함한다. 커플링 제거 소자는 커플링 제거 트랜지스터(T8)를 포함한다.

커플링 제거 트랜지스터(T8)는 게이트 전극이 커플링 제어선에 연결되고, 제1전극이 제1노드(N1)에 연결되고, 제2전극이 초기화 전압선(IL)에 연결되어 있다. 도 12의 실시예에서 커플링 제어선은 n+1번째 행에 대응하는 주사선(GWLn+1)이고, 커플링 제어신호는 n+1번째 주사신호(GW[n+1])이다. 다른 예에서, 커플링 제어선은 n번째 행에 대응하는 주사선(GWLn)이고, 커플링 제어신호는 n번째 주사신호(GW[n])일 수 있다. 또 다른 예에서, 커플링 제어선은 n+2번째 행에 대응하는 주사선(GWLn+2)이고, 커플링 제어신호는 n+2번째 주사신호(GW[n+2])일 수 있다.

이하에서는 도 5에 도시된 화소(P)가 불량 화소이고, 상기 불량 화소의 발광 소자가 도 12에 도시된 더미 화소(DP3)와 리페어선에 의해 연결된 경우의 동작을 설명하겠다.

도 13(a)는 화소(P)의 동작 타이밍도이고, 도 13(b)는 더미 화소(DP3)의 동작 타이밍도이다. 도 13을 참조하면, 화소(P)와 더미 화소(DP3)의 데이터 기입 기간은 동일하나, 더미 화소(DP3)의 초기화 기간과 발광 기간은 화소(P)의 초기화 기간과 발광 기간보다 소정 시간 늦다.

화소(P)의 초기화 기간에, n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들의 전압은 초기화 전압(VINT)이 된다. 리페어 화소의 초기화 기간에, n+1번째 행의 초기화 제어선(GILn+1)으로부터 초기화 제어신호(GI[n+1])가 로우 레벨로 인가되어, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)이 된다.

이후, 데이터 기입 기간에, 각 화소(P)와 더미 화소(DP3)에는, n번째 행에 대응하는 주사선(GWLn)으로부터 로우 레벨의 n번째 주사신호(GW[n])가 인가되어, 데이터 신호(DATA)가 각각 인가된다. 더미 화소(DP3)에 인가되는 데이터 신호(DATA)는 리페어 화소로 인가될 데이터 신호(DATA)이다.

이후, 화소(P)의 발광 기간에 발광 제어선(EMLn)으로부터 발광 제어신호(EM[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들은 데이터 신호(DATA)에 대응하여 전압이 변한다(△V2). 이때 리페어선(RLn)과 화소(P)들의 애노드들 간에 형성되는 제2 커플링 커패시터(CC2)에 의해 리페어선(RLn)의 전압이 '△BoostV'만큼 상승하여 'VINT2+△BoostV'가 된다.

그러나, 커플링 제거기간(Tc) 동안, 더미 화소(DP3)의 커플링 제거 트랜지스터(T8)의 게이트 전극으로 n+1번째 주사선(GWLn+1)으로부터 n+1번째 주사 신호(GW[n+1])가 인가되어, 리페어선(RLn)의 커플링 전압(△BoostV)이 제거된다. 이에 따라 리페어선(RLn)은 제2 초기화 전압(VINT2)으로 복귀한다. 이로써, 더미 화소(DP3)에 인가되는 데이터 신호(DATA)가 블랙 영상 신호인 경우, 리페어 화소는 발광 기간에 확실하게 블랙 휘도를 표시할 수 있다.

도 14는 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다. 도 15는 도 14의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.

도 14에 도시된 더미 화소(DP4)는 일부의 차이점들을 제외하고는 도 12에 도시된 더미 화소(DP3)와 실질적으로 동일하다. 이하 동일한 설명은 생략하고 차이점을 중심으로 설명한다.

도 14를 참조하면, 더미 화소(DP4)는 더미 회로(DC4)와 더미 회로(DC4)에 연결된 커플링 제거 소자를 포함한다. 더미 회로(DC4)는 구동 트랜지스터(T12), 스위칭 트랜지스터(T22), 보상 트랜지스터(T32), 초기화 트랜지스터(T42), 제1 발광 제어 트랜지스터(T52), 제2 발광 제어 트랜지스터(T62), 바이패스 트랜지스터(T72) 및 커패시터(Cst2)를 포함한다. 커플링 제거 소자는 커플링 제거 트랜지스터(T8)를 포함한다.

커플링 제거 트랜지스터(T8)는 게이트 전극이 커플링 제어선(CRL)에 연결되고, 제1전극이 연결 노드(CN)에 연결되고, 제2전극이 초기화 전압선(IL)에 연결되어 있다. 도 14의 실시예에서 커플링 제어선(CRL)은 n+1번째 발광 제어신호(EM[n+1])의 반전 신호(EMB[n+1])를 커플링 제어신호로 인가받는다. n+1번째 발광 제어신호(EM[n+1])를 반전하는 방법은 특별히 한정되지 않고 다양하게 구현될 수 있으며, 예를 들어, n+1번째 행에 대응하는 발광 제어선(EMLn+1)에 인버터가 구비되어, n+1번째 발광 제어신호(EM[n+1])를 반전시킬 수 있다.

이하에서는 도 5에 도시된 화소(P)가 불량 화소이고, 상기 불량 화소의 발광 소자가 도 14에 도시된 더미 화소(DP4)와 리페어선에 의해 연결된 경우의 동작을 설명하겠다.

도 15(a)는 화소(P)의 동작 타이밍도이고, 도 15(b)는 더미 화소(DP4)의 동작 타이밍도이다. 도 15을 참조하면, 화소(P)와 더미 화소(DP4)의 데이터 기입 기간은 동일하나, 더미 화소(DP4)의 초기화 기간과 발광 기간은 화소(P)의 초기화 기간과 발광 기간보다 소정 시간 늦다.

화소(P)의 초기화 기간에, n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들의 전압은 초기화 전압(VINT)이 된다. 리페어 화소의 초기화 기간(Ti)에, n+1번째 행의 초기화 제어선(GILn+1)으로부터 초기화 제어신호(GI[n+1])가 로우 레벨로 인가되어, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)이 된다. 이어서, 커플링 제어선(CRL)으로부터 반전 신호(EMB[n+1])가 로우 레벨로 인가되어, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)을 유지한다. 리페어 화소의 초기화 기간(Ti)은 커플링 제거기간(Tc)을 포함한다.

이후, 데이터 기입 기간에 각 화소(P)와 더미 화소(DP1)에는, n번째 행에 대응하는 주사선(GWLn)으로부터 로우 레벨의 n번째 주사신호(GW[n])가 인가되어, 데이터 신호(DATA)가 각각 인가된다. 더미 화소(DP4)에 인가되는 데이터 신호(DATA)는 리페어 화소로 인가될 데이터 신호(DATA)이다.

그러나, 커플링 제거기간(Tc) 동안, 더미 화소(DP4)의 커플링 제거 트랜지스터(T8)의 게이트 전극으로 반전 신호(EMB[n+1])가 인가되고 있어, 리페어선(RLn)의 커플링 전압(△BoostV)이 제거된다. 이에 따라 리페어선(RLn)은 제2 초기화 전압(VINT2)으로 복귀한다. 이로써, 더미 화소(DP4)에 인가되는 데이터 신호(DATA)가 블랙 영상 신호인 경우, 리페어 화소는 발광 기간에 확실하게 블랙 휘도를 표시할 수 있다.

도 16은 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다. 도 17은 도 16의 더미 화소가 커플링을 제거하는 동작을 설명하는 타이밍도이다.

도 16에 도시된 더미 화소(DP5)는 바이패스 트랜지스터(T72)가 제거된 점에서 도 14에 도시된 더미 화소(DP4)와 실질적으로 동일하므로, 이하 상세한 설명은 생략한다.

도 17(a)는 화소(P)의 동작 타이밍도이고, 도 17(b)는 더미 화소(DP5)의 동작 타이밍도이다. 도 17을 참조하면, 화소(P)와 더미 화소(DP5)의 데이터 기입 기간은 동일하나, 더미 화소(DP5)의 초기화 기간과 발광 기간은 화소(P)의 초기화 기간과 발광 기간보다 소정 시간 늦다.

화소(P)의 초기화 기간에, n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들의 전압은 초기화 전압(VINT)이 된다. 리페어 화소의 초기화 기간(Ti)에, 커플링 제어선(CRL)으로부터 반전 신호(EMB[n+1])가 로우 레벨로 인가되어, 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 제2 초기화 전압(VINT2)이 된다. 리페어 화소의 초기화 기간(Ti)은 커플링 제거기간(Tc)을 포함한다.

전술된 실시예들은 커플링 제거 트랜지스터(T8)를 통해 리페어선에 제2 초기화 전압(VINT2)을 인가함으로써, 리페어선에 형성되는 커플링 커패시터에 의한 커플링 전압을 제거할 수 있기 때문에, 리페어 화소가 블랙 휘도를 확실하게 표시할 수 있다. 그러나, 제2 초기화 전압(VINT2)으로 과도하게 초기화됨에 따라, 저계조에서 리페어 화소가 주변 화소에 비해 발광 휘도가 낮아 암점으로 보이는 저계조 잠김 현상이 발생할 수 있다.

도 18은 본 발명의 다른 실시예에 따른 더미 화소를 나타낸 회로도이다. 도 19는 도 18의 더미 화소에 의한 리페어선의 커플링 제거 및 부스팅 동작을 설명하는 타이밍도이다.

도 18에 도시된 더미 화소(DP6)는 일부의 차이점들을 제외하고는 도 9에 도시된 더미 화소(DP2)와 실질적으로 동일하다. 이하 동일한 설명은 생략하고 차이점을 중심으로 설명한다.

도 18을 참조하면, 더미 화소(DP6)는 더미 회로(DC6)와 더미 회로(DC6)에 연결된 커플링 제거 소자 및 부스트 소자를 포함한다. 더미 회로(DC6)는 구동 트랜지스터(T12), 스위칭 트랜지스터(T22), 보상 트랜지스터(T32), 초기화 트랜지스터(T42), 제1 발광 제어 트랜지스터(T52), 제2 발광 제어 트랜지스터(T62), 바이패스 트랜지스터(T72) 및 커패시터(Cst2)를 포함한다. 커플링 제거 소자는 커플링 제거 트랜지스터(T8)를 포함한다. 부스트 소자는 부스트 커패시터(Cboost)를 포함한다.

초기화 트랜지스터(T42)와 바이패스 트랜지스터(T72)는 초기화 전압선(IL)으로부터 초기화 전압(VINT)을 인가받는다. 즉, 더미 화소(DP6)는 화소(P)에 인가되는 초기화 전압(VINT)을 이용한다. 이에 따라, 별도의 제2 초기화 전압(VINT2)을 생성하기 위한 증폭기 등의 소자가 불필요하다.

커플링 제거 트랜지스터(T8)는 커플링 제어선에 게이트 전극이 연결되고, 제1전극이 연결 노드(CN)에 연결되고, 제2전극이 초기화 전압선(IL)에 연결되어 있다. 여기서, 커플링 제어선은 n+1번째 행에 대응하는 주사선(GWLn+1)이고, 커플링 제어신호는 n+1번째 주사신호(GW[n+1])이다. 다른 예에서, 커플링 제어선은 n번째 행에 대응하는 주사선(GWLn)이고, 커플링 제어신호는 n번째 주사신호(GW[n])일 수 있다. 또 다른 예에서, 커플링 제어선은 n+2번째 행에 대응하는 주사선(GWLn+2)이고, 커플링 제어신호는 n+2번째 주사신호(GW[n+2])일 수 있다. 커플링 제거 트랜지스터(T8)는 초기화 전압선(IL)을 통해 초기화 전압(VINT)을 인가받는다.

부스트 커패시터(Cboost)는 연결 노드(CN)(또는 리페어선(RLn))와 커플링 제어선 사이에 구비될 수 있다. 부스트 커패시터(Cboost)는 커플링 제거 트랜지스터(T8)에 의해 커플링 전압이 제거된 리페어선의 포텐셜을 올려주는 프리차징을 수행함으로써 저계조 잠김 현상을 방지할 수 있다.

이하에서는 도 5에 도시된 화소(P)가 불량 화소이고, 상기 불량 화소의 발광 소자가 도 18에 도시된 더미 화소(DP6)와 리페어선에 의해 연결된 경우의 동작을 설명하겠다.

도 19(a)는 화소(P)의 동작 타이밍도이고, 도 19(b)는 더미 화소(DP6)의 동작 타이밍도이다. 도 19를 참조하면, 화소(P)와 더미 화소(DP6)의 초기화 기간, 데이터 기입 기간 및 발광 기간은 동일하다.

초기화 기간에 n번째 행의 초기화 제어선(GILn)으로부터 초기화 제어신호(GI[n])가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들의 전압과 리페어 화소의 애노드에 연결된 리페어선(RLn)의 전압은 초기화 전압(VINT)이 된다.

이후, 초기화 제어신호(GI[n])가 로우 레벨(VGL)에서 하이 레벨(VGH)로 천이하여 전압이 변할 때(△V1), 리페어선(RLn)과 초기화 제어선(GILn) 간에 형성되는 제1 커플링 커패시터(CC1)에 의해 리페어선(RLn)의 전압이 '△GIC'만큼 상승하여 'VINT+△GIC'가 된다.

데이터 기입 기간에, 각 화소(P)와 더미 화소(DP3)로 n번째 행에 대응하는 주사선(GWLn)으로부터 로우 레벨의 n번째 주사신호(GW[n])가 인가되어, 데이터 신호(DATA)가 인가된다. 더미 화소(DP6)에 인가되는 데이터 신호(DATA)는 리페어 화소로 인가될 데이터 신호(DATA)이다.

이후, 발광 기간에, 발광 제어선(EMLn)으로부터 발광 제어신호(EMn)가 로우 레벨로 인가되어, n번째 행에 배열된 복수의 화소(P)들의 애노드들은 데이터 신호(DATA)에 대응하여 전압이 변한다(△V2). 이때 리페어선(RLn)과 화소(P)들의 애노드들 간에 형성되는 커플링 커패시터(CC2)에 의해 리페어선(RLn)의 전압이 '△BoostV'만큼 상승하여 'VINT+△GIC+△BoostV'가 된다.

그러나, 커플링 제거기간(Tc) 동안, 더미 화소(DP6)의 커플링 제거 트랜지스터(T8)의 게이트 전극으로 주사선(GWLn+1)으로부터 n+1번째 주사 신호(GW[n+1])가 인가되어, 리페어선(RLn)의 전압 증가량(△GIC+△BoostV)이 제거된다. 이에 따라 리페어선(RLn)은 초기화 전압(VINT)으로 복귀한다.

이후, 주사 신호(GW[n+1])가 로우 레벨(VGL)에서 하이 레벨(VGH)로 천이하여 전압이 변할 때(△V3=VGH-VGL), 리페어선(RLn)과 주사선(GWLn+1) 사이의 부스트 커패시터(Cboost)에 의해 리페어선(RLn)의 전압이 '△GWBoost'만큼 상승(이하, '부스팅 전압'이라 함)하여 'VINT+△GWBoost'가 된다. 이후, 리페어선(RLn)은 데이터 신호(DATA)에 해당하는 전압으로 상승한다. 이로써, 더미 화소(DP6)에 인가되는 데이터 신호(DATA)가 저계조 영상 신호인 경우, 리페어 화소는 해당 휘도를 표시할 수 있다.

커플링 제거기간(Tc)의 위치는 커플링 제거 트랜지스터(T8)로의 커플링 제어신호의 인가 타이밍을 제어함으로써 제어할 수 있다. 즉, 커플링 제어신호는 n번째 주사 신호(GW[n]), n+1번째 주사신호(GW[n+1]), n+2번째 주사 신호(GW[n+2]) 중 하나를 이용할 수 있다.

본 발명의 실시예는 전술된 화소(P) 및 더미 화소(DP)의 구조에 한정되지 않고, 다양한 화소(P) 및 더미 화소(DP)에 적용될 수 있다.

예를 들어, 도 20에 도시된 바와 같이, 더미 화소(DPx)는 주사선(SL)과 더미 데이터선(DDL)에 연결된 더미 회로와 더미 회로에 연결된 커플링 제거 트랜지스터(Tx)를 구비할 수 있다. 도시되지 않았으나 화소의 화소 회로와 더미 회로는 동일하고, 각각 발광 제어신호에 의해 제어되는 발광 제어 트랜지스터를 각각 구비할 수 있다. 더미 회소(DPx)는 화소의 발광 제어신호가 발광 제어 트랜지스터를 턴온시킬 때 제어신호(ANC)를 인가하여 커플링 제거 트랜지스터(Tx)를 턴온시킴으로써 초기화 전압(Vr)을 리페어선(RL)으로 인가할 수 있다. 이에 따라 리페어선(RL)과 주변의 도전선들 사이에 형성된 커플링 커패시터에 의해 리페어선(RL)의 커플링 전압을 제거함으로써 리페어 화소의 블랙 휘도를 정상적으로 표시할 수 있다.

또한, 도시되지 않았으나 커플링 제거 트랜지스터(Tx)의 게이트 전극과 리페어선(RL) 사이에 부스트 커패시터를 추가함으로써 커플링 전압이 제거된 리페어선(RL)을 부스팅시키는 프리차징에 의해 저계조 잠김 현상을 방지할 수 있다.

전술된 실시예들은 n번째 행의 화소(P)들 중 불량 화소와 n번째 행의 더미 화소(DP)가 대응하는 리페어선(RLn)에 의해 연결된 리페어를 예로서 설명하였다. 그러나, 본 발명은 이에 한정되지 않고, n번째 행의 화소(P)들 중 불량 화소와 n+1번째 행의 더미 화소(DP)가 n번째 행에 대응하는 리페어선(RLn)에 연결되는 경우에도 동일하게 적용할 수 있다.

전술된 실시예에서는 발광 화소와 더미 화소가 P타입 트랜지스터들로 구성된 예를 도시하였으나, 본 발명의 실시예는 이에 한정되지 않고, 화소를 N타입 트랜지스터들로 구성하고, 이 경우 화소는 P타입 트랜지스터들로 인가되는 신호의 레벨이 반전된 신호에 의해 구동할 수 있다.

전술된 실시예들은 더미 화소가 좌측 또는 우측에 배치된 경우를 예로서 설명하였으나, 본 발명은 이에 한정되지 않고, 더미 화소가 상측 또는 하측에 배치된 경우 열 방향으로 연장된 리페어선을 따라 배열된 화소들과 리페어선 간의 커플링 커패시터에 따른 리페어선의 커플링 전압을 제거하기 위해 적용될 수 있음은 물론이다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims

표시 영역에 배치된 복수의 화소들;
더미 영역에 배치된 복수의 더미화소들; 및
상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는,
게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 구동 트랜지스터;
상기 복수의 리페어선들 중 대응하는 리페어선에 연결된 연결 노드와 상기 구동 트랜지스터 사이에 연결되고, 발광 제어신호에 의해 제어되는 발광 제어 트랜지스터;
상기 연결 노드와 제1 초기화 전압을 공급하는 제1 초기화 전압선 사이에 연결되고, 초기화 제어신호에 의해 제어되는 바이패스 트랜지스터; 및
상기 연결 노드와 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호와 다른 타이밍으로 인가되는 커플링 제어신호에 의해 제어되는 커플링 제거 트랜지스터;를 포함하는, 표시장치.
제1항에 있어서,
상기 복수의 더미화소들 중 하나의 더미화소가 대응하는 제1 리페어선을 통해 상기 복수의 화소들 중 불량화소와 연결될 때,
상기 제1 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 상기 복수의 화소들 중 상기 제1 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 상기 제1 화소들의 발광 시점에 대응하여 상기 커플링 제거 트랜지스터를 턴온시키는 커플링 제어신호가 인가되는, 표시장치.
제1항에 있어서, 상기 더미화소는,
상기 구동 트랜지스터의 게이트 전극과 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 초기화 트랜지스터;
상기 데이터 신호를 인가하는 데이터선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되고, 주사신호에 의해 제어되는 스위칭 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 주사신호에 의해 제어되는 보상 트랜지스터;를 더 포함하는, 표시장치.
제3항에 있어서,
상기 커플링 제어신호는, 상기 주사신호, 상기 주사신호보다 1단위시간 지연된 제1 다음 주사신호 및 상기 주사신호보다 2단위시간 지연된 제2 다음 주사신호 중 하나인, 표시장치.
제3항에 있어서, 상기 더미화소는,
초기화 기간에, 상기 초기화 트랜지스터와 상기 바이패스 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극 및 상기 연결 노드에 연결된 대응하는 리페어선을 각각 초기화하고,
데이터 기입 기간에, 상기 스위칭 트랜지스터와 상기 보상 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극으로 상기 구동 트랜지스터의 문턱 값이 보상된 더미 데이터 신호를 인가하고,
발광 기간에, 상기 발광 제어 트랜지스터가 턴온되어 상기 구동 전류를 상기 대응하는 리페어선으로 출력하고,
커플링 제거기간에, 상기 커플링 제거 트랜지스터가 턴온되어 상기 초기화된 대응하는 리페어선의 커플링 전압을 제거하는, 표시장치.
제1항에 있어서, 각 화소는,
게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 제2 구동 트랜지스터;
상기 제2 구동 트랜지스터와 발광소자 사이에 연결되고, 제2 발광 제어신호에 의해 제어되는 제2 발광 제어 트랜지스터;
상기 발광소자와 제2 초기화 전압을 공급하는 제2 초기화 전압선 사이에 연결되고, 제2 초기화 제어신호에 의해 제어되는 제2 바이패스 트랜지스터;
상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 초기화 전압선 사이에 연결되고, 상기 제2 초기화 제어신호에 의해 제어되는 제2 초기화 트랜지스터;
상기 데이터 신호를 인가하는 데이터선과 상기 제2 구동 트랜지스터의 제1 전극 사이에 연결되고, 제2 주사신호에 의해 제어되는 제2 스위칭 트랜지스터; 및
상기 제2 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 제2 주사신호에 의해 제어되는 제2 보상 트랜지스터;를 포함하고,
상기 제2 초기화 전압은 상기 제1 초기화 전압보다 높은, 표시장치.
제6항에 있어서,
상기 제2 발광 제어신호는 n번째 발광 제어신호이고, 상기 발광 제어신호는 상기 n번째 발광 제어신호 또는 n+1번째 발광 제어신호이고,
상기 제2 초기화 제어신호는 n번째 초기화 제어신호이고, 상기 초기화 제어신호는 상기 n번째 초기화 제어신호 또는 n+1번째 초기화 제어신호이고,
상기 제2 주사신호와 상기 주사신호는 n번째 주사신호인, 표시장치.
제1항에 있어서, 상기 더미화소는,
상기 커플링 제거 트랜지스터의 게이트 전극과 상기 대응하는 리페어선 사이에 연결된 부스트 커패시터;를 더 포함하는, 표시장치.
제8항에 있어서, 상기 더미화소는,
상기 구동 트랜지스터의 게이트 전극과 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 초기화 트랜지스터;
더미 데이터 신호를 인가하는 데이터선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되고, 주사신호에 의해 제어되는 스위칭 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 주사신호에 의해 제어되는 보상 트랜지스터;를 더 포함하는, 표시장치.
제9항에 있어서,
상기 커플링 제어신호는, 상기 주사신호, 상기 주사신호보다 1단위시간 지연된 제1 다음 주사신호 및 상기 주사신호보다 2단위시간 지연된 제2 다음 주사신호 중 하나인, 표시장치.
제9항에 있어서, 상기 더미화소는,
초기화 기간에, 상기 초기화 트랜지스터와 상기 바이패스 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극 및 상기 연결 노드에 연결된 대응하는 리페어선을 각각 초기화하고,
데이터 기입 기간에, 상기 스위칭 트랜지스터와 상기 보상 트랜지스터가 턴온되어 상기 구동 트랜지스터의 게이트 전극으로 상기 구동 트랜지스터의 문턱 값이 보상된 더미 데이터 신호를 인가하고,
발광 기간에, 상기 발광 제어 트랜지스터가 턴온되어 상기 구동 전류를 상기 대응하는 리페어선으로 출력하고,
커플링 제거기간에, 상기 커플링 제거 트랜지스터가 턴온되어 상기 대응하는 리페어선의 커플링 전압을 제거하고,
상기 커플링 제거기간 이후에, 상기 부스트 커패시터에 의해 상기 대응하는 리페어선이 부스팅되는, 표시장치.
제9항에 있어서, 각 화소는,
게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 제2 구동 트랜지스터;
상기 제2 구동 트랜지스터와 발광소자 사이에 연결되고, 제2 발광 제어신호에 의해 제어되는 제2 발광 제어 트랜지스터;
상기 발광소자와 제2 초기화 전압을 공급하는 제2 초기화 전압선 사이에 연결되고, 제2 초기화 제어신호에 의해 제어되는 제2 바이패스 트랜지스터;
상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 초기화 전압선 사이에 연결되고, 상기 제2 초기화 제어신호에 의해 제어되는 제2 초기화 트랜지스터;
상기 데이터 신호를 인가하는 데이터선과 상기 제2 구동 트랜지스터의 제1 전극 사이에 연결되고, 제2 주사신호에 의해 제어되는 제2 스위칭 트랜지스터; 및
상기 제2 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 제2 주사신호에 의해 제어되는 제2 보상 트랜지스터;를 포함하고,
상기 제2 초기화 전압은 상기 제1 초기화 전압과 동일한, 표시장치.
표시 영역에 배치된 복수의 화소들;
더미 영역에 배치된 복수의 더미화소들; 및
상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는,
게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 구동 트랜지스터;
상기 복수의 리페어선들 중 대응하는 리페어선과 연결된 연결 노드와 상기 구동 트랜지스터 사이에 연결되고, 발광 제어신호에 의해 제어되는 발광 제어 트랜지스터; 및
상기 연결 노드와 제1 초기화 전압을 공급하는 제1 초기화 전압선 사이에 연결되고, 상기 발광 제어신호의 반전신호인 커플링 제어신호에 의해 제어되는 커플링 제거 트랜지스터;를 포함하는, 표시장치.
제13항에 있어서,
상기 복수의 더미화소들 중 하나의 더미화소가 대응하는 제1 리페어선을 통해 상기 복수의 화소들 중 불량화소와 연결될 때,
상기 커플링 제어신호는, 상기 발광 제어신호에 의해 상기 발광 제어 트랜지스터가 턴오프인 동안 상기 커플링 제거 트랜지스터를 턴온시켜 상기 제1 리페어선을 상기 제1 초기화 전압으로 유지시키는, 표시장치.
제13항에 있어서, 상기 더미화소는,
상기 구동 트랜지스터의 게이트 전극과 상기 제1 초기화 전압선 사이에 연결되고, 초기화 제어신호에 의해 제어되는 초기화 트랜지스터;
상기 데이터 신호를 인가하는 데이터선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되고, 주사신호에 의해 제어되는 스위칭 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 주사신호에 의해 제어되는 보상 트랜지스터;를 더 포함하는, 표시장치.
제15항에 있어서, 상기 더미화소는,
상기 연결 노드와 상기 제1 초기화 전압선 사이에 연결되고, 상기 초기화 제어신호에 의해 제어되는 바이패스 트랜지스터;를 더 포함하는, 표시장치.
제15항 또는 제16항에 있어서, 각 화소는,
게이트 전극에 인가되는 데이터 신호에 대응하는 구동 전류를 출력하는 제2 구동 트랜지스터;
상기 제2 구동 트랜지스터와 발광소자 사이에 연결되고, 제2 발광 제어신호에 의해 제어되는 제2 발광 제어 트랜지스터;
상기 발광소자와 제2 초기화 전압을 공급하는 제2 초기화 전압선 사이에 연결되고, 제2 초기화 제어신호에 의해 제어되는 제2 바이패스 트랜지스터;
상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 초기화 전압선 사이에 연결되고, 상기 제2 초기화 제어신호에 의해 제어되는 제2 초기화 트랜지스터;
상기 데이터 신호를 인가하는 데이터선과 상기 제2 구동 트랜지스터의 제1 전극 사이에 연결되고, 제2 주사신호에 의해 제어되는 제2 스위칭 트랜지스터; 및
상기 제2 구동 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되고, 상기 제2 주사신호에 의해 제어되는 제2 보상 트랜지스터;를 포함하고,
상기 제2 초기화 전압은 상기 제1 초기화 전압보다 높은, 표시장치.
제17항에 있어서,
상기 제2 발광 제어신호는 n번째 발광 제어신호이고, 상기 발광 제어신호는 상기 n번째 발광 제어신호 또는 n+1번째 발광 제어신호이고,
상기 제2 초기화 제어신호는 n번째 초기화 제어신호이고, 상기 초기화 제어신호는 상기 n번째 초기화 제어신호 또는 n+1번째 초기화 제어신호이고,
상기 제2 주사신호와 상기 주사신호는 n번째 주사신호인, 표시장치.
표시 영역에 배치된 복수의 화소들;
비표시 영역에 배치된 복수의 더미화소들; 및
상기 복수의 더미화소들에 연결되고, 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들;을 포함하고, 각 더미화소는,
데이터 신호에 대응하는 구동 전류를 연결된 대응 리페어선으로 출력하는 더미회로부; 및
상기 더미회로부 및 상기 대응 리페어선에 연결되고, 상기 대응 리페어선과 평행하게 배치된 적어도 하나의 제어선을 통해 상기 복수의 화소들 중 상기 대응 리페어선을 따라 배치된 제1 화소들로 인가된 제어신호의 레벨 변경 시점 또는 상기 제1 화소들의 발광 시점에 대응하여 턴온되는 커플링 제거 트랜지스터;를 포함하는, 표시장치.
제19항에 있어서, 상기 더미화소는,
상기 커플링 제거 트랜지스터의 게이트 전극과 상기 대응 리페어선 사이에 연결된 부스트 커패시터;를 더 포함하는, 표시장치.