KR102202284B1 - 전원 장치 및 전원 장치의 제어 방법 - Google Patents

전원 장치 및 전원 장치의 제어 방법 Download PDF

Info

Publication number
KR102202284B1
KR102202284B1 KR1020197017437A KR20197017437A KR102202284B1 KR 102202284 B1 KR102202284 B1 KR 102202284B1 KR 1020197017437 A KR1020197017437 A KR 1020197017437A KR 20197017437 A KR20197017437 A KR 20197017437A KR 102202284 B1 KR102202284 B1 KR 102202284B1
Authority
KR
South Korea
Prior art keywords
phase
gate signal
control amount
pulse width
signal
Prior art date
Application number
KR1020197017437A
Other languages
English (en)
Other versions
KR20190084306A (ko
Inventor
이쯔오 유즈리하라
타케시 후지와라
료스케 오마
히로시 쿠니타마
사토시 카와이
료타 스즈키
Original Assignee
가부시끼가이샤교산세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤교산세이사꾸쇼 filed Critical 가부시끼가이샤교산세이사꾸쇼
Publication of KR20190084306A publication Critical patent/KR20190084306A/ko
Application granted granted Critical
Publication of KR102202284B1 publication Critical patent/KR102202284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/34—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters
    • H02M3/38—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters using mechanical contact-making and -breaking parts to interrupt a single potential
    • H02M3/42—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters using mechanical contact-making and -breaking parts to interrupt a single potential with electromagnetically-operated vibrating contacts, e.g. chopper
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H02M2003/1586—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/375—Switched mode power supply [SMPS] using buck topology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

초퍼 회로를 구비하는 전원 장치에 있어서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋남으로써 발생하는 지터에 대해서 그 양을 저감한다. 전원 장치의 초퍼부를 복수의 강압 초퍼 회로를 병렬 접속하고, 각 강압 초퍼 회로를 서로 위상이 어긋난 게이트 신호에 의해서 다상 제어하는 것에 의해서, 강압 초퍼 회로의 출력 신호가 변경되는 주기를 단축하고, 이 주기를 단축하는 것에 의해서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋나는 것에 의해 발생하는 지터의 양을 저감한다. 게이트 신호의 상수는 강압 초퍼 회로의 상수와 동일수이며, 게이트 신호 생성부의 제어는, 제어부의 피드백 제어와 비동기의 제어이고, 게이트 신호의 생성 시점(샘플링점)은, 제어부가 제어량을 산출하는 산출 시점 후의 생성 시점(샘플링점)이다.

Description

전원 장치 및 전원 장치의 제어 방법
본원 발명은, 전원 장치, 및 전원 장치의 제어 방법에 관한 것이다.
초퍼 회로(chopper circuit)가 구비하는 반도체 스위칭 소자의 스위칭 동작에 의해서 입력 전압을 소정 전압으로 승압 혹은 강압해서 출력하는 전원 장치가 알려져 있다. 이 초퍼 회로를 복수 병렬 접속하고, 각 초퍼 회로의 스위칭 소자를 온 오프하는 타이밍을 어긋나게 한 병렬 다중 초퍼 장치가 알려져 있다.
이 병렬 다중 초퍼 장치는, 초퍼 장치의 리액터와 용량성 부하 사이의 LC 공진을 억제하기 위해서 공진 억제 제어가 행해지지만, 전류 검출 지연에 의해서 전류 응답 속도가 저하하여, 공진 억제 제어가 곤란해진다.
한편, 스위칭 동작에 의한 출력 전압은 펄스 파형으로 되기 때문에, 전류 검출 파형에는 전류 리플이 포함된다.
이 전류 검출 파형의 전류 리플의 영향을 저감시키기 위해서, 출력 전류의 샘플링 검출, 및 전류 제어 주기를 PWM 캐리어 신호와 동기시키는 것이 행해진다. 그러나 PWM 캐리어 신호와 동기한 타이밍에서 전류를 검출하면, 최저라도 PWM 캐리어 신호의 1주기분의 전류 검출 지연이 생기고, 전류 검출 지연에 의한 전류 응답 속도의 저하에 의해서 공진 억제 제어가 곤란해진다.
이 전류 리플의 영향을 줄이기 위해서, 각 초퍼 회로의 출력 전류의 샘플링값을 이동 평균한 값을 검출 전류로 하여 전류 제어를 행하고, 이 전류 제어로 산출한 지령 전압과, 360도를 초퍼 회로의 대수(台數)로 제산한 값을 위상차로 한 각 초퍼 회로의 PWM 캐리어 신호를 비교해서 게이트 지령을 출력하고, 샘플링 간격을 PWM 캐리어 신호와 동기시키는 병렬 다중 초퍼 장치가 제안되어 있다(문헌 1 참조).
일본공개특허공보 특개2012－161222호
도 14는 펄스폭 변조부(PWM 제어)에 의한 초퍼 회로의 회로 구성을 설명하기 위한 도면이다. 도 14에 나타내는 초퍼 회로는 단상(單相) 초퍼의 회로 구성이고, 스위칭 소자(S1, S2)를 게이트 신호(Gate1 및 Gate2)로 온/오프 제어하는 것에 의해서 PWM 제어를 행한다. 게이트 신호(Gate1 및 Gate2)는, 일반적으로, 삼각파(Triangle or Sawtooth)와 제어량(MV)을 비교기(Comparator)로 비교해서 생성한다.
제어량(MV)은, 초퍼 회로를 포함하는 제어 회로의 주회로(Controller)에 있어서, 지령 신호(Vref)와 피드백된 출력 신호(출력 전압 Vout, 인덕턴스 전류 iL, 또는 캐패시터 전류 iC)와의 차분에 기초하여 형성된다. 스위칭 주파수를 고정으로 하는 PWM 제어에서는, 주회로의 피드백 제어에 의해서 생성한 제어량에 기초하여, 비교기(Comparator)에 의해서 게이트 신호(Gate1 및 Gate2)를 생성한다. 제어량의 생성, 및 게이트 신호의 생성은 소정의 주기로 행해진다. 게이트 신호는 생성 시점(이하, 샘플링점이라 한다)마다 생성되기 때문에, 다음 게이트 신호의 생성은 다음 샘플링점에 있어서 그 시점에서 산출되고 있는 제어량에 기초하여 행해진다. 그 때문에, 고정 PWM 제어에서는, 서로 이웃하는 샘플링점 사이의 구간에 있어서 게이트 신호의 듀티는 고정된다.
고정 PWM 제어에서는, 게이트 신호를 생성하는 샘플링점은 고정되어 있는데 반해, 주회로에 의한 제어량의 생성 타이밍은 지령 신호의 변경 시점에 의존해서 변동한다. 그 때문에, 초퍼 회로의 펄스폭 변조(PWM) 제어에 의한 전압 가변 제어에서는, 지령 신호가 발생하는 타이밍이 변동하고, 게이트 신호 생성 회로의 생성 시점인 샘플링점에 대해서, 이전 시점 혹은 이후 시점에 시점이 변동하면, 게이트 신호 생성부에서 생성되는 게이트 신호의 상승(立上)에 1주기분의 위상 어긋남(이하, 지터라 한다)이 생긴다.
도 15는 단상 초퍼 회로에서 발생하는 지터를 설명하기 위한 도면이고, 통상의 단상 PWM 제어를 행하는 강압 초퍼에 의해서 High/Low의 펄스 운전을 한 경우의 타이밍 차트예를 나타내고 있다.
도 15a, 도 15b는, 지령 전압 Vref 및 출력 전압 Vout, 캐리어 신호의 삼각파 신호(triangle) 및 제어량(MV), 게이트 신호(Gate1, Gate2), 인덕턴스 전류 iL를 나타내고, 도 15c는 지령 전압 Vref 및 출력 전압 Vout, 캐리어 신호의 삼각파 신호(triangle) 및 제어량(MV), 인덕턴스 전류 iL를 나타내고 있다.
도 15a는, 샘플링점 k 직전의 시점에 있어서, 지령 신호(지령 전압 Vref)가 변경된 상태를 나타내고 있다. 이 경우에는, 에를 들어, 지령 전압(Vref)이 샘플링점 k보다도 이전 시점에서 Low 상태로부터 High 상태로 변동하면, 샘플링점 k에 있어서 제어량 MV는 즉시 갱신된다. 그 때문에, 샘플링점 k와 다음 샘플링점 (k+1) 사이의 구간에 있어서 게이트 신호(Gate1 및 Gate2)의 듀티(Duty)가 갱신된다.
한편, 도 15b는, 샘플링점 k 직후의 시점에 있어서, 지령 신호(지령 전압 Vref)가 변경된 상태를 나타내고 있다. 이 경우에는, 지령 전압(Vref)이 샘플링점 k보다도 이후 시점에서 Low 상태로부터 High 상태로 변동하면, 다음 샘플링점 (k+1)에서 제어량 MV의 갱신이 이루어진다. 그 때문에, 1주기 늦어진 샘플링점 (k+1)과 다음 샘플링점 (k+2) 사이의 구간에 있어서 게이트 신호(Gate1 및 Gate2)의 듀티(Duty)가 갱신된다. 이 때문에, 지령 전압(Vref)이 Low 상태로부터 High 상태 또는 High 상태로부터 Low 상태로 급변한 경우, 듀티(Duty)의 변경이 최대로 1주기분만큼 위상이 늦어진다.
도 15c는, 도 15a, 도 15b에 나타내어진 2개의 상태를 아울러 나타내고, 출력 전압 Vout에 1주기분의 지터가 발생하고 있는 것을 나타내고 있다.
이 듀티 변경의 위상 지연은 출력 전압의 제어에 영향을 미치고, 출력 전압의 위상 지연으로서 나타난다. 이와 같이, 최대 1주기의 위상 지연은 출력 전압 가변 제어시(High/Low 펄스)의 출력 전압의 상승 및 하강(立下)의 지터로 된다.
이 지터는, 반도체 제조 장치 등에서는 플라즈마 품질(재현성)의 문제로 된다. 종래는 제어의 응답성을 향상하기 위해서, 스위칭 주파수의 고주파화로 대응해 왔지만, 고주파화에 의한 고속화는 스위칭 소자의 속도나 손실 내량(耐量)의 점에서 제약을 받기 때문에, 고주파화에는 한계가 있다.
또한, 종래의 전원 장치에 있어서, 주회로만을 삼상 인터리브 구성으로 해서, 제어량을 갱신하는 타이밍, 및 게이트 신호를 생성하는 샘플링점을 단상 초퍼와 동일하게 하는 구성이 제안되어 있지만, 역시 최대 1주기분의 지터가 생긴다.
또한, 특허 문헌 1의 병렬 다중 초퍼 장치는, 출력 신호를 검출하는 타이밍과 게이트 신호를 생성하는 PWM 캐리어 신호를 동기시키는 것에 의해서, 이동 평균을 이용하는 것에 의해서 전류 검출의 지연을 저감하는 것이 기재됨과 동시에, 게이트 신호의 생성에 있어서, 각 초퍼 회로의 PWM 캐리어 신호를, 360도를 초퍼 회로의 대수로 제산한 값의 위상차만큼 어긋나게 하는 것이 개시되어 있다.
그러나 특허 문헌 1에서 개시되는 병렬 다중 초퍼 장치는, 출력 신호의 검출과 PWM 신호의 피크값을 동기시키고, PWM 신호의 피크값의 시점에 있어서의 지령 신호(전류 지령)를 이용하여 제어를 행하는 구성이기 때문에, 항상, 지령 신호가 발생하는 타이밍과 게이트 신호를 생성하는 시점인 샘플링점은 일치한다. 따라서, 특허 문헌 1의 구성에 있어서는, 지령 신호와 게이트 신호의 타이밍은 항상 일치하고 있기 때문에, 게이트 신호의 상승의 지터는 구성상으로부터 발생하지 않는다. 또한, 지터에 대해서도 전혀 시사하고 있지 않다.
본 발명은 상기한 종래의 문제점을 해결하고, 초퍼 회로를 구비하는 전원 장치에 있어서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋남으로써 발생하는 지터에 대해서 그 양을 저감하는 것을 목적으로 한다.
본 발명은, 전원 장치의 초퍼부를 복수의 강압 초퍼 회로를 병렬 접속하고, 각 강압 초퍼 회로를 서로 위상이 어긋난 게이트 신호에 의해서 다상 제어하는 것에 의해서, 강압 초퍼 회로의 출력 신호가 변경되는 주기를 단축하고, 이 주기를 단축하는 것에 의해서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋나는 것에 의해 발생하는 지터의 양을 저감한다.
본 발명은, 전원 장치의 양태(態樣)와 전원 장치의 제어 방법의 양태를 구비한다.
(전원 장치의 양태)
본 발명의 전원 장치는 출력 전압을 가변으로 하는 전원 장치이며,
(a) 복수의 상(相)의 강압 초퍼 회로가 병렬 접속된 다상의 초퍼부
(b) 초퍼부의 출력의 피드백 신호, 및 지령 신호에 의해서 초퍼부를 제어하는 제어량을 산출하는 제어부
(c) 제어량에 기초하여 각 상의 강압 초퍼 회로가 구비하는 스위칭 소자의 온/오프 동작을 서로 위상을 어긋나게 하여 다상 제어하는 게이트 신호를 생성하는 게이트 신호 생성부
를 구비한다.
게이트 신호 및 게이트 신호 생성부는, 이하의 특징을 가지고 있다.
(d) 게이트 신호의 상수(相數)는, 강압 초퍼 회로의 상수와 동일수이다.
(e) 게이트 신호 생성부에 있어서,
(e1) 게이트 신호의 생성과 동기이고, 지령 신호와는 비동기의 샘플링에 의해서, 상마다 동일한 샘플링 주기로 게이트 신호를 생성한다.
(e2) 게이트 신호의 생성 시점인 샘플링점은, 제어부가 제어량을 산출하는 산출 시점 후의 샘플링점이다.
본 발명의 전원 장치는, 다상 제어에 있어서, 게이트 신호의 상수와 강압 초퍼 회로의 상수를 동일수로 하는 것에 의해서 초퍼부의 출력 신호가 변경되는 주기를 단축한다. 초퍼부의 출력 신호의 변경 주기는, 단상 제어, 및 다상 제어의 각 강압 초퍼 회로에 있어서의 출력 신호의 변경 주기보다도 단축되기 때문에, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋났다고 해도, 이 어긋남에 의해서 발생하는 지터의 양을 최대라도 단축된 변경 주기내로 억제할 수가 있다.
게이트 신호 생성부는, 펄스폭 변조부, 및 위상 조정부를 구비한다.
위상 조정부는, 각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행하고, 펄스폭 변조부는, 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성한다.
본 발명에 의한 복수의 강압 초퍼 회로의 다상 제어는, 각 강압 초퍼 회로를 서로 위상이 어긋난 복수의 상에서 제어를 행할 필요가 있기 때문에, 펄스폭 변조부는, 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성함과 동시에, 위상 조정부에 의해서, 각 상의 게이트 신호의 서로의 위상을, 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 한다. 또한, 펄스폭 변조부에 의한 게이트 신호의 생성에 있어서, 제어량을 생성되는 각 상의 게이트 신호의 위상에 맞추기 위해서, 위상변이부(移相部)에 의해서 제어량을 게이트 신호의 위상차 분 어긋나게 한다.
게이트 신호 생성부는 복수의 형태로 할 수가 있다.
(게이트 신호 생성부의 제1 형태)
게이트 신호 생성부의 제1 형태는, 위상 조정부에서 위상 조정한 각 상의 캐리어 신호를 이용하여, 펄스폭 변조부에 의해 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를 생성하는 구성이고, 위상 조정부 및 펄스폭 변조부에 더하여, 제어량을, 각 상에 대해서 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 위상변이하는 위상변이부를 구비한다.
위상 조정부는, 각 상에 대해서, 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상이 어긋난 캐리어 신호를 생성한다. 펄스폭 변조부는, 제어량과 상기 각 상의 캐리어 신호와의 진폭 비교에 기초하여 게이트 신호를 생성한다.
(게이트 신호 생성부의 제2 형태)
게이트 신호 생성부의 제2 형태는, 펄스폭 변조부에 의해 생성한 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를, 위상 조정부에 의해 위상 조정을 행하는 구성이다.
펄스폭 변조부는, 각 상의 상기 제어량과 동일한 캐리어 신호와의 비교에 기초하여 각 상의 게이트 신호를 생성한다. 위상 조정부는, 펄스폭 변조부에서 생성한 각 상의 게이트 신호를, 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상을 어긋나게 한다.
(전원 장치의 제어 방법의 양태)
본 발명의 전원 장치의 제어 방법은, 병렬 접속된 복수 상의 강압 초퍼 회로로 이루어지는 다상의 초퍼부의 피드백 제어에 의해 출력 전압을 가변으로 하는 전원 장치의 제어 방법이며, 피드백 제어의 제어량에 기초하여, 각 상의 강압 초퍼 회로가 구비하는 스위칭 소자의 온/오프 동작을 제어하는 게이트 신호를 상마다 동일한 샘플링 주기로 행하는 샘플링에 의해서 생성하는 게이트 신호 생성 공정을 구비한다.
게이트 신호 생성 공정은,
(a) 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성하는 펄스폭 변조 공정
(b) 각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행하는 위상 조정 공정
의 각 공정을 구비한다.
(c) 샘플링은, 게이트 신호의 생성과 동기이고, 지령 신호와는 비동기이다.
본 발명의 전원 장치의 제어 방법은, 다상 제어에 있어서, 게이트 신호의 상수와 강압 초퍼 회로의 상수를 동일수로 하는 것에 의해서 초퍼부의 출력 신호가 변경되는 주기를 단축한다. 초퍼부의 출력 신호의 변경 주기를, 단상 제어, 및 다상 제어의 각 강압 초퍼 회로에 있어서의 출력 신호의 변경 주기보다도 단축하는 것에 의해서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋났다고 해도, 이 어긋남에 의해서 발생하는 지터의 양을 최대라도 단축된 변경 주기내로 억제할 수가 있다.
게이트 신호 생성 공정은, 펄스폭 변조 공정, 및 위상 조정 공정을 구비한다. 펄스폭 변조 공정은, 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성하고, 위상 조정 공정은, 각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행한다.
본 발명의 전원 장치의 제어 방법에 있어서, 복수의 강압 초퍼 회로의 다상 제어는, 각 강압 초퍼 회로를 서로 위상이 어긋난 복수의 상에서 제어를 행할 필요가 있기 때문에, 펄스폭 변조 공정은, 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성함과 동시에, 위상 조정 공정에 의해서, 각 상의 게이트 신호의 서로의 위상을, 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 한다. 또한, 펄스폭 변조 공정에 의한 게이트 신호의 생성에 있어서, 제어량을 생성되는 각 상의 게이트 신호의 위상에 맞추기 위해서, 위상변이 공정에 의해서 제어량을 게이트 신호의 위상차 분 어긋나게 한다.
게이트 신호 생성 공정은 복수의 형태예로 할 수가 있다.
(게이트 신호 생성 공정의 제1 형태예)
게이트 신호 생성 공정의 제1 형태예는, 펄스폭 변조 공정, 및 위상 조정 공정에 더하여 위상변이 공정을 구비한다.
위상 조정 공정에서 위상 조정한 각 상의 캐리어 신호를 이용하여, 펄스폭 변조 공정에 의해, 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를 생성한다. 위상변이 공정은, 제어량을 위상변이해서 각 상의 캐리어 신호의 위상에 맞춘다.
위상변이 공정은, 제어량을, 각 상에 대해서 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 위상변이한다. 위상 조정 공정은, 각 상에 대해서, 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상이 어긋난 캐리어 신호를 생성한다. 펄스폭 변조 공정은, 제어량과 각 상의 캐리어 신호와의 진폭 비교에 기초하여 게이트 신호를 생성한다.
(게이트 신호 생성 공정의 제2 형태예)
게이트 신호 생성 공정의 제2 형태예는, 펄스폭 변조 공정에 의해 생성한 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를, 위상 조정 공정에 의해 위상 조정을 행한다.
펄스폭 변조 공정은, 제어량과 캐리어 신호를 비교해서 게이트 신호를 생성하고, 위상 조정 공정은, 펄스폭 변조 공정에서 생성한 게이트 신호를, 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상을 어긋나게 하는 것에 의해서 각 상의 게이트 신호를 생성한다.
본 발명의 형태에 의하면, 복수의 강압 초퍼 회로를 구비하는 전원 장치에 있어서, 지령 신호의 발생과 게이트 신호의 생성 시점인 샘플링점이 어긋남으로써 발생하는 지터에 대해서 그 양을 저감할 수가 있다.
도 1은 본 발명의 전원 장치의 개략 구성예를 설명하기 위한 도면이다.
도 2는 본 발명의 제1 전원 장치의 개략 구성예를 설명하기 위한 도면이다.
도 3은 본 발명의 캐리어 신호를 이용한 펄스폭 변조부를 구비한 개략 구성예를 설명하기 위한 도면이다.
도 4는 본 발명의 캐리어 신호를 이용한 펄스폭 변조부를 구비한 일 구성예를 설명하기 위한 도면이다.
도 5는 본 발명의 전원 장치의 2상 제어의 샘플링점을 설명하기 위한 도면이다.
도 6은 본 발명의 전원 장치의 2상 제어에 의한 게이트 신호의 생성을 설명하기 위한 플로차트이다.
도 7은 본 발명의 전원 장치의 2상 제어에 의한 게이트 신호의 생성, 및 출력 전압의 지터를 설명하기 위한 도면이다.
도 8은 본 발명의 전원 장치의 3상 제어의 샘플링점을 설명하기 위한 도면이다.
도 9는 본 발명의 전원 장치의 3상 제어에 의한 게이트 신호의 생성을 설명하기 위한 플로차트이다.
도 10은 본 발명의 전원 장치의 3상 제어의 샘플링점을 설명하기 위한 도면이다.
도 11은 본 발명의 제2 형태의 전원 장치의 개략 구성예를 설명하기 위한 도면이다.
도 12는 본 발명의 제2 형태의 게이트 신호의 생성을 설명하기 위한 플로차트이다.
도 13은 본 발명의 제2 형태의 제어량 및 게이트 신호의 타이밍 차트를 설명하기 위한 도면이다.
도 14는 펄스폭 변조(PWM 제어)부에 의한 강압 초퍼 회로의 회로 구성을 설명하기 위한 도면이다.
도 15는 단상 강압 초퍼 회로에서 발생하는 지터를 설명하기 위한 도면이다.
본 발명의 전원 장치, 및 전원 장치의 제어 방법에 대해서 도 1∼도 13을 이용하여 설명한다. 이하, 도 1을 이용하여 본 발명의 전원 장치의 개략 구성예를 설명하고, 도 2∼도 10을 이용하여 본 발명의 전원 장치의 제1 구성예 및 제어 방법의 제1 형태예를 설명하고, 도 11∼도 13을 이용하여 본 발명의 전원 장치의 제2 구성예 및 제어 방법의 제2 형태예를 설명한다.
[본 발명의 전원 장치의 개략 구성]
도 1은 본 발명의 전원 장치의 개략 구성예를 설명하기 위한 도면이다. 전원 장치(1)는, 입력 전압 Vin을 전압 제어해서 출력 전압 Vout을 출력하는 초퍼부(30)와, 초퍼부(30)를 전압 제어하는 제어부(10)와, 제어부(10)에서 제어한 제어량 MV에 기초하여, 초퍼부(30)를 제어하는 복수 상의 게이트 신호를 생성하는 게이트 신호 생성부(20)를 구비한다.
초퍼부(30)는, 강압 초퍼 회로(30A∼30N)를 병렬 접속하고, 각 강압 초퍼 회로(30A∼30N)를 각 상에서 구동하는 다상 제어를 행한다.
제어부(10)는, 초퍼부(30)의 출력을 피드백하고, 이 피드백 신호와 지령 전압 Vref를 비교해서 전압 제어를 행하고, 초퍼부(30)를 제어하는 제어량 MV를 산출한다. 피드백 신호는, 에를 들어 출력 전압 Vout, 입력 전압 Vin, 강압 초퍼 회로가 구비하는 인덕턴스에 흐르는 인덕턴스 전류 iL, 혹은, 강압 초퍼 회로가 구비하는 캐패시턴스에 흐르는 캐패시턴스 전류 iC를 이용할 수가 있다.
게이트 신호 생성부(20)는, 제어부(10)가 산출한 제어량 MV에 기초하여 각 상의 강압 초퍼 회로(30A∼30N)가 구비하는 스위칭 소자(도 1에는 도시하고 있지 않다)의 온/오프 동작을 다상 제어하는 게이트 신호를 생성한다. 게이트 신호는, 서로 위상 어긋난 복수 상의 게이트 신호(A상 게이트 신호, B상 게이트 신호,…N상 게이트 신호)이고, 각 상에 있어서 동일한 샘플링 주기로 생성한다. 따라서, 각 상의 게이트 신호에 있어서, 게이트 신호 사이의 간격은 동일하고, 각 상의 게이트 신호는 상 사이에서 서로 위상이 어긋나 있다. 게이트 신호 생성부(20)의 게이트 신호의 상수는, 강압 초퍼 회로(30A∼30N)의 상수 N에 맞춘 동일수이다. 또한, 여기에서는, 복수 상의 상수를 N(2 이상의 정수)으로 하는 N상에 대해서 나타내고 있다.
게이트 신호 생성부(20)에 있어서, 샘플링은, 게이트 신호의 생성과 동기하고 있지만, 지령 신호와는 비동기이다. 한편, 제어부(10)의 주제어에서는, 지령 신호와 피드백 신호에 기초하여 피드백 제어를 행해서 제어량 MV를 구하고 있다. 따라서, 샘플링은, 게이트 신호의 생성과 동기하고 있지만, 지령 신호와는 비동기이기 때문에, 제어부(10)에서 산출하는 제어량 MV의 산출 타이밍과 게이트 신호 생성부(20)가 생성하는 게이트 신호의 생성 타이밍은 반드시 일치하지 않는다.
본 발명의 게이트 신호 생성부(20)는, 게이트 신호의 생성 시점인 샘플링점을, 제어부(10)가 제어량 MV를 산출하는 산출 시점 이후의 시점에 나타나는 샘플링점으로서 샘플링을 행하고, 게이트 신호를 생성한다. 이하, 게이트 신호의 생성 시점을 샘플링점의 용어를 이용하여 설명한다.
제어량 MV의 산출 시점과 그 후의 샘플링점 시점의 샘플링점 사이에는, 최대로 복수 상의 샘플링점에 있어서, 인접하는 샘플링점 사이의 주기분의 어긋남이 생긴다.
게이트 신호 생성부(20)는, 제어량 MV에 따른 펄스폭의 게이트 신호를 상마다 생성하는 펄스폭 변조부(20b)와, 각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행하는 위상 조정부(20a)를 구비한다.
위상 조정부(20a)는, 각 상의 게이트 신호의 위상 조정에 의해서, 복수 상의 인접하는 상의 게이트 신호 사이를, 샘플링 주기를 상수로 나눈 위상차에 상당하는 주기로 단축하고, 이것에 의해서, 인접하는 샘플링점 사이의 어긋남량을 저감시켜, 출력 전압의 상승의 시간 어긋남인 지터의 양을 저감시킨다.
도 1b∼도 1d는 A상 게이트 신호, B상 게이트 신호, 및 N상 게이트 신호의 예를 나타내고, 도 1e는 A상부터 N상의 모든 상을 중합(重合)한 복수 상의 게이트 신호의 예를 나타내고 있다.
A상 게이트 신호, B상 게이트 신호, 및 N상 게이트 신호의 신호 사이의 주기 Tph는 공통이고, 각각 주기 Tph를 상수 N으로 제산한 T(=Tph/N)만큼 위상이 어긋나 있다. 이것에 의해서, 이들 상을 중합한 복수 상의 게이트 신호 사이의 주기 T는, 각 상의 주기 Tph의 1/N로 된다.
게이트 신호 생성부(20)는 위상변이부(20c)를 구비하는 구성으로서, 제어부(10)가 산출하는 제어량 MV를, 각 상에 대해서 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 위상변이한다. 위상변이부(20c)에 의해서 제어량 MV를 위상변이하는 것에 의해서, 펄스폭 변조부(20b)에 의한 게이트 신호의 생성에 있어서, 제어량의 위상과 생성되는 각 상의 게이트 신호의 위상을 맞출 수가 있다.
[본 발명의 전원 장치 및 제어 방법의 제1 형태]
다음에, 도 2∼도 10을 이용하여, 본 발명의 전원 장치 및 제어 방법의 제1 형태를 설명한다. 도 2는 제1 전원 장치의 개략 구성예를 나타내고, 도 3, 도 4는 캐리어 신호를 이용한 펄스폭 변조부를 구비한 개략 구성예, 및 일 구성예를 나타내고 있다.
도 2에 나타내는 개략 구성예는 게이트 신호 생성부(20)의 구성예를 나타내고, 그 밖의 구성은 도 1에 나타낸 개략 구성예와 공통하기 때문에, 여기에서는 게이트 신호 생성부(20)의 구성예에 대해서 설명하고, 그 밖의 부분에 대해서는 설명을 생략한다.
전원 장치(1)가 구비하는 게이트 신호 생성부의 제1 형태는, 위상 조정부(20a)에서 위상 조정한 각 상의 캐리어 신호를 이용하여, 펄스폭 변조부(20b)에 의해 제어량 MV에 따른 펄스폭을 가지는 각 상의 게이트 신호를 생성하는 구성이다.
도 2의 게이트 신호 생성부(20)는, A상 게이트 신호 생성부(20A), B상 게이트 신호 생성부(20B),…, N상 게이트 신호 생성부(20N)를 구비하고, 각각 서로 위상이 어긋난 A상∼N상의 다상의 게이트 신호(A상 게이트 신호∼B상 게이트 신호,…, N상 게이트 신호)를 생성한다.
각 상의 게이트 신호 생성부는 공통의 구성을 구비하고 있기 때문에, 여기에서는 A상 게이트 신호 생성부(20A)에 대해서 설명하고, 다른 상의 게이트 신호 생성부의 설명은 생략한다.
A상 게이트 신호 생성부(20A)는, 제어부(10)가 산출한 제어량 MV를 입력하는 위상변이부(20c)와, 위상변이부(20c)에 있어서 샘플링 주기를 상수로 나눈 위상차 분만큼 위상변이한 제어량 MV를 입력하는 펄스폭 변조부(20b)와, 펄스폭 변조부(20b)에 있어서 제어량 MV와 진폭 비교하는 캐리어 신호의 위상을 조정하는 위상 조정부(20a)를 구비한다.
위상 조정부(20a)는, 각 상에 대해서, 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상이 어긋난 캐리어 신호를 생성하고, 펄스폭 변조부(20b)는, 제어량 MV와 위상 조정부(20a)에서 위상 조정한 각 상의 캐리어 신호와의 진폭을 비교해서 게이트 신호를 생성한다.
또한, 각 위상변이부(20c)는, 각 상에 대해서 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 제어량을 위상변이한다. 따라서, A상 게이트 신호 생성부(20A)의 위상변이부(20Ac)에 의한 위상변이량, B상 게이트 신호 생성부(20B)의 위상변이부(20Bc)에 의한 위상변이량, 및 N상 게이트 신호 생성부(20N)의 위상변이부(20Nc)에 의한 위상변이량은 각각 다르고, 위상변이량은 차례로 위상차 분씩 증가하고 있다.
도 3은 도 2에 나타낸 게이트 신호 생성부(20)의 구성에 있어서, 펄스폭 변조에 이용하는 캐리어 신호로서 삼각파 신호를 이용한 예를 나타내고 있다. 도 3에 있어서도 A상 게이트 신호 생성부(20A)에 대해서 설명하고, 다른 상의 게이트 신호 생성부의 설명은 생략한다.
A상 게이트 신호 생성부(20A)에 있어서, 펄스폭 변조부(20Ab)는, 위상변이부(20Ac)에서 위상변이한 제어량 MV를 삼각파의 캐리어 신호와 진폭 비교하는 것에 의해서 게이트 신호를 생성한다. 또한, 삼각파는, 파형의 상승 및 하강에 있어서 진폭이 직선모양으로 증감하는 파형 형상이나, 파형의 상승에서는 진폭이 계단(step)모양으로 상승하고, 하강에서는 진폭이 직선모양으로 감소하는 파형 형상의 톱니형파(齒狀波) 등, 진폭이 직선모양으로 변화하는 임의의 파형 형상으로 할 수가 있다.
도 3에 나타내는 구성에서는, 위상 조정부(20C)에 의해서, 각 펄스폭 변조부(20Ab, 20Bb,…20Nb)에 공급하는 캐리어 신호의 위상을 조정하고, 각 펄스폭 변조부(20Ab, 20Bb,…20Nb)로부터 출력되는 게이트 신호 사이에 위상 어긋남을 형성한다.
각 위상변이부(20Ac∼20Nc)는, 각 펄스폭 변조부(20Ab∼20Nb)에 있어서 진폭 비교를 행하는 캐리어 신호와의 위상을 맞추는 것에 의해서, 어느 펄스폭 변조부(20Ab∼20Nb)에 있어서도, 캐리어 신호와의 비교에 있어서 제어량 MV와의 위상 어긋남을 해소할 수가 있다. 만일, 각 위상변이부(20Ac∼20Nc)에 있어서 제어량 MV의 위상변이가 행해지지 않는 경우에는, 위상 조정에 의해서 위상 어긋난 캐리어 신호로 진폭 변조하게 되어, 생성되는 게이트 신호에 위상 어긋남이 생기는 경우가 있지만, 위상변이부(20Ac∼20Nc)에 의해서 제어량 MV의 위상을 캐리어 신호의 위상에 맞춤으로써, 위상 조정에 있어서의 게이트 신호의 위상 어긋남을 막을 수가 있다.
(2상 제어의 형태)
이하, 도 4∼도 7을 이용하여, 2상 제어를 행하는 형태에 대해서 설명한다.
도 4는 초퍼 회로를 다상 제어해서 2상 제어를 행하는 경우의 전원 장치의 회로예를 나타내고 있다.
초퍼부(30)는 A상의 초퍼 회로(30A)와 B상의 초퍼 회로(30B)와의 병렬 접속으로 구성되고, 2개의 초퍼 회로(30A, 30B)는 병렬 접속된 콘덴서 C 및 부하 R에 접속된다. 초퍼부(30)는, 초퍼 회로(30A, 30B)를 서로 다른 위상에 의해서 2상 제어하고, 입력 전압 Vin을 전압 제어해서 출력 전압 Vout을 출력한다.
초퍼 회로(30A)는, 직렬 접속되는 스위칭 소자 S1A와 병렬 접속되는 스위칭 소자 S2A, 및 직렬 접속되는 인덕턴스 LA를 구비하고, 초퍼 회로(30B)는, 직렬 접속되는 스위칭 소자 S1B와 병렬 접속되는 스위칭 소자 S2B, 및 직렬 접속되는 인덕턴스 LB를 구비한다.
스위칭 소자 S1A 및 스위칭 소자 S2A는, 게이트 신호 Gate1－A, 및 게이트 신호 Gate2－A에 의해서 온/오프 동작이 제어된다. 마찬가지로, 스위칭 소자 S1B 및 스위칭 소자 S2B는, 게이트 신호 Gate1－B, 및 게이트 신호 Gate2－B에 의해서 온/오프 동작이 제어된다. 또한, 게이트 신호 Gate1－A와 게이트 신호 Gate2－A, 및 게이트 신호 Gate1－B와 게이트 신호 Gate2－B는, 각각 서로 반전된 관계에 있고, 각 게이트 신호로 구동되는 스위칭 소자는, 서로 역상으로 온/오프 동작이 행해진다.
초퍼부(30)의 주제어는 제어부(controller)(10)에 의해서 행해지고, 초퍼부(30)의 피드백 신호와 지령 전압 Vref와의 차분에 기초하여 전압 제어를 행하고, 제어량 MV를 출력한다. 전압 제어는, 에를 들어 지령 전압 Vref로서 고전압과 저전압을 교대로 입력함으로써 High/Low 제어를 행할 수가 있다.
제어부(10)로부터 출력된 제어량 MV는 게이트 신호 생성부(20)에 입력된다. 게이트 신호 생성부(20)는, A상 게이트 신호 생성부(20A)와 B상 게이트 신호 생성부(20B)를 구비하고, 각각 초퍼 회로(30A)와 초퍼 회로(30B)의 스위칭 소자를 구동하는 게이트 신호를 생성한다. A상 게이트 신호 생성부(20A)는 위상변이부(Shifter A)와 펄스폭 변조부(Comparator A)를 구비하고, 제어량 MV의 위상을 0도 또는 180도 어긋나게 한 후, 캐리어 신호의 삼각파(Triangle-A 또는 Sawtooth-A)와 진폭 비교하는 것에 의해서 A상의 게이트 신호(Gate1-A, Gate2-A)를 생성한다. B상 게이트 신호 생성부(20B)에 대해서도, A상 게이트 신호 생성부(20A)와 마찬가지로, 위상변이부(Shifter B)와 펄스폭 변조부(Comparator B)를 구비하고, 제어량 MV의 위상을 0도 또는 180도 어긋나게 한 후, 캐리어 신호의 삼각파(Triangle-B 또는 Sawtooth-B)와 진폭 비교하는 것에 의해서 B상의 게이트 신호(Gate1-B, Gate2-B)를 생성한다.
도 5는, 2상 제어의 샘플링점을 나타내고 있다. 도 5a는 A상의 샘플링점(kA-1, kA, kA+1, kA+2, kA+3)을 나타내고, 도 5b는 B상의 샘플링점(kB-1, kB, kB+1, kB+2, kB+3)을 나타내고 있다. 샘플링점은 게이트 신호의 생성 시점이고, A상과 B상의 샘플링점의 주기는 동일하고, 위상은 서로 π(=2π／2) 어긋난 관계이다.
도 5c, 도 5d는 A상과 B상의 2상분의 샘플링점을 중합한 샘플링점을 나타내고 있다. 2상분의 샘플링점을 겹치는 것에 의해서, 2상 제어의 샘플링점의 주기는 A상 및 B상의 각 단상의 샘플링점 주기의 1/2로 단축된다.
샘플링점의 주기를 1/2로 단축하는 것에 의해서, 지령 신호의 변경 시점과 게이트 신호의 갱신 시점 사이의 시간 지연의 폭을 단축할 수가 있다. 도 5c는 샘플링점 kA보다 이전 시점에서 지령이 변경된 상태를 나타내고, 도 5d는 샘플링점 kA보다 이후 시점에서 지령이 변경된 상태를 나타내고 있다. 샘플링점 kA보다 이전 시점에서 지령이 변경된 경우에는, 게이트 신호는 샘플링점 kA와 샘플링점 kB+1 사이에서 갱신되고, 샘플링점 kA보다 이후 시점에서 지령이 변경된 경우에는, 게이트 신호는 단상 주기의 1/2의 주기만큼 늦어진 샘플링점 kB+1과 샘플링점 kA+1 사이에서 갱신된다. 지터는 상기한 2개의 게이트 신호의 갱신 시간에 의해서 발생하지만, 양게이트 신호의 갱신 시간의 시간폭은 최대로 단상 주기의 1/2 주기이기 때문에, 단상 제어와 비교해서 지터량은 저감한다.
다음에, 도 6의 플로차트를 이용하여 2상 제어에 의한 게이트 신호의 생성을 설명한다. 이하, "S"의 부호를 이용하여 설명한다.
지령 전압 Vref가 변경되면(S1), 전원 제어의 제어부는 초퍼부의 출력 신호와 지령 전압 Vref를 비교하는 주제어에 의해서 제어량 MV를 구한다(S3). 또한, 지령 전압 Vref가 변경될 때까지는, 전회에 구한 게이트 신호(GateA, GateB)를 유지한다(S2).
지령 전압 Vref가 변경된 후에 나타나는 최초의 샘플링점에 있어서 게이트 신호의 생성을 행한다(S4).
지령 전압 Vref의 변경 후, A상의 샘플링점 kA가 나타난 경우에는(S4), A상을 기준상으로 하고(S5), 제어량 MV와 A상의 캐리어 신호를 진폭 비교해서 A상의 게이트 신호 GateA를 생성한다(S6). 기준상인 A상의 제어량 MV의 위상을 π(=2π／2) 어긋나게 하는 위상변이를 행하고, B상의 제어량 MV-B를 생성한다(S7). 생성한 제어량 MV-B와 B상의 캐리어 신호를 진폭 비교해서 B상의 게이트 신호 GateB를 생성한다(S8).
지령 전압 Vref의 변경 후, B상의 샘플링점 kB가 나타난 경우에는(S4), B상을 기준상으로 하고(S9), 제어량 MV와 B상의 캐리어 신호를 진폭 비교해서 B상의 게이트 신호 GateB를 생성한다(S10). 기준상인 B상의 제어량 MV의 위상을 π(=2π／2) 어긋나게 하는 위상변이를 행하고, A상의 제어량 MV-A를 생성한다(S11). 생성한 제어량 MV-A와 A상의 캐리어 신호를 진폭 비교해서 A상의 게이트 신호 GateA를 생성한다(S12).
도 7은 2상 제어에 의한 게이트 신호의 생성, 및 출력 전압의 지터를 나타내고 있다. 도 7a는 샘플링점 kA 직전에서 지령 전압 Vref가 변경되었을 때의 게이트 신호의 생성을 나타내고, 도 7b는 샘플링점 kA 직후에서 지령 전압 Vref가 변경되었을 때의 게이트 신호의 생성을 나타내고, 도 7c는 출력 전압의 지터를 나타내고 있다.
도 7a에 있어서, 샘플링점 kA 직전에서 지령 전압 Vref가 변경된 경우에는, A상을 기준상으로 해서 2상 제어를 행한다.
기준상인 A상의 게이트 신호에 대해서는, 제어량 MV를 제어량 MV-A로 하고, 샘플링점 kA에 있어서, 제어량 MV-A와 캐리어 신호(Triangle-A)와의 진폭 비교에 의해서 게이트 신호(Gate1-A, Gate2-A)를 생성한다. 한편, B상의 게이트 신호에 대해서는, 다음 샘플링점 kB+1에 있어서, 기준상인 A상의 제어량 MV-A를 π(=2π／2)만큼 위상변이해서 얻은 제어량 MV-B와 캐리어 신호(Triangle-B)와의 진폭 비교에 의해서 게이트 신호(Gate1-B, Gate2-B)를 생성한다.
A상의 게이트 신호(Gate1-A, Gate2-A)를 이용하여 A상의 초퍼 회로를 구동하는 것에 의해서, 인덕턴스 LA에는 인덕턴스 전류 iL-A가 흐른다. B상의 게이트 신호(Gate1-B, Gate2-B)를 이용하여 B상의 초퍼 회로를 구동하는 것에 의해서, 인덕턴스 LB에는 인덕턴스 전류 iL-B가 흐른다. iL은 인덕턴스 전류 iL-A와 인덕턴스 전류 iL-B를 합친 전류를 나타내고 있다.
도 7b에 있어서, 샘플링점 kA 직후에서 지령 전압 Vref가 변경된 경우에는, B상을 기준상으로 해서 2상 제어를 행한다.
기준상인 B상의 게이트 신호에 대해서는, 제어량 MV를 제어량 MV-B로 하고, 샘플링점 kB+1에 있어서, 제어량 MV-B와 캐리어 신호(Triangle-B)와의 진폭 비교에 의해서 게이트 신호(Gate1-B, Gate2-B)를 생성한다. 한편, A상의 게이트 신호에 대해서는, 다음 샘플링점 kA+1에 있어서, 제어량 MV-B를 π(=2π／2)만큼 위상변이해서 얻은 제어량 MV-A와 캐리어 신호(Triangle-A)와의 진폭 비교에 의해서 게이트 신호(Gate1-A, Gate2-A)를 생성한다.
B상의 게이트 신호(Gate1-B, Gate2-B)를 이용하여 B상의 초퍼 회로를 구동하는 것에 의해서, 인덕터 LB에는 인덕턴스 전류 iL-B가 흐른다. A상의 게이트 신호(Gate1-A, Gate2-A)를 이용하여 A상의 초퍼 회로를 구동하는 것에 의해서, 인덕턴스 LA에는 인덕턴스 전류 iL-A가 흐른다. iL은 인덕턴스 전류 iL-A와 인덕턴스 전류 iL-B를 합친 전류를 나타내고 있다.
도 7c는, 도 7a에서 나타내는 상태에서 얻어진 출력 전압 및 인덕턴스 전류 iL(도면중의 실선으로 나타낸다)과 도 7b에서 나타내는 상태에서 얻어진 출력 전압 및 인덕턴스 전류 iL(도면중의 파선으로 나타낸다)을 나타내고 있다. 양 출력 전압의 시간차는 지터를 나타내고 있다.
샘플링점 kA 전후에서 지령 전압이 변경되었을 때의 출력 전압의 지터는, 최대로 단상 제어시의 주기의 1/2이다.
(3상 제어의 형태)
이하, 도 8∼도 10을 이용하여, 3상 제어를 행하는 형태에 대해서 설명한다.
도 8은, 3상 제어의 샘플링점을 나타내고 있다. 도 8a는 A상의 샘플링점(kA-1, kA, kA+1, kA+2, kA+3)을 나타내고, 도 8b는 B상의 샘플링점(kB-1, kB, kB+1, kB+2, kB+3)을 나타내고, 도 8c는 C상의 샘플링점(kC-1, kC, kC+1, kC+2, kC+3)을 나타내고 있다. 샘플링점은 게이트 신호의 생성 시점이고, A상, B상, 및 C상의 샘플링점의 주기는 동일하고, 위상은 서로 π(=2π／3) 어긋난 관계이다.
도 8d, 도 8e는 A상, B상, 및 C상의 3상분의 샘플링점을 중합한 샘플링점을 나타내고 있다. 3상분의 샘플링점을 겹치는 것에 의해서, 3상 제어의 샘플링점의 주기는 A상, B상, 및 C상의 각 단상의 샘플링점 주기의 1/3로 단축된다.
샘플링점의 주기를 1/3로 단축하는 것에 의해서, 지령 신호의 변경 시점과 게이트 신호의 갱신 시점 사이의 시간 지연의 폭을 단축할 수가 있다. 도 8d는 샘플링점 kA보다 이전 시점에서 지령이 변경된 상태를 나타내고, 도 8e는 샘플링점 kA보다 이후 시점에서 지령이 변경된 상태를 나타내고 있다. 샘플링점 kA보다 이전 시점에서 지령이 변경된 경우에는, 게이트 신호는 샘플링점 kA와 샘플링점 kB+1 사이에서 갱신되고, 샘플링점 kA보다 이후 시점에서 지령이 변경된 경우에는, 게이트 신호는 단상 주기의 1/3 주기만큼 늦어진 샘플링점 kB+1과 샘플링점 kC+2 사이에서 갱신된다. 지터는 상기한 2개의 게이트 신호의 갱신 시간에 의해서 발생하지만, 양 게이트 신호의 갱신 시간의 시간폭은 최대로 단상 주기의 1/3의 주기이기 때문에, 단상 제어와 비교해서 지터량은 저감한다.
다음에, 도 9의 플로차트를 이용하여 3상 제어에 의한 게이트 신호의 생성을 설명한다. 이하, "S"의 부호를 이용하여 설명한다.
지령 전압 Vref가 변경되면(S21), 전원 제어의 제어부는 초퍼부의 출력 신호와 지령 전압 Vref를 비교하는 주제어에 의해서 제어량 MV를 구한다(S23). 또한, 지령 전압 Vref가 변경될 때까지는, 전회에 구한 게이트 신호(GateA, GateB)를 유지한다(S22).
지령 전압 Vref가 변경된 후에 나타나는 최초의 샘플링점에 있어서 게이트 신호의 생성을 행한다(S24).
지령 전압 Vref의 변경 후, A상의 샘플링점 kA가 나타난 경우에는(S24), A상을 기준상으로 하고(S25), 제어량 MV와 A상의 캐리어 신호를 진폭 비교해서 A상의 게이트 신호 GateA를 생성한다(S26). 기준상인 A상의 제어량 MV의 위상을 2π／3 어긋나게 하는 위상변이를 행하고, B상의 제어량 MV-B를 생성한다(S27). 생성한 제어량 MV-B와 B상의 캐리어 신호를 진폭 비교해서 B상의 게이트 신호 GateB를 생성한다(S28). 기준상인 A상의 제어량 MV의 위상을 4π／3(=2·(2π／3)) 어긋나게 하는 위상변이를 행하고, C상의 제어량 MV-C를 생성한다(S29). 생성한 제어량 MV-C와 C상의 캐리어 신호를 진폭 비교해서 C상의 게이트 신호 GateC를 생성한다(S30).
지령 전압 Vref의 변경 후, B상의 샘플링점 kB가 나타난 경우에는(S24), B상을 기준상으로 하고(S31), 제어량 MV와 B상의 캐리어 신호를 진폭 비교해서 B상의 게이트 신호 GateB를 생성한다(S32). 기준상인 B상의 제어량 MV의 위상을 2π／3 어긋나게 하는 위상변이를 행하고, C상의 제어량 MV-C를 생성한다(S33). 생성한 제어량 MV-C와 C상의 캐리어 신호를 진폭 비교해서 C상의 게이트 신호 GateC를 생성한다(S34). 기준상인 B상의 제어량 MV의 위상을 4π／3(=2·(2π／3)) 어긋나게 하는 위상변이를 행하고, A상의 제어량 MV-A를 생성한다(S35). 생성한 제어량 MV-A와 A상의 캐리어 신호를 진폭 비교해서 A상의 게이트 신호 GateA를 생성한다(S36).
지령 전압 Vref의 변경 후, C상의 샘플링점 kC가 나타난 경우에는(S24), C상을 기준상으로 하고(S37), 제어량 MV와 C상의 캐리어 신호를 진폭 비교해서 C상의 게이트 신호 GateC를 생성한다(S38). 기준상인 C상의 제어량 MV의 위상을 2π／3 어긋나게 하는 위상변이를 행하고, A상의 제어량 MV-A를 생성한다(S39). 생성한 제어량 MV-A와 A상의 캐리어 신호를 진폭 비교해서 A상의 게이트 신호 GateA를 생성한다(S40). 기준상인 C상의 제어량 MV의 위상을 4π／3(=2·(2π／3)) 어긋나게 하는 위상변이를 행하고, B상의 제어량 MV-B를 생성한다(S41). 생성한 제어량 MV-B와 B상의 캐리어 신호를 진폭 비교해서 B상의 게이트 신호 GateB를 생성한다(S42).
도 10은 3상 제어에 의한 게이트 신호의 생성을 나타내고 있다. 도 10a는 샘플링점 kA 직전에서 지령 전압 Vref가 변경되었을 때의 게이트 신호의 생성을 나타내고, 도 10b는 샘플링점 kA 직후에서 지령 전압 Vref가 변경되었을 때의 게이트 신호의 생성을 나타내고 있다. 또한, 도 10은 A상을 기준상으로 하는 예를 나타내고 있다.
도 10a에 있어서, 샘플링점 kA 직전에서 지령 전압 Vref가 변경된 경우에는, A상을 기준상으로 해서 3상 제어를 행한다.
기준상인 A상의 게이트 신호에 대해서는, 제어량 MV를 제어량 MV-A로 하고, 샘플링점 kA에 있어서, 제어량 MV-A와 캐리어 신호(Triangle-A)와의 진폭 비교에 의해서 게이트 신호(Gate1-A, Gate2-A)를 생성한다. B상의 게이트 신호에 대해서는, 다음 샘플링점 kB+1에 있어서, 기준상의 A상의 제어량 MV-A를 2π／3만큼 위상변이해서 얻은 제어량 MV-B와 캐리어 신호(Triangle-B)와의 진폭 비교에 의해서 게이트 신호(Gate1-B, Gate2-B)를 생성한다. C상의 게이트 신호에 대해서는, 또 다음 샘플링점 kC+2에 있어서, 기준상의 A상의 제어량 MV-A를 4π／3만큼 위상변이해서 얻은 제어량 MV-C와 캐리어 신호(Triangle-C)와의 진폭 비교에 의해서 게이트 신호(Gate1-C, Gate2-C)를 생성한다.
도 10b에 있어서, 샘플링점 kA 직후에서 지령 전압 Vref가 변경된 경우에는, B상을 기준상으로 해서 3상 제어를 행한다.
기준상인 B상의 게이트 신호에 대해서는, 제어량 MV를 제어량 MV-B로 하고, 샘플링점 kB+1에 있어서, 제어량 MV-B와 캐리어 신호(Triangle-B)와의 진폭 비교에 의해서 게이트 신호(Gate1-B, Gate2-B)를 생성한다. C상의 게이트 신호에 대해서는, 다음 샘플링점 kC+2에 있어서, 기준상의 B상의 제어량 MV-B를 2π／3만큼 위상변이해서 얻은 제어량 MV-C와 캐리어 신호(Triangle-C)와의 진폭 비교에 의해서 게이트 신호(Gate1-C, Gate2-C)를 생성한다. A상의 게이트 신호에 대해서는, 또 다음 샘플링점 kC+2에 있어서, 기준상인 B상의 제어량 MV-B를 4π／3만큼 위상변이해서 얻은 제어량 MV-A와 캐리어 신호(Triangle-A)와의 진폭 비교에 의해서 게이트 신호(Gate1-A, Gate2-A)를 생성한다.
(본 발명의 제2 전원 장치의 구성예 및 제어 방법의 형태예)
다음에, 도 11∼도 13을 이용하여, 본 발명의 전원 장치 및 제어 방법의 제2 형태를 설명한다. 도 11은 제2 형태의 전원 장치의 개략 구성예를 나타내고, 도 12는 제2 형태의 플로차트를 나타내고, 도 13은 제어량 및 게이트 신호의 타이밍 차트를 나타내고 있다.
제2 형태는, 게이트 신호 생성부에 있어서, 펄스폭 변조부에 의해 생성한 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를, 위상 조정부에 의해 위상 조정하는 구성이다.
도 11에 나타내는 개략 구성예는 게이트 신호 생성부(20)의 구성예를 나타내고 있다. 그 밖의 구성은 도 1에 나타낸 개략 구성예와 공통하기 때문에, 여기에서는 게이트 신호 생성부(20)의 구성예에 대해서 설명하고, 그 밖의 부분에 대해서는 설명을 생략한다.
제2 형태의 게이트 신호 생성부(20)는, 펄스폭 변조부(20b)에 있어서, 제어부(10)의 제어량 MV와, 캐리어 신호 생성부(20d)에서 생성한 캐리어 신호를 해서 게이트 신호를 생성한다. 위상 조정부(20Aa, 20Ba,…20Na)는, 펄스폭 변조부(20b)에서 생성한 게이트 신호를, 각각 샘플링 주기를 상수 N으로 나눈 위상차 분만큼 서로 위상을 어긋나게 하고, 각 상의 게이트 신호(A상 게이트 신호, B상 게이트 신호,…, N상 게이트 신호)로서 생성한다.
위상 조정부(20Aa, 20Ba,…20Na)가 행하는 게이트 신호의 위상 조정은, 기준상에 대한 위상 어긋남에 맞추어 행한다. 에를 들어, A상을 기준상으로 한 경우에는, A상의 위상 조정부(20Aa)는 위상 조정이 불필요하기 때문에, 펄스폭 변조부(20b)의 게이트 신호를 그대로 위상 조정하는 일없이 A상 게이트 신호로서 출력한다.
한편, A상을 기준상으로 한 경우에는, B상의 위상 조정부(20Ba)는, 펄스폭 변조부(20b)의 게이트 신호를 2π／N의 위상차 분만큼 위상 조정해서 B상 게이트 신호로서 출력하고, C상의 위상 조정부(20Ca)는, 펄스폭 변조부(20b)의 게이트 신호를 2·(2π／N)의 위상차 분만큼 위상 조정해서 C상 게이트 신호로서 출력하고, N상의 위상 조정부(20Na)는, 펄스폭 변조부(20b)의 게이트 신호를 (N－1)·(2π／N)의 위상차 분만큼 위상 조정해서 N상 게이트 신호로서 출력한다.
제2 형태의 게이트 신호 생성부(20)에서는, 펄스폭 변조부(20b)에 있어서 제어량 MV와 캐리어 신호와의 비교에서 얻어진 게이트 신호의 위상을, 위상 조정부(20Aa)∼위상 조정부(20Na)에 의해서 각 상에 맞추어 조정하는 구성이기 때문에, 제1 형태에 있어서 제어량과 캐리어 신호의 위상을 맞추기 위해서 마련한 위상변이부를 불필요하게 할 수가 있다.
다음에, 도 12의 플로차트를 이용하여, 제2 형태의 게이트 신호의 생성에 대해서 2상 제어의 경우를 예로 들어 설명한다. 이하, "S"의 부호를 이용하여 설명한다.
지령 전압 Vref가 변경되면(S51), 전원 제어의 제어부는 초퍼부의 출력 신호와 지령 전압 Vref를 비교하는 주제어에 의해서 제어량 MV를 구한다(S53). 또한, 지령 전압 Vref가 변경될 때까지는, 전회에 구한 게이트 신호(GateA, GateB)를 유지한다(S52).
지령 전압 Vref가 변경된 후에 나타나는 최초의 샘플링점에 있어서 게이트 신호의 생성을 행한다. 최초의 샘플링점이 A상의 샘플링점일 때는, 생성한 게이트 신호를 A상의 게이트 신호 GateA로 해서, A상의 초퍼 회로를 제어한다. 한편, 최초의 샘플링점이 B상의 샘플링점일 때는, 생성한 게이트 신호를 B상의 게이트 신호 GateB로 해서, B상의 초퍼 회로를 제어한다(S54).
다음에, 생성한 게이트 신호를 π만큼 어긋나게 해서, 다음 샘플링점에 있어서의 다른 상의 게이트 신호를 생성한다.
최초의 샘플링점이 A상의 샘플링점일 때는, 먼저 생성한 게이트 신호를 π만큼 위상 조정하여 게이트 신호 GateB로 해서, B상의 초퍼 회로를 제어한다. 한편, 최초의 샘플링점이 B상의 샘플링점일 때는, 먼저 생성한 게이트 신호를 π만큼 위상 조정하여 게이트 신호 GateA로 해서, A상의 초퍼 회로를 제어한다(S55).
도 13은 제2 형태에 있어서, 2상 제어에 의한 게이트 신호의 생성을 나타내고 있다. 도 13은 샘플링점 kA 직전에서 지령 전압 Vref가 변경되었을 때의 게이트 신호의 생성을 나타내고 있다.
도 13에 있어서, 샘플링점 kA 직전에서 지령 전압 Vref가 변경된 경우에는, A상을 기준상으로 해서 2상 제어를 행한다.
기준상인 A상의 게이트 신호에 대해서는, 샘플링점 k에 있어서, 제어량 MV와 캐리어 신호와의 진폭 비교에 의해서 게이트 신호(Gate1-A, Gate2-A)를 생성한다. 한편, B상의 게이트 신호에 대해서는, A상 게이트 신호(Gate1-A, Gate2-A)를 π만큼 위상을 어긋나게 하여 B상 게이트 신호(Gate1-B, Gate2-B)를 생성한다.
A상의 게이트 신호(Gate1-A, Gate2-A)를 이용하여 A상의 초퍼 회로를 구동하고, B상의 게이트 신호(Gate1-B, Gate2-B)를 이용하여 B상의 초퍼 회로를 구동한다.
본 발명의 제1 형태 및 제2 형태에 의하면, 전원 장치에 있어서 High/Low의 펄스 제어를 행하는 것에 의해서, 출력 전압의 지터는 상수 분에 따라 저감할 수가 있다.
에를 들어, 스위칭 주파수를 fsw, 상수를 N으로 하면, 지터의 시간폭 Jitter는 이하의 연산식으로 나타낼 수가 있다.
Jitter=(1/fsw)×(1/N)
본 발명의 제1 형태 및 제2 형태에 의하면, 초퍼 회로를 구동하는 스위칭 주파수가 스위칭 소자의 손실 등의 제한에 의해서 상승시킬 수 없는 경우이더라도, 초퍼 회로의 상수 N을 늘리는 것에 의해서, 출력 전압의 지터의 시간폭을 대폭 저감시킬 수가 있다.
에를 들어, 스위칭 소자로서, 스위칭 주파수 fsw가 fsw=20㎑ 정도인 저주파수의 IGBT 등을 이용한 경우이더라도, 지터의 시간폭을 100㎱로 한 경우에는, N=(1/fsw)/Jitter의 식으로부터 500(=(1/20㎑)/100㎱) 상에 의해서 실현할 수가 있다.
또한, 상기 실시 형태 및 변형예에 있어서의 기술은, 본 발명에 관계된 전원 장치의 1예이며, 본 발명은 각 실시 형태에 한정되는 것은 아니고, 본 발명의 취지에 기초하여 여러 가지로 변형하는 것이 가능하고, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
[산업상 이용 가능성]
본 발명의 전원 장치는, 반도체나 액정 패널 등의 제조 장치, 진공 증착 장치, 가열·용융 장치 등의 고주파를 사용하는 장치에 대한 고주파 전력의 공급에 적용할 수가 있다.
1: 전원 장치
10: 제어부
20: 게이트 신호 생성부
20A: A상 게이트 신호 생성부
20Aa: 위상 조정부
20Ab-20Nb: 펄스폭 변조부
20Ac-20Nc: 위상변이부
20B: B상 게이트 신호 생성부
20Ba: 위상 조정부
20Bb: 펄스폭 변조부
20Ca: 위상 조정부
20N: N상 게이트 신호 생성부
20a: 위상 조정부
20b: 펄스폭 변조부
20c: 위상변이부
20d: 캐리어 신호 생성부
30: 초퍼부
30A∼30N: 강압 초퍼 회로
Gate1: 게이트 신호
Gate2: 게이트 신호
GateA: 게이트 신호
GateB: 게이트 신호
GateC: 게이트 신호
iC: 콘덴서 전류
iL: 인덕턴스 전류
iL-A: 인덕턴스 전류
iL-B: 인덕턴스 전류
Jitter: 시간폭
k: 샘플링점
kA: 샘플링점
kB: 샘플링점
kC: 샘플링점
LA: 인덕턴스
LB: 인덕턴스
MV: 제어량
MV-A: 제어량
MV-B: 제어량
MV-C: 제어량
S1, S2: 스위칭 소자
S1A: 스위칭 소자
S1B: 스위칭 소자
S2A: 스위칭 소자
S2B: 스위칭 소자
Vout: 출력 전압
Vref: 지령 전압

Claims (7)

  1. 출력 전압을 가변으로 하는 전원 장치로서,
    복수의 상(相)의 강압 초퍼 회로가 병렬 접속된 다상의 초퍼부와,
    상기 초퍼부의 출력의 피드백 신호, 및 지령 신호에 의해서 상기 초퍼부를 제어하는 제어량을 산출하는 제어부와,
    상기 제어량에 기초하여 상기 각 상의 강압 초퍼 회로가 구비하는 스위칭 소자의 온/오프 동작을 서로 위상을 어긋나게 하여 다상 제어하는 게이트 신호를 생성하는 게이트 신호 생성부를 구비하고,
    상기 게이트 신호의 상수는, 상기 강압 초퍼 회로의 상수와 동일수이고,
    상기 게이트 신호 생성부에 있어서,
    상기 게이트 신호의 생성과 동기이고 상기 지령 신호와는 비동기의 샘플링에 의해서, 상마다 동일한 샘플링 주기로 게이트 신호를 생성하고,
    상기 게이트 신호의 생성 시점인 샘플링점은, 상기 제어부가 제어량을 산출하는 산출 시점 후의 샘플링점이며,
    상기 게이트 신호 생성부는,
    상기 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성하는 펄스폭 변조부와,
    각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행하는 위상 조정부를 구비하는 것을 특징으로 하는, 전원 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 게이트 신호 생성부는, 상기 위상 조정부에서 위상 조정한 각 상의 캐리어 신호를 이용하여, 상기 펄스폭 변조부에 의해 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를 생성하는 구성이고,
    상기 제어량을, 각 상에 대해서 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 위상변이하는 위상변이부를 구비하고,
    상기 위상 조정부는, 상기 각 상에 대해서, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상이 어긋난 캐리어 신호를 생성하고,
    상기 펄스폭 변조부는, 상기 제어량과 상기 각 상의 캐리어 신호와의 진폭 비교에 기초하여 게이트 신호를 생성하는 것을 특징으로 하는, 전원 장치.
  4. 제 1 항에 있어서,
    상기 게이트 신호 생성부는, 상기 펄스폭 변조부에 의해 생성한 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를, 상기 위상 조정부에 의해 위상 조정하는 구성이고,
    상기 펄스폭 변조부는, 상기 제어량과 캐리어 신호와의 비교에 기초하여 게이트 신호를 생성하고,
    상기 위상 조정부는, 상기 펄스폭 변조부에서 생성한 게이트 신호를, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상을 어긋나게 하여 각 상의 게이트 신호를 생성하는 것을 특징으로 하는, 전원 장치.
  5. 병렬 접속된 복수의 강압 초퍼 회로로 이루어지는 다상의 초퍼부의 피드백 제어에 의해 지령 신호에 기초하여 출력 전압을 가변으로 하는 전원 장치의 제어 방법으로서,
    상기 피드백 제어의 제어량에 기초하여, 상기 각 상의 강압 초퍼 회로가 구비하는 스위칭 소자의 온/오프 동작을 서로 위상을 어긋나게 하여 다상 제어하는 게이트 신호를 상마다 동일한 샘플링 주기로 행하는 샘플링에 의해서 생성하는 게이트 신호 생성 공정을 가지고,
    상기 게이트 신호 생성 공정은,
    상기 제어량에 따른 펄스폭의 게이트 신호를 상마다 생성하는 펄스폭 변조 공정과,
    각 상의 게이트 신호 사이에 있어서, 서로의 위상을, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 어긋나게 하는 위상 조정을 행하는 위상 조정 공정
    을 구비하고,
    상기 샘플링은, 상기 게이트 신호의 생성과 동기이고, 상기 지령 신호와는 비동기인 것을 특징으로 하는, 전원 장치의 제어 방법.
  6. 제 5 항에 있어서,
    상기 게이트 신호 생성 공정은, 상기 위상 조정 공정에서 위상 조정한 각 상의 캐리어 신호를 이용하여, 상기 펄스폭 변조 공정에 의해 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를 생성하는 공정이고,
    상기 제어량을, 각 상에 대해서 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 차례로 위상변이하는 위상변이 공정을 구비하고,
    상기 위상 조정 공정은, 상기 각 상에 대해서, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상이 어긋난 캐리어 신호를 생성하고,
    상기 펄스폭 변조 공정은, 상기 제어량과 상기 각 상의 캐리어 신호와의 진폭 비교에 기초하여 게이트 신호를 생성하는 것을 특징으로 하는, 전원 장치의 제어 방법.
  7. 제 5 항에 있어서,
    상기 게이트 신호 생성 공정은, 상기 펄스폭 변조 공정에 의해 생성한 상기 제어량에 따른 펄스폭을 가지는 각 상의 게이트 신호를, 상기 위상 조정 공정에 의해 위상 조정하는 공정이고,
    상기 펄스폭 변조 공정은, 각 상의 상기 제어량과 동일한 캐리어 신호와의 비교에 기초하여 각 상의 게이트 신호를 생성하고,
    상기 위상 조정 공정은, 상기 펄스폭 변조 공정에서 생성한 각 상의 게이트 신호를, 상기 샘플링 주기를 상수로 나눈 위상차 분만큼 서로 위상을 어긋나게 하는 것을 특징으로 하는, 전원 장치의 제어 방법.
KR1020197017437A 2016-12-26 2017-02-23 전원 장치 및 전원 장치의 제어 방법 KR102202284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-250914 2016-12-26
JP2016250914A JP6772053B2 (ja) 2016-12-26 2016-12-26 電源装置、及び電源装置の制御方法
PCT/JP2017/006756 WO2018123083A1 (ja) 2016-12-26 2017-02-23 電源装置、及び電源装置の制御方法

Publications (2)

Publication Number Publication Date
KR20190084306A KR20190084306A (ko) 2019-07-16
KR102202284B1 true KR102202284B1 (ko) 2021-01-12

Family

ID=62710435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017437A KR102202284B1 (ko) 2016-12-26 2017-02-23 전원 장치 및 전원 장치의 제어 방법

Country Status (8)

Country Link
US (1) US10594220B2 (ko)
EP (1) EP3550707B1 (ko)
JP (1) JP6772053B2 (ko)
KR (1) KR102202284B1 (ko)
CN (1) CN110114967B (ko)
PL (1) PL3550707T3 (ko)
TW (1) TWI707532B (ko)
WO (1) WO2018123083A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712547B2 (ja) * 2016-12-27 2020-06-24 株式会社京三製作所 電源装置、及び電源装置の制御方法
US11233679B2 (en) * 2020-06-01 2022-01-25 Hewlett Packard Enterprise Development Lp Phase adjustments for computer nodes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667844B1 (ko) 2005-12-16 2007-01-11 삼성전자주식회사 위상차 조정기능을 갖는 다상 펄스폭 변조 제어기
JP2007252089A (ja) 2006-03-16 2007-09-27 Fujitsu Ten Ltd スイッチングレギュレータ
JP2008067472A (ja) 2006-09-06 2008-03-21 Toyota Motor Corp Ｄｃ−ｄｃコンバータおよびその制御方法
JP2008289317A (ja) 2007-05-21 2008-11-27 Fuji Electric Holdings Co Ltd 並列多重チョッパの制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588664A (en) * 1969-04-01 1971-06-28 Mitsubishi Electric Corp Multiphase dc chopper circuit
FR2577360B1 (fr) * 1985-02-08 1987-03-06 Thomson Csf Circuit de commande d'alimentation a decoupage a demarrage automatique
US5982645A (en) * 1992-08-25 1999-11-09 Square D Company Power conversion and distribution system
JPH09215322A (ja) * 1995-11-30 1997-08-15 Fuji Electric Co Ltd 多相多重チョッパ装置の制御回路
US5929692A (en) * 1997-07-11 1999-07-27 Computer Products Inc. Ripple cancellation circuit with fast load response for switch mode voltage regulators with synchronous rectification
JP2000173794A (ja) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp 電源回路
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US7030596B1 (en) * 2003-12-03 2006-04-18 Linear Technology Corporation Methods and circuits for programmable automatic burst mode control using average output current
US7019498B2 (en) * 2004-02-24 2006-03-28 William Pippin Power factor correction circuit
US9647555B2 (en) * 2005-04-08 2017-05-09 Lincoln Global, Inc. Chopper output stage for arc welder power source
US8099619B2 (en) * 2006-09-28 2012-01-17 Intel Corporation Voltage regulator with drive override
US8963521B2 (en) * 2007-06-08 2015-02-24 Intersil Americas LLC Power supply with a magnetically uncoupled phase and an odd number of magnetically coupled phases, and control for a power supply with magnetically coupled and magnetically uncoupled phases
US20100085024A1 (en) * 2008-10-02 2010-04-08 Intersil Americas Inc. Power supply controller with different steady state and transient response characteristics
JP5570338B2 (ja) * 2010-07-26 2014-08-13 三菱電機株式会社 多重チョッパ装置
JP2012161222A (ja) 2011-02-03 2012-08-23 Meidensha Corp 並列多重チョッパ装置
JP5643777B2 (ja) * 2012-02-21 2014-12-17 株式会社東芝 マルチフェーズ・スイッチング電源回路
KR102437679B1 (ko) * 2015-02-27 2022-08-29 엘지이노텍 주식회사 튜너 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667844B1 (ko) 2005-12-16 2007-01-11 삼성전자주식회사 위상차 조정기능을 갖는 다상 펄스폭 변조 제어기
JP2007252089A (ja) 2006-03-16 2007-09-27 Fujitsu Ten Ltd スイッチングレギュレータ
JP2008067472A (ja) 2006-09-06 2008-03-21 Toyota Motor Corp Ｄｃ−ｄｃコンバータおよびその制御方法
JP2008289317A (ja) 2007-05-21 2008-11-27 Fuji Electric Holdings Co Ltd 並列多重チョッパの制御装置

Also Published As

Publication number Publication date
TWI707532B (zh) 2020-10-11
US10594220B2 (en) 2020-03-17
EP3550707A1 (en) 2019-10-09
JP2018107886A (ja) 2018-07-05
WO2018123083A1 (ja) 2018-07-05
TW201824723A (zh) 2018-07-01
EP3550707B1 (en) 2023-03-29
KR20190084306A (ko) 2019-07-16
PL3550707T3 (pl) 2023-06-12
EP3550707A4 (en) 2020-07-15
JP6772053B2 (ja) 2020-10-21
CN110114967A (zh) 2019-08-09
US20190341851A1 (en) 2019-11-07
CN110114967B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
EP3416274B1 (en) Llc balancing
US10008918B2 (en) Phase-shifting optimization for asymmetric inductors in multi-phase DC-DC converters
JPWO2010143514A1 (ja) 負荷駆動システムの制御装置
KR102202284B1 (ko) 전원 장치 및 전원 장치의 제어 방법
JP6858725B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
KR102288650B1 (ko) 전원 장치 및 전원 장치의 제어 방법
KR20190080943A (ko) 전원 장치 및 전원 장치의 제어 방법
JP6805202B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
JP6805201B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
KR101550529B1 (ko) 2단계 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 전파 지연 시간 보상 방법
JP2020184846A (ja) 電力供給装置
KR102282152B1 (ko) 전원 장치 및 전원 장치의 제어 방법
KR102288657B1 (ko) 전원 장치 및 전원 장치의 제어 방법
EP3982530A1 (en) Power conversion device
KR930005381B1 (ko) 인버터의 병렬운전 제어방식
JP2022097219A (ja) 三相インバータの３パルスｐｗｍ制御法
GB2070295A (en) System for regulating an electrical power supply
JP2002345254A (ja) 電力変換装置の制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant